(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023097072
(43)【公開日】2023-07-07
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20230630BHJP
H10K 59/10 20230101ALI20230630BHJP
H05B 33/02 20060101ALI20230630BHJP
H10K 50/10 20230101ALI20230630BHJP
【ＦＩ】
G09F9/30 338
G09F9/30 348A
G09F9/30 330
G09F9/30 365
H01L27/32
H05B33/02
H05B33/14 A
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2021213219
(22)【出願日】2021-12-27
(71)【出願人】
【識別番号】514188173
【氏名又は名称】株式会社ＪＯＬＥＤ
(74)【代理人】
【識別番号】100189430
【弁理士】
【氏名又は名称】吉川 修一
(74)【代理人】
【識別番号】100190805
【弁理士】
【氏名又は名称】傍島 正朗
(72)【発明者】
【氏名】小原 将紀
【テーマコード（参考）】
3K107
5C094
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC31
3K107EE04
3K107FF15
3K107HH04
3K107HH05
5C094AA03
5C094BA27
5C094CA19
5C094DA15
5C094DB01
5C094DB04
5C094EA10
5C094FA01
5C094FA04
5C094FB19
(57)【要約】
【課題】スイッチングトランジスタのオフリークによる輝度の変化を抑制することができる表示装置を提供する。
【解決手段】表示装置１は、複数の画素を備え、複数の画素のそれぞれは、発光素子ＥＬと、保持容量Ｃｓと、駆動トランジスタＴＤと、書き込みトランジスタＴ３とを備える。保持容量Ｃｓは、駆動トランジスタＴＤのゲート電極、及び、書き込みトランジスタＴ３と接続される下部電極３１０と、第１絶縁層１４０と、駆動トランジスタＴＤのソース電極と接続され、下部電極３１０と対向して配置される第１対向部を有する第１上部電極２２０と、第２絶縁層１５０と、駆動トランジスタＴＤのソース電極と接続され、下部電極３１０と対向して配置される第２対向部を有する第２上部電極３２０とにより形成され、第１対向部と第２対向部とは、重ならない位置に形成され、下部電極３１０は、第１対向部及び第２対向部のそれぞれと重なるように形成される。
【選択図】図５
【解決手段】表示装置１は、複数の画素を備え、複数の画素のそれぞれは、発光素子ＥＬと、保持容量Ｃｓと、駆動トランジスタＴＤと、書き込みトランジスタＴ３とを備える。保持容量Ｃｓは、駆動トランジスタＴＤのゲート電極、及び、書き込みトランジスタＴ３と接続される下部電極３１０と、第１絶縁層１４０と、駆動トランジスタＴＤのソース電極と接続され、下部電極３１０と対向して配置される第１対向部を有する第１上部電極２２０と、第２絶縁層１５０と、駆動トランジスタＴＤのソース電極と接続され、下部電極３１０と対向して配置される第２対向部を有する第２上部電極３２０とにより形成され、第１対向部と第２対向部とは、重ならない位置に形成され、下部電極３１０は、第１対向部及び第２対向部のそれぞれと重なるように形成される。
【選択図】図５
【特許請求の範囲】
【請求項1】
２次元状に配置された複数の画素を備える表示装置であって、
前記複数の画素のそれぞれは、
発光素子と、
データ信号線を介して供給されたデータ信号を保持する保持容量と、
前記データ信号に応じた電流を前記発光素子に供給する駆動トランジスタと、
前記データ信号線と前記駆動トランジスタのゲート電極との間に接続される書き込みトランジスタであって、ソース電極及びドレイン電極の一方が前記データ信号線と接続される書き込みトランジスタとを備え、
前記保持容量は、
前記駆動トランジスタのゲート電極、及び、前記書き込みトランジスタと接続される第１電極層と、
第１電極層を覆う第１絶縁層と、
前記駆動トランジスタのソース電極と接続され、前記第１絶縁層上に前記第１電極層と対向して配置される第１対向部を有する第２電極層と、
前記第１絶縁層及び前記第２電極層を覆う第２絶縁層と、
前記駆動トランジスタの前記ソース電極と接続され、少なくとも一部が前記第２絶縁層上に形成される第３電極層であって、前記第１電極層と対向して配置される第２対向部を有する第３電極層とにより形成され、
前記第１対向部と前記第２対向部とは、前記表示装置の平面視において、互いに重ならない位置に形成され、
前記第１電極層は、前記平面視において、前記第１対向部及び前記第２対向部のそれぞれと重なるように形成される
表示装置。
前記複数の画素のそれぞれは、
発光素子と、
データ信号線を介して供給されたデータ信号を保持する保持容量と、
前記データ信号に応じた電流を前記発光素子に供給する駆動トランジスタと、
前記データ信号線と前記駆動トランジスタのゲート電極との間に接続される書き込みトランジスタであって、ソース電極及びドレイン電極の一方が前記データ信号線と接続される書き込みトランジスタとを備え、
前記保持容量は、
前記駆動トランジスタのゲート電極、及び、前記書き込みトランジスタと接続される第１電極層と、
第１電極層を覆う第１絶縁層と、
前記駆動トランジスタのソース電極と接続され、前記第１絶縁層上に前記第１電極層と対向して配置される第１対向部を有する第２電極層と、
前記第１絶縁層及び前記第２電極層を覆う第２絶縁層と、
前記駆動トランジスタの前記ソース電極と接続され、少なくとも一部が前記第２絶縁層上に形成される第３電極層であって、前記第１電極層と対向して配置される第２対向部を有する第３電極層とにより形成され、
前記第１対向部と前記第２対向部とは、前記表示装置の平面視において、互いに重ならない位置に形成され、
前記第１電極層は、前記平面視において、前記第１対向部及び前記第２対向部のそれぞれと重なるように形成される
表示装置。
【請求項2】
前記第２対向部は、前記第２絶縁層上に直接形成されている
請求項１に記載の表示装置。
請求項１に記載の表示装置。
【請求項3】
前記第２絶縁層には、前記平面視において、前記第１電極層と重なる位置に前記第１絶縁層側に凹む有底の凹部が形成されており、
前記第２対向部は、前記凹部の底面上に形成されている
請求項１に記載の表示装置。
前記第２対向部は、前記凹部の底面上に形成されている
請求項１に記載の表示装置。
【請求項4】
前記第２絶縁層には、前記平面視において、前記第１電極層と重なる位置に前記第１絶縁層側に貫通する凹部が形成されており、
前記第２対向部は、前記第１絶縁層上に形成されている
請求項１に記載の表示装置。
前記第２対向部は、前記第１絶縁層上に形成されている
請求項１に記載の表示装置。
【請求項5】
前記第２対向部は、前記第１電極層と対向する第１部分と、前記凹部の内面に形成される第２部分とにより構成される
請求項３又は４に記載の表示装置。
請求項３又は４に記載の表示装置。
【請求項6】
さらに、
前記駆動トランジスタのドレイン電極に接続され、前記平面視において、長尺状に形成される電源線と、
前記電源線と接続され、前記電源線より低抵抗な第１補助線とを備え、
前記第１補助線は、前記第２絶縁層上に形成されている
請求項１～５のいずれか１項に記載の表示装置。
前記駆動トランジスタのドレイン電極に接続され、前記平面視において、長尺状に形成される電源線と、
前記電源線と接続され、前記電源線より低抵抗な第１補助線とを備え、
前記第１補助線は、前記第２絶縁層上に形成されている
請求項１～５のいずれか１項に記載の表示装置。
【請求項7】
さらに、
前記発光素子のカソード電極と接続され、前記複数の画素を覆う第４電極層と、
前記第４電極層と接続され、前記第４電極層より低抵抗な第２補助線とを備え、
前記第２補助線は、前記第２絶縁層上に形成される
請求項１～６のいずれか１項に記載の表示装置。
前記発光素子のカソード電極と接続され、前記複数の画素を覆う第４電極層と、
前記第４電極層と接続され、前記第４電極層より低抵抗な第２補助線とを備え、
前記第２補助線は、前記第２絶縁層上に形成される
請求項１～６のいずれか１項に記載の表示装置。
【請求項8】
前記第１電極層は、
前記第１対向部及び前記第２対向部を覆う第３対向部と、
前記駆動トランジスタの前記ゲート電極と接続される第１配線部を有し、
前記第３電極層は、前記平面視において、前記第１配線部の一部と重なる
請求項１～７のいずれか１項に記載の表示装置。
前記第１対向部及び前記第２対向部を覆う第３対向部と、
前記駆動トランジスタの前記ゲート電極と接続される第１配線部を有し、
前記第３電極層は、前記平面視において、前記第１配線部の一部と重なる
請求項１～７のいずれか１項に記載の表示装置。
【請求項9】
前記第１対向部は、前記平面視において、矩形状であり、
前記第２対向部は、前記平面視において、長尺状である
請求項８に記載の表示装置。
前記第２対向部は、前記平面視において、長尺状である
請求項８に記載の表示装置。
【請求項10】
前記第２絶縁層には、前記平面視において、前記第２電極層及び前記駆動トランジスタの前記ソース電極を接続する第２配線部と前記第３電極層とが重なる位置に貫通孔が形成されており、
前記第３電極層は、前記貫通孔を介して前記駆動トランジスタの前記ソース電極と電気的に接続される
請求項１～９のいずれか１項に記載の表示装置。
前記第３電極層は、前記貫通孔を介して前記駆動トランジスタの前記ソース電極と電気的に接続される
請求項１～９のいずれか１項に記載の表示装置。
【請求項11】
さらに、前記駆動トランジスタのドレイン電極に接続され、前記平面視において、長尺状に形成される電源線を備え、
前記第２対向部は、前記平面視において、前記電源線を挟むように形成されている
請求項１～５のいずれか１項に記載の表示装置。
前記第２対向部は、前記平面視において、前記電源線を挟むように形成されている
請求項１～５のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、表示装置に関する。
【背景技術】
【0002】
自発光型表示装置に用いられる電気光学素子として、有機ＥＬ素子が知られている。有機ＥＬ素子は、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、有機ＥＬ素子を流れる電流値を制御することで発色の階調を得ている。そのため、有機ＥＬ素子を用いる有機ＥＬ表示装置は、有機ＥＬ素子の電流量を制御するための駆動トランジスタと、駆動トランジスタの制御電圧を保持する保持容量（キャパシタ）と、制御電圧を保持容量に書き込むためのサンプリングトランジスタ（書き込みトランジスタ）とを含む画素回路が画素ごとに設けられている（特許文献１を参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１３－０５７９４７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、書き込みトランジスタ等のスイッチングトランジスタのオフリークによって、保持容量に保持された電荷が減少することにより、有機ＥＬ素子等の発光素子に流れる発光電流が減少し、所望の輝度を維持できない、つまりオフリークにより輝度が変化することが起こり得る。特許文献１には、書き込みトランジスタのオフリークによる輝度の変化を抑制することについては開示されていない。
【0005】
そこで、本開示は、スイッチングトランジスタのオフリークによる輝度の変化を抑制することができる表示装置を提供する。
【課題を解決するための手段】
【0006】
本開示の一態様に係る表示装置は、２次元状に配置された複数の画素を備える表示装置であって、前記複数の画素のそれぞれは、発光素子と、データ信号線を介して供給されたデータ信号を保持する保持容量と、前記データ信号に応じた電流を前記発光素子に供給する駆動トランジスタと、前記データ信号線と前記駆動トランジスタのゲート電極との間に接続される書き込みトランジスタであって、ソース電極及びドレイン電極の一方が前記データ信号線と接続される書き込みトランジスタとを備え、前記保持容量は、前記駆動トランジスタのゲート電極、及び、前記書き込みトランジスタと接続される第１電極層と、第１電極層を覆う第１絶縁層と、前記駆動トランジスタのソース電極と接続され、前記第１絶縁層上に前記第１電極層と対向して配置される第１対向部を有する第２電極層と、前記第１絶縁層及び前記第２電極層を覆う第２絶縁層と、前記駆動トランジスタの前記ソース電極と接続され、少なくとも一部が前記第２絶縁層上に形成される第３電極層であって、前記第１電極層と対向して配置される第２対向部を有する第３電極層とにより形成され、前記第１対向部と前記第２対向部とは、前記表示装置の平面視において、互いに重ならない位置に形成され、前記第１電極層は、前記平面視において、前記第１対向部及び前記第２対向部のそれぞれと重なるように形成される。
【発明の効果】
【0007】
本開示の一態様に係る表示装置によれば、スイッチングトランジスタのオフリークによる輝度の変化を抑制することができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
（本開示に至った経緯）
本開示の説明に先立ち、本開示に至った経緯について図１及び図２を参照しながら説明する。図１は、比較例に係る表示装置の画素回路１０１１の構成を模式的に示す平面図である。図２は、図１のＩＩ－ＩＩ切断線で切断した、比較例に係る表示装置の画素回路１０１１の構成を模式的に示す断面図である。なお、以下では、回路と回路が形成される領域とを、同一の符号で参照することがある。
本開示の説明に先立ち、本開示に至った経緯について図１及び図２を参照しながら説明する。図１は、比較例に係る表示装置の画素回路１０１１の構成を模式的に示す平面図である。図２は、図１のＩＩ－ＩＩ切断線で切断した、比較例に係る表示装置の画素回路１０１１の構成を模式的に示す断面図である。なお、以下では、回路と回路が形成される領域とを、同一の符号で参照することがある。
【0010】
図１に示すように、サブ画素回路１０１１Ｒ、１０１１Ｇ、１０１１Ｂは、画素領域１０１１を分割した３つのサブ画素領域１０１１Ｒ、１０１１Ｇ、１０１１Ｂにそれぞれ形成されている。サブ画素回路１０１１Ｒ、１０１１Ｇ、１０１１Ｂは、互いに同一の構成を有している。
【0011】
画素回路１０１１は、例えば、基板１１０上に、この順に配置された第１配線層、半導体層、第２配線層によって形成されている。第１配線層は、主に、制御信号線ＩＮＩ、ＲＥＦ、ＷＳ、参照電圧線ＶＩＮＩ、ＶＲＥＦ、保持容量ＣｓＲ、ＣｓＧ、ＣｓＢの一方電極（例えば、図２に示す下部電極２１０）、及び、各トランジスタのゲート電極として用いられる。半導体層は、各トランジスタのチャネル領域として用いられる。第２配線層は、主に、データ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢ、正電源線ＶＣＣ、保持容量ＣｓＲ、ＣｓＧ、ＣｓＢの他方電極（例えば、図２に示す第１上部電極２２０）、及び、各トランジスタのソース電極、ドレイン電極として用いられる。異なる層同士は、ビアにより接続される。正電源線ＶＣＣは、電源線の一例である。
【0012】
画素回路１０１１に含まれる発光素子ＥＬＲ、ＥＬＧ、ＥＬＢは、同一の制御信号ＩＮＩ、ＲＥＦ、ＷＳに従って同一のタイミングで保持容量ＣｓＲ、ＣｓＧ、ＣｓＢに保持されたデータ信号（データ電圧）ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢに応じた輝度で発光する。保持容量ＣｓＲ、ＣｓＧ、ＣｓＢのそれぞれには、後述する駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢのそれぞれのゲートソース間の電位差Ｖｇｓを決定するための電荷がデータ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢを介して蓄積される。
【0013】
なお、図示は省略しているが、基板、第１配線層、半導体層、第２配線層を覆うように平坦化層が設けられ、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢは、平坦化層上に形成される。
【0014】
なお、上記では、サブ画素回路に応じて各構成要素の符号に「Ｒ」、「Ｇ」及び「Ｂ」を付したが、以下において、３つのサブ画素回路を区別しない場合は、「Ｒ」、「Ｇ」及び「Ｂ」の記載を省略した符号を付す場合がある。保持容量ＣｓＲ、ＣｓＧ、ＣｓＢを例に説明すると、保持容量Ｃｓとも記載する場合がある。
【0015】
図２に示すように、画素回路１０１１は、断面構成として、基板１１０と、第１アンダーコート層１２０と、第２アンダーコート層１３０と、第１絶縁層１４０と、第２絶縁層１５０と、金属層１６０及び１８０と、発光層１７０と、第４絶縁層２００と、下部電極２１０と、第１上部電極２２０と、正電源線ＶＣＣ及びデータ信号線ＶｄａｔＧとを有する。図２の例では、表示装置は、トップエミッション型の表示装置である。すなわち、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢから発せられる光は、基板１１０の表面方向（Ｚ軸プラス方向）に出射される。
【0016】
基板１１０は、例えば、ガラス基板又はガラスフィルムである。基板１１０上には、複数の画素（画素回路１０１１）が形成される。
【0017】
第１アンダーコート層１２０は、基板１１０の表面を覆うように設けられる。第１アンダーコート層１２０は例えば、例えば、窒化シリコン膜により構成される絶縁層（窒化シリコン層）である。
【0018】
第２アンダーコート層１３０は、第１アンダーコート層１２０の表面を覆うように設けられる。第２アンダーコート層１３０は、例えば、例えば、酸化シリコン膜により構成される絶縁層（酸化シリコン層）である。なお、第２アンダーコート層１３０上に形成される電極により第１配線層が形成される。
【0019】
なお、アンダーコート層はＳｉＯ、ＳｉＮに限るものではなく、バリア性を有する薄膜であればよい。また、その厚みも適宜変更可能である。
【0020】
下部電極２１０は、第２アンダーコート層１３０上に形成される電極の一部であり、保持容量Ｃｓ＿ｃｏｎｖを形成するための一方電極として機能する。下部電極２１０は、書き込みトランジスタＴ３及び駆動トランジスタＴＤのゲート電極のそれぞれと接続されている。
【0021】
第１絶縁層１４０は、下部電極２１０を含む１以上の電極（第１配線層）が形成された第２アンダーコート層１３０を覆うように設けられる。第１絶縁層１４０は、下部電極２１０と第１上部電極２２０との間に充填されている。第１絶縁層１４０は、例えば、酸化シリコン膜であるが、窒化シリコン膜、酸窒化シリコン膜及び酸化アルミニウム膜等の無機絶縁膜により構成されてもよい。第１絶縁層１４０上に形成される電極により第２配線層が形成される。なお、図２に示す保持容量Ｃｓ＿ｃｏｎｖは、図１に示す保持容量Ｃｓに相当する。
【0022】
第１上部電極２２０、正電源線ＶＣＣ及びデータ信号線Ｖｄａｔは、第１絶縁層１４０上に形成される電極の一部である。本実施の形態では、第１上部電極２２０は、下部電極２１０と対向して設けられる部分（第１対向部）を有し、保持容量Ｃｓ＿ｃｏｎｖを形成するための他方電極として機能する。第１対向部は、第１上部電極２２０のうち、平面視において、下部電極２１０と重なる部分である。なお、「Ａ」と「Ｂ」とが対向して設けられるとは、「Ａ」と「Ｂ」との間の少なくとも一部に他の金属層が形成されていていないことを意味する。
【0023】
正電源線ＶＣＣは、駆動トランジスタＴＤのドレイン電極、及び、電源３０（図３を参照）に接続され、平面視において、Ｘ軸方向に長尺状である。
【0024】
データ信号線ＶｄａｔＧは、サブ画素回路１０１１Ｂに隣接するサブ画素回路１０１１Ｇのデータ信号線である。正電源線ＶＣＣ及びデータ信号線ＶｄａｔＧは、平面視において、下部電極２１０（画素回路１０１１Ｒの下部電極２１０）と重ならない位置に設けられる。
【0025】
第２絶縁層１５０は、第１上部電極２２０、データ信号線ＶｄａｔＧ等を含む複数の電極（第２配線層）が形成された第１絶縁層１４０を覆うように設けられる。第２絶縁層１５０は、例えば、第１絶縁層１４０より厚み（Ｚ軸方向の長さ）が厚い。第２絶縁層１５０は、例えば、酸化シリコン膜であるが、窒化シリコン膜、酸窒化シリコン膜及び酸化アルミニウム膜等の無機絶縁膜により構成されてもよい。また、第２絶縁層１５０は、無機絶縁膜と有機絶縁膜とにより構成されてもよい。有機絶縁膜は、例えば、基板１１０の表面を平坦化するための平坦化層として機能する。
【0026】
金属層１６０は、ＥＬ層を形成するための電極であり、例えば、陽極（アノード）である。金属層１６０は、サブ画素ごとに形成されている。
【0027】
発光層１７０は、第３絶縁層１９０により区画された領域ごとに設けられ、保持容量Ｃｓに蓄積される電荷量に応じた発光電流により発光する。
【0028】
金属層１８０は、ＥＬ層を形成するための電極であり、例えば、陰極（カソード）である。金属層１８０は、負電源線ＶＣＡＴＨと接続される。金属層１８０は、複数の画素を一括して覆うように形成される。金属層１８０は、第４電極層の一例である。
【0029】
第３絶縁層１９０は、発光層１７０を形成するために基板１１０上を区画するバンク（隔壁）である。第３絶縁層１９０は、感光性の熱硬化性樹脂により形成される。
【0030】
発光層１７０、第３絶縁層１９０、金属層１６０及び１８０によりＥＬ層が形成される。
【0031】
なお、ＥＬ層上に、保護膜、封止樹脂、及び、封止基板がこの順で積層されてもよい（図示省略）。
【0032】
なお、下部電極２１０、第１上部電極２２０、正電源線ＶＣＣ及びデータ信号線Ｖｄａｔは、例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）及びチタン（Ｔｉ）等の金属、又は、合金により構成される。
【0033】
上記のように、比較例に係る画素回路では、下部電極２１０、第１上部電極２２０、及び、下部電極２１０と第１上部電極２２０との間の第１絶縁層１４０により、保持容量Ｃｓ＿ｃｏｎｖが形成される。
【0034】
図１に示す補償トランジスタＴ２、及び、書き込みトランジスタＴ３等のスイッチングトランジスタには、高速動作を重視する観点から、ポリシリコン半導体ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が一般的に用いられる。しかしながら、ポリシリコン半導体ＴＦＴは、結晶欠陥起因等のリークにより、オフリーク電流が比較的大きく、保持容量Ｃｓ＿ｃｏｎｖに保持された電荷が抜けるため、駆動トランジスタＴＤのゲートソース間の電位差Ｖｇｓが小さくなり、発光素子ＥＬに流れる発光電流が減少し、所望の輝度（所望の階調値）での表示を行えなくなる、又は、所望の輝度を維持できなくなる。
【0035】
なお、ポリシリコン半導体ＴＦＴのオフリーク電流は、製造時のプロセス制御（Ｓｉ結晶性の制御）に依存する傾向が高く、既存技術では低減に限界がある。オフリーク電流が発生する要因としては、サブスレッショルドリーク電流（ドレイン－ソース間リーク）、ゲートリーク電流（ゲート絶縁膜リーク）、ＧＩＤＬ（Ｇａｔｅ－Ｉｎｄｕｃｅｄ－Ｄｒａｉｎ－Ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）電流、又は、接合リーク電流（結晶性欠陥リーク電流）の発生等が例示される。
【0036】
そこで、本願発明者は、スイッチングトランジスタのオフリークによる輝度の変化を抑制することができる表示装置について鋭意検討を行い、以下に説明する表示装置を創案した。
【0037】
以下、本開示の各実施の形態について、図面を用いて説明する。なお、以下に説明する各実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の各実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態等は、一例であって本開示を限定する主旨ではない。よって、以下の各実施の形態における構成要素のうち、本開示における独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【0038】
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
【0039】
また、本明細書及び図面において、Ｘ軸、Ｙ軸及びＺ軸は、右手系の三次元直交座標系の三軸を示している。各実施の形態では、Ｚ軸方向を各層の積層方向としている。本明細書において、「平面視」とは、画素回路の厚み方向に沿って画素回路を見た場合を意味する。
【0040】
また、本明細書において、同一、平行等の要素間の関係性を示す用語、及び、矩形、長尺等の要素の形状を示す用語、並びに、数値、及び、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度（例えば、１０％程度）の差異をも含むことを意味する表現である。
【0041】
（実施の形態１）
［１－１．表示装置の構成］
まずは、本実施の形態に係る表示装置１の概略構成について、図３～図５を参照しながら説明する。図３は、本実施の形態に係る表示装置１の機能的な構成を示すブロック図である。なお、以下の説明では、簡潔のため、信号と信号を伝達する配線とを、同一の符号で参照することがある。
［１－１．表示装置の構成］
まずは、本実施の形態に係る表示装置１の概略構成について、図３～図５を参照しながら説明する。図３は、本実施の形態に係る表示装置１の機能的な構成を示すブロック図である。なお、以下の説明では、簡潔のため、信号と信号を伝達する配線とを、同一の符号で参照することがある。
【0042】
図３に示すように、表示装置１は、表示モジュール１０と、制御部２０と、電源３０とを備える。表示モジュール１０は、表示パネル１２（表示部）と、ゲートドライバ１３と、データドライバ１４とを有する。
【0043】
表示パネル１２は、複数の画素回路１１（画素）を２次元状（マトリクス状）に配置して構成される。つまり、表示パネル１２は、複数の画素行Ｌを有する。各画素回路１１は、Ｒ、Ｇ、Ｂの発光色にそれぞれ対応するサブ画素回路１１Ｒ、１１Ｇ、１１Ｂ（サブ画素）を有する。本実施の形態では、複数の画素行Ｌを構成する複数の画素のそれぞれは、発光素子として、有機ＥＬ素子を有する例について説明するが、これに限定されない。表示パネル１２は、発光素子として、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子を有していてもよい。
【0044】
行列状の各行には、同じ行に配置される複数の画素回路１１に接続される３本の制御信号線ＩＮＩ、ＲＥＦ及びＷＳが設けられる。制御信号線ＩＮＩ、ＲＥＦ及びＷＳは、ゲートドライバ１３から供給される制御信号ＩＮＩ、ＲＥＦ、ＷＳを、画素回路１１へ伝達する。なお、制御信号線の本数及び制御信号は一例であり、この例には限定されない。また、制御信号線ＩＮＩ、ＲＥＦ、ＷＳは、走査線の一例である。
【0045】
走査線は、複数の画素行Ｌごとに配置され、映像信号に対応したデータ信号を書き込むための画素行Ｌを選択するために設けられる。
【0046】
行列状の各列には、同じ列に配置される複数の画素回路１１に接続される３本のデータ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢが設けられる。データ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢは、データドライバ１４から供給されるＲ、Ｇ、Ｂの発光輝度に関連するデータ信号ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢを、画素回路１１へ、それぞれ伝達する。
【0047】
なお、図３では、ゲートドライバ１３は、表示パネル１２の片側に配置されているが、両側に配置されていてもよい。また、データドライバ１４は、表示パネル１２にＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）で実装されてもよく、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）で実装されてもよい。
【0048】
制御部２０は、表示モジュール１０の各構成要素を制御する。制御部２０は、外部から映像信号を受信し、当該映像信号の各フレームの画像を表示パネル１２において表示するための制御信号を、ゲートドライバ１３及びデータドライバ１４へ供給する。
【0049】
電源３０は、表示パネル１２、ゲートドライバ１３、データドライバ１４、及び、制御部２０へ動作用の電力を供給する。電源３０は、例えば、参照電圧ＶＩＮＩ、ＶＲＥＦ、正電源電圧ＶＣＣ、及び、負電源電圧ＶＣＡＴＨを、表示パネル１２へ供給する。
【0050】
【0051】
図４に示すように、画素回路１１を構成するサブ画素回路１１Ｒ、１１Ｇ、１１Ｂは、互いに同一の構成を有している。以下、画素回路１１の構成について、サブ画素回路１１Ｒに着目して説明する。
【0052】
サブ画素回路１１Ｒは、初期化トランジスタＴ１Ｒと、補償トランジスタＴ２Ｒと、書き込みトランジスタＴ３Ｒと、保持容量ＣｓＲと、駆動トランジスタＴＤＲと、発光素子ＥＬＲとを有している。また、サブ画素回路１１Ｒは、制御信号線ＩＮＩ、ＲＥＦ、ＷＳ、参照電圧線ＶＩＮＩ、ＶＲＥＦ、データ信号線ＶｄａｔＲ、正電源線ＶＣＣ、及び、負電源線ＶＣＡＴＨを有している。なお、初期化トランジスタＴ１Ｒ及び補償トランジスタＴ２Ｒは、必須の構成要素ではない。
【0053】
初期化トランジスタＴ１Ｒは、制御信号ＩＮＩに従ってオン状態となり、駆動トランジスタＴＤＲのソースノードを参照電圧（基準電圧）ＶＩＮＩに設定する。
【0054】
補償トランジスタＴ２Ｒは、制御信号ＲＥＦに従ってオン状態となり、駆動トランジスタＴＤＲのゲート電極（ゲートノード）に参照電圧ＶＲＥＦを供給する。これは、発光素子ＥＬＲの電極（例えば、アノード）の電位を初期化することに相当する。
【0055】
書き込みトランジスタＴ３Ｒは、制御信号ＷＳに従ってオン状態となり、データ信号ＶｄａｔＲの電圧を保持容量ＣｓＲに保持させる。書き込みトランジスタＴ３Ｒは、データ信号線ＶｄａｔＲと駆動トランジスタＴＤＲのゲート電極との間に接続されている。具体的には、書き込みトランジスタＴ３Ｒは、ソース電極及びドレイン電極の一方がデータ信号線ＶｄａｔＲに接続され、ソース電極及びドレイン電極の他方が補償トランジスタＴ２Ｒのソース電極及びドレイン電極の一方、及び、駆動トランジスタＴＤＲのゲート電極に接続されている。
【0056】
駆動トランジスタＴＤＲは、ソース電極及びドレイン電極の一方が正電源線ＶＣＣに接続され、ソース電極及びドレイン電極の他方が発光素子ＥＬＲのアノードに接続され、保持容量ＣｓＲに保持されたデータ信号ＶｄａｔＲに応じた発光電流を発光素子ＥＬＲに供給する。これにより、発光素子ＥＬＲは、データ信号ＶｄａｔＲに応じた輝度で発光する。
【0057】
保持容量ＣｓＲは、データ信号線ＶｄａｔＲを介して供給されたデータ信号ＶｄａｔＲを保持する。詳細は後述するが、本開示に係る保持容量ＣｓＲは、比較例に係る保持容量ＣｓＲに比べて容量が大きい。本開示に係る保持容量ＣｓＲは、比較例で示した保持容量Ｃｓ＿ｃｏｎｖと、保持容量Ｃｓ＿ａｄｄ（図６を参照）との合成容量により実現される。
【0058】
発光素子ＥＬＲは、自発光型の発光素子であり、本実施の形態では、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子である。発光素子ＥＬＲのアノード電極は、駆動トランジスタＴＤＲのソース電極及びドレイン電極の一方と接続される。発光素子ＥＬＲのカソード電極には、カソード電源線（負電源線ＶＣＡＴＨ）によってカソード電圧（負電源電圧ＶＣＡＴＨ）が印加されている。
【0059】
なお、図４に示すゲート電位ＶｇＲは、駆動トランジスタＴＤＲのゲート電極の電位を示しており、ソース電位ＶｓＲは、駆動トランジスタＴＤＲのソース電極の電位を示している。
【0060】
なお、上記で説明した各トランジスタは、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成されるが、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成されてもよい。また、上記で説明した各トランジスタには、例えば、ポリシリコン半導体ＴＦＴが用いられるがこれに限定されない。
【0061】
ここで、画素回路１１の断面構成について、図５～図７を参照しながら説明する。図５は、本実施の形態に係る表示装置１の画素回路１１の構成を模式的に示す平面図である。図６は、図５のＶＩ－ＶＩ切断線で切断した、本実施の形態に係る表示装置１の画素回路１１の構成を模式的に示す断面図である。図７は、図５のＶＩＩ－ＶＩＩ切断線で切断した、本実施の形態に係る表示装置１の画素回路１１の構成を模式的に示す断面図である。
【0062】
【0063】
下部電極３１０は、駆動トランジスタＴＤＲのゲート電極、及び、書き込みトランジスタＴ３Ｒと接続され、保持容量Ｃｓ＿ｃｏｎｖ及びＣｓ＿ａｄｄを形成するための一方電極として機能する。下部電極３１０は、比較例に係る下部電極２１０より平面視における面積が広い電極である。下部電極３１０は、例えば、平面視において、第１上部電極２２０、及び、第２上部電極３２０の一部を覆うように形成される。例えば、下部電極３１０は、平面視において、第１上部電極２２０の第１対向部、及び、第２上部電極３２０の第２対向部のそれぞれと重なるように設けられる。例えば、下部電極３１０は、正電源線ＶＣＣに跨がって形成されている。なお、下部電極３１０は、隣接するサブ画素回路のデータ信号線（図６の例では、データ信号線ＶｄａｔＧ）とは平面視において重ならない。
【0064】
下部電極３１０は、平面視において、第１上部電極２２０と対向する部分である第１電極部３１０ａと、第１電極部３２０ａと対向する第２電極部３１０ｂと、第２電極部３２０ｂと対向する第３電極部３１０ｃと、駆動トランジスタＴＤＲのゲート電極と接続される第４電極部３１０ｄとを有する。下部電極３１０は、第１上部電極２２０（例えば、後述する第１対向部）と、第１電極部３２０ａ及び第２電極部３２０ｂとを覆う。
【0065】
第１電極部３１０ａは、例えば、矩形状であり、第２電極部３１０ｂ及び第３電極部３１０ｃは、長尺状である。例えば、第２電極部３１０ｂ及び第３電極部３１０ｃは、正電源線ＶＣＣに沿って長尺状である。下部電極３１０は、平面視において、第２電極部３１０ｂと第３電極部３１０ｃとにより正電源線ＶＣＣを挟む構成を有する。第１電極部３１０ａは、比較例に示す下部電極２１０に相当する。第４電極部３１０ｄは、第１配線部の一例である。
【0066】
平面視において、下部電極３１０のうち第１上部電極２２０及び第２上部電極３２０と重なる部分、つまり下部電極３１０のうち第１上部電極２２０及び第２上部電極３２０を覆う部分は、第３対向部の一例である。また、平面視において、下部電極３１０と重なる第１上部電極２２０の部分は、第１対向部の一例である。第１上部電極２２０は、第１絶縁層１４０上において下部電極３１０と対向して配置される第１対向部を有するとも言える。第１上部電極２２０は、第２電極層の一例である。
【0067】
【0068】
第１絶縁層１４０は、下部電極３１０を含む１以上の電極（第１配線層）が形成された第２アンダーコート層１３０を覆うように形成される。第１絶縁層１４０は、下部電極３１０を覆うように形成されるとも言える。
【0069】
第２絶縁層１５０は、第１上部電極２２０を含む１以上の電極（第２配線層）が形成された第１絶縁層１４０を覆うように形成される。第２絶縁層１５０は、第１上部電極２２０及び第１絶縁層１４０を覆うとも言える。
【0070】
第２上部電極３２０は、少なくとも一部が第２絶縁層１５０上に形成され、保持容量Ｃｓ＿ａｄｄを形成するための他方電極として機能する。第２上部電極３２０は、駆動トランジスタＴＤＲのソース電極及びドレイン電極の一方と接続部３３０を介して接続される。つまり、第２上部電極３２０は、第１上部電極２２０と電気的に接続されており、同電位である。また、本実施の形態では、第２上部電極３２０は、初期化トランジスタＴ１Ｒのソース電極及びドレイン電極の一方と接続部３３０を介して接続される。第２上部電極３２０は、第３電極層の一例である。
【0071】
なお、接続部３３０は、第１上部電極２２０を駆動トランジスタＴＤＲのソース電極及びドレイン電極の一方と接続する。接続部３３０は、第２配線部の一例である。
【0072】
なお、図７に示すように、接続部３３０と第２上部電極３２０との接続は、コンタクト部Ｃにおいて実現される。第２絶縁層１５０には、接続部３３０と第２上部電極３２０（例えば、第３電極部３２０ｃ）とが重なる位置に貫通孔１５１が形成されており、当該貫通孔１５１を介して、接続部３３０と第２上部電極３２０とが接続される。例えば、貫通孔１５１において、第１絶縁層１４０上に直接形成されている接続部３３０と、第２上部電極３２０とが接続される。第２上部電極３２０は、接続部３３０を介して駆動トランジスタＴＤのソース電極と電気的に接続されるとも言える。
【0073】
第２上部電極３２０は、第１電極部３２０ａと、第２電極部３２０ｂと第３電極部３２０ｃとを有する。本実施の形態では、第２上部電極３２０は、第２絶縁層１５０上に直接形成されている。
【0074】
第１電極部３２０ａは、第２電極部３１０ｂと対向する部分を有し、正電源線ＶＣＣよりデータ信号線ＶｄａｔＲ側に設けられる。第１電極部３２０ａは、正電源線ＶＣＣに沿ってＸ軸方向に長尺状である。第１電極部３２０ａは、平面視において、下部電極３１０（例えば、第２電極部３１０ｂ）と重なる部分である。
【0075】
第２電極部３２０ｂは、第３電極部３１０ｃと対向する部分を有し、正電源線ＶＣＣと、隣接するサブ画素のデータ信号線（図５の例では、データ信号線ＶｄａｔＧ）との間に設けられる。第１電極部３２０ａは、正電源線ＶＣＣに沿ってＸ軸方向に長尺状である。第２電極部３２０ｂは、平面視において、下部電極３１０（例えば、第３電極部３１０ｃ）と重なる部分である。
【0076】
第１電極部３２０ａ及び第２電極部３２０ｂは、平面視において、第１対向部と重ならない位置に設けられる。第１電極部３２０ａ及び第２電極部３２０ｂは、平面視において、正電源線ＶＣＣを挟むように形成されている。第１電極部３２０ａ及び第２電極部３２０ｂは、平面視において、平行に設けられていてもよい。また、第２電極部３２０ｂのＸ軸方向の長さは、第１電極部３２０ａのＸ軸方向の長さと同じであってもよい。第１電極部３２０ａ及び第２電極部３２０ｂは、第２対向部の一例である。
【0077】
第３電極部３２０ｃは、平面視において、第１電極部３２０ａ及び第２電極部３２０ｂの長尺方向（Ｘ軸方向）と交差する方向（例えば、直交する方向）に長尺であり、第１電極部３２０ａ及び第２電極部３２０ｂと、接続部３３０とを電気的に接続するために設けられる。第３電極部３２０ｃは、例えば、貫通孔１５１の内面を覆うように形成される。また、第３電極部３２０ｃは、平面視において、第４電極部３１０ｄと交差しており、第４電極部３１０ｄの一部と重なる。
【0078】
なお、第２上部電極３２０は、既存配線の寄生容量の増加を抑制する観点から、下層に信号線等がない領域に形成されるとよい。
【0079】
第４絶縁層２００は、第２上部電極３２０を含む１以上の電極（第３配線層）が形成された第２絶縁層１５０を覆うように設けられる。第４絶縁層２００は、例えば、酸化シリコン膜であるが、窒化シリコン膜、酸窒化シリコン膜及び酸化アルミニウム膜等の無機絶縁膜により構成されてもよい。
【0080】
なお、上記で説明した各電極層の構成材料は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、銀（Ａｇ）、ネオジウム（Ｎｄ）及び銅（Ｃｕ）のうちの１種を含む単体又は合金が挙げられる。あるいは、それらのうちの少なくとも１種を含む化合物又は２種以上を含む積層膜であってもよい。また、例えば、ＩＴＯ等の透明導電膜が用いられてもよい。
【0081】
上記のように、本実施の形態に係る画素回路１１では、比較例に係る画素回路１０１１に示す保持容量Ｃｓ＿ｃｏｎｖに加えて、下部電極３１０、第２上部電極３２０及び下部電極３１０と第２上部電極３２０との間の第１絶縁層１４０及び第２絶縁層１５０とにより、保持容量Ｃｓ＿ａｄｄが形成される。具体的には、第２電極部３１０ｂと第１電極部３２０ａとの間の第１補助保持容量と、第３電極部３１０ｃと第２電極部３２０ｂとの間の第２補助保持容量と、第４電極部３１０ｄと第３電極部３２０ｃとの間の第３補助保持容量との合成容量により、保持容量Ｃｓ＿ａｄｄが形成される。
【0082】
保持容量Ｃｓ＿ａｄｄは、平面視において、下部電極３１０と、第２上部電極３２０とが重なる面積をＳとし、下部電極３１０と、第２上部電極３２０との距離をｄ１とすると、以下の（式１）により算出可能である。
【0083】
Ｃｓ＿ａｄｄ＝ε０×εｘ×Ｓ／ｄ１ ・・・（式１）
【0084】
なお、ε０は、真空の誘電率を示し、εｘは、比誘電率を示す。また、画素回路１１の合計の保持容量Ｃｓは、以下の（式２）により算出可能である。
【0085】
Ｃｓ＝Ｃｓ＿ｃｏｎｖ＋Ｃｓ＿ａｄｄ ・・・（式２）
【0086】
保持容量Ｃｓは、保持容量Ｃｓ＿ｃｏｎｖより大きな値となる。
【0087】
このように、本実施の形態に係る表示装置１は、保持容量Ｃｓを比較例で説明した保持容量Ｃｓ＿ｃｏｎｖより大きくすることができる。
【0088】
また、平面視において、第２電極部３１０ｂと第１電極部３１０ａとが重なる面積、及び、第３電極部３１０ｃと第２電極部３１０ｂとが重なる面積は、例えば、等しくてもよい。つまり、第２電極部３１０ｂと第１電極部３１０ａとで形成される保持容量Ｃｓ＿ａｄｄと、第３電極部３１０ｃと第２電極部３１０ｂとで形成される保持容量Ｃｓ＿ａｄｄとは、等しくてもよい。なお、２つの保持容量Ｃｓ＿ａｄｄは、等しいことに限定されず、互いに異なっていてもよい。
【0089】
［１－２．保持容量を大きくすることの効果］
保持容量Ｃｓを大きくすることの効果について、図８を参照しながら説明する。図８は、本実施の形態に係る表示装置１の効果を説明するための図である。図８の縦軸は、画素電流（発光電流）の低下度合いを示し、横軸は時間を示す。図８は、１フレームの開始時点の画素電流の値を基準とした、表示装置１及び従来技術の表示装置における１フレームの間の画素電流の低下度合いの比較を示す。なお、従来技術とは、保持容量Ｃｓ＿ｃｏｎｖ及びＣｓ＿ａｄｄのうち保持容量Ｃｓ＿ｃｏｎｖのみで画素回路の保持容量が形成される表示装置を意味する。
保持容量Ｃｓを大きくすることの効果について、図８を参照しながら説明する。図８は、本実施の形態に係る表示装置１の効果を説明するための図である。図８の縦軸は、画素電流（発光電流）の低下度合いを示し、横軸は時間を示す。図８は、１フレームの開始時点の画素電流の値を基準とした、表示装置１及び従来技術の表示装置における１フレームの間の画素電流の低下度合いの比較を示す。なお、従来技術とは、保持容量Ｃｓ＿ｃｏｎｖ及びＣｓ＿ａｄｄのうち保持容量Ｃｓ＿ｃｏｎｖのみで画素回路の保持容量が形成される表示装置を意味する。
【0090】
図８に示すように、本実施の形態に係る表示装置１では、従来技術の表示装置に比べて、１フレームの間での画素電流の低下が抑制されている（図８に示す「－ΔＩｐｉｘが改善」を参照）。表示装置１は、従来に比べて保持容量Ｃｓが大きいので、電荷の蓄積量も従来に比べて大きい。一方、オフリークにより抜ける画素電流の量は、保持容量Ｃｓに関わらず一定である。つまり、表示装置１は、電荷の蓄積量に対するオフリークによる電荷の低減量の割合が小さい。よって、本実施の形態に係る表示装置１は、図８に示すように、画素電流の低下度合いが緩和されるので、発光電流の減少が抑制され、オフリークによる輝度の変化を抑制することができる。
【0091】
例えば、保持容量Ｃｓ＿ｃｏｎｖ及び保持容量Ｃｓ＿ａｄｄの合成の保持容量が保持容量Ｃｓ＿ｃｏｎｖ単体の保持容量の１．５倍となる場合、駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢのゲートソース間の電位差Ｖｇｓの低下をおよそ０．６７倍に抑えることができるので、それに伴い画素電流Ｉｐｉｘの低下を抑制することができる。
【0092】
なお、本実施の形態に係る表示装置１は、保持容量Ｃｓ＿ｃｏｎｖ及び保持容量Ｃｓ＿ａｄｄの合成の保持容量Ｃｓが形成される構成を有するので、保持容量の増加に伴い画素電流が増加する。そのため、表示装置１では、保持容量Ｃｓ＿ｃｏｎｖのみで保持容量Ｃｓが形成される構成（例えば、比較例に係る構成）を有する場合と、画素値が同じ場合の発光素子ＥＬに流れる画素電流が一致するように、データ信号が調整されてもよい。
【0093】
［１－３．画素回路の動作］
画素回路１１の動作の動作について、図９を参照しながら説明する。図９は、本実施の形態に係る表示装置１の各種ゲート制御信号（制御信号ＩＮＩ、ＲＥＦ、ＷＳ）のタイミングチャートを示す図である。
画素回路１１の動作の動作について、図９を参照しながら説明する。図９は、本実施の形態に係る表示装置１の各種ゲート制御信号（制御信号ＩＮＩ、ＲＥＦ、ＷＳ）のタイミングチャートを示す図である。
【0094】
図９に示すように、時間ｔ１～時間ｔ４は、消灯期間である。時間ｔ１において制御信号ＲＥＦが低レベルから高レベルとなり補償トランジスタＴ２Ｒ、Ｔ２Ｇ、Ｔ２Ｂがオンすることで、消灯期間が開始される。時間ｔ２～時間ｔ３は、制御信号ＲＥＦが低レベルであり、制御信号ＩＮＩが高レベルであり、初期化動作が行われる初期化期間である。時間ｔ３～時間ｔ４は、制御信号ＲＥＦが高レベルであり、制御信号ＩＮＩが低レベルであり、閾値補償動作が行われる閾値補償期間（Ｖｔｈ補償期間）である。
【0095】
時間ｔ４～時間ｔ５において、制御信号ＷＳが高レベルであるので、書き込みトランジスタＴ３Ｒ、Ｔ３Ｇ、Ｔ３Ｂがオンになり、保持容量ＣｓＲ、ＣｓＧ、ＣｓＢのそれぞれにデータ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢのそれぞれに保持されているデータ信号の書き込みが行われる。時間ｔ４～時間ｔ５の期間は、データ書き込み期間である。時間ｔ４～時間ｔ５では、例えば、保持容量Ｃｓ＿ｃｏｎｖ、及び、Ｃｓ＿ａｄｄに同時に電荷が蓄積される。
【0096】
そして、時間ｔ５において、制御信号ＷＳが低レベルとなることで、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢが発光する。
【0097】
なお、消灯期間は、初期設定のための期間であり、具体的には当該サブ画素回路が点灯していない（つまり、黒表示である）期間である。画素行がｎ行であり、１水平期間を１Ｈとすると、消灯期間は、例えば、ｎ×Ｈで規定される期間である。なお、「黒表示」は、完全な黒（非発光）であることに限定されず、実質的に黒であるものも含まれ、例えば、所定の輝度以下であることも含まれてもよい。
【0098】
［１－４．効果等］
以下では、表示装置１の効果を記載するが、便宜上、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを発光素子ＥＬと記載し、データ信号線及びデータ信号ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢをデータ信号線及びデータ信号Ｖｄａｔと記載し、保持容量ＣｓＲ、ＣｓＧ、ＣｓＢを保持容量Ｃｓと記載し、駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢを駆動トランジスタＴＤと記載し、書き込みトランジスタＴ３Ｒ、Ｔ３Ｇ、Ｔ３Ｂを書き込みトランジスタＴ３と記載する。
以下では、表示装置１の効果を記載するが、便宜上、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを発光素子ＥＬと記載し、データ信号線及びデータ信号ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢをデータ信号線及びデータ信号Ｖｄａｔと記載し、保持容量ＣｓＲ、ＣｓＧ、ＣｓＢを保持容量Ｃｓと記載し、駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢを駆動トランジスタＴＤと記載し、書き込みトランジスタＴ３Ｒ、Ｔ３Ｇ、Ｔ３Ｂを書き込みトランジスタＴ３と記載する。
【0099】
以上のように、本実施の形態に係る表示装置１は、２次元状に配置された複数の画素（画素回路１１）を備える表示装置である。複数の画素のそれぞれは、発光素子ＥＬと、データ信号線Ｖｄａｔを介して供給されたデータ信号を保持する保持容量Ｃｓと、データ信号Ｖｄａｔに応じた電流を発光素子ＥＬに供給する駆動トランジスタＴＤと、データ信号線Ｖｄａｔと駆動トランジスタＴＤのゲート電極との間に接続される書き込みトランジスタＴ３であって、ソース電極及びドレイン電極の一方がデータ信号線Ｖｄａｔと接続される書き込みトランジスタＴ３とを備える。保持容量Ｃｓは、駆動トランジスタＴＤのゲート電極、及び、書き込みトランジスタＴ３と接続される下部電極３１０（第１電極層の一例）と、下部電極３１０を覆う第１絶縁層１４０と、駆動トランジスタＴＤのソース電極と接続され、第１絶縁層１４０上に下部電極３１０と対向して配置される第１対向部を有する第１上部電極２２０と、第１絶縁層１４０及び下部電極３１０を覆う第２絶縁層１５０と、駆動トランジスタＴＤのソース電極と接続され、少なくとも一部が第２絶縁層１５０上に形成される第２上部電極３２０（第３電極層の一例）であって、下部電極３１０と対向して配置される第２対向部（例えば、第１電極部３２０ａ及び第２電極部３２０ｂ）を有する第２上部電極３２０とにより形成され、第１対向部と第２対向部とは、表示装置１の平面視において、互いに重ならない位置に形成され、下部電極３１０は、平面視において、第１対向部及び第２対向部のそれぞれと重なるように形成される。
【0100】
これにより、下部電極３１０、第１上部電極２２０（第１対向部）及び第１絶縁層１４０で形成される保持容量Ｃｓ＿ｃｏｎｖに加え、下部電極３１０、第２上部電極３２０（第２対向部）及び第１絶縁層１４０（又は第１絶縁層１４０及び第２絶縁層１５０）で形成される保持容量Ｃｓ＿ａｄｄが形成される。つまり、表示装置１では、複数の画素のそれぞれにおいて、保持容量Ｃｓが従来より増加する。このような表示装置１は、図８で説明したように、蓄積される電荷量が従来より多いので、オフリークによる影響を受けにくい。よって、本実施の形態に係る表示装置１は、書き込みトランジスタＴ３（スイッチングトランジスタ）のオフリークによる輝度の変化を抑制することができる。
【0101】
また、第２対向部は、第２絶縁層１５０上に直接形成されている。
【0102】
これにより、第２絶縁層１５０上に直接形成されている第２対向部（例えば、第１電極部３２０ａ及び第２電極部３２０ｂ）と下部電極３１０とにより保持容量Ｃｓ＿ａｄｄが形成されるので画素ごとの保持容量Ｃｓを増やすことができる。
【0103】
また、下部電極３１０は、第１対向部及び第２対向部を覆う第３対向部と、第３対向部及び駆動トランジスタＴＤのゲート電極を接続する第４電極部３１０ｄとを有し、第２上部電極３２０は、平面視において、第４電極部３１０ｄ（第１配線部の一例）の一部と重なる。
【0104】
これにより、第２上部電極３２０と第４電極部３１０ｄとが重なる部分でも容量が形成されるので、保持容量Ｃｓ＿ａｄｄをより増加させることができる。
【0105】
また、第１対向部は、平面視において、矩形状であり、第２対向部は、平面視において、長尺状である。
【0106】
これにより、第１対向部と第２対向部とが異なる形状により形成されるので、第１対向部及び第２対向部を設けることができるレイアウト面積に制限がある場合であっても、保持容量Ｃｓ＿ａｄｄを効果的に増加させることができる。
【0107】
また、第２絶縁層１５０は、平面視において、第１上部電極２２０及び駆動トランジスタＴＤのソース電極を接続する接続部３３０（第２配線部の一例）と第２上部電極３２０とが重なる位置に貫通孔１５１が形成されており、第２上部電極３２０は、貫通孔１５１を介して駆動トランジスタＴＤのソース電極と電気的に接続される。
【0108】
これにより、第２上部電極３２０をより広く形成することが可能となるので、保持容量Ｃｓ＿ａｄｄをさらに増加させることができる。
【0109】
また、さらに、駆動トランジスタＴＤのドレイン電極に接続され、平面視において、長尺状に形成された正電源線ＶＣＣ（電源線の一例）を備え、第２対向部は、平面視において、正電源線ＶＣＣを挟むように形成されている。
【0110】
これにより、平面視における正電源線ＶＣＣの周囲のスペースを利用して、保持容量Ｃｓ＿ａｄｄを効果的に増加させることができる。
【0111】
（実施の形態２）
以下では、本実施の形態に係る表示装置について、図１０～図１３を参照しながら説明する。以下では、実施の形態１との相違点を中心に説明し、実施の形態１と同一又は類似の内容については説明を省略又は簡略化する。本実施の形態では、保持容量Ｃｓ＿ａｄｄを形成する他方電極が第２絶縁層１５０の上面よりも下方の位置に形成されている例について説明する。図１０を用いて第２絶縁層１５０の貫通孔に他方電極が形成される場合の構成を説明し、図１１を用いて第２絶縁層１５０の有底の凹部に他方電極が形成される場合の構成を説明する。
以下では、本実施の形態に係る表示装置について、図１０～図１３を参照しながら説明する。以下では、実施の形態１との相違点を中心に説明し、実施の形態１と同一又は類似の内容については説明を省略又は簡略化する。本実施の形態では、保持容量Ｃｓ＿ａｄｄを形成する他方電極が第２絶縁層１５０の上面よりも下方の位置に形成されている例について説明する。図１０を用いて第２絶縁層１５０の貫通孔に他方電極が形成される場合の構成を説明し、図１１を用いて第２絶縁層１５０の有底の凹部に他方電極が形成される場合の構成を説明する。
【0112】
【0113】
図１０に示すように、第２上部電極３２０の第１電極部３２０ａ及び第２電極部３２０ｂは、第２絶縁層１５０上ではなく、第２絶縁層１５０に形成された貫通孔１５２及び１５３に形成されている。図１０の例では、貫通孔１５２及び１５３は、第２絶縁層１５０をＺ軸方向に貫通する凹部である。第２絶縁層１５０には、平面視において、第１電極部３２０ａ及び第２電極部３２０ｂと重なる位置に第１絶縁層１４０側（Ｚ軸マイナス側）に貫通する凹部（貫通孔１５２及び１５３）が形成されているとも言える。
【0114】
この場合、第１電極部３２０ａ及び第２電極部３２０ｂは、第１絶縁層１４０上に形成される。つまり、第１電極部３２０ａ及び第２電極部３２０ｂと、第１上部電極２２０とは同層（第２配線層）に形成され、下部電極３１０までの距離ｄ２が等しい。距離ｄ２は、距離ｄ１より小さい距離である。
【0115】
第１電極部３２０ａは、断面視において、第１上部電極２２０と、正電源線ＶＣＣとの間に、互いに接触しないように配置され、第２電極部３２０ｂは、正電源線ＶＣＣと、データ信号線ＶｄａｔＧとの間に、互いに接触しないように配置される。つまり、第１電極部３２０ａ及び第２電極部３２０ｂのそれぞれは、第１上部電極２２０、正電源線ＶＣＣ及びデータ信号線ＶｄａｔＧと電気的に分離されている。第１電極部３２０ａ及び第２電極部３２０ｂは、下部電極３１０と対向する部分（第１部分）を有する。
【0116】
保持容量Ｃｓ＿ａｄｄは、平面視において、下部電極３１０と、第２上部電極３２０とが平面視において重なる面積をＳとし、下部電極３１０と、第２上部電極３２０との距離をｄ２とすると、以下の（式３）により算出可能である。
【0117】
Ｃｓ＿ａｄｄ＝ε０×εｘ×Ｓ／ｄ２ ・・・（式３）
【0118】
また、第１電極部３２０ａは、貫通孔１５２の内面１５２ａを覆うように形成されており、第２電極部３２０ｂは、貫通孔１５３の内面１５３ａを覆うように形成されている。貫通孔１５２及び１５３は、平面視において、第２配線層の各電極（第１上部電極２２０、正電源線ＶＣＣ及びデータ信号線ＶｄａｔＧ）と重ならない位置に形成される。貫通孔１５２は、平面視において第１上部電極２２０及び正電源線ＶＣＣの間であって、正電源線ＶＣＣに沿って長尺状に形成されており、貫通孔１５３は、平面視において正電源線ＶＣＣ及びデータ信号線ＶｄａｔＧの間であって、正電源線ＶＣＣに沿って長尺状に形成されている。例えば、貫通孔１５２及び１５３は、平面視において、平行な貫通溝である。
【0119】
第１電極部３２０ａのうち貫通孔１５２の内面１５２ａに形成される部分（第２部分の一例）、及び、第２電極部３２０ｂのうち貫通孔１５３の内面１５３ａに形成される部分（第２部分の一例）は、平面視において、正電源線ＶＣＣに沿って延在する。内面１５２ａ及び１５３ａに電極が形成されることで、当該電極と下部電極３１０との間での容量が形成される。つまり、内面１５２ａ及び１５３ａに電極が形成されることで、保持容量Ｃｓ＿ａｄｄをさらに増やす効果が期待される。なお、第２部分は、第１部分と接続されている。
【0120】
なお、第２絶縁層１５０に形成される貫通孔１５２及び１５３の数は２つに限定されず、平面視において下部電極３１０と第２上部電極３２０とが重なる領域に形成されていれば、１つであってもよいし、３つ以上であってもよい。また、貫通孔１５２及び１５３は、貫通溝であることに限定されず、筒状の複数の貫通孔により実現されてもよい。
【0121】
【0122】
図１１に示すように、第２上部電極３２０の第１電極部３２０ａ及び第２電極部３２０ｂは、第２絶縁層１５０に形成された凹部１５４及び１５５内に形成されている。図１１の例では、凹部１５４及び１５５は、第２絶縁層１５０をＺ軸方向に貫通していない有底（未貫通）の溝である。第２絶縁層１５０には、平面視において、第１電極部３２０ａ及び第２電極部３２０ｂと重なる位置に第１絶縁層１４０側（Ｚ軸マイナス側）に凹む有底の凹部１５４及び１５５が形成されているとも言える。
【0123】
凹部１５４及び１５４が有底の溝であるので、第１電極部３２０ａ及び第２電極部３２０ｂは、凹部１５４及び１５５の底面上に形成される。つまり、第１電極部３２０ａ及び第２電極部３２０ｂは、第２配線層と第３配線層との間に形成され、下部電極３１０までの距離は距離ｄ３となる。距離ｄ３は、距離ｄ１より小さく、かつ、距離ｄ２（図１０を参照）より大きい距離である。
【0124】
凹部１５４及び１５５が形成される平面視上の位置は、貫通孔１５２及び１５３と同じである。
【0125】
保持容量Ｃｓ＿ａｄｄは、平面視において、下部電極３１０と、第２上部電極３２０とが重なる面積をＳとし、下部電極３１０と、第２上部電極３２０との距離をｄ３とすると、以下の（式４）により算出可能である。
【0126】
Ｃｓ＿ａｄｄ＝ε０×εｘ×Ｓ／ｄ３ ・・・（式４）
【0127】
また、第１電極部３２０ａは、凹部１５４の内面を覆うように形成されており、第２電極部３２０ｂは、凹部１５５の内面を覆うように形成されている。
【0128】
【0129】
図１２に示すように、第２上部電極３２０は、平面視において第３電極部３１０ｃと重なるので、第２上部電極３２０と第３電極部３１０ｃとの間にも保持容量Ｃｓ＿ａｄｄが形成される。これにより、さらに保持容量Ｃｓを大きくすることができる。また、図１２の例では、第３電極部３１０ｃの上方に凹部は形成されていない。第３電極部３１０ｃの上方とは、平面視において、第３電極部３１０ｃと第４電極部３１０ｄとが重なる領域である。当該領域が駆動トランジスタＴＤと物理的に近い位置であるので、駆動トランジスタＴＤの動作への影響を考慮して当該領域に凹部は形成されていない。
【0130】
この場合、平面視において第２電極部３１０ｂと第１電極部３２０ａとが重なる面積をＳ１とし、第２電極部３１０ｂと第１電極部３２０ａとで形成される保持容量をＣｓ＿ａｄｄ＿１（図１２中の第２電極部３１０ｂと第１電極部３２０ａとの間の保持容量Ｃｓ＿ａｄｄ）とし、平面視において第４電極部３１０ｄと第３電極部３２０ｃとが重なる面積をＳ２とし、第２電極部３１０ｂと第１電極部３２０ａとで形成される保持容量をＣｓ＿ａｄｄ＿２（図１２中の第４電極部３１０ｄと第３電極部３２０ｃとの間の保持容量Ｃｓ＿ａｄｄ）とは、以下の（式５）の関係が成り立つ。
【0131】
Ｃｓ＿ａｄｄ＿２／Ｓ２＜Ｃｓ＿ａｄｄ＿１／Ｓ１ ・・・（式５）
【0132】
なお、第２絶縁層１５０は、第３電極部３１０ｃの上方において、駆動トランジスタＴＤの動作に影響を及ぼさない程度の有底の凹部が形成されており、当該凹部の底面に第２上部電極３２０が形成されていてもよい。このような凹部の深さは、例えば、実験等により取得可能である。
【0133】
なお、第２絶縁層１５０に形成される凹部１５４及び１５５の数は２つに限定されず、平面視において下部電極３１０と重なる領域に形成されていれば、１つであってもよいし、３つ以上であってもよい。また、凹部１５４及び１５５は、溝状の凹みであることに限定されず、筒状の複数の凹みにより実現されてもよい。
【0134】
［２－２．表示装置の製造方法］
次に、図１１及び図１２に示す貫通孔１５１、凹部１５４及び凹部１５５の作製方法について、図１３を参照しながら説明する。図１３は、本実施の形態に係る表示装置１の製造方法を説明するための図である。図１３は、貫通孔１５１、凹部１５４及び凹部１５５を形成するための露光工程を模式的に示す。なお、フォトマスク５００に入射する光（例えば、ＵＶ光）の光量は、平面視において、例えば、均一である。また、第２絶縁層１５０の材料となる樹脂は、ポジ型の感光性樹脂であるとするが、これに限定されない。
次に、図１１及び図１２に示す貫通孔１５１、凹部１５４及び凹部１５５の作製方法について、図１３を参照しながら説明する。図１３は、本実施の形態に係る表示装置１の製造方法を説明するための図である。図１３は、貫通孔１５１、凹部１５４及び凹部１５５を形成するための露光工程を模式的に示す。なお、フォトマスク５００に入射する光（例えば、ＵＶ光）の光量は、平面視において、例えば、均一である。また、第２絶縁層１５０の材料となる樹脂は、ポジ型の感光性樹脂であるとするが、これに限定されない。
【0135】
第２絶縁層１５０は、第１絶縁層１４０上に下部電極３１０を含む第１配線層が形成された後、第２絶縁層１５０を形成するためのポジ型の感光性樹脂を塗布し、プリベークで硬化（仮硬化）させ、図１３に示すフォトマスク５００で露光し、現像液でエッチング部の樹脂を除去し、ポストベークで最終硬化（本硬化）させることで形成される。
【0136】
図１３に示すように、フォトマスク５００を用いた露光工程により貫通孔１５１、凹部１５４及び凹部１５５が形成される。フォトマスク５００は、遮光部５１０と、透過部５２０と、ハーフトーン部５３０とを有する。フォトマスク５００は、遮光部５１０以外に光透過率が互いに異なる透過部分を２つ以上有するように構成されるマルチトーンマスクである。
【0137】
遮光部５１０は、貫通孔１５１、凹部１５４及び凹部１５５が形成されない領域（例えば、第３電極部３１０ｃが形成される含む領域）に設けられ、フォトマスク５００に入射する光を遮光する部分である。
【0138】
透過部５２０は、貫通孔１５１が形成される領域に設けられ、フォトマスク５００に入射する光を透過する部分である。
【0139】
ハーフトーン部５３０は、有底の溝が形成される領域（例えば、第１電極部３１０ａ及び第２電極部３１０ｂが形成される領域）に設けられ、フォトマスク５００に入射する光を一部透過する部分である。ハーフトーン部５３０は、透過部５２０より透過率が小さく、かつ、遮光部５１０より透過率が高い部分である。なお、ハーフトーン部５３０は、Ｘ軸方向に長尺状に設けられる。
【0140】
このようなフォトマスク５００を用いることで、互いに深さの異なる溝（例えば、貫通溝、及び、貫通未時）を１回の露光で形成することができる。なお、図１０に示す貫通孔１５２及び１５３を形成する場合、ハーフトーン部５３０の部分を透過部５２０に置き換えたフォトマスクを用いればよい。
【0141】
［２－３．効果等］
以上のように、本実施の形態に係る表示装置１の第２絶縁層１５０には、平面視において、下部電極３１０（第１電極層の一例）と重なる位置に第１絶縁層１４０側（Ｚ軸マイナス側）に凹む有底の凹部１５４及び１５５が形成されており、第２対向部（例えば、第１電極部３２０ａ及び第２電極部３２０ｂ）は、凹部１５４及び１５５の底面上に形成されていてもよい。
以上のように、本実施の形態に係る表示装置１の第２絶縁層１５０には、平面視において、下部電極３１０（第１電極層の一例）と重なる位置に第１絶縁層１４０側（Ｚ軸マイナス側）に凹む有底の凹部１５４及び１５５が形成されており、第２対向部（例えば、第１電極部３２０ａ及び第２電極部３２０ｂ）は、凹部１５４及び１５５の底面上に形成されていてもよい。
【0142】
これにより、第１電極部３２０ａ及び第２電極部３２０ｂと下部電極３１０との距離を近づけることができるので、保持容量Ｃｓ＿ａｄｄをより増加させることができる。また、第１電極部３２０ａ及び第２電極部３２０ｂと下層の信号線との間には、第２絶縁層１５０が存在する。よって、表示装置１は、第１電極部３２０ａ及び第２電極部３２０ｂが他の信号線とショートすることを抑制しつつ保持容量Ｃｓを増加させることができる。
【0143】
また、第２絶縁層１５０には、平面視において、下部電極３１０と重なる位置に第１絶縁層１４０側に貫通する貫通孔１５２及び１５３（凹部の一例）が形成されており、第２対向部は、第１絶縁層１４０上に直接形成されている。
【0144】
これにより、第１電極部３２０ａ及び第２電極部３２０ｂと下部電極３１０との距離を第１上部電極２２０と下部電極３１０との距離ｄ２まで近づけることができるので、保持容量Ｃｓ＿ａｄｄをさらに増加させることができる。よって、表示装置１は、保持容量Ｃｓをさらに増加させることができる。
【0145】
また、第２対向部は、下部電極３１０と対向する第１部分と、凹部の内面（例えば、貫通孔１５２及び１５３の内面１５２ａ及び１５３ａ）に形成される第２部分とにより構成される。
【0146】
これにより、第２部分と下部電極３１０とにより容量が形成されるので、さらに保持容量Ｃｓ＿ａｄｄを増加させることができる。
【0147】
（実施の形態３）
以下では、本実施の形態に係る表示装置について、図１４及び図１５を参照しながら説明する。以下では、実施の形態１との相違点を中心に説明し、実施の形態１と同一又は類似の内容については説明を省略又は簡略化する。本実施の形態では、画素回路１１にＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０が形成されている場合について説明する。なお、図１４では、画素回路１１にＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０の両方が形成されている例について図示しているが、ＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０の少なくとも一方が形成されていればよい。
以下では、本実施の形態に係る表示装置について、図１４及び図１５を参照しながら説明する。以下では、実施の形態１との相違点を中心に説明し、実施の形態１と同一又は類似の内容については説明を省略又は簡略化する。本実施の形態では、画素回路１１にＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０が形成されている場合について説明する。なお、図１４では、画素回路１１にＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０の両方が形成されている例について図示しているが、ＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０の少なくとも一方が形成されていればよい。
【0148】
［３－１．表示装置の構成］
図１４は、本実施の形態に係る表示装置１の画素回路１１の構成を模式的に示す平面図である。図１５は、図１４のＸＶ－ＸＶ切断線で切断した、本実施の形態に係る表示装置１の画素回路１１の構成を模式的に示す断面図である。
図１４は、本実施の形態に係る表示装置１の画素回路１１の構成を模式的に示す平面図である。図１５は、図１４のＸＶ－ＸＶ切断線で切断した、本実施の形態に係る表示装置１の画素回路１１の構成を模式的に示す断面図である。
【0149】
図１４及び図１５に示すように、本実施の形態に係る表示装置１の画素回路１１は、実施の形態１に係る画素回路１１に加えて、ＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０を備える。ＶＣＣ補助線４１０は、第１補助線の一例であり、ＶＣＡＴＨ補助線４２０は、第２補助線の一例である。
【0150】
ＶＣＣ補助線４１０は、正電源線ＶＣＣと電気的に接続され、表示エリア内での正電源電圧ＶＣＣの電圧ドロップを抑制するために画素回路１１内に設けられる配線である。ＶＣＣ補助線４１０は、例えば、正電源線ＶＣＣより低抵抗な金属配線である。例えば、ＶＣＣ補助線４１０は、メタル配線である。また、ＶＣＣ補助線４１０は、例えば、平面視において、データ信号線Ｖｄａｔ（図１４の例では、データ信号線ＶｄａｔＲ）と少なくとも一部が重なるようにデータ信号線Ｖｄａｔに沿って長尺状に形成されるが、データ信号線Ｖｄａｔと重ならなくてもよい。ＶＣＣ補助線４１０は、例えば、各画素に設けられる。
【0151】
ＶＣＡＴＨ補助線４２０は、金属層１８０と電気的に接続され、表示エリア内での負電源電圧ＶＣＡＴＨの電圧ドロップを抑制するために画素回路１１内に設けられる配線である。ＶＣＡＴＨ補助線４２０は、例えば、金属層１８０より低抵抗な金属配線である。例えば、ＶＣＡＴＨ補助線４２０は、メタル配線である。また、ＶＣＡＴＨ補助線４２０は、例えば、平面視において、データ信号線Ｖｄａｔ（図１４の例では、データ信号線ＶｄａｔＢ）と少なくとも一部が重なるように、データ信号線Ｖｄａｔに沿って長尺状に形成されるが、データ信号線Ｖｄａｔと重ならなくてもよい。ＶＣＡＴＨ補助線４２０は、例えば、各画素に設けられる。
【0152】
このようなＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０は、第２絶縁層１５０上に形成され、ＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０を備える画素回路１１は、第４絶縁層２００が形成される。ＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０は、平面視において、下部電極３１０及び接続部３３０と重ならない位置に設けられる。
【0153】
そこで、ＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０を備える画素回路１１においては、追加の層を形成することなく、平面視においてＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０が形成されている領域以外の領域に第２上部電極３２０を形成することができる。
【0154】
データ信号線ＶｄａｔＲとＶＣＣ補助線４１０との距離をｄ４、データ信号線ＶｄａｔＲと第１電極部３２０ａ及び第２電極部３２０ｂとの距離をｄ５とすると、以下の（式６）が成り立つ。
【0155】
ｄ４＞ｄ５ ・・・（式６）
【0156】
これにより、ＶＣＣ補助線４１０の下層の絶縁層（第２絶縁層１５０）の厚みが厚いので、データ信号線ＶｄａｔＲとＶＣＣ補助線４１０とがショートすることを抑制することができる。つまり、データ信号線ＶｄａｔＲとＶＣＣ補助線４１０との間の絶縁性を保持することができる。
【0157】
なお、図１５にはＶＣＡＴＨ補助線４２０は図示していないが、データ信号線ＶｄａｔＲとＶＣＡＴＨ補助線４２０との距離も距離ｄ４となる。
【0158】
なお、第２電極部３２０ｂ及び第３電極部３２０ｃの少なくとも一部は、断面視において、ＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０より下部電極３１０側（Ｚ軸マイナス側）に設けられる。
【0159】
［３－２．効果等］
以上のように、本実施の形態に係る表示装置１は、駆動トランジスタＴＤのドレイン電極に接続され、平面視において、長尺状に形成される正電源線ＶＣＣと、正電源線ＶＣＣと接続され、正電源線ＶＣＣより低抵抗なＶＣＣ補助線４１０（第１補助線の一例）とを備える。そして、ＶＣＣ補助線４１０は、第２絶縁層１５０上に形成されていてもよい。また、本実施の形態に係る表示装置１は、発光素子ＥＬのカソード電極と接続され、複数の画素を覆う金属層１８０（第４電極層の一例）と、金属層１８０と接続され、金属層１８０より低抵抗なＶＣＡＴＨ補助線４２０（第２補助線の一例）とを備え、ＶＣＡＴＨ補助線４２０は、第２絶縁層１５０上に形成されていてもよい。
以上のように、本実施の形態に係る表示装置１は、駆動トランジスタＴＤのドレイン電極に接続され、平面視において、長尺状に形成される正電源線ＶＣＣと、正電源線ＶＣＣと接続され、正電源線ＶＣＣより低抵抗なＶＣＣ補助線４１０（第１補助線の一例）とを備える。そして、ＶＣＣ補助線４１０は、第２絶縁層１５０上に形成されていてもよい。また、本実施の形態に係る表示装置１は、発光素子ＥＬのカソード電極と接続され、複数の画素を覆う金属層１８０（第４電極層の一例）と、金属層１８０と接続され、金属層１８０より低抵抗なＶＣＡＴＨ補助線４２０（第２補助線の一例）とを備え、ＶＣＡＴＨ補助線４２０は、第２絶縁層１５０上に形成されていてもよい。
【0160】
これにより、ＶＣＣ補助線４１０及びＶＣＡＴＨ補助線４２０の少なくとも一方の補助線が設けられる表示装置１においては、当該少なくとも一方の補助線を形成するために設けられる第２絶縁層１５０上に第２上部電極３２０を形成することができる。つまり、表示装置１は、第２上部電極３２０を形成するための専用の絶縁層を備えなくてもよい。よって、オフリークによる輝度の変化を抑制することができる表示装置１を低コストで実現することができる。
【0161】
（その他の実施の形態）
以上、本開示に係る表示装置について、各実施の形態に基づいて説明してきたが、本開示に係る表示装置は、上記各実施の形態に限定されるものではない。各実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、各実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る表示装置を内蔵した各種機器も本開示に含まれる。
以上、本開示に係る表示装置について、各実施の形態に基づいて説明してきたが、本開示に係る表示装置は、上記各実施の形態に限定されるものではない。各実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、各実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る表示装置を内蔵した各種機器も本開示に含まれる。
【0162】
例えば、第２絶縁層に形成される溝（保持容量を形成するための溝）は、一方が貫通溝であり、他方が有底の溝であってもよい。
【0163】
また、上記の本開示は、表示パネル単体として実現されてもよい。本開示は、電源及び制御部を備えていない構成で実現されてもよい。このような表示パネルは、２次元状に配置された複数の画素を備える表示パネルであって、複数の画素のそれぞれは、発光素子と、データ信号線を介して供給されたデータ信号を保持する保持容量と、データ信号に応じた電流を発光素子に供給する駆動トランジスタと、データ信号線と駆動トランジスタのゲート電極との間に接続された書き込みトランジスタであって、ソース電極及びドレイン電極の一方がデータ信号線と接続された書き込みトランジスタとを備える。保持容量は、駆動トランジスタのゲート電極、及び、書き込みトランジスタと接続される第１電極層と、第１電極層上に形成される第１絶縁層と、駆動トランジスタのソース電極と接続され、第１絶縁層上に第１電極層と対向して配置される第１電極部を有する第２電極層と、第１絶縁層上に形成される第２絶縁層と、駆動トランジスタのソース電極と接続され、少なくとも一部が第２絶縁層上に形成される第３電極層であって、第１電極層と対向して配置される第２電極部を有する第３電極層とにより形成される。そして、第１電極部と第２電極部とは、表示パネルの平面視において、互いに重ならない位置に設けられ、第１電極層は、第１電極部及び第２電極部を覆う。なお、制御部を構成するＩＣは、表示パネルに実装されていてもよい。
【0164】
また、上記の本開示は、アクティブマトリクス基板単体として実現されてもよい。本開示は、電源、制御部及びＥＬ層（例えば、発光層及び発光層を挟む電極層）を備えていない構成で実現されてもよい。このようなアクティブマトリクス基板は、２次元状に配置された複数の画素を備える表示装置に用いられるアクティブマトリクス基板であって、複数の画素のそれぞれを形成するための画素回路は、発光素子と、データ信号線を介して供給されたデータ信号を保持する保持容量と、データ信号に応じた電流を発光素子に供給する駆動トランジスタと、データ信号線と駆動トランジスタのゲート電極との間に接続された書き込みトランジスタであって、ソース電極及びドレイン電極の一方がデータ信号線と接続された書き込みトランジスタとを備え、保持容量は、駆動トランジスタのゲート電極、及び、書き込みトランジスタと接続される第１電極層と、第１電極層上に形成される第１絶縁層と、駆動トランジスタのソース電極と接続され、第１絶縁層上に第１電極層と対向して配置される第１電極部を有する第２電極層と、第１絶縁層上に形成される第２絶縁層と、駆動トランジスタのソース電極と接続され、少なくとも一部が第２絶縁層上に形成される第３電極層であって、第１電極層と対向して配置される第２電極部を有する第３電極層とにより形成される。そして、第１電極部と第２電極部とは、アクティブマトリクス基板の平面視において、互いに重ならない位置に設けられ、第１電極層は、第１電極部及び第２電極部を覆う。
【0165】
また、上記各実施の形態では、表示パネルは、トップエミッション構造型の表示パネルである例について説明したが、ボトムエミッション構造型の表示パネルであってもよい。
【0166】
また、上記各実施の形態における制御部及びデータドライバは、１つのＩＣで実現されてもよいし、互いに異なるＩＣにより実現されてもよい。
【0167】
また、上記各実施の形態における初期化トランジスタＴ１Ｇ及びＴ１Ｂの機能及び構成は、例えば、初期化トランジスタＴ１Ｒと同じであり、補償トランジスタＴ２Ｇ及びＴ２Ｂの機能及び構成は、例えば、補償トランジスタＴ２Ｒと同じであり、書き込みトランジスタＴ３Ｇ及びＴ３Ｂの機能及び構成は、例えば、書き込みトランジスタＴ３Ｒと同じであり、駆動トランジスタＴＤＧ及びＴＤＢの機能及び構成は、例えば、駆動トランジスタＴＤＲと同じであってもよい。
【0168】
また、上記各実施の形態における発光素子ＥＬＧ及びＥＬＢの機能及び構成は、例えば、発光素子ＥＬＲと同じであってもよい。
【0169】
また、上記各実施の形態における保持容量ＣｓＧ及びＣｓＢの機能及び構成は、例えば、保持容量ＣｓＲと同じであってもよい。
【0170】
また、上記各実施の形態における表示装置は、カラー画像を表示する例について説明したが、これに限定されず、例えば、モノクロ画像を表示してもよい。
【産業上の利用可能性】
【0171】
本開示は、例えば、有機ＥＬ素子等を用いた表示装置に有用である。
【符号の説明】
【0172】
１ 表示装置
１０ 表示モジュール
１１ 画素回路
１１Ｂ、１１Ｇ、１１Ｒ サブ画素回路
１２ 表示パネル
１３ ゲートドライバ
１４ データドライバ
２０ 制御部
３０ 電源
１１０ 基板
１２０ 第１アンダーコート層
１３０ 第２アンダーコート層
１４０ 第１絶縁層
１５０ 第２絶縁層
１５１ 貫通孔
１５２、１５３ 貫通孔（凹部）
１５２ａ、１５３ａ 内面
１５４、１５５ 凹部
１６０ 金属層
１８０ 金属層（第４電極層）
１７０ 発光層
１９０ 第３絶縁層
２００ 第４絶縁層
２２０ 第１上部電極（第２電極層）
３１０ 下部電極（第１電極層）
３１０ａ 第１電極部
３１０ｂ 第２電極部
３１０ｃ、３２０ｃ 第３電極部
３１０ｄ 第４電極部（第１配線部）
３２０ 第２上部電極（第３電極層）
３２０ａ 第１電極部（第２対向部）
３２０ｂ 第２電極部（第２対向部）
３３０ 接続部（第２配線部）
４１０ ＶＣＣ補助線（第１補助線）
４２０ ＶＣＡＴＨ補助線（第２補助線）
５００ フォトマスク
５１０ 遮光部
５２０ 透過部
５３０ ハーフトーン部
Ｃ コンタクト部
Ｃｓ、ＣｓＢ、ＣｓＧ、ＣｓＲ、Ｃｓ＿ａｄｄ、Ｃｓ＿ｃｏｎｖ 保持容量
ｄ１、ｄ２、ｄ３、ｄ４、ｄ５ 距離
ＥＬＢ、ＥＬＧ、ＥＬＲ 発光素子
ＩＮＩ 初期化信号線、制御信号
Ｌ 画素行
ＲＥＦ 参照信号線、制御信号
ｔ１、ｔ２、ｔ３、ｔ４、ｔ５ 時間
Ｔ１Ｂ、Ｔ１Ｇ、Ｔ１Ｒ 初期化トランジスタ
Ｔ２Ｂ、Ｔ２Ｇ、Ｔ２Ｒ 補償トランジスタ
Ｔ３Ｂ、Ｔ３Ｇ、Ｔ３Ｒ 書き込みトランジスタ
ＴＤＢ、ＴＤＧ、ＴＤＲ 駆動トランジスタ
ＶＣＡＴＨ 負電源線、負電源電圧
ＶＣＣ 正電源線（電源線）、正電源電圧
ＶｄａｔＢ、ＶｄａｔＧ、ＶｄａｔＲ データ信号線、データ信号
ＷＳ 書き込み信号線、制御信号
１０ 表示モジュール
１１ 画素回路
１１Ｂ、１１Ｇ、１１Ｒ サブ画素回路
１２ 表示パネル
１３ ゲートドライバ
１４ データドライバ
２０ 制御部
３０ 電源
１１０ 基板
１２０ 第１アンダーコート層
１３０ 第２アンダーコート層
１４０ 第１絶縁層
１５０ 第２絶縁層
１５１ 貫通孔
１５２、１５３ 貫通孔（凹部）
１５２ａ、１５３ａ 内面
１５４、１５５ 凹部
１６０ 金属層
１８０ 金属層（第４電極層）
１７０ 発光層
１９０ 第３絶縁層
２００ 第４絶縁層
２２０ 第１上部電極（第２電極層）
３１０ 下部電極（第１電極層）
３１０ａ 第１電極部
３１０ｂ 第２電極部
３１０ｃ、３２０ｃ 第３電極部
３１０ｄ 第４電極部（第１配線部）
３２０ 第２上部電極（第３電極層）
３２０ａ 第１電極部（第２対向部）
３２０ｂ 第２電極部（第２対向部）
３３０ 接続部（第２配線部）
４１０ ＶＣＣ補助線（第１補助線）
４２０ ＶＣＡＴＨ補助線（第２補助線）
５００ フォトマスク
５１０ 遮光部
５２０ 透過部
５３０ ハーフトーン部
Ｃ コンタクト部
Ｃｓ、ＣｓＢ、ＣｓＧ、ＣｓＲ、Ｃｓ＿ａｄｄ、Ｃｓ＿ｃｏｎｖ 保持容量
ｄ１、ｄ２、ｄ３、ｄ４、ｄ５ 距離
ＥＬＢ、ＥＬＧ、ＥＬＲ 発光素子
ＩＮＩ 初期化信号線、制御信号
Ｌ 画素行
ＲＥＦ 参照信号線、制御信号
ｔ１、ｔ２、ｔ３、ｔ４、ｔ５ 時間
Ｔ１Ｂ、Ｔ１Ｇ、Ｔ１Ｒ 初期化トランジスタ
Ｔ２Ｂ、Ｔ２Ｇ、Ｔ２Ｒ 補償トランジスタ
Ｔ３Ｂ、Ｔ３Ｇ、Ｔ３Ｒ 書き込みトランジスタ
ＴＤＢ、ＴＤＧ、ＴＤＲ 駆動トランジスタ
ＶＣＡＴＨ 負電源線、負電源電圧
ＶＣＣ 正電源線（電源線）、正電源電圧
ＶｄａｔＢ、ＶｄａｔＧ、ＶｄａｔＲ データ信号線、データ信号
ＷＳ 書き込み信号線、制御信号
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】