特開 2023-98638 積層セラミックキャパシタ及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023098638

(43)【公開日】2023-07-10

(54)【発明の名称】積層セラミックキャパシタ及びその製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20230703BHJP

   H01G 4/232 20060101ALI20230703BHJP

【ＦＩ】

H01G4/30 201F

H01G4/30 513

H01G4/30 516

H01G4/30 517

H01G4/30 311E

H01G4/30 201G

H01G4/232 B

【審査請求】未請求

【請求項の数】23

【出願形態】ＯＬ

(21)【出願番号】P 2022194137

(22)【出願日】2022-12-05

(31)【優先権主張番号】10-2021-0190278

(32)【優先日】2021-12-28

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】ジュン、ヒー ジュン

(72)【発明者】

【氏名】カン、ジュン イル

(72)【発明者】

【氏名】パク、ミ ジュン

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC09

5E001AC10

5E001AE01

5E001AE02

5E001AE03

5E001AF06

5E001AH07

5E001AJ03

5E082AA01

5E082AB03

5E082BC19

5E082BC23

5E082EE04

5E082EE23

5E082EE35

5E082FF05

5E082FG04

5E082FG26

5E082FG46

5E082GG10

5E082GG11

5E082GG30

5E082JJ03

5E082JJ12

5E082JJ30

(57)【要約】      （修正有）

【課題】水素浸透の抑制による高温信頼性が改善された積層セラミックキャパシタ及びその製造方法を提供する。
【解決手段】積層型電子部品１００は、複数の内部電極１２１、１２２及び複数の内部電極の間に配置された誘電体層１１１を含む本体１１０と、本体に配置されて内部電極と連結される外部電極１３０、１４０と、を含む。外部電極は、それぞれ第１めっき層１３２、１４２を含む。第１めっき層は、結晶粒の長径と短径との平均比が１：１～３：１である。
【選択図】図２

【特許請求の範囲】

【請求項1】

複数の内部電極及び前記複数の内部電極の間に配置された誘電体層を含む本体と、
前記本体に配置されて前記内部電極と連結される外部電極と、を含み、
前記外部電極は第１めっき層を含み、
前記第１めっき層は、結晶粒の長径と短径との平均比が１：１～３：１である、積層セラミックキャパシタ。

【請求項2】

前記第１めっき層はニッケルめっき層を含む、請求項１に記載の積層セラミックキャパシタ。

【請求項3】

前記長径は結晶粒の最大直径を示し、
前記短径は、前記長径の測定方向と垂直な方向に測定された最大直径を示す、請求項１に記載の積層セラミックキャパシタ。

【請求項4】

前記第１めっき層は、面積を全体的に分析する際に、前記長径と前記短径との比率が１：１～３：１を満たす結晶粒の割合が５０％以上である、請求項１に記載の積層セラミックキャパシタ。

【請求項5】

前記結晶粒の前記長径と前記短径との平均比は１．５：１～２．５：１である、請求項１に記載の積層セラミックキャパシタ。

【請求項6】

前記第１めっき層は、前記結晶粒の平均直径が０．３～１．５μｍである、請求項１に記載の積層セラミックキャパシタ。

【請求項7】

前記第１めっき層は、平均厚さが１～１０μｍである、請求項１に記載の積層セラミックキャパシタ。

【請求項8】

前記第１めっき層は、前記結晶粒の前記長径が０．２～２μｍである、請求項１に記載の積層セラミックキャパシタ。

【請求項9】

前記外部電極は、前記第１めっき層上に配置される第２めっき層をさらに含む、請求項１に記載の積層セラミックキャパシタ。

【請求項10】

前記第２めっき層は錫めっき層を含む、請求項９に記載の積層セラミックキャパシタ。

【請求項11】

前記第２めっき層の平均厚さは２～１０μｍである、請求項９に記載の積層セラミックキャパシタ。

【請求項12】

前記第１めっき層の厚さＷ１に対する前記第２めっき層の厚さＷ２の平均比率Ｗ２／Ｗ１が１～１０である、請求項９に記載の積層セラミックキャパシタ。

【請求項13】

前記外部電極は、前記本体と前記第１めっき層との間に配置されて前記内部電極と連結される電極層をさらに含む、請求項１から１２のいずれか一項に記載の積層セラミックキャパシタ。

【請求項14】

複数の内部電極及び前記複数の内部電極の間に配置された誘電体層を含む本体を準備する段階と、
前記内部電極と連結されるように外部電極を形成する段階と、を含み、
前記外部電極は第１めっき層を含み、前記第１めっき層の形成時には周期的パルス反転めっきを用いる第１めっきを行う、積層セラミックキャパシタの製造方法。

【請求項15】

前記第１めっきはニッケルめっきである、請求項１４に記載の積層セラミックキャパシタの製造方法。

【請求項16】

前記第１めっきはバレルめっきである、請求項１４に記載の積層セラミックキャパシタの製造方法。

【請求項17】

前記第１めっき時に、バレルの回転速度が５～３０ｒｐｍである、請求項１６に記載の積層セラミックキャパシタの製造方法。

【請求項18】

前記周期的パルス反転めっきは、波形中に１以上の反転電流を含む、請求項１４に記載の積層セラミックキャパシタの製造方法。

【請求項19】

前記第１めっき時に、順方向電流密度が０．５～２０ＡＳＤであり、反転電流密度が０．１～２０ＡＳＤを満たす、請求項１４に記載の積層セラミックキャパシタの製造方法。

【請求項20】

前記周期的パルス反転めっきは、順方向電流及び反転電流を含み、
前記反転電流の時間Ｔｒに対する前記順方向電流の時間Ｔｆの比率Ｔｆ／Ｔｒが２～５０の範囲を満たす、請求項１４に記載の積層セラミックキャパシタの製造方法。

【請求項21】

前記周期的パルス反転めっきは、めっき完了時点まで連続的に行われる、請求項１４に記載の積層セラミックキャパシタの製造方法。

【請求項22】

前記周期的パルス反転めっき時に、めっき完了時点までオフ時間がない、請求項２１に記載の積層セラミックキャパシタの製造方法。

【請求項23】

前記第１めっきによる第１めっき層を形成した後、第１めっき層上に第２めっき層を形成する段階をさらに含む、請求項１４から２２のいずれか一項に記載の積層セラミックキャパシタの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミックキャパシタ及びその製造方法に関する。

【背景技術】

【0002】

積層型電子部品の一つである積層セラミックキャパシタ（Ｍｕｌｔｉ－ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）やプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン、及び携帯電話など、様々な電子製品の印刷回路基板に装着され、電気を充電又は放電させる役割を果たすチップ型のコンデンサである。

【0003】

このような積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として使用することができる。最近、電子機器の小型化及び高性能化に伴い、積層セラミックキャパシタも小型化及び高容量化する傾向にある。

【0004】

このような流れに伴って積層セラミックキャパシタの信頼性に対する重要度が高まっており、特に電気的特性の改善に対する要求が高まっている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明のいくつかの目的の一つは、水素浸透の抑制による高温信頼性が改善された積層セラミックキャパシタ及びその製造方法を提供することである。

【0006】

但し、本発明の目的は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

【課題を解決するための手段】

【0007】

本発明の一実施形態は、複数の内部電極及び複数の内部電極の間に配置された誘電体層を含む本体と、上記本体に配置されて上記内部電極と連結される外部電極と、を含み、上記外部電極は第１めっき層を含み、上記第１めっき層は、結晶粒の長径と短径との平均比が１：１～３：１である、積層セラミックキャパシタを提供する。

【0008】

また、本発明のさらに他の一実施形態は、複数の内部電極及び上記複数の内部電極の間に配置された誘電体層を含む本体を準備する段階と、上記内部電極と連結されるように外部電極を形成する段階と、を含み、上記外部電極は第１めっき層を含み、上記第１めっき層の形成時には周期的パルス反転めっきを用いる第１めっきを行う、積層セラミックキャパシタの製造方法を提供する。

【発明の効果】

【0009】

本発明の様々な効果の一つは、水素浸透の抑制による高温信頼性が改善された積層セラミックキャパシタ及びその製造方法を提供することである。

【0010】

但し、本発明の多様かつ有益な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

【図面の簡単な説明】

【0011】

【図1】本発明の一実施形態に係る積層セラミックキャパシタを概略的に示す斜視図である。

【図2】図１のＩ－Ｉ'線に沿った断面図を概略的に示すものである。

【図3】図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示すものである。

【図4】本発明の一実施形態に係る積層セラミックキャパシタの作製のために、誘電体層及び内部電極が積層された本体を分解して概略的に示す分解斜視図である。

【図5】従来の直流（ＤＣ；ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ）めっき工法による電流印加プロファイルを模式的に示すものである。

【図6】本発明の一実施形態に係る周期的パルス反転（ＰＰＲ；Ｐｅｒｉｏｄｉｃ Ｐｕｌｓｅ Ｒｅｖｅｒｓｅ）めっき工法による電流印加プロファイルを模式的に示すものである。

【図7】本発明の発明例１から得られた積層セラミックキャパシタを厚さ方向Ｔに切った断面を走査電子顕微鏡（ＳＥＭ）で撮影した写真を示すものである。

【図8】本発明の比較例１から得られた積層セラミックキャパシタを厚さ方向Ｔに切った断面を走査電子顕微鏡（ＳＥＭ）で撮影した写真を示すものである。

【図9】本発明の発明例１及び比較例１に対する高温ＩＲ信頼性の評価結果を示すものである。

【図10】本発明の発明例１及び比較例１に対する均一性の評価結果を示すものである。

【図11】図２のＸを拡大した模式図を示すものである。

【発明を実施するための形態】

【0012】

以下、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために誇張されてもよく、図面上の同じ符号で示される要素は同じ要素である。

【0013】

そして、図面において本発明を明確に説明するために説明と関係のない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内の機能が同一である構成要素については、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」と言うとき、これは、特に反対の記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含み得ることを意味する。

【0014】

図面において、Ｌ方向は第１方向又は長さ方向と定義し、Ｗ方向は第２方向又は幅方向と定義し、Ｔ方向は第３方向、厚さ方向又は積層方向と定義することができるが、これに制限されるものではない。

【0015】

［積層セラミックキャパシタ］
図１は、本発明の一実施形態に係る積層セラミックキャパシタの斜視図を概略的に示すものであり、図２は、図１のＩ－Ｉ'線に沿った断面図を概略的に示すものであり、図３は、図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示すものであり、図４は、本発明の一実施形態に係る誘電体層及び内部電極が積層された本体を分解して概略的に示す分解斜視図である。

【0016】

以下、図１～図４を参照して、本発明の一実施形態に係る積層セラミックキャパシタについて詳細に説明する。

【0017】

本発明の一実施形態に係る積層セラミックキャパシタ１００は、複数の内部電極１２１、１２２及び上記複数の内部電極の間に配置された誘電体層１１１を含む本体１１０と、上記本体に配置されて上記内部電極と連結される外部電極１３０、１４０と、を含む。

【0018】

本体１１０は、複数の内部電極１２１、１２２及び上記複数の内部電極の間に配置された誘電体層１１１を含む。上記本体において、誘電体層１１１及び内部電極１２１、１２２は交互に積層されている。

【0019】

本体１１０の具体的な形状に特に制限はないが、図示のように、本体１１０は六面体形状又はこれと類似の形状からなってもよい。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。

【0020】

本体１１０は、厚さ方向Ｔに互いに対向する第１及び第２面１、２と、上記第１及び第２面１、２と連結され、長さ方向Ｌに互いに対向する第３及び第４面３、４と、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、幅方向Ｗに互いに対向する第５及び第６面５、６と、を有することができる。

【0021】

本体１１０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

【0022】

本発明の一実施形態によると、上記誘電体層１１１を形成する原料は、十分な静電容量が得られる限り特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料、又はチタン酸ストロンチウム系材料などを使用することができる。上記チタン酸バリウム系材料は、ＢａＴｉＯ_３系セラミック粉末を含むことができ、上記セラミック粉末の例示として、ＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）等が一部固溶した（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３、又はＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３等が挙げられる。

【0023】

上記誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ_３）などのパウダーに、本発明の目的に応じて様々なセラミック添加剤、有機溶剤、結合剤、分散剤などを添加することができる。

【0024】

内部電極１２１、１２２は、誘電体層１１１と厚さ方向Ｔに交互に配置されることができる。内部電極は、第１内部電極１２１及び第２内部電極１２２を含むことができる。第１内部電極１２１及び第２内部電極１２２は、本体１１０を構成する誘電体層１１１を間に挟んで互いに対向するように交互に配置され、本体１１０の第３面３及び第４面４にそれぞれ露出することができる。

【0025】

図２を参照すると、第１内部電極１２１は第４面４と離隔し、第３面３を介して露出し、第２内部電極１２２は第３面３と離隔し、第４面４を介して露出することができる。

【0026】

すなわち、第１内部電極１２１及び第２内部電極１２２は、それぞれ本体の長さ方向Ｌの両端面である第３面３及び第４面４に交番して露出し、第１外部電極１３０及び第２外部電極１４０にそれぞれ露出することができる。

【0027】

第１内部電極１２１は第２外部電極１４０とは連結されず、第１外部電極１３０と連結され、第２内部電極１２２は第１外部電極１３０とは連結されず、第２外部電極１４０と連結される。したがって、第１内部電極１２１は第４面４において一定距離離隔して形成され、第２内部電極１２２は第３面３において一定距離離隔して形成される。

【0028】

このとき、第１内部電極１２１及び第２内部電極１２２は、中間に配置された誘電体層１１１によって互いに電気的に分離されてもよい。

【0029】

第１内部電極１２１及び第２内部電極１２２を形成する材料は特に制限されず、例えば、パラジウム（Ｐｄ）、パラジウム－銀（Ｐｄ－Ａｇ）合金等の貴金属材料、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち１つ以上の物質からなる導電性ペーストを使用して形成されることができる。

【0030】

上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを使用することができるが、本発明はこれに限定されるものではない。

【0031】

図４を参照すると、本体１１０は、第１内部電極１２１が印刷されたセラミックグリーンシートと第２内部電極１２２が印刷されたセラミックグリーンシートとを交互に積層した後、焼成して形成することができる。

【0032】

一方、内部電極１２１、１２２の平均厚さは特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化のために、内部電極１２１、１２２の平均厚さｔｅは１００ｎｍ～１．５μｍの範囲であってもよい。

【0033】

内部電極１２１、１２２の平均厚さｔｅの測定方法については特に限定されないが、内部電極が観察されるように積層セラミックキャパシタを厚さ方向Ｔに切った断面を基準として測定することができる。

【0034】

一例として、本体１１０の長さ及び厚さ方向（Ｌ－Ｔ）の断面を走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ；ＳＥＭ）でイメージをスキャンして測定することができる。

【0035】

具体的に、図２に示すように、本体１１０の幅方向Ｗの中央部で切断した長さ及び厚さ方向（Ｌ－Ｔ）の断面を走査電子顕微鏡（ＳＥＭ）でスキャンしたイメージから抽出された任意の第１内部電極１２１及び第２内部電極１２２に対し、長さ方向Ｌに等間隔である３０個の地点におけるその厚さを測定して平均値を求めることができる。

【0036】

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａと、上記容量形成部Ａの上部及び下部に形成されたカバー部１１２、１１３とを含むことができる。

【0037】

また、上記容量形成部Ａは、キャパシタの容量形成に寄与する部分であって、誘電体層１１１を間に挟んで複数の第１内部電極１２１及び第２内部電極１２２を繰り返し積層して形成することができる。

【0038】

上記上部カバー部１１２及び下部カバー部１１３は、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0039】

上記上部カバー部１１２及び下部カバー部１１３は内部電極を含まず、誘電体層１１１と同じ材料を含むことができる。

【0040】

すなわち、上記上部カバー部１１２及び下部カバー部１１３はセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

【0041】

一方、カバー部１１２、１１３の厚さｔｐは特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の厚さｔｐは２０μｍ以下であってもよい。

【0042】

また、上記容量形成部Ａの側面にはマージン部１１４、１１５が配置されることができる。

【0043】

マージン部１１４、１１５は、本体１１０の第６面６に配置されたマージン部１１４と、第５面５に配置されたマージン部１１５とを含むことができる。すなわち、マージン部１１４、１１５は、上記セラミック本体１１０の幅方向の両側面に配置されることができる。

【0044】

マージン部１１４、１１５は、図３に示すように、上記本体１１０を幅－厚さ（Ｗ－Ｔ）方向に切った断面において、第１内部電極１２１及び第２内部電極１２２の両端と本体１１０の境界面との間の領域を意味することができる。

【0045】

マージン部１１４、１１５は、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0046】

マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成される箇所を除き、導電性ペーストを塗布して内部電極を形成することにより形成されたものであってもよい。

【0047】

また、内部電極１２１、１２２による段差を抑制するために、積層後の内部電極が本体の第５面５及び第６面６に露出するように切断した後、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａの両側面に幅方向に積層してマージン部１１４、１１５を形成することもできる。

【0048】

外部電極１３０、１４０は本体１１０に配置され、内部電極１２１、１２２と連結される。

【0049】

すなわち、図２に示す形態のように、本体１１０の第３面３及び第４面４にそれぞれ配置され、第１内部電極１２１及び第２内部電極１２２とそれぞれ連結された第１外部電極１３０及び第２外部電極１４０を含むことができる。

【0050】

本実施形態では、積層型電子部品１００が２つの外部電極１３０、１４０を有する構造について説明しているが、外部電極１３０、１４０の個数や形状などは、内部電極１２１、１２２の形態やその他の目的に応じて変わることができる。

【0051】

一方、外部電極１３０、１４０は、金属などのように、電気伝導性を有するものであれば、如何なる物質を使用して形成されてもよく、電気的特性、構造的安定性などを考慮して具体的な物質が決定されてもよく、さらに、多層構造を有してもよい。

【0052】

例えば、外部電極１３０、１４０は、本体１１０に配置される電極層１３１、１４１と、上記電極層上に形成されためっき層１３２、１３３、１４２、１４３と、を含むことができる。

【0053】

このとき、電極層１３１、１４１は、導電性金属及びガラスを含むことができ、具体的に、導電性金属及びガラスを含む焼成（ｆｉｒｉｎｇ）電極であるか、又は導電性金属及び樹脂を含む樹脂系電極であることができる。

【0054】

また、電極層１３１、１４１は、本体上に焼成電極及び樹脂系電極が順次に形成された形態であってもよい。また、電極層１３１、１４１は、本体上に導電性金属を含むシートを転写する方式で形成されてもよく、焼成電極上に導電性金属を含むシートを転写する方式で形成されたものであってもよい。

【0055】

電極層１３１、１４１に含まれる導電性金属として、電気伝導性に優れた材料を使用することができるが、特に限定されない。例えば、導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）及びそれらの合金のうち１つ以上であってもよい。

【0056】

めっき層１３２、１３３、１４２、１４３は、実装特性を向上させる役割を果たす。めっき層１３２、１３３、１４２、１４３の種類は特に限定されず、Ｎｉ、Ｓｎ、Ｐｄ及びこれらの合金のうち１つ以上を含むめっき層であってもよく、複数の層で形成されてもよい。めっき層に対するより具体的な例を挙げると、めっき層１３２、１３３、１４２、１４３はＮｉめっき層又はＳｎめっき層であってもよい。

【0057】

あるいは、めっき層１４１、１４２は、電極層１３１、１３２上にＮｉめっき層及びＳｎめっき層が順次に形成された形態であってもよく、Ｓｎめっき層、Ｎｉめっき層及びＳｎめっき層が順次に形成された形態であってもよい。また、めっき層１４１、１４２は、複数のＮｉめっき層及び／又は複数のＳｎめっき層を含んでもよい。

【0058】

最近、小型化及び高容量化に対する要求が深化し、積層セラミックキャパシタに対して安定した性能を実現することが重要な課題となっている。

【0059】

ところが、積層セラミックキャパシタは、内部電極に電荷が蓄えられて電極の容量を満たすと、漏れ電流以外の電流はもはや流れなくなる。このとき、測定した積層セラミックキャパシタの抵抗値をＩＲ（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ）といい、積層セラミックキャパシタの信頼性を判断するための最も重要な指標である。

【0060】

このような積層セラミックキャパシタの信頼性を判断するための最も重要な指標であるＩＲ特性に関して、本発明者らは、チップの内部に浸透する水素がＩＲ劣化の主な原因と推定し、これを検証する評価を行った。

【0061】

同一機種の積層セラミックキャパシタに対して、信頼性正常製品とＩＲ劣化製品との間の熱放出分光器（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ；ＴＤＳ）によって水素含量を分析した結果、ＩＲ劣化製品は、正常製品に比べて浸透した水素の含有量が６倍以上高いと分析された。

【0062】

すなわち、積層セラミックキャパシタは、通常、基板内へのチップの実装を目的としてＮｉやＳｎなどのめっきを行うが、めっき反応中に水素が発生し、水素の発生は水系で起こる電気化学反応の特性上、不可避であることが特徴である。

【0063】

このことから、本発明者らは、めっき工程中に、水素反応を最小化する必要があることを認識したが、従来技術では、このような技術的問題を認識していないだけでなく、水素の浸透を抑制できる積層セラミックキャパシタの製造技術は開発されていない実情である。

【0064】

よって、本発明者らは鋭意検討した結果、積層セラミックキャパシタの製造時に、めっき条件等を精密制御することにより、外部電極中のめっき層の結晶粒形態に影響を及ぼすことを確認した。

【0065】

また、本発明者らは、めっき層の結晶粒形態が、浸透する水素量を抑制する上で重要な要素であることを見出し、本発明を完成するに至った。具体的に、本発明による外部電極１３０、１４０は第１めっき層１３２、１４２を含み、上記第１めっき層は結晶粒の長径と短径との平均比が１：１～３：１の範囲を満たす。

【0066】

外部電極中に含まれる少なくとも１つのめっき層として、第１めっき層を含み、上記第１めっき層に対する結晶粒の長径及び短径の平均比が１：１以上３：１以下を満たすように丸みを帯びた形状を有することにより、高温信頼性を向上させることができる。具体的に、めっき工程中、不可避に発生する水素による影響を最小化することができ、これによりＩＲ特性の改善が可能となる。

【0067】

第１めっき層１３２、１４２において、結晶粒の長径と短径との平均比が３：１を超えると、上述した第１めっき層の水素浸透抑制の効果を期待し難い。一方、上記長径は結晶粒の最大直径を意味するものであるため、上記結晶粒の長径と短径との平均比の最小値（すなわち、下限）は１：１となる。なお、上述の効果を極大化する観点から、上記結晶粒の長径と短径との平均比は１．５：１～２．５：１であってもよい。

【0068】

一方、本明細書において、上記結晶粒の長径とは、結晶粒の内部を貫通する最大直径を意味する。また、上記結晶粒の短径とは、上記長径の測定方向と垂直な方向に測定された最大直径を意味する。但し、上記結晶粒の長径として、内部を貫通する最大直径が同じ長さで２つ以上存在する場合は、いずれか任意の１つを長径と見なし、上述した方法と同様に短径を測定することができる。

【0069】

図１１には、図２のＸを拡大した模式図が示されている。図１１に示すように、第１めっき層１３２内の結晶粒１５０に対して、内部を貫通する最大直径である長径Ｌ１と、上記長径の測定方向と垂直な方向に測定された最大直径である短径Ｌ２を測定することにより、長径と短径との平均比Ｌ１：Ｌ２を求めることができる。

【0070】

上述した結晶粒の長径と短径との測定時には、積層セラミックキャパシタの厚さ方向Ｔに切った断面を基準として測定することができる。例えば、図２に示すように、長さ及び厚さ方向（Ｌ－Ｔ）の断面を走査電子顕微鏡（ＳＥＭ）でイメージスキャンして測定することにより求めることができる。一例として、断面を走査電子顕微鏡（ＳＥＭ）で撮影したとき、上記第１めっき層のうち、最も大きい結晶粒の順に１０個に対する長径及び短径をそれぞれ測定した後、長径及び短径の比に対する平均値を求めることによって、結晶粒の長径と短径との平均比を求めることができる。

【0071】

本発明の一実施形態によると、第１めっき層１３２、１４２はニッケルめっき層を含むことができ、あるいは、上記第１めっき層はニッケルめっき層であることができる。第１めっき層としてニッケルめっき層を含むことで、水素浸透抑制の効果を確保することができる。

【0072】

本発明の一実施形態によると、上記第１めっき層は、面積を全体的に分析する際に、長径と短径との比率が１：１～３：１を満たす結晶粒の割合が５０％以上であってもよい。本発明において、水素浸透抑制の効果を有効に発揮することは、上述した長径と短径との比率を満たす結晶粒であるため、本発明において、上述の長径と短径との比率を満たす結晶粒が５０％以上含まれることにより、上述の効果を確保することができる。

【0073】

本発明の一実施形態によると、上記第１めっき層は、結晶粒の平均直径が０．３～１．５μｍであってもよい。上記第１めっき層の結晶粒の平均サイズが０．３μｍ未満であると、めっき膜の応力に問題が生じる可能性がある。一方、上記第１めっき層の結晶粒の平均サイズが１．５μｍを超えると、水素浸透経路（ｐａｔｈ）が短くなり、製品性能が劣化する可能性があり、さらに、硬度が減少して機械的物性に悪影響を及ぼすという問題が生じる可能性がある。

【0074】

また、本発明の一実施形態によると、上記第１めっき層は平均厚さが１～１０μｍであってもよい。上記第１めっき層の平均厚さが１μｍ未満であると、Ｎｉ遮蔽（ｃｏｖｅｒａｇｅ）の不足による水素浸透の問題が生じる可能性がある。一方、上記第１めっき層の平均厚さが１０μｍを超えると、チップ（ｃｈｉｐ）のＬ、Ｗ、及びＴ方向のサイズオーバー（ｓｉｚｅ ｏｖｅｒ）の問題が生じる可能性がある。

【0075】

上記第１めっき層の平均厚さの測定時には、外部電極のうち第１めっき層が観察されるように、積層セラミックキャパシタの厚さ方向Ｔに切った断面を基準として測定することができる。例えば、図２に示すように、積層セラミックキャパシタの長さ及び厚さ方向（Ｌ－Ｔ）の断面を走査電子顕微鏡（ＳＥＭ）でイメージスキャンして、第１めっき層の同一線上の３０個の地点に対する各厚さに対する平均値を求めることで測定することができる。あるいは、積層セラミックキャパシタの外部電極側の幅及び厚さ方向（Ｗ－Ｔ）の断面を走査電子顕微鏡（ＳＥＭ）でイメージスキャンし、第１めっき層の同一線上の３０個の地点に対する各厚さに対する平均値を求めることで測定することができる。

【0076】

本発明の一実施形態によると、上記第１めっき層の結晶粒の長径は０．２～２μｍであってもよい。このとき、上記結晶粒の長径に対する定義は、上述の内容を同様に適用することができる。第１めっき層において、結晶粒の長径が０．２μｍ未満であると、めっき膜の応力に問題が生じる可能性がある。一方、第１めっき層において、結晶粒の長径が２μｍを超えると、水素浸透経路（ｐａｔｈ）が短くなり、製品性能が劣化する可能性があり、さらに、硬度が減少して機械的物性に悪影響を及ぼす恐れがある。

【0077】

一方、本発明の一実施形態によると、上記外部電極は、上記第１めっき層上に配置される第２めっき層をさらに含むことができ、上記第２めっき層として錫めっき層を含むことができる（あるいは、上記第２めっき層は錫（Ｓｎ）めっき層であってもよい）。

【0078】

本発明の一実施形態によると、上記第２めっき層の平均厚さは２～１０μｍであってもよい。上記第２めっき層の平均厚さが２μｍ未満であると、Ｎｉ／Ｓｎ金属間化合物（ＩＭＣ）層による半田（Ｓｏｌｄｅｒｉｎｇ）の問題が生じる可能性がある。一方、上記第２めっき層の平均厚さが１０μｍを超えると、チップ（ｃｈｉｐ）のＬ、Ｗ、及びＴ方向のサイズオーバー（ｓｉｚｅ ｏｖｅｒ）の問題が生じる可能性がある。

【0079】

本発明の一実施形態によると、上記第１めっき層の厚さＷ１に対する上記第２めっき層の厚さＷ２の平均比率Ｗ２／Ｗ１は１～１０であってもよい。上記平均比率Ｗ２／Ｗ１が１未満であると、金属間化合物（ＩＭＣ）層による半田（Ｓｏｌｄｅｒｉｎｇ）の問題が生じる可能性がある。一方、上記平均比率Ｗ２／Ｗ１が１０を超えると、チップ（ｃｈｉｐ）のＬ、Ｗ、及びＴ方向のサイズオーバー（ｓｉｚｅ ｏｖｅｒ）の問題が生じる可能性がある。

【0080】

また、本発明の一実施形態によると、外部電極１３０、１４０は、上記本体１１０と上記第１めっき層１３２、１４２との間に配置され、上記内部電極１２１、１２２と接続される電極層１３１、１４１をさらに含むことができる。一方、電極層１３１、１４１については、上述の説明を同様に適用可能である。

【0081】

積層型電子部品１００のサイズは特に限定する必要はない。但し、小型化及び高容量化を同時に達成するためには、誘電体層及び内部電極の厚さを薄くして積層数を増加させなければならないため、１００５（長さ×幅、１．０ｍｍ×０．５ｍｍ）以下のサイズを有する積層型電子部品１００において、本発明による信頼性向上効果がより顕著になり得る。

【0082】

したがって、製造誤差、外部電極のサイズなどを考慮すると、積層型電子部品１００の長さが１．０ｍｍ以下であり、幅が０．５ｍｍ以下である場合、本発明による信頼性向上効果がより顕著になり得る。ここで、積層型電子部品１００の長さは、積層型電子部品１００の第２方向の最大サイズを意味し、積層型電子部品１００の幅は、積層型電子部品１００の第３方向の最大サイズを意味することができる。

【0083】

次に、本発明のさらに他の一態様による積層セラミックキャパシタの製造方法について詳細に説明する。但し、本発明の積層セラミックキャパシタが必ずしも以下の製造方法により製造されるべきであることを意味するものではない。

【0084】

［積層セラミックキャパシタの製造方法］
本発明の一実施形態に係る積層セラミックキャパシタ１００の製造方法は、複数の内部電極１２１、１２２及び上記複数の内部電極の間に配置された誘電体層１１１を含む本体１１０を準備する段階と、上記内部電極と連結されるように外部電極１３０、１４０を形成する段階と、を含む。

【0085】

上記積層セラミックキャパシタの製造方法において、上述の本体を準備する段階及び外部電極を形成する段階については、積層セラミックキャパシタに関する上述の説明を同様に適用可能である。

【0086】

本発明において、外部電極１３０、１４０は第１めっき層１３２、１４２を含み、上記第１めっき層の形成時には、周期的パルス反転めっきを用いる第１めっきを行う。

【0087】

従来技術では、積層セラミックキャパシタの製造過程のうち、か焼する際にチップの表面にニッケル（Ｎｉ）めっき及び錫（Ｓｎ）めっきを行う場合、図５のような直流（ＤＣ；ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ）電流印加方式で所定時間の間、一定の電流を印加した。したがって、めっき反応に伴って発生する水素が、めっき時間の間チップの外部から内部に持続的に浸透し、累積された浸透水素量が究極的にはＩＲの劣化を発生させるという問題があった。

【0088】

そこで、本発明者らは、上述した従来技術の問題点を解決すべく、鋭意検討を行った結果、外部電極のうち第１めっき層の形成時に、周期的パルス反転（Ｐｅｒｉｏｄｉｃ Ｐｕｌｓｅ Ｒｅｖｅｒｓｅ；ＰＰＲ）めっきを適用することにより、丸みを帯びた形状の結晶粒を含む第１めっき層が形成可能であり、これによって、水素浸透の抑制による高温信頼性が確保可能であることを見出した。

【0089】

具体的に、図５のような従来技術の直流電流印加プロファイルとは異なり、本発明では、周期的パルス反転（ＰＰＲ）による図６のような波形の電流印加プロファイルを適用する。したがって、めっきが行われる順方向（Ｆｏｒｗａｒｄ）電流の適用時間の間には水素を吸着することができるが、反転（Ｒｅｖｅｒｓｅ）電流の適用時間の間には吸着された水素が脱着し、めっき過程中の水素の浸透が容易ではない。したがって、従来技術であるＤＣめっき工法に比べてＰＰＲめっき工法を利用すると、水素の蓄積がより減少する効果がある。さらに、ＰＰＲめっき工法により形成される第１めっき層においても、丸みを帯びた形状の結晶粒が形成されることができる。

【0090】

したがって、本発明によるＰＰＲめっき工法を適用して形成されたニッケルめっき層の場合、図７に示すように、丸みを帯びた形状の結晶粒を形成する。一方、従来技術によるＤＣめっき工法を適用して形成されたニッケルめっき層の場合、図８に示すように、尖った形状である針状の結晶粒を形成する。

【0091】

本発明の一実施形態によると、上記第１めっきはニッケルめっきを含んでもよく、又は第１めっきはニッケルめっきであってもよい。

【0092】

一方、以下では、本発明の好ましい一実施形態である周期的パルス反転めっきの条件について説明する。具体的に、上記周期的パルス反転めっきは、図６に示すように、順方向（Ｆｏｒｗａｒｄ）電流及び反転（Ｒｅｖｅｒｓｅ）電流を含み、波形中に１以上の反転電流を含むことができる。このように、順方向電流及び反転電流の両方を含みながらも、反転（Ｒｅｖｅｒｓｅ）電流を１以上含むことにより、従来のＤＣ工法に比べて、水素脱着の過程を必ず含むようになるため、めっき過程中における水素の蓄積をより抑制することができる。

【0093】

また、本発明の一実施形態によると、上記第１めっき時に、順方向電流密度が０．５～２０ＡＳＤであり、反転電流密度が０．１～２０ＡＳＤを満たすことができる。

【0094】

また、本発明の一実施形態によると、上記反転電流の時間Ｔｒに対する上記順方向電流の時間Ｔｆの比率Ｔｆ／Ｔｒは２～５０の範囲を満たすことができる。上記比率Ｔｆ／Ｔｒが２未満であると、外部電極の消失問題が生じる可能性がある。一方、上記比率Ｔｆ／Ｔｒが５０を超えると、水素浸透抑制効果に問題が生じる可能性がある。

【0095】

また、本発明の一実施形態によると、上記反転電流の強度が上記順方向電流の強度より大きくてもよい。

【0096】

上述した条件を満たすように第１めっき層を形成することにより、第１めっき層の結晶粒形状、結晶粒の分布形態などが制御可能であり、水素浸透抑制による高温信頼性を確保することができる。

【0097】

本発明の一実施形態によると、周期的パルス反転めっきは、図６に示すように、めっき完了時点まで連続的に行われることができ、めっき完了時点まで電流を「０」に設定する別途のオフ時間なしに行われることができる。

【0098】

また、本発明の一実施形態によると、上記第１めっきはバレルめっきであってもよく、第１めっき時に、バレルの回転速度は５～３０ｒｐｍの範囲であってもよい。上記第１めっき時に、バレルの回転速度が５ｒｐｍ未満であるか、バレルの回転速度が３０ｒｐｍを超える場合は、チップとチップとが互いに付着する現象及び厚さ散布に問題が生じる可能性がある。

【0099】

このとき、上述の説明以外に、バレルめっきについては当該技術分野における通常の内容を同様に適用可能である。

【0100】

本発明の一実施形態によると、上記第１めっきによる第１めっき層を形成した後、第１めっき層上に第２めっき層を形成する段階をさらに含むことができる。このとき、上記第２めっき層を形成する方法については特に限定されず、第２めっき層に関する上述の説明を同様に適用することができる。

【0101】

次いで、本発明の一実施形態によると、上述のめっき段階の後、１２０～２００℃で熱処理を行う段階をさらに含むことができる。めっき後、上述した高温の温度範囲で更なる後処理を行うことにより、めっき層内の焼鈍（ａｎｎｅａｌｉｎｇ）効果及び層内の水分除去や容量回復の効果を確保することができる。

【0102】

以下、実施例を挙げて本発明をより具体的に説明する。但し、下記の実施例は、例示を挙げて本発明を説明するためのものであり、本発明の権利範囲を制限するものではないことに留意する必要がある。本発明の権利範囲は、特許請求の範囲に記載された事項及びこれにより合理的に類推される事項によって決定されるものである。

【0103】

（実施例）
比較例１と発明例１に対して、同様の条件で、セラミックペーストを形成し、これを用いてＰＥＴフィルム上にセラミックグリーンシートを形成し、このようなセラミックグリーンシート上にＮｉ内部電極ペーストを印刷し、図４に示すように交互に積層して積層体を形成した。このように形成された積層体を焼成した後、積層体の両端面にＣｕペーストを塗布してベークすることにより、内部電極と電気的に連結される電極層を形成した。

【0104】

次いで、上記電極層上に、Ｎｉめっきを行い、且つ下記の比較例１ではＤＣめっきを適用し、発明例１では、ＰＰＲめっきを適用して第１めっき層を形成した。上記めっき後、１６０℃で２時間の間、高温での後熱処理を行った。

【0105】

高温ＩＲ信頼性を評価するために、信頼性劣化を加速化した。具体的に、電極焼成チップが実装された基板をＮａＯＨ０．０１Ｍの溶液に浸積した後、比較例１のＤＣ条件は０．０３Ａを満たすように設定し、発明例１のＰＰＲ条件は順方向電流（Ｆｗｄ．）が０．０３Ａ及び４５０ｍｓ、反転電流（Ｒｅｖ．）が０．０９Ａ及び５０ｍｓを満たすように水素反応のみを誘導した。

【0106】

このような高温ＩＲ信頼性過酷評価に関し、比較例１では、電極焼成チップが実装された基板にＤＣめっきの波形を適用すると、４０個の試料のほとんどのチップでＩＲ Ｄｒｏｐが確認された。

【0107】

これに対し、発明例１では、電極焼成チップが実装された基板にＰＰＲめっきの波形を適用すると、全ての試料でＩＲ正常値が出ることが確認できた。

【0108】

また、上述しためっき時間をより延長して再現評価を行い、このような実験結果を図９に示した。最初の評価結果と同様に、比較例１及び発明例１に対して同様の結果が出た。

【0109】

また、上述した各比較例１及び発明例１から得られた積層セラミックキャパシタについて、第１めっき層の結晶粒形状を確認するために、長さ及び厚さ方向（Ｌ－Ｔ）に切った断面の試験片を製造した。次いで、ＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）装備により表面をエッチングした後に、走査電子顕微鏡（ＳＥＭ）を用いて３０ＫＶ、５万倍の倍率、ＳＥ ＭＯＤＥを適用してＮｉ結晶粒に対する長径及び短径を測定した。このとき、サイズが大きい順に結晶粒１０個を選定した後、１０個の結晶粒に対する長径及び短径をそれぞれ測定し、長径及び短径の比に対する平均値を求めて下記の表１に示した。

【0110】

一方、上述した電極焼成チップが実装された基板を比較例１及び発明例１に該当するものとして各試験片４０個を製造し、各試験片に対し、後述する方法により高温ＩＲ信頼性及び厚さ散布の変化による均一性を評価し、下記表１に示した。

【0111】

【表1】

【0112】

上記表１の実験結果から分かるように、本発明で規定する周期的パルス反転（ＰＰＲ）めっきを適用して第１めっき層を形成した発明例１の場合、第１めっき層は、結晶粒の長径と短径との平均比が１：１～３：１の範囲であることを確認し、高温ＩＲ信頼性に優れていた。また、厚さ散布の変化も大きくないため、均一性の面でも優れていることを確認した。

【0113】

特に、図７には、上記発明例１から得られた積層セラミックキャパシタの第１めっき層が観察されるように、長さ及び厚さ方向（Ｌ－Ｔ）に切った断面の試験片について、走査電子顕微鏡（ＳＥＭ）で撮影した写真を示した。したがって、後述するＤＣめっきを適用した図８に比べて、第１めっき層の結晶粒が丸みを帯びた形状を示すことが確認できる。

【0114】

これに対し、ＤＣめっきを適用して第１めっき層を形成した比較例１の場合、第１めっき層に対する結晶粒の長径と短径との平均比が５：１と確認された。

【0115】

図８には、上記比較例１から得られた積層セラミックキャパシタの第１めっき層が観察されるように、長さ及び厚さ方向（Ｌ－Ｔ）に切った断面の試験片について、走査電子顕微鏡（ＳＥＭ）で撮影した写真を示した。したがって、上述したＰＰＲめっきを適用した図７に比べて、第１めっき層の結晶粒形状が尖った形状である針状を示すことが確認できる。

【0116】

また、厚さ散布の変化による均一性を評価するために、バレルめっきを適用したＤＣめっきとＰＰＲめっきの適用によるＮｉめっき層の厚さ結果を測定し、これを図１０に示した。

【0117】

一定の速度で回転するバレルシリンダの内部のチップは、ＰＰＲめっきを適用した場合、順方向及び反転波形の適用時に同一位置で電流印加を受けないため、ＤＣめっきの場合に比べて、厚さ散布が発生する恐れがある。しかし、発明例１と比較例１の各条件別５０ｅａ（５倍数検査）の断面を分析した結果、図１０に示すように、発明例１の場合でも厚さ散布において有意差がないことが確認できた。したがって、均一性の評価結果も適切であることを確認した。

【0118】

以上のように、本発明の実施形態について詳細に説明したが、本発明は上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当技術分野における通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。

【符号の説明】

【0119】

１００：積層型電子部品
１１０：本体
１１１：誘電体層
１１２：上部カバー部
１１３：下部カバー部
１２１、１２２：内部電極
１３０、１４０：外部電極
１３１、１４１：電極層
１３２、１４２：第１めっき層
１３３、１４３：第２めっき層
１１４、１１５：マージン部
１５０：結晶粒

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】