▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023098641
(43)【公開日】2023-07-10
(54)【発明の名称】積層型電子部品の製造方法及び積層型電子部品
(51)【国際特許分類】
H01G 4/30 20060101AFI20230703BHJP
【ＦＩ】
H01G4/30 311A
H01G4/30 201K
H01G4/30 201N
H01G4/30 517
H01G4/30 512
【審査請求】未請求
【請求項の数】45
【出願形態】ＯＬ
(21)【出願番号】P 2022194766
(22)【出願日】2022-12-06
(31)【優先権主張番号】10-2021-0189812
(32)【優先日】2021-12-28
(33)【優先権主張国・地域又は機関】KR
(31)【優先権主張番号】10-2022-0095543
(32)【優先日】2022-08-01
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】セオ、チャン ホ
(72)【発明者】
【氏名】アン、スン クォン
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC09
5E001AD03
5E001AE02
5E001AE03
5E001AF06
5E001AH06
5E001AJ02
5E082AA01
5E082AB03
5E082EE04
5E082EE23
5E082EE35
5E082FF05
5E082FG04
5E082FG26
5E082FG46
5E082GG10
5E082GG11
5E082GG28
5E082JJ03
5E082JJ12
5E082JJ23
5E082LL03
5E082MM05
(57)【要約】 （修正有）
【課題】セラミック積層体の切断工程における不良を防止する、積層型電子部品の製造方法及び積層型電子部品を提供する。
【解決手段】積層型電子部品の製造方法は、複数のセラミックグリーンシートと複数の内部電極パターンが第１方向に積層されたセラミック積層体１００を形成する段階と、セラミック積層体の一面にレーザＬを照射する段階と、セラミック積層体において第１方向に一面と対向する他面にレーザＬを照射して、セラミック積層体を個別の積層チップ単位で切断する段階と、積層チップを焼成して内部電極及び誘電体層を含むセラミック本体を形成する段階と、セラミック本体の第１側及び第２側に外部電極を形成する段階と、を含む。
【選択図】図３
【解決手段】積層型電子部品の製造方法は、複数のセラミックグリーンシートと複数の内部電極パターンが第１方向に積層されたセラミック積層体１００を形成する段階と、セラミック積層体の一面にレーザＬを照射する段階と、セラミック積層体において第１方向に一面と対向する他面にレーザＬを照射して、セラミック積層体を個別の積層チップ単位で切断する段階と、積層チップを焼成して内部電極及び誘電体層を含むセラミック本体を形成する段階と、セラミック本体の第１側及び第２側に外部電極を形成する段階と、を含む。
【選択図】図３
【特許請求の範囲】
【請求項1】
複数のセラミックグリーンシートと複数の内部電極パターンが第１方向に積層されたセラミック積層体を形成する段階と、
前記セラミック積層体の一面にレーザを照射する段階、及び前記セラミック積層体において前記第１方向に前記一面と対向する他面にレーザを照射する段階を含んで前記セラミック積層体を個別の積層チップ単位で切断する段階と、
前記積層チップを焼成して内部電極及び誘電体層を含むセラミック本体を形成する段階と、
前記セラミック本体の第１側及び第２側に外部電極を形成する段階と、を含む、積層型電子部品の製造方法。
前記セラミック積層体の一面にレーザを照射する段階、及び前記セラミック積層体において前記第１方向に前記一面と対向する他面にレーザを照射する段階を含んで前記セラミック積層体を個別の積層チップ単位で切断する段階と、
前記積層チップを焼成して内部電極及び誘電体層を含むセラミック本体を形成する段階と、
前記セラミック本体の第１側及び第２側に外部電極を形成する段階と、を含む、積層型電子部品の製造方法。
【請求項2】
前記セラミック本体は、前記第１側に形成され、前記第１方向に対して傾いた複数の傾斜面と、前記第２側に形成され、前記第１方向に対して傾いた複数の傾斜面とを含む、請求項１に記載の積層型電子部品の製造方法。
【請求項3】
前記セラミック本体の第１側及び第２側に形成された傾斜面は曲面又は実質的に平面である、請求項２に記載の積層型電子部品の製造方法。
【請求項4】
前記セラミック本体の第１側の前記複数の傾斜面が連結される第１連結領域と、前記セラミック本体の第２側の前記複数の傾斜面が連結される第２連結領域とは、前記第１方向を基準に互いに異なるレベルに位置する、請求項２に記載の積層型電子部品の製造方法。
【請求項5】
前記セラミック本体の第１側及び第２側は、前記第１方向と垂直な第２方向に対向し、
前記セラミック本体は、前記第２方向の長さが前記第１方向に沿って上部及び下部から中央部に向かうほど増加する、請求項１に記載の積層型電子部品の製造方法。
前記セラミック本体は、前記第２方向の長さが前記第１方向に沿って上部及び下部から中央部に向かうほど増加する、請求項１に記載の積層型電子部品の製造方法。
【請求項6】
前記セラミック本体は、前記第１方向及び第２方向と垂直な第３方向に対向する第３側及び第４側にそれぞれ形成され、前記第１方向に対して傾いた複数の傾斜面を含む、請求項５に記載の積層型電子部品の製造方法。
【請求項7】
前記セラミック本体の第１側に形成された複数の傾斜面と前記第１方向がなす角度はそれぞれ３°以下であり、
前記セラミック本体の第２側に形成された複数の傾斜面と前記第１方向がなす角度はそれぞれ３°以下である、請求項２に記載の積層型電子部品の製造方法。
前記セラミック本体の第２側に形成された複数の傾斜面と前記第１方向がなす角度はそれぞれ３°以下である、請求項２に記載の積層型電子部品の製造方法。
【請求項8】
前記セラミック本体は、前記第１側に形成された前記複数の傾斜面を連結する第１連結面と、前記第２側に形成された前記複数の傾斜面を連結する連結面とをさらに含む、請求項２に記載の積層型電子部品の製造方法。
【請求項9】
前記切断する段階は、
前記セラミック積層体の一面又は他面に照射されたレーザを曲線経路に沿って移動させる段階を含む、請求項１に記載の積層型電子部品の製造方法。
前記セラミック積層体の一面又は他面に照射されたレーザを曲線経路に沿って移動させる段階を含む、請求項１に記載の積層型電子部品の製造方法。
【請求項10】
前記切断する段階は、
前記セラミック積層体の一面又は他面に照射されたレーザを不規則な経路に沿って移動させる段階を含む、請求項９に記載の積層型電子部品の製造方法。
前記セラミック積層体の一面又は他面に照射されたレーザを不規則な経路に沿って移動させる段階を含む、請求項９に記載の積層型電子部品の製造方法。
【請求項11】
前記切断する段階は、
前記セラミック積層体の一面にレーザを照射する段階の少なくとも一部と、前記セラミック積層体の他面にレーザを照射する段階の少なくとも一部とを同時に実行する段階を含む、請求項１に記載の積層型電子部品の製造方法。
前記セラミック積層体の一面にレーザを照射する段階の少なくとも一部と、前記セラミック積層体の他面にレーザを照射する段階の少なくとも一部とを同時に実行する段階を含む、請求項１に記載の積層型電子部品の製造方法。
【請求項12】
前記レーザを照射する段階は、
ビームスプリッタにより前記レーザを第１光及び第２光に分割する段階と、前記第１光及び第２光を前記セラミック積層体の一面及び他面にそれぞれ照射する段階と、を含む、請求項１１に記載の積層型電子部品の製造方法。
ビームスプリッタにより前記レーザを第１光及び第２光に分割する段階と、前記第１光及び第２光を前記セラミック積層体の一面及び他面にそれぞれ照射する段階と、を含む、請求項１１に記載の積層型電子部品の製造方法。
【請求項13】
前記レーザを照射する段階は、
少なくとも２つのレーザ装置からそれぞれ提供されたレーザを前記セラミック積層体の一面及び他面にそれぞれ照射する段階を含む、請求項１１に記載の積層型電子部品の製造方法。
少なくとも２つのレーザ装置からそれぞれ提供されたレーザを前記セラミック積層体の一面及び他面にそれぞれ照射する段階を含む、請求項１１に記載の積層型電子部品の製造方法。
【請求項14】
前記切断する段階は、
前記セラミック積層体の一面にレーザを照射する段階及び前記セラミック積層体の他面にレーザを照射する段階を順次に実行する段階を含む、請求項１に記載の積層型電子部品の製造方法。
前記セラミック積層体の一面にレーザを照射する段階及び前記セラミック積層体の他面にレーザを照射する段階を順次に実行する段階を含む、請求項１に記載の積層型電子部品の製造方法。
【請求項15】
前記切断する段階は、
前記セラミック積層体の一面にレーザを照射する段階及び他面にレーザを照射する段階の間に、前記セラミック積層体を前記第１方向を基準に上下反転させる段階をさらに含む、請求項１４に記載の積層型電子部品の製造方法。
前記セラミック積層体の一面にレーザを照射する段階及び他面にレーザを照射する段階の間に、前記セラミック積層体を前記第１方向を基準に上下反転させる段階をさらに含む、請求項１４に記載の積層型電子部品の製造方法。
【請求項16】
前記切断する段階は、
前記レーザを照射する前に、前記セラミック積層体の一面及び他面のイメージを取得する段階、前記イメージを介して切断領域を設定する段階、及び前記レーザを前記切断領域に照射する段階を含む、請求項１に記載の積層型電子部品の製造方法。
前記レーザを照射する前に、前記セラミック積層体の一面及び他面のイメージを取得する段階、前記イメージを介して切断領域を設定する段階、及び前記レーザを前記切断領域に照射する段階を含む、請求項１に記載の積層型電子部品の製造方法。
【請求項17】
前記セラミック積層体を形成する段階は、
前記セラミックグリーンシートを間に挟んで複数の第１内部電極パターン及び複数の第２内部電極パターンを交互に積層する段階を含み、
前記イメージを介して切断領域を設定する段階は、
前記イメージを前記複数の第１内部電極パターン及び第２内部電極パターンが前記第１方向に重なる第１領域、並びに前記複数の第１内部電極パターン及び第２内部電極パターンが前記第１方向に重ならない第２領域に区分する段階と、前記第２領域に対応する前記セラミック積層体の領域のうち少なくとも一部を前記切断領域に設定する段階と、を含む、請求項１６に記載の積層型電子部品の製造方法。
前記セラミックグリーンシートを間に挟んで複数の第１内部電極パターン及び複数の第２内部電極パターンを交互に積層する段階を含み、
前記イメージを介して切断領域を設定する段階は、
前記イメージを前記複数の第１内部電極パターン及び第２内部電極パターンが前記第１方向に重なる第１領域、並びに前記複数の第１内部電極パターン及び第２内部電極パターンが前記第１方向に重ならない第２領域に区分する段階と、前記第２領域に対応する前記セラミック積層体の領域のうち少なくとも一部を前記切断領域に設定する段階と、を含む、請求項１６に記載の積層型電子部品の製造方法。
【請求項18】
前記複数の内部電極パターンのそれぞれは、前記第１方向と垂直な第２方向に互いに離隔して配置され、前記第１方向及び前記第２方向と垂直な第３方向に延長するように配置される、請求項１に記載の積層型電子部品の製造方法。
【請求項19】
前記セラミック積層体は、前記第１方向を基準に最外郭に配置された複数の内部電極パターン上に配置されるカバー領域を含み、
前記カバー領域の平均厚さは４０μｍ以下である、請求項１に記載の積層型電子部品の製造方法。
前記カバー領域の平均厚さは４０μｍ以下である、請求項１に記載の積層型電子部品の製造方法。
【請求項20】
前記セラミック積層体は、前記第１方向を基準に最外郭に配置される複数の内部電極パターン上に配置されるカバー領域を含み、
前記カバー領域の厚さは４０μｍ超過３００μｍ以下である、請求項１に記載の積層型電子部品の製造方法。
前記カバー領域の厚さは４０μｍ超過３００μｍ以下である、請求項１に記載の積層型電子部品の製造方法。
【請求項21】
前記セラミック積層体を形成する段階は、
前記セラミック積層体を前記第１方向に圧着して前記セラミック積層体の少なくとも一部の領域を前記第１方向に陥没させる段階をさらに含む、請求項２０に記載の積層型電子部品の製造方法。
前記セラミック積層体を前記第１方向に圧着して前記セラミック積層体の少なくとも一部の領域を前記第１方向に陥没させる段階をさらに含む、請求項２０に記載の積層型電子部品の製造方法。
【請求項22】
前記レーザは集束レンズによって集束され、前記集束されたレーザの直径は１μｍ～２０μｍである、請求項１に記載の積層型電子部品の製造方法。
【請求項23】
前記レーザの電力密度は１×１０７Ｗ／ｃｍ２～１×１０１４Ｗ／ｃｍ２である、請求項１に記載の積層型電子部品の製造方法。
【請求項24】
前記セラミック本体の表面を研磨する段階をさらに含む、請求項１から２３のいずれか一項に記載の積層型電子部品の製造方法。
【請求項25】
誘電体層及び前記誘電体層を間に挟んで第１方向に積層される複数の第１内部電極及び第２内部電極を含むセラミック本体と、
前記第１内部電極及び前記第２内部電極とそれぞれ連結される第１外部電極及び第２外部電極と、を含み、
前記第１内部電極及び前記第２内部電極は、前記セラミック本体の第１側及び第２側にそれぞれ延長し、
前記セラミック本体は、前記第１側に形成された複数の曲面、及び前記第２側に形成された複数の曲面を含み、前記第１側の複数の曲面は、互いに連結される領域のうち少なくとも一部が不連続領域であり、前記第２側の複数の曲面は、互いに連結される領域のうち少なくとも一部が不連続領域である、積層型電子部品。
前記第１内部電極及び前記第２内部電極とそれぞれ連結される第１外部電極及び第２外部電極と、を含み、
前記第１内部電極及び前記第２内部電極は、前記セラミック本体の第１側及び第２側にそれぞれ延長し、
前記セラミック本体は、前記第１側に形成された複数の曲面、及び前記第２側に形成された複数の曲面を含み、前記第１側の複数の曲面は、互いに連結される領域のうち少なくとも一部が不連続領域であり、前記第２側の複数の曲面は、互いに連結される領域のうち少なくとも一部が不連続領域である、積層型電子部品。
【請求項26】
前記セラミック本体の第１側の前記複数の曲面が連結される第１連結領域と前記セラミック本体の第２側の前記複数の曲面が連結される第２連結領域とは、前記第１方向を基準に互いに異なるレベルに位置する、請求項２５に記載の積層型電子部品。
【請求項27】
前記セラミック本体の第１側及び第２側は、前記第１方向と垂直な第２方向に対向し、
前記セラミック本体は、前記第２方向の長さが前記第１方向に沿って上部及び下部から中央部に向かうほど増加する、請求項２５に記載の積層型電子部品。
前記セラミック本体は、前記第２方向の長さが前記第１方向に沿って上部及び下部から中央部に向かうほど増加する、請求項２５に記載の積層型電子部品。
【請求項28】
前記第１側に形成された複数の曲面及び前記第２側に形成された複数の曲面は凹凸を含む、請求項２５に記載の積層型電子部品。
【請求項29】
前記セラミック本体は、前記第１側に形成された前記複数の曲面を連結する第１連結面と、前記第２側に形成された前記複数の曲面を連結する連結面とをさらに含む、請求項２５から２８のいずれか一項に記載の積層型電子部品。
【請求項30】
前記第１内部電極は、前記セラミック本体の第１側に突出し、
前記第２内部電極は、前記セラミック本体の第２側に突出する、請求項２５に記載の積層型電子部品。
前記第２内部電極は、前記セラミック本体の第２側に突出する、請求項２５に記載の積層型電子部品。
【請求項31】
前記第１内部電極は、前記セラミック本体の第１側と離隔し、
前記第２内部電極は、前記セラミック本体の第２側と離隔する、請求項２５に記載の積層型電子部品。
前記第２内部電極は、前記セラミック本体の第２側と離隔する、請求項２５に記載の積層型電子部品。
【請求項32】
前記セラミック本体の第１側及び第２側は、前記第１方向と垂直な第２方向に対向し、前記セラミック本体は、前記第１方向及び第２方向と垂直な第３方向に対向する第３側及び第４側を含み、
前記第１内部電極は、前記セラミック本体の第１側と連結されるように配置され、前記第２内部電極は、前記セラミック本体の第２側と連結されるように配置され、
前記第１内部電極及び第２内部電極は、前記セラミック本体の第３側及び第４側と離隔するように配置される、請求項２５に記載の積層型電子部品。
前記第１内部電極は、前記セラミック本体の第１側と連結されるように配置され、前記第２内部電極は、前記セラミック本体の第２側と連結されるように配置され、
前記第１内部電極及び第２内部電極は、前記セラミック本体の第３側及び第４側と離隔するように配置される、請求項２５に記載の積層型電子部品。
【請求項33】
前記セラミック本体の第１側及び第２側は、前記第１方向と垂直な第２方向に対向し、前記セラミック本体は、前記第１方向及び第２方向と垂直な第３方向に対向する第３側及び第４側を含み、
前記第１内部電極は、前記セラミック本体の第１側、第３側及び第４側と連結されるように配置され、前記第２内部電極は、前記セラミック本体の第２側、第３側及び第４側と連結されるように配置され、
前記セラミック本体の第３側及び第４側にはサイドマージン部が配置される、請求項２５に記載の積層型電子部品。
前記第１内部電極は、前記セラミック本体の第１側、第３側及び第４側と連結されるように配置され、前記第２内部電極は、前記セラミック本体の第２側、第３側及び第４側と連結されるように配置され、
前記セラミック本体の第３側及び第４側にはサイドマージン部が配置される、請求項２５に記載の積層型電子部品。
【請求項34】
誘電体層及び前記誘電体層を間に挟んで第１方向に積層される複数の第１内部電極及び第２内部電極を含むセラミック本体と、
前記第１内部電極及び前記第２内部電極とそれぞれ連結される第１外部電極及び第２外部電極と、を含み、
前記第１内部電極及び前記第２内部電極はそれぞれ前記セラミック本体の第１側及び第２側に延長し、
前記セラミック本体は前記第１側に形成され、前記第１方向に対して傾いた複数の傾斜面と、前記第２側に形成され、前記第１方向に対して傾いた複数の傾斜面とを含み、
前記セラミック本体の第１側の前記複数の傾斜面が連結される第１連結領域と、前記セラミック本体の第２側の前記複数の傾斜面が連結される第２連結領域とは、前記第１方向を基準に互いに異なるレベルに位置する、積層型電子部品。
前記第１内部電極及び前記第２内部電極とそれぞれ連結される第１外部電極及び第２外部電極と、を含み、
前記第１内部電極及び前記第２内部電極はそれぞれ前記セラミック本体の第１側及び第２側に延長し、
前記セラミック本体は前記第１側に形成され、前記第１方向に対して傾いた複数の傾斜面と、前記第２側に形成され、前記第１方向に対して傾いた複数の傾斜面とを含み、
前記セラミック本体の第１側の前記複数の傾斜面が連結される第１連結領域と、前記セラミック本体の第２側の前記複数の傾斜面が連結される第２連結領域とは、前記第１方向を基準に互いに異なるレベルに位置する、積層型電子部品。
【請求項35】
前記セラミック本体の第１側及び第２側に形成された傾斜面は曲面又は実質的に平面である、請求項３４に記載の積層型電子部品。
【請求項36】
前記セラミック本体の第１側及び第２側は、前記第１方向と垂直な第２方向に対向し、
前記セラミック本体は、前記第２方向の長さが前記第１方向に沿って上部及び下部から中央部に向かうほど増加する、請求項３４に記載の積層型電子部品。
前記セラミック本体は、前記第２方向の長さが前記第１方向に沿って上部及び下部から中央部に向かうほど増加する、請求項３４に記載の積層型電子部品。
【請求項37】
前記セラミック本体の第１側に形成された複数の傾斜面と前記第１方向がなす角度はそれぞれ３°以下であり、
前記セラミック本体の第２側に形成された複数の傾斜面と前記第１方向がなす角度はそれぞれ３°以下である、請求項３４に記載の積層型電子部品。
前記セラミック本体の第２側に形成された複数の傾斜面と前記第１方向がなす角度はそれぞれ３°以下である、請求項３４に記載の積層型電子部品。
【請求項38】
前記第１連結領域及び前記第２連結領域は不連続領域である、請求項３４に記載の積層型電子部品。
【請求項39】
前記第１連結領域及び前記第２連結領域のうち少なくとも一つは、前記セラミック本体の前記第１方向の中心から前記第１方向に偏った位置に配置された、請求項３４に記載の積層型電子部品。
【請求項40】
前記第１連結領域及び前記第２連結領域は、前記セラミック本体の前記第１方向の中心から互いに反対方向に偏った位置に配置された、請求項３４に記載の積層型電子部品。
【請求項41】
前記第１連結領域及び前記第２連結領域の間の前記第１方向の長さは、前記誘電体層の平均厚さ以上である、請求項３４に記載の積層型電子部品。
【請求項42】
前記第１連結領域及び前記第２連結領域の間の前記第１方向の長さは０．４μｍ以上である、請求項３４から４１のいずれか一項に記載の積層型電子部品。
【請求項43】
誘電体層及び前記誘電体層を間に挟んで第１方向に積層される複数の第１内部電極及び第２内部電極を含むセラミック本体と、
前記第１内部電極及び前記第２内部電極とそれぞれ連結される第１外部電極及び第２外部電極と、を含み、
前記第１内部電極及び前記第２内部電極はそれぞれ前記セラミック本体の第１側及び第２側に延長し、
前記セラミック本体は前記第１側に形成され、前記第１方向に対して傾いた複数の傾斜面と、前記第２側に形成され、前記第１方向に対して傾いた複数の傾斜面とを含み、
前記セラミック本体の第１側には、前記複数の傾斜面が連結される不連続領域である第１連結領域が形成され、前記セラミック本体の第２側には、前記複数の傾斜面が連結される不連続領域である第２連結領域が形成され、
前記第１連結領域及び前記第２連結領域のうち少なくとも一つは、前記セラミック本体の前記第１方向の中心から前記第１方向に偏った位置に配置された、積層型電子部品。
前記第１内部電極及び前記第２内部電極とそれぞれ連結される第１外部電極及び第２外部電極と、を含み、
前記第１内部電極及び前記第２内部電極はそれぞれ前記セラミック本体の第１側及び第２側に延長し、
前記セラミック本体は前記第１側に形成され、前記第１方向に対して傾いた複数の傾斜面と、前記第２側に形成され、前記第１方向に対して傾いた複数の傾斜面とを含み、
前記セラミック本体の第１側には、前記複数の傾斜面が連結される不連続領域である第１連結領域が形成され、前記セラミック本体の第２側には、前記複数の傾斜面が連結される不連続領域である第２連結領域が形成され、
前記第１連結領域及び前記第２連結領域のうち少なくとも一つは、前記セラミック本体の前記第１方向の中心から前記第１方向に偏った位置に配置された、積層型電子部品。
【請求項44】
前記第１連結領域及び前記第２連結領域の間の前記第１方向の長さは前記誘電体層の平均厚さ以上である、請求項４３に記載の積層型電子部品。
【請求項45】
前記第１連結領域及び前記第２連結領域の間の前記第１方向の長さは０．４μｍ以上である、請求項４３または４４に記載の積層型電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層型電子部品の製造方法及び積層型電子部品に関するものである。
【背景技術】
【0002】
積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話など、様々な電子製品の印刷回路基板に装着され、電気を充電又は放電させる役割を果たすチップ型のコンデンサである。
【0003】
このような積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として使用できる。コンピュータ、モバイル機器など、各種の電子機器の小型化、高出力化に伴い、積層セラミックキャパシタに対する小型化及び高容量化への要求が増大している。
【0004】
一般的に、積層セラミックキャパシタは、セラミックグリーンシートと複数の内部電極パターンとを交互に積層してセラミック積層体を形成した後、上記セラミック積層体を所望の製品サイズに合わせて切断することにより形成することができる。
【0005】
現在、セラミック積層体を切断する方法として、ステージとブレードを用いた工法が広く使用されている。上記ブレードを用いた工法は、セラミック積層体を真空ステージに固定させ、ブレードをステージの垂直方向に移動させることにより行われる。
【0006】
しかし、従来のブレードを用いた工法の場合、様々な問題点が存在する。まず、セラミックグリーンシートを積層し圧着してセラミック積層体を形成する際、セラミック積層体の変形が発生することがあるが、ブレードを用いた工法の場合、このようなセラミック積層体の変形を考慮することができない。
【0007】
また、切断時にセラミック積層体とブレードが直接に接触するため、セラミック積層体に加わる剪断応力により切断された積層チップにクラックが発生することがあり、繰り返される切断工程によってブレードに摩耗が発生することで、セラミック積層体の切断面に損傷が発生する可能性がある。
【0008】
最後に、切断後に分離された個別の積層チップが互いに接触する。これにより、積層チップ内部のバインダーや切断時の異物により、積層チップ同士が互いにくっ付く「チップのくっ付き不良」が発生する可能性がある。
【0009】
このような問題点を解決するために、セラミック積層体の上部にレーザを照射する工法が考えられるが、レーザを用いた工法は、レーザの加工深さが深くなるほど加工速度が減少し、工程の効率性が低いという問題点が存在し、レーザは焦点から離れるほど加工線幅が増加するため、セラミック積層体が斜線で切断され、個別の積層チップの断面が台形形状を有するようになる。このとき、積層チップの断面が台形形状を有する場合、外部電極が均一に形成されず、これにより積層セラミックキャパシタの信頼性が低下するという問題点が発生する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【0010】
本発明のいくつかの目的の一つは、セラミック積層体の変形による切断不良を防止することである。
【0011】
本発明のいくつかの目的の一つは、切断時に発生する剪断応力によるクラックの発生を防止することである。
【0012】
本発明のいくつかの目的の一つは、チップのくっ付き不良を防止することである。
【0013】
本発明のいくつかの目的の一つは、セラミック積層体の一面及び他面にレーザをそれぞれ照射することにより、工程時間を短縮することである。
【0014】
本発明のいくつかの目的の一つは、セラミック本体の形状を改善し、積層型電子部品の信頼性を改善することである。
【0015】
但し、本発明の目的は上述の内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。
【課題を解決するための手段】
【0016】
本発明の一実施形態による積層型電子部品の製造方法は、複数のセラミックグリーンシートと複数の内部電極パターンが第１方向に積層されたセラミック積層体を形成する段階と、上記セラミック積層体の一面にレーザを照射する段階、及び上記セラミック積層体において上記第１方向に上記一面と対向する他面にレーザを照射する段階を含んで上記セラミック積層体を個別の積層チップ単位で切断する段階と、上記積層チップを焼成して内部電極及び誘電体層を含むセラミック本体を形成する段階と、上記セラミック本体の第１側及び第２側に外部電極を形成する段階と、を含むことができる。
【0017】
本発明の一実施形態による積層型電子部品は、誘電体層及び上記誘電体層を間に挟んで第１方向に積層される複数の第１内部電極及び第２内部電極を含むセラミック本体と、上記第１内部電極及び第２内部電極とそれぞれが連結される第１外部電極及び第２外部電極と、を含み、上記第１内部電極及び第２内部電極は、上記本体の第１側及び第２側にそれぞれ延長し、上記セラミック本体は、上記第１側に形成された複数の曲面と、上記第２側に形成された複数の曲面とを含み、上記第１側の複数の曲面は、互いに連結される領域のうち少なくとも一部が不連続領域であり、上記第２側の複数の曲面は、互いに連結される領域のうち少なくとも一部が不連続領域であることができる。
【0018】
本発明の一実施形態による積層型電子部品は、誘電体層及び上記誘電体層を間に挟んで第１方向に積層される複数の第１内部電極及び第２内部電極を含むセラミック本体と、上記第１内部電極及び第２内部電極とそれぞれ連結される第１外部電極及び第２外部電極と、を含み、上記第１内部電極及び第２内部電極はそれぞれ上記本体の第１側及び第２側に延長し、上記セラミック本体は上記第１側に形成され、上記第１方向に対して傾いた複数の傾斜面、及び上記第２側に形成され、上記第１方向に対して傾いた複数の傾斜面を含み、上記セラミック本体の第１側の上記複数の傾斜面が連結される第１連結領域と上記本体の第２側の上記複数の傾斜面とが連結される第２連結領域は、上記第１方向を基準に互いに異なるレベルに位置することができる。
【発明の効果】
【0019】
本発明の様々な効果の一つとして、セラミック積層体の変形による切断不良を防止することができる。
【0020】
本発明の様々な効果の一つとして、切断時に発生する剪断応力によるクラックの発生を防止することができる。
【0021】
本発明の様々な効果の一つとして、チップのくっ付き不良を防止することができる。
【0022】
本発明の様々な効果の一つとして、セラミック積層体の一面及び他面にレーザをそれぞれ照射することにより、工程時間を短縮することができる。
【0023】
本発明の様々な効果の一つとして、セラミック本体の形状を改善し、積層型電子部品の信頼性を改善することができる。
【図面の簡単な説明】
【0024】
【図1】本発明の一実施形態によって製造されたセラミック積層体を概略的に示す斜視図である。
【図2】セラミック積層体の分解斜視図である。
【図3】本発明の一実施形態による積層型電子部品の製造方法を概略的に示す図である。
【図4】本発明の一実施形態による積層型電子部品の製造方法を概略的に示す図である。
【図5a】本発明の一実施形態による積層型電子部品の製造方法を概略的に示す図である。
【図5b】本発明の一実施形態による積層型電子部品の製造方法を概略的に示す図である。
【図6】セラミック積層体の上部平面図及び切断線を概略的に示す図である。
【図7】切断された個別の積層チップを概略的に示す斜視図である。
【図8】本発明の一実施形態による積層型電子部品の製造方法を概略的に示す図である。
【図9】本発明の一実施形態によって製造されたセラミック積層体の一面のイメージを概略的に示す図である。
【図12】切断された個別の積層チップを概略的に示す斜視図である。
【図14】本発明の一実施形態による積層型電子部品を概略的に示す斜視図である。
【発明を実施するための形態】
【0025】
以下、具体的な実施形態及び添付の図面を参照して、本発明の実施形態を説明する。しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさ等は、より明確な説明のために誇張されてもよく、図面上の同じ符号で示される要素は同じ要素である。
【0026】
そして、図面において、本発明を明確に説明するために説明と関係のない部分は省略し、図面に示した各構成の大きさ及び厚さは説明の便宜上、任意に示しているため、本発明は必ずしも図示されたものに限定されない。また、同一思想の範囲内の機能が同一である構成要素については、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」と言うとき、これは、特に反対となる記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含み得ることを意味する。
【0027】
図面において、第１方向は積層方向又は厚さ方向、第２方向は長さ方向、第３方向は幅方向と定義することができる。
【0028】
図１は、本発明の一実施形態によって製造されたセラミック積層体を概略的に示す斜視図であり、図２は、セラミック積層体の分解斜視図であり、図３及び図４は、本発明の一実施形態による積層型電子部品の製造方法を概略的に示す図であり、図６は、セラミック積層体の上部平面図及び切断線を概略的に示す図であり、図７は、切断された個別の積層チップを概略的に示す斜視図である。
【0029】
本発明の一実施形態による積層型電子部品の製造方法は、複数のセラミックグリーンシート１１１と複数の内部電極パターン１２１、１２２とが第１方向に積層されたセラミック積層体１００を形成する段階と、セラミック積層体１００の第１方向に対向する一面及び他面にレーザをそれぞれ照射してセラミック積層体１００を個別の積層チップ１１０単位で切断する段階と、を含む。
【0030】
上述したように、セラミック積層体１００をブレードで切断する場合、圧着によるセラミック積層体の変形を考慮することができず、切断時にブレードがセラミック積層体に直接に接触するため、剪断応力によるクラック及びチップのくっ付き不良などが発生する可能性がある。
【0031】
また、セラミック積層体１００の上部にのみレーザを照射して切断する場合、工程の効率性が低いという問題点が存在し、切断された個別の積層チップの断面が台形形状を有するため、外部電極が不均一に形成されて積層型電子部品の信頼性が低下する可能性がある。
【0032】
これに対し、本発明の一実施形態による積層型電子部品の製造方法は、レーザを照射してセラミック積層体１００を切断することにより、セラミック積層体１００の変形を考慮することができ、セラミック積層体１００を非接触式手段によって切断するため、クラック及びチップのくっ付き不良を防止することができる。また、セラミック積層体１００の第１方向に対向する一面及び他面にレーザをそれぞれ照射して切断することにより、生産性を向上することができ、工程時間を短縮することができ、積層型電子部品の断面の形状を制御して信頼性をより向上させることができる。
【0033】
以下、本発明の一実施形態による積層型電子部品の製造方法に含まれる各段階についてより詳細に説明する。
【0034】
積層型電子部品の製造方法
まず、図１及び図２を参照すると、セラミック積層体１００を形成する段階は、複数のセラミックグリーンシート１１１と複数の内部電極パターン１２１、１２２とを第１方向に積層し圧着して実行することができる。具体的に、セラミック積層体１００を形成する段階は、セラミックグリーンシート１１１を間に挟んで複数の第１内部電極パターン１２１及び複数の第２内部電極パターン１２２を交互に積層する段階を含むことができるが、本発明はこれに限定されるものではなく、複数の第１内部電極パターン１２１が形成された第１セラミックグリーンシートと、複数の第２内部電極パターン１２２が形成された第２セラミックグリーンシートとを交互に積層する段階を含むこともできる。
まず、図１及び図２を参照すると、セラミック積層体１００を形成する段階は、複数のセラミックグリーンシート１１１と複数の内部電極パターン１２１、１２２とを第１方向に積層し圧着して実行することができる。具体的に、セラミック積層体１００を形成する段階は、セラミックグリーンシート１１１を間に挟んで複数の第１内部電極パターン１２１及び複数の第２内部電極パターン１２２を交互に積層する段階を含むことができるが、本発明はこれに限定されるものではなく、複数の第１内部電極パターン１２１が形成された第１セラミックグリーンシートと、複数の第２内部電極パターン１２２が形成された第２セラミックグリーンシートとを交互に積層する段階を含むこともできる。
【0035】
セラミック積層体１００は、第１方向を基準に最外郭に配置された複数の内部電極パターン１２１、１２２上に配置されるカバー領域１１２、１１３を含むことができる。例えば、セラミック積層体１００は、第１方向を基準に、最上部に配置された複数の内部電極パターン１２１、１２２上に配置された第１カバー領域１１２及び最下部に配置された複数の内部電極パターン１２１、１２２上に配置された第２カバー領域１１３を含むことができる。カバー領域１１２、１１３は、例えば、１つ又は２つのセラミックグリーンシート１１１を積層することにより形成することができるが、本発明はこれに限定されるものではない。
【0036】
カバー領域１１２、１１３の平均厚さは特に限定する必要はない。但し、積層型電子部品の小型化、並びに図８及び図９に関して後述するイメージ５００を取得するために、カバー領域１１２、１１３の平均厚さは４０μｍ以下であってもよい。カバー領域１１２、１１３の平均厚さの下限は特に制限する必要はないが、例えば２μｍ以上であってもよい。
【0037】
ここで、カバー領域１１２、１１３の平均厚さは、カバー領域１１２、１１３の第１方向への平均長さを意味することができ、セラミック積層体１００の第２方向への長さが半分である断面において、等間隔である５個の地点で測定した第１方向の長さを平均した値であることができる。なお、カバー領域１１２、１１３の平均厚さは、第１カバー領域１１２及び第２カバー領域１１３のそれぞれの平均厚さを意味する。
【0038】
セラミックグリーンシート１１１は、セラミック粉末、バインダー、溶剤などを混合してセラミックスラリーを製造し、上記セラミックスラリーをドクターブレード法により数μｍの厚さを有するシート（ｓｈｅｅｔ）状に作製したものであってもよい。上記セラミック粉末は、十分な静電容量が得られる限り、特に制限されないが、例えば、チタン酸バリウム系粉末、鉛複合ペロブスカイト系粉末、又はチタン酸ストロンチウム系粉末などを使用することができる。上記チタン酸バリウム系粉末は、ＢａＴｉＯ３系セラミック粉末を含むことができる。
【0039】
内部電極パターン１２１、１２２は、導電性金属を含む内部電極用導電性ペーストをセラミックグリーンシート１１１上に印刷することにより形成することができる。上記内部電極用導電性ペーストを印刷する方法は特に制限されないが、例えば、スクリーン印刷工法又はグラビア印刷工法により印刷することができる。
【0040】
上記内部電極用導電性ペーストは、導電性金属、共材粉末、分散剤及び溶剤等を含むことができるが、本発明はこれらに限定されるものではない。上記導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上を含むことができる。
【0041】
次に、セラミック積層体１００にレーザを照射して積層チップ単位で切断する。具体的に、図３に示すように、セラミック積層体１００の第１方向に対向する面を一面及び他面とするとき、上記一面にレーザを照射する段階と上記他面にレーザＬを照射する段階を含んでセラミック積層体１００を個別の積層チップ１１０単位で切断する段階を含む。この場合、セラミック積層体１００の一面にレーザＬを照射してセラミック積層体１００を一部切断し、セラミック積層体１００の他面にレーザＬを照射してセラミック積層体１００を完全に切断することができる。
【0042】
レーザＬは、レーザ装置３００から照射されたものであってもよい。このとき、レーザ装置３００は、レーザＬを発生させるレーザ発生部３１０、レーザ発生部３１０で発生したレーザＬを受信するスキャナ３２０、及びレーザＬを集束する集束レンズ３３０を含むことができる。
【0043】
スキャナ３２０は、例えば、ガルバノスキャナ（Ｇａｌｖａｎｏ Ｓｃａｎｎｅｒ）及び／又はＡＯＤ（Ａｃｏｕｓｔｉｃ Ｏｐｔｉｃａｌ Ｍｏｄｕｌａｔｏｒ）を含むことができ、セラミック積層体１００にレーザを照射する役割を果たすことができる。集束レンズ３３０は、例えば、エフシータレンズ（Ｆ－ｔｈｅｔａ ｌｅｎｓ）であってもよいが、本発明はこれに限定されるものではない。
【0044】
本発明の一実施形態による積層型電子部品の製造方法の場合、セラミック積層体１００を、非接触式手段であるレーザＬによって切断するため、積層チップ１１０にクラックが発生することを防止することができ、レーザが照射される領域の材料を燃焼させて除去することにより、チップのくっ付き不良などを防止することができる。また、セラミック積層体１００の一面Ｓａ及び他面Ｓｂにそれぞれレーザを照射することで生産性を向上させ、工程時間を短縮することができる。
【0045】
また、複数の内部電極パターン１２１、１２２及びセラミックグリーンシート１１１を積層し圧着する過程で発生するセラミック積層体１００の変形を考慮して切断経路を設定することにより、切断不良の発生を防止することができる。
【0046】
すなわち、セラミック積層体１００を切断する段階は、セラミック積層体１００の一面Ｓａ及び他面Ｓｂに照射されたレーザＬを曲線経路に沿って移動させる段階を含むことができる。また、セラミック積層体１００を切断する段階は、セラミック積層体１００の一面Ｓａ及び他面Ｓｂに照射されたレーザＬを不規則な経路に沿って移動させる段階を含むことができる。これにより、図６のように、Ｃ１－Ｃ１切断線及びＣ２－Ｃ２切断線は不規則な曲線であることができる。
【0047】
レーザＬを曲線又は不規則な経路に沿って移動させることにより、後述するセラミック本体２１０の第１マージン部及び第２マージン部間の厚さ（第３方向の長さ）のばらつきを一定に制御することができ、図１５と関連して後述する第２内部電極２２２の一端からセラミック本体２１０の第１側１までの離隔距離ｒ１と、第１内部電極２２１の一端からセラミック本体２１０の第２側２までの離隔距離ｒ２間のばらつきを一定に制御することができる。
【0048】
セラミック積層体１００の第１方向に対向する一面Ｓａ及び他面ＳｂにレーザＬをそれぞれ照射する方法は特に制限されない。例えば、図３のように、上記レーザを照射する段階が、少なくとも２つのレーザ装置３００からそれぞれ提供されたレーザをセラミック積層体１００の一面Ｓａ及び他面Ｓｂにそれぞれ照射する段階を含むことにより、セラミック積層体１００の一面Ｓａにレーザを照射する段階の少なくとも一部と、セラミック積層体１００の他面Ｓｂにレーザを照射する段階の少なくとも一部とを同時に実行することができる。
【0049】
但し、図４の変形例のように、上記レーザを照射する段階が、ビームスプリッタ３４０でレーザを第１光ｂ１及び第２光ｂ２に分割する段階と、第１光ｂ１及び第２光ｂ２をセラミック積層体１００の一面Ｓａ及び他面Ｓｂにそれぞれ照射する段階とを含むことにより、セラミック積層体１００の一面Ｓａにレーザを照射する段階の少なくとも一部と、セラミック積層体１００の他面Ｓｂにレーザを照射する段階の少なくとも一部とを同時に実行することもできる。ビームスプリッタ３４０は、第１光ｂ１を通過させ、第２光ｂ２は反射させることができる。このとき、通過した第１光ｂ１は、セラミック積層体１００の一面Ｓａに照射されることができ、反射した第２光ｂ２は、複数の反射ミラー３５０によってセラミック積層体１００の他面Ｓｂに照射されることができる。
【0050】
しかし、本発明はこれに限定されるものではなく、セラミック積層体１００を切断する段階は、セラミック積層体１００の一面Ｓａにレーザを照射する段階及びセラミック積層体１００の他面Ｓｂにレーザを照射する段階を順次に実行する段階を含むこともできる。
【0051】
図５ａ及び図５ｂは、本発明の一実施形態による積層型電子部品の製造方法を概略的に示す図である。図５ａ及び図５ｂを参照すると、セラミック積層体１００の一面Ｓａにレーザを照射する段階及び他面Ｓｂにレーザを照射する段階の間に、セラミック積層体１００を第１方向を基準に上下反転させる段階をさらに含むことにより、別途のレーザ装置３００を配置したり、レーザ装置３００を移動させたりする工程なしに、セラミック積層体１００の第１方向に対向する一面Ｓａ及び他面ＳｂにレーザＬを順次に照射することができる。但し、本発明はこれに限定されるものではなく、レーザ装置３００を介してセラミック積層体１００の一面Ｓａにレーザを照射した後、別途のレーザ装置３００を介してセラミック積層体１００の他面Ｓｂにレーザを照射することもできる。
【0052】
セラミック積層体１００はステージ６００上に配置された後、上記レーザによって切断されることができ、セラミック積層体１００の大面積加工のために、ステージ６００は上記第２方向及び第３方向に移動することができ、レーザの照射地点はスキャナ３２０によって移動されることができる。
【0053】
ステージ６００は、セラミック積層体１００の一面及び他面Ｓａ、Ｓｂにそれぞれレーザを照射するために、上記レーザを透過する透明基板であってもよく、例えば、ガラス基板、石英基板、又はシリコン基板のような無機物基板、又は透明樹脂で形成されたフィルム基板であってもよいが、本発明はこれらに限定されるものではない。
【0054】
一実施形態において、レーザの電力密度は、１×１０７Ｗ／ｃｍ２～１×１０１４Ｗ／ｃｍ２であってもよい。レーザの電力密度が１×１０７Ｗ／ｃｍ２未満の場合、工程時間が増加し、工程の効率性が低下する可能性がある。また、レーザの電力密度が１×１０１４Ｗ／ｃｍ２を超える場合、分離された個別の積層チップ１１０が破壊される不良が発生する可能性がある。
【0055】
一実施形態において、集束レンズによって集束されたレーザの直径は１μｍ～２０μｍであってもよい。上記レーザの直径は、セラミック積層体１００の表面に集束されたレーザの直径を意味することができる。上記レーザの直径が１μｍ未満の場合、集束レンズ３３０の価格が上昇し、加工線幅の変化が激しくなり、工程の安定性が低下する可能性がある。上記レーザの直径が２０μｍを超える場合、切断時に内部電極パターン１２１、１２２が露出するという問題点が発生する可能性がある。
【0056】
図８は、本発明の一実施形態による積層型電子部品の製造方法を概略的に示す図であり、図９は、本発明の一実施形態によって製造されたセラミック積層体の一面のイメージを概略的に示す図である。一方、図９では、セラミック積層体１００の一面Ｓａのイメージのみを示しているが、後述するように、セラミック積層体１００の他面Ｓｂのイメージも同様の方法により取得することができる。
【0057】
図８及び図９を参照すると、一実施形態による積層型電子部品の製造方法は、上記レーザを照射する前に、セラミック積層体１００の一面Ｓａ及び他面Ｓｂのイメージ５００を取得する段階、イメージ５００を介して切断領域を設定する段階、及び上記レーザを上記切断領域に照射する段階を含むことができる。
【0058】
セラミック積層体１００の一面Ｓａ及び他面Ｓｂのイメージ５００は、例えば、イメージセンサ４００によって取得することができ、イメージセンサ４００はレンズ４１０、ＣＣＤ４２０及びイメージ処理部４３０を含むことができる。ここで、ＣＣＤ４２０とは、電荷結合素子（ＣＣＤ：Ｃａｒｇｅｄ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）を意味し、光を電気的信号に変換させてイメージを得るセンサを意味することができる。
【0059】
より具体的に、セラミック積層体１００の一面Ｓａ及び他面Ｓｂのイメージ５００を取得する段階は、セラミック積層体１００の一面及び他面Ｓａ、Ｓｂに光を入射する段階を含むことができる。上記光は、セラミック積層体１００の上部及び下部にそれぞれ配置された照明部４４０から照射されたものであってもよい。セラミック積層体１００の一面及び他面Ｓａ、Ｓｂに照射された光は反射されることができ、内部電極パターン１２１、１２２が配置された領域と内部電極パターン１２１、１２２が配置されていない領域とでは、上記光の反射率が互いに異なる可能性がある。
【0060】
上記光の波長は、セラミック積層体１００において、第１方向を基準に内部電極パターン１２１、１２２が配置された領域と、内部電極パターン１２１、１２２が配置されていない領域との間の反射率の差が大きい範囲内で設定されることができ、例えば、可視光線領域の波長、より具体的には、４００ｎｍ～６００ｎｍの範囲内で設定されることができる。但し、本発明はこれに限定されるものではなく、内部電極パターン１２１、１２２及びセラミックグリーンシート１１１の組成に応じて適切な範囲内で設定されることもできる。
【0061】
内部電極パターン１２１、１２２に含まれた導電性金属は、上記可視光線領域の波長を有する光の吸収率が高いため、セラミック積層体１００において、内部電極パターン１２１、１２２が配置されていない領域は、内部電極パターン１２１、１２２が配置された領域よりもセラミック積層体１００の一面及び他面Ｓａ、Ｓｂに照射された光の反射率が高いことがあり、特に、カバー領域１１２、１１３の平均厚さｔ１が４０μｍ以下であるセラミック積層体１００では、内部電極パターン１２１、１２２が配置されていない領域と内部電極パターン１２１、１２２が配置された領域との間の反射率の差が高いため、イメージ５００上でより明確に区別することができる。
【0062】
セラミック積層体１００の一面及び他面Ｓａ、Ｓｂで反射された光は、イメージセンサ４００のレンズ４１０によって集束されることができ、上記集束された光はレンズ４１０上に配置されたＣＣＤ４２０に入力されることができる。上記入力された光はＣＣＤ４２０によって電気的信号に変換されることができ、イメージ処理部４３０はＣＣＤ４２０から伝達された電気的信号を受信し、上記受信された電気的信号をイメージに変換することにより、セラミック積層体１００の一面及び他面Ｓａ、Ｓｂのイメージを取得することができる。
【0063】
このとき、イメージ５００の各領域は、セラミック積層体１００の一面及び他面Ｓａ、Ｓｂで反射された光の光量に応じて明度が異なることがあり、反射率が高い領域では明度が高く、反射率が低い領域では明度が低いことができる。
【0064】
次に、セラミック積層体１００の一面及び他面Ｓａ、Ｓｂのイメージ５００を介して切断領域を設定することができる。イメージ５００を介して切断領域を設定する段階は、イメージ５００を複数の第１内部電極パターン１２１及び第２内部電極パターン１２２が第１方向に重なる第１領域５１０、並びに複数の第１内部電極パターン１２１及び第２内部電極パターン１２２が第１方向に重ならない第２領域５２０に区分する段階と、第２領域５２０に対応するセラミック積層体１００の領域のうち少なくとも一部を上記切断領域に設定する段階と、を含むことができる。第１領域５１０及び第２領域５２０は、イメージ５００における明度の差によって区分することができ、第１領域５１０の明度は、第２領域５２０の明度よりも低いことができる。
【0065】
第１領域５１０は、第１方向を基準に、第１内部電極パターン１２１と第２内部電極パターン１２２が重なっているため、第２領域５２０に比べてセラミック積層体１００の一面及び他面Ｓａ、Ｓｂに照射された光の反射率が低いことができる。すなわち、第１領域５１０は、照射された光の吸収率が高い内部電極パターン１２１、１２２の個数が第２領域５２０より多いため、イメージ５００における明度が第２領域５２０に比べて低くなることができる。同じ観点から、第２領域５２０は、内部電極パターン１２１、１２２の個数が第１領域５１０より少ないため、イメージ５００における明度が第１領域５１０に比べて高くなることができる。このとき、イメージ５００における第２領域５２０に対応するセラミック積層体１００の領域を上記切断領域として設定することができる。
【0066】
また、イメージ５００を介して切断領域を設定する段階は、第２領域５２０を第１方向を基準に第１内部電極パターン１２１及び第２内部電極パターン１２２のうちいずれか一つのみが配置された第２ａ領域５２０ａと、第１方向を基準に第１内部電極パターン１２１及び第２内部電極パターン１２２が存在しない第２ｂ領域５２０ｂとに区分する段階、並びに第２ａ領域５２０ａ及び第２ｂ領域５２０ｂを上記切断領域に設定する段階をさらに含むことができる。
【0067】
第２ａ領域５２０ａの明度は、第２ｂ領域５２０ｂの明度よりも低いことができる。すなわち、第２ｂ領域５２０ｂは、照射された光の吸収率が高い内部電極パターン１２１、１２２が存在しない領域であり、照明部４４０から照射された光の反射率が最も高い領域であることができる。
【0068】
本発明の一実施形態による積層型電子部品の製造方法の場合、セラミック積層体１００の一面及び他面Ｓａ、Ｓｂのイメージ５００を介して圧着によるセラミック積層体１００の変形の度合いを検査することができ、変形の度合いを考慮して上記レーザを上記切断領域に照射することができ、上記レーザを曲線及び／又は不規則な経路に沿って移動させることができる。
【0069】
【0070】
【0071】
すなわち、セラミック積層体１００'は、セラミックグリーンシート１１１上に所定の間隔をおいて配置された複数の第１内部電極パターン１２１'及びセラミックグリーンシート１１１上に所定の間隔をおいて配置された複数の第２内部電極パターン１２２'を含むことができる。
【0072】
このとき、複数の第１内部電極パターン１２１'のそれぞれは、第２方向を基準に互いに平行に配置されてもよく、複数の第２内部電極パターン１２２'のそれぞれは、第２方向を基準に互いに平行に配置されてもよい。すなわち、複数の第１内部電極パターン１２１'及び第２内部電極パターン１２２'は、ストライプ（ｓｔｒｉｐｅ）状に配置されてもよい。
【0073】
このとき、イメージ５００'を介して切断領域を設定する段階は、イメージ５００'を第１内部電極パターン１２１'及び第２内部電極パターン１２２'が第１方向に重なる第１領域５１０'、並びに第１内部電極パターン１２１'及び第２内部電極パターン１２２'が重ならない第２領域５２０'に区分する段階と、第２領域５２０'に対応するセラミック積層体１００'の領域のうち少なくとも一部を上記切断領域に設定する段階と、を含むことができる。第１領域５１０'及び第２領域５２０'はイメージ５００'における明度の差によって区分することができ、上述したように、第１領域５１０'の明度は第２領域５２０'の明度よりも低いことができる。
【0074】
内部電極パターン１２１'、１２２'がストライプ状である場合、イメージ５００'における第２領域５２０'に対応するセラミック積層体１００'の切断領域にレーザを照射してＣ２－Ｃ２切断線に沿ってセラミック積層体１００'を切断することができる。また、予め設定されたＣ１－Ｃ１切断線に沿ってレーザを照射してセラミック積層体１００を切断することにより、部品単位の複数の積層チップ１１０'を形成することができる。但し、本発明はこれに限定されるものではなく、Ｃ１－Ｃ１切断線に沿ってセラミック積層体１００'を切断した後、Ｃ２－Ｃ２切断線に沿ってレーザを照射して複数の積層チップ１１０'を形成することもできる。このとき、切断された第１内部電極パターン１２１'及び第２内部電極パターン１２２'は、積層チップ１１０'の第３方向に対向する両側面に露出することができる。
【0075】
内部電極パターン１２１'、１２２'はストライプ状であるため、上記Ｃ１－Ｃ１切断線の設定方法は特に制限されず、例えば、積層チップ１１０'の上記第３方向の長さを考慮して第３方向に等間隔である複数のＣ１－Ｃ１切断線を設定することができる。
【0076】
図１３は、図８の変形例である。図１３を参照すると、一実施形態において、カバー領域１１２''、１１３''の平均厚さｔ２は、４０μｍ超過３００μｍ以下であってもよい。セラミック積層体１００''のカバー領域１１２''、１１３''の厚さが４０μｍ超過である場合、第１方向を基準に内部電極パターン１２１、１２２が配置されていない領域と、内部電極パターン１２１、１２２が配置された領域との間の反射率の差が減少し、イメージ５００上で区別することが困難になる可能性がある。
【0077】
したがって、セラミック積層体１００''を形成する段階は、セラミック積層体１００''を圧着してセラミック積層体１００''の少なくとも一部の領域を第１方向に陥没させる段階を含むことができる。
【0078】
積層された内部電極パターン１２１、１２２及びセラミックグリーンシート１１１の個数が多い大型の積層型電子部品の場合、第１方向を基準に内部電極パターン１２１、１２２が配置された領域と、内部電極パターン１２１、１２２が配置されていない領域との間の厚さの差が発生するため、セラミック積層体１００''を圧着することにより、内部電極パターン１２１、１２２が配置されていない領域を陥没させることができる。また、第１内部電極パターン１２１及び第２内部電極パターン１２２が第１方向に重ならない領域は、第１内部電極パターン１２１及び第２内部電極パターン１２２が重なる領域よりも厚さが薄いため、圧着時に陥没することができる。
【0079】
その後、上述したように、セラミック積層体１００''の一面及び他面のイメージを取得する段階は、照明部４４０を介してセラミック積層体１００''の一面及び他面に光を照射する段階を含むことができ、上記陥没した領域では、上記照射された光が散乱することができる。また、上記散乱した光は、イメージセンサ４００によってセラミック積層体１００''の一面及び他面のイメージに変換されることができる。
【0080】
このとき、イメージセンサ４００は暗視野センサを含むことができる。暗視野センサを介して上記散乱した光のみでイメージ５００を取得し、より明確なイメージ５００を取得することができるが、本発明はこれに限定されるものではない。
【0081】
上述のように、セラミック積層体１００''の一面及び他面のイメージ５００を介して切断領域を設定することができ、上記切断領域は、圧着によって形成されたセラミック積層体１００''の陥没した領域を意味することができる。すなわち、第１内部電極パターン１２１及び第２内部電極パターン１２２が第１方向に重なる領域は、厚さが最も厚くて圧着時に陥没せず、照明部４４０によって照射された光が散乱しないことができる。これに対し、第１内部電極パターン１２１及び第２内部電極パターン１２２が第１方向を基準に存在しない領域は、厚さが最も薄くて陥没し、第１内部電極パターン１２１及び第２内部電極パターン１２２が第１方向を基準に存在しない領域の陥没深さは、第１方向を基準に第１内部電極パターン１２１及び第２内部電極パターン１２２のうちいずれか一つのみが配置された領域より深いため、各領域は散乱率の差によってイメージ５００で区分することができる。
【0082】
本発明の一実施形態による積層型電子部品の製造方法は、積層チップ１１０を焼成して後述する内部電極２２１、２２２及び誘電体層２１１を含むセラミック本体２１０を形成する段階を含む。内部電極２２１、２２２は、内部電極パターン１２１、１２２を焼成することで形成されたものであってもよく、誘電体層２１１は、セラミックグリーンシート１１１を焼成することで形成されたものであってもよい。
【0083】
また、本発明の一実施形態による積層型電子部品の製造方法は、セラミック本体２１０の第１側１及び第２側２に外部電極２３１、２３２を形成する段階を含む。
【0084】
本発明の一実施形態による積層型電子部品の製造方法は、セラミック本体２１０の表面を研磨する段階をさらに含むことができる。上記研磨する段階は、積層チップ１１０を焼成した後、外部電極２３１、２３２を形成する前に行われることができる。
【0085】
上記研磨する段階を通じてセラミック本体２１０の表面を研磨することにより、複数のセラミック本体２１０が製造過程で互いに衝突して割れるチッピング不良を防止することができる。セラミック本体２１０の表面を研磨する方法は、特に制限されないが、例えば、乾式研磨及び／又は湿式研磨工程によって行われることができる。
【0086】
以下では、本発明の一実施形態による積層型電子部品の各構成についてより詳細に説明する。
【0087】
【0088】
図１４～図１６を参照すると、本発明の一実施形態による積層型電子部品２００Ａは、誘電体層２１１及び内部電極２２１、２２２を含むセラミック本体２１０及び内部電極２２１、２２２と連結される外部電極２３１、２３２を含む。
【0089】
セラミック本体２１０は、第２方向に対向する第１側及び第２側１、２、上記第１側及び第２側と連結され、第３方向に対向する第３側及び第４側３、４を含むことができる。第１側～第４側１、２、３、４は、セラミック本体２１０の第１方向に対向する上面及び下面と連結されることができる。
【0090】
セラミック本体２１０には、誘電体層２１１及び内部電極２２１、２２２が交互に積層されていてもよい。セラミック本体２１０を形成する複数の誘電体層２１１は焼成された状態であって、隣接する誘電体層２１１間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。
【0091】
誘電体層２１１の平均厚さは特に限定する必要はない。例えば、積層型電子部品２００Ａの小型化及び高容量化を達成するために、誘電体層２１１の平均厚さは０．４μｍ以下であってもよいが、本発明はこれに限定されるものではない。
【0092】
ここで、誘電体層２１１の平均厚さは、内部電極２２１、２２２の間に配置される誘電体層２１１の平均厚さを意味することができる。誘電体層２１１の平均厚さは、セラミック本体２１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。より具体的に、一つの誘電体層２１１の多数の地点、例えば、第２方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔である３０個の地点は、後述する容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の誘電体層２１１に拡張して平均値を測定すると、誘電体層２１１の平均厚さをさらに一般化することができる。
【0093】
内部電極２２１、２２２は誘電体層２１１と交互に配置されることができ、例えば、互いに異なる極性を有する一対の電極である第１内部電極２２１と第２内部電極２２２とが誘電体層２１１を間に挟んで互いに対向するように配置されることができる。すなわち、複数の第１内部電極２２１及び複数の第２内部電極２２２は、その間に配置された誘電体層２１１によって互いに電気的に分離することができる。
【0094】
複数の第１内部電極２２１はセラミック本体２１０の第１側１に延長することができ、複数の第２内部電極２２２はセラミック本体２１０の第２側２に延長することができる。より具体的に、複数の第１内部電極２２１はセラミック本体２１０の第１側１と連結されることができ、複数の第２内部電極２２２はセラミック本体２１０の第２側２と連結されることができる。また、複数の第１内部電極２２１及び第２内部電極２２１、２２２は、セラミック本体２１０の第３側３及び第４側４と離隔するように配置されることができる。
【0095】
内部電極２２１、２２２に含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上であってもよいが、本発明はこれらに限定されるものではない。
【0096】
内部電極２２１、２２２の平均厚さは特に限定する必要はない。例えば、積層型電子部品２００Ａの小型化及び高容量化を達成するために、内部電極２２１、２２２の平均厚さは０．４μｍ以下であってもよいが、本発明はこれに限定されるものではない。
【0097】
ここで、内部電極２２１、２２２の平均厚さは、セラミック本体２１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。より具体的に、一つの内部電極２２１、２２２の多数の地点、例えば、第２方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔である３０個の地点は、後述する容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の内部電極２２１、２２２に拡張して平均値を測定すると、内部電極２２１、２２２の平均厚さをさらに一般化することができる。
【0098】
本発明の一実施形態によると、レーザを介したセラミック積層体１００の変形を考慮して切断経路を設定することができるため、第２内部電極２２２の一端からセラミック本体２１０の第１側１までの離隔距離ｒ１と、第１内部電極２２１の一端からセラミック本体２１０の第２側２までの離隔距離ｒ２との間のばらつきを一定に制御することができる。
【0099】
セラミック本体２１０は、セラミック本体の内部に配置され、誘電体層２１１を間に挟んで互いに対向するように配置される複数の第１内部電極２２１及び複数の第２内部電極２２２を含んで容量が形成される容量形成部Ａｃと容量形成部Ａｃの第１方向に対向する両面にそれぞれ配置される第１カバー部２１２及び第２カバー部２１３を含むことができる。カバー部２１２、２１３は、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。カバー部２１２、２１３は、内部電極を含まないことを除いては、誘電体層２１１と同じ構成を有することができる。
【0100】
カバー部２１２、２１３の平均厚さは特に限定する必要はない。但し、積層型電子部品２００Ａの小型化及び高容量化のために、カバー部２１２、２１３の平均厚さは２０μｍ以下であってもよい。ここで、カバー部２１２、２１３の平均厚さは、第１カバー部２１２及び第２カバー部２１３のそれぞれの平均厚さを意味する。カバー部２１２、２１３の平均厚さは、カバー部２１２、２１３の第１方向の長さを意味し、セラミック本体２１０の第１方向及び第２方向の断面において、等間隔である５個の地点で測定した第１方向の長さを平均した値であることができる。
【0101】
セラミック本体２１０は、第３方向を基準に容量形成部Ａｃの側面に配置されるマージン部をさらに含むことができる。マージン部は、セラミック本体２１０の第３側及び第４側に配置されることができ、マージン部は、セラミック本体２１０を第１方向及び第３方向に切断した断面において、内部電極２２１、２２２の両端とセラミック本体２１０の境界面との間の領域を意味することができる。マージン部は、基本的に物理的又は化学的ストレスによる内部電極２２１、２２２の損傷を防止する役割を果たすことができる。マージン部は、セラミックグリーンシート１１１上にマージン部が形成される箇所を除いて導電性ペーストを塗布して内部電極パターン１２１、１２２を形成することにより形成されたものであってもよい。
【0102】
外部電極２３１、２３２は、セラミック本体２１０の第１側及び第２側１、２に配置されて第３側及び第４側３、４のそれぞれの一部まで延長することができる。また、外部電極２３１、２３２は、セラミック本体２１０の第１方向に対向する上面及び下面に延長することもできる。外部電極２３１、２３２は、複数の第１内部電極２２１及び複数の第２内部電極２２２とそれぞれ連結された第１外部電極２３１及び第２外部電極２３２を含むことができる。
【0103】
外部電極２３１、２３２は、金属などのように電気伝導性を有するものであれば、如何なる物質を使用して形成されてもよく、電気的特性、構造的安定性などを考慮して具体的な物質が決定されてもよく、さらに多層構造を有してもよい。例えば、外部電極２３１、２３２は導電性金属を含むことができ、外部電極２３１、２３２に含まれる導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）及び／又はこれらを含む合金などを含むことができる。
【0104】
外部電極２３１、２３２は、セラミック本体２１０の第１側及び第２側１、２に配置されて第１内部電極２２１及び第２内部電極２２２とそれぞれ連結される第１電極層２３１ａ、２３２ａ及び第１電極層２３１ａ、２３２ａ上に配置される第２電極層２３１ｂ、２３２ｂを含むことができる。
【0105】
第１電極層２３１ａ、２３２ａは、セラミック本体２１０の第１側１及び第２側２を導電性金属及びガラスを含む外部電極用導電性ペーストにディッピング（ｄｉｐｐｉｎｇ）した後、焼成することにより形成することができる。あるいは、導電性金属及びガラスを含むシートを転写する方式で形成することもできる。これにより、第１電極層２３１ａ、２３２ａは、導電性金属及びガラスを含む焼成電極であることができる。
【0106】
また、第１電極層２３１ａ、２３２ａは、例えば、導電性金属及び樹脂を含む樹脂系電極であってもよい。第１電極層２３１ａ、２３２ａは、導電性金属及び樹脂を含むペーストを塗布及び硬化する方法で形成されることができる。
【0107】
第１電極層２３１ａ、２３２ａに含まれる導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）及び／又はこれらを含む合金などを含むことができるが、本発明はこれらに限定されるものではない。
【0108】
第２電極層２３１ｂ、２３２ｂは実装特性を向上させることができる。第２電極層２３１ｂ、２３２ｂの種類は特に限定されず、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）及び／又はこれらを含む合金などを含むめっき層であってもよく、複数の層で形成されてもよい。第２電極層２３１ｂ、２３２ｂは、例えば、ニッケル（Ｎｉ）めっき層又は錫（Ｓｎ）めっき層であってもよく、ニッケル（Ｎｉ）めっき層及び錫（Ｓｎ）めっき層が順次に形成された形態であってもよい。また、第２電極層２３１ｂ、２３２ｂは、複数のニッケル（Ｎｉ）めっき層及び／又は複数の錫（Ｓｎ）めっき層を含むこともできる。
【0109】
図面では、積層型電子部品２００Ａが２つの外部電極２３１、２３２を有する構造を説明しているが、これに限定されるものではなく、外部電極２３１、２３２の個数や形状などは内部電極２２１、２２２の形態やその他の目的に応じて変更することができる。
【0110】
本発明の一実施形態による積層型電子部品２００Ａのセラミック本体２１０は、第１側１に形成され、第１方向に対して傾いた複数の傾斜面Ｓ１、Ｓ３と、第２側２に形成され、第１方向に対して傾いた複数の傾斜面Ｓ２、Ｓ４とを含むことができる。より具体的に、セラミック本体２１０は、第１側及び第２側１、２にそれぞれ形成され、セラミック本体２１０の上面と連結される第１傾斜面Ｓ１及び第２傾斜面Ｓ２と、第１側及び第２側１、２にそれぞれ形成され、セラミック本体２１０の下面と連結される第３傾斜面Ｓ３及び第４傾斜面Ｓ４とを含むことができる。
【0111】
上述したように、本発明の一実施形態による積層型電子部品の製造方法は、セラミック積層体のレーザを照射する段階を含むことができる。このとき、上記レーザは焦点において加工線幅が最も小さく、焦点から離れるほど加工線幅が増加することができる。したがって、上記レーザによる切断面は第１方向に対して傾くことができる。
【0112】
また、本発明の一実施形態による積層型電子部品の製造方法は、セラミック積層体の一面及び他面にレーザをそれぞれ照射する段階を含むため、セラミック本体２１０は第１側１に形成された複数の傾斜面Ｓ１、Ｓ３と、第２側２に形成された複数の傾斜面Ｓ２、Ｓ４とを含むことができる。
【0113】
上述したように、セラミック積層体の一面にのみレーザを照射する場合、加工線幅の増加によってセラミック本体の第１方向及び第２方向の断面は、全体的に台形形状を有することができる。但し、セラミック本体の第１方向及び第２方向の断面が台形形状である場合、外部電極がセラミック本体の表面に均一に形成されず、これにより積層型電子部品の信頼性が低下する可能性がある。
【0114】
これに対し、本発明の一実施形態による積層型電子部品２００Ａは、セラミック本体２１０が第１側及び第２側１、２に形成された複数の傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４を含むことにより、セラミック本体２１０の第１方向及び第２方向の断面が全体的に六角形形状を有することができ、これにより、外部電極２３１、２３２がセラミック本体２１０の第１側及び第２側１、２の上下部に均一に形成されることができる。
【0115】
このような複数の傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４を含むセラミック本体２１０の構造的な特徴により、セラミック本体２１０は、第２方向の長さが第１方向に沿って上部及び下部から中央部に向かうほど増加することができる。
【0116】
セラミック本体２１０の複数の傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４は実質的に平面であってもよい。ここで「実質的に平面」とは、傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４の大部分の領域は平面であるが、やや平面ではない領域を有していてもよいことを意味し、やや凹凸形状を含むか、又は一部傾いている領域を含むことを意味することができる。但し、本発明はこれに限定されるものではなく、後述するように、複数の傾斜面は曲面であってもよい。
【0117】
セラミック本体２１０に含まれる上記複数の傾斜面は、セラミック積層体の一面及び他面にレーザをそれぞれ照射する製造方法によって形成されることができるため、セラミック本体２１０は、第３側及び第４側３、４にそれぞれ形成され、第１方向に対して傾いた複数の傾斜面をさらに含むこともできる。
【0118】
図１５では、セラミック本体２１０が第１側及び第２側１、２にそれぞれ形成された２つの傾斜面を含むものとして示しているが、本発明はこれに限定されるものではなく、レーザ装置３００の変数を調節することにより、セラミック本体２１０は、第１側及び第２側１、２にそれぞれ形成された３つ以上の傾斜面を含むこともできる。
【0119】
第１～第４傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４と第１方向がなす角度は特に限定する必要はない。例えば、セラミック本体２１０の第１側１に形成された第１傾斜面Ｓ１及び第３傾斜面Ｓ３と第１方向がなす角度θ１、θ３はそれぞれ３°以下であり、セラミック本体２１０の第２側に形成された第２傾斜面Ｓ２及び第４傾斜面Ｓ４と第１方向がなす角度θ２、θ４はそれぞれ３°以下であってもよい。上記傾斜面と第１方向がなす角度θ１、θ２、θ３、θ４を３°以下に調節することにより、セラミック本体２１０の全体的な形状を制御することができる。
【0120】
傾斜面と第１方向がなす角度θ１、θ２、θ３、θ４は、レーザ装置３００の変数を調節することにより制御することができ、０°を超えることができる。上記傾斜面と第１方向がなす角度θ１、θ２、θ３、θ４は、それぞれ互いに同一であってもよく、互いに異なってもよい。なお、後述するように、複数の傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４が曲面である場合、傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４内の任意の領域と第１方向がなす角度の最大値が３°以下であってもよい。
【0121】
一実施形態において、セラミック本体２１０の第１側及び第２側１、２に形成された複数の傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４は凹凸を含むことができる。上記凹凸は、レーザ装置３００から照射されたレーザによって形成されることができ、これにより、セラミック本体２１０と外部電極２３１、２３２間の接触面積及び固着強度を向上させることができる。
【0122】
【0123】
本発明の一実施形態による積層型電子部品２００Ｂ、２００Ｃは、セラミック本体２１０の第１側及び第２側１、２に形成された傾斜面が曲面であってもよい。すなわち、図１７のように、積層型電子部品２００Ｂのセラミック本体２１０は、第１側及び第２側１、２に形成された複数の傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４を含み、上記傾斜面は、第２方向に対して凸状の曲面であってもよい。
【0124】
但し、図１８の変形例のように、積層型電子部品２００Ｃのセラミック本体２１０は、第１側及び第２側１、２に形成された複数の傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４を含み、上記傾斜面は、第２方向に対して凹状の曲面であってもよい。第１側１の複数の傾斜面Ｓ１、Ｓ２は、互いに連結される領域のうち少なくとも一部が不連続領域であり、第２側２の複数の傾斜面Ｓ３、Ｓ４は、互いに連結される領域のうち少なくとも一部が不連続領域であることができる。ここで、傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４が連結される領域は、上述した工程、すなわち、セラミック積層体１００の一面と他面に対するレーザ切断工程を適用することにより得られる構造であり、切断される方式に応じて連結される領域は、点、線、面、又はこれらの組み合わせの形であることができる。さらに、上述の不連続領域は、本体２１０の一断面において連結領域を基準に両方向の傾き線が互いに連続していない形態と定義することができる。
【0125】
セラミック本体２１０の第１側及び第２側１、２にそれぞれ形成された複数の傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４が曲面である場合、セラミック本体２１０と外部電極２３１、２３２間の接触面積が向上することができる。これにより、セラミック本体２１０と外部電極２３１、２３２間の固着強度を向上させることができる。
【0126】
複数の傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４は、上記セラミック積層体に照射されるレーザの電力密度を次第に減少させることによって、第２方向に対して凸状の曲面として形成されることができる。また、複数の傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４は、上記セラミック積層体に照射されるレーザの電力密度を次第に増加させることによって、第２方向に対して凹状の曲面として形成されることができるが、本発明はこれに限定されるものではない。このとき、傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４の曲率はそれぞれ互いに同一であってもよく、互いに異なってもよい。
【0127】
図１９～図２１を参照すると、本発明の一実施形態による積層型電子部品２００Ｄ、２００Ｅ、２００Ｆは、セラミック本体２１０の第１側１の複数の傾斜面Ｓ１、Ｓ３が連結される第１連結領域Ａ１及びセラミック本体２１０の第２側２の複数の傾斜面Ｓ２、Ｓ４が連結される第２連結領域Ａ２は、第１方向を基準に互いに異なるレベルに位置することができる。
【0128】
一般的に、誘電体層２１１を形成するセラミックグリーンシート１１１は、内部電極２２１、２２２を形成する内部電極パターン１２１、１２２に比べて上記レーザによる加工率が高い可能性がある。これにより、セラミック積層体１００の一面及び他面にそれぞれ照射されたレーザは、第１方向を基準に内部電極パターン１２１、１２２が配置された地点まで進行する傾向があり得る。これにより、セラミック本体２１０の第１側１の複数の傾斜面Ｓ１、Ｓ３が連結される第１連結領域Ａ１及びセラミック本体２１０の第２側２の複数の傾斜面Ｓ２、Ｓ４が連結される第２連結領域Ａ２は、第１方向を基準に互いに異なるレベルに位置することができる。第１連結領域Ａ１は、第１方向を基準に第１内部電極２２１と実質的に同じレベルに位置してもよく、第２連結領域Ａ２は、第１方向を基準に第２内部電極２２２と実質的に同じレベルに位置してもよいが、本発明はこれに限定されるものではない。
【0129】
第１連結領域Ａ１及び第２連結領域Ａ２は不連続領域であってもよい。そして、図示の形態にように、第１連結領域Ａ１及び第２連結領域Ａ２のうち少なくとも一つは、本体２１０の上記第１方向の中心から上記第１方向に偏った位置に配置されてもよく、図１９等では、第１連結領域Ａ１及び第２連結領域Ａ２がいずれも本体２１０の第１方向の中心から偏って位置した例を示す。この場合、第１連結領域Ａ１及び第２連結領域Ａ２は、本体２１０の上記第１方向の中心から互いに反対方向に偏った位置に配置されることができる。また、第１連結領域Ａ１及び第２連結領域Ａ２間の上記第１方向の長さは、誘電体層２１１の平均厚さ、例えば０．４μｍ以上であってもよい。
【0130】
図２２～図２４を参照すると、本発明の一実施形態による積層型電子部品２００Ｇ、２００Ｈ、２００Ｉのセラミック本体２１０は、第１側１に形成された複数の傾斜面Ｓ１、Ｓ３を連結する第１連結面Ｓ５と、第２側２に形成された複数の傾斜面Ｓ２、Ｓ４を連結する第２連結面Ｓ６とをさらに含むことができる。連結面Ｓ５、Ｓ６は、複数の傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４とは異なり、第１方向に対して傾いていなくてもよいが、本発明はこれに限定されるものではない。
【0131】
本発明の一実施形態による積層型電子部品の製造方法の場合、セラミック積層体１００がレーザにより完全に切断されてもよいが、本発明はこれに限定されるものではなく、セラミック積層体１００の一面及び他面に照射されたレーザによってセラミック積層体１００の一部を切断してスクライビング（ｓｃｒｉｂｉｎｇ）ラインを形成した後、第１方向に物理的な力を加えてセラミック積層体１００を切断することもできる。すなわち、セラミック本体２１０の第１側及び第２側１、２にそれぞれ形成された複数の傾斜面Ｓ１、Ｓ２、Ｓ３、Ｓ４はレーザによって形成され、第１側及び第２側１、２にそれぞれ形成された連結面Ｓ５、Ｓ６は、物理的な力によってセラミック積層体１００を切断することにより形成されることができる。
【0132】
図２５を参照すると、本発明の一実施形態による積層型電子部品２００Ｊは、第１内部電極２２１がセラミック本体２１０の第１側１に突出し、第２内部電極２２２がセラミック本体２１０の第２側２に突出することができる。これにより、内部電極２２１、２２２と外部電極２３１、２３２間の接触面積を向上させることができる。
【0133】
内部電極２２１、２２２は、例えば、セラミック積層体１００に照射されるレーザの波長を調節することにより、セラミック本体２１０の第１側及び第２側１、２に突出させることができる。より具体的に、セラミック成分の吸収率が金属成分の吸収率よりも高い範囲内の波長を有するレーザをセラミック積層体１００に照射することにより、誘電体層２１１を内部電極２２１、２２２に比べてさらに除去し、これにより、内部電極２２１、２２２をセラミック本体２１０の第１側及び第２側１、２に突出させることができるが、本発明はこれに限定されるものではない。
【0134】
図２６を参照すると、本発明の一実施形態による積層型電子部品２００Ｋは、第１内部電極２２１がセラミック本体２１０の第１側１と離隔するように配置され、第２内部電極２２２がセラミック本体２１０の第２側２と離隔するように配置されることができる。
【0135】
上述したように、金属成分の吸収率がセラミック成分の吸収率よりも高い範囲内の波長を有するレーザをセラミック積層体１００に照射することにより、内部電極２２１、２２２を誘電体層２１１に比べてさらに除去し、これにより、内部電極２２１、２２２をセラミック本体２１０の第１側及び第２側１、２と離隔するように配置させることができるが、本発明はこれに限定されるものではない。
【0136】
【0137】
図２７及び図２８を参照すると、本発明の一実施形態による積層型電子部品２００Ｌは、第１内部電極２２１がセラミック本体２１０の第１側、第３側及び第４側１、３、４と連結されるように配置され、第２内部電極２２２がセラミック本体２１０の第２側、第３側及び第４側２、３、４と連結されるように配置され、セラミック本体２１０の第３側及び第４側３、４にはサイドマージン部Ｍ１、Ｍ２が配置されることができる。より具体的に、サイドマージン部Ｍ１、Ｍ２は、セラミック本体２１０の第３側３に配置される第１サイドマージン部Ｍ１及びセラミック本体２１０の第４側４に配置される第２サイドマージン部Ｍ２を含むことができる。
【0138】
すなわち、内部電極２２１、２２２は、セラミック本体２１０の第３側及び第４側３、４においてサイドマージン部Ｍ１、Ｍ２と連結されることができ、サイドマージン部Ｍ１、Ｍ２は、内部電極２２１、２２２による段差を抑制するために、積層後の内部電極２２１、２２２がセラミック本体２１０の第３側及び第４側３、４と連結されるように切断した後、セラミック本体２１０の第３側及び第４側３、４に誘電体層２１１を積層して形成することができるが、本発明はこれに限定されるものではない。
【0139】
本発明の一実施形態による積層型電子部品２００Ｌの内部電極２２１、２２２は、上述したストライプ状の内部電極パターン１２１'、１２２'を焼成することにより形成されたものであってもよく、積層型電子部品２００Ｌのセラミック本体２１０は、上述した図１２の積層チップ１１０'を焼成することにより形成されたものであってもよい。
【0140】
本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当技術分野における通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。
【0141】
また、「一実施形態」という表現は、互いに同じ実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかし、上記提示された一実施形態は、他の一実施形態の特徴と結合して実現されることを排除しない。例えば、特定の一実施形態で説明した事項が他の一実施形態に説明されていなくても、他の一実施形態においてその事項と反対又は矛盾する説明がない限り、他の一実施形態に係る説明と理解することができる。
【符号の説明】
【0142】
１００、１００'、１００''：セラミック積層体
１１０、１１０'：積層チップ
１１１：セラミックグリーンシート
１２１、１２１'、１２２、１２２'：内部電極パターン
１１２、１１２''、１１３、１１３''：カバー領域
２００Ａ、２００Ｂ、２００Ｃ、２００Ｄ、２００Ｅ、２００Ｆ、２００Ｇ、２００Ｈ、２００Ｉ、２００Ｊ、２００Ｋ、２００Ｌ：積層型電子部品
２１０：セラミック本体
Ｓ１、Ｓ２、Ｓ３、Ｓ４：傾斜面
Ｓ５、Ｓ６：連結面
２１１：誘電体層
２１２、２１３：カバー部
２２１、２２２：内部電極
２３１、２３２：外部電極
２３１ａ、２３２ａ：第１電極層
２３１ｂ、２３２ｂ：第２電極層
３００：レーザ装置
３１０：レーザ発生部
３２０：スキャナ
３３０：集束レンズ
３４０：ビームスプリッタ
３５０：反射ミラー
４００：イメージセンサ
４１０：レンズ
４２０：ＣＣＤ
４３０：イメージ処理部
４４０：照明部
５００、５００'：イメージ
５１０、５１０'：第１領域
５２０、５２０'：第２領域
５２０ａ：第２ａ領域
５２０ｂ：第２ｂ領域
Ｍ１、Ｍ２：サイドマージン部
１１０、１１０'：積層チップ
１１１：セラミックグリーンシート
１２１、１２１'、１２２、１２２'：内部電極パターン
１１２、１１２''、１１３、１１３''：カバー領域
２００Ａ、２００Ｂ、２００Ｃ、２００Ｄ、２００Ｅ、２００Ｆ、２００Ｇ、２００Ｈ、２００Ｉ、２００Ｊ、２００Ｋ、２００Ｌ：積層型電子部品
２１０：セラミック本体
Ｓ１、Ｓ２、Ｓ３、Ｓ４：傾斜面
Ｓ５、Ｓ６：連結面
２１１：誘電体層
２１２、２１３：カバー部
２２１、２２２：内部電極
２３１、２３２：外部電極
２３１ａ、２３２ａ：第１電極層
２３１ｂ、２３２ｂ：第２電極層
３００：レーザ装置
３１０：レーザ発生部
３２０：スキャナ
３３０：集束レンズ
３４０：ビームスプリッタ
３５０：反射ミラー
４００：イメージセンサ
４１０：レンズ
４２０：ＣＣＤ
４３０：イメージ処理部
４４０：照明部
５００、５００'：イメージ
５１０、５１０'：第１領域
５２０、５２０'：第２領域
５２０ａ：第２ａ領域
５２０ｂ：第２ｂ領域
Ｍ１、Ｍ２：サイドマージン部
【図1】
【図2】
【図3】
【図4】
【図5a】
【図5b】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
