特開 2023-98794 積層セラミック電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023098794

(43)【公開日】2023-07-11

(54)【発明の名称】積層セラミック電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20230704BHJP

【ＦＩ】

H01G4/30 201G

H01G4/30 513

H01G4/30 516

H01G4/30 201F

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2022066033

(22)【出願日】2022-04-13

(31)【優先権主張番号】10-2021-0191599

(32)【優先日】2021-12-29

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】イェオン、ギュ ホ

(72)【発明者】

【氏名】オー、ウォン クエン

(72)【発明者】

【氏名】ジュン、セオ ウォン

(72)【発明者】

【氏名】リー、セオ ホ

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC10

5E001AE01

5E001AE02

5E001AE03

5E001AH01

5E001AH05

5E001AH09

5E001AJ01

5E001AJ03

5E082AB03

5E082BC19

5E082BC32

5E082BC33

5E082EE04

5E082EE23

5E082EE26

5E082EE35

5E082FG04

5E082FG26

5E082FG54

5E082GG10

5E082GG28

5E082GG30

5E082LL02

5E082MM24

(57)【要約】

【課題】
固着強度及び耐衝撃性に優れた外部電極を含むことで、耐熱及び耐湿特性が改善された積層セラミック電子部品を提供する。
【解決手段】
本発明の一実施形態は、誘電体層及び内部電極を含むセラミック本体と、上記セラミック本体上に配置され、上記内部電極と連結される第１電極層と、上記第１電極層上に配置され、銀（Ａｇ）及びパラジウム（Ｐｄ）を含む導電性金属、炭素素材、及びガラスを含む第２電極層と、を含み、上記第２電極層の少なくとも一部の断面において上記炭素素材が占める面積割合は１～５％である積層セラミック電子部品を提供する。
【選択図】図３

【特許請求の範囲】

【請求項1】

誘電体層及び内部電極を含むセラミック本体と、
前記セラミック本体上に配置され、前記内部電極と連結される第１電極層と、
前記第１電極層上に配置され、銀（Ａｇ）及びパラジウム（Ｐｄ）を含む導電性金属、炭素素材、及びガラスを含む第２電極層と、を含み、
前記第２電極層の少なくとも一部の断面において前記炭素素材が占める面積割合は１～５％である積層セラミック電子部品。

【請求項2】

前記炭素素材は、グラフェン、炭素ナノチューブ、フラーレン、及びブラックカーボンのうち１種以上を含む、請求項１に記載の積層セラミック電子部品。

【請求項3】

前記セラミック本体は、第１方向に対向する第１面及び第２面と、第２方向に対向する第３面及び第４面と、第３方向に対向する第５面及び第６面と、含み、
前記第２電極層の第１及び第２方向断面、及び第２及び第３方向断面の少なくとも一方において、前記炭素素材が占める面積割合が１～５％である、請求項１に記載の積層セラミック電子部品。

【請求項4】

前記炭素素材は、球形又は板状形である、請求項１に記載の積層セラミック電子部品。

【請求項5】

前記球形及び板状形の炭素素材を全て含む、請求項４に記載の積層セラミック電子部品。

【請求項6】

前記炭素素材の直径は、０．２５μｍ～４μｍである、請求項１に記載の積層セラミック電子部品。

【請求項7】

前記炭素素材は、前記断面の面積２５００μｍ^２当たり１０個以上が配置されている、請求項１に記載の積層セラミック電子部品。

【請求項8】

前記面積は、５０μｍ×５０μｍ（横×縦）である、請求項７に記載の積層セラミック電子部品。

【請求項9】

前記第２電極層の導電性金属は、白金（Ｐｔ）及び金（Ａｕ）のうち１種以上をさらに含む、請求項１に記載の積層セラミック電子部品。

【請求項10】

前記第１電極層は導電性金属及びガラスを含み、
前記第１電極層の導電性金属は銅（Ｃｕ）を含む、請求項１に記載の積層セラミック電子部品。

【請求項11】

前記第２電極層のラマン（Ｒａｍａｎ）分析を行うとき、２つのピーク（ｐｅａｋ）が検出される、請求項１から１０のいずれか一項に記載の積層セラミック電子部品。

【請求項12】

前記炭素素材は、グラフェンを含む、請求項１１に記載の積層セラミック電子部品。

【請求項13】

前記２つのピーク（ｐｅａｋ）は、Ｄバンド（ｂａｎｄ）及びＧバンド（ｂａｎｄ）で検出される、請求項１１に記載の積層セラミック電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミック電子部品に関する。

【背景技術】

【0002】

積層セラミック電子部品のうち、積層セラミックキャパシタ（Ｍｕｌｔｉｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ，ＭＬＣＣ）は、小型でありながら高容量が保障されるという長所から、通信、コンピュータ、家電、自動車などの産業に用いられる重要なチップ部品であり、特に、携帯電話、コンピュータ、デジタルＴＶなどの各種電気、電子、情報通信機器に用いられる核心受動素子でもある。

【0003】

従来は、積層セラミックキャパシタを基板などに実装するために、積層セラミックキャパシタの外部電極が電極層上に形成されためっき層を含んでいた。但し、高温環境下での実装の際に、基板の反りやめっき層に含まれるスズ（Ｓｎ）の酸化によって、はんだクラックが発生したり、接触抵抗が増加したりする問題があった。

【0004】

このような問題を解決すべく、銅（Ｃｕ）を含む電極層と、銀（Ａｇ）及びパラジウム（Ｐｄ）を含む電極層とからなる外部電極構造が使用されてきた。かかる外部電極を使用する場合、スズはんだ付けの代わりに銀エポキシ（Ａｇ ｅｐｏｘｙ）を導電性接着剤（Ｃｏｎｄｕｃｔｉｖｅ ｇｌｕｅ）として使用することで、積層セラミックキャパシタを基板に実装することができる。

【0005】

但し、このような二次外部電極構造であると、上記電極層が互いに分離又は剥離するピール・オフ（ｐｅｅｌ－ｏｆｆ）現象が発生することがあり、耐熱特性に劣る恐れがあるため、電極間の固着強度、耐熱及び耐湿特性が改善された積層セラミックキャパシタが求められる。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の目的の一つは、固着強度及び耐衝撃性に優れた外部電極を含むことで、耐熱及び耐湿特性が改善された積層セラミック電子部品を提供することにある。

【0007】

但し、本発明の目的は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

【課題を解決するための手段】

【0008】

本発明の一実施形態は、誘電体層及び内部電極を含むセラミック本体と、上記セラミック本体上に配置され、上記内部電極と連結される第１電極層と、上記第１電極層上に配置され、銀（Ａｇ）及びパラジウム（Ｐｄ）を含む導電性金属、炭素素材、及びガラスを含む第２電極層と、を含み、上記第２電極層の少なくとも一部の断面において上記炭素素材が占める面積割合は１～５％である積層セラミック電子部品を提供する。

【発明の効果】

【0009】

本発明の様々な効果の一つとして、固着強度及び耐衝撃性に優れた外部電極を含むことで、耐熱及び耐湿特性が改善された積層セラミック電子部品を提供することができる。

【図面の簡単な説明】

【0010】

【図1】本発明の一実施形態に係る積層セラミック電子部品を示す斜視図である。

【図2】図１のＩ－Ｉ'線に沿った断面図である。

【図3】図２のＰ領域を拡大して示した拡大図である。

【図4】図３のＱ領域を拡大して示した拡大図である。

【図5】第１及び第２電極層の断面を走査電子顕微鏡（ＳＥＭ）を用いて分析したイメージである。

【図6】エネルギー分散型分光分析法（ＥＤＳ）を用いて炭素元素をマッピングしたイメージである。

【図7】第２電極層に対するラマン（Ｒａｍａｎ）分析結果を示すグラフである。

【図8】炭素素材の面積割合に応じたイオンマイグレーション（Ｉｏｎ ｍｉｇｒａｔｉｏｎ）現象を撮影したイメージである。

【図9】炭素素材の面積割合に応じて外部電極が外部応力によって破壊される形態を撮影したイメージである。

【図10】炭素素材の面積割合に応じて積層セラミック電子部品の等価直列抵抗（ＥＳＲ）を評価したグラフである。

【発明を実施するための形態】

【0011】

以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

【0012】

そして、図面において本発明を明確に説明するために、説明と関係のない部分は省略し、図面に示した各構成の大きさ及び厚さは説明の便宜上、任意に示しているため、本発明は必ずしも図示されたものに限定されない。なお、同一思想の範囲内の機能が同一である構成要素については、同一の参照符号を用いて説明する。説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」というとき、これは特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0013】

図面において、第１方向は積層方向又は厚さＴ方向、第２方向は長さＬ方向、第３方向は幅Ｗ方向と定義することができる。

【0014】

図１は、本発明の一実施形態に係る積層セラミック電子部品を示す斜視図であり、図２は、図１のＩ－Ｉ'線に沿った断面図であり、図３は、図２のＰ領域を拡大して示した拡大図であり、図４は、図３のＱ領域を拡大して示した拡大図である。

【0015】

以下では、図１～図４を参照して、本発明の一実施形態に係る積層セラミック電子部品１００について説明する。

【0016】

本発明の一実施形態に係る積層セラミック電子部品１００は、誘電体層１１１及び内部電極１２１、１２２を含むセラミック本体１１０と、セラミック本体１１０上に配置され、内部電極１２１、１２２と連結される第１電極層１３１ａ、１３１ｂと、第１電極層１３１ａ、１３１ｂ上に配置され、銀（Ａｇ）及びパラジウム（Ｐｄ）を含む導電性金属３２ａ、炭素素材３２ｂ、及びガラス３２ｃを含む第２電極層１３２ａ、１３２ｂと、を含み、第２電極層１３２ａ、１３２ｂの少なくとも一部の断面において炭素素材３２ｂが占める面積割合は１～５％を満たす。

【0017】

セラミック本体１１０の具体的な形状に特に限定はないが、図示されたように、セラミック本体１１０は、六面体形状やこれと類似の形状からなることができる。焼成過程でセラミック本体１１０に含まれたセラミック粉末の収縮や角部の研磨により、セラミック本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。

【0018】

セラミック本体１１０は、第１方向に対向する第１面及び第２面１、２と、上記第１面及び第２面１、２と連結され、第２方向に対向する第３面及び第４面３、４と、第１面及び第２面１、２と連結され、且つ、第３面及び第４面３、４と連結され、第３方向に対向する第５面及び第６面５、６と、を有することができる。

【0019】

セラミック本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されていることができる。セラミック本体１１０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化していることができる。

【0020】

誘電体層１１１は、セラミック粉末、有機溶剤、及びバインダーを含むセラミックグリーンシートの焼成によって形成されることができる。セラミック粉末は、十分な静電容量が得られる限り特に制限されない。例えば、チタン酸バリウム系（ＢａＴｉＯ_３）材料、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系材料などを使用することができるが、本発明はこれに限定されるものではない。

【0021】

このとき、誘電体層１１１の厚さは、セラミック本体１１０の大きさと容量を考慮して１０μｍ以下であることができ、積層セラミック電子部品１００の小型化及び高容量化のために、０．６μｍ以下、より好ましくは、０．４μｍ以下であることができるが、本発明はこれに限定されるものではない。

【0022】

ここで、誘電体層１１１の厚さは、内部電極１２１、１２２の間に配置される誘電体層１１１の平均厚さを意味することができる。誘電体層１１１の厚さは、セラミック本体１１０の第１方向及び第２方向断面を１万倍率の走査電子顕微鏡を用いてスキャンして測定することができる。より具体的には、任意の誘電体層１１１の多数の地点、例えば、第２方向に等間隔である３０個の地点でその厚さを測定して平均値を求めることができる。また、このような平均値の測定を多数の誘電体層１１１に拡張して求めると、誘電体層１１１の平均厚さをさらに一般化することができる。

【0023】

セラミック本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで互いに対向するように配置される複数の第１内部電極１２１及び複数の第２内部電極１２２を含むことで容量が形成される容量形成部と、上記容量形成部の上部に配置される第１カバー部１１２と、上記容量形成部の下部に配置される第２カバー部１１３と、を含むことができる。第１カバー部１１２及び第２カバー部１１３は、単一の誘電体層又は２つ以上の誘電体層を上記容量形成部の上下面にそれぞれ第１方向に積層して形成することができ、基本的には物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。第１及び第２カバー部１１２、１１３は、内部電極を含まないことを除いては、誘電体層１１１と同じ構成を有することができる。第１及び第２カバー部１１２、１１３のそれぞれは、２０μｍ以下の厚さを有することができるが、本発明はこれに限定されるものではない。

【0024】

内部電極１２１、１２２は、誘電体層１１１と交互に配置されることができ、複数の第１内部電極１２１及び複数の第２内部電極１２２は、誘電体層１１１を間に挟んで互いに対向するように配置されることができる。即ち、第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する一対の電極であり、誘電体層１１１の積層方向に沿ってセラミック本体１１０の第３面及び第４面３、４に交互に露出するように形成されることができる。

【0025】

例えば、複数の第１内部電極１２１のそれぞれは、セラミック本体１１０の第４面４と離隔して第３面３に露出することができる。且つ、複数の第２内部電極１２２のそれぞれは、セラミック本体１１０の第３面３と離隔して第４面４に露出することができる。複数の第１内部電極１２１及び複数の第２内部電極１２２は、その間に配置されている誘電体層１１１により互いに電気的に分離されることができる。複数の第１内部電極１２１及び複数の第２内部電極１２２は、第１方向に交互に積層されることができるが、これに限定されるものではなく、第３方向に交互に積層されてもよい。

【0026】

内部電極１２１、１２２は、セラミックグリーンシート上に所定の厚さで導電性金属を含む内部電極用導電性ペーストを印刷することで形成されることができる。内部電極用導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを使用することができるが、本発明はこれに限定されるものではない。

【0027】

内部電極１２１、１２２に含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金のうち１種以上であることができるが、本発明はこれに限定されるものではない。

【0028】

このとき、内部電極１２１、１２２の厚さは、セラミック本体１１０の大きさと容量を考慮して１０μｍ以下であることができ、積層セラミック電子部品１００の小型化及び高容量化のために、０．６μｍ以下、より好ましくは、０．４μｍ以下であることができるが、本発明はこれに限定されるものではない。

【0029】

ここで、内部電極１２１、１２２の厚さは、内部電極１２１、１２２の平均厚さを意味することができる。内部電極１２１、１２２の平均厚さは、セラミック本体１１０の第１方向及び第２方向断面を１万倍率の走査電子顕微鏡を用いてスキャンして測定することができる。より具体的には、任意の内部電極の多数の地点、例えば、第２方向に等間隔である３０個の地点でその厚さを測定して平均値を求めることができる。このような平均値の測定を多数の内部電極に拡張して求めると、内部電極の平均厚さをさらに一般化することができる。

【0030】

このような第１及び第２内部電極１２１、１２２は、上記セラミック本体１１０の第３面及び第４面３、４上に配置された第１電極層１３１ａ、１３１ｂを介して第１及び第２外部電極１３０ａ、１３０ｂとそれぞれ電気的に連結されることができる。

【0031】

したがって、第１及び第２外部電極１３０ａ、１３０ｂに電圧を印加すると、互いに対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積されるようになり、この際、積層セラミック電子部品１００の静電容量は、第１及び第２内部電極１２１、１２２の重なり領域の面積と比例するようになる。

【0032】

外部電極１３０ａ、１３０ｂは、セラミック本体１１０の第３面及び第４面３、４に配置され、第１面、第２面、第５面、及び第６面１、２、５、６のそれぞれの一部まで延長されることができる。外部電極１３０ａ、１３０ｂは、複数の第１内部電極１２１及び複数の第２内部電極１２２とそれぞれ連結される第１外部電極１３０ａ及び第２外部電極１３０ｂを含むことができる。外部電極１３０ａ、１３０ｂは、金属などのように電気伝導性を有するものであれば、如何なる物質を使用して形成されてもよく、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることもできる。さらに、多層構造を有することができる。

【0033】

例えば、第１及び第２外部電極１３０ａ、１３０ｂは、セラミック本体１１０上に配置され、それぞれ第１及び第２内部電極１２１、１２２と連結される第１電極層１３１ａ、１３１ｂと、第１電極層１３１ａ、１３１ｂ上に配置される第２電極層１３２ａ、１３２ｂと、をそれぞれ含むことができる。

【0034】

このとき、第１電極層１３１ａ、１３２ｂは、セラミック本体１１０と外部電極１３０ａ、１３０ｂとを機械的に結合させる役割を果たすことができる。第１電極層１３１ａ、１３１ｂは、セラミック本体１１０の第３面及び第４面３、４に交互に露出する複数の第１及び第２内部電極１２１、１２２とそれぞれ接続されることで、第１及び第２外部電極１３０ａ、１３０ｂと第１及び第２内部電極１２１、１２２間の電気的導通を確保する。一方、第１電極層１３１ａ、１３１ｂの厚さは、特に制限する必要はないが、例えば、５～３０μｍであることができる。

【0035】

このとき、第１電極層１３１ａ、１３１ｂは、導電性金属及びガラスを含むことができる。第１電極層１３１ａ、１３１ｂの導電性金属は、例えば、銅（Ｃｕ）を含むことができる。第１電極層１３１ａ、１３１ｂは、セラミック本体１１０の第３面及び第４面３、４を導電性金属及びガラスを含む導電性ペーストにディッピング（ｄｉｐｐｉｎｇ）した後、焼成することで形成されることができる。或いは、導電性金属及びガラスを含むシートを転写することで形成されることができる。

【0036】

第２電極層１３２ａ、１３２ｂは、第１電極層１３１ａ、１３１ｂ上に配置され、導電性金属３２ａとして、銀（Ａｇ）及びパラジウム（Ｐｄ）を含むことができる。第２電極層１３２ａ、１３２ｂは、第１電極層１３１ａ、１３１ｂと電気的に連結され、銀（Ａｇ）及びパラジウム（Ｐｄ）を含むことで酸化を防止し、外部からの水分及び水素の浸透を防ぐ役割を果たすことができる。さらに、銀（Ａｇ）を含む導電性金属３２ａによって第２電極層１３２ａ、１３２ｂ上に銀エポキシ（Ａｇ ｅｐｏｘｙ）などの導電性接着剤を塗布することで、積層セラミック電子部品１００をスズ（Ｓｎ）を含むはんだを使用せずにセラミック基板に実装することができる。これによって、高温－低温Ｃｙｃｌｅにおける外部電極とはんだとの熱膨張率の差から生じるストレスによってはんだクラックが発生するという問題を解決することができる。

【0037】

このとき、第２電極層１３２ａ、１３２ｂに含まれる導電性金属３２ａが銀（Ａｇ）のみからなるか、又は、銀（Ａｇ）の含量が高すぎると、高温環境下でイオンマイグレーション現象が発生することがある。このとき、第２電極層１３２ａ、１３２ｂがパラジウム（Ｐｄ）をさらに含むことで、イオンマイグレーションの発生を防止することができる。ここで、パラジウム（Ｐｄ）は、イオンマイグレーションを防止できる他の金属、例えば、白金（Ｐｔ）及び／または金（Ａｕ）などに代替又は混合されることができる。

【0038】

上記ガラス３２ｃは、導電性ペーストを塗布及び焼成して第２電極層１３２ａ、１３２ｂを形成するとき、導電性金属３２ａの焼結速度を制御し、導電性金属３２ａが焼結過程で収縮される時にボイド空間を充填することで、第２電極層１３２ａ、１３２ｂの緻密度を高めることができる。これによって、外部からの水分の浸透を効果的に抑えることができる。

【0039】

ガラス３２ｃ成分は、酸化物が混合された組成であることができ、特に制限されるものではないが、ケイ素酸化物、ホウ素酸化物、アルミニウム酸化物、転移金属酸化物、アルカリ金属酸化物、及びアルカリ土金属酸化物からなる群より選択された１種以上であることができる。上記転移金属は、亜鉛（Ｚｎ）、チタン（Ｔｉ）、バナジウム（Ｖ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、及びニッケル（Ｎｉ）からなる群より選択され、上記アルカリ金属は、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、及びカリウム（Ｋ）からなる群より選択され、且つ、上記アルカリ土金属は、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、及びバリウム（Ｂａ）からなる群より選択された１種以上であることができる。

【0040】

炭素素材３２ｂは、炭素同素体であればよく、伝導性を有さない炭素素材３２ｂであってもよい。伝導性を有する炭素素材３２ｂは電気伝導度に優れるという利点があるものの、伝導性を有さない炭素素材３２ｂであっても、イオンマイグレーション（ｉｏｎ ｍｉｇｒａｔｉｏｎ）の防止、又は、固着強度の向上が可能な素材であればよい。

【0041】

例えば、炭素素材３２ｂは、グラフェン、炭素ナノチューブ、フラーレン、及びブラックカーボンのうちいずれか１種以上を含むことができるが、本発明はこれに限定されるものではない。炭素素材３２ｂは、高温でも安定的で優れた機械的物性を有することから、第２電極層１３２ａ、１３２ｂ内に炭素素材３２ｂが均一に分布する場合、外部からの衝撃を吸収することができる。さらに、温度による変化率が低いことから、積層セラミック電子部品１００の強度及び耐熱特性を向上させることができる。

【0042】

第２電極層１３２ａ、１３２ｂは、銀（Ａｇ）及びパラジウム（Ｐｄ）を含む導電性金属、炭素素材、及びガラスを含む導電性ペーストを塗布及び乾燥し、６００～７００℃で１～２時間にかけて低温焼成することで形成されることができる。

【0043】

図５は、第１及び第２電極層の断面を走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析したイメージである。より具体的には、積層セラミック電子部品１００の第１方向の中心を通る第２方向及び第３方向断面において、第２方向への長さ×第３方向への長さ＝１３５μｍ×９５μｍである領域を分析したイメージである。
図６は、エネルギー分散型分光分析法（ＥＤＳ）を用いて炭素元素をマッピングしたイメージである。より具体的には、第２電極層１３２ａ、１３２ｂの第２方向及び第３方向断面を２千倍率でスキャンした走査電子顕微鏡（ＳＥＭ）のイメージにおいて、第２方向への長さ×第３方向への長さ＝６０μｍ×４０μｍである領域に対して炭素（Ｃ）元素をマッピング（ｍａｐｐｉｎｇ）したイメージである。イメージにおいて、明るい領域ほど、炭素元素の含量が高いことを意味する。

【0044】

図５及び図６から、炭素素材３２ｂが第２電極層１３２ａ、１３２ｂ内で占める面積を測定することができ、炭素素材３２ｂが第２電極層１３２ａ、１３２ｂ内に均一に分布していることが分かる。

【0045】

本発明の一実施形態によると、第２電極層１３２ａ、１３２ｂの少なくとも一部の断面において炭素素材３２ｂが占める面積割合は１～５％であることができる。

【0046】

上記炭素素材３２ｂが占める面積割合を測定する方法の一例として、図５及び図６のように、積層セラミック電子部品１００の第１方向の中心を通る第２方向及び第３方向断面、又は、積層セラミック電子部品１００の第３方向の中心を通る第１方向及び第２方向断面において、第２電極層１３２ａ、１３２を走査電子顕微鏡（ＳＥＭ）を用いて撮影し、エネルギー分散型分光分析法（ＥＤＳ）を用いて炭素元素をマッピングすることで、測定することができる。

【0047】

積層セラミック電子部品１００に電界を印加すると、第２電極層１３２ａ、１３２ｂに含まれている銀（Ａｇ）がイオン化して第１電極層１３１ａ、１３１ｂに移動するイオンマイグレーション（ｉｏｎ ｍｉｇｒａｔｉｏｎ）が発生し、信頼性が低下することがある。このとき、第２電極層１３２ａ、１３２ｂの少なくとも一部の断面において、炭素素材３２ｂが占める面積割合が１～５％であると、イオンマイグレーション（ｉｏｎ ｍｉｇｒａｔｉｏｎ）を防止し、信頼性を向上させることができる。これは、第２電極層１３２ａ、１３２ｂに含まれている炭素素材３２ｂによって銀（Ａｇ）の相対的な体積が減少し、炭素素材３２ｂが銀（Ａｇ）の移動を効果的に抑制するためである。

【0048】

また、第２電極層１３２ａ、１３２ｂの少なくとも一部の断面において炭素素材３２ｂが占める面積割合が上記条件を満たす場合、炭素素材３２ｂが第２電極層１３２ａ、１３２ｂ内に均一に分布することで、固着強度及び耐衝撃性が向上されるようになる。炭素素材３２ｂは、その種類に応じて弾性、耐衝撃性、変形に抵抗する剛性（ｓｔｉｆｆｎｅｓｓ）などに優れることから、外部からの応力を吸収及び緩和する役割を果たし、このことから、第２電極層１３２ａ、１３２ｂの固着強度及び耐衝撃性が向上されるようになる。

【0049】

第２電極層１３２ａ、１３２ｂの少なくとも一部の断面において炭素素材３２ｂが占める面積割合が１％未満であると、炭素素材３２ｂが十分に分布していないために耐熱特性が低下し、銀（Ａｇ）イオンマイグレーション（ｉｏｎ ｍｉｇｒａｔｉｏｎ）の抑制効果が低下することがある。また、炭素素材３２ｂが十分に分布していないために耐衝撃性が低下し、このことから、固着強度の評価時に第１電極層１３１ａ、１３１ｂが破壊したり、第２電極層１３２ａ、１３２ｂのピール・オフ（ｐｅｅｌ－ｏｆｆ）現象が発生することがある。

【0050】

第２電極層１３２ａ、１３２ｂの少なくとも一部の断面において炭素素材３２ｂが占める面積割合が５％を超えると、焼成時に炭素素材３２ｂが第２電極層１３２ａ、１３２ｂ内で均一に分布しておらず、炭素素材３２ｂが互いにくっついて固着強度が低下することがある。特に、炭素素材３２ｂが占める面積割合が１０％以上であると、焼成時に炭素素材３２ｂが互いにくっついて多量の空隙を形成したり、外部電極でブリスター（ｂｌｉｓｔｅｒ）などが発生することがある。これにより、第１電極層１３１ａ、１３１ｂと第２電極層１３２ａ、１３２ｂとの間にピール・オフ（ｐｅｅｌ－ｏｆｆ）現象が発生することがあり、積層セラミック電子部品１００をセラミック基板に実装する際に使用される上記銀エポキシとの接着力が低下するという問題が発生する恐れがある。

【0051】

上記炭素素材３２ｂは、炭素同素体の種類によって多様な形状を有することができ、球形又は板状形の形状であることができるが、本発明はこれに限定されるものではなく、上記球形及び板状形の炭素素材３２ｂを全て含むことができる。特に、炭素素材３２ｂがグラフェンを含む場合、上記グラフェンは板状に分散されることができるが、本発明はこれに限定されるものではない。

【0052】

本発明の一実施形態において、炭素素材３２ｂの直径は、０．２５μｍ～４μｍであることができる。炭素素材３２ｂの直径は、上記第２方向及び第３方向断面、又は、第１方向及び第２方向断面において、第２電極層１３２ａ、１３２ｂを走査電子顕微鏡（ＳＥＭ）を用いて撮影し、エネルギー分散型分光分析法（ＥＤＳ）を用いて炭素元素をマッピングした後、ＥＤＳ内のプログラムによって測定することができる。

【0053】

本発明の一実施形態において、炭素素材３２ｂは、上記断面の面積２５００μｍ^２当たり１０個以上が配置されることができる。ここで、上記断面は、炭素素材３２ｂが占める面積割合を測定するための第２電極層１３２ａ、１３２ｂの第１及び第２方向断面、又は、第２及び第３方向断面を意味することができる。上記炭素素材３２ｂの測定は、特に制限されないが、例えば、第２電極層１３２ａ、１３２ｂでの５０μｍ×５０μｍ（横×縦）の面積内で測定されることができるが、本発明はこれに限定されるものではない。

【0054】

炭素素材３２ｂの個数を測定する方法の一例として、上記断面を走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）又は透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いてスキャンしたイメージから抽出された第２電極層１３２ａ、１３２ｂの５０μｍ×５０μｍ（横×縦）の面積内でエネルギー分散型分光分析法（ＥＤＳ）を用いて炭素元素をマッピング（ｍａｐｐｉｎｇ）することで、炭素素材３２ｂの個数を測定することができる。

【0055】

図７は、第２電極層に対するラマン（Ｒａｍａｎ）分析結果を示すグラフである。

【0056】

本発明の一実施形態において、第２電極層１３２ａ、１３２ｂのラマン（Ｒａｍａｎ）分析を行うとき、２つのピーク（ｐｅａｋ）が検出されることができる。上記２つのピーク（ｐｅａｋ）はＤバンド（ｂａｎｄ）及びＧバンド（ｂａｎｄ）で検出されることができ、Ｇバンド（ｂａｎｄ）は１５８０ｃｍ^－１付近、Ｄバンド（ｂａｎｄ）は１３５０ｃｍ^－１付近に現れることができる。上記第２電極層１３２ａ、１３２ｂのラマン（Ｒａｍａｎ）分析を行うとき、２つのピーク（ｐｅａｋ）が検出される理由は、第２電極層１３２ａ、１３２ｂがグラフェンを含むためであり、これにより他の炭素素材とは異なるラマン分析グラフになることができる。
実施形態

【0057】

下記表１は、第２電極層１３２ａ、１３２ｂの第２方向及び第３方向断面において上記炭素素材が占める面積割合に応じたイオンマイグレーション（ｉｏｎ ｍｉｇｒａｔｉｏｎ）、固着強度及びＥＳＲ（等価直列抵抗，Ｅｑｕｉｖａｌｅｎｔ ｓｅｒｉｅｓ ｒｅｓｉｓｔａｎｃｅ）の変動係数（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｖａｒｉａｔｉｏｎ，ＣＶ）を測定した実験結果である。

【0058】

下記表１の全ての試料は、銅（Ｃｕ）を含む第１電極層１３１ａ、１３２ａ上に、銀（Ａｇ）及びパラジウム（Ｐｄ）を含む第２電極層１３２ａ、１３２ｂが形成されている外部電極１３０ａ、１３０ｂを含むサンプルチップ（ＭＬＣＣ）であり、上記炭素素材の面積割合を変えて設定した以外は、同様の条件で製造した。

【0059】

＜炭素素材の面積割合の測定＞
上記炭素素材が占める面積割合は、サンプルチップの第１方向の中心まで研磨した後、第２電極層の第２方向及び第３方向断面を走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて撮影した後、ＥＤＳ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析して測定した。このとき、加速電圧１５ｋＶ、ＷＤ（ｗｏｒｋｉｎｇ ｄｉｓｔａｎｃｅ）１５ｍｍの条件で炭素（Ｃ）元素をマッピング（ｍａｐｐｉｎｇ）して、炭素素材が占める面積割合を測定した。

【0060】

より具体的には、図６を参照すると、第２方向及び第３方向断面を２千倍率でスキャンした走査電子顕微鏡（ＳＥＭ）イメージをＥＤＳ分析し、第２方向への長さ×第３方向への長さ＝６０μｍ×４０μｍである領域に対して炭素（Ｃ）元素をマッピング（ｍａｐｐｉｎｇ）した後、ＥＤＳ内のプログラムによって上記領域で炭素素材が占める面積割合を測定した。

【0061】

さらに、サンプルチップを２時間にかけて７００℃で熱処理して有機物を揮発させた後、第２電極層に対するラマン（Ｒａｍａｎ）分析を行った。このとき、図７に示すように、１５８０ｃｍ^－１付近でＧバンド（ｂａｎｄ）、１３５０ｃｍ^－１付近でＤバンド（ｂａｎｄ）が測定された。これにより、第２電極層が炭素素材、より具体的には、グラフェンを含んでいることが確認された。

【0062】

＜イオンマイグレーション（ｉｏｎ ｍｉｇｒａｔｉｏｎ）の評価＞
図８は、炭素素材の面積割合に応じたイオンマイグレーション（Ｉｏｎ ｍｉｇｒａｔｉｏｎ）現象を撮影したイメージである。

【0063】

作製された各サンプルチップをイオンマイグレーション計測器を用いてイオンマイグレーションを評価した。試験条件は、相対湿度８５％、温度８５℃、１０Ｖ直流電圧、及び１Ａ直流電流とし、ｗａｔｅｒ ｄｒｏｐ（１０００μＬ）加速試験法によって評価した。その後、図８に示すように、各サンプルチップでイオンマイグレーションが発生するまでにかかる時間を測定した。

【0064】

＜固着強度の評価＞
図９は、炭素素材の面積割合に応じて外部電極が外部応力によって破壊される形態を撮影したイメージである。

【0065】

各サンプルチップの固着強度は、各サンプルチップを銀エポキシ（Ａｇ ｅｐｏｘｙ）導電性接着剤（Ｃｏｎｄｕｃｔｉｖｅ Ｇｌｕｅ）で基板に実装した状態で基板と平行な方向に力を加え、破壊された時に加えられた力を測定することで求めた。さらに、各サンプルチップの破壊形態を観察した。

【0066】

＜ＥＳＲ変化の評価＞
図１０は、炭素素材の面積割合に応じて積層セラミック電子部品の等価直列抵抗（ＥＳＲ）を評価したグラフである。

【0067】

各試料に対し、ＬＣＲ ｍｅｔｅｒを用いて自己共振周波数でＥＳＲ（等価直列抵抗，Ｅｑｕｉｖａｌｅｎｔ ｓｅｒｉｅｓ ｒｅｓｉｓｔａｎｃｅ）を測定し、図１０に示した。下記表１には、ＥＳＲの変動係数（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｖａｒａｔｉｏｎ，ＣＶ）を測定して示した。

【0068】

【表1】

＊は比較例

【0069】

上記表１及び図８を参照すると、炭素素材の面積割合が１％未満である試料番号１＊及び２＊の場合は、銀（Ａｇ）金属粒子のイオンマイグレーションが２分以内に発生し、イオンマイグレーションの防止効果が低下したことが確認された。

【0070】

これに対し、試料番号３～５の場合は、イオンマイグレーションが発生するまでにかかる時間が５分以上であり、イオンマイグレーションを効果的に抑制できたことが確認された。

【0071】

上記表１及び図９を参照すると、炭素素材の面積割合が１％未満である試料番号１＊及び２＊の場合、固着強度の評価時に、サンプルチップにクラックが発生したり、第１電極層又は第２電極層の破壊が生じて、第１及び第２電極層間にピール・オフ（ｐｅｅｌ－ｏｆｆ）現象が発生することが確認された。これによって、炭素素材の面積割合が１％未満であると、上記第２電極層の耐衝撃性が低下することが分かる。

【0072】

炭素素材の面積割合が５％を超える試料番号６＊の場合、焼成時に炭素素材が第２電極層内で均一に分布しておらず、炭素素材が互いにくっついて固着強度が低下することが確認された。これによって、固着強度を評価する際に、第２電極層のピール・オフ（ｐｅｅｌ－ｏｆｆ）現象が発生することが分かる。

【0073】

特に、炭素素材が占める面積割合が１０％である試料番号７＊の場合、焼成時に炭素素材が互いにくっついて多量の空隙を形成したり、外部電極でブリスター（ｂｌｉｓｔｅｒ）などが発生して、第１電極層及び第２電極層間の固着が行われず、空隙及びブリスターが原因となって焼成による外部電極が形成されないことが確認された。

【0074】

これに対し、炭素素材が占める面積割合が１～５％である試料番号３～５の場合は、固着強度が良好で、固着強度を評価する際に、サンプルチップやサンプルチップの外部電極は破壊されずに、実装のための導電性接着剤（Ｇｌｕｅ）のみが破壊されたことが確認された。

【0075】

また、上記表１及び図１０を参照すると、炭素素材の面積割合が７％を超える試料番号６＊の場合、ガラス及び炭素素材が占める体積分率が過度に高くなり、変動係数（ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｖａｒａｔｉｏｎ，ＣＶ）が増加することが確認された。これは、炭素分布が均一にならず、ノイズ（Ｎｏｉｓｅ）として作用するためである。

【0076】

したがって、上記第２電極層の少なくとも一部の断面において炭素素材が占める面積割合が積層セラミック電子部品の機械的・電気的性質に大きな影響を与え、上記範囲を満たす場合、イオンマイグレーションを効果的に抑制することができ、外部電極の固着強度及び耐衝撃性を向上させることで積層セラミック電子部品の信頼性を改善することができることが確認された。

【0077】

本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当該技術分野における通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。

【符号の説明】

【0078】

１００：積層セラミック電子部品
１１０：セラミック本体
１１１：誘電体層
１１２：第１カバー部
１１３：第２カバー部
１２１：第１内部電極
１２２：第２内部電極
１３０ａ：第１外部電極
１３０ｂ：第２外部電極
１３１ａ、１３１ｂ：第１電極層
１３２ａ、１３２ｂ：第２電極層
３２ａ：導電性金属
３２ｂ：炭素素材
３２ｃ：ガラス

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】