特開 2023-99276 積層型電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023099276

(43)【公開日】2023-07-12

(54)【発明の名称】積層型電子部品

(51)【国際特許分類】

   H01G 4/30 20060101AFI20230705BHJP

【ＦＩ】

H01G4/30 201F

H01G4/30 201G

H01G4/30 201K

H01G4/30 201M

H01G4/30 201D

H01G4/30 512

H01G4/30 516

H01G4/30 515

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2022068159

(22)【出願日】2022-04-18

(31)【優先権主張番号】10-2021-0192726

(32)【優先日】2021-12-30

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】ジュン、セオ ウォン

(72)【発明者】

【氏名】オー、ウォン クエン

(72)【発明者】

【氏名】イェオン、ギュ ホ

(72)【発明者】

【氏名】リー、セオ ホ

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AC10

5E001AE02

5E001AE03

5E001AE04

5E001AH01

5E001AH05

5E001AH06

5E001AH09

5E001AJ01

5E001AJ02

5E001AJ03

5E082AB03

5E082BC32

5E082BC33

5E082EE04

5E082EE23

5E082EE26

5E082EE35

5E082FG26

5E082FG46

5E082FG54

5E082GG10

5E082GG28

5E082LL02

5E082LL03

5E082MM24

(57)【要約】      （修正有）

【課題】圧縮応力によりクラックが発生しない積層型電子部品を提供する。
【解決手段】積層型電子部品１００は、誘電体層１１１、誘電体層を間に挟んで交互に配置される複数の内部電極１２１、１２２を含み、第１方向に対向する第１面、第２面、第１面及び第２面と連結され、第２方向に対向する第３面、第４面、第１面～第４面と連結され、第３方向に対向する第５面、第６面を含む本体１１０と、本体上に配置される外部電極１３０、１４０と、を含む。複数の内部電極は、一端が第３面又は第４面に連結され、外部電極が第３面及び第４面上に配置され導電性金属を含む第１電極層１３１、１４１、第１電極層上に配置され、銀及びガラス並びにパラジウム、白金及び金のうち一つ以上を含む第２電極層１３２、１４２と、を含む。第１電極層は、第３面及び第４面に連結された複数の内部電極の一端を全て覆い、第３面及び第４面以外には延びて配置されなくてもよい。
【選択図】図２

【特許請求の範囲】

【請求項1】

誘電体層、前記誘電体層を間に挟んで交互に配置される複数の内部電極を含み、第１方向に対向する第１面及び第２面、前記第１面及び前記第２面と連結され、第２方向に対向する第３面及び第４面、前記第１面～前記第４面と連結され、第３方向に対向する第５面及び第６面を含む本体と、
前記本体上に配置される外部電極と、を含み、
前記複数の内部電極は、一端が前記第３面又は前記第４面に連結され、
前記外部電極は前記第３面及び前記第４面上に配置され、導電性金属を含む第１電極層、前記第１電極層上に配置され、銀（Ａｇ）及びガラスを含み、パラジウム（Ｐｄ）、白金（Ｐｔ）及び金（Ａｕ）のうち一つ以上をさらに含む第２電極層を含み、
前記第１電極層は、前記第３面及び前記第４面に連結された複数の内部電極の一端を全て覆うように配置され、且つ前記第１面、前記第２面、前記第５面及び前記第６面に延びて配置されない、積層型電子部品。

【請求項2】

前記本体は、前記誘電体層を間に挟んで交互に配置される前記複数の内部電極を含んで容量を形成する容量形成部及び前記容量形成部の第１方向の上面及び下面に配置されるカバー部を含み、
前記第１電極層は、前記カバー部を覆わないように配置される、請求項１に記載の積層型電子部品。

【請求項3】

前記本体は、前記第３面と前記第１面、前記第２面、前記第５面及び前記第６面を連結する第１コーナー、前記第４面と前記第１面、前記第２面、前記第５面及び前記第６面を連結する第２コーナーを含む、請求項１または２に記載の積層型電子部品。

【請求項4】

前記第１電極層は、前記第１コーナー及び前記第２コーナーを覆うように配置される、請求項３に記載の積層型電子部品。

【請求項5】

前記第１電極層は、前記第１コーナー及び前記第２コーナーを覆わないように配置される、請求項３に記載の積層型電子部品。

【請求項6】

前記複数の内部電極はニッケルを含む、請求項１に記載の積層型電子部品。

【請求項7】

前記第１電極層は銅を含む、請求項６に記載の積層型電子部品。

【請求項8】

前記第１電極層はガラスを含む、請求項１に記載の積層型電子部品。

【請求項9】

前記第２電極層は前記第１電極層上に配置され、且つ前記第１面又は前記第２面の一部上に延びて配置される、請求項１に記載の積層型電子部品。

【請求項10】

前記本体は、前記誘電体層を間に挟んで交互に配置される前記複数の内部電極を含んで容量が形成される容量形成部、及び前記容量形成部の第１方向の上部及び下部に配置されるカバー部を含み、
前記カバー部のうち、
前記第２電極層で覆われている領域で測定した平均残留応力の値をＳａ、
前記第２電極層で覆われていない領域で測定した平均残留応力の値をＳｂとするとき、
｛（Ｓａ－Ｓｂ）／Ｓｂ｝×１００は０．１０以下である、請求項１に記載の積層型電子部品。

【請求項11】

前記誘電体層の平均厚さは０．３５μｍ以下である、請求項１に記載の積層型電子部品。

【請求項12】

前記本体は、前記誘電体層を間に挟んで交互に配置される前記複数の内部電極を含んで容量を形成する容量形成部、及び前記容量形成部の第１方向の上部及び下部に配置されるカバー部を含み、
前記カバー部の平均厚さは１５μｍ以下である、請求項１に記載の積層型電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型電子部品に関するものである。

【背景技術】

【0002】

積層型電子部品の一つである積層セラミックキャパシタ（Ｍｕｌｔｉｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）は、小型でありながらも高容量が保障されるという利点により、通信、コンピュータ、家電、自動車などの産業に使用される重要なチップ部品であり、特に、携帯電話、コンピュータ、デジタルＴＶなど、各種の電気、電子、情報通信機器に使用される核心的な受動素子である。

【0003】

従来は、積層セラミックキャパシタを基板等に実装するために、積層セラミックキャパシタの外部電極は、電極層上に形成されためっき層を含んでいた。ただし、高温環境による実装時の基板の反りとめっき層に含まれる錫（Ｓｎ）の酸化により半田クラックが発生したり、接触抵抗が増加するという問題が発生した。

【0004】

このような問題点を解決するために、銅（Ｃｕ）を含む第１電極層と、銀（Ａｇ）及びパラジウム（Ｐｄ）を含む電極で形成された第２電極層とを含む外部電極構造が使用されており、このような外部電極を使用する場合、錫半田の代わりに銀エポキシ（Ａｇ ｅｐｏｘｙ）を導電性接着剤（Ｃｏｎｄｕｃｔｉｖｅ ｇｌｕｅ）として使用して積層セラミックキャパシタを基板に実装することができる。

【0005】

従来は、このような外部電極構造において、銅を含む第１電極層を積層型電子部品の頭面上に配置し、本体の上面及び下面の一部まで延びるように配置されるバンド部を形成して本体との接着力を強化した。しかし、第１電極層を焼成する際、第１電極層が収縮して本体に圧縮応力を加えるようになり、このとき、バンド部が収縮して本体の上面及び下面に加わる圧縮応力により本体に不均一な応力分布を形成するようになる。これにより、積層型電子部品の本体にクラックが発生し、実装時に固着強度が低下するという問題が発生する可能性がある。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明のいくつかの目的の一つは、第１電極層を焼結するときに本体に加わる圧縮応力を減少させることである。

【0007】

本発明のいくつかの目的の一つは、バンド部の圧縮応力によりクラックが発生して実装時に固着強度が低下するという問題点を解決することである。

【0008】

本発明のいくつかの目的の一つは、本体に不均一な応力分布が形成されることを抑制するために、第１電極層を頭面にのみ形成する場合、外部電極と本体との結合力が弱くて固着強度が低下するという問題点を解決することである。

【0009】

ただし、本発明の目的は上述の内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

【課題を解決するための手段】

【0010】

本発明の一実施形態による積層型電子部品は、誘電体層、上記誘電体層を間に挟んで交互に配置される複数の内部電極を含み、第１方向に対向する第１及び第２面、上記第１及び第２面と連結され、第２方向に対向する第３及び第４面、上記第１～第４面と連結され、第３方向に対向する第５及び第６面を含む本体と、上記本体上に配置される外部電極と、を含み、上記複数の内部電極は、一端が上記第３面又は第４面に連結され、上記外部電極は上記第３面及び第４面上に配置され、導電性金属を含む第１電極層、上記第１電極層上に配置され、銀（Ａｇ）及びガラスを含み、パラジウム（Ｐｄ）、白金（Ｐｔ）及び金（Ａｕ）のうち一つ以上をさらに含む第２電極層を含み、上記第１電極層は、上記第３面及び第４面に連結された複数の内部電極の一端を全て覆うように配置され、且つ上記第１、第２、第５及び第６面に延びて配置されなくてもよい。

【発明の効果】

【0011】

本発明のいくつかの効果の一つは、第１電極層が配置される領域を調節することにより、第１電極層の焼成後、バンド部に対応する本体の領域に応力が集中する現象を抑制することである。

【0012】

本発明のいくつかの効果の一つは、第１電極層を焼成した後、本体に不均一な応力分布が形成されることを抑制して本体にクラックが発生する現象を減少させ、実装時に固着強度を向上させることである。

【0013】

本発明のいくつかの効果の一つは、本体に不均一な応力分布が形成されることを抑制するために、第１電極層を本体の頭面にのみ形成する場合にも、第２電極層に含まれるガラスの含量を調節して実装時の固着強度を向上させることである。

【0014】

ただし、本発明の多様かつ有益な利点及び効果は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

【図面の簡単な説明】

【0015】

【図1】本発明の一実施形態による積層型電子部品の斜視図を概略的に示すものである。

【図2】図１のＩ－Ｉ'線に沿った断面に対する断面図である。

【図3】図１のＩＩ－ＩＩ'線に沿った断面に対する断面図である。

【図4】本発明の一実施形態による積層型電子部品の本体を分解して示す分解斜視図である。

【図5】図２に対応する本発明の一実施形態による積層型電子部品の断面図である。

【図6】図２に対応する本発明の一実施形態による積層型電子部品の断面図である。

【図7】図２に対応する本発明の一実施形態による積層型電子部品において、応力を測定する領域を概略的に示す断面図である。

【発明を実施するための形態】

【0016】

以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は、様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために誇張することができ、図面上の同じ符号で示される要素は同じ要素である。

【0017】

そして、図面において本発明を明確に説明するために説明と関係のない部分は省略し、図面に示された各構成の大きさ及び厚さは説明の便宜上、任意に示しているため、本発明は必ずしも図示したものに限定されない。なお、同一の思想の範囲内の機能が同一である構成要素については、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」と言うとき、これは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

【0018】

図面において、第１方向は積層方向又は厚さＴ方向、第２方向は長さＬ方向、第３方向は幅Ｗ方向と定義することができる。

【0019】

図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示すものであり、図２は、図１のＩ－Ｉ'線に沿った断面に対する断面図であり、図３は、図１のＩＩ－ＩＩ'線に沿った断面に対する断面図であり、図４は、本発明の一実施形態による積層型電子部品の本体を分解して示す分解斜視図である。

【0020】

以下では、図１～図４を参照して、本発明の一実施形態による積層型電子部品１００について説明する。

【0021】

本発明の一実施形態による積層型電子部品１００は、誘電体層、上記誘電体層を間に挟んで交互に配置される複数の内部電極１２１、１２２を含み、第１方向に対向する第１及び第２面１、２、上記第１及び第２面と連結され、第２方向に対向する第３及び第４面３、４、上記第１～第４面と連結され、第３方向に対向する第５及び第６面５、６を含む本体１１０と、上記本体上に配置される外部電極１３０、１４０と、を含み、上記複数の内部電極は、一端が上記第３面又は第４面に連結され、上記外部電極は上記第３面及び第４面上に配置され、導電性金属を含む第１電極層１３１、１４１、上記第１電極層上に配置され、銀（Ａｇ）及びガラスを含み、パラジウム（Ｐｄ）、白金（Ｐｔ）及び金（Ａｕ）のうち一つ以上をさらに含む第２電極層１３２、１４２を含み、上記第１電極層は、上記第３面及び第４面に連結された複数の内部電極の一端を全て覆うように配置され、且つ上記第１、第２、第５及び第６面に延びて配置されなくてもよい。

【0022】

本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されている。本体１１０の具体的な形状に特に限定はないが、図示のように本体１１０は六面体形状又はこれと類似の形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。

【0023】

本体１１０は、第１方向に互いに対向する第１及び第２面１、２、上記第１及び第２面１、２と連結され、第２方向に互いに対向する第３及び第４面３、４、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、第３方向に互いに対向する第５及び第６面５、６を有することができる。

【0024】

本体１１０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１の間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

【0025】

本発明の一実施形態によると、上記誘電体層１１１を形成する原料は、十分な静電容量が得られる限り特に限定されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム系材料などを使用することができる。上記チタン酸バリウム系材料は、ＢａＴｉＯ_３系セラミック粉末を含むことができ、上記セラミック粉末の例示として、ＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）等が一部固溶された（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）又はＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）等が挙げられる。

【0026】

また、上記誘電体層１１１を形成する原料は、チタン酸バリウム（ＢａＴｉＯ_３）などのパウダーに、本発明の目的に応じて様々なセラミック添加剤、有機溶剤、結合剤、分散剤などを添加することができる。

【0027】

一方、誘電体層１１１の平均厚さｔｄは特に限定する必要はない。例えば、誘電体層１１１の平均厚さｔｄは０．２μｍ以上２μｍ以下であってもよい。
ただし、一般に誘電体層を０．６μｍ未満の厚さに薄く形成する場合、特に誘電体層の厚さが０．３５μｍ以下である場合には、外部電極焼成時、圧縮応力により積層型電子部品１００にクラックが発生する可能性がさらに高くなる恐れがある。

【0028】

本発明の一実施形態によると、第１電極層１３１、１４１は、上記第３面及び第４面に連結された複数の内部電極の一端を全て覆うように配置され、且つ上記第１、第２、第５及び第６面に延びて配置されないため、誘電体層１１１の平均厚さが０．３５μｍ以下の場合であっても、外部電極の圧縮応力によりクラックが発生する現象を抑制することができる。したがって、誘電体層１１１の平均厚さが０．３５μｍ以下である場合に、本発明による信頼性向上効果がより顕著になることができる。

【0029】

誘電体層１１１の平均厚さは、上記第１及び第２内部電極１２１、１２２の間に配置される誘電体層１１１の平均厚さを意味することができる。誘電体層１１１の平均厚さは、本体１１０の長さ及び厚さ方向（Ｌ－Ｔ）の断面を１万倍率の走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で画像をスキャンして測定することができる。より具体的に、スキャンされた画像において、一つの誘電体層を長さ方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔の３０個の地点は容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の誘電体層に拡張して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。

【0030】

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａｃと、上記容量形成部Ａｃの第１方向の上部及び下部に形成されたカバー部１１２、１１３とを含むことができる。また、上記容量形成部Ａｃは、キャパシタの容量形成に寄与する部分であって、誘電体層１１１を間に挟んで複数の第１及び第２内部電極１２１、１２２を反復的に積層して形成することができる。

【0031】

カバー部１１２、１１３は、上記容量形成部Ａｃの第１方向の上部に配置される上部カバー部１１２及び上記容量形成部Ａｃの第１方向の下部に配置される下部カバー部１１３を含むことができる。

【0032】

上記上部カバー部１１２及び下部カバー部１１３は、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

【0033】

上記上部カバー部１１２及び下部カバー部１１３は内部電極を含まず、誘電体層１１１と同じ材料を含むことができる。すなわち、上記上部カバー部１１２及び下部カバー部１１３は、セラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

【0034】

一方、カバー部１１２、１１３の平均厚さは特に限定する必要はない。ただし、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の平均厚さは１５μｍ以下であってもよい。また、本発明の一実施形態によると、第１電極層１３１、１４１は、上記第３面及び第４面に連結された複数の内部電極の一端を全て覆うように配置され、且つ上記第１、第２、第５及び第６面に延びて配置されないため、カバー部の平均厚さが１５μｍ以下の場合であっても、積層型電子部品にクラックが発生することを抑制することができる。

【0035】

カバー部１１２、１１３の平均厚さは第１方向サイズを意味することができ、容量形成部Ａｃの上部又は下部において等間隔の５個の地点で測定したカバー部１１２、１１３の第１方向サイズを平均した値であることができる。

【0036】

また、上記容量形成部Ａｃの側面には、マージン部１１４、１１５が配置されることができる。マージン部１１４、１１５は、本体１１０の第５面５に配置されたマージン部１１４と、第６面６に配置されたマージン部１１５とを含むことができる。すなわち、マージン部１１４、１１５は、上記セラミック本体１１０の幅方向の両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に配置されることができる。

【0037】

マージン部１１４、１１５は、図３に示すように、上記本体１１０を幅－厚さ（Ｗ－Ｔ）方向に切断した断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）において第１及び第２内部電極１２１、１２２の両端と本体１１０の境界面との間の領域を意味することができる。

【0038】

マージン部１１４、１１５は、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成される箇所を除いて、導電性ペーストを塗布して内部電極を形成することにより形成されたものであってもよい。

【0039】

また、内部電極１２１、１２２による段差を抑制するために、積層後の内部電極が本体の第５及び第６面５、６に露出するように切断した後、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの両側面に第３方向（幅方向）に積層してマージン部１１４、１１５を形成することもできる。

【0040】

一方、マージン部１１４、１１５の幅は特に限定する必要はない。ただし、積層型電子部品の小型化及び高容量化をより容易に達成するために、マージン部１１４、１１５の平均幅は１５μｍ以下であってもよい。また、本発明の一実施形態によると、第１電極層１３１、１４１は、上記第３面及び第４面に連結された複数の内部電極の一端を全て覆うように配置され、且つ上記第１、第２、第５及び第６面に延びて配置されないため、マージン部１１４、１１５の平均幅が１５μｍ以下の場合であっても、外部電極焼成時、圧縮応力により積層型電子部品１００にクラックが発生することを抑制することができる。

【0041】

マージン部１１４、１１５の平均幅は、マージン部１１４、１１５の第３方向の平均サイズを意味することができ、容量形成部Ａｃの側面において等間隔の５個の地点で測定したマージン部１１４、１１５の第３方向サイズを平均した値であることができる。

【0042】

複数の内部電極１２１、１２２は、誘電体層１１１を間に挟んで交互に配置されることができる。複数の内部電極１２１、１２２は、第１及び第２内部電極１２１、１２２を含むことができる。第１及び第２内部電極１２１、１２２は、本体１１０を構成する誘電体層１１１を間に挟んで互いに対向するように交互に配置され、本体１１０の第３及び第４面３、４にそれぞれ連結されることができる。具体的に、第１内部電極１２１の一端は第３面に連結され、第２内部電極１２２の一端は第４面に連結されることができる。

【0043】

第１内部電極１２１は第４面４と離隔し、第３面３を介して露出し、第２内部電極１２２は第３面３と離隔し、第４面４を介して露出することができる。本体の第３面３には第１外部電極１３１が配置されて第１内部電極１２１と連結され、本体の第４面４には第２外部電極１３２が配置されて第２内部電極１２２と連結されることができる。

【0044】

すなわち、第１内部電極１２１は第２外部電極１３２とは連結されず、第１外部電極１３１と連結され、第２内部電極１２２は第１外部電極１３１とは連結されず、第２外部電極１３２と連結される。したがって、第１内部電極１２１は第４面４から一定距離離隔して形成され、第２内部電極１２２は第３面３から一定距離離隔して形成されることができる。

【0045】

このとき、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に分離されてもよい。本体１１０は、第１内部電極１２１が印刷されたセラミックグリーンシートと第２内部電極１２２が印刷されたセラミックグリーンシートとを交互に積層した後、焼成して形成することができる。

【0046】

内部電極１２１、１２２を形成する材料は特に限定されず、電気伝導性に優れた材料を使用することができる。例えば、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上を含むことができる。

【0047】

また、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上を含む内部電極用導電性ペーストをセラミックグリーンシートに印刷して形成することができる。上記内部電極用導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを使用することができるが、本発明はこれに限定されるものではない。

【0048】

一実施形態において、内部電極１２１、１２２はＮｉを含むことができる。この場合、後述する本発明の第１電極層１３１ａ、１３２ａに含まれた銅（Ｃｕ）と合金を形成するか、又は金属接合によって電気的連結性を向上させることができる。

【0049】

また、内部電極１２１、１２２の平均厚さは特に限定する必要はない。例えば、内部電極１２１、１２２の平均厚さは０．２μｍ以上２μｍ以下であってもよい。ただし、一般に、内部電極を０．６μｍ未満の厚さに薄く形成する場合、特に内部電極の厚さが０．３５μｍ以下の場合には、外部電極焼成時、圧縮応力により積層型電子部品１００にクラックが発生する可能性がさらに高くなる恐れがある。

【0050】

本発明の一実施形態によると、第１電極層１３１、１４１は、上記第３面及び第４面に連結された複数の内部電極の一端を全て覆うように配置され、且つ上記第１、第２、第５及び第６面に延びて配置されないため、内部電極１２１、１２２の平均厚さが０．３５μｍ以下の場合であっても、外部電極焼成時、圧縮応力により積層型電子部品１００にクラックが発生することを抑制することができる。

【0051】

したがって、内部電極１２１、１２２の厚さが平均０．３５μｍ以下である場合に、本発明による効果がより顕著になることができ、積層型電子部品の小型化及び高容量化をより容易に達成することができる。

【0052】

上記内部電極１２１、１２２の平均厚さｔｅは、内部電極１２１、１２２の平均厚さを意味することができる。内部電極１２１、１２２の平均厚さは、本体１１０の長さ及び厚さ方向（Ｌ－Ｔ）の断面を１万倍率の走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で画像をスキャンして測定することができる。より具体的に、スキャンされた画像において、一つの内部電極を長さ方向に等間隔の３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔の３０個の地点は容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の内部電極に拡張して平均値を測定すると、内部電極の平均厚さをさらに一般化することができる。

【0053】

外部電極１３０、１４０は、本体１１０の第３面３及び第４面４に配置されることができる。外部電極１３０、１４０は、本体１１０の第３及び第４面３、４にそれぞれ配置され、第１及び第２内部電極１２１、１２２とそれぞれ連結された第１及び第２外部電極１３０、１４０を含むことができる。

【0054】

本実施形態では、積層型電子部品１００が２つの外部電極１３０、１４０を有する構造を説明しているが、外部電極１３０、１４０の個数や形状などは内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。

【0055】

外部電極１３０、１４０のそれぞれは本体上に配置され、導電性金属を含む第１電極層１３１、１４１を含むことができる。第１電極層１３１、１４１は、本体の第３面及び第４面上に配置され、導電性金属を含んで内部電極と電気的連結性を確保する役割を果たすことができる。すなわち、第１電極層１３１、１４１は、本体１１０の第２方向の一面を介して交互に第３面及び第４面に連結される第１及び第２内部電極１２１、１２２とそれぞれ接触して直接的に連結されることにより、第１及び第２外部電極１３０、１４０と第１及び第２内部電極間の電気的導通を確保する。

【0056】

第１電極層１３１、１４１に含まれる導電性金属の種類は特に限定されない。上記導電性金属は、電気的連結性を向上させるために、第１及び第２内部電極１２１、１２２に含まれた金属と同じ金属を含むことができ、第１及び第２内部電極１２１、１２２に含まれた金属と合金を形成する金属を含むことができる。

【0057】

第１電極層は、導電性金属粉末及びガラスを含むペーストを本体上に塗布した後、焼成して形成することができる。上記ペーストを本体上に塗布する方法は特に限定されない。例えば、第１及び第２内部電極がそれぞれ露出する面をペーストにディッピング（ｄｉｐｐｉｎｇ）したり、当該面に電極シートを転写することで形成することができる。

【0058】

これにより、一実施形態において、第１電極層１３１、１４１は、上記導電性金属のほかにもガラスをさらに含むことができる。したがって、第１電極層１３１、１４１と本体１１０との結合力が向上することができる。

【0059】

一実施形態において、第１電極層１３１、１４１に含まれる導電性金属は銅（Ｃｕ）を含むことができる。これにより、第１及び第２内部電極１２１、１２２がニッケル（Ｎｉ）を含む場合、ニッケル（Ｎｉ）－銅（Ｃｕ）合金を形成して電気的連結性をさらに向上させることができる。

【0060】

従来は、第１電極層が第３面及び第４面上に配置され、且つ本体との結合力及び曲げ強度を向上させるために、本体の第１面、第２面、第５面及び第６面のうち少なくともいずれか一面上に延びて配置されるバンド部を含む試みがあった。

【0061】

しかし、第１電極層を焼成により形成する場合、バンド部の収縮による圧縮応力が本体に伝達され、本体に不均一な応力分布を形成する可能性がある。特に、第１電極層で覆われている本体の領域に応力が集中するため、第１電極層で覆われていない部分の応力との大きな差が生じる可能性がある。このように、本体に応力が不均一に集中する場合、積層型電子部品は曲げ応力を受けるようになってクラックが発生する可能性があり、樹脂及び銀（Ａｇ）を含む導電性接着剤によって基板に実装される場合、固着強度が低下する可能性がある。そこで、本発明では、第１電極層が本体上に配置される位置を調節して、本体の局所的な領域に応力が集中する現象を抑制するものとする。

【0062】

本発明の一実施形態による積層型電子部品の第１電極層１３１、１４１は、第３面３及び第４面４に連結された複数の内部電極の一端を全て覆うように配置され、且つ第１面、第２面、第５及び第６面に延びて配置されなくてもよい。すなわち、第１電極層１３１、１４１が第３面及び第４面上に配置されて複数の内部電極１２１、１２２との電気的連結性を確保し、第１電極層が第１面、第２面、第５面及び第６面上には配置されないため、焼成時の収縮による圧縮応力が本体に伝達される現象を抑制することができる。これにより、本体の局所的な領域に応力が集中する現象を防止し、クラックの発生を抑制し、固着強度を向上させることができる。

【0063】

図２を参照すると、一実施形態において、上記第１電極層１３１、１４１は、カバー部１１２、１１３を覆わないように配置されることができる。具体的に、上記第１電極層１３１、１４１は、複数の内部電極１２１、１２２の第１方向の最上端から第２方向に描かれた直線の延長線Ｅ１及び第１方向の最下端から第２方向に描かれた直線の延長線Ｅ２との間に配置されることができる。

【0064】

これにより、第１電極層を焼成する際に本体１１０の上部及び下部カバー部１１２、１１３に加わる応力を最小化し、本体１１０にクラックが発生することを抑制し、固着強度を向上させることができる。これに加えて、第１電極層１３１、１４１がカバー部を覆わないため、外部電極１３０、１４０が占める比重を最小化して積層型電子部品１００の単位体積当たりの容量を最大化することができる。

【0065】

図５は、図２に対応する本発明の一実施形態による積層型電子部品１００'の断面図である。図５を参照すると、一実施形態による積層型電子部品１００'の本体１１０は、第１面～第６面１、２、３、４、５、６の端部が収縮した形態であることができ、このような端部をコーナーと定義することができる。

【0066】

したがって、本体１１０は、第３面３と第１面１、第２面２、第５面５及び第６面６を連結する第１コーナーＣ１、第４面４と第１面１、第２面２、第５面５及び第６面６を連結する第２コーナーＣ２を含むことができる。このような第１及び第２コーナーは、第１面～第６面の端部が焼成過程で収縮したり、研磨工程等によってラウンド形状を有することができる。

【0067】

一実施形態による積層型電子部品１００'は、本体１１０の第３及び第４面３、４上に配置される外部電極１３０'、１４０'を含み、上記外部電極１３０'、１４０'は上記本体１１０上に配置され、導電性金属を含む第１電極層１３１'、１４１'を含み、上記第１電極層１３１'、１４１'は上記第３面及び第４面に連結された複数の内部電極の一端を全て覆うように配置され、且つ上記第１、第２、第５及び第６面に延びて配置されず、本体１１０の第１及び第２コーナーＣ１、Ｃ２を覆わないように配置されることができる。

【0068】

これにより、外部電極１３０'，１４０'が占める比重を減らして積層型電子部品１００'の適切な単位体積当たりの容量を確保するとともに、本体のコーナーに応力が集中する現象を緩和し、積層型電子部品１００'にクラックが発生することを緩和することができる。

【0069】

図６は、図２に対応する本発明の一実施形態による積層型電子部品１００''の断面図である。図６を参照すると、一実施形態による積層型電子部品１００''は、本体１１０の第３及び第４面３、４上に配置される外部電極１３０''、１４０''を含み、上記外部電極１３０''、１４０''は、上記本体１１０上に配置され、導電性金属を含む第１電極層１３１''、１４１''を含み、上記第１電極層１３１''、１４１''は、上記第３面及び第４面に連結された複数の内部電極の一端を全て覆うように配置され、且つ上記第１、第２、第５及び第６面に延びて配置されず、本体１１０の第１コーナー及び第２コーナーＣ１、Ｃ２を覆うように配置されることができる。本体のコーナーは、上述したように、本体の第１面～第６面の端部が焼成過程で収縮したり、研磨工程によって形成されるため、誘電体の微細構造の緻密性が弱い可能性がある。また、コーナー部は、複数の内部電極１２１、１２２の最上端に配置された内部電極及び最下端に配置された内部電極の最も近くに配置されるため、水分がコーナーを介して浸透する場合、積層型電子部品の信頼性に悪影響を及ぼす恐れがある。

【0070】

一実施形態による積層型電子部品１００''は、第１電極層１３１''、１４１''が本体の第１及び第２コーナーを覆うように配置されることにより、水分浸透に弱い本体のコーナーを完全に覆って積層型電子部品１００''の耐湿信頼性を向上させながらも、第１面、第２面、第５面及び第６面上には第１電極層１３１''、１４１''が配置されないため、局所的な領域の応力集中を緩和してクラックの発生を抑制することができる。

【0071】

第２電極層１３２、１４２は上記第１電極層上に配置され、銀（Ａｇ）を含み、さらにパラジウム（Ｐｄ）を含むことができる。第２電極層は、酸化を防止し、水分及び水素の浸透を防ぐ役割を果たすことができる。また、第２電極層は銀（Ａｇ）を含むため、錫（Ｓｎ）を含む半田なしでも銀（Ａｇ）及び樹脂を含む導電性接着剤によって基板に実装されることができる。これにより、高温－低温サイクルにおいて、外部電極と半田との熱膨張率の差によるストレスにより半田クラックが発生するという問題点を解決することができる。

【0072】

一方、第２電極層が銀（Ａｇ）のみで構成されるか、銀（Ａｇ）の含量が高くなる場合、イオンマイグレーションが発生するという問題点が発生する可能性がある。したがって、第２電極層１３２、１４２は、パラジウム（Ｐｄ）をさらに含むことにより、イオンマイグレーションの発生を抑制することができ、上記パラジウム（Ｐｄ）はイオンマイグレーションを防止可能な他の金属、例えば、白金（Ｐｔ）や金（Ａｕ）等と代替又は混合されてもよい。

【0073】

第２電極層１３２、１４２は第１電極層上に配置され、且つ本体１１０の第１面、第２面、第５面及び第６面の一部上に延びて配置されることができる。これにより、積層型電子部品１００の耐湿信頼性を向上させることができ、曲げ強度を向上させ、基板に実装する際に外部曲げ応力から積層型電子部品１００を保護することができる。

【0074】

一実施形態において、第２電極層１３２、１４２はガラスをさらに含むことができる。ガラスはペーストを塗布及び焼成して第２電極層１３２、１４２を形成する際、銀（Ａｇ）及びパラジウム（Ｐｄ）の金属の焼結速度を制御し、焼結時に本体１１０に加わる応力を緩和し、基板との接着性を確保する役割を果たすことができる。

【0075】

ガラス成分は、酸化物が混合された組成であってもよく、特に限定されるものではないが、ケイ素酸化物、ホウ素酸化物、アルミニウム酸化物、遷移金属酸化物、アルカリ金属酸化物及びアルカリ土類金属酸化物からなる群から選択された一つ以上であってもよい。上記遷移金属は、亜鉛（Ｚｎ）、チタン（Ｔｉ）、バナジウム（Ｖ）、マンガン（Ｍｎ）、鉄（Ｆｅ）及びニッケル（Ｎｉ）からなる群から選択され、上記アルカリ金属は、リチウム（Ｌｉ）、ナトリウム（Ｎａ）及びカリウム（Ｋ）からなる群から選択され、上記アルカリ土類金属は、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）及びバリウム（Ｂａ）からなる群から選択された一つ以上であってもよい。

【0076】

第２電極層１３２、１４２は銀（Ａｇ）粒子を含み、パラジウム（Ｐｄ）粒子、白金（Ｐｔ）粒子及び金（Ａｕ）粒子のうち一つ以上をさらに含み、これに加えて、ガラスを含む導電性ペーストを第１電極層１３１、１３２及び本体の一部上に塗布した後、焼成して形成することができる。このとき、第１電極層及び第２電極層は同時に焼成されてもよいが、これに限定されるものではない。

【0077】

第２電極層１３２、１４２を形成する導電性ペーストに含まれるガラスの含量は、導電性ペーストの総重量に対して１０ｗｔ％以上３０ｗｔ％以下であってもよい。これにより、ガラスの含量が導電性ペーストの総重量に対して１０ｗｔ％未満の場合、焼成時に本体との接着力が弱くて固着強度が弱くなるという問題点、並びに３０ｗｔ％を超える場合、ガラスの含量が過剰となって焼成後に第２電極層にガラスビーズが発生するという問題点を解決することができる。

【0078】

一方、第２電極層１３２、１４２を焼成した後の断面において、第２電極層に含まれたガラスが占める面積は、銀（Ａｇ）粒子を含み、パラジウム（Ｐｄ）粒子、白金（Ｐｔ）粒子及び金（Ａｕ）粒子のような導電性金属粒子が占める面積に対して１／１０以上１／３０以下であってもよい。これにより、第２電極層の断面においてガラスが占める面積が導電性金属の面積に対して１／１０未満の場合、焼成時に本体との接着力が弱くて固着強度が弱くなるという問題を解決することができ、３／１０を超える場合、ガラスの含量が過剰となって焼成後に第２電極層にガラスビーディングが発生するという問題点を解決することができる。

【0079】

第２電極層に含まれるガラス及び導電性金属又は導電性金属粒子は、成分の差によりＥＤＳ分析を通じて区分することができる。ガラスと導電性金属粒子は、相対的な明暗比較が可能な走査電子顕微鏡（ＳＥＭ）のＢＳＥ（Ｂａｃｋ ｓｃａｔｔｅｒｅｄ ｅｌｅｃｔｒｏｎ）画像をＥＤＳ分析を通じて区分することもできる。

【0080】

したがって、積層型電子部品の幅方向の中央部で切断した長さ－厚さ方向の断面（Ｌ－Ｔ断面）において、本体の第３面又は第４面上に配置された第２電極層の厚さ方向の中心を基準にして長さ×厚さ＝１０μｍ×１０μｍの領域のＢＳＥ画像をピクセル（ｐｉｘｅｌ）ベースで明暗及び色を相対的に比較した画像に変換し、ＥＤＳ内のプログラムを通じてガラスの面積と導電性金属の面積を測定することにより計算することができる。

【0081】

一方、第１電極層１３１、１４１及び第２電極層１３２、１４２の成分は、ＳＥＭ－ＥＤＳ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ－Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて観察した画像から算出したものであってもよい。具体的に、積層型電子部品を幅方向（第３方向）の中央の位置まで研磨して長さ方向及び厚さ方向の断面（Ｌ－Ｔ断面）を露出させた後、本体の第３面又は第４面上に配置された第１及び第２電極層を厚さ方向の中心を基準にして長さ×厚さ＝１０μｍ×１０μｍの領域をＥＤＳ分析を通じて第１及び第２電極層に含まれた各元素の成分、ａｔ％及びｗｔ％を測定することができる。

【0082】

図７は、図２に対応する本発明の一実施形態による積層型電子部品において応力を測定する領域を概略的に示す断面図である。図７を参照すると、一実施形態による積層型電子部品１００''の本体１１０は、上記誘電体層を間に挟んで交互に配置される複数の内部電極を含んで容量が形成される容量形成部Ａｃ及び上記容量形成部の第１方向の上部及び下部に配置されるカバー部を１１２、１１３を含み、上記カバー部１１２、１１３のうち、上記第２電極層で覆われている領域Ａで測定した平均残留応力の値をＳａ、上記第２電極層で覆われていない領域Ｂで測定した平均残留応力の値をＳｂとするとき、｛（Ｓａ－Ｓｂ）／Ｓｂ｝×１００は０．１０以下であってもよい。

【0083】

これにより、本体１１０のカバー部１１２、１１３の一部に応力が集中する現象を最小化して、積層型電子部品１００''にクラックが発生する現象を抑制することができる。

【0084】

このとき、第２電極層で覆われている領域Ａは、幅方向の中央部で切断した長さ－厚さ方向の断面（Ｌ－Ｔ断面）において、第２電極層で覆われたカバー部の中央部領域を意味することができ、第２電極層で覆われていない領域Ｂは、第２電極層に覆われていないカバー部の中央部領域を意味することができる。また、Ｓａ及びＳｂは、Ａ及びＢの各領域の任意の５個の地点でラマンシフト（Ｒａｍａｎ Ｓｈｉｆｔ）分析を通じて測定された平均値であってもよい。

【0085】

積層型電子部品の特定領域に残留応力が発生する場合、高圧相転移が発生し、ラマンスペクトルで分析すると、ラマン移動（Ｒａｍａｎ Ｓｈｉｆｔ）現象を観察することができる。このとき、残留応力が減少する場合、ラマン移動が減少し、残留応力が増加する場合にはラマン移動が増加する傾向があるため、ラマン移動の大きさによって各領域の残留応力値を測定することができる。

【0086】

積層型電子部品１００のサイズは特に限定する必要はない。ただし、小型化及び高容量化を同時に達成するためには、誘電体層及び内部電極の厚さを薄くして積層数を増加させなければならないため、０６０３（長さ×幅、０．６ｍｍ×０．３ｍｍ）以下のサイズを有する積層型電子部品１００であるとき、本発明による固着強度の向上効果がより顕著になることができる。

【0087】

したがって、製造誤差、外部電極のサイズ等を考慮すると、積層型電子部品１００の長さが０．６６ｍｍ以下、幅が０．３３ｍｍ以下である場合、本発明による固着強度の向上効果がより顕著になることができる。ここで、積層型電子部品１００の長さは、積層型電子部品１００の第２方向の最大サイズを意味し、積層型電子部品１００の幅は、積層型電子部品１００の第３方向の最大サイズを意味することができる。

【0088】

（実施例）
下記の表１は、第１電極層が配置される領域を変化させながら、絶縁抵抗の劣化、応力変化、クラック発生率、基板実装後の固着強度を測定及び評価して示したものである。

【0089】

第１電極層が配置される領域は、第１電極層が本体の第３面及び第４面に連結された複数の内部電極の一端を完全に覆わず、部分的に覆うように配置された場合（試験番号１）、第１電極層が本体の第３面及び第４面に連結された複数の内部電極の一端を全て覆うように配置され、且つ第１、第２、第５及び第６面に延びて配置されない場合（試験番号２）、第１電極層の本体の第３面及び第４面に連結された複数の内部電極の一端を全て覆うように配置され、且つ第１、第２、第５及び第６面に延びて配置される場合（試験番号３）に分けて上記測定及び評価を行った。

【0090】

絶縁抵抗（ＩＲ、Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ）の劣化は８５８５試験で測定する。８５℃／湿度８５％の環境で１－１．５Ｖの電圧を１５－３０ｈｒの間印加したとき、既存のチップより１／３ｏｒｄｅｒ以下に低下すると、ＮＧと判定する。１００個の試料に対して１個以上であるときにＩＲ劣化特性をＮＧと見なす。

【0091】

応力変化は積層型電子部品を幅方向（第３方向）の中央の位置まで研磨して長さ方向及び厚さ方向の断面（Ｌ－Ｔ断面）を露出させた後、第２電極層に覆われているカバー部の中央部領域Ａの任意の５個の地点、第２電極層に覆われていない領域の中央部領域Ｂの任意の５個の地点でラマンシフト（Ｒａｍａｎ Ｓｈｉｆｔ）分析を通じて平均残留応力Ｓａ、Ｓｂをそれぞれ計算し、｛（Ｓａ－Ｓｂ）／Ｓｂ｝×１００の値を計算した。

【0092】

クラック発生の有無は、試験番号当たり積層型電子部品サンプル１００個の幅及び厚さ方向の断面（Ｗ－Ｔ断面）を外部電極が剥離するまで研磨した後、走査電子顕微鏡又は光学顕微鏡によって観察し、クラックの有無を確認した。

【0093】

実装後の固着強度は、各試験番号当たり基板に実装された積層型電子部品サンプル１００個に対して、－５５℃～＋１２５℃（Ｍｉｎ．／Ｍａｘ．ｔｅｍｐｅｒａｔｕｒｅで各３０ｍｉｎ保持）のｔｅｍｐｅｒａｔｕｒｅ ｃｙｃｌｅ後、Ｓｈｅａｒ ｔｅｓｔで２ｍｍ以上の変形が発生するまでの最大力を測定して平均値をとった。

【0094】

【表1】

【0095】

試験番号１の場合、本体の局所的な領域に応力が集中しないためクラックが発生せず、実装後の固着強度が良好であるが、第１及び第２内部電極１２１、１２２と第１電極層１３１、１４１との間のニッケル（Ｎｉ）－銅（Ｃｕ）合金の形成が少なく、電気的連結性が不足するため、ＩＲ劣化が発生したことが確認できる。

【0096】

試験番号２の場合、第１電極層１３１、１４１が本体の第１面、第２面、第５面及び第６面を覆わないように配置されるため、本体の局所的な領域に応力が集中しないためクラックが発生せず、実装後の固着強度に優れていることが確認できる。また、第１及び第２内部電極１２１、１２２のニッケル（Ｎｉ）と第１電極層の銅（Ｃｕ）が相互拡散して十分にニッケル（Ｎｉ）－銅（Ｃｕ）合金を形成するため、電気的連結性に優れ、ＩＲ劣化が発生しないことが確認できる。

【0097】

試験番号３の場合、第１電極層が本体の第１面、第２面、第５面及び第６面のうち少なくともいずれか一面以上を覆うように配置されるため、本体の局所的な領域に応力が集中し、応力変化が０．１８％であることが確認でき、これにより本体１１０にクラックが発生する現象を抑制することができず、基板に実装する時に固着強度が低下することが確認できる。

【0098】

したがって、本発明の一実施形態による積層型電子部品は、第１電極層が本体の第３面及び第４面に連結された複数の内部電極の一端を全て覆うように配置され、且つ第１面、第２面、第５面及び第６面には延びて配置されないようにすることで、本体の局所的な領域に応力が集中する現象を抑制し、クラックの発生を防止し、基板に実装される場合、固着強度を向上させ、内部電極との十分な電気的連結性の確保によってＩＲ劣化を防止することができる。

【0099】

以上のように、本発明の実施形態について詳細に説明したが、本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当該技術分野の通常の知識を有する者によって様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。

【0100】

また、本発明で使用された「一実施形態」という表現は、互いに同じ実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかし、上記に提示された一実施形態は、他の一実施形態の特徴と結合して実現されることを排除しない。例えば、特定の一実施形態で説明された事項が他の一実施形態に説明されていなかったとしても、他の一実施形態においてその事項と反対又は矛盾する説明がない限り、他の一実施形態に係る説明として理解されることができる。

【0101】

本発明で使用された用語は、単に一実施形態を説明するために使用されたものであって、本発明を限定しようとする意図ではない。このとき、単数の表現は、文脈上明らかに異なる意味ではない限り、複数の表現を含む。

【符号の説明】

【0102】

１００：積層型電子部品
１１０：本体
１１１：誘電体層
１１２、１１３：カバー部
１１４、１１５：マージン部
１２１、１２２：第１及び第２内部電極
１３０、１４０：第１及び第２外部電極
１３１、１４１：第１電極層
１３２、１４２：第２電極層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】