(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023099412
(43)【公開日】2023-07-13
(54)【発明の名称】積層型電子部品
(51)【国際特許分類】
H01G 4/30 20060101AFI20230706BHJP
【FI】
H01G4/30 201G
H01G4/30 201F
H01G4/30 516
H01G4/30 513
【審査請求】未請求
【請求項の数】16
【出願形態】OL
(21)【出願番号】P 2022063596
(22)【出願日】2022-04-06
(31)【優先権主張番号】10-2021-0194081
(32)【優先日】2021-12-31
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ-メカニックス カンパニーリミテッド.
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人RYUKA国際特許事務所
(72)【発明者】
【氏名】キム、ヒェ ウォン
(72)【発明者】
【氏名】オー、ウォン クエン
(72)【発明者】
【氏名】リー、チェ ドン
(72)【発明者】
【氏名】キム、オグ スーン
(72)【発明者】
【氏名】パク、ジュン ウォン
【テーマコード(参考)】
5E001
5E082
【Fターム(参考)】
5E001AB03
5E001AC09
5E001AE01
5E001AE02
5E001AE03
5E001AF03
5E001AH07
5E082AA01
5E082AB03
5E082BC35
5E082EE04
5E082EE23
5E082EE35
5E082FF05
5E082FG04
5E082FG26
5E082FG46
5E082GG10
5E082GG11
5E082GG28
5E082JJ03
5E082JJ12
5E082JJ23
(57)【要約】 (修正有)
【課題】メッキ過程で発生する水素ガスがチップ内に浸透することを防ぎ、誘電体層の絶縁抵抗劣化を防止する。
【解決手段】積層型電子部品100は、誘電体層111及び内部電極121、122を含む本体110と、本体110上に配置され、内部電極121,122と連結される外部電極131、132と、を含む。外部電極131、132は、本体110上に配置され、Cu及びガラスを含む第1電極層131a、132a、第1電極層131a、132a上に配置され、Ni及びCuを含む第2電極層131b、132b及び第2電極層131b、132b上に配置され、Ni及びガラスを含む第3電極層131c、132cを含む。
【選択図】
図2
【特許請求の範囲】
【請求項1】
誘電体層及び内部電極を含む本体と、
前記本体上に配置され、前記内部電極と連結される外部電極とを含み、
前記外部電極は、
前記本体上に配置され、Cu及びガラスを含む第1電極層、
前記第1電極層上に配置され、Ni及びCuを含む第2電極層、及び
前記第2電極層上に配置され、Ni及びガラスを含む第3電極層を含む、
積層型電子部品。
【請求項2】
前記第2電極層の平均厚さは、1μm以上10μm以下である、請求項1に記載の積層型電子部品。
【請求項3】
前記第2電極層をなす原子の総モル数に対するNi原子及びCu原子のモル数の和は、0.95以上である、請求項1に記載の積層型電子部品。
【請求項4】
前記第2電極層は、Cu-Ni合金を含む、請求項1に記載の積層型電子部品。
【請求項5】
前記Cu-Ni合金は、Cu0.3Ni0.7、Cu0.5Ni0.5、Cu0.7Ni0.3及びCu0.9Ni0.1のうち一つ以上である、請求項4に記載の積層型電子部品。
【請求項6】
前記第2電極層は、XRDで分析する時に、最大ピークがCuの最大ピークとNiの最大ピークとの間に存在する、請求項4に記載の積層型電子部品。
【請求項7】
前記第2電極層は、実質的にCu-Ni合金からなる、請求項1に記載の積層型電子部品。
【請求項8】
前記第1電極層と前記内部電極が接する領域にCu及びNiを含む合金が配置される、請求項1に記載の積層型電子部品。
【請求項9】
前記積層型電子部品の第2及び第3方向断面において、
前記第1電極層と第2電極層との境界で第1電極層の全体長さをE1、第2電極層の全体長さをE2とするとき、E2/E1の平均値は0.9以上である、請求項1に記載の積層型電子部品。
【請求項10】
前記第3電極層上に配置されるメッキ層をさらに含む、請求項1に記載の積層型電子部品。
【請求項11】
前記メッキ層は、Snメッキ層である、請求項10に記載の積層型電子部品。
【請求項12】
前記メッキ層は、前記第3電極層上に配置されるNiメッキ層及び前記Niメッキ層上に配置されるSnメッキ層を含む、請求項10に記載の積層型電子部品。
【請求項13】
前記第3電極層の平均厚さは、前記第1電極層の平均厚さより厚い、請求項1に記載の積層型電子部品。
【請求項14】
前記第3電極層の平均厚さは、前記第1電極層の平均厚さの1.1倍以上1.5倍以下である、請求項13に記載の積層型電子部品。
【請求項15】
前記内部電極の平均厚さは、0.35μm以下である、請求項1に記載の積層型電子部品。
【請求項16】
前記誘電体層の平均厚さは、0.35μm以下である、請求項1に記載の積層型電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層型電子部品に関するものである。
【背景技術】
【0002】
積層型電子部品の一つである積層セラミックキャパシタ(MLCC:Multi-Layered Ceramic Capacitor)は、液晶表示装置(LCD:Liquid Crystal Display)及びプラズマ表示装置パネル(PDP:Plasma Display Panel)などの映像機器、コンピュータ、スマートフォン及び携帯電話などの様々な電子製品の印刷回路基板に装着されて電気を充電または放電させる役割をするチップ形態のコンデンサである。
【0003】
かかる積層セラミックキャパシタは、小型でかつ高容量が保障され実装が容易であるという長所により多様な電子装置の部品として使用されることができる。コンピュータ、モバイル機器などの各種の電子機器が小型化、高出力化されることにより、積層セラミックキャパシタに対する小型化及び高容量化の要求が増大している。
【0004】
また、最近、自動車用電装部品に対する業界の関心が高まることで、積層セラミックキャパシタも自動車あるいはインフォテインメントシステムに使用されるために高信頼性特性が要求されている。
【0005】
外部電極の観点から、Hermetic sealingを保証する薄膜化の実現と、チップ内部への異物、水分及びガスの浸透を防止する耐湿特性の改善は非常に重要な課題である。
【0006】
耐湿特性が充分に確保できない場合、内部電極と誘電体層間の結合力が低下し、ショート率の増加、クラックの発生、絶縁抵抗(IR:Insulation resistance)の劣化などの問題点が発生し得る。
【0007】
耐湿特性を劣化させる主要原因の一つとして、メッキ過程で発生する水素ガスがチップ内に浸透する場合、電圧印加時に誘電体層の絶縁抵抗が劣化するおそれがある。
【0008】
従って、チップ内部に水素が流入することを防ぐための方案が必要な実情である。
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明のいくつかの目的の一つは、信頼性が向上された積層型電子部品を提供することである。
【0010】
但し、本発明の目的は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解できるであろう。
【課題を解決するための手段】
【0011】
本発明の一実施形態による積層型電子部品は、誘電体層及び内部電極を含む本体と、上記本体上に配置され、上記内部電極と連結される外部電極とを含み、上記外部電極は、上記本体上に配置され、Cu及びガラスを含む第1電極層、上記第1電極層上に配置され、Ni及びCuを含む第2電極層、及び上記第2電極層上に配置され、Ni及びガラスを含む第3電極層を含む。
【発明の効果】
【0012】
本発明のいくつかの効果の一つとして、外部電極が第1電極層、第2電極層及び第3電極層を有し、第2電極層がCu及びNiを含むことにより積層型電子部品の信頼性を向上させることができる。
【0013】
但し、本発明の多様でかつ有益な長所及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解できるであろう。
【図面の簡単な説明】
【0014】
【
図1】本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものである。
【
図2】
図1のI-I'線に沿った断面図を概略的に示したものである。
【
図3】
図1のII-II'線に沿った断面図を概略的に示したものである。
【
図4】
図1の本体を分解して概略的に示した分解斜視図である。
【
図5】Micro X-ray diffractionを利用してCu、Ni及びそれらの合金のピークを観察したグラフである。
【
図6】
図1の変形例による積層型電子部品のI-I'線に沿った断面図を概略的に示したものである。
【
図7】
図1の他の変形例による積層型電子部品のI-I'線に沿った断面図を概略的に示したものである。
【発明を実施するための形態】
【0015】
以下、具体的な実施形態及び添付の図面を参照して、本発明の実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(又は強調表示や簡略化表示)がされることがあり、図面上に同一符号で示される要素は同一要素である。
【0016】
尚、図面において本発明を明確に説明するために説明と関係ない部分は省略し、図示した各構成の大きさ及び厚さは、説明の便宜のために任意で示したものであるため、本発明は必ずしも図示により限定されない。また、同一の思想の範囲内の機能が同一である構成要素は、同一の参照符号を用いて説明することができる。さらに、明細書全体において、ある部分がある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【0017】
図面において、第1方向は厚さ(T)方向、第2方向は長さ(L)方向、第3方向は幅(W)方向と定義することができる。
【0018】
図1は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものである。
【0019】
図2は、
図1のI-I'線に沿った断面図を概略的に示したものである。
【0020】
図3は、
図1のII-II'線に沿った断面図を概略的に示したものである。
【0021】
図4は、
図1の本体を分解して概略的に示した分解斜視図である。
【0022】
以下、
図1~
図4を参照して、本発明の一実施形態による積層型電子部品100について詳しく説明する。
【0023】
本発明の一実施形態による積層型電子部品100は、誘電体層111及び内部電極121、122を含む本体110と、上記本体上に配置され、上記内部電極と連結される外部電極131、132とを含み、上記外部電極は、上記本体上に配置され、Cu及びガラスを含む第1電極層131a、132a、上記第1電極層上に配置され、Ni及びCuを含む第2電極層131b、132b、及び上記第2電極層上に配置され、Ni及びガラスを含む第3電極層131c、132cを含むことができる。
【0024】
本体110は、誘電体層111及び内部電極121、122が交互に積層されている。
【0025】
本体110の具体的な形状に特に制限はないが、図示のように、本体110は六面体形状であるかこれと類似した形状からなることができる。焼成過程で本体110に含まれたセラミック粉末の収縮により、本体110は、完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。
【0026】
本体110は、第1方向に互いに対向する第1及び第2面1、2、上記第1及び第2面1、2と連結され、第2方向に互いに対向する第3及び第4面3、4、第1及び第2面1、2と連結され、第3及び第4面3、4と連結され、第3方向に互いに対向する第5及び第6面5、6を有することができる。
【0027】
本体110を形成する複数の誘電体層111は、焼成された状態であり、隣接する誘電体層111間の境界は、走査型電子顕微鏡(SEM:Scanning Electron Microscope)を利用せずには確認し難い程度に一体化されることができる。
【0028】
本発明の一実施形態によると、上記誘電体層111を形成する原料は、十分な静電容量が得られる限り、特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム系材料などを使用することができる。上記チタン酸バリウム系材料は、BaTiO3系セラミック粉末を含むことができ、上記セラミック粉末の例示として、BaTiO3、BaTiO3にCa(カルシウム)、Zr(ジルコニウム)などが一部固溶された(Ba1-xCax)TiO3(0<x<1)、Ba(Ti1-yCay)O3(0<y<1)、(Ba1-xCax)(Ti1-yZry)O3(0<x<1、0<y<1)またはBa(Ti1-yZry)O3(0<y<1)などが挙げられる。
【0029】
また、上記誘電体層111を形成する原料は、チタン酸バリウム(BaTiO3)などのパウダーに、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、結合剤、分散剤などが添加されることができる。
【0030】
一方、誘電体層111の平均厚さ(td)は、特に限定する必要はない。
【0031】
但し、一般的に誘電体層を0.6μm未満の厚さで薄く形成する場合、特に誘電体層の厚さが0.35μm以下の場合は信頼性が低下するおそれがあった。
【0032】
本発明の一実施形態によると、第2電極層131b、132bがNi及びCuを含むことにより、メッキ液、水分、水素などが本体110の内部に浸透することを抑制して信頼性を向上させることができるため、誘電体層111の平均厚さが0.35μm以下の場合も優れた信頼性を確保することができる。
【0033】
したがって、誘電体層111の平均厚さが0.35μm以下の場合に、本発明による信頼性の向上効果がより顕著になることができる。
【0034】
上記誘電体層111の平均厚さ(td)は、上記第1及び第2内部電極121、122の間に配置される誘電体層111の平均厚さを意味することができる。
【0035】
誘電体層111の平均厚さは、本体110の長さ及び厚さ方向(L-T)断面を1万倍率の走査型電子顕微鏡(SEM、Scanning Electron Microscope)でイメージをスキャンして測定することができる。より具体的に、スキャンされたイメージにおいて一つの誘電体層を長さ方向に等間隔である30個の地点でその厚さを測定して平均値を測定することができる。上記等間隔である30個の地点は、容量形成部Acで指定されることができる。また、かかる平均値測定を10個の誘電体層に拡張して平均値を測定すれば、誘電体層の平均厚さをさらに一般化することができる。
【0036】
本体110は、本体110の内部に配置され、誘電体層111を挟んで互いに対向するように配置される第1内部電極121及び第2内部電極122を含んで容量が形成される容量形成部Acと、上記容量形成部Acの第1方向上部及び下部に形成されたカバー部112、113を含むことができる。
【0037】
また、上記容量形成部Acは、キャパシタの容量形成に寄与する部分であり、誘電体層111を挟んで複数の第1及び第2内部電極121、122を繰り返し積層して形成されることができる。
【0038】
カバー部112、113は、上記容量形成部Acの第1方向上部に配置される上部カバー部112、及び上記容量形成部Acの第1方向下部に配置される下部カバー部113を含むことができる。
【0039】
上記上部カバー部112及び下部カバー部113は、単一誘電体層または2個以上の誘電体層を容量形成部Acの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割をすることができる。
【0040】
上記上部カバー部112及び下部カバー部113は、内部電極を含まず、誘電体層111と同一の材料を含むことができる。
【0041】
即ち、上記上部カバー部112及び下部カバー部113は、セラミック材料を含むことができ、例えばチタン酸バリウム(BaTiO3)系セラミック材料を含むことができる。
【0042】
一方、カバー部112、113の平均厚さは特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部112、113の平均厚さ(tp)は15μm以下であることができる。また、本発明の一実施形態によると、第2電極層131b、132bがNi及びCuを含むことにより、メッキ液、水分、水素などが本体110の内部に浸透することを抑制して信頼性を向上させることができるため、カバー部112、113の平均厚さ(tp)が15μm以下の場合も優れた信頼性を確保することができる。
【0043】
カバー部112、113の平均厚さ(tp)は、第1方向大きさを意味することができ、容量形成部Acの上部または下部において等間隔の5個の地点において測定したカバー部112、113の第1方向大きさを平均した値であることができる。
【0044】
また、上記容量形成部Acの側面にはマージン部114、115が配置されることができる。
【0045】
マージン部114、115は、本体110の第5面5に配置されたマージン部114と第6面6に配置されたマージン部115を含むことができる。即ち、マージン部114、115は、上記セラミック本体110の幅方向両端面(end surfaces)に配置されることができる。
【0046】
マージン部114、115は、
図3に示すように、上記本体110を幅-厚さ(W-T)方向に切った断面(cross-section)において、第1及び第2内部電極121、122の両末端と本体110の境界面間の領域を意味することができる。
【0047】
マージン部114、115は、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割をすることができる。
【0048】
マージン部114、115は、セラミックグリーンシート上にマージン部が形成される所を除き、導電性ペーストを塗布して内部電極を形成することで形成されることができる。
【0049】
また、内部電極121、122による段差を抑制するために、積層後に内部電極が本体の第5及び第6面5、6で露出するように切断した後、単一誘電体層または2個以上の誘電体層を容量形成部Acの両側面に第3方向(幅方向)に積層してマージン部114、115を形成することもできる。
【0050】
一方、マージン部114、115の幅は特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、マージン部114、115の平均幅は15μm以下であることができる。また、本発明の一実施形態によると、第2電極層131b、132bがNi及びCuを含むことにより、メッキ液、水分、水素などが本体110の内部に浸透することを抑制して信頼性を向上させることができるため、マージン部114、115の平均幅が15μm以下の場合も優れた信頼性を確保することができる。
【0051】
マージン部114、115の平均幅はマージン部114、115の第3方向平均大きさを意味することができ、容量形成部Acの側面において等間隔の5個の地点において測定したマージン部114、115の第3方向大きさを平均した値であることができる。
【0052】
内部電極121、122は、誘電体層111と交互に積層されることができる。
【0053】
内部電極121、122は、第1及び第2内部電極121、122を含むことができる。第1及び第2内部電極121、122は、本体110を構成する誘電体層111を挟んで互いに対向するように交互に配置され、本体110の第3及び第4面3、4にそれぞれ露出することができる。
【0054】
第1内部電極121は、第4面4と離隔し第3面3を通じて露出し、第2内部電極122は、第3面3と離隔し第4面4を通じて露出することができる。本体の第3面3には第1外部電極131が配置され第1内部電極121と連結され、本体の第4面4には第2外部電極132が配置され第2内部電極122と連結されることができる。
【0055】
即ち、第1内部電極121は、第2外部電極132とは連結されず第1外部電極131と連結され、第2内部電極122は、第1外部電極131とは連結されず第2外部電極132と連結される。よって、第1内部電極121は、第4面4で一定距離離隔して形成され、第2内部電極122は、第3面3で一定距離離隔して形成されることができる。
【0056】
この時、第1及び第2内部電極121、122は、中間に配置された誘電体層111によって互いに電気的に分離することができる。
【0057】
本体110は、第1内部電極121が印刷されたセラミックグリーンシートと第2内部電極122が印刷されたセラミックグリーンシートとを交互に積層した後、焼成して形成することができる。
【0058】
内部電極121、122を形成する材料は、特に制限されず、電気伝導性に優れた材料を使用することができる。例えば、内部電極121、122は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、金(Au)、白金(Pt)、スズ(Sn)、タングステン(W)、チタン(Ti)及びこれらの合金のうち一つ以上を含むことができる。
【0059】
また、内部電極121、122は、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)、金(Au)、白金(Pt)、スズ(Sn)、タングステン(W)、チタン(Ti)及びこれらの合金のうち一つ以上を含む内部電極用導電性ペーストをセラミックグリーンシートに印刷して形成することができる。上記内部電極用導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを使用することができ、本発明がこれに限定されるものではない。
【0060】
一方、内部電極121、122の平均厚さ(te)は特に限定する必要はない。
【0061】
但し、一般的に内部電極を0.6μm未満の厚さで薄く形成する場合、特に内部電極の厚さが0.35μm以下の場合は、信頼性が低下するおそれがあった。
【0062】
本発明の一実施形態によると、第2電極層131b、132bがNi及びCuを含むことにより、メッキ液、水分、水素などが本体110の内部に浸透することを抑制して信頼性を向上させることができるため、内部電極121、122の平均厚さが0.35μm以下の場合も優れた信頼性を確保することができる。
【0063】
したがって、内部電極121、122の厚さが平均0.35μm以下の場合に本発明による効果がより顕著になることができ、セラミック電子部品の小型化及び高容量化をより容易に達成することができる。
【0064】
上記内部電極121、122の平均厚さ(te)は、内部電極121、122の平均厚さを意味することができる。
【0065】
内部電極121、122の平均厚さは、本体110の長さ及び厚さ方向(L-T)断面を1万倍率の走査型電子顕微鏡(SEM、Scanning Electron Microscope)でイメージをスキャンして測定することができる。より具体的に、スキャンされたイメージにおいて、一つの内部電極を長さ方向に等間隔である30個の地点でその厚さを測定して、平均値を測定することができる。上記等間隔である30個の地点は、容量形成部Acで指定されることができる。また、かかる平均値の測定を0個の内部電極に拡張して平均値を測定すれば、内部電極の平均厚さをさらに一般化することができる。
【0066】
外部電極131、132は、本体110の第3面3及び第4面4に配置されることができる。外部電極131、132は、本体110の第3及び第4面3、4にそれぞれ配置され、第1及び第2内部電極121、122とそれぞれ連結された第1及び第2外部電極131、132を含むことができる。
【0067】
本実施形態では、積層型電子部品100が2個の外部電極131、132を有する構造を説明しているが、外部電極131、132の個数や形状などは、内部電極121、122の形態やその他の目的に応じて変わることができる。
【0068】
外部電極131、132は、本体110上に配置され、Cu及びガラスを含む第1電極層131a、132a、上記第1電極層上に配置され、Ni及びCuを含む第2電極層131b、132b、及び上記第2電極層上に配置され、Ni及びガラスを含む第3電極層131c、132cを含むことができる。
【0069】
従来は、外部電極をCu及びガラスを含む焼成電極として、内部電極と外部電極が接する領域で外部電極のCuが焼成過程で内部電極のNiに拡散してCu-Ni合金を形成することで電気的連結性を確保し、メッキ液、水素浸透などを抑制して耐湿信頼性を確保していた。
【0070】
しかし、内部電極と外部電極が接する領域外にはCu-Ni合金が形成され難く、水素浸透を抑制する効果が不十分なことがあり、外部電極のCuが内部電極に過度に拡散する場合、二つの金属間の拡散係数差及びCu拡散による応力増加により放射クラックなどの問題が発生するおそれがあった。
【0071】
本発明によると、第1電極層131a、132a上に配置された第2電極層131b、132bがNi及びCuを含むことにより、メッキ液、水分、水素などが本体110の内部に浸透することをより確実に抑制することができ、従来のように放射クラックなどが発生する問題点も抑制することができる。
【0072】
第1電極層131a、132aにはCuが含まれ、第3電極層にはNiが含まれることにより、外部電極を形成する焼成過程で第1電極層131a、132aのCuが第3電極層131c、132cに拡散して、Cu及びNiを含む第2電極層131b、132bを形成することができる。本発明の外部電極131、132の構造を実現する方法は特に制限する必要はない。具体的な例を挙げると、本体110上にCu及びガラスを含むペーストを塗布した後、Ni及びガラスを含むペーストを塗布し焼成することにより、本発明の外部電極131、132の構造を実現することができる。この時、焼成条件は特に限定する必要はないが、好ましい一例として、700℃以上の温度で1時間以上熱処理することで第2電極層131b、132bを形成することができる。
【0073】
第1電極層131a、132aにCuが含まれ、第3電極層131c、132cにNiが含まれた場合が、第1電極層131a、132aにNiが含まれ、第3電極層131c、132cにCuが含まれた場合より第2電極層131b、132bを形成することが容易であることができる。Cu及びNiは異なる反応速度を有し、合金形成時に一般的にCuからNi方向に拡散が起こり合金を形成するからである。
【0074】
第2電極層131b、132bは、メッキ液、水分、水素などの浸透を防ぐバリアーの役割をすることができる。特に、絶縁抵抗(IR)劣化の原因となる水素が第1電極層131c、132cの外部に浸透することを基本的に遮断することができ、そのため、高温絶縁抵抗を顕著に向上させることができる。また、外部電極131、132上に一部メッキされていないところが発生しても、半田が第1電極層131a、132aに浸透することを防止することができ、外部の熱的、化学的衝撃から本体110及び第1電極層131a、132aを保護する保護膜の効果を確保することができる。
【0075】
一実施形態において、第2電極層131b、132bの平均厚さは、1μm以上10μm以下であることができる。
【0076】
第2電極層131b、132bの平均厚さが1μm未満の場合は、第2電極層が切られることが発生し、第1電極層131a、132aに対するカバレッジが低くなることがあり、メッキ液、水分、水素などの浸透を抑制する効果が不十分になるおそれがある。
【0077】
一方、第2電極層131b、132bの平均厚さが10μm超過の場合は、外部電極の厚さが厚くなり過ぎて単位体積当たり容量が低下することがあり、チップにかかる応力が増加して曲げ強度が低下し得て、等価直列抵抗(ESR)が増加するおそれがある。
【0078】
第2電極層131b、132bの平均厚さは、第3方向中央から第1及び第2方向に切断した断面を観察して測定することができ、第2方向に容量形成部Ac上に配置された等間隔の5個の地点において測定した第2電極層131b、132bの厚さを平均した値であることができる。
【0079】
一実施形態において、第2電極層131b、132bをなす原子の総モル数に対するNi原子及びCu原子のモル数の和は、0.95以上であることができる。すなわち、第2電極層131b、132bは、不純物として検出される元素を除くと、実質的にCu及びNiからなることができる。
【0080】
この時、第2電極層131b、132bの成分は、SEM-EDS(Scanning Electron Microscope-Energy Dispersive X-ray Spectroscopy)を利用して観察した画像から算出したものであることができる。具体的に、積層型電子部品を幅方向(第3方向)の中央の位置まで研磨して長さ方向及び厚さ方向断面(L-T断面)を露出させた後、第2電極層を厚さ方向に5等分した領域のうち中央に配置された領域をEDSを利用して第2電極層に含まれた各元素のモル数を測定することができる。
【0081】
一実施形態において、第2電極層131b、132bは、Cu-Ni合金を含むことができる。すなわち、第2電極層に含まれたCu及びNiは、Cu-Ni合金形態で含まれることができる。
【0082】
Cu-Ni合金は、メッキ液に対する耐食性を有するだけでなく、水素が透過し難い特性を有するため、本発明によるメッキ液、水素浸透などを抑制する効果をより向上させることができる。
【0083】
この時、第2電極層131b、132bに含まれたCu-Ni合金は、Cu0.3Ni0.7、Cu0.5Ni0.5、Cu0.7Ni0.3及びCu0.9Ni0.1のうち一つ以上であることができる。
【0084】
図5は、Micro X-ray diffractionを利用してCu、Ni及びそれらの合金のピークを観察したグラフである。
図5を参照すると、Cu
0.3Ni
0.7、Cu
0.5Ni
0.5、Cu
0.7Ni
0.3及びCu
0.9Ni
0.1の最大ピークは、Cuの最大ピーク(L1)とNiの最大ピーク(L2)との間で表れることを確認することができる。
【0085】
したがって、第2電極層131b、132bがCu0.3Ni0.7、Cu0.5Ni0.5、Cu0.7Ni0.3及びCu0.9Ni0.1のうち一つ以上を含むことにより、XRDで分析する時に、第2電極層131b、132bの最大ピークがCuの最大ピークとNiの最大ピークとの間に存在することができる。
【0086】
一実施形態において、第1電極層131a、132aと上記内部電極121、122が接する領域にCu及びNiを含む合金が配置されることができる。第1電極層131a、132aに含まれたCuが内部電極に拡散して内部電極と接する領域にCu及びNiを含む合金を形成することができ、これにより信頼性をより向上させることができる。
【0087】
一実施形態において、積層型電子部品100の第2及び第3方向の断面で観察する時、第1電極層131a、132aと第2電極層131b、132bとの境界における第1電極層の全体長さをE1、第2電極層の全体長さをE2とするとき、E2/E1の平均値は0.9以上であることができる。E1とE2が同一の値を有する場合、第2電極層が第1電極層を完全にカバーしたものとみることができ、E2がE1より小さい値を有する場合、第2電極層が第1電極層を一部カバーできないものとみることができる。E2/E1の平均値が0.9未満の場合は、第2電極層によるメッキ液、水分、水素などの浸透を抑制する効果が不十分になるおそれがある。
【0088】
この時、E2/E1の平均値は、本体110を第3方向に等間隔を有する5個の地点において第1及び第2方向に切断した断面(L-T断面)で測定したE2/E1値を平均した値であることができる。
【0089】
一実施形態において、第3電極層131c、132cの平均厚さは第1電極層131a、132aの平均厚さより厚いことができる。第1電極層131a、132aに含まれたCuの拡散係数が第3電極層131c、132cに含まれたNiの拡散係数より大きいため、第3電極層131c、132cが第1電極層131a、132aより厚い場合、より容易に第2電極層131b、132bを実現することができる。より好ましくは、第3電極層131c、132cの平均厚さは、上記第1電極層131a、132aの平均厚さの1.1倍以上1.5倍以下であることができる。第3電極層131c、132cの平均厚さが第1電極層131a、132aの平均厚さの 1.1倍未満の場合、第2電極層131b、132bを容易に形成する効果が不十分なことがあり、1.5倍超過の場合、単位体積当たり容量が低下するかESRが増加するおそれがある。
【0090】
具体的な例を挙げると、第1電極層131a、132aの平均厚さは6~10μmであることができ、第3電極層131c、132cは、第1電極層131a、132aの平均厚さの1.1倍以上1.5倍以下の範囲内で決定されることができる。
【0091】
第1電極層131a、132aの平均厚さ及び第3電極層131c、132cの平均厚さは、第3方向の中央から第1及び第2方向に切断した断面を観察して測定することができ、第2方向に容量形成部Ac上に配置された等間隔の5個に地点において測定した第1電極層131a、132aの厚さ及び第3電極層131c、132cの厚さをそれぞれ平均した値であることができる。
【0092】
図6は、
図1の変形例による積層型電子部品のI-I'線に沿った断面図を概略的に示したものである。
図6を参照すると、第3電極層131c、132c上に配置されるメッキ層131d、132dをさらに含むことができる。
【0093】
メッキ層131d、132dは、実装特性を向上させる役割をする。メッキ層131d、132dの種類は特に限定されず、Ni、Sn、Pd及びこれらの合金のうち一つ以上を含むメッキ層であることができ、複数の層で形成されることができる。
【0094】
具体的な例を挙げると、メッキ層131d、132dはSnメッキ層であることができる。メッキ層は、Niメッキ層上にSnメッキ層が配置された2層構造形態を有することが従来の一般的なメッキ層の構造である。本発明によると、第3電極層がNiを含むことによりSnメッキ層のみを配置しても十分な実装性を確保することができ、第2電極層がバリアーの役割をすることができるため、半田が第1電極層に浸透することを防止することができる。
【0095】
但し、Snメッキ層のみが配置された構造に限定する必要はなく、
図7に示すように、メッキ層は、第3電極層上に配置されるNiメッキ層131d1、132d1及び上記Niメッキ層上に配置されるSnメッキ層131d2、132d2を含むこともできる。
【0096】
積層型電子部品100のサイズは特に限定する必要はない。
【0097】
但し、小型化及び高容量化を同時に達成するためには、誘電体層及び内部電極の厚さを薄くして積層数を増加させる必要があるため、1005(長さ×幅、1.0mm×0.5mm)以下のサイズを有する積層型電子部品100で本発明による信頼性及び絶縁抵抗の向上効果がより顕著になることができる。
【0098】
したがって、製造誤差、外部電極の大きさなどを考慮すると、積層型電子部品100の長さが1.1mm以下であり、幅が0.55mm以下の場合、本発明による信頼性の向上効果がより顕著になることができる。ここで、積層型電子部品100の長さは、積層型電子部品100の第2方向の最大大きさを意味し、積層型電子部品100の幅は、積層型電子部品100の第3方向の最大大きさを意味することができる。
【0099】
(実験例1)
下記の表1は、第2電極層の厚さを変化させながら、絶縁抵抗特性、はんだ槽テスト、ESRを測定及び評価して示したものである。
【0100】
第2電極層の平均厚さは、上述したように、第3方向の中央から第1及び第2方向に切断した断面を観察して測定し、第2方向に容量形成部Ac上に配置された等間隔の5個の地点において測定した第2電極層の厚さを平均した値である。また、XRDで分析する時、第2電極層の最大ピークがCuの最大ピークとNiの最大ピークとの間で表れることを確認して、第2電極層がCu-Ni合金を含むことを確認した。
【0101】
絶縁抵抗特性は、各試験番号当たり20個のサンプルチップを準備した後、温度85℃、相対湿度85%で、4Vの電圧を12時間の間印加して絶縁抵抗値が初期数値に対して1/10以下に低くなったサンプルをNGと判断し、[NGと判断したサンプルの個数/総サンプルの個数]を記載したものである。
【0102】
はんだ槽テストは、各試験番号当たり200個のサンプルチップを準備した後、耐熱Tapeが付いている基板に移して付けた後、fluxに浸漬して洗浄した。以後、基板をSolder bathに完全に浸して鉛を濡らした後、電極部の頭面のDe-wetting面積が下記のi)、ii)及びiii)のいずれか一つに該当する場合はNGと判断し、[NGと判断したサンプルの個数/総サンプルの個数]を記載したものである。
i)De-Wetting面積が外部電極の頭面の全体面積の20%超過の場合
ii)De-wetting部がセラミック或いはCu露出が全体面積の10%以上の場合
iii)De-wetting部がEdge部分であればDe-wet面積の1/2(50%)以上の場合
【0103】
曲げ強度は、各試験番号当たり30個のサンプルチップを準備した後、チップを曲げ強度試験用基板に実装して強度試験装備(Tira)を利用して加えられる力によりPCBの曲げ変化量を6mmまで0.5mm/sの速度で加圧した時、チップが破壊されるサンプルをNGと判断し、[NGと判断したサンプルの個数/総サンプルの個数]を記載したものである。
【0104】
ESRは、各試験番号当たり400個のサンプルチップを準備した後、ESR基板に実装し、260度のReflowを進行、自動化設備を利用してチップ設計に合うESR周波数を入力後、測定してチップ容量によるSPEC(mΩ)を満さないサンプルをNGと判断し、[NGと判断したサンプルの個数/総サンプルの個数]を記載したものである。
【0105】
【0106】
試験番号1の場合、第2電極層の平均厚さが1μm未満と薄いため、絶縁抵抗特性及びはんだ槽テストの評価結果が劣っていることを確認することができる。
【0107】
試験番号5の場合、第2電極層の平均厚さが10μm超過で厚いため、曲げ強度及びESR評価結果が劣っていることを確認することができる。
【0108】
一方、第2電極層の平均厚さが1μm以上10μm以下の試験番号2~4の場合、絶縁抵抗特性、はんだ槽テスト、曲げ強度及びESRの評価結果がいずれも優れることを確認することができる。
【0109】
(実験例2)
外部電極がCu及びガラスを含む焼成電極だけで構成された従来例と、本発明による外部電極の構造を有する発明例の水素浸透防止効果を比較するための実験を進行した。
【0110】
Horiba社のHydrogen analyzer装備を利用し、測定条件は、Wait Timeは5s、Integration Timeは75s、Comparator Levelは0.1%、Comparator Wait Timeは40sとした。
【0111】
Hydrogen analyzer装備に総重量が1gとなるように個数を合わせて従来例のサンプルチップをローディングし、2000℃以上に急昇温させて検出される水素の定量分析を進行し、発明例の場合も、同一条件で検出される水素の定量分析を進行して下記の表2に記載した。
【0112】
【0113】
発明例の場合、検出される水素の総量が2.89ppmと、従来例に比べて顕著に低下した。これは、発明例の場合、合金層による水素浸透防止効果によりメッキチップ内の残留水素量が従来例に比べて顕著に少なくなったことを意味し、発明例の水素浸透防止効果を確認することができる。
【0114】
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。
【符号の説明】
【0115】
100:積層型電子部品
110:本体
121、122:内部電極
111:誘電体層
112、113:カバー部
131、132:外部電極
131a、132a:第1電極層
131b、132b:第2電極層
131c、132c:第3電極層