▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023099470
(43)【公開日】2023-07-13
(54)【発明の名称】積層型電子部品
(51)【国際特許分類】
H01G 4/30 20060101AFI20230706BHJP
【ＦＩ】
H01G4/30 201N
H01G4/30 201L
H01G4/30 515
H01G4/30 512
【審査請求】未請求
【請求項の数】41
【出願形態】ＯＬ
(21)【出願番号】P 2022182729
(22)【出願日】2022-11-15
(31)【優先権主張番号】10-2021-0194082
(32)【優先日】2021-12-31
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】100108453
【弁理士】
【氏名又は名称】村山 靖彦
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(72)【発明者】
【氏名】趙 範俊
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC09
5E001AD02
5E001AE01
5E001AE02
5E001AE03
5E001AF06
5E082AA01
5E082AB03
5E082BC33
5E082EE04
5E082EE23
5E082EE35
5E082FF05
5E082FG04
5E082FG26
5E082FG46
5E082GG10
5E082GG28
5E082JJ03
5E082JJ23
(57)【要約】 （修正有）
【課題】信頼性に優れ、サイドマージン部のデラミネーション、クラックなどの発生を抑制された積層型電子部品を提供する。
【解決手段】積層型電子部品は、誘電体層１１１を間に挟んでに交互に配置される第１内部電極１２１、第２内部電極１２２を含み、積層方向に対向する第１面、第２面と、長さ方向に対向する第１端面、第２端面と、幅方向に対向する第１側面、第２側面を含む本体１１０と、第１側面、第２側面に配置されるサイドマージン部１１４、１１５と、第１端面、第２端面に配置される外部電極と、を含む。サイドマージン部は、複数の第１誘電体結晶粒を含む。誘電体層は、複数の第２誘電体結晶粒を含む。サイドマージン部及び本体の第１方向及び第３方向の断面において、第１誘電体結晶粒は、短軸長さに対する長軸長さの比が３以上３０以下であり、第２誘電体結晶粒は、短軸長さに対する長軸長さの比が１．５以下である。
【選択図】図５
【解決手段】積層型電子部品は、誘電体層１１１を間に挟んでに交互に配置される第１内部電極１２１、第２内部電極１２２を含み、積層方向に対向する第１面、第２面と、長さ方向に対向する第１端面、第２端面と、幅方向に対向する第１側面、第２側面を含む本体１１０と、第１側面、第２側面に配置されるサイドマージン部１１４、１１５と、第１端面、第２端面に配置される外部電極と、を含む。サイドマージン部は、複数の第１誘電体結晶粒を含む。誘電体層は、複数の第２誘電体結晶粒を含む。サイドマージン部及び本体の第１方向及び第３方向の断面において、第１誘電体結晶粒は、短軸長さに対する長軸長さの比が３以上３０以下であり、第２誘電体結晶粒は、短軸長さに対する長軸長さの比が１．５以下である。
【選択図】図５
【特許請求の範囲】
【請求項1】
誘電体層及び前記誘電体層を間に挟んで第１方向に交互に配置される第１内部電極及び第２内部電極を含み、前記第１方向に対応する第１面及び第２面、前記第１面及び前記第２面と連結され、且つ第２方向に対向する第３面及び第４面、前記第１面、前記第２面、前記第３面、及び前記第４面と連結され、且つ第３方向に対向する第５面及び第６面を含む本体と、
前記第５面及び前記第６面に配置されるサイドマージン部と、
前記第３面及び前記第４面に配置される外部電極と、
を含み、
前記サイドマージン部は、複数の第１誘電体結晶粒を含み、
前記誘電体層は、複数の第２誘電体結晶粒を含み、
前記サイドマージン部及び前記本体の前記第１方向及び前記第３方向の断面において、
前記第１誘電体結晶粒は短軸長さに対する長軸長さの比が３以上３０以下であり、前記第２誘電体結晶粒は短軸長さに対する長軸長さの比が１．５以下である、積層型電子部品。
前記第５面及び前記第６面に配置されるサイドマージン部と、
前記第３面及び前記第４面に配置される外部電極と、
を含み、
前記サイドマージン部は、複数の第１誘電体結晶粒を含み、
前記誘電体層は、複数の第２誘電体結晶粒を含み、
前記サイドマージン部及び前記本体の前記第１方向及び前記第３方向の断面において、
前記第１誘電体結晶粒は短軸長さに対する長軸長さの比が３以上３０以下であり、前記第２誘電体結晶粒は短軸長さに対する長軸長さの比が１．５以下である、積層型電子部品。
【請求項2】
前記サイドマージン部に含まれた誘電体結晶粒の個数をＮｍ０、前記第１誘電体結晶粒の個数をＮｍ１とするとき、Ｎｍ１／Ｎｍ０は０．０９以上である、請求項１に記載の積層型電子部品。
【請求項3】
前記サイドマージン部に含まれた前記第１誘電体結晶粒の個数をＮｍ１、前記第１方向と長軸がなす角度が４５度以下である第１誘電体結晶粒の個数をＮｍ２とするとき、Ｎｍ２／Ｎｍ１は０．５５以上である、請求項１に記載の積層型電子部品。
【請求項4】
前記第１誘電体結晶粒の短軸長さは１００ｎｍ以上５００ｎｍ以下であり、前記第１誘電体結晶粒の長軸長さは３００ｎｍ以上５０００ｎｍ以下である、請求項１に記載の積層型電子部品。
【請求項5】
前記第２誘電体結晶粒の短軸長さは１００ｎｍ以上５００ｎｍ以下であり、前記第２誘電体結晶粒の長軸長さは１００ｎｍ以上５００ｎｍ以下である、請求項１に記載の積層型電子部品。
【請求項6】
前記サイドマージン部の前記第１方向及び前記第３方向の断面において、
前記サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計をＳｍ、前記サイドマージン部に含まれた前記誘電体結晶粒の長軸長さの合計をＬｍとするとき、Ｌｍ／Ｓｍは１．１５以上２．７０以下である、請求項１に記載の積層型電子部品。
前記サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計をＳｍ、前記サイドマージン部に含まれた前記誘電体結晶粒の長軸長さの合計をＬｍとするとき、Ｌｍ／Ｓｍは１．１５以上２．７０以下である、請求項１に記載の積層型電子部品。
【請求項7】
前記サイドマージン部の前記第１方向及び前記第３方向の断面において、
前記サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計をＳｍ、前記サイドマージン部に含まれた前記誘電体結晶粒の長軸長さの合計をＬｍとするとき、Ｌｍ／Ｓｍは１．２以上２．０以下である、請求項１に記載の積層型電子部品。
前記サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計をＳｍ、前記サイドマージン部に含まれた前記誘電体結晶粒の長軸長さの合計をＬｍとするとき、Ｌｍ／Ｓｍは１．２以上２．０以下である、請求項１に記載の積層型電子部品。
【請求項8】
前記本体の前記第１方向及び前記第３方向の断面において、
前記誘電体層に含まれた誘電体結晶粒の短軸長さの合計をＳｄ、前記誘電体層に含まれた前記誘電体結晶粒の長軸長さの合計をＬｄとするとき、Ｌｄ／Ｓｄは１．１５未満である、請求項６に記載の積層型電子部品。
前記誘電体層に含まれた誘電体結晶粒の短軸長さの合計をＳｄ、前記誘電体層に含まれた前記誘電体結晶粒の長軸長さの合計をＬｄとするとき、Ｌｄ／Ｓｄは１．１５未満である、請求項６に記載の積層型電子部品。
【請求項9】
前記サイドマージン部は、前記本体と隣接した第１領域及び前記積層型電子部品の外表面に隣接した第２領域を含み、
前記第１領域に含まれた第１誘電体結晶粒の個数は、前記第２領域に含まれた第１誘電体結晶粒の個数よりも少ない、請求項１に記載の積層型電子部品。
前記第１領域に含まれた第１誘電体結晶粒の個数は、前記第２領域に含まれた第１誘電体結晶粒の個数よりも少ない、請求項１に記載の積層型電子部品。
【請求項10】
前記サイドマージン部は、前記本体と接する面から離れるほど、誘電体結晶粒の短軸長さの合計に対する長軸長さの合計の比が増加する、請求項１に記載の積層型電子部品。
【請求項11】
前記サイドマージン部は、前記本体と隣接した第１領域及び前記積層型電子部品の外表面に隣接した第２領域を含み、
前記第１領域に含まれた第１誘電体結晶粒の個数は、前記第２領域に含まれた第１誘電体結晶粒の個数よりも多い、請求項１に記載の積層型電子部品。
前記第１領域に含まれた第１誘電体結晶粒の個数は、前記第２領域に含まれた第１誘電体結晶粒の個数よりも多い、請求項１に記載の積層型電子部品。
【請求項12】
前記サイドマージン部は、前記本体と接する面から離れるほど誘電体結晶粒の短軸長さの合計に対する長軸長さの合計の比が減少する、請求項１に記載の積層型電子部品。
【請求項13】
前記サイドマージン部の前記第３方向の平均大きさは１５μｍ以下である、請求項１に記載の積層型電子部品。
【請求項14】
前記サイドマージン部は、前記第１方向の中央における前記第３方向の大きさに対する前記第１方向の最外郭に配置された内部電極と接する領域における前記第３方向の大きさが０．９以上１．０以下である、請求項１に記載の積層型電子部品。
【請求項15】
前記サイドマージン部は、前記第１方向の最外郭に配置された内部電極と接する領域における前記第３方向の大きさに対する前記第１方向の最外郭の領域における前記第３方向の大きさが０．９以上１．０以下である、請求項１に記載の積層型電子部品。
【請求項16】
前記積層型電子部品の前記第２方向の最大サイズは３．０ｍｍ以上であり、前記積層型電子部品の前記第３方向の最大サイズは２．３ｍｍ以上である、請求項１に記載の積層型電子部品。
【請求項17】
前記外部電極は、前記第３面に配置される第１外部電極及び前記第４面に配置される第２外部電極を含み、
前記第１内部電極は、前記第３面で前記第１外部電極と連結され、前記第５面及び前記第６面で前記サイドマージン部と連結され、
前記第２内部電極は、前記第４面で前記第２外部電極と連結され、前記第５面及び前記第６面で前記サイドマージン部と連結される、請求項１に記載の積層型電子部品。
前記第１内部電極は、前記第３面で前記第１外部電極と連結され、前記第５面及び前記第６面で前記サイドマージン部と連結され、
前記第２内部電極は、前記第４面で前記第２外部電極と連結され、前記第５面及び前記第６面で前記サイドマージン部と連結される、請求項１に記載の積層型電子部品。
【請求項18】
前記サイドマージン部は、球状粉末及び板状粉末を含むセラミックグリーンシートを用いて形成され、
前記球状粉末は、平均粒径が５０ｎｍ以上４００ｎｍ以下であり、
前記板状粉末の厚さは０．１μｍ以上０．５μｍ以下であり、面の直径は０．５μｍ以上５μｍ以下である、請求項１に記載の積層型電子部品。
前記球状粉末は、平均粒径が５０ｎｍ以上４００ｎｍ以下であり、
前記板状粉末の厚さは０．１μｍ以上０．５μｍ以下であり、面の直径は０．５μｍ以上５μｍ以下である、請求項１に記載の積層型電子部品。
【請求項19】
前記セラミックグリーンシートに含まれた前記球状粉末及び前記板状粉末の総重量に対する前記板状粉末の重量の重量割合は、０．１９以上０．８０以下である、請求項１８に記載の積層型電子部品。
【請求項20】
誘電体層及び前記誘電体層を間に挟んで第１方向に交互に配置される第１内部電極及び第２内部電極を含み、前記第１方向に対向する第１面及び第２面、前記第１面及び前記第２面と連結され、且つ第２方向に対向する第３面及び第４面、前記第１面、前記第２面、前記第３面、及び前記第４面と連結され、且つ第３方向に対向する第５面及び第６面を含む本体と、
前記第５面及び前記第６面に配置されるサイドマージン部と、
前記第３面及び前記第４面に配置される外部電極と、
を含み、
前記サイドマージン部は、複数の第１誘電体結晶粒を含み、
前記本体の前記第１方向及び前記第３方向の断面において、
前記第１誘電体結晶粒は、短軸長さに対する長軸長さの比が３以上３０以下であり、前記サイドマージン部に含まれた第１誘電体結晶粒の個数をＮｍ１、前記第１方向と長軸がなす角度が４５度以下である第１誘電体結晶粒の個数をＮｍ２とするとき、Ｎｍ２／Ｎｍ１は０．５５以上である、積層型電子部品。
前記第５面及び前記第６面に配置されるサイドマージン部と、
前記第３面及び前記第４面に配置される外部電極と、
を含み、
前記サイドマージン部は、複数の第１誘電体結晶粒を含み、
前記本体の前記第１方向及び前記第３方向の断面において、
前記第１誘電体結晶粒は、短軸長さに対する長軸長さの比が３以上３０以下であり、前記サイドマージン部に含まれた第１誘電体結晶粒の個数をＮｍ１、前記第１方向と長軸がなす角度が４５度以下である第１誘電体結晶粒の個数をＮｍ２とするとき、Ｎｍ２／Ｎｍ１は０．５５以上である、積層型電子部品。
【請求項21】
前記サイドマージン部に含まれた誘電体結晶粒の個数をＮｍ０、第１誘電体結晶粒の個数をＮｍ１とするとき、Ｎｍ１／Ｎｍ０は０．０９以上である、請求項２０に記載の積層型電子部品。
【請求項22】
前記第１誘電体結晶粒の短軸長さは１００ｎｍ以上５００ｎｍ以下であり、前記第１誘電体結晶粒の長軸長さは３００ｎｍ以上５０００ｎｍ以下である、請求項２０に記載の積層型電子部品。
【請求項23】
前記サイドマージン部の前記第１方向及び前記第３方向の断面において、
前記サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計をＳｍ、前記サイドマージン部に含まれた誘電体結晶粒の長軸長さの合計をＬｍとするとき、Ｌｍ／Ｓｍは１．１５以上２．７０以下である、請求項２０に記載の積層型電子部品。
前記サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計をＳｍ、前記サイドマージン部に含まれた誘電体結晶粒の長軸長さの合計をＬｍとするとき、Ｌｍ／Ｓｍは１．１５以上２．７０以下である、請求項２０に記載の積層型電子部品。
【請求項24】
前記サイドマージン部の前記第１方向及び前記第３方向の断面において、
前記サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計をＳｍ、前記サイドマージン部に含まれた誘電体結晶粒の長軸長さの合計をＬｍとするとき、
Ｌｍ／Ｓｍは１．２以上２．０以下である、請求項２０に記載の積層型電子部品。
前記サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計をＳｍ、前記サイドマージン部に含まれた誘電体結晶粒の長軸長さの合計をＬｍとするとき、
Ｌｍ／Ｓｍは１．２以上２．０以下である、請求項２０に記載の積層型電子部品。
【請求項25】
前記誘電体層は、複数の第２誘電体結晶粒を含み、
前記本体の前記第１方向及び前記第３方向の断面において、
前記第２誘電体結晶粒は、短軸長さに対する長軸長さの比が１．５以下である、請求項２０に記載の積層型電子部品。
前記本体の前記第１方向及び前記第３方向の断面において、
前記第２誘電体結晶粒は、短軸長さに対する長軸長さの比が１．５以下である、請求項２０に記載の積層型電子部品。
【請求項26】
前記本体の前記第１方向及び前記第３方向の断面において、
前記誘電体層に含まれた誘電体結晶粒の短軸長さの合計をＳｄ、前記誘電体層に含まれた誘電体結晶粒の長軸長さの合計をＬｄとするとき、Ｌｄ／Ｓｄは１．１５未満である、請求項２５に記載の積層型電子部品。
前記誘電体層に含まれた誘電体結晶粒の短軸長さの合計をＳｄ、前記誘電体層に含まれた誘電体結晶粒の長軸長さの合計をＬｄとするとき、Ｌｄ／Ｓｄは１．１５未満である、請求項２５に記載の積層型電子部品。
【請求項27】
前記第２誘電体結晶粒の短軸長さは１００ｎｍ以上５００ｎｍ以下であり、前記第２誘電体結晶粒の長軸長さは１００ｎｍ以上５００ｎｍ以下である、請求項２５に記載の積層型電子部品。
【請求項28】
前記誘電体層は、前記第１誘電体結晶粒を複数個含む、請求項２０に記載の積層型電子部品。
【請求項29】
前記本体の前記第１方向及び前記第３方向の断面において、
前記誘電体層に含まれた誘電体結晶粒の短軸長さの合計をＳｄ、前記誘電体層に含まれた誘電体結晶粒の長軸長さの合計をＬｄとするとき、Ｌｄ／Ｓｄは１．１５以上である、請求項２８に記載の積層型電子部品。
前記誘電体層に含まれた誘電体結晶粒の短軸長さの合計をＳｄ、前記誘電体層に含まれた誘電体結晶粒の長軸長さの合計をＬｄとするとき、Ｌｄ／Ｓｄは１．１５以上である、請求項２８に記載の積層型電子部品。
【請求項30】
前記積層型電子部品の前記第２方向の最大サイズは３．０ｍｍ以上であり、前記積層型電子部品の前記第３方向の最大サイズは２．３ｍｍ以上である、請求項２０に記載の積層型電子部品。
【請求項31】
誘電体層及び前記誘電体層を間に挟んで第１方向に交互に配置される第１内部電極及び第２内部電極を含み、前記第１方向に対向する第１面及び第２面、前記第１面及び前記第２面と連結され、且つ第２方向に対向する第３面及び第４面、前記第１面、前記第２面、前記第３面、及び前記第４面と連結され、且つ第３方向に対向する第５面及び第６面を含む本体と、
前記第５面及び前記第６面に配置されるサイドマージン部と、
前記第３面及び前記第４面に配置される外部電極と、
を含み、
前記サイドマージン部は、複数の第１誘電体結晶粒を含み、
前記サイドマージン部の前記第１方向及び前記第３方向の断面において、
前記第１誘電体結晶粒は、短軸長さに対する長軸長さの比が３以上３０以下であり、
前記サイドマージン部に含まれた誘電体結晶粒の個数をＮｍ０、第１誘電体結晶粒の個数をＮｍ１とするとき、Ｎｍ１／Ｎｍ０は０．０９以上である、積層型電子部品。
前記第５面及び前記第６面に配置されるサイドマージン部と、
前記第３面及び前記第４面に配置される外部電極と、
を含み、
前記サイドマージン部は、複数の第１誘電体結晶粒を含み、
前記サイドマージン部の前記第１方向及び前記第３方向の断面において、
前記第１誘電体結晶粒は、短軸長さに対する長軸長さの比が３以上３０以下であり、
前記サイドマージン部に含まれた誘電体結晶粒の個数をＮｍ０、第１誘電体結晶粒の個数をＮｍ１とするとき、Ｎｍ１／Ｎｍ０は０．０９以上である、積層型電子部品。
【請求項32】
前記サイドマージン部に含まれた第１誘電体結晶粒の個数をＮｍ１、前記第１方向と長軸がなす角度が４５度以下である第１誘電体結晶粒の個数をＮｍ２とするとき、
Ｎｍ２／Ｎｍ１は０．５５以上である、請求項３１に記載の積層型電子部品。
Ｎｍ２／Ｎｍ１は０．５５以上である、請求項３１に記載の積層型電子部品。
【請求項33】
前記第１誘電体結晶粒の短軸長さは１００ｎｍ以上５００ｎｍ以下であり、前記第１誘電体結晶粒の長軸長さは３００ｎｍ以上５０００ｎｍ以下である、請求項３１に記載の積層型電子部品。
【請求項34】
前記サイドマージン部の前記第１方向及び前記第３方向の断面において、
前記サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計をＳｍ、前記サイドマージン部に含まれた誘電体結晶粒の長軸長さの合計をＬｍとするとき、Ｌｍ／Ｓｍは１．１５以上２．７０以下である、請求項３１に記載の積層型電子部品。
前記サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計をＳｍ、前記サイドマージン部に含まれた誘電体結晶粒の長軸長さの合計をＬｍとするとき、Ｌｍ／Ｓｍは１．１５以上２．７０以下である、請求項３１に記載の積層型電子部品。
【請求項35】
前記サイドマージン部の前記第１方向及び前記第３方向の断面において、
前記サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計をＳｍ、前記サイドマージン部に含まれた誘電体結晶粒の長軸長さの合計をＬｍとするとき、
Ｌｍ／Ｓｍは１．２以上２．０以下である、請求項３１に記載の積層型電子部品。
前記サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計をＳｍ、前記サイドマージン部に含まれた誘電体結晶粒の長軸長さの合計をＬｍとするとき、
Ｌｍ／Ｓｍは１．２以上２．０以下である、請求項３１に記載の積層型電子部品。
【請求項36】
前記誘電体層は、複数の第２誘電体結晶粒を含み、
前記本体の前記第１方向及び前記第３方向の断面において、
前記第２誘電体結晶粒は、短軸長さに対する長軸長さの比が１．５以下である、請求項３１に記載の積層型電子部品。
前記本体の前記第１方向及び前記第３方向の断面において、
前記第２誘電体結晶粒は、短軸長さに対する長軸長さの比が１．５以下である、請求項３１に記載の積層型電子部品。
【請求項37】
前記本体の前記第１方向及び前記第３方向の断面において、
前記誘電体層に含まれた誘電体結晶粒の短軸長さの合計をＳｄ、前記誘電体層に含まれた誘電体結晶粒の長軸長さの合計をＬｄとするとき、Ｌｄ／Ｓｄは１．１５未満である、請求項３６に記載の積層型電子部品。
前記誘電体層に含まれた誘電体結晶粒の短軸長さの合計をＳｄ、前記誘電体層に含まれた誘電体結晶粒の長軸長さの合計をＬｄとするとき、Ｌｄ／Ｓｄは１．１５未満である、請求項３６に記載の積層型電子部品。
【請求項38】
前記第２誘電体結晶粒の短軸長さは１００ｎｍ以上５００ｎｍ以下であり、前記第２誘電体結晶粒の長軸長さは１００ｎｍ以上５００ｎｍ以下である、請求項３６に記載の積層型電子部品。
【請求項39】
前記誘電体層は、前記第１誘電体結晶粒を複数個含む、請求項３１に記載の積層型電子部品。
【請求項40】
前記本体の前記第１方向及び前記第３方向の断面において、
前記誘電体層に含まれた誘電体結晶粒の短軸長さの合計をＳｄ、前記誘電体層に含まれた誘電体結晶粒の長軸長さの合計をＬｄとするとき、Ｌｄ／Ｓｄは１．１５以上である、請求項３９に記載の積層型電子部品。
前記誘電体層に含まれた誘電体結晶粒の短軸長さの合計をＳｄ、前記誘電体層に含まれた誘電体結晶粒の長軸長さの合計をＬｄとするとき、Ｌｄ／Ｓｄは１．１５以上である、請求項３９に記載の積層型電子部品。
【請求項41】
前記積層型電子部品の前記第２方向の最大サイズは３．０ｍｍ以上であり、前記積層型電子部品の前記第３方向の最大サイズは２．３ｍｍ以上である、請求項３１に記載の積層型電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層型電子部品に関するものである。
【背景技術】
【0002】
積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話など、様々な電子製品のプリント回路基板に装着されて電気を充電または放電させる役割を果たすチップ型のコンデンサである。
【0003】
このような積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として用いられることができる。コンピュータ、モバイル機器などの各種電子機器が小型化、高出力化され、積層セラミックキャパシタに対する小型化及び高容量化の要求も増大している。
【0004】
また、最近では、自動車用電装部品に対する業界の関心が高まり、積層セラミックキャパシタも自動車やインフォテインメントシステムに用いられるために高信頼性及び高強度特性が要求されている。
【0005】
積層セラミックキャパシタの小型及び高容量化のためには、電極有効面積の最大化（容量実現に必要な有効体積分率を増加）が求められる。
【0006】
上記のような小型及び高容量積層セラミックキャパシタを実現するために、積層セラミックキャパシタを製造する際に、内部電極が本体の幅方向に露出するようにし、マージンのない設計により内部電極の幅方向の面積を最大化する。このように本体を製作した後、焼成前段階で本体の幅方向の電極露出面にサイドマージン部用セラミックグリーンシートを別途付着してから、焼結する方法が適用されている。
【0007】
サイドマージン部用セラミックグリーンシートを別途付着する方法によってサイドマージン部を形成することにより、キャパシタの単位体積当たりの容量は向上させることができるが、焼結時のサイドマージン部と本体の接合界面に応力が発生してデラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）、クラック（ｃｒａｃｋ）などの問題点が発生し、信頼性が低くなるおそれがある。したがって、デラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）、クラック（ｃｒａｃｋ）などの発生を抑制して信頼性を向上させることができる積層型電子部品に対する開発が求められている。
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明のいくつかの目的の一つは、信頼性に優れた積層型電子部品を提供することである。
【0009】
本発明のいくつかの目的の一つは、サイドマージン部のデラミネーション、クラックなどの発生を抑制された積層型電子部品を提供することである。
【0010】
但し、本発明の目的は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
【課題を解決するための手段】
【0011】
本発明の一実施形態に係る積層型電子部品は、誘電体層及び上記誘電体層を間に挟んで第１方向に交互に配置される第１内部電極及び第２内部電極を含み、上記第１方向に対向する第１面及び第２面、上記第１面及び上記第２面と連結され、且つ第２方向に対向する第３面及び第４面、上記第１面、上記第２面、上記第３面、及び上記第４面と連結され、且つ第３方向に対向する第５面及び第６面を含む本体と、上記第５面及び上記第６面に配置されるサイドマージン部と、上記第３面及び上記第４面に配置される外部電極と、を含み、上記サイドマージン部は複数の第１誘電体結晶粒を含み、上記誘電体層は複数の第２誘電体結晶粒を含み、上記サイドマージン部及び上記本体の上記第１方向及び上記第３方向の断面において、上記第１誘電体結晶粒は短軸長さに対する長軸長さの比が３以上３０以下であり、上記第２誘電体結晶粒は短軸長さに対する長軸長さの比が１．５以下であることができる。
【0012】
本発明の一実施形態に係る積層型電子部品は、誘電体層及び上記誘電体層を間に挟んで第１方向に交互に配置される第１内部電極及び第２内部電極を含み、上記第１方向に対向する第１面及び第２面、上記第１面及び上記第２面と連結され、且つ第２方向に対向する第３面及び第４面、上記第１面、上記第２面、上記第３面、及び上記第４面と連結され、且つ第３方向に対向する第５面及び第６面を含む本体と、上記第５面及び上記第６面に配置されるサイドマージン部と、上記第３面及び上記第４面に配置される外部電極と、を含み、上記サイドマージン部は、複数の第１誘電体結晶粒を含み、上記サイドマージン部の上記第１方向及び上記第３方向の断面において、上記第１誘電体結晶粒は短軸長さに対する長軸長さの比が３以上３０以下であり、上記サイドマージン部に含まれた第１誘電体結晶粒の個数をＮｍ１、上記第１方向と長軸がなす角度が４５度以下である第１誘電体結晶粒の個数をＮｍ２とするとき、Ｎｍ２／Ｎｍ１は０．５５以上であることができる。
【0013】
本発明の一実施形態に係る積層型電子部品は、誘電体層及び上記誘電体層を間に挟んで第１方向に交互に配置される第１内部電極及び第２内部電極を含み、上記第１方向に対向する第１面及び第２面、上記第１面及び上記第２面と連結され、且つ第２方向に対向する第３面及び第４面、上記第１面、上記第２面、上記第３面、及び前記第４面と連結され、且つ第３方向に対向する第５面及び第６面を含む本体と、上記第５面及び上記第６面に配置されるサイドマージン部と、上記第３面及び上記第４面に配置される外部電極と、を含み、上記サイドマージン部は、複数の第１誘電体結晶粒を含み、上記サイドマージン部の上記第１方向及び上記第３方向の断面において、上記第１誘電体結晶粒は、短軸長さに対する長軸長さの比が３以上３０以下であり、上記サイドマージン部に含まれた誘電体結晶粒の個数をＮｍ０、第１誘電体結晶粒の個数をＮｍ１とするとき、Ｎｍ１／Ｎｍ０は０．０９以上であることができる。
【発明の効果】
【0014】
本発明の様々な効果の一つは、サイドマージン部が複数の第１誘電体結晶粒を含むことで、サイドマージン部の収縮挙動を制御してサイドマージン部のデラミネーション、クラックなどの発生を抑制させたものである。
【0015】
また、本発明の様々な効果の一つは、積層型電子部品の信頼性を向上させたものである。
【0016】
また、本発明の様々な目的の一つは、単位体積当たりの容量を向上させたものである。
【0017】
但し、本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程で、より容易に理解することができる。
【図面の簡単な説明】
【0018】
【図1】本発明の一実施形態に係る積層型電子部品の斜視図を概略的に示した図面である。
【図7】第１誘電体結晶粒を示した図面である。
【図8】第２誘電体結晶粒を示した図面である。
【図9】複数の第１誘電体結晶粒及び複数の第２誘電体結晶粒が混合された領域において、第１誘電体結晶粒が第１方向に整列されたことを示した図面である。
【図10】複数の第２誘電体結晶粒を示した図面である。
【図11】複数の第１誘電体結晶粒及び複数の第２誘電体結晶粒が混合された領域において、第１誘電体結晶粒が第３方向に整列されたことを示した図面である。
【図13】比較例及び発明例の体積収縮率を示したグラフである。
【図14】比較例及び発明例のｘｙ収縮率及びｚ収縮率を示したグラフである。
【図17】球状粉末を撮影した写真である。
【図18】板状粉末を撮影した写真である。
【図19】サイドマージン部用セラミックグリーンシートの斜視図である。
【図20】球状粉末及び板状粉末を含むセラミックグリーンシートの断面を撮影した写真である。
【図21a】本発明の一実施形態に係る積層型電子部品の製造方法を概略的に示した断面図である。
【図21b】本発明の一実施形態に係る積層型電子部品の製造方法を概略的に示した断面図である。
【図21c】本発明の一実施形態に係る積層型電子部品の製造方法を概略的に示した断面図である。
【図21d】本発明の一実施形態に係る積層型電子部品の製造方法を概略的に示した斜視図である。
【図21e】本発明の一実施形態に係る積層型電子部品の製造方法を概略的に示した断面図である。
【図21f】本発明の一実施形態に係る積層型電子部品の製造方法を概略的に示した断面図である。
【発明を実施するための形態】
【0019】
以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【0020】
そして、図面において本発明を明確に説明するために説明と関係のない部分は省略し、図面において示された各構成の大きさ及び厚さは説明の便宜のために任意で示したため、本発明が必ずしも図示によって限定されるものではない。また、同一思想の範囲内の機能が同一である構成要素は、同一の参照符号を付与して説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【0021】
図面において、第１方向は厚さ（Ｔ）方向、第２方向は長さ（Ｌ）方向、第３方向は幅（Ｗ）方向と定義することができる。
【0022】
積層型電子部品
図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示した図面であり、図２は、図１の積層型電子部品における外部電極を除いて示した斜視図であり、図３は、図１の積層型電子部品における外部電極及びサイドマージン部を除いて示した斜視図であり、図４は、図１のＩ－Ｉ’線に沿った断面図であり、図５は、図１のＩＩ－ＩＩ’線に沿った断面図であり、図６は、図５のＰ領域を拡大した図面である。
図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示した図面であり、図２は、図１の積層型電子部品における外部電極を除いて示した斜視図であり、図３は、図１の積層型電子部品における外部電極及びサイドマージン部を除いて示した斜視図であり、図４は、図１のＩ－Ｉ’線に沿った断面図であり、図５は、図１のＩＩ－ＩＩ’線に沿った断面図であり、図６は、図５のＰ領域を拡大した図面である。
【0023】
【0024】
本発明の一実施形態に係る積層型電子部品１００は、誘電体層１１１及び上記誘電体層を間に挟んで第１方向に交互に配置される第１及び第２内部電極１２１、１２２を含み、上記第１方向に対向する第１及び第２面１、２、上記第１及び第２面と連結され、第２方向に対向する第３及び第４面３、４、上記第１面から第４面と連結され、第３方向に対向する第５及び第６面５、６を含む本体１１０と、上記第５及び第６面に配置されるサイドマージン部１１４、１１５と、上記第３及び第４面に配置される外部電極１３１、１３２と、を含み、上記サイドマージン部１１４、１１５は、複数の第１誘電体結晶粒Ｇ１を含み、上記サイドマージン部の第１及び第３方向の断面において、上記第１誘電体結晶粒は短軸長さに対する長軸長さの比が３以上３０以下であることができる。
【0025】
本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されていることができる。
【0026】
本体１１０の具体的な形状に特に制限はないが、図示のように本体１１０は六面体状またはこれと類似した形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮によって、本体１１０は完全な直線を有する六面体状ではないが、実質的に六面体状を有することができる。
【0027】
本体１１０は、第１方向に互いに対向する第１及び第２面１、２、上記第１及び第２面１、２と連結され、第２方向に互いに対向する第３及び第４面３、４、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、第３方向に互いに対向する第５及び第６面５、６を有することができる。
【0028】
本体１１０を形成する複数の誘電体層１１１は焼成された状態であり、隣接する誘電体層１１１間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。
【0029】
本発明の一実施形態に係ると、上記誘電体層１１１を形成する原料は、十分な静電容量を得ることができる限り特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム系材料などを用いることができる。上記チタン酸バリウム系材料は、ＢａＴｉＯ３系セラミック粉末を含むことができ、上記セラミック粉末の例として、ＢａＴｉＯ３、ＢａＴｉＯ３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ１－ｘＣａｘ）ＴｉＯ３（０＜ｘ＜１）、Ｂａ（Ｔｉ１－ｙＣａｙ）Ｏ３（０＜ｙ＜１）、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙＺｒｙ）Ｏ３（０＜ｘ＜１、０＜ｙ＜１）またはＢａ（Ｔｉ１－ｙＺｒｙ）Ｏ３（０＜ｙ＜１）などが挙げられる。
【0030】
また、上記誘電体層１１１を形成する原料は、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーに本発明の目的に応じて様々なセラミック添加剤、有機溶剤、結合剤、分散剤などが添加されることができる。
【0031】
一方、誘電体層１１１の平均厚さｔｄは特に限定する必要はない。例えば、誘電体層１１１の平均厚さｔｄは、０．２μｍ以上１０μｍ以下であることができる。
【0032】
上記誘電体層１１１の平均厚さｔｄは、上記第１及び第２内部電極１２１、１２２の間に配置される誘電体層１１１の平均厚さを意味することができる。
【0033】
誘電体層１１１の平均厚さは、本体１１０の長さ及び厚さ方向（Ｌ－Ｔ）の断面を１万倍率の走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いてイメージをスキャンして測定することができる。より具体的には、スキャンされたイメージの１つの誘電体層を長さ方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔である３０個の地点は、容量形成部Ａｃで指定されることができる。また、このような平均値測定を１０個の誘電体層に拡張して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。
【0034】
内部電極１２１、１２２は、互いに異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対とすることができる。本体１１０の内部に配置された複数個の内部電極１２１、１２２は、本体の第３面３または第４面４に一端が露出することがある。
【0035】
第１及び第２内部電極１２１、１２２は、誘電体層１１１を間に挟んで第１方向に交互に配置されることができる。
【0036】
第１内部電極１２１の一端は第３面３に露出し、第２内部電極１２２の一端は第４面４に露出することがある。第１内部電極１２１の他端は第４面４から離隔して配置され、第２内部電極１２２の他端は第３面３から離隔して配置されることができる。
【0037】
本体の第３面３及び第４面４には、外部電極１３１、１３２が配置されて内部電極１２１、１２２と連結されることができる。
【0038】
図３を参照すると、誘電体層１１１に第１内部電極１２１が形成されている。上記第１内部電極１２１は、誘電体層の長さ方向に対しては全体的に形成されない。すなわち、第１内部電極１２１の一端は第３面３まで形成されて第３面３に露出し、第１内部電極１２１の他端は本体１１０の第４面４から所定の間隔を空けて形成されることができる。
【0039】
本体１１０の第３面３に露出した第１内部電極１２１の端部は、第１外部電極１３１と連結されることができる。第１内部電極とは逆に、第２内部電極１２２の一端は第４面４に露出して第２外部電極１３２と連結され、第２内部電極１２２の他端は第３面３から所定の間隔を空けて形成されることができる。
【0040】
内部電極１２１、１２２は、高容量積層型電子部品の実現のために４００層以上積層されることができるが、必ずしもこれに制限されるものではない。
【0041】
内部電極１２１、１２２を形成する材料は特に制限されず、電気導電性に優れた材料を用いることができる。例えば、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金のうち１つ以上を含むことができる。
【0042】
また、内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち１つ以上を含む内部電極用導電性ペーストをセラミックグリーンシートに印刷して形成することができる。上記内部電極用導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを用いることができ、本発明がこれに限定されるものではない。
【0043】
一方、内部電極１２１、１２２の平均厚さｔｅは特に限定する必要はない。例えば、内部電極１２１、１２２の平均厚さｔｅは、０．２μｍ以上３μｍ以下であることができる。
【0044】
上記内部電極１２１、１２２の平均厚さｔｅは、内部電極１２１、１２２の平均厚さを意味することができる。
【0045】
内部電極１２１、１２２の平均厚さは、本体１１０の長さ及び厚さ方向（Ｌ－Ｔ）の断面を１万倍率の走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いてイメージをスキャンして測定することができる。より具体的には、スキャンされたイメージの１つの内部電極を長さ方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔である３０個の地点は、容量形成部Ａｃで指定されることができる。また、このような平均値測定を１０個の内部電極に拡張して平均値を測定すると、内部電極の平均厚さをさらに一般化することができる。
【0046】
本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａｃと、上記容量形成部Ａｃの第１方向の上部及び下部に形成されたカバー部１１２、１１３を含むことができる。
【0047】
また、上記容量形成部Ａｃは、キャパシタの容量形成に寄与する部分であって、誘電体層１１１を間に挟んで複数の第１及び第２内部電極１２１、１２２を繰り返し積層して形成されることができる。
【0048】
カバー部１１２、１１３は、上記容量形成部Ａｃの第１方向の上部に配置される上部カバー部１１２及び上記容量形成部Ａｃの第１方向の下部に配置される下部カバー部１１３を含むことができる。
【0049】
上記上部カバー部１１２及び下部カバー部１１３は、単一誘電体層または２つ以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
【0050】
上記上部カバー部１１２及び下部カバー部１１３は内部電極を含まず、誘電体層１１１と同じ材料を含むことができる。
【0051】
すなわち、上記上部カバー部１１２及び下部カバー部１１３は、セラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含むことができる。
【0052】
一方、カバー部１１２、１１３の平均厚さは特に限定する必要はない。但し、積層型電子部品の単位体積当たりの容量を向上させるために、カバー部１１２、１１３の平均厚さは１５μｍ以下であることができる。本発明の一実施形態によると、サイドマージン部１１４、１１５が複数の第１誘電体結晶粒を含むことによってサイドマージン部１１４、１１５のデラミネーション、クラックなどの発生を抑制させることができるため、カバー部１１２、１１３の平均厚さが１５μｍ以下である場合にも優れた信頼性を確保することができる。
【0053】
カバー部１１２、１１３の平均厚さは第１方向の大きさを意味することができ、容量形成部Ａｃの上部または下部で等間隔の５個の地点で測定したカバー部１１２、１１３の第１方向の大きさを平均した値であることができる。
【0054】
本体１１０の第５及び第６面にはサイドマージン部１１４、１１５が配置される。
【0055】
サイドマージン部１１４、１１５は、本体１１０の第５面５に配置された第１サイドマージン部１１４及び第６面６に配置された第２サイドマージン部１１５を含むことができる。すなわち、サイドマージン部１１４、１１５は、本体１１０の幅方向の両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に配置されることができる。
【0056】
サイドマージン部１１４、１１５は、第５及び第６面で内部電極１２１、１２２と連結されることができる。
【0057】
サイドマージン部１１４、１１５は、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
【0058】
サイドマージン部１１４、１１５は、本体１１０の第５及び第６面に別途のサイドマージン部用セラミックグリーンシートを付着して形成されたものであることができ、容量形成部Ａｃの第３方向の両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に１つ以上のサイドマージン部用セラミックグリーンシートを第３方向（幅方向）に積層して形成されたものであることができる。
【0059】
サイドマージン部１１４、１１５は、複数の第１誘電体結晶粒Ｇ１を含むことができ、第１誘電体結晶粒Ｇ１は、短軸長さＳｘに対する長軸長さＬｘの比Ｌｘ／Ｓｘが３以上３０以下であることができる。但し、サイドマージン部１１４、１１５が第１誘電体結晶粒のみからなることを意味するのではなく、サイドマージン部１１４、１１５は第１誘電体結晶粒Ｇ１の以外に他の誘電体結晶粒も含むことができる。
【0060】
小型及び高容量の積層セラミックキャパシタを実現するために、積層セラミックキャパシタを製造するにおいて、内部電極が本体の幅方向に露出することで、マージンのない設計によって内部電極の幅方向の面積を最大化するが、焼結前段階で本体の幅方向の内部電極露出面にサイドマージン部用セラミックグリーンシートを別途付着してから、焼結する方法が適用されている。
【0061】
サイドマージン部用セラミックグリーンシートを別途付着する方法により、キャパシタの単位体積当たりの容量は向上させることができるが、焼結時のサイドマージン部と本体の接合界面に応力が発生し、デラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）、クラック（ｃｒａｃｋ）などの問題点が発生する可能性があり、信頼性が低くなるおそれがある。
【0062】
サイドマージン部１１４、１１５と本体１１０の接合界面に応力が発生する主な原因は、サイドマージン部１１４、１１５と本体１１０の収縮挙動の相違によるものと見なすことができる。
【0063】
図２を参照すると、サイドマージン部１１４、１１５の第１及び第２方向の収縮が抑制されてこそ、サイドマージン部１１４、１１５と本体１１０の接合界面に応力が発生することを最小化することができる。サイドマージン部用セラミックグリーンシートは、厚さが薄い板状を有し、板の厚さ方向をｚ方向、板の長さ及び幅方向をｘｙ方向とするとき、サイドマージン部用セラミックグリーンシートを本体１１０の第５及び第６面に第３方向に付着する場合、図２の第３方向はサイドマージン部用セラミックグリーンシートのｚ方向に対応し、図２の第１及び第２方向はサイドマージン部用セラミックグリーンシートのｘｙ方向に対応するようになる。したがって、サイドマージン部用セラミックグリーンシートのｘｙ方向の収縮率を抑制してこそ、サイドマージン部１１４、１１５の第１及び第２方向の収縮を抑制することができ、サイドマージン部１１４、１１５と本体１１０の接合界面に応力が発生することを最小限に抑えることができる。
【0064】
本発明の一実施形態によるサイドマージン部１１４、１１５が複数の第１誘電体結晶粒Ｇ１を含む場合、焼結時のサイドマージン部１１４、１１５の第１及び第２方向の収縮が抑制されたと判断することができ、焼結時のサイドマージン部１１４、１１５の第１及び第２方向の収縮が抑制されることでサイドマージン部１１４、１１５のデラミネーション、クラックなどの発生を抑制することができる。
【0065】
一方、サイドマージン部に複数の第１誘電体結晶粒Ｇ１を含ませる方法は、特に限定する必要はない。例えば、板状粉末を含むサイドマージン部用セラミックグリーンシートを用いてサイドマージン部を形成することによって複数の第１誘電体結晶粒Ｇ１をサイドマージン部に含ませることができる。サイドマージン部用セラミックグリーンシートの成形過程で板状粉末は狭いスロットを抜け出してキャリアフィルムに塗布されるときに、サイドマージン部用セラミックグリーンシートのｘｙ方向に整列されるようになる。この後、サイドマージン部用セラミックグリーンシートを焼結する際に、ｘｙ方向に整列された板状粉末の機械的な収縮挙動の抑制効果と粉末間の接点減少によってサイドマージン部用セラミックグリーンシートは焼結時のｘｙ方向の収縮挙動が抑制され、ｚ方向に主に収縮されることができる。
【0066】
サイドマージン部１１４、１１５の第１及び第３方向の断面において、第１誘電体結晶粒Ｇ１は、短軸長さＳｘに対する長軸長さＬｘの比Ｌｘ／Ｓｘが３以上３０以下であることができる。
【0067】
Ｌｘ／Ｓｘが３未満である場合には、焼結時のサイドマージン部１１４、１１５が第１方向に収縮することを抑制する効果が不十分であり、焼結時のサイドマージン部１１４、１１５の第１方向の収縮率が本体１１０の第１方向の収縮率よりも大きくなることがあるため、サイドマージン部と本体の接合界面に応力が発生してデラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）、クラック（ｃｒａｃｋ）などの問題点が発生することがある。
【0068】
一方、Ｌｘ／Ｓｘが３０超過である場合には、第１方向の収縮抑制効果が過度であることから、焼結時のサイドマージン部１１４、１１５の第１方向の収縮率が本体１１０の第１方向の収縮率よりも小さくなることがあり、サイドマージン部１１４、１１５と本体１１０間の収縮率の差が却って大きくなるおそれがある。
【0069】
図７は、第１誘電体結晶粒Ｇ１を示した図面である。図７を参照すると、第１誘電体結晶粒Ｇ１の中心ｘを通りながら第１誘電体結晶粒Ｇ１内で最大長さを有する直線を第１誘電体結晶粒Ｇ１の長軸とすることができ、上記長軸の長さをＬｘとすることができる。また、第１誘電体結晶粒Ｇ１の中心ｘで上記長軸に直交する直線を第１誘電体結晶粒Ｇ１の短軸とすることができ、上記短軸の長さをＳｘとすることができる。ここで、第１誘電体結晶粒Ｇ１の中心ｘは、第１及び第３方向の断面で観察される第１誘電体結晶粒Ｇ１の重心を意味することができる。
【0070】
第１誘電体結晶粒Ｇ１の短軸長さに対する長軸長さの比Ｌｘ／Ｓｘは、積層型電子部品１００を本体１１０の第２方向の中央位置まで研磨して第１及び第３方向の断面（Ｗ－Ｔ断面）を露出させた後、露出した断面を走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）、光学顕微鏡（Ｏｐｔｉｃａｌ ｍｉｃｒｏｓｃｏｐｅ）を用いて観察した画像から測定したものであることができる。
【0071】
一方、上述した第１誘電体結晶粒Ｇ１の短軸長さ及び長軸長さを測定する方法は、サイドマージン部及び誘電体層に含まれた誘電体結晶粒の短軸長さ及び長軸長さを測定する場合にも同様に適用されることができる。例えば、第２誘電体結晶粒Ｇ２を示した図８のように、第２誘電体結晶粒Ｇ２の中心ｘ’を通って第２誘電体結晶粒Ｇ２内で最大長さを有する直線を第２誘電体結晶粒Ｇ１の長軸とすることができ、上記長軸の長さをＬｘ’とすることができる。また、第２誘電体結晶粒Ｇ２の中心ｘ’において上記長軸に直交する直線を第２誘電体結晶粒Ｇ２の短軸とすることができ、上記短軸の長さをＳｘ’とすることができる。ここで、第２誘電体結晶粒Ｇ２の中心ｘ’は、第１及び第３方向の断面で観察される第２誘電体結晶粒Ｇ１の重心を意味することができる。
【0072】
一実施形態において、サイドマージン部１１４、１１５に含まれた誘電体結晶粒の個数をＮｍ０、第１誘電体結晶粒Ｇ１の個数をＮｍ１とするとき、Ｎｍ１／Ｎｍ０は０．０９以上であることができる。
【0073】
Ｎｍ１／Ｎｍ０が０．０９未満である場合には、焼結時のサイドマージン部の第１方向の収縮抑制効果が不十分であるおそれがある。したがって、Ｎｍ１／Ｎｍ０は０．０９以上であることが好ましく、より好ましくは０．１１以上であることができる。
【0074】
一方、Ｎｍ１／Ｎｍ０の上限は特に限定する必要はないが、好ましくはＮｍ１／Ｎｍ０が０．６５以下であることができる。Ｎｍ１／Ｎｍ０が０．６５超過で第１誘電体結晶粒Ｇ１の個数が多すぎる場合、第１方向の収縮抑制効果が過度であって、却ってサイドマージン部と本体の接合界面での応力が増加するおそれがあり、または比表面積の減少による焼結駆動力不足によって緻密な焼結が行われないことがある。より好ましくは、Ｎｍ１／Ｎｍ０は０．５５以下であり、より好ましくは０．４５以下であることができる。
【0075】
一実施形態において、サイドマージン部１１４、１１５に含まれた第１誘電体結晶粒Ｇ１の個数をＮｍ１、第１方向と長軸がなす角度が４５度以下である第１誘電体結晶粒Ｇ１の個数をＮｍ２とするとき、Ｎｍ２／Ｎｍ１は０．５５以上であることができる。より好ましくは、Ｎｍ２／Ｎｍ１は０．６以上であり、より好ましくは０．７以上であることができる。
【0076】
図９は、複数の第１誘電体結晶粒Ｇ１及び複数の第２結晶粒Ｇ２が混合された領域において、第１誘電体結晶粒Ｇ１が第１方向に整列されたことを示した図面である。第１誘電体結晶粒Ｇ１の長軸が第１方向となす角度が４５度以下に配置される場合、第１誘電体結晶粒Ｇ１が第１方向に整列されたものと見なすことができ、この場合、焼結時のサイドマージン部１１４、１１５が第１方向に収縮することを抑制する効果がより顕著になることがある。したがって、図６のＰｍ領域は、図９に示した形態の誘電体結晶粒を含むことができる。また、図１２は、図６のＰｍ領域を走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いてスキャンしたイメージとして、第１誘電体結晶粒Ｇ１の長軸が第１方向となす角度が４５度以下に配置されたことを確認することができる。
【0077】
一方、Ｎｍ２／Ｎｍ１の値が１に近いほど、それぞれの第１誘電体結晶粒による第１方向の収縮抑制効果が向上することができるため、Ｎｍ２／Ｎｍ１の上限は特に限定する必要はない。但し、Ｎｍ２／Ｎｍ１を０．９超過に制御するためには別途の工程が必要であるか、製造時間が増加するおそれがあるため、そのＮｍ２／Ｎｍ１は０．９以下であることができる。
【0078】
サイドマージン部１１４、１１５に含まれた誘電体結晶粒の個数Ｎｍ０、第１誘電体結晶粒の個数Ｎｍ１、及び第１方向と長軸がなす角度が４５度以下である第１誘電体結晶粒の個数Ｎｍ２は、積層型電子部品１００を本体１１０の第２方向の中央位置まで研磨して第１及び第３方向の断面（Ｗ－Ｔ断面）を露出させた後、露出した断面でサイドマージン部の第１方向の中央に該当する領域を走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて３０００倍率以上で観察した画像から測定したものであることができる。
【0079】
観察領域を特に限定する必要はないが、散布及び測定時間を考慮すると、５０μｍ×５０μｍ以上３００μｍ×３００μｍ以下の領域で観察することが好ましい。また、本体１１０を第２方向に等間隔を有する５個の地点で第１及び第３方向に切断した断面（Ｗ－Ｔ断面）でＮｍ０、Ｎｍ１及びＮｍ２の値を求めた後、各値を平均した値をＮｍ０、Ｎｍ１及びＮｍ２とすることで、Ｎｍ０、Ｎｍ１及びＮｍ２をさらに一般化することができる。
【0080】
第１誘電体結晶粒Ｇ１の短軸長さＳｘ及び長軸長さＬｘは特に限定する必要はない。但し、誘電体結晶粒の形状が収縮率に及ぼす影響よりは小さいことがあるが、誘電体結晶粒の大きさも収縮率に影響を及ぼすことができるため、第１誘電体結晶粒の短軸長さＳｘは１００ｎｍ以上５００ｎｍ以下であり、長軸長さＬｘは、３００ｎｍ以上５０００ｎｍ以下であることが好ましい。
【0081】
一実施形態において、上記サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計をＳｍ、長軸長さの合計をＬｍとするとき、Ｌｍ／Ｓｍは１．１５以上２．７０以下であることができる。より好ましくは、Ｌｍ／Ｓｍは１．２以上２．０以下であることができる。
【0082】
Ｌｍ／Ｓｍが１．１５未満である場合、焼結時のサイドマージン部１１４、１１５が第１方向に収縮することを抑制する効果が不十分であり、焼結時のサイドマージン部の第１方向の収縮率が本体の第１方向の収縮率よりも大きくなる可能性があるため、サイドマージン部と本体の接合界面に応力が発生し、デラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）、クラック（ｃｒａｃｋ）などの問題点が発生する可能性がある。したがって、Ｌｍ／Ｓｍは１．１５以上であることが好ましく、より好ましくはＬｍ／Ｓｍは１．２以上であることができる。
【0083】
一方、Ｌｍ／Ｓｍが２．７０超過である場合には、第１方向の収縮抑制効果が過度であり、焼結時のサイドマージン部の第１方向の収縮率が本体の第１方向の収縮率よりも小さくなることがあり、サイドマージン部と本体間の収縮率の差が却って大きくなるおそれがある。したがって、Ｌｍ／Ｓｍは２．７０以下であることが好ましく、より好ましくはＬｍ／Ｓｍは２．０以下であることができる。
【0084】
Ｌｍ及びＳｍは、積層型電子部品１００を本体１１０の第２方向の中央位置まで研磨して第１及び第３方向の断面（Ｗ－Ｔ断面）を露出させた後、露出した断面でサイドマージン部の第１方向の中央に該当する領域を走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて３０００倍率以上で観察した画像から測定したものであることができる。
【0085】
観察領域を特に限定する必要はないが、散布及び測定時間を考慮すると、５０μｍ×５０μｍ以上３００μｍ×３００μｍ以下の領域で観察することが好ましい。また、本体１１０を第２方向に等間隔を有する５個の地点で第１及び第３方向に切断した断面（Ｗ－Ｔ断面）でＬｍ及びＳｍの値を求めた後、各値を平均した値をＬｍ及びＳｍとすることで、Ｌｍ及びＳｍをさらに一般化することができる。
【0086】
サイドマージン部１１４、１１５を形成する方法は特に限定しないが、後述するように、サイドマージン部１１４、１１５は、球状粉末及び板状粉末を含むサイドマージン部用セラミックグリーンシートを用いて形成されることができる。サイドマージン部１１４、１１５を形成する方法に関する詳細な内容は後述する。
【0087】
一方、サイドマージン部１１４、１１５の第３方向の大きさは特に限定する必要はない。但し、積層型電子部品１００の積層型電子部品の単位体積当たりの容量を向上させるために、マージン部１１４、１１５の第３方向の平均大きさは１５μｍ以下であることができる。本発明の一実施形態によると、サイドマージン部１１４、１１５が複数の第１誘電体結晶粒を含むことによって、サイドマージン部１１４、１１５のデラミネーション、クラックなどの発生を抑制させることができるため、サイドマージン部１１４、１１５の第３方向の平均大きさが１５μｍ以下である場合にも優れた信頼性を確保することができる。
【0088】
サイドマージン部１１４、１１５の第３方向の平均大きさの下限は特に限定しない。但し、サイドマージン部１１４、１１５の第３方向の平均大きさが２μｍ未満である場合には、第５及び第６面に露出する内部電極１２１、１２２のショートを防止し難い場合があるため、サイドマージン部１１４、１１５の第３方向の平均大きさの下限は２μｍであることができる。
【0089】
サイドマージン部１１４、１１５の第３方向の平均大きさは、容量形成部Ａｃと接する領域で等間隔の５個の地点で測定したサイドマージン部１１４、１１５の第３方向の大きさを平均した値であることができる。
【0090】
本発明の一実施形態によると、サイドマージン部１１４、１１５が従来とは違ってサイドマージン部用セラミックグリーンシートを本体１１０の側面に付着して形成されるため、サイドマージン部１１４、１１５の位置別の第３方向の大きさが一定することができる。
【0091】
すなわち、従来にはサイドマージン部をセラミックスラリーを塗布または印刷する方式で形成したため、サイドマージン部の位置別の厚さのばらつきが激しかった。
【0092】
具体的には、従来の場合には、サイドマージン部１１４、１１５は、第１方向の中央における第３方向の大きさｔｃ１がサイドマージン部の他の領域の第３方向の大きさに比べて厚く形成された。
【0093】
例えば、従来の場合、サイドマージン部１１４、１１５は、第１方向の中央における第３方向の大きさｔｃ１に対して第１方向の最外郭に配置された内部電極１２１、１２２と接する領域における第３方向の大きさｔｃ２の比ｔｃ２／ｔｃ１が０．９未満程度として、そのばらつきが大きかった。
【0094】
このようにサイドマージン部の位置別の厚さのばらつきが大きい従来の場合、同一サイズの積層型電子部品においてサイドマージン部が占める部分が大きいため、容量形成部のサイズを大きく確保することができないため、高容量の確保に困難がある。
【0095】
一方、本発明の一実施形態によると、サイドマージン部１１４、１１５は、第１方向の中央における第３方向の大きさｔｃ１に対して第１方向の最外郭に配置された内部電極１２１、１２２と接する領域における第３方向の大きさｔｃ２の比ｔｃ２／ｔｃ１が０．９以上１．０以下であるため、サイドマージン部１１４、１１５の第３方向の大きさを小さくすることができ、容量形成部Ａｃのサイズを大きく確保することができる。
【0096】
本発明の一実施形態において、従来と異なってセラミックグリーンシートを本体の側面に付着して形成するため、サイドマージン部１１４、１１５の位置別の第３方向の大きさが一定であることができ、高容量の積層型電子部品の実現が容易であることができる。
【0097】
また、サイドマージン部１１４、１１５は、第１方向の最外郭に配置された内部電極と接する領域における第３方向の大きさｔｃ２に対して第１方向の最外郭領域における第３方向の大きさｔｃ３の比ｔｃ３／ｔｃ２が０．９以上１．０以下であることができる。上記特徴により、サイドマージン部１１４、１１５の領域別の第３方向の大きさのばらつきが少なくて、容量形成部Ａｃのサイズを大きく確保することができ、これによって高容量の積層型電子部品の実現が可能である。
【0098】
以下、誘電体層１１１に含まれた結晶粒について具体的な例を説明する。但し、サイドマージン部１１４、１１５とは異なって、誘電体層１１１に含まれた誘電体結晶粒は特に限定する必要はなく、確保しようとするキャパシタンス（ｃａｐａｃｉｔａｎｃｅ）、絶縁抵抗などを考慮して設計することができる。
【0099】
誘電体層１１１は、複数の第２誘電体結晶粒Ｇ２を含むことができる。
【0100】
図６において、誘電体層１１１のＰｄ領域は、図１０に示したように、複数の第２誘電体結晶粒Ｇ２を含むことができ、第２誘電体結晶粒Ｇ２は短軸長さＳｘ’に対する長軸長さＬｘ’の比Ｌｘ’／Ｓｘ’が１．５以下であることができる。一般的な球状粉末を用いて誘電体層を形成する場合、ほとんどの誘電体結晶粒は第２誘電体結晶粒Ｇ２のような形態であることができる。また、Ｌｘ’／Ｓｘ’の下限は１．０として短軸長さと長軸長さが同じである場合も第２誘電体結晶粒Ｇ２に該当する。
【0101】
一方、第２誘電体結晶粒Ｇ２の短軸長さＳｘ’及び長軸長さＬｘ’は特に限定する必要はない。例えば、第２誘電体結晶粒Ｇ２の短軸長さＳｘ’は１００ｎｍ以上５００ｎｍ以下であり、長軸長さＬｘ’は１００ｎｍ以上５００ｎｍ以下であることができる。
【0102】
一実施形態において、誘電体層１１１に含まれた誘電体結晶粒の短軸長さの合計をＳｄ、長軸長さの合計をＬｄとするとき、Ｌｄ／Ｓｄは１．１５未満であることができる。一般的な球状粉末を用いて誘電体層を形成する場合、ほとんどの誘電体結晶粒は、第２誘電体結晶粒Ｇ２のような形態であることができる。
【0103】
但し、本発明の誘電体層１１１が第２誘電体結晶粒のみを含むものに限定する必要はない。一実施形態において、誘電体層１１１も複数の第１誘電体結晶粒Ｇ１を含むことができる。また、誘電体層１１１が複数の第１誘電体結晶粒を含むことによって、Ｌｄ／Ｓｄが１．５以上であることができる。
【0104】
図６において、誘電体層１１１のＰｄ領域は、図１１に示したように、複数の第１誘電体結晶粒Ｇ１及び複数の第２誘電体結晶粒Ｇ２が混合された領域であり、第１誘電体結晶粒Ｇ１は、短軸長さＳｘに対する長軸長さＬｘの比Ｌｘ／Ｓｘは、３以上３０以下であることができる。誘電体層１１１が複数の第１の結晶粒Ｇ１を含むことによって、誘電体層１１１に含まれた全体誘電体結晶粒の個数は減少しつつ、誘電体層１１１の厚さ当たりに配置される誘電体結晶粒の数は類似した水準で維持することができ、高電界でも誘電率の減少を抑制することができる。
【0105】
このとき、誘電体層１１１に含まれた第１誘電体結晶粒の個数は特に限定する必要はない。例えば、誘電体層１１１に含まれた誘電体結晶粒の個数をＮｄ０、第１誘電体結晶粒Ｇ１の個数をＮｄ１とするとき、Ｎｄ１／Ｎｄ０は０．１５以上であることができる。
【0106】
サイドマージン部１１４、１１５に含まれた第１誘電体結晶粒は主に第１方向に整列された形態を有するが、誘電体層１１１に含まれた第１誘電体結晶粒Ｇ１は第３方向に整列された形態であることができる。具体的には、誘電体層１１１に含まれた第１誘電体結晶粒Ｇ１の個数をＮｄ１、第３方向と長軸がなす角度が４５度以下である第１誘電体結晶粒Ｇ１の個数をＮｄ２とするとき、Ｎｄ２／Ｎｄ１は０．５５以上であることができる。
【0107】
図１１は、第１誘電体結晶粒Ｇ１が第３方向に整列されたことを示した図面である。第１誘電体結晶粒Ｇ１の長軸が第３方向となす角度が４５度以下に配置される場合、第１誘電体結晶粒Ｇ１が第３方向に整列されたものと見なされ、この場合、高電界で誘電率の減少を抑制する効果がより顕著になることができる。
【0108】
一方、Ｎｄ２／Ｎｄ１の値が１に近いほど、それぞれの第１誘電体結晶粒による高電界で誘電率の減少を抑制する効果が向上することができるため、Ｎｄ２／Ｎｄ１の上限は特に限定する必要はない。
【0109】
一方、誘電体層１１１に含まれた誘電体結晶粒の個数Ｎｄ０、第１誘電体結晶粒の個数Ｎｄ１、及び第３方向と長軸がなす角度が４５度以下である第１誘電体結晶粒の個数Ｎｄ２は、積層型電子部品１００を本体１１０の第２方向の中央位置まで研磨して第１及び第３方向の断面（Ｗ－Ｔ断面）を露出させた後、露出した断面で容量形成部Ａｃの中央に該当する領域を走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて３０００倍率以上で観察した画像から測定したものであることができる。
【0110】
観察領域を特に限定する必要はないが、散布及び測定時間を考慮すると、５０μｍ×５０μｍ以上３００μｍ×３００μｍ以下の領域で観察することが好ましい。また、本体１１０を第２方向に等間隔を有する５個の地点で第１及び第３方向に切断した断面（Ｗ－Ｔ断面）でＮｄ０、Ｎｄ１及びＮｄ２の値を求めた後、各値を平均した値をＮｄ０、Ｎｄ１及びＮｄ２とすることで、Ｎｄ０、Ｎｄ１及びＮｄ２をさらに一般化することができる。
【0111】
外部電極１３１、１３２は、本体１１０の第３面３及び第４面４に配置されることができる。
【0112】
外部電極１３１、１３２は、本体１１０の第３面３に配置され、第１内部電極１２１と連結される第１外部電極１３１及び本体１１０の第４面４に配置されて第２内部電極１２２と連結される第２外部電極１３２を含むことができる。このとき、第１内部電極１２１は、第３面で第１外部電極１３１と連結され、第５及び第６面でサイドマージン部１１４、１１５と連結され、第２内部電極１２２は第４面で第２外部電極と連結され、第５及び第６面でサイドマージン部１１４、１１５と連結されることができる。
【0113】
本実施形態では、積層型電子部品１００が２つの外部電極１３１、１３２を有する構造を説明しているが、外部電極１３１、１３２の個数や形状などは内部電極１２１、１２２の形態や他の目的に応じて変わることができる。
【0114】
また、外部電極１３１、１３２は、サイドマージン部１１４、１１５の一部を覆う形態で配置されることができる。例えば、サイドマージン部１１４、１１５の第２方向の両端面を一部覆う形態で配置されることができる。また、図１に示したように、サイドマージン部１１４、１１５の第２方向の両端面を全て覆い、サイドマージン部１１４、１１５の第１及び第３方向の端面の一部を覆うように延長して配置されることもできる。
【0115】
一方、外部電極１３１、１３２は、金属などのように電気導電性を有するものであれば、どのような材料を用いても形成されることができ、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることができ、さらに多層構造を有することができる。
【0116】
図４を参照して、外部電極１３１、１３２の多層構造に対する例を挙げると、外部電極１３１、１３２は、本体１１０に配置される電極層１３１ａ、１３２ａ、上記電極層１３１ａ、１３２ａ上に配置された導電性樹脂層１３１ｂ、１３２ｂ及び上記導電性樹脂層１３１ｂ、１３２ｂ上に配置されためっき層１３１ｃ、１３２ｃを含むことができる。
【0117】
但し、これに限定されるものではなく、外部電極は電極層１３１ａ、１３２ａ及び上記電極層１３１ａ、１３２ａ上に配置されためっき層を含む２層構造を有することができる。
【0118】
電極層１３１ａ、１３２ａは、導電性金属及びガラスを含む焼成電極であることができる。また、電極層１３１ａ、１３２ａは、本体上に導電性金属を含むシートを転写する方式で形成されることもできる。また、第１及び第２電極層１３１ａ、１３２ａは、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）工法、分子層蒸着（Ｍｏｌｅｃｕｌａｒ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、ＭＬＤ）工法、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）工法、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）工法などを用いて形成されることもできる。
【0119】
電極層１３１ａ、１３２ａに用いられる導電性金属は、静電容量形成のために上記内部電極と電気的に連結されることができる材質であれば特に制限されず、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金からなる群から選択された１つ以上を含むことができる。
【0120】
導電性樹脂層１３１ｂ、１３２ｂは、導電性金属及び樹脂を含む樹脂系電極であることができる。
【0121】
導電性樹脂層１３１ｂ、１３２ｂに用いられる導電性金属は、静電容量形成のために上記内部電極と電気的に連結されることができる材質であれば特に制限されず、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金からなる群から選択された１つ以上を含むことができる。
【0122】
めっき層１３１ｃ、１３２ｃは、実装特性を向上させる役割を果たすことができる。
【0123】
めっき層１３１ｃ、１３２ｃの種類は特に限定されず、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ａｕ、Ｐｄ及びこれらの合金のうち１つ以上を含むめっき層であることができ、複数の層で形成されることができる。
【0124】
めっき層１３１ｃ、１３２ｃに対するより具体的な例を挙げると、めっき層１３１ｃ、１３２ｃは、Ｎｉめっき層またはＳｎめっき層で一層形態を有することができ、Ｎｉめっき層及びＳｎめっき層が順次形成された形態であることができ、Ｓｎめっき層、Ｎｉめっき層及びＳｎめっき層が順次形成された形態であることができる。また、めっき層１３１ｃ、１３２ｃは、複数のＮｉめっき層及び／または複数のＳｎめっき層を含むこともできる。
【0125】
積層型電子部品１００のサイズは特に限定する必要はない。
【0126】
但し、積層型電子部品１００のサイズが大きくなると、サイドマージン部と本体が接する面積が大きくなり、接する面積が大きくなるほど焼結時にサイドマージン部と本体の接合界面で発生する応力は徐々に増加するようになる。したがって、サイドマージン部が複数の第１誘電体結晶粒を含まない場合、積層型電子部品１００のサイズが大きくなるほどデラミネーション、クラックなどの発生が顕著になることがある。
【0127】
一方、本発明によると、サイドマージン部１１４、１１５が複数の第１誘電体結晶粒を含ませてサイドマージン部の収縮挙動を制御することで、デラミネーション、クラックなどの発生を抑制させることができるため、積層型電子部品１００のサイズが大きくなっても効果的にデラミネーション、クラックなどの発生を抑制させることができる。
【0128】
特に、積層型電子部品１００のサイズが３２２５（長さ×幅、３．２ｍｍ×２．５ｍｍ）以上である場合、本発明によるデラミネーション、クラックなどの発生を抑制させる効果がより顕著になることができる。したがって、製造誤差、外部電極サイズなどを考慮すると、積層型電子部品１００の第２方向の最大サイズが３．０ｍｍ以上であり、第３方向の最大サイズが２．３ｍｍ以上である場合、本発明による信頼性の向上効果がより顕著になることができる。
【0129】
【0130】
図１５及び図１６を参照すると、サイドマージン部１１４’、１１５’は、本体１１０と隣接した第１領域１１４ａ’、１１５ａ’及び上記積層型電子部品の外表面に隣接した第２領域１１４ｂ、１１５ｂを含み、第１領域１１４ａ’、１１５ａ’に含まれた第１誘電体結晶粒Ｇ１の個数は、第２領域１１４ｂ’、１１５ｂ’に含まれた第１誘電体結晶粒Ｇ１の個数よりも少ないことがある。
【0131】
本体１１０に隣接した領域である第１領域１１４ａ’、１１５ａ’に第１誘電体結晶粒Ｇ１を多数配置して、本体１１０とサイドマージン部１１４’、１１５’間の応力発生を最小化することができ、本体１１０とサイドマージン部１１４’、１１５’間の界面に発生する応力に影響力が少ない第２領域１１４ｂ’、１１５ｂ’には、第１誘電体結晶粒Ｇ１を最小に配置することができる。
【0132】
このとき、第２領域１１４ｂ’、１１５ｂ’の場合、第１誘電体結晶粒Ｇ１を含まないことができ、第１領域１１４ａ’、１１５ａ’はサイドマージン部用セラミックグリーンシートを用いて形成し、第２領域１１４ｂ’、１１５ｂ’は、誘電体層１１１を形成するためのセラミックグリーンシートを用いて形成することができる。したがって、図１６のＰｍ１領域は、図９に示した形態の誘電体結晶粒を含むことができ、図１６のＰｍ２領域は、図１０に示した形態の誘電体結晶粒を含むことができる。
【0133】
また、サイドマージン部１１４’、１１５’は、上記本体と接する面から離れるほど、サイドマージン部に含まれた誘電体結晶粒の短軸長さの合計に対する長軸長さの合計の比が増加する形態を有することができ、これによって少ない数の第１誘電体結晶粒で本体とサイドマージン部との間の界面に発生する応力を最小限に抑えることができる。
【0134】
但し、上述した形態でサイドマージン部を制限する必要はなく、本体の第１方向の収縮率を考慮して、第１領域１１４ａ’、１１５ａ’に含まれた第１誘電体結晶粒の個数が第２領域１１４ｂ’、１１５ｂ’に含まれた第１誘電体結晶粒の個数よりも多い形態を有することもできる。また、サイドマージン部１１４’、１１５’は、上記本体と接する面から離れるほど誘電体結晶粒の短軸長さの合計に対する長軸長さの合計の比が減少する形態を有することもできる。
【0135】
積層型電子部品の製造方法
図１７は、球状粉末を撮影した写真であり、図１８は、板状粉末を撮影した写真であり、図１９は、球状粉末及び板状粉末を含むセラミックグリーンシートの断面を撮影した写真であり、図２１ａ～２１ｆは、本発明の一実施形態に係る積層型電子部品の製造方法を概略的に示した断面図及び斜視図である。
図１７は、球状粉末を撮影した写真であり、図１８は、板状粉末を撮影した写真であり、図１９は、球状粉末及び板状粉末を含むセラミックグリーンシートの断面を撮影した写真であり、図２１ａ～２１ｆは、本発明の一実施形態に係る積層型電子部品の製造方法を概略的に示した断面図及び斜視図である。
【0136】
【0137】
本発明の一実施形態に係る積層型電子部品の製造方法は、複数個の第１内部電極パターンが所定の間隔を空けて形成された第１セラミックグリーンシート及び複数個の第２内部電極パターンが所定の間隔を空けて形成された第２セラミックグリーンシートを設ける段階と、上記第１内部電極パターンと上記第２内部電極パターンが交差するように上記第１セラミックグリーンシートと上記第２セラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、上記第１内部電極パターンと第２内部電極パターンの末端が幅方向に露出した側面を有するように上記セラミックグリーンシート積層本体を切断して積層本体を得る段階と、上記積層本体の上記第１内部電極パターンと第２内部電極パターンの末端が露出した側面にサイドマージン部用セラミックグリーンシートを付着する段階と、上記サイドマージン部用セラミックグリーンシートが付着された積層本体を焼成する段階と、上記焼成後に還元雰囲気で熱処理する段階と、上記還元雰囲気で熱処理された積層本体に外部電極を形成する段階と、を含むことができる。
【0138】
サイドマージン部用セラミックグリーンシート２１４は、球状粉末及び板状粉末を含むことができる。
【0139】
図１７を参照すると、球状粉末は完全な球状ではないが、ほぼ球に近い形態を有することができる。球状粉末の平均粒径は５０ｎｍ以上４００ｎｍ以下であることができる。
【0140】
図１８を参照すると、板状粉末は完全な平面ではないが、実質的に平坦な面と薄い厚さを有する粉末を意味することができる。板状粉末の厚さは０．１μｍ以上０．５μｍ以下であることができ、面の直径は０．５μｍ以上５μｍ以下であることができる。板状粉末の厚さ及び面の直径を上記範囲に制御することによって、サイドマージン部の第１方向の収縮率を制御してサイドマージン部のデラミネーション、クラックなどの発生を抑制することができ、短軸長さは１００ｎｍ以上５００ｎｍ以下であり、長軸長さは３００ｎｍ以上５０００ｎｍ以下である第１誘電体結晶粒Ｇ１を容易に形成することができる。
【0141】
サイドマージン部用セラミックグリーンシート２１４は、球状粉末、板状粉末を原料粉末として、バインダー及びエタノールなどの有機溶媒を添加し、湿式混合してスラリーを設けた後、スラリーを狭いスリットを介してキャリアフィルム上に塗布及び乾燥して製造することができる。
【0142】
図１９を参照すると、サイドマージン部用セラミックグリーンシートは、厚さが薄い板状を有し、板の厚さ方向をｚ方向、板の長さ及び幅方向をｘｙ方向とすることができ、板状粉末は狭いスロットを抜け出してキャリアフィルム上に塗布されるとき、サイドマージン部用セラミックグリーンシートのｘｙ方向に整列されることができる。図２０は、図１９のサイドマージン部用セラミックグリーンシートをＩＩＩ－ＩＩＩ’に沿った断面（ｚ方向及びｙ方向の断面）をＳＥＭを用いて観察した画像である。板状粉末がｘｙ方向に整列されたことを確認することができる。サイドマージン部用セラミックグリーンシートを焼結する際に、ｘｙ方向に整列された板状粉末の機械的な収縮挙動の抑制効果と粉末間の接点減少によってサイドマージン部用セラミックグリーンシートは焼結時にｘｙ方向の収縮挙動が抑制され、ｚ方向に主に収縮することがある。サイドマージン部用セラミックグリーンシートのｚ方向はサイドマージン部１１４、１１５の第３方向に対応し、ｘ方向またはｙ方向がサイドマージン部１１４、１１５の第１方向に対応するようになるため、サイドマージン部の第１方向の収縮率を抑制してサイドマージン部のデラミネーション、クラックなどの発生を抑制することができる。
【0143】
図１３は、比較例及び発明例の焼結温度による体積収縮率を示したグラフであり、図１４は、比較例及び発明例の焼結温度によるｘｙ収縮率及びｚ収縮率を示したグラフである。ここで、比較例は、球状粉末を含み、板状粉末を含まないセラミックグリーンシートであり、発明例は、球状粉末及び板状粉末の総重量に対する板状粉末の重量の比が０．３であるセラミックグリーンシートである。体積収縮率の場合、比較例と発明例が類似した値を有するが、図１４のようにｘｙ収縮率及びｚ収縮率を別々に測定した場合、ｘｙ収縮率は発明例が比較例に比べて顕著に低く、ｚ収縮率は発明例が比較例に比べて顕著に高いことが確認できる。したがって、セラミックグリーンシートが板状粉末を含む場合、焼結時のｘｙ方向の収縮率が抑制され、ｚ方向の収縮率が増加することを確認することができる。
【0144】
一実施形態において、サイドマージン部用セラミックグリーンシートに含まれた球状粉末及び板状粉末の総重量（Ｍａ）に対する板状粉末の重量（Ｍｂ）の比（Ｍｂ／Ｍａ）は、０．１９以上０．８０以下であることができる。すなわち、サイドマージン部用セラミックグリーンシートに含まれた板状粉末の重量（Ｍｂ）を球状粉末及び板状粉末の総重量（Ｍａ）で割った値が０．１９以上０．８０以下であることができる。
【0145】
これにより、サイドマージン部１１４、１１５の第１方向の収縮率を抑制してサイドマージン部１１４、１１５のデラミネーション、クラックなどの発生を抑制することができ、サイドマージン部１１４、１１５が図９に示した形態の誘電体結晶粒を含むことができる。
【0146】
サイドマージン部１１４、１１５のデラミネーション、クラックなどの発生をさらに抑制するために、サイドマージン部用セラミックグリーンシートに含まれた球状粉末及び板状粉末の総重量に対する板状粉末の重量の比（Ｍｂ／Ｍａ）は０．２５以上０．７０以下であることができる。
【0147】
球状粉末及び板状粉末は、高い誘電率を有する物質として十分な静電容量を得ることができる限り特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム系材料などを用いることができる。上記チタン酸バリウム系材料は、ＢａＴｉＯ３系セラミック粉末を含むことができ、上記セラミック粉末の例示として、ＢａＴｉＯ３、ＢａＴｉＯ３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ１－ｘＣａｘ)ＴｉＯ３（０＜ｘ＜１）、Ｂａ（Ｔｉ１－ｙＣａｙ）Ｏ３（０＜ｙ＜１）、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙＺｒｙ）Ｏ３（０＜ｘ＜１、０＜ｙ＜１）またはＢａ（Ｔｉ１－ｙＺｒｙ）Ｏ３（０＜ｙ＜１）などが挙げられる。
【0148】
誘電体層を形成するためのセラミックグリーンシート２１１は球状粉末を含むことができる。サイドマージン部用セラミックグリーンシート２１４に含まれた球状粉末と同じ球状粉末を用いることができるが、これに制限されるものではない。セラミックグリーンシート２１１が主に球状粉末を含む場合、誘電体層１１１は、図１０に示した形態の誘電体結晶粒を含むことができる。
【0149】
但し、誘電体層を形成するためのセラミックグリーンシート２１１として上述したサイドマージン部用セラミックグリーンシート２１４を用いることも可能であり、この場合、誘電体層１１１は図１１に示した形態の誘電体結晶粒を含むことができる。
【0150】
図２１ａに示したように、セラミックグリーンシート２１１上に所定の間隔を空けて複数個のストライプ状の第１内部電極パターン２２１を形成する。上記複数個のストライト状の第１内部電極パターン２２１は、互いに平行に形成されることができる。
【0151】
ストライプ状の第１内部電極パターン２２１は、導電性金属を含む内部電極ペーストによって形成されることができる。上記導電性金属はこれに制限されるものではないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち１つ以上であることができる。
【0152】
上記セラミックグリーンシート２１１上にストライプ状の第１内部電極パターン２２１を形成する方法は特に制限されないが、例えば、スクリーン印刷法またはグラビア印刷法などの印刷法によって形成されることができる。
【0153】
また、図示されてはいないが、また別のセラミックグリーンシート２１１上に所定の間隔を空けて複数個のストライプ状の第２内部電極パターン２２２を形成することができる。
【0154】
以下、第１内部電極パターン２２１が形成されたセラミックグリーンシートは、第１セラミックグリーンシートと称することができ、第２内部電極パターン２２２が形成されたセラミックグリーンシートは、第２セラミックグリーンシートと称することができる。
【0155】
次に、図２１ｂに示したように、ストライプ状の第１内部電極パターン２２１とストライプ状の第２内部電極パターン２２２が交差積層されるように第１及び第２セラミックグリーンシートを交互に積層することができる。
【0156】
この後、上記ストライプ状の第１内部電極パターン２２１は第１内部電極１２１となり、ストライプ状の第２内部電極パターン２２２は第２内部電極１２２となる。
【0157】
このとき、積層型電子部品の誘電体層及び内部電極の厚さを制御するために、第１及び第２セラミックグリーンシートの厚さｔｄ’、第１及び第２内部電極パターンの厚さｔｅ’を制御することができる。
【0158】
図２１ｃは、本発明の一実施形態による第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層本体２２０を示した断面図であり、図２１ｄは、第１及び第２セラミックグリーンシートが積層されたセラミックグリーンシート積層本体２２０を示した斜視図である。
【0159】
図２１ｃ及び図２１ｄを参照すると、複数個の平行なストライプ状の第１内部電極パターン２２１が印刷された第１セラミックグリーンシートと、複数個の平行なストライプ状の第２内部電極パターン２２２が印刷された第２セラミックグリーンシートは互いに交互に積層されている。
【0160】
より具体的には、第１セラミックグリーンシートに印刷されたストライプ状の第１内部電極パターン２２１の中央部と第２セラミックグリーンシートに印刷されたストライプ状の第２内部電極パターン２２２との間隔が重なるように積層されることができる。
【0161】
次に、図２１ｄに示したように、上記セラミックグリーンシート積層本体２２０は、複数個のストライプ状の第１内部電極パターン２２１及びストライプ状の第２内部電極パターン２２２を横切るように切断されることができる。すなわち、上記セラミックグリーンシート積層本体２１０は、互いに直交するＣ１－Ｃ１及びＣ２－Ｃ２の切断線に沿って切断された積層本体２１０になることができる。
【0162】
より具体的には、ストライプ状の第１内部電極パターン２２１及びストライプ状の第２内部電極パターン２２２は長さ方向に切断されて一定の幅を有する複数個の内部電極に分割されることができる。このとき、積層されたセラミックグリーンシートも内部電極パターンと共に切断される。これによって、誘電体層は内部電極の幅と同じ幅を有するように形成されることができる。
【0163】
また、Ｃ２－Ｃ２切断線に沿って個別的な本体サイズに合わせて切断することができる。すなわち、第１サイドマージン部及び第２サイドマージン部を形成する前に棒状積層体をＣ２－Ｃ２切断線に沿って個別的な本体サイズに切断して複数個の積層本体２１０を形成することができる。
【0164】
すなわち、重なる第１内部電極の中心部と第２内部電極との間に形成された所定の間隔が同一の切断線によって切断されるように棒状積層体を切断することができる。これにより、第１内部電極及び第２内部電極の一端は切断面に交互に露出することがある。
【0165】
この後、積層本体２１０の第１及び第２内部電極パターンがすべて露出した第１及び第２側面に第１サイドマージン部及び第２サイドマージン部を形成することができる。積層本体２１０の第１及び第２側面は、本体１１０の第５及び第６面に対応する。
【0166】
次に、図２１ｅに示したように、上記積層本体２１０の上記第１内部電極パターンと第２内部電極パターンの末端が露出した側面にサイドマージン部用セラミックグリーンシート２１４を付着することができる。
【0167】
上記積層本体２１０の第１側面にサイドマージン部用セラミックグリーンシート２１４を付着して第１サイドマージン部を形成することができ、この後、上記積層本体２２０の第２側面にサイドマージン部用セラミックグリーンシート２１４を付着して第２サイドマージン部を形成することができる。
【0168】
具体的には、第１サイドマージン部の形成方法は、サイドマージン部用セラミックグリーンシート２１４をラバー材質のパンチング弾性材３００の上部に配置する。
【0169】
次に、上記積層本体２１０の第１側面が上記サイドマージン部用セラミックグリーンシート２１４と向かい合うように上記積層本体２１０を９０度回転した後、上記積層本体２１０を上記サイドマージン部用セラミックグリーンシート２１４に加圧密着させる。
【0170】
上記積層本体２１０を上記サイドマージン部用セラミックグリーンシート２１４に加圧密着させて、サイドマージン部用セラミックグリーンシート２１４を上記積層本体２１０に転写する場合、上記ラバー材質のパンチング弾性材３００によって、上記サイドマージン部用セラミックグリーンシート２１４は上記積層本体２１０の側面角部まで形成され、残りの部分は切断することができる。
【0171】
図２１ｆでは、サイドマージン部用セラミックグリーンシート２１４が上記積層本体２１０の側面角部まで形成されたことを示している。
【0172】
この後、上記積層本体２１０を１８０度回転させて、上述した工程を繰り返すことで積層本体２１０の第２側面に第２サイドマージン部を形成することができる。
【0173】
次に、上記サイドマージン部用セラミックグリーンシートが付着された積層本体２１０を焼成することができる。焼成が終わった後冷却して、還元雰囲気で熱処理を行うことができる。
【0174】
この後、上記第１内部電極が露出した本体の第３側面と上記第２内部電極が露出した本体の第４側面にそれぞれ外部電極を形成することができる。積層本体２１０の第３及び第４側面は、本体１１０の第３及び第４面に対応する。
【0175】
外部電極を形成する方法は特に限定されず、導電性金属及びガラスを含むペーストにディッピングする方法を用いることができ、導電性金属を含んだシートを転写する方式で形成されることもできる。また、導電性金属及び樹脂を含むペーストを用いたり、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）工法、分子層蒸着（Ｍｏｌｅｃｕｌａｒ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ、ＭＬＤ）工法、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）工法、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）工法などを用いて外部電極を形成することもできる。この後、めっき工程を行ってめっき層を形成することができる。
【0176】
（実施例）
サイドマージン部に含まれた第１誘電体結晶粒によるクラック発生抑制の効果を確認するために、サイドマージン部用セラミックグリーンシートに含まれた板状粉末の割合を調節してサンプルチップを製作した。一方、誘電体層は球状粉末を含み、板状粉末は含まないセラミックグリーンシートを用いて形成し、サンプルチップのサイズは３２２５（長さ×幅×厚さ：３．２ｍｍ×２．５ｍｍ×２．５ｍｍ）であった。
サイドマージン部に含まれた第１誘電体結晶粒によるクラック発生抑制の効果を確認するために、サイドマージン部用セラミックグリーンシートに含まれた板状粉末の割合を調節してサンプルチップを製作した。一方、誘電体層は球状粉末を含み、板状粉末は含まないセラミックグリーンシートを用いて形成し、サンプルチップのサイズは３２２５（長さ×幅×厚さ：３．２ｍｍ×２．５ｍｍ×２．５ｍｍ）であった。
【0177】
下記表１において、Ｍｂ／Ｍａは、サイドマージン部用セラミックグリーンシートに含まれた球状粉末及び板状粉末の総重量（Ｍａ）に対する板状粉末の重量（Ｍｂ）の比を意味する。
【0178】
また、サンプルチップについてＬｍ／Ｓｍ、Ｎｍ１／Ｎｍ０、Ｎｍ２／Ｎｍ１及びクラック発生率を測定し、下記表１に記載した。
【0179】
Ｌｍ／Ｓｍはサイドマージン部に含まれた誘電体結晶粒の長軸長さの合計（Ｌｍ）を短軸長さの合計（Ｓｍ）で割った値であり、Ｎｍ１／Ｎｍ０はサイドマージン部に含まれた第１誘電体結晶粒の個数（Ｎｍ１）を誘電体結晶粒の個数（Ｎｍ０）で割った値であり、Ｎｍ２／Ｎｍ１は、第１方向と長軸がなす角度が４５度以下である第１誘電体結晶粒の個数（Ｎｍ２）をＮｍ１で割った値である。ここで、第１誘電体結晶粒は、短軸長さ（Ｓｘ）に対する長軸長さ（Ｌｘ）の比（Ｌｘ／Ｓｘ）が３以上３０以下である誘電体結晶粒を意味する。
【0180】
Ｌｍ／Ｓｍ、Ｎｍ１／Ｎｍ０、Ｎｍ２／Ｎｍ１は、各サンプルチップを第２方向の中央位置まで研磨して第１及び第３方向の断面（Ｗ－Ｔ断面）を露出させた後、露出した断面でサイドマージン部の第１方向の中央に位置した５０μｍ×５０μｍ領域に含まれた誘電体結晶粒を走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて測定したものである。
【0181】
クラック発生率は、各試験番号につき４００個のサンプルを用意し、サンプルチップについて評価した。各サンプルチップを第２方向（長さ方向）に沿ってサンプルチップの第２方向の中央位置まで研磨しながらチップ長さ（Ｌ）の５分の１、５分の２、５分の３（中央）の地点で第１及び第３方向の断面（Ｗ－Ｔ断面）をそれぞれ露出させた後、サイドマージン部とセラミック本体の界面を観察し、露出した断面でクラックの長さが５μｍ以上である場合、クラックが発生したと判断し、４００個のうちクラックが発生したサンプルチップの割合を記載した。
【0182】
【表1】
【0183】
試験番号１及び２の場合、Ｌｍ／Ｓｍが１．１５未満としてクラック発生率が２２．５％と高いのに対し、Ｌｍ／Ｓｍが１．１５である試験番号３は、クラック発生率が７．５％として試験番号２に比べてクラック発生率が顕著に減ったことが確認できる。試験番号１及び２は、第１誘電体結晶粒の個数が非常に少なく、第１方向に整列された第１誘電体結晶粒の割合も非常に小さい。
【0184】
試験番号１１及び１２の場合、Ｌｍ／Ｓｍが２．７０超過としてクラック発生率が１５．０％と高いのに対し、Ｌｍ／Ｓｍが２．５６である試験番号１０の場合、クラック発生率が５．０％として試験番号１１に比べてクラック発生率が顕著に減ったことが確認できる。
【0185】
試験番号３～１０は、本発明の一実施例で提示するＬｍ／Ｓｍの範囲である１．１５以上２．７以下を満たすことによって、クラック発生率が顕著に減ったことが確認できる。
【0186】
特に、試験番号５～９の場合、Ｌｍ／Ｓｍが１．２１～１．８８の値を有し、４００個のサンプルのうちクラックが発生したサンプルが一つもないと評価され、クラック抑制効果が非常に優れた。
【0187】
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。
【符号の説明】
【0188】
１００ 積層型電子部品
１１０ 本体
１１１ 誘電体層
１１２、１１３ カバー部
１１４、１１５ サイドマージン部
１２１、１２２ 内部電極
１３１、１３２ 外部電極
Ｇ１ 第１誘電体結晶粒
Ｇ２ 第２誘電体結晶粒
１１０ 本体
１１１ 誘電体層
１１２、１１３ カバー部
１１４、１１５ サイドマージン部
１２１、１２２ 内部電極
１３１、１３２ 外部電極
Ｇ１ 第１誘電体結晶粒
Ｇ２ 第２誘電体結晶粒
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21a】
【図21b】
【図21c】
【図21d】
【図21e】
【図21f】
