特開 2024-100218 シリーズ電源

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024100218

(43)【公開日】2024-07-26

(54)【発明の名称】シリーズ電源

(51)【国際特許分類】

   H02M 1/08 20060101AFI20240719BHJP

   H02M 7/48 20070101ALI20240719BHJP

【ＦＩ】

H02M1/08 C

H02M7/48 M

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023004052

(22)【出願日】2023-01-13

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】100121821

【弁理士】

【氏名又は名称】山田 強

(74)【代理人】

【識別番号】100139480

【弁理士】

【氏名又は名称】日野 京子

(74)【代理人】

【識別番号】100125575

【弁理士】

【氏名又は名称】松田 洋

(74)【代理人】

【識別番号】100175134

【弁理士】

【氏名又は名称】北 裕介

(74)【代理人】

【識別番号】100207859

【弁理士】

【氏名又は名称】塩谷 尚人

(72)【発明者】

【氏名】蘭 明文

【テーマコード（参考）】

5H740

5H770

【Ｆターム（参考）】

5H740BA12

5H740HH05

5H740MM12

5H770BA01

5H770CA06

5H770DA03

5H770DA41

5H770HA19Z

5H770JA07Z

5H770JA09X

5H770JA11W

5H770LA02Z

5H770LA10Z

(57)【要約】

【課題】シリーズ電源から給電対象部へと過電流が継続して供給されることを抑制できるシリーズ電源を提供する。
【解決手段】シリーズ電源５０は、第１，第２スイッチ５１，５２と、第２スイッチ５２のゲート及びグランドを電気的に接続する最低電位ダイオード７０と、第１スイッチ５１のゲート及び高圧電源１０の正極側を電気的に接続する高電位側抵抗体６１と、第１，第２スイッチ５１，５２のゲート同士を電気的に接続する低電位側抵抗体６２とを備えている。最低電位ダイオード７０のカソードは、第２スイッチ５２のゲートに電気的に接続されている。シリーズ電源５０は、第１スイッチ５１に過電流が流れた場合に第１スイッチ５１のゲート電荷を引き抜く引き抜き部として、ヒューズ８１及び対象ダイオード９１を備えている。
【選択図】 図２

【特許請求の範囲】

【請求項1】

直流電源（１０）の出力電圧を降圧して給電対象部（Ｄｒ）に供給するシリーズ電源（５０，１５０，１９０，２００）において、
前記直流電源の正極側と前記給電対象部とを電気的に接続する経路を構成する複数のトランジスタ（５１，５２；５１～５３）と、
前記各トランジスタのうち最も低電位側のトランジスタである最低電位トランジスタ（５２；５３）のゲート、及びグランドを電気的に接続するツェナーダイオードである最低電位ダイオード（７０）と、
前記各トランジスタのうち最も高電位側のトランジスタ（５１）のゲート、及び前記直流電源の正極側を電気的に接続する抵抗体である高電位側抵抗体（６１）と、
前記各トランジスタにおいて電位的に隣接する前記トランジスタのゲート同士を電気的に接続する抵抗体である低電位側抵抗体（６２；６２，６３）と、
を備え、
前記最低電位ダイオードのカソードは、前記最低電位トランジスタのゲートに電気的に接続され、
前記各トランジスタのうち前記最低電位トランジスタ以外の少なくとも１つのトランジスタである対象トランジスタ（５１；５１，５２）のゲートに電気的に接続され、前記対象トランジスタに過電流が流れた場合に前記対象トランジスタのゲート電荷を引き抜く引き抜き部（８１，９１；８１，８２，９１，９２；１００，１０１；１００，１０３）を備える、シリーズ電源。

【請求項2】

前記引き抜き部として、
前記対象トランジスタの低電位側端子、及び前記対象トランジスタの低電位側に隣接する前記トランジスタ（５２；５２，５３）の高電位側端子を電気的に接続するヒューズ（８１；８１，８２）と、
前記対象トランジスタの低電位側に隣接する前記トランジスタの高電位側端子、及び前記対象トランジスタのゲートを電気的に接続するツェナーダイオードである対象ダイオード（９１；９１，９２）と、
を備え、
前記対象ダイオードのカソードは、前記対象トランジスタのゲートに電気的に接続されている、請求項１に記載のシリーズ電源（１５０）。

【請求項3】

前記ヒューズは、前記直流電源の出力電圧よりも低い耐電圧を有し、
前記対象ダイオードは、前記ヒューズの耐電圧以下のブレークダウン電圧を有している、請求項２に記載のシリーズ電源。

【請求項4】

前記引き抜き部として、
前記対象トランジスタ（５１）の低電位側端子、及び前記対象トランジスタの低電位側に隣接する前記トランジスタ（５２）の高電位側端子を電気的に接続する検出用抵抗体（１００）と、
放電用トランジスタ（１０１，１０３）と、
を備え、
前記放電用トランジスタの制御端子は、前記検出用抵抗体の両端のうち高電位側に電気的に接続され、
前記放電用トランジスタの第１端子は、前記対象トランジスタのゲートに電気的に接続され、
前記放電用トランジスタの第２端子は、前記検出用抵抗体の両端のうち低電位側に電気的に接続され、
前記放電用トランジスタは、前記第２端子に対する前記制御端子の電圧差が閾値電圧以上になることによりオン状態とされ、前記電圧差が前記閾値電圧未満になることによりオフ状態とされる特性を有する、請求項１に記載のシリーズ電源（１５０）。

【請求項5】

前記最低電位トランジスタの低電位側端子及び前記グランドを電気的に接続するツェナーダイオードである制限ダイオード（１０２）を備え、
前記制限ダイオードのカソードは、前記最低電位トランジスタの低電位側端子に電気的に接続され、
前記制限ダイオードは、前記給電対象部の耐電圧以下のブレークダウン電圧を有している、請求項４に記載のシリーズ電源。

【請求項6】

前記最低電位トランジスタの低電位側端子と前記グランドとの間に設けられ、前記対象トランジスタに過電流が流れたことを検出する検出回路（１１１～１１３；１３０～１３３）を備える、請求項４に記載のシリーズ電源（１９０，２００）。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、シリーズ電源に関する。

【背景技術】

【0002】

従来、例えば特許文献１に記載されているように、直流電源の出力電圧を降圧して給電対象部に供給するシリーズ電源が知られている。シリーズ電源は、複数のトランジスタの直列接続体と、各トランジスタに対応する抵抗体と、ツェナーダイオードとを備えている。ツェナーダイオードは、各トランジスタのうち最も低電位側のトランジスタに対応して設けられている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第５６２１３１４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

各トランジスタのうち最も低電位側のトランジスタのショート故障が発生し得る。この場合、シリーズ電源の出力電圧が大きく上昇し、シリーズ電源から給電対象部へと過電流が継続して供給される。その結果、給電対象部の故障が発生する懸念がある。

【0005】

本開示は、各トランジスタのうち最も低電位側のトランジスタのショート故障が発生した場合であっても、シリーズ電源から給電対象部へと過電流が継続して供給されることを抑制できるシリーズ電源を提供することを主たる目的とする。

【課題を解決するための手段】

【0006】

本開示は、直流電源の出力電圧を降圧して給電対象部に供給するシリーズ電源において、
前記直流電源の正極側と前記給電対象部とを電気的に接続する経路を構成する複数のトランジスタと、
前記各トランジスタのうち最も低電位側のトランジスタである最低電位トランジスタのゲート、及びグランドを電気的に接続するツェナーダイオードである最低電位ダイオードと、
前記各トランジスタのうち最も高電位側のトランジスタのゲート、及び前記直流電源の正極側を電気的に接続する抵抗体である高電位側抵抗体と、
前記各トランジスタにおいて電位的に隣接する前記トランジスタのゲート同士を電気的に接続する抵抗体である低電位側抵抗体と、
を備え、
前記最低電位ダイオードのカソードは、前記最低電位トランジスタのゲートに電気的に接続され、
前記各トランジスタのうち前記最低電位トランジスタ以外の少なくとも１つのトランジスタである対象トランジスタのゲートに電気的に接続され、前記対象トランジスタに過電流が流れた場合に前記対象トランジスタのゲート電荷を引き抜く引き抜き部を備える。

【0007】

本開示のシリーズ電源は、複数のトランジスタ、最低電位ダイオード、高電位側抵抗体及び低電位側抵抗体を備えることにより、直流電源の出力電圧を降圧して給電対象部に供給する。

【0008】

ここで、各トランジスタのうち最も低電位側のトランジスタである最低電位トランジスタのショート故障が発生すると、直流電源の正極側と給電対象部とを電気的に接続する経路に過電流が流れる。この場合、引き抜き部により、対象トランジスタのゲート電荷が引き抜かれる。これにより、対象トランジスタをオフ状態に切り替えたり、対象トランジスタに流れる電流を制限したりすることができる。その結果、シリーズ電源から給電対象部へと過電流が継続して供給されることを抑制できる。

【図面の簡単な説明】

【0009】

【図1】第１実施形態に係る制御システムの全体構成図。

【図2】非常用電源の回路図。

【図3】比較例１の回路図。

【図4】比較例２の回路図。

【図5】第１実施形態の変形例に係る非常用電源の回路図。

【図6】第２実施形態に係る非常用電源の回路図。

【図7】第２実施形態の変形例に係る非常用電源の回路図。

【図8】第３実施形態に係る非常用電源の回路図。

【図9】第４実施形態に係る非常用電源の回路図。

【発明を実施するための形態】

【0010】

図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び／又は構造的に対応する部分及び／又は関連付けられる部分には同一の参照符号、又は百以上の位が異なる参照符号が付される場合がある。対応する部分及び／又は関連付けられる部分については、他の実施形態の説明を参照することができる。

【0011】

＜第１実施形態＞
以下、本開示に係るシリーズ電源を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態のシリーズ電源は、インバータ制御システムに適用される。

【0012】

図１に示すように、制御システムは、直流電源としての高圧電源１０、インバータ２０及び回転電機３０を備えている。高圧電源１０は、充放電可能な蓄電池であり、例えば、リチウムイオン蓄電池又はニッケル水素蓄電池である。回転電機３０は、インバータ２０を介して高圧電源１０に接続されている。なお、高圧電源１０及びインバータ２０の間には、平滑コンデンサ１１が設けられている。また、回転電機３０は、例えば、永久磁石界磁型又は巻線界磁型の同期機である。

【0013】

インバータ２０は、３相分の上，下アームスイッチＳＷを備えている。各相の上，下アームスイッチＳＷの接続点には、回転電機３０の巻線３１の第１端が接続されている。各相の巻線３１の第２端は、中性点で接続されている。本実施形態のスイッチＳＷは、ＮチャネルＭＯＳＦＥＴである。スイッチＳＷは、ボディダイオードを有している。なお、インバータ２０が有するスイッチＳＷは、ＭＯＳＦＥＴに代えて、例えばＩＧＢＴであってもよい。この場合、ＩＧＢＴにフリーホイールダイオードが逆並列接続されていればよい。また、巻線３１の接続態様としては、星形結線に限らず、Δ結線であってもよい。

【0014】

インバータ２０は、制御回路Ｄｒ（「給電対象部」に相当）を備えている。制御回路Ｄｒは、各スイッチＳＷに対応して個別に設けられている。制御回路Ｄｒによって各スイッチＳＷが駆動される。これにより、インバータ２０の各相において、上アームスイッチＳＷと下アームスイッチＳＷとが交互にオン状態とされる。

【0015】

制御システムは、低圧電源１２、絶縁電源４０及び非常用電源５０を備えている。低圧電源１２は、高圧電源１０よりも低い出力電圧（具体的には定格電圧）を有する充放電可能な蓄電池であり、例えば鉛蓄電池である。低圧電源１２の出力電圧は、例えば、高圧電源１０の出力電圧の１／１０以下の電圧である。

【0016】

制御システムには、低圧領域と、低圧領域とは電気的に絶縁された高圧領域とが設けられている。低圧領域には、低圧電源１２が設けられている。高圧領域には、高圧電源１０、インバータ２０、回転電機３０及び非常用電源５０が設けられている。絶縁電源４０は、低圧領域と高圧領域とに跨って設けられている。

【0017】

絶縁電源４０は、低圧電源１２を電力供給源として生成した電力を各制御回路Ｄｒに供給する。図１には、絶縁電源４０から各下アームスイッチＳＷに対応する制御回路Ｄｒに給電される例が示されている。各制御回路Ｄｒは、給電されることにより動作可能になっている。

【0018】

各制御回路Ｄｒへの給電は、通常、絶縁電源４０によって行われる。一方、絶縁電源４０による給電が不可能になった場合、各制御回路Ｄｒへの給電は、絶縁電源４０に代えて非常用電源５０によって行われる。例えば、制御システムが車両に搭載される場合、絶縁電源４０による給電が不可能になる状況は、車両の衝突時である。絶縁電源４０による給電が不可能になる場合であっても、非常用電源５０がバックアップ電源として機能し、各制御回路Ｄｒの動作を継続できる。

【0019】

非常用電源５０は、高圧電源１０の出力電圧を降圧し、降圧した直流電圧を各制御回路Ｄｒに供給するシリーズ電源である。非常用電源５０は、図２に示すように、第１スイッチ５１、第２スイッチ５２、高電位側抵抗体６１、低電位側抵抗体６２、最低電位ダイオード７０、ヒューズ８１及び対象ダイオード９１を備えている。本実施形態において、第１スイッチ５１及び第２スイッチ５２は、電圧制御型の半導体スイッチング素子であり、具体的にはＮチャネルＭＯＳＦＥＴである。また、最低電位ダイオード７０及び対象ダイオード９１は、ツェナーダイオードである。第１スイッチ５１、第２スイッチ５２、高電位側抵抗体６１、低電位側抵抗体６２、最低電位ダイオード７０、ヒューズ８１及び対象ダイオード９１は、例えば、制御基板に設けられている。なお、本実施形態において、第２スイッチ５２が「対象トランジスタ」に相当する。

【0020】

第１スイッチ５１の高電位側端子であるドレインには、高圧電源１０の正極側が接続されている。第１スイッチ５１の低電位側端子であるソースには、ヒューズ８１の第１端が接続されている。ヒューズ８１の第２端には、第２スイッチ５２のドレインが接続されている。第１スイッチ５１と第２スイッチ５２とは、１つのヒューズ８１によって接続されている。本実施形態において、ヒューズ８１はマイクロヒューズである。

【0021】

第２スイッチ５２のソースには、各制御回路Ｄｒが接続されている。第２スイッチ５２のソース電圧が、非常用電源５０の出力電圧として各制御回路Ｄｒに供給される。

【0022】

高電位側抵抗体６１の第１端には、第１スイッチ５１のドレイン及び高圧電源１０の正極側が接続されている。高電位側抵抗体６１の第２端には、低電位側抵抗体６２の第１端と、第１スイッチ５１の制御端子であるゲートとが接続されている。低電位側抵抗体６２の第２端には、最低電位ダイオード７０のカソードが接続されている。最低電位ダイオード７０のアノードには、高圧領域のグランドが接続されている。最低電位ダイオード７０のカソードには、第２スイッチ５２のゲートが接続されている。なお、高圧電源１０の負極側にも、高圧領域のグランドが接続されている。

【0023】

なお、本実施形態において、各抵抗体６１，６２は、例えば複数（例えば十数個）の抵抗体の直列接続体で構成されていてもよい。抵抗体は、例えばチップ抵抗体である。抵抗体が複数設けられているのは、各抵抗体６１，６２の両端における絶縁距離を確保し、制御基板における沿面放電を防止するためである。

【0024】

対象ダイオード９１のカソードには、第１スイッチ５１のゲートが接続されている。対象ダイオード９１のアノードには、ヒューズ８１の第２端と、第２スイッチ５２のドレインとが接続されている。

【0025】

第２スイッチ５２のソース電圧が、非常用電源５０の出力電圧となる。第２スイッチ５２のソース電圧Ｖｓ２は、「ＶＤ－Ｖｔｈ」の目標電圧に制御される。ＶＤは、最低電位ダイオード７０のブレークダウン電圧である。Ｖｔｈは、第２スイッチ５２の閾値電圧である。第２スイッチ５２のゲート電圧が閾値電圧Ｖｔｈ以上となることにより、第２スイッチ５２はオン状態となり、第２スイッチ５２のゲート電圧が閾値電圧Ｖｔｈ未満となることにより、第２スイッチ５２はオフ状態となる。

【0026】

第１スイッチ５１のソース電圧Ｖｓ１は、「Ｖｓ１≒ＶＤ＋Ｒ２／（Ｒ１＋Ｒ２）×ＶＨ」となるように制御される。Ｒ１は高電位側抵抗体６１の抵抗値であり、Ｒ２は低電位側抵抗体６２の抵抗値である。ＶＨは高圧電源１０の出力電圧である。

【0027】

第１スイッチ５１及び第２スイッチ５２は、高圧電源１０の出力電圧（具体的には定格電圧）と同じ耐電圧、又は高圧電源１０の出力電圧（具体的には定格電圧）よりも高い耐電圧を有している。これは、各スイッチ５１，５２のいずれかのショート故障が発生した場合において、ショート故障が発生していない残りのスイッチが、高圧電源１０の出力電圧によって故障しないようにするためである。

【0028】

ヒューズ８１及び対象ダイオード９１は、「引き抜き部」に相当し、第２スイッチ５２のショート故障が発生した場合において、高圧電源１０から非常用電源５０へと流れる過電流を迅速に遮断するための構成である。

【0029】

第２スイッチ５２がショート故障した場合、第１スイッチ５１のソース電圧Ｖｓ１が高圧電源１０の１／２程度の電圧となり、ヒューズ８１に過電流が流れる。その結果、ヒューズ８１が溶断し、第１スイッチ５１のソース及び第２スイッチ５２のドレイン間が電気的に遮断される。これにより、第１スイッチ５１を介した過電流の流通が遮断される。

【0030】

ヒューズ８１が溶断されると、高圧電源１０から高電位側抵抗体６１及び対象ダイオード９１を介して第２スイッチ５２へと電流が流れる。この際、高電位側抵抗体６１により、対象ダイオード９１に過電流は流れない。

【0031】

高圧電源１０から高電位側抵抗体６１及び対象ダイオード９１を介して第２スイッチ５２へと電流が流れると、対象ダイオード９１において電圧ドロップが発生する。この場合、第１スイッチ５１のゲート電荷が対象ダイオード９１を介して第２スイッチ５２側へと引き抜かれ、第１スイッチ５１のゲート電圧が低下する。これにより、第１スイッチ５１がオフ状態に切り替えられる。その結果、ヒューズ８１の両端電圧は、対象ダイオード９１のブレークダウン電圧にクランプされるとともに、高圧電源１０の出力電圧は、第１スイッチ５１のドレイン及びソース間に印加される。ただし、第１スイッチ５１は、高圧電源１０の出力電圧以上の耐電圧を有しているため故障しない。

【0032】

ここで、ヒューズ８１は、高圧電源１０の出力電圧よりも低い耐電圧を有している。ヒューズ８１の耐電圧は、ヒューズ８１が溶断した状態において、ヒューズ８１の絶縁破壊によりヒューズ８１が再導通することを防止できるヒューズ８１の両端電圧の上限値である。ヒューズ８１がこのような耐電圧を有しているのは、ヒューズ８１の小型化を図るためである。一方、対象ダイオード９１は、ヒューズ８１の耐電圧と同じブレークダウン電圧、又はヒューズ８１の耐電圧よりも小さいブレークダウン電圧を有している。これにより、ヒューズ８１の両端電圧をヒューズ８１の耐電圧以下にすることができる。その結果、ヒューズ８１が溶断した状態において、ヒューズ８１の両端のアーク放電の発生を防止し、ヒューズ８１の再導通を防止することができる。

【0033】

以上説明した本実施形態によれば、第２スイッチ５２のショート故障が発生した場合において、非常用電源５０の出力電流を迅速に遮断することができる。また、電流を迅速に遮断する構成を、サイズが大きくて高価な高電圧用ヒューズではなく、サイズが小さくて安価なヒューズ８１によって実現できる。

【0034】

これに対し、以下に説明する比較例１，２の場合では、以下に説明する不都合が生じてしまう。図３には、比較例１の非常用電源を示す。比較例１の非常用電源は、スイッチ１５１、抵抗体１６１、最低電位ダイオード１７０及び複数（３つを例示）のヒューズ１８１を備えている。各ヒューズ１８１はマイクロヒューズである。スイッチ１５１、抵抗体１６１、最低電位ダイオード１７０及び各ヒューズ１８１は、制御基板に設けられている。

【0035】

マイクロヒューズは、小型であるがためにヒューズ両端のギャップが狭い。このため、比較的低い電圧でギャップにアーク放電が発生しやすい。このため、比較例１では、ヒューズ１８１が複数設けられている。しかしながら、この場合、制御基板におけるヒューズ１８１の実装面積が増加してしまう。

【0036】

図４には、比較例２の非常用電源を示す。比較例２の非常用電源は、スイッチ１５１、抵抗体１６１、最低電位ダイオード１７０及び高電圧ヒューズ１８２を備えている。スイッチ１５１、抵抗体１６１、最低電位ダイオード１７０及び高電圧ヒューズ１８２は、制御基板に設けられている。

【0037】

高電圧ヒューズ１８２は、溶断後のアーク放電による再導通を防止するために、ギャップが広い。このため、高電圧ヒューズ１８２のサイズは大きくなり、制御基板における高電圧ヒューズ１８２の実装面積が増加してしまう。

【0038】

＜第１実施形態の変形例＞
・高圧電源１０と制御回路Ｄｒとを電気的に接続するスイッチの数は、２つに限らず３つ以上であってもよい。図５には、スイッチが３つ設けられる例を示す。なお、図５に示す構成において、ヒューズ８１を第１ヒューズと称し、対象ダイオード９１を第１対象ダイオードと称し、低電位側抵抗体６２を第１低電位側抵抗体と称すこととする。

【0039】

図５に示すように、非常用電源５０は、第３スイッチ５３、第２ヒューズ８２、第２対象ダイオード９２及び第２低電位側抵抗体６３を更に備えている。本実施形態において、第３スイッチ５３は、ＮチャネルＭＯＳＦＥＴであり、「対象トランジスタ」に相当する。第１スイッチ５１に対応して第１ヒューズ８１及び第１対象ダイオード９１が個別に設けられ、第２スイッチ５２に対応して第２ヒューズ８２及び第２対象ダイオード９２が個別に設けられている。

【0040】

ちなみに、第１，第２スイッチ５１，５２のうち、いずれかに対応するヒューズ及び対象ダイオードが設けられていなくてもよい。

【0041】

・制御回路Ｄｒの上位制御装置は、非常用電源５０から制御回路Ｄｒへの給電が停止されたと判定した場合、非常用電源５０に異常が発生したと判定してもよい。

【0042】

＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。図６に示すように、本実施形態の非常用電源１５０では、第１スイッチ５１のドレイン及びソース間に過電流が流れた場合において、第１スイッチ５１のゲートから電荷を引き抜く構成が変更されている。

【0043】

非常用電源１５０は、引き抜き部として、検出用抵抗体１００と、放電用トランジスタ１０１とを備えている。本実施形態において、放電用トランジスタ１０１は、ＮＰＮ型のバイポーラトランジスタである。

【0044】

検出用抵抗体１００の第１端には、第１スイッチ５１のソースが接続されている。検出用抵抗体１００の第２端には、第２スイッチ５２のドレインが接続されている。放電用トランジスタ１０１の制御端子であるベースには、検出用抵抗体１００の第１端が接続されている。放電用トランジスタ１０１の第１端子であるコレクタには、第１スイッチ５１のゲートが接続されている。放電用トランジスタ１０１の第２端子であるエミッタには、検出用抵抗体１００の第２端が接続されている。放電用トランジスタ１０１は、エミッタに対するベースの電圧差Ｖｂｅが放電用トランジスタ１０１の閾値電圧Ｖｄｔｈ以上になることによりオン状態とされ、電圧差Ｖｂｅが閾値電圧Ｖｄｔｈ未満になることによりオフ状態とされる特性を有する。

【0045】

非常用電源１５０は、制限ダイオード１０２を備えている。制限ダイオード１０２は、ツェナーダイオードである。制限ダイオード１０２のカソードには、第２スイッチ５２のソースが接続され、制限ダイオード１０２のアノードには、高圧領域のグランドが接続されている。

【0046】

検出用抵抗体１００及び放電用トランジスタ１０１は、第２スイッチ５２のショート故障が発生した場合において、高圧電源１０から非常用電源５０へと流れる電流を第１スイッチ５１及び第２スイッチ５２の定格電流以下に制限しつつ、制御回路Ｄｒへの給電を継続するための構成である。

【0047】

第２スイッチ５２のショート故障が発生した場合、高圧電源１０から第１スイッチ５１、検出用抵抗体１００及び第２スイッチ５２へと流れる電流が増加する。ＲＤを検出用抵抗体１００の抵抗値とする場合、検出用抵抗体１００に流れる電流が「Ｖｄｔｈ／ＲＤ」に到達すると、放電用トランジスタ１０１のエミッタに対するベースの電圧差Ｖｂｅが閾値電圧Ｖｄｔｈ以上となり、放電用トランジスタ１０１がオン状態に切り替えられる。これにより、第１スイッチ５１のゲートから放電用トランジスタ１０１を介して電荷が引き抜かれる。その結果、第１スイッチ５１のゲート電圧が低下し、検出用抵抗体１００に流れる電流は「Ｖｄｔｈ／ＲＤ」に維持される。

【0048】

ここで、制限ダイオード１０２は、制御回路Ｄｒの耐電圧以下のブレークダウン電圧を有している。このため、非常用電源１５０から制御回路Ｄｒへの印加電圧が制御回路Ｄｒの耐電圧以下とされる。これにより、制御回路Ｄｒの故障の発生を抑制できる。

【0049】

以上説明した本実施形態によれば、第２スイッチ５２のショート故障が発生した場合であっても、第１スイッチ５１等に過電流が流れることを防止しつつ、非常用電源１５０から制御回路Ｄｒへの給電を継続できる。

【0050】

＜第２実施形態の変形例＞
放電用トランジスタは、ＮＰＮ型のバイポーラトランジスタに限らず、例えば、図７に示すようにＮチャネルＭＯＳＦＥＴであってもよい。放電用トランジスタ１０３の制御端子であるゲートには、検出用抵抗体１００の第１端が接続されている。放電用トランジスタ１０３の第１端子であるドレインには、第１スイッチ５１のゲートが接続されている。放電用トランジスタ１０３の第２端子であるソースには、検出用抵抗体１００の第２端が接続されている。放電用トランジスタ１０３は、ソースに対するゲートの電圧差Ｖｇｓが放電用トランジスタ１０３の閾値電圧以上になることによりオン状態とされ、電圧差Ｖｇｓが閾値電圧未満になることによりオフ状態とされる特性を有する。

【0051】

図７に示す構成によれば、第２スイッチ５２のショート故障が発生した場合において、検出用抵抗体１００に流れる電流は「Ｖｄｔｈ２／ＲＤ」に維持される。なお、Ｖｄｔｈ２は、放電用トランジスタ１０３の閾値電圧である。

【0052】

＜第３実施形態＞
以下、第３実施形態について、第２実施形態との相違点を中心に図面を参照しつつ説明する。図８に示すように、非常用電源１９０は、第２スイッチ５２のショート故障が発生して第１スイッチ５１に過電流が流れたことを検出する検出回路として、第２検出用抵抗体１１１、抵抗体１１２及び通知用トランジスタ１１３を備えている。本実施形態において、通知用トランジスタ１１３は、ＮＰＮ型のバイポーラトランジスタである。なお、本実施形態において、検出用抵抗体１００を第１検出用抵抗体と称すこととする。

【0053】

第２検出用抵抗体１１１の第１端には、制限ダイオード１０２のアノードと、通知用トランジスタ１１３の制御端子であるベースが接続されている。第２検出用抵抗体１１１の第２端には、高圧領域のグランドが接続されている。

【0054】

抵抗体１１２の第１端には、第２スイッチ５２のソースと、制限ダイオード１０２のカソードとが接続されている。抵抗体１１２の第２端には、通知用トランジスタ１１３の第１端子であるコレクタが接続されている。通知用トランジスタ１１３の第２端子であるエミッタには、第２検出用抵抗体１１１の第２端が接続されている。抵抗体１１２の第２端の電圧は、通知信号Ｓｇとして上位制御装置１２０に送信される。

【0055】

通知用トランジスタ１１３は、エミッタに対するベースの電圧差ＶＡが通知用トランジスタ１１３の閾値電圧Ｖｅｔｈ以上になることによりオン状態とされ、電圧差ＶＡが閾値電圧Ｖｅｔｈ未満になることによりオフ状態とされる特性を有する。

【0056】

第２スイッチ５２のショート故障が発生した場合、高圧電源１０から第１スイッチ５１、第１検出用抵抗体１００及び第２スイッチ５２等を介して第２検出用抵抗体１１１へと流れる電流が増加する。ＲＥを第２検出用抵抗体１１１の抵抗値とする場合、第２検出用抵抗体１１１に流れる電流が「Ｖｅｔｈ／ＲＥ」に到達すると、通知用トランジスタ１１３がオン状態に切り替えられる。これにより、通知信号Ｓｇの論理がＨからＬに反転する。上位制御装置１２０は、通知信号Ｓｇの論理がＬに反転したと判定した場合、非常用電源１９０に異常が発生したと判定し、高圧電源１０から非常用電源１９０への給電を停止する処理を行う。給電停止処理は、例えば、高圧電源１０と非常用電源１９０とを接続するスイッチ（例えばリレー）をオフ状態に切り替える処理とすればよい。

【0057】

ここで、「Ｖｅｔｈ／ＲＥ」は、第２実施形態で説明した「Ｖｄｔｈ／ＲＤ」よりも小さい値であって、かつ、非常用電源１９０の正常時において第２検出用抵抗体１１１が取り得る両端電圧範囲の上限値よりも高い値である。「Ｖｅｔｈ／ＲＥ」＜「Ｖｄｔｈ／ＲＤ」であるため、第１スイッチ５１に流れる電流を低減しつつ、非常用電源１９０に異常が発生した旨を上位制御装置１２０に通知することができる。

【0058】

＜第３実施形態の変形例＞
通知用トランジスタは、ＮＰＮ型のバイポーラトランジスタに限らず、例えばＮチャネルＭＯＳＦＥＴであってもよい。この場合、通知用トランジスタの制御端子であるゲートには、制限ダイオード１０２のアノード及び第２検出用抵抗体１１１の第１端が接続されている。通知用トランジスタの第１端子であるドレインには、抵抗体１１２の第２端が接続されている。通知用トランジスタの第２端子であるソースには、第２検出用抵抗体１１１の第２端が接続されている。

【0059】

＜第４実施形態＞
以下、第４実施形態について、第３実施形態との相違点を中心に図面を参照しつつ説明する。図９に示すように、非常用電源２００は、第２スイッチ５２のショート故障が発生して第１スイッチ５１に過電流が流れたことを検出する検出回路として、第２検出用抵抗体１３１、抵抗体１３２、保護ダイオード１３０及び通知用トランジスタ１３３を備えている。本実施形態において、通知用トランジスタ１３３は、ＰＮＰ型のバイポーラトランジスタである。また、保護ダイオード１３０はツェナーダイオードである。なお、本実施形態において、検出用抵抗体１００を第１検出用抵抗体と称すこととする。

【0060】

第２検出用抵抗体１３１の第１端には、保護ダイオード１３０のカソードと、通知用トランジスタ１３３の第１端子であるエミッタとが接続されている。保護ダイオード１３０のアノードには、第２スイッチ５２のソースが接続されている。保護ダイオード１３０は、第２スイッチ５２のゲート及びソース間の保護を目的としたスイッチである。

【0061】

第２検出用抵抗体１３１の第２端には、最低電位ダイオード７０のカソードと、通知用トランジスタ１３３の制御端子であるベースとが接続されている。最低電位ダイオード７０のアノードには、高圧領域のグランドが接続されている。

【0062】

通知用トランジスタ１３３の第２端子であるコレクタには、抵抗体１３２の第１端が接続されている。抵抗体１３２の第２端には、高圧領域のグランドが接続されている。抵抗体１３２の第１端の電圧は、通知信号Ｓｇとして上位制御装置１２０に送信される。

【0063】

通知用トランジスタ１３３は、ベースに対するエミッタの電圧差ＶＢが通知用トランジスタ１３３の閾値電圧Ｖｆｔｈ以上になることによりオン状態とされ、電圧差ＶＢが閾値電圧Ｖｆｔｈ未満になることによりオフ状態とされる特性を有する。

【0064】

第２スイッチ５２のショート故障が発生した場合、高圧電源１０から第１スイッチ５１、第１検出用抵抗体１００、第２スイッチ５２及び保護ダイオード１３０を介して第２検出用抵抗体１３１へと流れる電流が増加する。ＲＦを第２検出用抵抗体１３１の抵抗値とする場合、第２検出用抵抗体１３１に流れる電流が「Ｖｆｔｈ／ＲＦ」に到達すると、通知用トランジスタ１３３がオン状態に切り替えられる。これにより、通知信号Ｓｇの論理がＨからＬに反転する。上位制御装置１２０は、通知信号Ｓｇの論理がＬに反転したと判定した場合、非常用電源２００に異常が発生したと判定し、第３実施形態と同様に、高圧電源１０から非常用電源２００への給電を停止する処理を行う。

【0065】

ここで、「Ｖｆｔｈ／ＲＦ」は、第２実施形態で説明した「Ｖｄｔｈ／ＲＤ」よりも小さい値であって、かつ、非常用電源２００の正常時において第２検出用抵抗体１３１が取り得る両端電圧範囲の上限値よりも高い値である。「Ｖｆｔｈ／ＲＦ」＜「Ｖｄｔｈ／ＲＤ」であるため、第１スイッチ５１に大きな電流が流れる期間を短縮しつつ、非常用電源２００に異常が発生した旨を上位制御装置１２０に通知することができる。

【0066】

＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

【0067】

・第４実施形態において、通知用トランジスタは、ＰＮＰ型のバイポーラトランジスタに限らず、例えばＰチャネルＭＯＳＦＥＴであってもよい。この場合、通知用トランジスタの制御端子であるゲートには、最低電位ダイオード７０のカソードと、第２検出用抵抗体１３１の第２端とが接続されている。通知用トランジスタの第１端子であるソースには、第２検出用抵抗体１３１の第１端と、保護ダイオード１３０のカソードとが接続されている。通知用トランジスタの第２端子であるドレインには、抵抗体１３２の第１端が接続されている。

【0068】

・第２～第４実施形態において、高圧電源１０と制御回路Ｄｒとを電気的に接続する経路を構成するスイッチの数が３つ以上であってもよい。

【0069】

・高圧電源１０と制御回路Ｄｒとを電気的に接続する経路を構成するスイッチとしては、ＮチャネルＭＯＳＦＥＴに限らず、例えば、高電位側端子であるコレクタ、低電位側端子であるエミッタ及び制御端子であるベースを有するＮＰＮ型のバイポーラトランジスタであってもよい。

【0070】

・本開示のシリーズ電源は、非常用電源として具体化されるものに限らず、例えば、一次側が高圧電源であるフライバック電源の起動回路として具体化されてもよい。

【符号の説明】

【0071】

１０…高圧電源、５０…非常用電源、５１…第１スイッチ、５２…第２スイッチ、６１…高電位側抵抗体、６２…低電位側抵抗体、７０…最低電位ダイオード、８１…ヒューズ、９１…対象ダイオード、Ｄｒ…制御回路。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】