特開 2024-101006 半導体モジュールおよび電子装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024101006

(43)【公開日】2024-07-26

(54)【発明の名称】半導体モジュールおよび電子装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240719BHJP

【ＦＩ】

H01L25/08 B

【審査請求】有

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2024085925

(22)【出願日】2024-05-28

(62)【分割の表示】P 2023542430の分割

【原出願日】2022-08-17

(31)【優先権主張番号】P 2021135043

(32)【優先日】2021-08-20

(33)【優先権主張国・地域又は機関】JP

(31)【優先権主張番号】P 2022032024

(32)【優先日】2022-03-02

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】390022471

【氏名又は名称】アオイ電子株式会社

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】栗田 洋一郎

(57)【要約】

【課題】ＩＣチップとブリッジとをより高密度に結合させる。
【解決手段】半導体モジュールの製造方法は、第１ダイ電極を有する第１のダイと、第２ダイ電極を有する第２のダイと、第１ダイ電極に接続された第１接続部と、第２ダイ電極に接続された第２接続部と、を封止体により封止した後、第１ブリッジ電極および第２ブリッジ電極を有するブリッジを、封止体で封止された構造体に搭載する。第１のダイおよび第２のダイ４２は、ブリッジを介して電気的に接続される。
【選択図】図２１

【特許請求の範囲】

【請求項1】

第１ＩＣチップおよび前記第１ＩＣチップに接続される第１ダイ電極を有する第１半導体ダイと、
第２ＩＣチップおよび前記第２ＩＣチップに接続される第２ダイ電極を有する第２半導体ダイと、
前記第１ダイ電極に電気的に接続された第１接続部と、
前記第２ダイ電極に電気的に接続された第２接続部と、
前記第１接続部に接続された第１ブリッジ電極、および前記第２接続部に接続された第２ブリッジ電極を有するブリッジと、
前記第１半導体ダイおよび前記第２半導体ダイを封止する第１封止体と、
を備え、
前記第１ブリッジ電極および前記第２ブリッジ電極は、前記第１封止体から露出し、
前記第１接続部および前記第２接続部のそれぞれは、前記第１封止体に封止されている、半導体モジュール。

【請求項2】

請求項１において、
前記第１ブリッジ電極および前記第２ブリッジ電極のそれぞれは、第２封止体に封止されている、半導体モジュール。

【請求項3】

請求項２において、
前記第１封止体は、複数の第１フィラ粒子を含み、
前記第２封止体は、複数の第２フィラ粒子を含み、
前記複数の第１フィラ粒子の平均粒径は、前記複数の第２フィラ粒子の平均粒径より大きい、半導体モジュール。

【請求項4】

請求項１において、
前記第１接続部の側面および前記第２接続部の側面は、酸化被膜で覆われている、半導体モジュール。

【請求項5】

請求項１において、
前記ブリッジは、
チップと、
前記チップ上に順に積層された第１絶縁層、第２絶縁層、および第３絶縁層と、
前記第２絶縁層と前記第３絶縁層との間に挟まれ、前記第１ブリッジ電極および前記第２ブリッジ電極のそれぞれに接続された配線と、
を有し、
前記第１絶縁層の厚さは前記第２絶縁層の厚さよりも厚い、半導体モジュール。

【請求項6】

請求項１において、
前記第１接続部は、
前記第１ダイ電極と対向する第１上面と、
前記第１上面の反対側に位置し、かつ、前記第１ブリッジ電極と対向する第１下面と、
を有し、
前記第２接続部は、
前記第２ダイ電極と対向する第２上面と、
前記第２上面の反対側に位置し、かつ、前記第２ブリッジ電極と対向する第２下面と、
を有し、
前記第１下面および前記第２下面のそれぞれは、前記第１封止体から露出している、半導体モジュール。

【請求項7】

請求項６において、
前記第１接続部の第１上面と前記第１ダイ電極との接合部は、前記第１封止体に封止され、
前記第２接続部の第２上面と前記第２ダイ電極との接合部は、前記第１封止体に封止されている、半導体モジュール。

【請求項8】

請求項１において、
前記第１接続部は、第１ダイ側半田を介して前記第１ダイ電極に接続され、
前記第２接続部は、第２ダイ側半田を介して前記第２ダイ電極に接続されている、半導体モジュール。

【請求項9】

請求項１において、
前記第１接続部は、第１ブリッジ側半田を介して前記第１ブリッジ電極に接続され、
前記第２接続部は、第２ブリッジ側半田を介して前記第２ブリッジ電極に接続されている、半導体モジュール。

【請求項10】

第１ＩＣチップおよび前記第１ＩＣチップに接続される第１ダイ電極を有する第１半導体ダイと、
第２ＩＣチップおよび前記第２ＩＣチップに接続される第２ダイ電極を有する第２半導体ダイと、
前記第１ダイ電極に電気的に接続された第１接続部と、
前記第２ダイ電極に電気的に接続された第２接続部と、
前記第１接続部に接続された第１ブリッジ電極、および前記第２接続部に接続された第２ブリッジ電極を有するブリッジと、
前記第１半導体ダイおよび前記第２半導体ダイを封止する第１封止体と、
を備え、
前記第１ダイ電極は、前記第１ＩＣチップから突出するように形成され、
前記第２ダイ電極は、前記第２ＩＣチップから突出するように形成され、
前記第１ブリッジ電極および前記第２ブリッジ電極は、前記第１封止体から露出し、
前記第１接続部および前記第２接続部のそれぞれは、側周の少なくとも一部が絶縁層によって封止されている、
電子装置。

【請求項11】

請求項１０において、
前記第１接続部は、
前記第１ダイ電極と対向する第１上面と、
前記第１上面の反対側に位置し、かつ、前記第１ブリッジ電極と対向する第１下面と、
を有し、
前記第２接続部は、
前記第２ダイ電極と対向する第２上面と、
前記第２上面の反対側に位置し、かつ、前記第２ブリッジ電極と対向する第２下面と、
を有し、
前記第１上面、前記第１下面、前記第２上面および前記第２下面のそれぞれは、前記絶縁層から露出している、電子装置。

【請求項12】

請求項１０において、
前記第１接続部は、前記第１ダイ電極と前記第１ブリッジ電極との間に、前記絶縁層の厚さ方向に導電経路を有し、
前記第２接続部は、前記第２ダイ電極と前記第２ブリッジ電極との間に、前記絶縁層の厚さ方向に導電経路を有する、電子装置。

【請求項13】

請求項１０において、
前記第１接続部は、第１ダイ側半田を介して前記第１ダイ電極に接続され、
前記第２接続部は、第２ダイ側半田を介して前記第２ダイ電極に接続されている、電子装置。

【請求項14】

請求項１０において、
前記第１接続部は、第１ブリッジ側半田を介して前記第１ブリッジ電極に接続され、
前記第２接続部は、第２ブリッジ側半田を介して前記第２ブリッジ電極に接続されている、電子装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体モジュールおよび電子装置に関する。

【背景技術】

【0002】

複数のＩＣ（Integrated Circuit）チップを接続する技術がある。たとえば、特許文献１には２つのＩＣチップをインタポーザとともにモールドされたブリッジ（ネステッドコンポーネント）によって接続する半導体パッケージが記載されている。特許文献２には、アンダーフィル材料を介してインタポーザと一体に形成されたブリッジを介して２つのＩＣチップが電気的に接続された半導体パッケージが記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第２０２１／０００５５４２号明細書

【特許文献2】米国特許出願公開第２０２０／０３９５３１３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

本願発明者が、ブリッジを介して接続された複数のＩＣチップを備えた半導体パッケージや、これを用いた半導体モジュールについて検討した結果、上に記した半導体パッケージや半導体モジュールには改善の余地があることが判った。例えば、インタポーザと一体化されたブリッジを介して２つのＩＣチップを電気的接続する場合、２つのＩＣチップのそれぞれの端子と、ブリッジの端子との位置合わせを高精度で行うことが難しい。この場合、ＩＣチップとブリッジとを電気的に接続する端子部分の高密度化が制約される。

【0005】

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ＩＣチップとブリッジとをより高密度に結合させることを可能とする技術の提供にある。

【課題を解決するための手段】

【0006】

一実施の形態である半導体モジュールの製造方法は、（ａ）第１支持体の第１面上に、前記第１面の面外方向に延びる第１柱状接続部を含む第１接続部と、前記第１面の面外方向に延びる第２柱状接続部を含む第２接続部と、を形成する工程、（ｂ）第１ＩＣチップおよび前記第１ＩＣチップに接続される第１ダイ電極を有する第１半導体ダイと、第２ＩＣチップおよび前記第２ＩＣチップに接続される第２ダイ電極を有する第２半導体ダイと、を準備して、前記第１接続部上に前記第１ダイ電極が配置され、かつ、前記第２接続部上に前記第２ダイ電極が配置されるように、前記第１半導体ダイおよび前記第２半導体ダイのそれぞれを前記第１支持体上に搭載する工程、（ｃ）前記（ｂ）工程の後、前記第１半導体ダイ、前記第２半導体ダイ、前記第１接続部、および前記第２接続部を、第１封止体により封止する工程、（ｄ）前記（ｃ）工程の後、前記第１支持体を取り除き、かつ、前記第１柱状接続部の一部分および前記第２柱状接続部の一部分をそれぞれ前記第１封止体から露出させる工程、（ｅ）前記第１接続部に接続される第１ブリッジ電極、および前記第２接続部に接続される第２ブリッジ電極を含むブリッジを準備して、前記（ｄ）工程の後、前記第１柱状接続部上に前記第１ブリッジ電極が配置され、かつ、前記第２柱状接続部上に前記第２ブリッジ電極が配置されるように、前記ブリッジを前記第１封止体で封止された構造体に搭載する工程、を含む。

【0007】

他の実施の形態である半導体モジュールの製造方法は、（ａ）第１支持体の第１面上に、第１絶縁層を形成した後、前記第１絶縁層に第１開口部および第２開口部を形成する工程、（ｂ）前記第１開口部内に形成される第１柱状接続部を含む第１接続部と、前記第２開口部内に形成される第２柱状接続部を含む第２接続部と、を形成する工程、（ｃ）第１ＩＣチップ、前記第１ＩＣチップに接続される第１ダイ電極、および前記第１ダイ電極を封止する第２絶縁層を有する第１半導体ダイと、第２ＩＣチップ、前記第２ＩＣチップに接続される第２ダイ電極、および前記第２ダイ電極を封止する第３絶縁層を有する第２半導体ダイと、を準備して、前記第１接続部上に前記第１ダイ電極が配置され、かつ、前記第２接続部上に前記第２ダイ電極が配置されるように、前記第１半導体ダイおよび前記第２半導体ダイのそれぞれを前記第１支持体上に搭載する工程、（ｄ）前記（ｃ）工程の後、前記第１半導体ダイおよび前記第２半導体ダイを、第１封止体により封止する工程、（ｅ）前記（ｄ）工程の後、前記第１支持体を取り除き、かつ、前記第１柱状接続部の一部分および前記第２柱状接続部の一部分をそれぞれ前記第１絶縁層から露出させる工程、（ｆ）前記第１接続部に接続される第１ブリッジ電極と、前記第２接続部に接続される第２ブリッジ電極と、を含むブリッジを準備して、前記（ｅ）工程の後、前記第１柱状接続部上に前記第１ブリッジ電極が配置され、かつ、前記第２柱状接続部上に前記第２ブリッジ電極が配置されるように、前記ブリッジを前記第１封止体で封止された構造体に搭載する工程、を含む。前記（ｃ）工程において、前記第１絶縁層と前記第２絶縁層とは互いに接合され、かつ、前記第１ダイ電極は前記第１絶縁層および前記第２絶縁層により封止される。前記（ｃ）工程において、前記第１絶縁層と前記第３絶縁層とは互いに接合され、かつ、前記第２ダイ電極は前記第１絶縁層および前記第３絶縁層により封止される。

【0008】

他の実施の形態である半導体モジュールは、第１ＩＣチップおよび前記第１ＩＣチップに接続される第１ダイ電極を有する第１半導体ダイと、第２ＩＣチップおよび前記第２ＩＣチップに接続される第２ダイ電極を有する第２半導体ダイと、前記第１ダイ電極に電気的に接続される第１接続部と、前記第２ダイ電極に電気的に接続される第２接続部と、前記第１接続部に接続された第１ブリッジ電極、および前記第２接続部に接続された第２ブリッジ電極を有するブリッジと、前記第１半導体ダイおよび前記第２半導体ダイを封止する第１封止体と、を備える。前記第１接続部は、前記第１半導体ダイと前記ブリッジとの間に配置され、前記第１半導体ダイおよび前記ブリッジの一方から他方に向かう方向に延びる第１柱状接続部を含む。前記第１接続部は、前記第１半導体ダイと前記ブリッジとの間に配置され、前記第１半導体ダイおよび前記ブリッジの一方から他方に向かう方向に延びる第２柱状接続部を含む。前記第１ブリッジ電極および前記第２ブリッジ電極は、前記第１封止体から露出している。前記第１柱状接続部および前記第２柱状接続部のそれぞれは、前記第１封止体に封止されている。

【0009】

本発明の別の態様は、電子装置に関する。電子装置は、第１の電極を有する第１のダイと、第２の電極を有する第２のダイと、第１の電極に電気的に接続される第１の接続部と、第２の電極に電気的に接続される第２の接続部と、第１の接続部と第２の接続部とに電気的に接続されたブリッジと、を備える。第１の接続部は、ブリッジから第１のダイに向いた柱状接続部を有する。

【0010】

本発明の別の態様は、電子モジュールに関する。電子モジュールは、上記の電子装置と、配線が内部に設けられている配線層と、配線と電子装置とを電気的に接続する柱状の接続部と、を備える。

【0011】

本発明の別の態様は、電子装置の製造方法に関する。電子装置の製造方法は、支持体上に柱状の前記支持体から突出した柱状の柱状接続部を含む第１の接続部と、第２の接続部とを形成する形成工程と、第１の接続部に第１のダイが有する第１の電極を結合させ、第２の接続部に第２のダイが有する第２の電極を結合させるダイ結合工程と、第１のダイ、第２のダイ、第１の接続部を樹脂により封止する封止工程と、第１の接続部の下部と第２の接続部の下部とにブリッジを結合させるブリッジ結合工程と、を含む。

【0012】

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効で
ある。

【発明の効果】

【0013】

上記した実施の形態によれば、ＩＣチップとブリッジとをより高密度に結合させることができる。

【図面の簡単な説明】

【0014】

【図1】一実施の形態に係るチップ集積システムの模式図である。

【図2】図１に示すチップ集積体の構成例を示す斜視図である。

【図3】図２に示すチップ集積体の構成例を示す説明図である。

【図4】図３に示すチップ集積モジュールのうちの一部分の構成例を示す拡大断面図である。

【図5】図３に示す光モジュールの構成例を模式的に示す説明図である。

【図6】一実施の形態に対する検討例であるチップ集積モジュールの製造方法の概要を示す説明図である。

【図7】図４に示すチップ集積モジュールの製造工程の概要を示す説明図である。

【図8】図７に示す接続部形成工程の詳細を示す拡大断面図である。

【図9】図８に続く接続部形成工程の詳細を示す拡大断面図である。

【図10】図９に続く接続部形成工程の詳細を示す拡大断面図である。

【図11】図１０に続く接続部形成工程の詳細を示す拡大断面図である。

【図12】図１１に続く接続部形成工程の詳細を示す拡大断面図である。

【図13】図７に示す半導体ダイ搭載工程の詳細を示す拡大断面図である。

【図14】図１３に続く半導体ダイ搭載工程の詳細を示す拡大断面図である。

【図15】図１４に続く半導体ダイ搭載工程の詳細を示す拡大断面図である。

【図16】図７に示す第１封止工程の詳細を示す拡大断面図である。

【図17】図７に示す支持体除去工程の詳細を示す拡大断面図である。

【図18】図７に示す接続部露出工程の詳細を示す拡大断面図である。

【図19】図１８に続く接続部露出工程の詳細を示す拡大断面図である。

【図20】図７に示すブリッジ搭載工程の詳細を示す拡大断面図である。

【図21】図２０に続くブリッジ搭載工程の詳細を示す拡大断面図である。

【図22】図２１に続くブリッジ搭載工程の詳細を示す拡大断面図である。

【図23】図７に示す第２封止工程の詳細を示す拡大断面図である。

【図24】図２３に対する変形例を示す拡大断面図である。

【図25】図４に示す封止体に対する変形例を示す拡大断面図である。

【図26】図４に示す封止体に対する他の変形例を示す拡大断面図である。

【図27】図４に示す封止体に対する他の変形例を示す拡大断面図である。

【図28】図４に対する変形例であるチップ集積モジュールの拡大断面図である。

【図29】図２８に示すチップ集積モジュールの製造工程の概要を示す説明図である。

【図30】図２９に示す絶縁層形成工程の詳細を示す拡大断面図である。

【図31】図３０に続く絶縁層形成工程の詳細を示す拡大断面図である。

【図32】図２９に示す接続部形成工程の詳細を示す拡大断面図である。

【図33】図２９に示す半導体ダイ搭載工程の詳細を示す拡大断面図である。

【図34】図３３に続く半導体ダイ搭載工程の詳細を示す拡大断面図である。

【図35】図３４に続く半導体ダイ搭載工程の詳細を示す拡大断面図である。

【図36】図２９に示す封止工程の詳細を示す拡大断面図である。

【図37】図２９に示す接続部露出工程の詳細を示す拡大断面図である。

【図38】図３７に続く接続部露出工程の詳細を示す拡大断面図である。

【図39】図２９に示すブリッジ搭載工程の詳細を示す拡大断面図である。

【図40】図３９に続くブリッジ搭載工程の詳細を示す拡大断面図である。

【図41】図４０に続くブリッジ搭載工程の詳細を示す拡大断面図である。

【図42】図３に示すチップ集積体に対する変形例を示す説明図である。

【図43】図３に示すチップ集積体に対する他の変形例を示す説明図である。

【図44】図４に示すブリッジに対する変形例を示す断面図である。

【図45】図４４に示すブリッジの製造工程のうち、配線層形成工程の概要を示す断面図である。

【図46】図４４に示すブリッジの製造工程のうち、配線層転写工程の概要を示す断面図である。

【図47】図４４に示すブリッジの製造工程のうち、支持体除去工程の概要を示す断面図である。

【図48】図４に示すブリッジに対する他の変形例を示す説明図である。

【図49】図４に対する変形例であるチップ集積モジュールの一部の構成を示す図である。

【図50】図４９に示すチップ集積モジュールに対する第１変形例に係るチップ集積モジュールの構成を示す図である。

【図51】図４９に示すチップ集積モジュールに対する第２変形例に係るチップ集積モジュールの構成を示す図である。

【図52】図４９に示すチップ集積モジュールに対する第３変形例に係るチップ集積モジュールの構成を示す図である。

【図53】図４９に示すチップ集積モジュールに対する第４変形例に係るチップ集積モジュールの構成を示す図である。

【図54】図４９に示すチップ集積モジュールに対する第５変形例に係るチップ集積モジュールの構成を示す図である。

【図55】他の実施形態に係るチップ集積モジュールの製造方法について説明するための図である。

【図56】同実施形態に係るチップ集積モジュールの製造方法について説明するための図である。

【図57】同実施形態に係るチップ集積モジュールの製造方法について説明するための図である。

【図58】同実施形態に係るチップ集積モジュールの製造方法について説明するための図である。

【図59】同実施形態に係るチップ集積モジュールの製造方法について説明するための図である。

【図60】同実施形態に係るチップ集積モジュールの製造方法について説明するための図である。

【図61】図５５～図６０に示すチップ集積モジュールの製造方法に対する第６変形例に係るチップ集積モジュールの製造方法を説明するための図である。

【図62】図５５～図６０に示すチップ集積モジュールの製造方法に対する第６変形例に係るチップ集積モジュールの製造方法を説明するための図である。

【図63】図５５～図６０に示すチップ集積モジュールの製造方法に対する第６変形例に係るチップ集積モジュールの製造方法を説明するための図である。

【図64】図５５～図６０に示すチップ集積モジュールの製造方法に対する第６変形例に係るチップ集積モジュールの製造方法を説明するための図である。

【図65】図５５～図６０に示すチップ集積モジュールの製造方法に対する第７変形例に係るチップ集積モジュールの製造方法を説明するための図である。

【図66】図５５～図６０に示すチップ集積モジュールの製造方法に対する第７変形例に係るチップ集積モジュールの製造方法を説明するための図である。

【図67】図５５～図６０に示すチップ集積モジュールの製造方法に対する第８変形例に係るチップ集積モジュールの製造方法を説明するための図である。

【図68】図５５～図６０に示すチップ集積モジュールの製造方法に対する第８変形例に係るチップ集積モジュールの製造方法を説明するための図である。

【図69】図５５～図６０に示すチップ集積モジュールの製造方法に対する第８変形例に係るチップ集積モジュールの製造方法を説明するための図である。

【図70】一実施形態に係る光モジュールの製造方法について説明するための図である。

【図71】同実施形態に係る光モジュールの製造方法について説明するための図である。

【図72】同実施形態に係る光モジュールの製造方法について説明するための図である。

【図73】同実施形態に係る光モジュールの製造方法について説明するための図である。

【図74】同実施形態に係る光モジュールの製造方法について説明するための図である。

【図75】他の実施形態に係るチップ集積体の製造方法について説明するための図である。

【図76】同実施形態に係るチップ集積体の製造方法について説明するための図である。

【図77】同実施形態に係るチップ集積体の製造方法について説明するための図である。

【図78】同実施形態に係るチップ集積体の製造方法について説明するための図である。

【図79】同実施形態に係るチップ集積体の製造方法について説明するための図である。

【図80】一実施の形態である集積回路チップの構成例を示す図である。

【発明を実施するための形態】

【0015】

以下に、本発明の実施の形態について、図面を参照しつつ説明する。以下の説明において、半導体基板上にトランジスタや配線などの回路素子が形成された構造物をＩＣチップと呼ぶ。ＩＣチップには超電導集積回路（量子コンピュータ）等を含む。ＩＣチップの主面上に積層された配線層を備える構造物を半導体ダイと呼ぶ。ＩＣチップ上にさらに再配線層を形成されている場合もあり、その場合、再配線層は配線層に含まれる。複数の半導体ダイが封止体により封止され、一体化された構造物をチップ集積モジュールと呼ぶ。チップ集積モジュールには、複数の半導体ダイを互いに電気的に接続するブリッジも含まれる。チップ集積モジュールを含む複数のモジュールが一体化された構造物をチップ集積体と呼ぶ。チップ集積体は、チップ集積モジュールの他、光モジュールなどのモジュールを含む場合がある。チップ集積体は複数のチップ集積モジュールを含む場合がある。また、チップ集積体は、複数のモジュールを電気的に接続する広域配線層や、各モジュールで発生した熱を外部に放散させる機能を備える放熱機構または放熱部材を含む場合がある。チップ集積体のうち、放熱用の部品を除いた部分を集積層と呼ぶ。以下の説明では、半導体モジュールの一例としてチップ集積モジュールを取り上げる。また、半導体パッケージの一例として集積層を取り上げる。

【0016】

ただし、半導体モジュールの範囲、および半導体パッケージの範囲は上記の定義には限定されない。例えば、後述する図１に示すように、チップ集積体１０は、チップ集積システム１内に組み込まれる一つの電子部品（モジュール）である。この場合、チップ集積体１０は、チップ集積システム１に組み込まれる半導体モジュールとして考えることができる。また、以下で説明するチップ集積モジュール、集積層、チップ集積体のそれぞれは、ＩＣチップを含み、かつ、パッケージングされた半導体パッケージとして流通する場合がある。したがって、チップ集積モジュール、集積層、チップ集積体のそれぞれの態様を半導体パッケージとして考えることができる。

【0017】

＜チップ集積システム＞
図１は、本発明の一実施の形態に係るチップ集積システムの模式図である。本実施形態に係るチップ集積システム１は、複数のチップ集積体１０を備える。これらのチップ集積体１０は、光配線１１０によって互いに接続されている。光配線は、例えば異なるチップ集積体間を接続する場合があるが、チップ集積体の規模が大きい場合は、チップ集積体内の異なる部分を接続する事にも用いられる場合もある。チップ集積システム１は、例えば、各種プロセッサとメモリを高度に集積した人工知能システムなどに利用され得る。なお、図１には２つのチップ集積体１０ａ，１０ｂが示されているが、チップ集積システム１は、３つ以上のチップ集積体１０を備えている場合があり、あるいは、チップ集積システム１は、１つのチップ集積体１０のみから成る場合がある。

【0018】

チップ集積体１０は、複数のチップ集積モジュールを内部に備える集積体である。チップ集積モジュールのサイズは、特に限定されるものではないが、たとえば５０ｍｍ角程度から大きいものでは３００ｍｍ角程度のサイズであるものを例示できる。ここで、チップ集積モジュールは、複数のＩＣチップを備えた半導体モジュールである。図１には、チップ集積体１０においてチップ集積モジュールが配置されている領域が破線で示されている。図１に示す例では、チップ集積モジュールが縦に８個、横に８個並べられており、チップ集積体１０は合計６４個のチップ集積モジュールを備えている。ただし、チップ集積体１０が備えるチップモジュールの数は、これに限定されるものではなく、６３個以下である場合、あるいは、６５個以上である場合がある。

【0019】

また、本実施の形態に係るチップ集積体１０は、光トランシーバモジュール（以下、「光モジュール」と称する。）を備える。本実施の形態に係るチップ集積体１０は、例えば、６個の光モジュールを備えている。図１に示す例では、チップ集積体１０ａは、光モジュール１１ａ，１２ａ，１３ａ，１４ａ，１５ａ，および１６ａを備える。チップ集積体１０ｂは、光モジュール１１ｂ，１２ｂ，１３ｂ，１４ｂ，１５ｂ，および１６ｂを備える。図１に示す光モジュール１１ａ～１６ａ、および光モジュール１１ｂ～１６ｂのそれぞれは、後述する図２に示す光モジュール１１～１６に対応する。これらの光モジュールは、同一のチップ集積体１０に設けられている光モジュール、あるいは他のチップ集積体１０に設けられている光モジュールと光配線１１０によって接続されている。光配線の代表例としては光ファイバが挙げられるが、これに限定されるものではなく、例えば光導波路を備えた平面上のパネルやシート、もしくは自由空間を用いた光配線も用いることができる。本実施の形態に係るチップ集積システム１では、チップ集積体１０における信号が光によって伝達されるため、電気信号のみにより信号が伝達される場合よりも高速で信号が伝達される。

【0020】

＜チップ集積体＞
図２は、図１に示すチップ集積体の構成例を示す斜視図である。本実施の形態に係るチップ集積体１０は、集積層（半導体パッケージまたは電子モジュールともいう）１００と、集積層１００の上面に配置された光モジュール１１～１６と、集積層１００の上面に配置された放熱機構２０と、集積層１００の下面に配置された外部端子３０と、を備える。

【0021】

集積層１００は、積層構造を有し、複数のチップ集積モジュール（半導体モジュールまたは電子装置ともいう）を有する層である。集積層１００の詳細な構成については、図３を参照して後述する。

【0022】

放熱機構２０は、チップ集積体１０において発生した熱を放散する機構である。放熱機構２０は、たとえば集積層１００に内蔵される複数のＩＣチップおよび光モジュール１１～１６のそれぞれが有するＩＣチップが動作時に発する熱を放散する機能を備えている。言い換えれば、放熱機構２０は、たとえば集積層１００が有する集積回路チップおよび光モジュール１１～１６（図２参照）が有する集積回路チップが動作時に発する熱を放散できる。

【0023】

外部端子３０は、光モジュール１１～１６のいずれか、あるいはチップ集積モジュール４０（後述する図３参照）と電気的に接続される端子である。図２に示す例では、外部端子３０は、半田ボールであって、電気信号の伝送経路の一部分を構成する。本実施形態では、外部端子３０を用いて光モジュールやチップ集積モジュールに電力を供給したり、外部との電気信号の入出力に使用したりすることが可能である。外部端子の形状は図２のように球状であってよく、あるいはピン形状、もしくはパッド形状など各種の形状であってよい。

【0024】

図３は、図２に示すチップ集積体の構成例を示す説明図である。図３は、チップ集積体の断面構造を示す図であるが、見易さのため、ハッチングを省略している。また、図３では、図１に示す６４個のチップ集積モジュールのうちの２個分を図示している。

【0025】

図２に示す複数の光モジュール１１～１６のそれぞれは、光トランシーバ、コネクタ、および放熱部材を備える。例えば図３に示す光モジュール１３は、光トランシーバ１３０、コネクタ１３２、および放熱部材１３６を備える。放熱部材１３６は、光トランシーバ１３０上に固定される支持板（ヒートスプレッダ）と、支持板上に固定され、光トランシーバ１３０から離れる方向に向かって突出する複数の放熱フィンとを備えている。

【0026】

光トランシーバ１３０は、光配線１１０（図１参照）を介して受信した光信号を電気信号に変換する機能、および電気信号を光信号に変換して光配線１１０を介して外部に光信号を送信する機能を備えた光電変換部品である。光トランシーバ１３０の下面には、コネクタ１３２が接続されている。また、コネクタ１３２は、半田１３８を介して、集積層１００の表面に形成された電極１４０に接続されている。光トランシーバ１３０は、コネクタ１３２を介して、集積層１００と電気信号の送受信ができる。コネクタを用いることにより、光トランシーバの容易な着脱が可能になり、例えば光トランシーバの故障などの際の迅速な交換が可能となる。

【0027】

また、光トランシーバ１３０の上面には、放熱部材１３６が配置されている。放熱部材１３６は、たとえば光トランシーバ１３０などの熱を放散できる。放熱部材１３６は、小さな体積で大きな表面積を実現する放熱フィンが上面に設けられたヒートスプレッダを備えている。放熱フィンは、たとえば光トランシーバ１３０などの熱を放散できる。

【0028】

放熱機構２０は、集積層１００の表面に配置された支持部材２１０に支持されている。放熱機構２０は、支持部材２１０に固定される支持板と、支持板上に固定され、チップ集積モジュール４０から離れる方向に向かって突出する複数の放熱フィンとを備えている。放熱機構２０は、支持部材２１０を介して、集積層１００の内部（詳しくはチップ層１０４内）に配置されたチップ集積モジュール４０（言い換えれば、複数のＩＣチップのそれぞれ）と熱的に接続されている。支持部材２１０は、例えば、サーマル・インターフェイス・マテリアル（ＴＩＭ：Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）であり、集積層１００の内部に配置されたＩＣチップと熱的に接続されている。

【0029】

図３に示す集積層１００は、広域配線層１０２、チップ層１０４および接続層１０６を備える。

【0030】

広域配線層１０２は、複数の層により構成された積層構造を有している層である。広域配線層１０２が有する複数の層のそれぞれは、配線などの導体パターンと、導体パターンを覆う絶縁層とを備えている。絶縁層は、例えば絶縁性の樹脂から成る。配線などの導体パターンは、下地の絶縁層上に形成されている。厚さ方向において互いに隣り合う層に設けられている２つの配線は、導体ビアによって電気的に接続されている。図３に示す例では、広域配線層１０２は、４つの層を有しており、一番下の層（チップ層１０４から最も遠い層）に設けられている配線上には、外部端子３０が形成されている。また、広域配線層１０２の一番上の層（チップ層１０４に最も近い層）に設けられている配線は、チップ層１０４に設けられている電極と電気的に接続されている。

【0031】

チップ層１０４は、絶縁性の封止体１０５と、封止体１０５に埋め込まれた各種の導体および機能デバイスを備える層である。封止体１０５には、たとえば、導体ポスト１４６および複数のチップ集積モジュール４０などが埋め込まれている。図３に示す例では、導体ポスト１４６の下面には、電極１４８が設けられており、導体ポスト１４６は、電極１４８を介して、広域配線層１０２の一番上の層に配置されている配線に電気的に接続されている。

【0032】

図３に示す例では、チップ集積モジュール４０は、導体のトールピラー４０１および電極４０３を介して、広域配線層１０２の一番上の層に配置されている配線に電気的に接続されている。チップ集積モジュール４０の構成の詳細については、図４を参照して後述する。

【0033】

接続層１０６は、集積層１００の表面に配置された構成部品とチップ層１０４とを接続する層である。たとえば、接続層１０６は、チップ層１０４の導体ポスト１４６と、光トランシーバ１３０に電気的に接続された電極１４０とを接続する導体ビア１４２および電極１４４を有する。

【0034】

また、接続層１０６は、複数のチップ集積モジュール４０のそれぞれに熱的に接続された金属の接触部２２２を有し、接触部２２２は、放熱機構２０の支持部材２１０の内部に設けられた結合部２２０に接続されている。このように、本実施形態に係るチップ集積モジュール４０は、接触部２２２および結合部２２０を介して、放熱機構２０に熱的に接続されている。

【0035】

＜チップ集積モジュール＞
図４は、図３に示すチップ集積モジュールの一部分の構成例を示す拡大断面図である。図４に示すように、本実施の形態に係るチップ集積モジュール４０は、半導体ダイ４１と、半導体ダイ４２と、半導体ダイ４１および半導体ダイ４２を封止する封止体４５と、を備えている。また、チップ集積モジュール４０は、半導体ダイ４１と半導体ダイ４２とを電気的に接続するブリッジ４３を備えている。さらに、チップ集積モジュール４０は、半導体ダイ４１とブリッジ４３とを電気的に接続する接続部４７と、半導体ダイ４２とブリッジ４３とを電気的に接続する接続部４８と、を備えている。接続部４７および接続部４８のそれぞれは、封止体４５に封止されている。また、半導体ダイ４１は、接続部４９を介して、チップ集積モジュール４０の外部（例えば図３に示す外部端子３０）と電気的に接続されている。

【0036】

半導体ダイ４１は、主面４１１ｔを有するＩＣチップ４１１およびＩＣチップ４１１の主面４１１ｔ上に積層される絶縁層４１２および絶縁層４１３を有する。半導体ダイ４１は、ＩＣチップ４１１に電気的に接続された配線４１４および配線４１５を有する。また、半導体ダイ４１は、配線４１４に接続されたダイ電極４１６、および配線４１５に接続されたダイ電極４１７を有している。図４に示す例では、半導体ダイ４１は２層の絶縁層４１２，４１３を有している。ただし、半導体ダイ４１が有する絶縁層の総数は２層には限定されず、例えば３層以上の絶縁層を有する場合がある。

【0037】

ＩＣチップ４１１は、例えばシリコンなどの半導体基板ならびにトランジスタやダイオードなどの回路素子を含む。ＩＣチップ４１１内の回路素子の集積形態としては種々のものを取ることが可能であり、例えばＩＣチップの主面４１１ｔに回路素子が二次元的に、もしくは三次元的に形成されたもの、さらには半導体基板自体が多層に積層された上で各層に回路素子が形成され、半導体基板を貫通するヴィア（ＴＳＶ：Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）で接続されたものなど、各種のものが想定されうる。

【0038】

半導体ダイ４２は、主面４２１ｔを有するＩＣチップ４２１およびＩＣチップ４２１の主面４２１ｔ上に積層される絶縁層４２２および絶縁層４２３を有する。半導体ダイ４２は、ＩＣチップ４２１に電気的に接続された配線４２５を有する。また、半導体ダイ４２は、配線４２５に接続されたダイ電極４２７を有している。図４に示す例では、半導体ダイ４２は２層の絶縁層４２２，４２３を有している。ただし、半導体ダイ４２が有する絶縁層の総数は２層には限定されず、例えば３層以上の絶縁層と２層以上の配線層を有する場合がある。また、半導体ダイ４２の構造は、例えば上記した半導体ダイ４１の構造と同様である。

【0039】

ブリッジ４３は、主面４３１ｔを有するチップ４３１およびチップ４３１の主面４３１ｔ上に積層される絶縁層４３２および絶縁層４３３を有する。ブリッジ４３は、絶縁層４３２上に形成された配線４３４を有している。チップ４３１は、例えばシリコンウェハなどの半導体基板から形成されるが、変形例としてガラス等の無機材料によって形成されている場合もある。ただし、ブリッジ４３が有する絶縁層の総数は２層には限定されず、例えば３層以上の絶縁層と２層以上の配線層を有する場合がある。また、チップ４３１が回路を有する場合は、配線４３４と電気的に接続されている場合もある。ブリッジ４３は、接続部４７に接続されたブリッジ電極４３６、および接続部４８に接続されたブリッジ電極４３７を有している。ブリッジ電極４３６とブリッジ電極４３７とは、配線４３４を介して互いに電気的に接続されている。

【0040】

本実施の形態に係るブリッジ４３は、ピラーによるサスベンデド・ブリッジ（Ｐｉｌｌａｒ Ｓｕｓｐｅｎｄｅｄ Ｂｒｉｄｅｇｅ）である。本実施の形態に係る配線４３４はチップ４３１と電気的に接続されており、配線４３４およびチップ４３１が一体となってブリッジとして機能している。ただし、後述するように、ブリッジ４３は、半導体ダイ４１と半導体ダイ４２とを電気的に接続する機能を備えていればブリッジ回路としての機能を果たせる。このため、変形例としては、チップ４３１を有していない場合、あるいはチップ４３１と配線４３４とが電気的に接続されていない場合がある。また、図４に示す例では、ブリッジ４３は２層の絶縁層４３２，４３３を有している。ただし、ブリッジ４３が有する絶縁層の総数は２層には限定されず、例えば３層以上の絶縁層を有する場合がある。

【0041】

接続部４７は、柱状接続部４７２を含む。図４に示す例では、接続部４７は、柱状接続部４７２と、柱状接続部４７２およびダイ電極４１７を接続する半田層４７３と、柱状接続部４７２およびブリッジ電極４３６を接続する半田層４７４と、を有している。

【0042】

接続部４８は、柱状接続部４８２を含む。図４に示す例では、接続部４８は、柱状接続部４８２と、柱状接続部４８２およびダイ電極４２７を接続する半田層４８３と、柱状接続部４８２およびブリッジ電極４３７を接続する半田層４８４と、を有している。

【0043】

本実施の形態において、柱状接続部４７２および柱状接続部４８２のそれぞれは、μｍサイズの柱状の導体（「マイクロピラー」ともいう。）である。柱状接続部４７２および柱状接続部４８２のそれぞれの本体部分は、例えば銅を主成分とする金属材料から成る。柱状接続部４７２と半田層４７３との接合界面、および柱状接続部４７２と半田層４７４との接合界面のそれぞれには、本体部分よりも酸化耐性が高い、言い換えれば金属の酸化物生成自由エネルギーが大きな、例えば金などの金属材料と、例えば錫を主成分とする半田との合金層が形成されている。合金層は、柱状接続部４７２を半田層４７３，４７４と接合する際に、柱状接続部と半田層との接合界面に形成された金属膜と半田層とが共晶反応することにより形成された層である。合金層の詳細は後述する。

【0044】

同様に、柱状接続部４８２と半田層４８３との接合界面、および柱状接続部４８２と半田層４８４との接合界面のそれぞれには、本体部分よりも酸化耐性が高い、例えば金などの金属材料から成る接合膜が形成されている。ただし、柱状接続部４８２を半田層４８３，４８４と接合する際に、接合膜の近傍には半田層４８３，４８４との合金層が形成され、接合膜の元々の構成成分自体は半田層内に拡散している状態となっている場合もある。

【0045】

図４に示す例では、接続部４９は、トールピラー４０１に接続された電極４９２と、電極４９２およびダイ電極４２６を接続する半田層４９３と、を有している。図４に示す例では、電極４９２に接続されるトールピラー４０１は、チップ集積モジュール４０に含まれないので、点線で示している。ただし、変形例としてトールピラー４０１をチップ集積モジュール４０の一部とみなすこともできる。

【0046】

本実施の形態の場合、図４に示す例では、ブリッジ電極４３６およびブリッジ電極４３７のそれぞれは、封止体４５とは別体として形成された封止体４４に封止されている。封止体４４は、例えばアンダーフィル樹脂である。ただし、変形例として、チップ４３１およびブリッジ電極４３６，４３７を一括して封止する封止体を用いることもできる。あるいは、別の変形例として、封止体４４の部分を図３に示す封止体１０５に置き換える場合もある。図４に示すように、接続部４７および接続部４８が封止体４５に封止され、かつ、ブリッジ４３が封止体４５から露出する構造は、以下で説明するチップ集積モジュール４０の製造方法によって得られる構造である。図４に示す構造が得られる理由の詳細については後述する。

【0047】

なお、本実施の形態では、ブリッジ４３がチップ４３１を含む半導体ダイである例について説明したが、ブリッジがチップ４３１を含まず、主として配線４３４、その配線が埋め込まれた絶縁層４３２，４３３、およびブリッジ電極４３６，４３７により構成されている場合がある。また、本実施の形態では、接続部４７および接続部４８のそれぞれは、一つの柱状接続部４７２,４８２を有している。ただし、半導体ダイ４１とブリッジ４３との離間距離によっては、接続部４７および接続部４８のそれぞれが、積層された二つ以上の柱状接続部を有している場合もある。積層された柱状接続部の断面形状、および断面積は異なっている場合もある。

【0048】

＜光モジュール＞
図５は、図３に示す光モジュールの構成例を模式的に示す説明図である。本実施の形態に係る光モジュール１３は、主として、光学系機構１３１、光トランシーバ１３０およびコネクタ１３２を備えている。また光モジュール１３は、光信号を外部に送信するための機構（以下、「送信機構１３Ｔ」ともいう。）と、光信号を外部から受信するための機構（以下、「受信機構１３Ｒ」ともいう。）と、を有している。図５では、紙面に対して左側に送信機構１３Ｔを示し右側に受信機構１３Ｒを示しているが、送信機構１３Ｔと受信機構１３Ｒの位置関係は、図５に示す態様以外に種々の変形例がある。また、以下では、送信機構１３Ｔの構造を取り上げて説明し、受信機構１３Ｒの構造のうち、送信機構１３Ｔの構造と共通する部分については説明を省略する場合がある。

【0049】

送信機構１３Ｔの光学系機構１３１は、光ファイバ６００、レンズ６０１、反射機構（図５では反射鏡）６０２およびレンズ６０３を備える。光トランシーバ１３０からレンズ６０３に入射した光は、レンズ６０３を透過して反射機構６０２において反射される。反射された光は、レンズ６０１を透過して、光ファイバ６００に入射する。これにより、光信号が光ファイバ６００を介して、外部に送信される。

【0050】

受信機構１３Ｒの光学系機構１３１は、光ファイバ６１０、レンズ６１１、反射機構（図５では反射鏡）６１２およびレンズ６１３を備える。光ファイバ６１０から出射された光は、レンズ６１１を透過して、反射機構６１２により反射される。反射された光は、レンズ６１３を透過して、光トランシーバ１３０に入射する。これにより、光ファイバ６１０が受信した光信号が電気信号に変換されて、各種の処理が実施される。光学系機構１３１を構成するレンズや反射機構については、設計上の要求に基づき適宜追加、削除が可能であり、例えば光ファイバがレンズや反射機構を経由せず、光トランシーバの光素子チップ、場合によっては発光素子や受光素子に直接的に結合される構成もありうる。

【0051】

光トランシーバ１３０は、主として、チップ層６２０、配線層６３０、配線層６３０の上に配置された２つの光素子チップ６０５，６１５、発光素子６０６および受光素子６１６を含む。本実施の形態では、２つの光素子チップ６０５，６１５、発光素子６０６および受光素子６１６は配線層６３０と電気的に接続され、接続部はアンダーフィル樹脂６０７などにより封止されている。言い換えれば、本実施形態では、２つの光素子チップ６０５，６１５、発光素子６０６および受光素子６１６は、樹脂などにより構成された固定部材（アンダフィル樹脂６０７）により固定されている。

【0052】

本実施の形態に係る配線層６３０は、例えば２層構造により構成されている。配線層６３０のそれぞれの層には、たとえば配線および電極などの導体パターンが形成されている。また、チップ層６２０は、光素子駆動チップ６２１および光素子駆動チップ６２２を備える。光素子駆動チップ６２１および６２２は、光素子チップ６０５および光素子チップ６１５の駆動をそれぞれ制御するチップである。光素子駆動チップ６２１および６２２は、光素子が適切に光／電気を変換するのに必要とされる電気信号レベル（電圧、電流）と、光トランシーバ外部から入出される電気信号レベルを変換する機能などを含んでいても良い。

【0053】

送信機構の発光素子６０６は、光素子チップ６０５の表面に設けられており、光素子チップ６０５から伝送された電気信号に応じて、光信号を発する素子である。発光素子６０６が発する光信号は、光学系機構１３１のレンズ６０３に入射する。

【0054】

光素子チップ６０５は、電極端子６０８および半田層６０９を介して、配線層６３０の上側の層に形成されている電極６３１に接続されており、光素子駆動チップ６２１は、電極端子６２３および半田層６３４を介して、配線層６３０の下側の層に形成されている電極６３３に接続されている。よって、光素子チップ６０５と光駆動素子チップ６２１は、配線層６３０を介して電気的に接続されている。この構造は、光素子チップと光素子駆動チップ間の、配線層６３０内の概垂直な電気的接続により、多並列かつ短距離の接続を実現できる。これは、二次元アレイ的に配置された光素子群と光素子駆動チップ間の広帯域な信号伝送を可能とする。なお、光トランシーバの製造方法によっては、半田層６３４は必ずしも必要とはされない。また、電極端子６０８、導体ビア６３２、電極端子６２３を概ね直線上に配置する事で、光素子チップと光駆動素子チップ間の電気的接続経路長を最小化、寄生インピーダンスの小さな優れた電気的接続とすることが可能となる。

【0055】

光素子駆動チップ６２１の下側の面には、金属で構成された金属層６２９が形成されている。金属層６２９は、結合部材６４０を介して、コネクタ１３２に設けられている導体ビア６４１と熱的に接続されている。これにより、光素子駆動チップ６２１が駆動時に発する熱は、結合部材６４０を介して、図５に模式的に示す矢印の方向（金属層６２９からコネクタ１３２に向かう方向）に放散される。なお、金属層６２９は放熱に関して存在すると望ましいものの、必ずしも存在しなくても効果は得られる。

【0056】

コネクタ１３２の導体ビア６４１は、半田層６４２を介して、接続層１０６の表面に形成されている電極１４０と接続されている。また、図３に示すように、電極１４０は、導体ビア１４２を介して、チップ層１０４に形成されている導体ポスト１４６に接続されている電極１４８と接続されている。このため、コネクタ１３２に放散された熱は、導体ポスト１４６を通じて放散される。

【0057】

光素子駆動チップ６２１の上面には、電極端子６２４が形成されており、この電極端子６２４は、半田層もしくは導体接続部６２５を介して、配線層６３０の下側に形成されている電極６２６と接続されている。また、配線層６３０には、配線６３５が形成されている。配線６３５は、導体ビア６３６を介して、光素子駆動チップ６２１に電気的に接続された電極６２６と接続されている。また、配線６３５は、導体ビア６３７を介して、チップ層６２０に形成された導体ポスト６２８と結合している電極６２７に接続されている。

【0058】

導体ポスト６２８は、結合部材６４３を介して、コネクタ１３２の導体ビア６４４と電気的に接続されている。図５に示す例において、結合部材６４３では、例えば光トランシーバ１３０とコネクタ１３２との間の電気信号が相互に伝送される。ただし、変形例としては、光トランシーバ１３０とコネクタ１３２との間の電気信号の伝送方向がいずれか一方向である場合がある。すなわち、送信機構１３Ｔの場合には、コネクタ１３２から光トランシーバ１３０に向かって電気信号が伝送され、受信機構１３Ｒの場合には、光トランシーバ１３０からコネクタ１３２に向かって電気信号が伝送される。

【0059】

＜チップ集積モジュールの製造方法＞
次に、図３および図４に示すチップ集積モジュール４０の製造方法について説明する。本実施の形態に係るチップ集積モジュールの製造方法を説明する前に、本願発明者が検討した製造方法の概要について簡単に説明する。図６は、本実施の形態に対する検討例であるチップ集積モジュールの製造方法の概要を示す説明図である。

【0060】

図６に示すチップ集積モジュールの製造方法では、まず、図６の上段に示すように、複数の半導体ダイ５１と、ブリッジ構造体５２と、を準備する。ブリッジ構造体５２は、複数のブリッジ５２０および複数の接続部５２１のそれぞれが、封止体５２３により封止されることにより一体化された構造体である。図６に示す例では、複数のトールピラー４０１が複数のブリッジ５２０と共に封止体５２３に封止されている。

【0061】

次に、図６の中段に示すように、複数の半導体ダイ５１をブリッジ構造体５２上に搭載する。この時、半導体ダイ５１の複数のダイ電極５１１と、ブリッジ構造体５２の複数の接続部５２１とはそれぞれ接合される。

【0062】

次に、図６の下段に示すように、複数の半導体ダイ５１を封止体５１２による封止することで、複数の半導体ダイ５１およびブリッジ構造体５２を一体化して、チップ集積モジュール５０を得る。

【0063】

図６に示す検討例の場合、複数のブリッジ構造体５２を予め一体化させておくことにより、複数の半導体ダイ５１と複数のブリッジ５２０とを電気的に接続する作業を効率化することができる。

【0064】

ところが、図６に示す製造方法の場合、以下の懸念があることが判った。すなわち、ブリッジ構造体５２を構成する封止体５２３の収縮または膨張により、複数の接続部５２１のそれぞれの位置精度を向上させることが困難であることが判った。この課題に対する対策として、複数の接続部５２１のそれぞれの接合界面の面積を大きくして、位置ずれに対して許容できるマージンを大きくする方法が考えられる。ただし、この場合には、隣り合う接続部５２１の配置ピッチも大きくする必要があるので、接続部５２１の高密度化が阻害される。すなわち、半導体ダイ５１とブリッジ５２０とを電気的に接続する端子部分の高密度化が制約される。

【0065】

上記のように、複数の接続部５２１のそれぞれの位置精度を向上させることが困難になる原因は、封止体５２３の体積が大きいことに起因すると考えられる。封止体５２３内に後述するような無機フィラ粒子を混合することにより封止体５２３の線膨張係数を低減させる対策も考えられるが、その対策にも限界がある。

【0066】

上記の検討結果を踏まえ、本願発明者は、本実施の形態に係るチップ集積モジュールの製造方法を見出した。製造方法の詳細は後述するが、本実施の形態に係るチップ集積モジュールの製造方法は、複数の半導体ダイおよび複数の接続部を封止体により一体化させた構造体を準備して、概構造体に複数のブリッジをそれぞれ搭載するものである。複数の半導体ダイおよび複数の接続部を一体化させた構造体における封止体の体積は、図６に示すブリッジ構造体５２における封止体５２３の体積よりも小さくすることができる。特に、隣り合うＩＣチップの間の隙間を小さくすることにより、熱収縮および熱膨張の影響を低減させることができる。この結果、本実施の形態に係るチップ集積モジュールの製造方法によれば、複数の接続部のそれぞれの位置精度を向上させることができるので、半導体ダイとブリッジとを電気的に接続する端子部分の高密度化が実現可能である。

【0067】

以下、本実施の形態に係るチップ集積モジュールの製造方法の詳細を説明する。図７は、図４に示すチップ集積モジュールの製造工程の概要を示す説明図である。図７に示すように、本実施の形態のチップ集積モジュールの製造方法は、接続部形成工程、半導体ダイ搭載工程、第１封止工程、支持体除去工程、接続部露出工程、ブリッジ搭載工程、および第２封止工程を含んでいる。

【0068】

図７に示す接続部形成工程は、図８～図１２に示す各工程を含んでいる。図８～図１２のそれぞれは、図７に示す接続部形成工程の詳細を示す拡大断面図である。接続部形成工程では、図１１に示すように、支持体７０の上面７０ｔ上に、上面７０ｔの面外方向に延びる柱状接続部４７２を含む接続部４７と、上面７０ｔの面外方向に延びる柱状接続部４８２を含む接続部４８と、を形成する。

【0069】

詳しくは、まず、図８に示すように上面７０ｔを有する支持体７０を準備する。支持体７０の上面７０ｔ上には、剥離層７１およびシード層７２が予め形成されている。支持体７０は、図７に示す支持体除去工程までの各工程において作業性を損なわない程度の剛性を備えた板であれば材料は特に限定されない。例えば、シリコンウェハなどの半導体基板、ガラスやサファイア基板などの無機材料から成る板や、樹脂製の板などを例示することができる。ただし、接続時の加熱による膨張を考慮し、支持体の線膨張係数は半導体ダイの線膨張係数に近い事が望ましい。

【0070】

剥離層７１は、図７に示す支持体除去工程において、支持体７０を剥離する事を可能とする機能を備えた機能層であり、レーザなどのエネルギービームにより剥離する方法や機械的に剥離する方法など、種々の手法に応じて各種材料の選択がなされる。シード層７２は、接続部４７，４８，４９などの導体部材をメッキ法により形成するための下地としてのシード膜である。シード層７２は、例えば銅をスパッタ法により剥離層７１上に成膜することにより形成できる。

【0071】

次に、図９に示すように、支持体７０の上面７０ｔ上、詳しくは、シード層７２上にレジストマスク７３を形成する。レジストマスク７３には、例えばフォトリソグラフィ技術を利用して複数の開口部７３Ｈが形成される。

【0072】

次に、図１０に示すように、レジストマスク７３の開口部７３Ｈ内に金属膜をめっき法などにより堆積させることにより、接続部４７、接続部４８、および接続部４９を形成する。支持体７０の上面７０ｔ上には予めシード層７２が形成されているので、例えばメッキ法により接続部４７の一部分である柱状接続部４７２、接続部４８の一部分である柱状接続部４８２、および接続部４９の一部分である電極４９２を形成することができる。図１０に示す例では、柱状接続部４７２は本体部４７２Ａおよび金属膜４７２Ｂを備える。柱状接続部４８２は本体部４８２Ａおよび金属膜４８２Ｂを備える。電極４９２は本体部４９２Ａおよび金属膜４９２Ｂを備える。本体部４７２Ａ，４８２Ａ，４９２Ａのそれぞれは、例えば銅から成り、金属膜４７２Ｂ，４８２Ｂ，４９２Ｂのそれぞれは、例えば金など、銅よりも酸化耐性が高い金属材料から成る。金属膜４７２Ｂ，４８２Ｂ，４９２Ｂのそれぞれは、銅から成る本体部４７２Ａ，４８２Ａ，４９２Ａのそれぞれの接合面の酸化を防止し、後述する半導体ダイ搭載工程において、フラックスレスでの半田接合を可能とする機能を備えている。

【0073】

次に、図１１に示すように、レジストマスク７３（図１０参照）を除去する。レジストマスク７３を除去すると、接続部４７，４８，４９のそれぞれの側面およびシード層７２の上面の一部が露出する。図１１の状態で図７に示す半導体ダイ搭載工程に進むこともできるが、図１２に示すように、接続部４７，４８，４９のそれぞれの側面およびシード層７２の露出面に酸化被膜７２Ａを形成する工程を含んでいることが好ましい。酸化被膜７２Ａを半導体ダイ搭載工程の前に形成しておくことにより、半導体ダイ搭載工程において半田が接続部の側面に濡れ広がり、接合形状が不安定なることを防ぐことができる。接続部４７，４８，４９のそれぞれの側面およびシード層７２の露出面に酸化被膜７２Ａを形成する工程を含んでいる場合、図４に示すように、接続部４７，４８，４９のそれぞれの側面は、酸化被膜７２Ａに覆われている。本工程において、酸化被膜７２Ａを形成しない場合には、例えば後述する図２４のように、図４に示す酸化被膜７２Ａが形成されていない場合もある。

【0074】

酸化被膜７２Ａを形成する方法は、例えば以下の方法が挙げられる。例えば、図１０に示すレジストマスク７３を取り除いた状態で、図１２に示す酸化被膜７２Ａが形成されるまでの間、酸素を含む雰囲気中に曝露させる方法がある。また、より短時間で酸化被膜７２Ａを形成する方法としては、酸素を含む雰囲気中で接続部４７，４８，４９のそれぞれの側面およびシード層７２の露出面を加熱する方法が挙げられる。なお、図１２では見易さのため、酸化被膜７２Ａを厚く示しているが、酸化被膜７２Ａは、接続部４７，４８，４９のそれぞれの側面およびシード層７２の露出面に薄く形成されていれば足りる。

【0075】

図７に示す半導体ダイ搭載工程は、図１３～図１５に示す各工程を含んでいる。図１３～図１５のそれぞれは、図７に示す半導体ダイ搭載工程の詳細を示す拡大断面図である。半導体ダイ搭載工程では、図１５に示すように、ＩＣチップ４１１およびＩＣチップ４１１に接続されるダイ電極４１７を有する半導体ダイ４１と、ＩＣチップ４２１およびＩＣチップ４２１に接続されるダイ電極４２７を有する半導体ダイ４２と、を準備する。また、半導体ダイ搭載工程では、接続部４７上にダイ電極４１７が配置され、かつ、接続部４８上にダイ電極４２７が配置されるように、半導体ダイ４１および半導体ダイ４２のそれぞれを支持体７０上に搭載する。

【0076】

詳しくは、まず、図１３に示すように半導体ダイ４１および半導体ダイ４２を準備する。半導体ダイ４１および半導体ダイ４２の詳細な構造は、既に図４を用いて説明した通りなので重複する説明は省略する。次に、図１３に示すように、接続部４７上にダイ電極４１７が配置され、かつ、接続部４８上にダイ電極４２７が配置されるように、半導体ダイ４１および半導体ダイ４２のそれぞれと、支持体７０との位置合わせを行う。半導体ダイ４１のダイ電極４１７には半田層４７３が形成されている。半導体ダイ４１のダイ電極４１６には半田層４９３が形成されている。半導体ダイ４２のダイ電極４２７には半田層４８３が形成されている。

【0077】

次に、図１４に示すように、半導体ダイ４１のダイ電極４１７は、半田層４７３を介して接続部４７に押し付けられる。この時、半導体ダイ４１のダイ電極４１６は、半田層４９３を介して接続部４９に押し付けられる。同様に、半導体ダイ４２のダイ電極４２７は、半田層４８３を介して接続部４８に押し付けられる。本工程において、半田層４７３と接続部４７の柱状接続部４７２とは、固相拡散接合により仮接合される。同様に、半田層４９３と接続部４９の電極４９２とは、固相拡散接合により仮接合される。同様に、半田層４８３と接続部４８の柱状接続部４８２とは、固相拡散接合により仮接合される。

【0078】

次に、図１４に示す半田層４７３と柱状接続部４７２の金属膜４７２Ｂとの接合界面、半田層４９３と電極４９２の金属膜４９２Ｂとの接合界面、および半田層４８３と柱状接続部４８２の金属膜４８２Ｂとの接合界面のそれぞれを、半田の溶融温度まで加熱してこれを保持する。これにより、各接合界面に液相を生じさせることができる。図１５に示すように、各接合界面には、合金層４７２Ｄ，合金層４８２Ｄ、および合金層４９２Ｄが形成される。液相が生じた温度を維持すると、液相中の元素が合金層側に拡散することにより液相の融点が上昇する。この結果、液相部分が凝固する。このような接合方式は液相拡散接合と呼ばれる。本実施の形態のように、固相拡散接合による仮接合と、液相拡散接合による接合を組み合わせる場合、半田を用いた接合工程において、フラックスを用いることなく強固で熱的に安定な接合状態を実現することができる。フラックスを用いたリフロー接合方式の場合、本実施例のような微細な接合においては接合部周辺にフラックス残渣が残る可能性が高い。一方、本実施の形態の場合には、フラックス残渣が残留しないので、これを洗浄する工程を省略できる。またフラックス残渣を洗浄して除去する工程は、接続部が微細化し、高密度化することにより困難になる。本実施の形態の場合、フラックス残渣を洗浄する必要がないので、接続部の微細化や高密度化を実現できる。なお、接合部のサイズや配置によっては、接合プロセスの選択肢として、上記以外にも通常の半田接合（ろう付け）や、フラックスを用いた半田接合、金属同士の固相拡散接合を用いる場合もある。

【0079】

半田接合を行う際に、各半田層の半田成分が、柱状接続部の側面に濡れ広がることを抑制することが好ましい。柱状接続部の側面やシード層７２の上面に半田成分が濡れ広がると、接合部の形状が安定しないため、あるいは、シード層や剥離層に半田が悪影響を及ぼす可能性が高い為である。本実施の形態の場合、上記したように、柱状接続部の側面およびシード層７２の露出面には、酸化被膜７２Ａが形成されている。この場合、半田成分の濡れ広がりを抑制することができるので、少量の半田によりダイ電極と接続部とを接合することができる。

【0080】

図７に示す第１封止工程では、半導体ダイ搭載工程の後、図１６に示すように、半導体ダイ４１、半導体ダイ４２、接続部４７、および接続部４８を、封止体４５により封止する。図１６は、図７に示す第１封止工程の詳細を示す拡大断面図である。本工程では、半導体ダイ４１、半導体ダイ４２、接続部４７、および接続部４８を、封止体４５により一体化する。また、図１６に示す例では、接続部４９も封止体４５により封止される。封止体４５は、例えば熱硬化性樹脂などを含む樹脂材料を例示することができる。封止体４５の変形例として、後述するように、樹脂に多数の無機フィラ粒子を含有させる場合がある。

【0081】

図４に示すチップ集積モジュール４０において、半導体ダイ４１と半導体ダイ４２との離間距離は、狭い。例えば、図１６に示す例では、半導体ダイ４１と半導体ダイ４２との離間距離Ｇ１は、支持体７０の上面７０ｔから半導体ダイ４１のダイ電極４１６,４１７を除く部分までの最短距離Ｇ２よりも短い。また、半導体ダイ４１および半導体ダイ４２の大部分を占めるＩＣチップは、封止体４５と比較して線膨張係数が非常に低い半導体材料から成る。このため、封止体４５が熱膨張や熱収縮をした場合でも、ダイ電極４１６，４１７，４２７のそれぞれの位置は、その影響を受け難い。また、接続部４７，４８、４９のそれぞれは第１封止工程の前に、既に半導体ダイ４１または半導体ダイ４２に固定されている。このため、接続部４７，４８、４９のそれぞれは、封止体４５により封止されている場合でも高い位置精度を維持することができる。したがって、図６を用いて説明した、ブリッジ構造体５２の複数の接続部５２１のそれぞれの位置精度を向上させることが困難であるという課題は、本実施の形態の場合には生じ難い。

【0082】

図７に示す支持体除去工程では、第１封止工程の後、図１７に示すように、支持体７０（図１６参照）を取り除く。図１７は、図７に示す支持体除去工程の詳細を示す拡大断面図である。本工程では、剥離層７１にレーザなどでエネルギーを付与することにより、剥離層７１を分解（アブレーション）させることで、剥離層７１による支持体への接着を大幅に低下させることで、支持体７０を容易に剥離させることができる。支持体除去工程では、他に機械的な応力により剥離層において剥離を行う事も可能である。

【0083】

図７に示す接続部露出工程では、支持体除去工程の後、図１８に示すように、柱状接続部４７２の一部分（下面）および柱状接続部４８２の一部分（下面）をそれぞれ封止体４５から露出させる。図１８は、図７に示す接続部露出工程の詳細を示す拡大断面図である。本工程では、例えばエッチングにより、図１７に示す剥離層７１、シード層７２を除去する。また、本工程では、図１７に示す酸化被膜７２Ａのうち、シード層７２の上面に形成された部分を除去する。図１８に示す例では、本工程では、電極４９２の一部分（下面）も封止体４５から露出する。

【0084】

本工程では、図１９に示すように、接続部を封止体４５から露出させた後、各接続部の露出面に金属膜４７２Ｃ，４８２Ｃ，４９２Ｃを形成することが好ましい。図１９は、図１８に続く接続部露出工程の詳細を示す拡大断面図である。図１９に示すように、本工程では、柱状接続部４７２の封止体４５からの露出面に金属膜４７２Ｃが形成される。同様に、柱状接続部４８２の封止体４５からの露出面に金属膜４８２Ｃが形成される。電極４９２の封止体４５からの露出面に金属膜４９２Ｃが形成される。金属膜４７２Ｃ，４８２Ｃ，４９２Ｃのそれぞれは、銅から成る本体部４７２Ａ，４８２Ａ，４９２Ａのそれぞれの接合面の酸化を防止する機能と、後述する半導体ダイ搭載工程において、錫を主成分とする半田との間で共晶反応することで、低温プロセスでの接合を可能とする機能を備えている。例えば、金属膜４７２Ｃ，４８２Ｃ，４９２Ｃのそれぞれは、金属膜４７２Ｂ，４８２Ｂ，４９２Ｂのそれぞれと同様に、本体部４７２Ａ，４８２Ａ，４９２Ａの材料よりも酸化耐性が高い金属材料（例えば金など）から成る。上記の機能を備える金属材料の例として、金を例示できる。金属膜４７２Ｃ，４８２Ｃ，４９２Ｃを設けることにより、図７に示すブリッジ搭載工程において、上に記した半田接合を行うことができる。

【0085】

図７に示すブリッジ搭載工程は、図２０～図２２に示す各工程を含んでいる。図２０～図２２のそれぞれは、図７に示すブリッジ搭載工程の詳細を示す拡大断面図である。ブリッジ搭載工程では、図２２に示すように、接続部４７に接続されるブリッジ電極４３６、および接続部４８に接続されるブリッジ電極４３７を含むブリッジ４３を準備する。また、ブリッジ搭載工程では、接続部露出工程の後、柱状接続部４７２上にブリッジ電極４３６が配置され、かつ、柱状接続部４８２上にブリッジ電極４３７が配置されるように、ブリッジ４３を封止体４５で封止された構造体に搭載する。

【0086】

詳しくは、まず、図２０に示すようにブリッジ４３を準備する。ブリッジ４３の詳細な構造は、既に図４を用いて説明した通りなので重複する説明は省略する。次に、図２０に示すように、柱状接続部４７２上にブリッジ電極４３６が配置され、かつ、柱状接続部４８２上にブリッジ電極４３７が配置されるように、ブリッジ４３と封止体４５で封止された構造体との位置合わせを行う。ブリッジ電極４３６には半田層４７４が形成されている。ブリッジ電極４３７には半田層４８４が形成されている。

【0087】

次に、図２１に示すように、ブリッジ４３のブリッジ電極４３６は、半田層４７４を介して接続部４７の柱状接続部４７２に押し付けられる。この時、ブリッジ４３のブリッジ電極４３７は、半田層４８４を介して接続部４８の柱状接続部４８２に押し付けられる。本工程において、半田層４７４と接続部４７の柱状接続部４７２（詳しくは柱状接続部４７２の金属膜４７２Ｃ）とは、固相拡散接合により仮接合される。同様に、半田層４８４と接続部４８の柱状接続部４８２（詳しくは柱状接続部４８２の金属膜４８２Ｃ）とは、固相拡散接合により仮接合される。

【0088】

次に、図２１に示す半田層４７４と柱状接続部４７２の金属膜４７２Ｃとの接合界面、および半田層４８４と柱状接続部４８２の金属膜４８２Ｃとの接合界面を液相拡散接合により接合する。液相拡散接合の方法は、上記した通りなので重複する説明は省略する。液相拡散接合することにより、図２１に示す金属膜４７２Ｃ，４８２Ｃのそれぞれは、図２２に示す通り、半田層の主成分である錫と金属膜の材料（例えば金）との共晶反応により形成された合金層４７２Ｅ，４８２Ｅとなる。なお、上述した半導体ダイ搭載工程を含め、フラックス残渣を洗浄することが可能であれば、上記した固相拡散接合および液相拡散接合の組み合わせに変えて、フラックスを用いた半田リフロー処理を行う場合もある。

【0089】

ただし、本実施の形態のように、ブリッジ搭載工程において、柱状接続部４７２，７８２と、ダイ電極４１７，４２７とを接合する半田層４７３，４８３が既に封止体４５で封止されている場合、封止された半田層４７３，４８３の溶融を防止する観点から、液相拡散接合を適用することが特に好ましい。液相拡散接合であれば、半田層４７３，４８３の融点よりも低い温度で半田層４７４と柱状接続部４７２の界面、および半田層４８４と柱状接続部４８２の界面のそれぞれを接合させることができる。

【0090】

図７に示す第２封止工程では、ブリッジ搭載工程の後、図２３に示すように、ブリッジ電極４３６およびブリッジ電極４３７を、封止体４４で封止する。図２３は、図７に示す第２封止工程の詳細を示す拡大断面図である。図２３に示す例の場合、封止体４４は、ブリッジ４３と封止体４５との間に埋め込まれるアンダーフィル樹脂である。ブリッジ電極４３６およびブリッジ電極４３７を、封止体４４で封止することにより封止体４５から露出する柱状接続部４７２，４８２の一部分を保護することができる。

【0091】

ただし、図２３に示す態様には種々の変形例がある。例えば、図７に示す第２封止工程を省略し、図２２に示す状態の半導体モジュールを製品として出荷する場合がある。あるいは、図２４に変形例として示すように、導体のトールピラー４０１と一緒に、ブリッジ電極４３６およびブリッジ電極４３７を、封止体１０５により封止する場合がある。この封止工程は一般にモールド・アンダーフィル（ＭＵＦ）と呼ばれる。この変形例の場合、第２封止工程の前に、トールピラー４０１を形成する工程が必要になる。例えば、トールピラーを形成する工程は、接続部露出工程の後、かつ、ブリッジ搭載工程の前、に行うことが好ましい。トールピラー４０１の形成方法としては、図８～図１２を用いて説明した、接続部形成工程と同様に行うことができる。すなわち、図２４に示す封止体４５の下面４５ｂ上にレジストマスクを形成する。レジストマスクは、接続部４９の一部分と重なる位置に開口部が形成される。このマスクの開口部内に金属膜をめっき法などにより堆積させることで、トールピラー４０１を形成する。この場合、トールピラー４０１は、電極４９２上に直接的に形成される。

【0092】

図２４に示す変形例の場合、図３に示すチップ層１０４全体、集積層１００全体、あるいはチップ集積体１０全体を半導体モジュールと見なすこともできる。

【0093】

図７に示すように、第１封止工程により複数の半導体ダイを一体化させた後、ブリッジ搭載工程を行う製造方法の場合、複数のダイ電極および複数の接続部のそれぞれを、高い位置精度で配置することができるので、ＩＣチップとブリッジとをより高密度に結合させることができる。また、図４に用いて説明したように、接続部４７、接続部４８、半導体ダイ４１、および半導体ダイ４２のそれぞれが、一つの封止体４５により封止された構造は、図７～図２４を用いて説明した製造方法で製造されたことにより得られる構造である。

【0094】

＜封止体の変形例＞
次に、図４に示す封止体４５および封止体４４に係る変形例について説明する。図２５～図２７のそれぞれは、図４に示す封止体に対する変形例を示す拡大断面図である。

【0095】

図２５に示すチップ集積モジュール４０Ａは、封止体４５Ａおよび封止体４４Ａが図４に示すチップ集積モジュール４０と相違する。封止体４５Ａは、複数のフィラ粒子４５１を含み、封止体４４Ａは、複数のフィラ粒子４４１を含んでいる。複数のフィラ粒子４５１の平均粒径は、複数のフィラ粒子４４１の平均粒径より大きい。本変形例のように、封止体４５Ａが平均粒径の大きい複数のフィラ粒子４５１を含んでいることにより、封止体４５Ａ全体としての線膨張係数を低下させることができる。この結果、図７および図２０～図２２を用いて説明したブリッジ搭載工程において、接続部４７および接続部４８の位置精度をさらに向上させることができる。なお、複数のフィラ粒子４５１は、図７に用いる第１封止工程において用いる封止樹脂中に予め混合されている。同様に、複数のフィラ粒子４４１は、図７に示す第２封止工程において用いる封止樹脂中に予め混合されている。

【0096】

図２６に示すチップ集積モジュール４０Ｂは、封止体４５Ｂおよび封止体４４Ｂが図４に示すチップ集積モジュール４０と相違する。封止体４５Ｂは、複数のフィラ粒子４５２を含み、封止体４４Ｂは、複数のフィラ粒子４４２を含んでいる。封止体４５Ｂへの複数のフィラ粒子４５２の充填率は、封止体４４Ｂへの複数のフィラ粒子４４２の充填率より大きい。「フィラ粒子４５２の充填率」は、樹脂４５３および複数のフィラ粒子４５２を含む封止体４５Ｂ全体の体積に含まれる複数のフィラ粒子４５２の体積の合計値として規定される。「フィラ粒子４４２の充填率」は、絶縁樹脂４４３および複数のフィラ粒子４４２を含む封止体４４Ｂ全体の体積に含まれる複数のフィラ粒子４４２の体積の合計値として規定される。

【0097】

ただし、充填率を算出する場合には、例えば、封止体４５Ａのうち、無作為に決定される２か所以上の領域の断面を撮像し、撮像された範囲のそれぞれにおいて、封止体４５Ａの断面積に占めるフィラ粒子４５２の断面積の割合を計測し、各領域の平均値を「フィラ粒子４５２の充填率」と見なすことができる。「フィラ粒子４４２の充填率」についても同様である。本変形例のように、封止体４５Ｂにおける複数のフィラ粒子４５２の充填率を大きくすることにより、封止体４５Ｂ全体としての線膨張係数を低下させることができる。この結果、図７および図２０～図２２を用いて説明したブリッジ搭載工程において、接続部４７および接続部４８の位置精度をさらに向上させることができる。なお、複数のフィラ粒子４５２は、図７に用いる第１封止工程において用いる封止樹脂中に予め混合されている。同様に、複数のフィラ粒子４４２は、図７に示す第２封止工程において用いる封止樹脂中に予め混合されている。

【0098】

図２７に示すチップ集積モジュール４０Ｃは、封止体４５Ｂが図４に示すチップ集積モジュール４０と相違する。封止体４５Ｂは、複数のフィラ粒子４５２を含み、封止体４４は、フィラ粒子を含まない絶縁樹脂４４３である。本変形例のように、封止体４４中のフィラ粒子の有無によらず、封止体４５Ｂ中にフィラ粒子が含まれていれば、封止体４５Ｂ全体としての線膨張係数を低下させることができる。この結果、図７および図２０～図２２を用いて説明したブリッジ搭載工程において、接続部４７および接続部４８の位置精度をさらに向上させることができる。

【0099】

＜製造方法の変形例＞
次に、図７～図２３を用いて説明したチップ集積モジュール４０の製造方法に対する変形例について説明する。図２８は、図４に対する他の変形例であるチップ集積モジュールの拡大断面図である。図２８に示すチップ集積モジュール４０Ｄは、接続部４７および接続部４８が絶縁層８１に封止され、半導体ダイ４１のダイ電極４１６，４１７、および半導体ダイ４２のダイ電極４２７のそれぞれは絶縁層８１に密着する絶縁層８２に封止されている点で、図４に示すチップ集積モジュール４０と相違する。また、チップ集積モジュール４０Ｄは、ブリッジ４３のブリッジ電極４３６およびブリッジ電極４３７のそれぞれが、絶縁層８１と密着する絶縁層８４に封止されている点で、図４に示すチップ集積モジュール４０と相違する。

【0100】

以下に、図２８に示すチップ集積モジュール４０Ｄの製造方法について説明する。以下の説明において、図７～図２３を用いて説明したチップ集積モジュール４０の製造方法との相違点を中心に説明し、共通する工程については説明を省略する場合がある。図２９は、図２８に示すチップ集積モジュールの製造工程の概要を示す説明図である。図２９に示すように、本変形例のチップ集積モジュールの製造方法は、絶縁層形成工程、接続部形成工程、半導体ダイ搭載工程、封止工程、支持体除去工程、接続部露出工程、およびブリッジ搭載工程を含んでいる。

【0101】

図２９に示す絶縁層形成工程は、図３０および図３１に示す各工程を含んでいる。図３０および図３１のそれぞれは、図２９に示す絶縁層形成工程の詳細を示す拡大断面図である。絶縁層形成工程では、図３０に示すように、支持体７０の上面７０ｔ上に、絶縁層８１を形成した後、図３１に示すように、絶縁層８１に開口部８１Ｈ１および開口部８１Ｈ２を形成する。図３１に示す例では、図２８に示す接続部４９を形成するための開口部８１Ｈ３が合わせて形成されている。絶縁層８１は、後述する半導体ダイ搭載工程において、図２８に示す絶縁層８２に接合される。このため絶縁層８２に用いる絶縁材料には、電気的な絶縁特性の他、耐熱性の高い材料を用いることが好ましい。このような材料として、例えばポリイミドやＰＢＯ（ポリベンゾオキサゾール）などの有機絶縁材料を例示することができる。図３０および図３１に示す支持体７０、剥離層７１、およびシード層７２のそれぞれは、図８を用いて既に説明した通りなので、重複する説明を省略する。

【0102】

図２９に示す接続部形成工程では、図３２に示すように、開口部８１Ｈ１内に形成される柱状接続部４７２を含む接続部４７と、開口部８１Ｈ２内に形成される柱状接続部４８２を含む接続部４８と、を形成する。図３２は、図２９に示す接続部形成工程の詳細を示す拡大断面図である。図３２に示す例では、開口部８１Ｈ３内には接続部４９を構成する電極４９２が形成される。本変形例の場合、図１０を用いて説明したレジストマスク７３に変えて、絶縁層８１をマスクとして用いている点で、図１０を用いて説明した製造方法と相違する。柱状接続部４７２，４８２、および電極４９２のそれぞれの構造は、図１０を用いて説明した通りなので、重複する説明を省略する。

【0103】

上記したように、本変形例の場合、絶縁層８１をマスクとして接続部４７，４８，４９を形成する。したがって、図１１を用いて説明したレジストマスク７３を除去する工程、および図１２を用いて説明した酸化被膜７２Ａを形成する工程は、本変形例の場合には適用されない。

【0104】

図２９に示す半導体ダイ搭載工程は、図３３～図３５に示す各工程を含んでいる。図３３～図３５のそれぞれは、図２９に示す半導体ダイ搭載工程の詳細を示す拡大断面図である。半導体ダイ搭載工程では、図３５に示すように、ＩＣチップ４１１およびＩＣチップ４１１に接続されるダイ電極４１７を有する半導体ダイ４１と、ＩＣチップ４２１およびＩＣチップ４２１に接続されるダイ電極４２７を有する半導体ダイ４２と、を準備する。また、半導体ダイ搭載工程では、接続部４７上にダイ電極４１７が配置され、かつ、接続部４８上にダイ電極４２７が配置されるように、半導体ダイ４１および半導体ダイ４２のそれぞれを支持体７０上に搭載する。

【0105】

詳しくは、まず、図３３に示すように半導体ダイ４１および半導体ダイ４２を準備する。本変形例では、半導体ダイ４１の上面（ダイ電極形成面）に絶縁層８２が形成され、半導体ダイ４２の上面（ダイ電極形成面）に絶縁層８３が形成されている点で、図１３～図１５を用いて説明した半導体ダイ搭載工程と相違する。絶縁層８２は、本工程において絶縁層８１と接合される絶縁層である。絶縁層８２，８３の材料は、絶縁層８１との接合性を考慮すると、絶縁層８１と同じ材料から成ることが特に好ましい。半導体ダイ４１および半導体ダイ４２の上記相違点以外の詳細な構造は、既に図４を用いて説明した通りなので重複する説明は省略する。

【0106】

次に、図３３に示すように、接続部４７上にダイ電極４１７が配置され、かつ、接続部４８上にダイ電極４２７が配置されるように、半導体ダイ４１および半導体ダイ４２のそれぞれと、支持体７０との位置合わせを行う。半導体ダイ４１のダイ電極４１７には半田層４７３が形成されている。半導体ダイ４２のダイ電極４２７には半田層４８３が形成されている。なお、本変形例の場合、図２９に記載される封止工程では、接続部４７、接続部４８、および接続部４９のそれぞれに封止体４５が接触しない。このため、ダイ電極４１６と比較して相対的に面積が大きい電極４９２の接合面に半田層４９３が形成されていることが好ましい。これにより、半導体ダイ搭載工程の後、半田層４９３の周囲の空隙の体積を小さくすることができる。一方、ダイ電極４１６の接合面の酸化を防止する観点からは、ダイ電極４１６にも半田層が形成されていることが好ましい。

【0107】

次に、図３４に示すように、半導体ダイ４１のダイ電極４１７は、半田層４７３を介して接続部４７に押し付けられる。この時、半導体ダイ４１のダイ電極４１６は、半田層４９３に押し付けられる。同様に、半導体ダイ４２のダイ電極４２７は、半田層４８３を介して接続部４８に押し付けられる。本工程において、半田層４７３と接続部４７の柱状接続部４７２とは、固相拡散接合により仮接合される。同様に、半田層４９３と接続部４９の電極４９２とは、固相拡散接合により仮接合される。同様に、半田層４８３と接続部４８の柱状接続部４８２とは、固相拡散接合により仮接合される。この時点で、絶縁層８１は、絶縁層８２および絶縁層８３のそれぞれと接触するが、まだ接合はされていない。

【0108】

次に、図３４に示す半田層４７３と柱状接続部４７２の金属膜４７２Ｂとの接合界面、半田層４９３と電極４９２の金属膜４９２Ｂとの接合界面、および半田層４８３と柱状接続部４８２の金属膜４８２Ｂとの接合界面のそれぞれを上記した液相拡散接合により接合させる。この場合、図３５に示すように、各接合界面には、共晶反応による合金層４７２Ｄ，合金層４８２Ｄ、および合金層４９２Ｄが形成される。液相拡散接合の詳細は既に説明した通りなので、重複する説明は省略する。

【0109】

また、本変形例の場合、半導体ダイ搭載工程において、絶縁層８１と絶縁層８２とは互いに接合され、かつ、ダイ電極４１７は絶縁層８１および絶縁層８２により封止される。また、半導体ダイ搭載工程において、絶縁層８１と絶縁層８３とは互いに接合され、かつ、ダイ電極４２７は絶縁層８１および絶縁層８３により封止される。絶縁層８１が絶縁層８２および絶縁層８３のそれぞれと接合されるタイミングは、液相拡散接合を行うタイミングとほぼ同じでよい。すなわち、図３４に示す半田層４７３と金属膜４７２Ｂとが共晶反応を生じる温度まで昇温させた時に、絶縁層８１，８２，８３のそれぞれも一緒に加熱される。これにより、絶縁層８１，８２，８３を構成する材料が軟化して、その接触界面が接合される。絶縁層同士の接合原理としては、絶縁層表面の水酸基同士の脱水重合による接合（フュージョン・ボンディング）などを用いるができる他、材料によっては軟化、溶融による接着も用いることができる。フュージョン・ボンディング法を用いる場合は、絶縁層同士の接合前に、プラズマによる絶縁層表面の活性化を行うことが望ましい。

【0110】

本変形例の場合、接続部４７、接続部４８、および接続部４９の周囲は、絶縁層８１に囲まれている。このため、液相拡散接合を行う際に、半田成分の濡れ広がりを抑制することができる。したがって、本変形例の場合にも、少量の半田によりダイ電極と接続部とを接合することができる。

【0111】

図２９に示す封止工程では、半導体ダイ搭載工程の後、図３６に示すように、半導体ダイ４１および半導体ダイ４２を、封止体４５により封止する。図３６は、図２９に示す封止工程の詳細を示す拡大断面図である。本工程では、半導体ダイ４１および半導体ダイ４２を、封止体４５により一体化する。本変形例の場合、接続部４７、接続部４８および接続部４９のそれぞれは既に封止されているので、厳密には、半導体ダイ４１および半導体ダイ４２のそれぞれは、絶縁層８１を介して一体化されている。本工程では、封止体４５により封止することで、半導体ダイ４１および半導体ダイ４２を一体化した構造体の剛性を向上させる。

【0112】

本変形例の場合、封止体４５の体積は、図４に示す封止体４５の体積と比較してさらに小さい。このため、封止体４５が熱膨張あるいは熱収縮した場合でも、接続部４７，４８、４９のそれぞれは、封止体４５により封止されている場合でも高い位置精度を維持することができる。

【0113】

図２９に示す支持体除去工程では、封止工程の後、図３６に示す支持体７０を取り除く。支持体７０を取り除く方法は、図１７を用いて説明した支持体除去工程と同様なので、重複する説明は省略する。

【0114】

図２９に示す接続部露出工程では、支持体除去工程の後、図３７に示すように、柱状接続部４７２の一部分（下面）および柱状接続部４８２の一部分（下面）をそれぞれ絶縁層８１から露出させる。図３７は、図２９に示す接続部露出工程の詳細を示す拡大断面図である。本工程では、例えばエッチングにより、図３６に示す剥離層７１、シード層７２を除去する。図３７に示す例では、本工程では、電極４９２の一部分（下面）も絶縁層８１から露出する。

【0115】

本工程では、図３８に示すように、接続部を絶縁層８１から露出させた後、各接続部の露出面に金属膜４７２Ｃ，４８２Ｃ，４９２Ｃを形成することが好ましい。図３８は、図３７に続く接続部露出工程の詳細を示す拡大断面図である。図３８に示すように、本工程では、柱状接続部４７２の封止体４５からの露出面に金属膜４７２Ｃが形成される。同様に、柱状接続部４８２の封止体４５からの露出面に金属膜４８２Ｃが形成される。電極４９２の封止体４５からの露出面に金属膜４９２Ｃが形成される。金属膜４７２Ｃ，４８２Ｃ，４９２Ｃの詳細は、既に図１９を用いて説明した通りなので、重複する説明は省略する。

【0116】

図２９に示すブリッジ搭載工程は、図３９～図４１に示す各工程を含んでいる。図３９～図４１のそれぞれは、図２９に示すブリッジ搭載工程の詳細を示す拡大断面図である。ブリッジ搭載工程では、図４１に示すように、接続部４７に接続されるブリッジ電極４３６、および接続部４８に接続されるブリッジ電極４３７を含むブリッジ４３を準備する。また、ブリッジ搭載工程では、接続部露出工程の後、柱状接続部４７２上にブリッジ電極４３６が配置され、かつ、柱状接続部４８２上にブリッジ電極４３７が配置されるように、ブリッジ４３を封止体４５で封止された構造体に搭載する。

【0117】

詳しくは、まず、図３９に示すようにブリッジ４３を準備する。本変形例では、ブリッジ４３の上面（ブリッジ電極形成面）に絶縁層８４が形成され、ブリッジ電極４３６およびブリッジ電極４３７のそれぞれが、絶縁層８４により封止されている点で、図１３～図１５を用いて説明した半導体ダイ搭載工程と相違する。上記相違点を除くブリッジ４３の詳細な構造は、既に図４を用いて説明した通りなので重複する説明は省略する。

【0118】

次に、図３９に示すように、柱状接続部４７２上にブリッジ電極４３６が配置され、かつ、柱状接続部４８２上にブリッジ電極４３７が配置されるように、ブリッジ４３と封止体４５で封止された構造体との位置合わせを行う。ブリッジ電極４３６には半田層４７４が形成されている。ブリッジ電極４３７には半田層４８４が形成されている。

【0119】

次に、図４０に示すように、ブリッジ４３のブリッジ電極４３６が、半田層４７４を介して接続部４７の柱状接続部４７２に押し付けられる。この時、ブリッジ４３のブリッジ電極４３７は、半田層４８４を介して接続部４８の柱状接続部４８２に押し付けられる。本工程において、半田層４７４と接続部４７の柱状接続部４７２（詳しくは柱状接続部４７２の金属膜４７２Ｃ）とは、固相拡散接合により仮接合される。同様に、半田層４８４と接続部４８の柱状接続部４８２（詳しくは柱状接続部４８２の金属膜４８２Ｃ）とは、固相拡散接合により仮接合される。

【0120】

本変形例の場合、この時、絶縁層８１と絶縁層８４とは互いに接触する。ただしこの時点では、絶縁層８１と絶縁層８４とは、まだ接合はされていない。

【0121】

次に、図４０に示す半田層４７４と柱状接続部４７２の金属膜４７２Ｃとの接合界面、および半田層４８４と柱状接続部４８２の金属膜４８２Ｃとの接合界面を液相拡散接合により接合する。液相拡散接合の方法は、上記した通りなので重複する説明は省略する。液相拡散接合することにより、図４０に示す金属膜４７２Ｃ，４８２Ｃのそれぞれは、半田層の主成分である錫と金属膜の材料（例えば金）との共晶反応により形成された合金層４７２Ｅ，４８２Ｅ（図４１参照）となる。

【0122】

また、本変形例の場合、ブリッジ搭載工程において、絶縁層８１と絶縁層８４とは互いに接合される。絶縁層８１と絶縁層８４とが互いに接合されるタイミングは、液相拡散接合を行うタイミングである。すなわち、図４０に示す半田層４７４と金属膜４７２Ｃとが共晶反応を生じる温度まで昇温させた時に、絶縁層８１および絶縁層８４のそれぞれも一緒に加熱される。これにより、絶縁層８１および絶縁層８４を構成する材料が軟化して、その接触界面が接合される。絶縁層同士の接合原理としては、前述の、絶縁層表面の水酸基同士の脱水重合による接合（フュージョン・ボンディング）などを用いる事もできる。

【0123】

なお、本変形例は、図２８に示す絶縁層８１～絶縁層８４を用いた例として説明したが、図４に示す構成例、あるいは図２４を用いて説明した変形例の構成を部分的に適用する場合がある。例えば、図２８に示す絶縁層８４に変えて、ブリッジ電極４３６およびブリッジ電極４３７のそれぞれが、図４に示す封止体４４、あるいは図２４に示す封止体１０５により封止されている場合がある。

【0124】

また、本変形例では、ブリッジ４３の上面が絶縁層８４に覆われている例を用いて説明したが、絶縁層８４が形成されていない場合もある。例えば、絶縁層８４に変えて、ＮＣＦ（Non Conductive Film）と呼ばれる機能性絶縁膜を用いる場合、ＮＣＦは図３８に示す工程の後、絶縁層８１および接続部４７および接続部４８を覆うように配置される。この場合、ブリッジ搭載工程では、図２０に示す構造のブリッジ４３をＮＣＦに向かって押し付けることにより、ブリッジ電極４３６およびブリッジ電極４３７のそれぞれがＮＣＦを貫通して接続部４７または接続部４８に接触するこの状態で上記した固相拡散接合および液相拡散接合を行うことで、図２８に示すチップ集積モジュール４０Ｄと同様の構造が得られる。

【0125】

＜チップ集積体の製造方法＞
次に、図３を用いてチップ集積体の製造方法について説明する。まず、図示しない支持体上に、広域配線層１０２を形成する。広域配線層１０２の形成方法は、特に限定されず、例えばビルドアップ工法を用いることができる。次に、広域配線層１０２上に、複数の電極４０３およびトールピラー４０１を形成する。電極４０３およびトールピラー４０１の形成方法は、図８～図１２を用いて説明した接続部形成工程を応用して適用することができる。また、本工程では、電極１４８および導体ポスト１４６も形成される。電極１４８と電極４０３の厚さが同じであれば、これらは同じタイミングで一括して形成することができる。一方、導体ポスト１４６とトールピラー４０１とは厚さが異なるので、これらは別々に形成される。

【0126】

次に、トールピラー４０１上にチップ集積モジュール４０を搭載する。トールピラー４０１は、図４に示す接続部４９に接続される。トールピラー４０１と接続部４９との接続方法は特に限定されないが、例えば図示しない半田層を介して接続することができる。この時、チップ集積モジュール４０内の半田層が再溶融することを防ぐ観点からは、液相拡散接合を用いることが好ましい。

【0127】

次に、チップ層１０４に形成された各種の部材を封止体１０５で封止する。図３に示す例では、導体ポスト１４６、電極１４８、チップ集積モジュール４０、トールピラー４０１、および電極４０３のそれぞれが、封止体１０５により封止される。その後、図示しない支持体を広域配線層１０２から除去する。さらに、導体ポスト１４６およびチップ集積モジュール４０が露出するように、封止体１０５の上部を研削する。

【0128】

次に、接続層１０６を封止体１０５上に形成する。より具体的には、接続層１０６に含まれる配線が、導体ポスト１４６の露出した部分あるいはチップ集積モジュール４０の露出した部分と接続されるように、接続層１０６を封止体１０５の上に形成する。例えば、接続層１０６の上に形成された電極１４０は、導体ビア１４２を通じして導体ポスト１４６に接続される。

【0129】

次に、接触部２２２の上に、放熱機構２０を搭載する。さらに、電極１４０に、光ファイバ６００（図５参照）や光ファイバ６１０（図５参照）が接続された光モジュール１３を接続する。放熱部材１３６は、予め光モジュール１３に接続されている。次に、複数の外部端子３０を広域配線層１０２に搭載すれば、図３に示すチップ集積体１０が得られる。

【0130】

＜チップ集積体の変形例＞
次に、図３に示すチップ集積体の変形例について説明する。図４２および図４３のそれぞれは、図３に示すチップ集積体に対する変形例を示す説明図である。図４２に示すチップ集積体１０Ａは、光モジュール１３の一部分が集積層１００のチップ層１０４内に埋め込まれている点で図３に示すチップ集積体１０と相違する。詳しくは、光モジュール１３のうち、コネクタ１３２の部分が封止体１０５により封止されている。コネクタ１３２と電極１４８とは導体ビア１４２を介して接続されている。コネクタ１３２部分がチップ層１０４に埋め込まれている場合、チップ集積体１０Ａ全体の高さを低減させることができる上、図３の場合に比べて、チップ集積モジュールから光トランシーバまでの距離を短縮することで信号の伝送特性を向上できる。また、光トランシーバ１３０は、チップ層１０４および接続層１０６から露出しているので、光トランシーバ１３０の着脱は容易である。

【0131】

図４３に示すチップ集積体１０Ｂは、光モジュール１３が集積層１００の背面１００ｂ側に配置されている点で、図３に示すチップ集積体１０と相違する。集積層１００は、放熱機構２０が搭載される前面１００ｆと、前面１００ｆの反対側の背面１００ｂを備えている。光モジュール１３は、背面１００ｂ側に搭載されている。光モジュール１３を背面１００ｂに配置することにより、放熱機構２０と光モジュール１３との離間距離が大きくなるので、放熱機構２０からの熱影響を低減できる。また、図４３に示す例では、光モジュール１３は、集積層１００の厚さ方向において、チップ集積モジュール４０と重なる位置に配置されている。この場合、チップ集積モジュール４０と光モジュール１３との距離が近くなるので、電気信号の伝送効率を向上させることができる。

【0132】

＜ブリッジに生じる寄生容量低減対策の変形例＞
図４に示すブリッジ４３を介した信号伝送経路では、超高速で信号が伝送される。高速の信号伝送経路の場合、伝送経路に付与される電気的寄生容量を低減させることが好ましい。以下では、図４に示すチップ４３１と配線４３４との間に生じる寄生容量を低減する技術について、変形例として説明する。図４４は、図４に示すブリッジに対する変形例を示す断面図である。

【0133】

図４４に示すブリッジ４３Ａは、絶縁層４３２とチップ４３１との間に絶縁層４３８を更に備えている点で、図４に示すブリッジ４３と相違する。他の点は、図４に示すブリッジ４３と同様である。ブリッジ４３Ａは、チップ４３１と、チップ４３１上に順に積層された絶縁層４３８、絶縁層４３２、および絶縁層４３３と、絶縁層４３２と絶縁層４３８との間に挟まれ、ブリッジ電極４３６およびブリッジ電極４３７のそれぞれに接続された配線４３４と、を有している。絶縁層４３８は、厚膜絶縁層である。絶縁層４３８の厚さは、絶縁層４３２の厚さ、および絶縁層４３３の厚さよりも厚い。絶縁層４３８は、絶縁層４３２に接着される面４３８ｔおよびチップ４３１に接着される面４３８ｂを有している。面４３８ｔおよび面４３８ｂのそれぞれは、接着機能を備え、絶縁層４３８は、面４３８ｔおよび面４３８ｂの接着機能を介して絶縁層４３２およびチップ４３１に接着固定されている。絶縁層４３８の全体が接着層であってもよい。

【0134】

ブリッジ４３Ａのように、絶縁層４３２とチップ４３１との間に絶縁層４３８が介在している場合、配線４３４とチップ４３１との離間距離を大きくすることができる。この結果、図４に示すブリッジ４３と比較して、チップ４３１と配線４３４との間に生じる寄生容量を低減することができる。

【0135】

絶縁層４３８が設けられたブリッジ４３Ａの場合、図４に示すブリッジ４３と比較して、ブリッジの反り変形が生じやすい。ブリッジの反り変形は、絶縁層４３８を形成する際に生じる膜形成応力（樹脂の硬化収縮や熱収縮）に起因して発生する。この反り変形を低減させる観点からは、絶縁層４３８は、弾性率の低い材料を用いることが望ましい。また、同様の観点から、絶縁層４３２および絶縁層４３３と比較して、硬化温度および熱分解温度が低い樹脂材料を用いることが好ましい。例えば、絶縁層４３２および絶縁層４３３がポリイミド樹脂から成り、絶縁層４３８がエポキシ樹脂から成る場合、絶縁層４３８は、絶縁層４３２および絶縁層４３３と比較して、硬化温度および熱分解温度が低い樹脂材料から成るので、ブリッジ４３Ａの反り変形を抑制できる。

【0136】

図４４に示すブリッジ４３Ａは、例えば以下のように製造される。図４５～４７は、図４４に示すブリッジの製造工程の概要を示す断面図である。ブリッジ４３Ａの製造方法は、図４５に示す配線層形成工程、図４６に示す配線層転写工程、図４７に示す支持体除去工程、および図４４に示すブリッジ電極形成工程を含んでいる。

【0137】

まず、配線層形成工程では、図４５に示す支持体８０上に、絶縁層４３３、配線４３４、および絶縁層４３２を積層するように順に形成する。詳しくは、配線層形成工程では、図４５に示す支持体８０を準備する。支持体８０の上面８０ｔ上には、剥離層８１Ａおよびシード層８２Ａが予め形成されている。支持体８０は、後述する支持体除去工程までの各工程において作業性を損なわない程度の剛性を備えた板であれば材料は特に限定されない。例えば、シリコンウェハなどの半導体基板、ガラスやサファイア基板などの無機材料から成る板や、樹脂製の板などを例示することができる。剥離層８１Ａは、図８を用いて説明した剥離層７１と同様であり、シード層８２Ａは、図８を用いて説明したシード層７２と同様なので、重複する説明を省略する。

【0138】

また、配線層形成工程では、支持体８０を準備した後、シード層８２Ａ上に絶縁層４３３を堆積させる。次に、絶縁層４３３の一部に開口部を形成し、開口部内に配線４３４を形成する。重複する説明は省略するが、開口部の形成方法および開口部内での配線４３４の形成方法は、図９および図１０を用いて説明したフォトリソグラフィ技術を利用する方法により形成できる。次に、絶縁層４３３および配線４３４を覆うように絶縁層４３２を形成することにより、図４５に示す構造物が得られる。

【0139】

次に、配線層転写工程では、図４６に示すように、絶縁層４３８を介して支持体８０上の絶縁層４３２と、チップ４３１とを貼り合わせる。なお、図４６では個片化されたチップ４３１を貼り付ける例を図示している。ただし、変形例として本工程ではチップ４３１に変えて、個片化前のシリコンウェハや個片化前のガラス基板、あるいは個片化前のサファイア基板を貼り付ける場合がある。本工程において個片化前の状態の基板を貼り付ける場合、ブリッジ電極形成工程の後、基板をダイシングして複数のブリッジ４３Ａ（図４４参照）を取得する個片化工程を実施する。この変形例の場合、一括して多数のブリッジ４３Ａを製造できるので、製造効率の向上という観点から好ましい。これらの変形例を含めると、本工程は以下のように表現できる。すなわち、配線層転写工程では、絶縁層４３８を介して支持体８０上の絶縁層４３２と、基板とを貼り合わせる。ここでいう「基板」には、図４６に示すチップの他、個片化前のシリコンウェハなどの半導体基板や個片化前のガラス基板、あるいは個片化前のサファイア基板などが含まれる。図４４を用いて説明したように、絶縁層４３８の面４３８ｔおよび面４３８ｂのそれぞれは、接着機能を備えているので、絶縁層４３８を介して支持体８０上の絶縁層４３２と、チップ４３１とは、絶縁層４３８を介して接着固定される。なお、本変形例の場合、チップ４３１と配線４３４とが電気的に接続されていない。チップ４３１の部分が他の回路に接続されない場合には、図４４に示すチップ４３１の部分が、集積回路の形成されていない基板（例えば半導体基板やガラス基板など）に置き換えられる場合がある。あるいは、後述するように、チップ４３１の部分が除去されたブリッジとする場合がある。

【0140】

次に、支持体除去工程では、図４７に示すように、例えば、剥離層８１Ａ（図４６参照）にエネルギーを付与することにより、剥離層８１Ａを分解することで行う。支持体除去工程の後、ブリッジ電極４３７およびブリッジ電極４３６に接続される導体部（ブリッジ電極４３７に接続される導体部４３７Ａおよびブリッジ電極４３６に接続される導体部４３６Ａ）を露出させる。導体部４３６Ａおよび導体部４３７Ａのそれぞれは、配線基板とブリッジ電極とを電気的に接続するためのコンタクタとして機能する。本工程では、例えばエッチングにより、図４６に示す剥離層８１Ａおよびシード層８２Ａを除去する。

【0141】

次に、ブリッジ電極形成工程では、図４４に示すように、配線４３４に接続された導体部４３７Ａ上にブリッジ電極４３７を形成し、配線４３４に接続された導体部４３６Ａ上にブリッジ電極４３６を形成する。また、本工程では、ブリッジ電極４３６の先端面に半田層４７４を形成し、ブリッジ電極４３７の先端に半田層４８４を形成する。

【0142】

以上の工程をウェハやパネルといった大型のサイズで実施をした上で、所定のサイズのブリッジに分割する事で、図４４に示すブリッジ４３Ａを形成することができる。ブリッジ４３Ａは、例えば図４に示すブリッジ４３と置き換えて利用することができる。ブリッジ４３をブリッジ４３Ａに置き換えた場合、チップ４３１と配線４３４との間の寄生容量が低減するので、高速信号を伝送する場合に特に好適である。なお、本変形例では、図４に示すブリッジ４３に対する変形例として図４４に示すブリッジ４３Ａおよび後述する図４８に示すブリッジ４３Ｂについて説明する。ただし、ブリッジ４３Ａおよびブリッジ４３Ｂは、図２５に示すチップ集積モジュール４０Ａ、図２６に示すチップ集積モジュール４０Ｂ、図２７に示すチップ集積モジュール４０Ｃ、および図２８に示すチップ集積モジュール４０Ｄのいずれかに図示されるブリッジ４３と置き換えることができる。

【0143】

図４８は、図４に示すブリッジに対する他の変形例を示す断面図である。図４８に示すブリッジ４３Ｂは、チップ４３１に相当する部分が除去されている点で、図４に示すブリッジ４３と相違する。ブリッジ４３Ｂの場合、配線４３４の近傍にチップ４３１が配置されていないので、配線４３４に対する寄生容量の影響をさらに低減できる。

【0144】

ただし、ブリッジ４３Ｂの場合、図４に示すブリッジ４３や図４４に示すブリッジ４３Ａと比較して、剛性が低い。このため、チップ集積モジュール４０Ｅの製造工程において、半導体ダイ４１および半導体ダイ４２のそれぞれと、ブリッジ４３Ｂとが接合され、ブリッジ電極４３６およびブリッジ電極４３７の周囲が封止されるまでは、チップ４３１上に絶縁層４３３が保持された状態で図２０～図２３を用いて説明した製造方法と同様に、各工程を実施することが好ましい。その後、図２３に示す状態において、チップ４３１を除去する製造方法が好ましい。チップ４３１を除去する方法としては、例えば、チップ４３１がシリコンで形成されている場合は、ドライエッチング等により除去することができ、ガラス等の無機材料で形成されている場合は、チップ４３１と絶縁層４３３との間に剥離層を介在させておき、剥離層をレーザなどのエネルギービームにより分解（アブレーション）することによりチップ４３１を除去する方法を用いることができる。なお、ブリッジ４３Ｂの製造方法の変形例として、図４４～図４７を用いて説明した製造方法を用いる場合もある。

【0145】

＜チップ集積モジュールの他の変形例＞
図４９は、図４に対する変形例であるチップ集積モジュールの一部の構成を示す図である。図４９に示すように、本実施形態に係るチップ集積モジュール４０Ｅは、第１のダイ４１Ｅ、第２のダイ４２Ｅ、ブリッジ４３Ｅおよびこれらを封止する封止部材４５Ｅ，４６Ｅを含む。第１のダイ４１Ｅは、第１の接続部４７Ｅを介してブリッジ４３Ｅに接続されている。また、ブリッジ４３Ｅは、第２の接続部４８Ｅを介して第２のダイ４２Ｅに接続されている。さらに、第１のダイ４１Ｅは、第３の接続部４９Ｅを介して、チップ集積モジュール４０Ｅの外部と接続されている。

【0146】

第１のダイ４１Ｅは、第１の集積回路チップ４０２Ｅ、ダイ電極４０８Ｅ，４１０Ｅ、第１の集積回路チップ４０２Ｅに接続されている配線４０４Ｅ，４０６Ｅ、および配線４０４Ｅ，４０６Ｅが埋め込まれている絶縁層４１２Ｅ，４１４Ｅを備える。配線４０４Ｅ，４０６Ｅは、第１の集積回路チップ４０２Ｅに含まれる配線層とは別の配線である。より詳細には、配線４０４Ｅ，４０６Ｅは、有機（場合により無機）樹脂の絶縁膜を用いた厚膜配線であってよく、いわゆる再配線（ＲＤＬ：Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）と呼ばれるものである。なお、第２のダイおよびブリッジが備える配線も再配線と呼ばれるものである。また、後述する第２の集積回路チップ４２０および第３の集積回路チップ４４２Ｅも、第１の集積回路チップ４０２Ｅと同様の構成を有してよい。

【0147】

第２のダイ４２Ｅは、第２の集積回路チップ４２０Ｅ、ダイ電極４２４Ｅ、第２の集積回路チップ４２０Ｅに接続されている配線４２２Ｅ、および配線４２２Ｅが埋め込まれている絶縁層４２６Ｅ，４２８Ｅを備える。

【0148】

ブリッジ４３Ｅは、第３の集積回路チップ４４２Ｅ、ブリッジ電極４４６Ｅ，４４８Ｅ、第３の集積回路チップ４４２Ｅに接続されている配線４４４Ｅ、および配線４４４Ｅが埋め込まれている絶縁層４５０Ｅ，４５２Ｅを備える。本実施形態では、配線４４４Ｅは、第１の接続部４７Ｅと第２の接続部４８Ｅとに電気的に接続されるブリッジの一部を構成する。本実施形態に係るブリッジは、ピラーによるサスベンデド・ブリッジ（Ｐｉｌｌａｒ Ｓｕｓｐｅｎｄｅｄ Ｂｒｉｄｅｇｅ）である。本実施形態に係る配線４４４Ｅは第３の集積回路チップ４４２Ｅと電気的に接続されており、配線４４４Ｅおよび第３の集積回路チップ４４２Ｅが一体となってブリッジとして機能している。

【0149】

第１の接続部４７Ｅは、柱状接続部４７４Ｅ，４７２Ｅを備える。本実施形態において、柱状接続部は、μｍサイズの柱状の導体（「マイクロピラー」ともいう。）である。柱状接続部４７２Ｅ，４７４Ｅは、ブリッジ４３Ｅから第１のダイ４１Ｅに向かうように形成されている柱状の導体である。本実施形態では、柱状接続部４７２Ｅの柱状接続部４７４Ｅと接続されている部分の断面積は、柱状接続部４７４Ｅの柱状接続部４７２Ｅと接続されている部分の断面積よりも大きい。本変形例では、柱状接続部４７４Ｅは、はんだ４７８Ｅを介して、ダイ電極４０８Ｅと接続されている。また、柱状接続部４７２Ｅは、はんだ４７６Ｅを介して、ブリッジ電極４４６Ｅと接続されている。

【0150】

第２の接続部４８Ｅは、柱状接続部４８０Ｅ，４８２Ｅを備える。柱状接続部４８０Ｅ，４８２Ｅは、ブリッジ４３Ｅから第２のダイ４２Ｅに向かうように形成されている柱状の導体である。本変形例では、柱状接続部４８０Ｅの柱状接続部４８２Ｅと接続されている部分の断面積は、柱状接続部４８２Ｅの柱状接続部４８０Ｅと接続されている部分の断面積よりも大きい。本変形例では、柱状接続部４８２Ｅは、はんだ４８６Ｅを介して、ダイ電極４２４Ｅと接続されている。また、柱状接続部４８０Ｅは、はんだ４８４Ｅを介して、ブリッジ電極４４８Ｅと接続されている。

【0151】

第３の接続部４９Ｅは、柱状接続部４９２Ｅを備える。柱状接続部４９２Ｅは、第１のダイ４１Ｅから外側に向かうように形成されている柱状の導体である。柱状接続部４９２Ｅは、はんだ４９０Ｅを介して、ダイ電極４１０Ｅに接続されている。また、柱状接続部４９２Ｅは、外部（たとえば広域配線層１０２など）に接続される電極パッド４９４Ｅと接続されている。なお、第３の接続部４９Ｅは、図４９に示す構成に加えて（あるいは代えて）各種の構造物を備えてよい。たとえば、第３の接続部４９Ｅは、電極パッド４９４Ｅより下側に設けられたディープビア、トールピラー、柱状接続部などの広域配線層１０２（図３参照）に接続され得る各種の構造物を含んでよい。

【0152】

なお、本変形例では、ブリッジが集積回路チップを含むダイである例について説明したが、ブリッジは集積回路チップを含まず、主として配線およびその配線が埋め込まれた絶縁層により構成されてよい。また、本実施形態では、互いに径が異なる２つの柱状接続部によりダイとブリッジとが接続される例について説明した。これに限らず、ダイとブリッジとは、１つの柱状接続部により接続されてもよいし、３つ以上の柱状接続部により接続されてもよい。

【0153】

（第１変形例）
図５０は、図４９に示すチップ集積モジュールに対する第１変形例に係るチップ集積モジュールの構成を示す図である。図５０に示すチップ集積モジュール４０Ｆが有する構成のうち、図４９に示したチップ集積モジュール４０Ｅと実質的に同一の構成には同一の符号を付し、適宜説明を省略する。

【0154】

第１変形例に係るチップ集積モジュール４０Ｆは、上述したチップ集積モジュール４０Ｅ（図４９参照）と比較して、第１接続部、第２接続部および第３接続部の構成が異なる。具体的には、第１変型例では、柱状接続部あるいは電極パッドは、はんだを介さずに、直接他の電極あるいは配線と接続されている。より具体的には、第１変形例に係る第１接続部では、柱状接続部５０２Ｆは、ダイ電極４０８Ｅおよびブリッジ電極４４６Ｅと接続されている。また、第２接続部では、柱状接続部５０４は、ダイ電極４２４Ｅおよびブリッジ電極４４８Ｅと接続されている。さらに、第３接続部では、ダイ電極４１０Ｅには、電極パッド４９４Ｅが接続されている。ここで、柱状接続部とダイ電極またはブリッジ電極と、あるいは、ダイ電極と電極パッドとは、ハイブリッドボンディングに関する各種の公知の技術により接続されてよい。

【0155】

第１変形例では、各種の導体は、絶縁体に埋め込まれている。具体的には、ダイ電極４０８Ｅ，４１０Ｅ，４２４Ｅは、絶縁膜５１０Ｆに埋め込まれている。また、電極パッド４９４Ｅおよび柱状接続部５０２Ｆ，５０４Ｆは、絶縁層５１２Ｆに埋め込まれている。さらに、ブリッジ電極４４６Ｅ，４４８Ｅは、絶縁膜５１４Ｆに埋め込まれている。そして、第１のダイ４１Ｅおよび第２のダイ４２Ｅは、絶縁樹脂５０６Ｆにより封止されている。ハイブリッドボンディングに関する各種公知の技術において適切な材料系とプロセス条件を選択することで、ダイ電極４０８Ｅと柱状接続部５０２Ｆ、および絶縁膜５１０Ｆと絶縁層５１２Ｆを接続・接合することができる。ブリッジについても同様に、ブリッジ電極４４６Ｅ，４４８Ｅと絶縁層５１２Ｆ、および絶縁膜５１４Ｆと絶縁層５１２Ｆを接続・接合できる。

【0156】

なお、第１変形例では、ブリッジが集積回路チップを含む例について説明したが、これに限らず、ブリッジは集積回路チップを含まなくてもよい。ブリッジは、例えば、集積回路チップの代わりに、シリコンおよびガラスなどの各種の素材等により構成された固体のチップを含んでも良い。

【0157】

（第２変形例）
図５１は、図４９に示すチップ集積モジュールに対する第２変形例に係るチップ集積モジュールの構成を示す図である。第２変形例に係るチップ集積モジュール４０Ｇでは、ブリッジ４３Ｅを封止する絶縁樹脂５２４Ｇにディープビア５２０Ｇが形成されており、このディープビア５２０Ｇを通じて、第１のダイ４１Ｅが外部の導体と電気的に接続される。より具体的には、ブリッジ４３Ｅに接続された電極パッド４９４Ｅにディープビア５２０Ｇが接続されており、ディープビア５２０Ｇの端部には、外部の導体と接続されるはんだ５２２Ｇが形成されていても良い。ここで、ディープビア５２０Ｇは、電極パッド４９４Ｅからはんだ５２２Ｇに向かうにつれて径が大きくなるように形成されてよい。また、第２変形例では、第３の集積回路チップ４４２Ｅの下側の面が露出するように形成されて良い。

【0158】

第２変形例では、ブリッジ４３Ｅを含むブリッジが絶縁樹脂５２４Ｇにより封止されている。このため、第２変形例では、ブリッジが絶縁樹脂５２４Ｇにより保護されている。また、ブリッジを封止すると同時に、ブリッジと他の部材との接続部分を封止（アンダーフィル）することも可能である。さらに、ダイの端子が形成される部分を平坦にすることにより、広域配線層との接続部分のピッチをより狭くすることも可能となる。

【0159】

（第３変形例）
図５２は、図４９に示すチップ集積モジュールに対する第３変形例に係るチップ集積モジュールを説明するための図である。図５２では、図５１に示すチップ集積モジュール４０Ｇに対する変形例であるチップ集積モジュールＨのディープビア５２０Ｇおよび第３の集積回路チップ４４２Ｅの一部の近傍を示している。第３変形例では、第２変形例に係るチップ集積モジュール４０Ｇと異なる点について主に説明する。また、第３変形例に係るチップ集積モジュールは、第２変形例に係るチップ集積モジュール４０Ｇが有する構成を有してよい。すなわち、図５２に示していない構成は、図５１に示した構成と実質的に同一であってよい。第３変形例に係るチップ集積モジュール４０Ｈでは、第２変形例と異なり、第３の集積回路チップ４４２Ｅの下側の面は露出していない。より具体的には、第３の集積回路チップ４４２Ｅの下側は、絶縁樹脂５２５Ｇにより覆われている。

【0160】

（第４変形例）
図５３は、図４９に示すチップ集積モジュールに対する第４変形例に係るチップ集積モジュールを示す図である。第４変形例に係るチップ集積モジュール４０Ｋでは、ブリッジ４３Ｅを埋め込んだ絶縁樹脂５２４の下部に、配線層５７０が形成されている。この配線層５７０Ｋに形成されている配線に、第１のダイ４１Ｅおよびブリッジ４３Ｅが接続されている。

【0161】

第４変形例に係る配線層５７０Ｋは、絶縁層に埋め込まれた各種の導体を有しており、具体的には、絶縁層５７２Ｋ，５７４Ｋに埋め込まれた配線５７８Ｋおよび電極５７６などを有している。これらの配線５７８Ｋおよび電極５７６Ｋは、外部の導体に電気的に接続されてよい。第４変形例によれば、たとえば、ブリッジに端子を配置することが可能となる。また、たとえば、外部からブリッジへの直接的な電源供給などが可能である。

【0162】

第４変形例に係る第３の集積回路チップ５６４Ｋは、破線により囲まれた領域に、各種の機能を有する機能素子５６６Ｋを備える。この機能素子５６６Ｋは、第３の集積回路チップ５６４Ｋの内部に形成されたビア５６８Ｋを通じて、配線層５７０Ｋに形成されている電極５７６Ｋに接続されている。また、本実施形態では、ブリッジ電極４４６Ｅは配線４４３Ｋに接続され、ブリッジ電極４４８Ｅは配線４４４Ｅに接続されている。このように、第４変形例では、第１のダイ４１Ｅおよび第２のダイ４２Ｅは、機能素子５６６Ｋを介して接続されている。

【0163】

また、第１のダイ４１Ｅに電気的に接続された電極パッド４９４Ｅは、トールピラー５６０Ｋを通じて、配線層５７０Ｋの配線５７８Ｋに接続されている。トールピラー５６０Ｋは、第２変形例において説明したディープビア５２０Ｇ（図５１参照）と異なり、電極パッド４９４Ｅから配線５７８Ｋまでにおいて、断面積の大きさが略一定となっていてよい。

【0164】

（第５変形例）
図５４は、図４９に示すチップ集積モジュールに対する第５変形例に係るチップ集積モジュールを示す図である。第５変形例に係るチップ集積モジュール４０Ｍでは、ブリッジは主として配線を含む。具体的には、第５変形例に係るブリッジ５８０Ｍは、各種の配線およびその配線が埋め込まれた絶縁層を有するが、集積回路チップを有しない。

【0165】

ブリッジ５８０Ｍは、絶縁層５８２Ｍに埋め込まれた配線５８８Ｍを有し、この配線５８８Ｍは、ブリッジ電極４４６Ｅ，４４８Ｅと接続されている。また、絶縁層５８２Ｍ，５８４Ｍ，５８６Ｍには、配線５８９Ｍ，５９０が埋め込まれている。これらの配線５８９Ｍ，５９０Ｍは、コンタクトビア５９２Ｍを通じて、配線層５７０Ｋの電極５７６に接続されている。

【0166】

＜チップ集積モジュールの製造方法の他の変形例＞
図５５～図６０を参照して、チップ集積モジュールの製造方法の他の変形例について説明する。

【0167】

まず、図５５に示す表面に剥離膜８０２が形成された平板の支持体８００を準備する。この剥離膜８０２の上に、各種の導体を形成する（形成工程）。支持体としては、ガラス、シリコン、金属を始め、各種のものを適宜用いることができる。たとえば、剥離膜８０２の上に、支持体８００の表面から突出した柱状の柱状接続部８０６，８０８を形成する。また、剥離膜８０２の上には、電極パッド８０４，８０９を形成してもよい。

【0168】

次いで、図５６に示すように、剥離膜８０２の上に形成された各種導体に、第１のダイ８１Ｅおよび第２のダイ８２Ｅを含む複数のダイを接合させる。第１のダイ８１Ｅは、第１の集積回路チップ８１０、その表面に形成された配線層８１２、さらにその表面に形成されたダイ電極８１４，８１６を含む各種電極を有する。また、第２のダイ８２Ｅは、第２の集積回路チップ８２０、その表面に形成された配線層８２２、さらにその表面に形成されたダイ電極８２４，８２６を含む各種電極を有する。

【0169】

本実施形態では、ダイに形成されているダイ電極を各種導体に結合させる（ダイ結合工程）。たとえば、第１のダイ８１Ｅのダイ電極８１４およびダイ電極８１６は、電極パッド８０４および柱状接続部８０６にそれぞれ結合される。また、第２のダイ８２Ｅのダイ電極８２４およびダイ電極８２６は、電極パッド８０９および柱状接続部８０８にそれぞれ結合される。ダイ電極は、電極パッドあるいは柱状接続部に、はんだを介して接続されてもよいし、はんだを介さずにハイブリッドボンディングにより結合されてもよい。

【0170】

次いで、図５７に示すように、剥離膜８０２の上に形成された各種導体および複数のダイを樹脂８１８（封止部材）により封止する（封止工程）。第１のダイ８１Ｅおよび第２のダイ８２Ｅと剥離層の間は、樹脂８１８による封止工程より前に、例えば液状アンダーフィル樹脂による毛細管現象を用いた注入と硬化（Ｃａｐｉｌｌａｒｙ Ｕｎｄｅｒｆｉｌｌ）や、ＮＣＦ（Ｎｏｎ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）といった絶縁樹脂により予め封止ししても構わないし、樹脂８１８による封止工程で同時に封止しても構わない（Ｍｏｌｄ Ｕｎｄｅｒｆｉｌｌ）。これにより、複数のダイが、柱状接続部および金属パッドに結合した状態で固定される。

【0171】

次いで、図５８に示すように、剥離膜８０２および支持体８００を取り除き、電極パッドなどに残った剥離膜を除去する処理を行う。支持体を取り除く方法としては、機械的に支持体を剥離させる方法、剥離膜にレーザ光を照射することで剥離させる方法、また場合によっては研削やエッチングにより支持体を除去する方法など各種方法を用いることができる。研削やエッチングによる方法の場合、剥離膜は不要となる場合もある。さらに、ダイの表面側の樹脂８１８を研削する。これにより、ダイを露出させることができる。以下では、図５５～図５８を参照して説明した方法により、図５８に示すように各種導体および複数のダイが埋め込まれ、研削された樹脂を中間体８４Ｅとも称する。

【0172】

次いで、図５９に示すように、複数の柱状接続部にブリッジを結合させる（ブリッジ結合工程）。本実施形態では、ブリッジ８３Ｅを含む複数のダイのそれぞれをブリッジとして、複数の柱状接続部にそれぞれの下部にブリッジを結合させる。本実施形態では、ブリッジ８３Ｅは、第３の集積回路チップ８３０、その表面に形成された配線層８３２、さらにその上に形成されたブリッジ電極（ブリッジ電極８３４，８３６を含む）を有する。

【0173】

ブリッジ８３Ｅが有するブリッジ電極８３４は、第１のダイ８１Ｅに接続されている柱状接続部８０６に結合される。さらに、ブリッジ８３Ｅが有するブリッジ電極８３６は、第２のダイ８２Ｅに接続されている柱状接続部８０８に接合される。これにより、ブリッジ８３Ｅは、第１のダイ８１Ｅおよび第２のダイ８２Ｅに電気的に接続されるブリッジとして機能し、ピラーによるサスベンデド・ブリッジを特徴づける構造が形成される。なお、ブリッジ電極は柱状接続部に、はんだを介して結合されてもよいし、はんだを介さずにハイブリッドボンディングにより結合されてもよい。

【0174】

次いで、図６０に示すように、チップ集積モジュール８０毎に分断するように、樹脂８１８を切断する。これにより、各チップ集積モジュールが個別に形成される。

【0175】

本実施形態に係るチップ集積モジュールの製造方法によれば、図５７を参照して説明したように、第１のダイ、第２のダイおよび柱状接続部を樹脂により固定したあとに、その後の工程が実施される。このため、この後の工程において、複数のダイの位置関係がずれず、より高い精度で集積回路チップ同士を接続することが可能となる。また、より簡便な工程およびハンドリングが可能となる。さらに、外部端子を集積回路チップの直下に直接形成することも可能となり、パワー・インテグリティ（ＰＩ：Ｐｏｗｅｒ Ｉｎｔｅｇｒｉｔｙ）、シグナル・インテグリティ（ＳＩ：Ｓｉｇｎａｌ Ｉｎｔｅｇｒｉｔｙ）の面で優れた特性が期待できる。またダイの安定した相対的位置精度がモジュールのサイズに依存せず確保できるため、本実施形態によれば、Ｐａｎｅｌ－Ｓｃａｌｅの大規模チップ集積への展開が容易となる。

【0176】

（第６変形例）
図６１～図６４は、図５５～図６０に示すチップ集積モジュールの製造方法に対する第６変形例に係るチップ集積モジュールの製造方法を説明するための図である。第６変形例では、図５０を参照しながら説明した第２変形例に係るチップ集積モジュール４０Ｆと同様の構成を有するチップ集積モジュールの製造方法を説明する。

【0177】

まず、図５５～図５８を参照して上述した方法と同様にして、樹脂８１８に埋め込まれた複数の中間体８４Ｅを用意する。

【0178】

図６１を参照して、次の工程について説明する。まず、柱状接続部にブリッジを接続する。第６変形例に係るブリッジは、配線層９４６および集積回路チップ９４８を有する。配線層９４６は、配線（図６１には図示しない。）を有し、この配線は複数のブリッジ電極に接続されている。このブリッジ電極が柱状接続部に接続される。たとえば、ブリッジ電極９４２は柱状接続部８０６に接続され、ブリッジ電極９４４は柱状接続部８０８に接続される。これにより、ブリッジ電極９４２，９４４、配線層９４６および集積回路チップは、ブリッジとして機能する。

【0179】

さらに、ダイ電極、配線層および集積回路チップを覆うように、樹脂封止を行う（図６１）。さらに、研削等により集積回路チップを露出させる（図６２）。

【0180】

図６２を参照して、次の工程について説明する。図６１では、集積回路チップの下面は、樹脂９４０により覆われている。集積回路チップの下面および下面の樹脂９４０を研削する。これにより、図６２に示すように、集積回路チップの下面が露出する。

【0181】

図６３を参照して、次の工程について説明する。この工程では、集積回路チップが埋め込まれている樹脂９４０にビアの開口９５０を形成する。たとえば、樹脂９４０にレーザを照射することにより、樹脂に開口９５０を形成してよい。開口９５０は、たとえば、集積回路チップに接続された電極パッド８０９が露出するように形成されてよい。また、形成されるビアの開口９５０は、電極パッド８０９から下方に向かうにつれて径が大きくなるように形成されてよい。

【0182】

図６４を参照して、次の工程について説明する。この工程では、樹脂９４０に形成した開口に、たとえばめっきなどを行うことにより金属を形成し、その端部にはんだを設ける。これにより、図６４に示すように、樹脂９４０に、端部にはんだ９５４が設けられたディープビア９５２が形成される。さらに、樹脂８１８，９４０を切断することにより、所望のサイズのチップ集積モジュールに個別化できる。

【0183】

なお、第６変形例では、集積回路チップの下面および下面の樹脂９４０を研削する例について説明したが、これに限らず、樹脂９４０などを研削しない状態で、開口９５０を形成し、そこに端部にはんだが設けられたディープビアを形成してもよい。これにより、第３変形例において説明したチップ集積モジュールが作製されてよい。

【0184】

（第７変形例）
図６５～図６６を参照して、第７変形例に係るチップ集積モジュールの製造方法について説明する。第７変形例では、まず、図５５～図５８を参照して説明したように、中間体８４Ｅを作製する。

【0185】

図６５を参照して、次の工程について説明する。この工程では、樹脂８１８に埋め込まれている電極パッド８０９にトールピラー９６２を形成したり、接続部にブリッジを接合したりする。第７変形例に係るブリッジは、配線層９６４および集積回路チップ９６６を有する。配線層９６４は、配線を有しており、この配線の表面に設けられたブリッジ電極がたとえば柱状接続部８０６，８０８に接続されることにより、ブリッジとして機能する。

【0186】

さらに、形成されたトールピラーおよび柱状接続部に結合されたブリッジを覆うように、樹脂封止する（図６４）。さらに、研削等によりトールピラーとブリッジを露出させる（図６５）。

【0187】

図６６を参照して、次の工程について説明する。この工程では、トールピラーおよびブリッジを封止している樹脂９６０、トールピラーおよび集積回路チップを研削する。これにより、図６６に示すように、樹脂９６０の表面にトールピラーおよび集積回路チップの表面が露出する。さらに、樹脂８１８，９６０を切断することにより、所望のサイズのチップ集積モジュールを作製することができる。

【0188】

（第８変形例）
図６７～図６９を参照して、第８変形例に係るチップ集積モジュールの製造方法について説明する。第８変形例では、まず、図５５～図５８を参照して説明したように、中間体８４Ｅを用意する。

【0189】

図６７を参照して、次の工程について説明する。この工程では、樹脂８１８に埋め込まれている接続部にブリッジを接合する。第８変形例に係るブリッジは、配線層９８６および集積回路チップ９８８を有する。配線層９８６は、配線を有している。この配線の表面に設けられたブリッジ電極が柱状接続部８０６，８０８に接続されることにより、ブリッジ電極および配線層９８６はブリッジとして機能する。

【0190】

さらに、配線層９８６および配線層９８６に形成されたブリッジ電極を覆うように樹脂封止する。これにより、図６７に示すように、ダイ電極および配線層９８６が樹脂９８０
により固定された状態で、ブリッジが柱状接続部に接続される。

【0191】

図６８を参照して、次の工程について説明する。この工程では、集積回路チップ９８８を配線層９８６から除去する。さらに、樹脂８１８を切断することにより、所望のサイズのチップ集積モジュールを作製することができる。

【0192】

図６９を参照して、集積回路チップ９８８を配線層９８６から除去する工程について詳細に説明する。第８変形例では、集積回路チップ９８８と配線層の絶縁層９９４との間に、剥離層９９６が設けられている。この剥離層９９６にエネルギー粒子９８１（たとえばレーザ光など）を照射することにより、剥離層９９６の少なくとも一部を分解（変質）させることができる。エネルギー粒子を照射する領域を矢印で示すスキャン方向に移動させることにより、剥離層９９６を全体的に分解させることができる。これにより、集積回路チップ９８８が絶縁層９９４から除去できる。

【0193】

なお、ここでは、エネルギー粒子を照射する領域をスキャンすることにより剥離層９９６を分解する例について説明したが、これに限らず、スキャンを行わずに、エネルギー粒子を一度に剥離層９９６の全体に照射してもよい。

【0194】

＜光モジュールの製造方法＞
図７０～図７４を参照して、本発明の一実施形態に係る光モジュールの製造方法について説明する。

【0195】

まず、剥離層８５２が表面に形成された支持体８５０を用意する。次いで、図７０に示すように、剥離層８５２の表面に、配線層８６０を形成する。この配線層８６０は、２層構造を有してよく、より詳細には、図５を参照して説明した配線層６３０と実質的に同一の構成を有してよい。本実施形態では、配線層６３０の上側の層には、複数の導体ビアが形成されており、それぞれの導体ビアには、電極が結合している。たとえば、導体ビア８６１には導体ポストが接続される電極８６２が結合しており、導体ビア８６３には光素子駆動チップが接続される電極８６４が結合している。

【0196】

次いで、図７１に示すように、導体ポスト８７０および光素子駆動チップ８８０を電極に結合させる。たとえば、導体ポスト８７０は、電極８６２に結合される。また、光素子駆動チップ８８０は、複数の電極端子８７４を有している。電極端子８７４は、はんだ７８２を介して、配線層８６０の表面に形成された電極８７２と接続される。

【0197】

次いで、図７２に示すように、複数の導体ポスト８７０および光素子駆動チップ８８０を樹脂８８２により封止する。これにより、複数の導体ポスト８７０および光素子駆動チップ８８０が固定される。

【0198】

次いで、剥離層８５２および支持体８５０を除去し、配線層８６０の下面に残った剥離層８５２を除去する処理を行う。さらに、樹脂８８２の上面を研削して、図７３に示すように、光素子駆動チップ８８０の上面に金属層８８４を形成する。

【0199】

次いで、図７４に示すように、金属層８８４が下面となるように全体を上下に反転させ、配線層８６０の上面に光素子チップ８９０を接合する。光素子チップ８９０には、発光素子８９２、受光素子８９４および複数の電極端子８９６が設けられている。複数の電極端子８９６のそれぞれを、はんだ８６８を介して配線層８６０の電極８６６に接合することにより、光素子チップ８９０が配線層８６０に接合される。さらに、光素子チップ８９０の下側、発光素子８９２、受光素子８９４および複数の電極端子８９６を樹脂８９８により封止する。これにより光モジュール８９が作製される。

【0200】

＜チップ集積体の製造方法の変形例＞
図７５～図７９を参照して、他の実施形態に係るチップ集積体の製造方法について説明する。

【0201】

まず、図７５に示すように、剥離層９０２が表面に形成された支持体９００を準備し、剥離層９０２の表面に各種の導体を形成する。具体的には、導体ポストが接続される電極９０６およびチップ集積モジュールが接続される柱状接続部９０８（トール・ピラー）などを形成する。

【0202】

次いで、図７６に示すように、剥離層９０２の上に形成した各種の導体に各種の部材を形成する。たとえば、電極９０６に導体ポスト９０７を形成したり、柱状接続部９０８にチップ集積モジュール９０９を接続したりしてよい。チップ集積モジュール９０９は、柱状接続部９０８の上に設けられたはんだによって、柱状接続部９０８に接続されてよい。チップ集積モジュールのブリッジの厚さが十分薄い場合は、柱状接続部９０８は、これに比べて高さの低い、はんだバンプによる代替も可能である。

【0203】

次いで、図７７に示すように、形成された各種の部材を樹脂で封止する。具体的には、導体ポスト９０７、柱状接続部９０８およびチップ集積モジュール９０９などを樹脂９１４によって封止してよい。その後、支持体９００を剥離層９０２とともに配線層９０４から除去する。さらに、導体ポスト９０７およびチップ集積モジュール９０９が露出するように、樹脂９１４を研削する。

【0204】

次いで、図７８に示すように、配線層９１２を樹脂９１４の上に形成する。より具体的には、配線層９１２に含まれる配線が、導体ポスト９０７の露出した部分あるいはチップ集積モジュール９０９の露出した部分と接続されるように、配線層９１２を樹脂９１４の上に形成する。たとえば、配線層９１２の上に形成された電極９１６は、導体ビアを通じして導体ポスト９０７に接続されてよい。また、コンタクトメタル９１８は、導体ビアを通じてチップ集積モジュール９０９に接続されてよい。

【0205】

次いで、図７９に示すように、コンタクトメタル９１８の上に、放熱機構９２２を搭載する。さらに、電極９１６に、光配線９２０が接続された光モジュール９１７を接続する。これにより、本実施形態に係るチップ集積体が作製される。

【0206】

＜集積回路チップ＞
図８０は、一実施の形態である集積回路チップの構成例を示す図である。集積回路チップ３５は、配線層３５０と、トランジスタ３７０と、配線層３５０とトランジスタ３７０とを接続する接続層３９０とを含む。

【0207】

配線層３５０は、５層の積層構造を有しており、各層は、層間を絶縁する膜、その膜に埋め込まれた配線、および互いに上下に隣接する層の配線を接続するビアを有している。たとえば、第２層の配線３５２と第３層の配線３５４は、ビア３５３を介して接続されており、配線３５４は、絶縁膜３５６に埋め込まれている。各層が有する膜は、たとえばＢＰＳＧ（Ｂｏｒｏｎ－Ｐｈｏｓｐｈｏｒｏｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などにより構成されてよい。各層が有する配線は、たとえば銅などの金属により構成されてよい。なお、上層部（たとえば第５層および第４層）の配線は、電源あるいはアースとなるため、他の層の配線と比べて微細でなくてよい。

【0208】

以上、いくつかの代表的な実施形態について、図面を用いて説明したが、上記した実施形態および変形例には、さらに種々の変形例がある。上記した説明に対して矛盾を生じない範囲において、実施態様の一部を適宜変更することができる。また、例えば、上記した実施の形態および変形例の一部分を他の実施の形態の一部分と組み合わせて適用することができる。

【0209】

上記実施形態では、各種の柱状接続部が、ダイの表面の略垂直方向に向かう例について主に説明した。これに限らず、各種の柱状接続部は、他のダイに向かうような方向に延びていれば、どのような向きに向くように形成されてもよい。また、柱状接続部の各種寸法や断面形状、アスペクト比（断面方向の寸法とそれに垂直な方向の寸法の比）などは、性能・信頼性などからの要求、選択し得る製造プロセスなどに応じて適宜に設定することが可能である。

【0210】

上記実施形態では、ブリッジがチップを含む場合には、主として、ブリッジが配線を含んでおり、この配線を介してチップがブリッジ電極に接続されている例を説明した。これに限らず、ブリッジは配線を含まなくてよく、チップはブリッジ電極に直接的に接続されてもよい。
また、上記実施形態では、主として、各種のダイ（たとえば、第１のダイおよび第２のダイなど）が配線を含む例を説明した。これに限らず、ダイは、配線を含まなくてよい。この場合には、ダイが有する集積回路チップは、ダイ電極に直接的に接続されてよい。

【0211】

上記実施形態では、配線９０４として支持体９００上に形成された薄膜配線層を用いたが、配線９０４はこれに限らず、各種公知のインタポーザや配線基板とすることも可能である。

【産業上の利用可能性】

【0212】

本発明は、半導体モジュールなどに広く適用可能である。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】

【図52】

【図53】

【図54】

【図55】

【図56】

【図57】

【図58】

【図59】

【図60】

【図61】

【図62】

【図63】

【図64】

【図65】

【図66】

【図67】

【図68】

【図69】

【図70】

【図71】

【図72】

【図73】

【図74】

【図75】

【図76】

【図77】

【図78】

【図79】

【図80】