特開 2024-101555 半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024101555

(43)【公開日】2024-07-29

(54)【発明の名称】半導体装置及びその製造方法

(51)【国際特許分類】

   H10B 12/00 20230101AFI20240722BHJP

【ＦＩ】

H10B12/00 671Z

H10B12/00 621B

H10B12/00 621Z

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2024001508

(22)【出願日】2024-01-09

(31)【優先権主張番号】10-2023-0006510

(32)【優先日】2023-01-17

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100229448

【弁理士】

【氏名又は名称】中槇 利明

(72)【発明者】

【氏名】崔 佳銀

(72)【発明者】

【氏名】崔 祐榮

(72)【発明者】

【氏名】尹 燦植

【テーマコード（参考）】

5F083

【Ｆターム（参考）】

5F083AD01

5F083AD21

5F083JA02

5F083JA39

5F083JA56

5F083MA06

5F083MA16

5F083MA19

5F083PR03

5F083PR05

(57)【要約】

【課題】改善された電気的特性を有する半導体装置を製造する方法を提供する。
【解決手段】半導体装置は、基板上に形成されたアクティブパターンと、前記アクティブパターン上部に埋め立てられたゲート構造物と、前記アクティブパターン上に形成されたビットライン構造物と、前記基板の上面に平行な第１の方向への前記ビットライン構造物の側壁に形成され、絶縁性窒化物を含むスペーサ構造物と、前記ビットライン構造物に隣接した前記アクティブパターン上に形成され、前記スペーサ構造物と接触する下部コンタクトプラグとを含み、前記スペーサ構造物の前記第１の方向への断面の外側壁は、互いに会う２つの曲線を含み、前記２つの曲線が互いに会う部分には、尖点が形成される。
【選択図】図２

【特許請求の範囲】

【請求項1】

基板上に形成されたアクティブパターンと、
前記アクティブパターンの上部に埋め立てられたゲート構造物と、
前記アクティブパターン上に形成されたビットライン構造物と、
前記基板の上面に平行な第１の方向への前記ビットライン構造物の側壁に形成され、絶縁性窒化物を含むスペーサ構造物と、
前記ビットライン構造物に隣接した前記アクティブパターン上に形成され、前記スペーサ構造物と接触する下部コンタクトプラグとを含み、
前記スペーサ構造物の前記第１の方向への断面の外側壁は、互いに会う２つの曲線を含み、前記２つの曲線が互いに会う部分には、尖点(sharp point)が形成されることを特徴とする半導体装置。

【請求項2】

前記スペーサ構造物は、前記ビットライン構造物の前記側壁から前記第１の方向に沿って順次積層された第１のスペーサ、第２のスペーサ、及び第３のスペーサを含み、
前記第３のスペーサの前記第１の方向への断面の外側壁が互いに会う前記２つの曲線を含み、前記２つの曲線が互いに会う部分に前記尖点が形成されることを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記第３のスペーサの前記基板の上面に垂直な垂直方向への末端部の前記第１の方向への断面の外側壁が、前記２つの曲線を含み、前記２つの曲線が互いに会う部分に、前記尖点が形成されることを特徴とする請求項２に記載の半導体装置。

【請求項4】

更に、前記スペーサ構造物の外側壁に接触する保護スペーサを含み、
前記保護スペーサは、チタン窒化物(TiN)、シリコン酸炭化物(SiOC)、又は、シリコン酸炭窒化物(SiOCN)を含むことを特徴とする請求項１に記載の半導体装置。

【請求項5】

前記ビットライン構造物は、前記基板の上面に平行で前記第１の方向と直交する第２の方向に沿って互いに離隔して、複数形成され、前記下部コンタクトプラグは、前記第１の方向に沿って互いに離隔して、複数形成され、
更に、前記下部コンタクトプラグの間に形成され、これらを互いに離隔させるバリアパターンを含むことを特徴とする請求項１に記載の半導体装置。

【請求項6】

前記バリアパターンは、前記スペーサ構造物と接触することを特徴とする請求項５に記載の半導体装置。

【請求項7】

更に、前記アクティブパターンの側壁を覆う素子分離パターンを含み、
前記下部コンタクトプラグに直接接触するアクティブパターン部分の上面は、前記下部コンタクトプラグに直接接触する前記素子分離パターンの部分の上面よりも高いことを特徴とする請求項１に記載の半導体装置。

【請求項8】

更に、前記下部コンタクトプラグ上に形成された上部コンタクトプラグと、
前記上部コンタクトプラグ上に形成されたキャパシタとを含むことを特徴とする請求項１に記載の半導体装置。

【請求項9】

前記スペーサ構造物の前記第１の方向への断面の前記外側壁の勾配は、前記尖点前後に負の値から正の値に変わることを特徴とする請求項１に記載の半導体装置。

【請求項10】

前記スペーサ構造物の前記第１の方向への断面の前記外側壁の勾配は、前記尖点前後に不連続的に変わることを特徴とする請求項１に記載の半導体装置。

【請求項11】

基板上に形成されたアクティブパターンと、
前記アクティブパターンの上部に埋め立てられたゲート構造物と、
前記アクティブパターン上に形成されたビットライン構造物と、
前記基板の上面に平行な第１の方向への前記ビットライン構造物の側壁に形成され、絶縁性窒化物を含むスペーサ構造物と、
前記ビットライン構造物に隣接した前記アクティブパターン上に形成され、前記スペーサ構造物と接触する下部コンタクトプラグとを含み、
前記スペーサ構造物の前記第１の方向への断面は、その外側壁の勾配が不連続的に変わる尖点を含むことを特徴とする半導体装置。

【請求項12】

前記スペーサ構造物は、前記ビットライン構造物の前記側壁から前記第１の方向に沿って順次積層された第１のスペーサ、第２のスペーサ、及び第３のスペーサを含み、
前記第３のスペーサの前記第１の方向への断面が、その外側壁の勾配が不連続的に変わる尖点を含むことを特徴とする請求項１１に記載の半導体装置。

【請求項13】

前記第３のスペーサの前記基板の上面に垂直な垂直方向への末端部の前記第１の方向への断面が、その外側壁の勾配が不連続的に変わる尖点を含むことを特徴とする請求項１２に記載の半導体装置。

【請求項14】

更に、前記スペーサ構造物の外側壁に接触する保護スペーサを含み、
前記保護スペーサは、チタン窒化物(TiN)、シリコン酸炭化物(SiOC)、又は、シリコン酸炭窒化物(SiOCN)を含むことを特徴とする請求項１２に記載の半導体装置。

【請求項15】

前記ビットライン構造物は、前記基板の上面に平行で前記第１の方向と直交する第２の方向に沿って互いに離隔して、複数形成され、前記下部コンタクトプラグは、前記第１の方向に沿って互いに離隔して、複数形成され、
更に、前記下部コンタクトプラグの間に形成され、これらを互いに離隔させるバリアパターンを含むことを特徴とする請求項１１に記載の半導体装置。

【請求項16】

前記バリアパターンは、前記スペーサ構造物と接触することを特徴とする請求項１５に記載の半導体装置。

【請求項17】

更に、前記下部コンタクトプラグ上に形成された上部コンタクトプラグと、
前記上部コンタクトプラグ上に形成されたキャパシタとを含むことを特徴とする請求項１５に記載の半導体装置。

【請求項18】

前記スペーサ構造物の前記第１の方向への断面の前記外側壁の勾配は、前記尖点前後に負の値から正の値に変わることを特徴とする請求項１１に記載の半導体装置。

【請求項19】

基板上に形成され、前記基板の上面に平行で互いに直交する第１及び第２の方向に沿って配置されたアクティブパターンと、
前記アクティブパターンの側壁を覆う素子分離パターンと、
前記アクティブパターン及び前記素子分離パターンの上部に埋め立てられ、前記第１の方向にそれぞれ延在し、前記第２の方向に沿って互いに離隔したゲート構造物と、
前記第２の方向にそれぞれ延在し、前記第２の方向に配置された前記アクティブパターンの中央部上に形成され、前記第１の方向に沿って互いに離隔したビットライン構造物と、
前記各ビットライン構造物の前記第１の方向への側壁に形成され、前記第１の方向に沿って順次積層された第１、第２、及び第３のスペーサを含むスペーサ構造物と、
前記各アクティブパターンの各両縁部上に形成され、前記基板の上面に垂直な垂直方向に沿って順次積層された下部コンタクトプラグ及び上部コンタクトプラグを含むコンタクトプラグ構造物と、
前記コンタクトプラグ構造物上に形成されたキャパシタとを含み、
前記第３のスペーサの前記第１の方向への断面の外側壁は、互いに会う２つの曲線を含み、前記２つの曲線が互いに会う部分には、尖点が形成されることを特徴とする半導体装置。

【請求項20】

前記第３のスペーサの前記垂直方向への末端部の前記第１の方向への断面の外側壁が、前記２つの曲線を含み、前記２つの曲線が互いに会う部分に前記尖点が形成されることを特徴とする請求項１９に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及びその製造方法に関する。より詳しくは、本発明は、ＤＲＡＭ装置及びその製造方法に関する。

【背景技術】

【0002】

ＤＲＡＭ装置の製造方法において、アクティブパターンの中央部上面に接触するビットライン構造物の側壁にスペーサ構造物を形成し、前記スペーサ構造物の間に形成され、前記アクティブパターンの各両縁部の上面に接触するコンタクトプラグを形成し、前記コンタクトプラグ上に電気的に接続されるキャパシタを形成する。

【0003】

前記ＤＲＡＭ装置が高集積化されることにつれ、前記スペーサ構造物間の間隔が狭くなるので、前記コンタクトプラグを形成する工程が難しくなっている。

【発明の概要】

【解決しようとする課題】

【0004】

本発明の目的は、改善した電気的特性を有する半導体装置を提供することである。

【0005】

本発明の他の目的は、改善した電気的特性を有する半導体装置を製造する方法を提供することである。

【課題を解決するための手段】

【0006】

前記目的を達成するための一実施形態による半導体装置は、基板上に形成されたアクティブパターンと、前記アクティブパターン上部に埋め立てられたゲート構造物と、前記アクティブパターン上に形成されたビットライン構造物と、前記基板の上面に平行な第１の方向への前記ビットライン構造物の側壁に形成され、絶縁性窒化物を含むスペーサ構造物と、前記ビットライン構造物に隣接した前記アクティブパターン上に形成され、前記スペーサ構造物と接触する下部コンタクトプラグとを含み、前記スペーサ構造物の前記第１の方向への断面の外側壁は、互いに会う２つの曲線を含み、前記２つの曲線が互いに会う部分には、尖点(sharp point)が形成されることを特徴とする。

【0007】

前記目的を達成するための他の実施形態による半導体装置は、基板上に形成されたアクティブパターンと、前記アクティブパターン上部に埋め立てられたゲート構造物と、前記アクティブパターン上に形成されたビットライン構造物と、前記基板の上面に平行な第１の方向への前記ビットライン構造物の側壁に形成され、絶縁性窒化物を含むスペーサ構造物と、前記ビットライン構造物に隣接した前記アクティブパターン上に形成され、前記スペーサ構造物と接触する下部コンタクトプラグとを含み、前記スペーサ構造物の前記第１の方向への断面は、その外側壁の勾配が不連続的に変わる尖点を含むことを特徴とする。

【0008】

前記目的を達成するための更に他の実施形態による半導体装置は、基板上に形成され、前記基板の上面に平行で互いに直交する第１及び第２の方向に沿って配置されたアクティブパターンと、前記アクティブパターンの側壁を覆う素子分離パターンと、前記アクティブパターン及び前記素子分離パターンの上部に埋め立てられ、前記第１の方向にそれぞれ延在し、前記第２の方向に沿って互いに離隔したゲート構造物と、前記第２の方向にそれぞれ延在し、前記第２の方向に配置された前記アクティブパターンの中央部上に形成され、前記第１の方向に沿って互いに離隔したビットライン構造物と、前記各ビットライン構造物の前記第１の方向への側壁に形成され、前記第１の方向に沿って順次積層された第１、第２、及び第３のスペーサを含むスペーサ構造物と、前記各アクティブパターンの各両縁部上に形成され、前記基板上面に垂直な垂直方向に沿って順次積層された下部コンタクトプラグ及び上部コンタクトプラグを含むコンタクトプラグ構造物と、前記コンタクトプラグ構造物上に形成されたキャパシタとを含み、前記第３のスペーサの前記第１の方向への断面の外側壁は、互いに会う２つの曲線を含み、前記２つの曲線が互いに会う部分には、尖点が形成されることを特徴とする。

【0009】

前記目的を達成するための一実施形態による半導体装置の製造方法において、基板上に、前記基板の上面に平行で互いに直交する第１及び第２の方向に沿って配置されたアクティブパターンを形成する。前記アクティブパターンの上部に埋め立てられ、前記第１の方向にそれぞれ延在するゲート構造物を、前記第２の方向に沿って互いに離隔して形成する。前記第２の方向に配置された前記アクティブパターン上に、前記第２の方向にそれぞれ延在するビットライン構造物を、前記第１の方向に沿って互いに離隔して形成する。前記ビットライン構造物の側壁に、スペーサ構造物をそれぞれ形成する。前記スペーサ構造物の間に、犠牲パターンを形成する。前記犠牲パターンの上部にイオンをドープする。前記犠牲パターンに対するエッチング工程を行って、前記第２の方向に沿って互いに離隔し、それぞれが対応する前記ゲート構造物の上面を露出させる第１の開口を形成する。前記第１の開口内にバリアパターンをそれぞれ形成する。前記犠牲パターンを除去して、それぞれが対応する前記アクティブパターンの上面を露出させる第２の開口を形成する。前記第２の開口内に、下部コンタクトプラグをそれぞれ形成する。

【0010】

前記他の目的を達成するための他の実施形態による半導体装置の製造方法において、基板上に、前記基板の上面に平行で、互いに直交する第１及び第２の方向に沿って配置されたアクティブパターンを形成する。前記アクティブパターンの上部に埋め立てられ、前記第１の方向にそれぞれ延在するゲート構造物を、前記第２の方向に沿って互いに離隔して形成する。前記第２の方向に配置された前記アクティブパターン上に、前記第２の方向にそれぞれ延在するビットライン構造物を、前記第１の方向に沿って互いに離隔して形成する。前記ビットライン構造物の側壁に、スペーサ構造物をそれぞれ形成する。前記スペーサ構造物の側壁に保護スペーサをそれぞれ形成する。前記保護スペーサの間に犠牲パターンを形成する。前記犠牲パターンに対するエッチング工程を行って、前記第２の方向に沿って互いに離隔して、それぞれが対応する前記ゲート構造物の上面及び前記保護スペーサを露出させる第１の開口を形成する。前記第１の開口により露出した前記保護スペーサ部分を除去する。前記第１の開口内に、バリアパターンをそれぞれ形成する。前記犠牲パターンを除去して、それぞれが対応する前記アクティブパターンの上面及び前記保護スペーサ部分を露出させる第２の開口を形成する。前記第２の開口により露出した前記保護スペーサ部分を除去する。前記第２の開口内に、下部コンタクトプラグをそれぞれ形成する。

【0011】

前記他の目的を達成するための更に他の実施形態による半導体装置の製造方法において、基板上に、前記基板の上面に平行であり、互いに直交する第１及び第２の方向に沿って配置されたアクティブパターンを形成する。前記アクティブパターンの上部に埋め立てられ、前記第１の方向にそれぞれ延在するゲート構造物を、前記第２の方向に沿って互いに離隔して形成する。前記第２の方向に配置された前記アクティブパターン上に、前記第２の方向にそれぞれ延在するビットライン構造物を、前記第１の方向に沿って互いに離隔して形成する。前記ビットライン構造物の側壁に、スペーサ構造物をそれぞれ形成する。前記スペーサ構造物の側壁に保護スペーサをそれぞれ形成する。前記保護スペーサの間に犠牲パターンを形成する。前記犠牲パターンの上部にイオンをドープする。前記犠牲パターンに対するエッチング工程を行って、前記第２の方向に沿って互いに離隔し、それぞれが対応する前記ゲート構造物の上面を露出させる第１の開口を形成する。前記第１の開口内に、バリアパターンをそれぞれ形成する。前記犠牲パターンを除去して、それぞれが対応する前記アクティブパターンの上面を露出させる第２の開口を形成する。前記第２の開口内に、下部コンタクトプラグをそれぞれ形成する。

【発明の効果】

【0012】

本発明による半導体装置の製造方法において、ビットライン構造物の側壁に形成されたスペーサ構造物の外側壁に保護スペーサを更に形成することで、下部コンタクトプラグ及びこれらの間を絶縁させるバリアパターンを形成するためのエッチング工程において、前記スペーサ構造物が除去されず、これにより、前記スペーサ構造物を過度に厚く形成する必要がない。また、前記保護スペーサは、以後に除去することができるので、前記バリアパターン及び/又は前記下部コンタクトプラグの形成のための開口の幅が増加して、これらを容易に形成することができる。

【図面の簡単な説明】

【0013】

【図1】図１は、一実施形態による半導体装置を説明するための平面図である。

【図2】図２は、図１のＡ－Ａ'線及び図Ｂ－Ｂ'線に沿う断面図である。

【図3】図３は、図２のＸ及びＹ領域に対する拡大断面図である。

【図4】図４は、図２のＸ及びＹ領域に対する拡大断面図である。

【図5】図５は、一実施形態による半導体装置の製造方法を説明するための平面図である。

【図6】図６は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図7】図７は、一実施形態による半導体装置の製造方法を説明するための平面図である。

【図8】図８は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図9】図９は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図10】図１０は、一実施形態による半導体装置の製造方法を説明するための平面図である。

【図11】図１１は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図12】図１２は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図13】図１３は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図14】図１４は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図15】図５は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図16】図１６は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図17】図１７は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図18】図１８は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図19】図１９は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図20】図２０は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図21】図２１は、一実施形態による半導体装置の製造方法を説明するための平面図である。

【図22】図２２は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図23】図２３は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図24】図２４は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図25】図２５は、一実施形態による半導体装置の製造方法を説明するための平面図である。

【図26】図２６は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図27】図２７は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図28】図２８は、一実施形態による半導体装置を説明するための断面図である。

【図29】図２９は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図30】図３０は、一実施形態による半導体装置を説明するための断面図である。

【図31】図３１は、一実施形態による半導体装置を説明するための断面図である。

【図32】図３２は、一実施形態による半導体装置を説明するための断面図である。

【図33】図３３は、一実施形態による半導体装置を説明するための平面図である。

【図34】図３４は、一実施形態による半導体装置を説明するための断面図である。

【図35】図３５は、一実施形態による半導体装置を説明するための断面図である。

【図36】図３６は、一実施形態による半導体装置の製造方法を説明するための平面図である。

【図37】図３７は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図38】図３８は、一実施形態による半導体装置の製造方法を説明するための平面図である。

【図39】図３９は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図40】図４０は、一実施形態による半導体装置の製造方法を説明するための平面図である。

【図41】図４１は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図42】図４２は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図43】図４３は、一実施形態による半導体装置の製造方法を説明するための平面図である。

【図44】図４４は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図45】図４５は、一実施形態による半導体装置の製造方法を説明するための平面図である。

【図46】図４６は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図47】図４７は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図48】図４８は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図49】図４９は、一実施形態による半導体装置の製造方法を説明するための平面図である。

【図50】図５０は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図51】図５１は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図52】図５２は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図53】図５３は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図54】図５４は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図55】図５５は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図56】図５６は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図57】図５７は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図58】図５８は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図59】図５９は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図60】図６０は、一実施形態による半導体装置の製造方法を説明するための平面図である。

【図61】図６１は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図62】図６２は、一実施形態による半導体装置を説明するための断面図である。

【図63】図６３は、一実施形態による半導体装置の製造方法を説明するための断面図である。

【図64】図６４は、一実施形態による半導体装置を説明するための断面図である。

【図65】図６５は、一実施形態による半導体装置を説明するための断面図である。

【発明を実施するための具体的な内容】

【0014】

以下、添付の図面を参照して、本発明の好適な実施形態による半導体装置及びその製造方法について詳細に説明する。本明細書において、物質、層(膜)、領域、パッド、電極、パターン、構造物、又は、工程が、「第１」、「第２」、及び/又は「第３」として言及される場合、このような部材を限定するためのことではなく、単に、各物質、層(膜)、領域、電極、パッド、パターン、構造物、及び工程を区分するためである。そこで、「第１」、「第２」、及び/又は「第３」は、各物質、層(膜)、領域、電極、パッド、パターン、構造物、及び工程について、それぞれ選択的に又は交換的に使用可能である。

【0015】

以下の発明の詳細な説明では、第１基板又は第２の基板の上面に平行な水平方向のうち、互いに直交する２つの方向をそれぞれ、第１及び第２の方向(D1、D2)と定義し、また、前記第１基板又は前記第２の基板の上面に平行であり、各第１及び第２の方向(D1、D2)と鋭角をなし、互いに直交する２つの方向をそれぞれ、第３及び第４の方向(D3、D4)と定義する。一方、前記第１基板又は前記第２の基板の上面に垂直な方向は、垂直方向と称する。

【0016】

図１は、一実施形態による半導体装置を説明するための平面図であり、図２は、図１のＡ－Ａ'線及び図Ｂ－Ｂ'線に沿う断面図であり、図３及び図４はそれぞれ、図２のＸ及びＹ領域に対する拡大断面図である。

【0017】

図１乃至図４に示しているように、前記半導体装置は、第１の基板１００上に形成された第１のアクティブパターン１０５、第１のゲート構造物１６０、第１のビットライン構造物３９５、第１のコンタクトプラグ構造物、及び第１のキャパシタ６４０とを含む。

【0018】

また、前記半導体装置は、更に、第１の素子分離パターン１１０、第１のスペーサ構造物４６５、第１のバリアパターン４８５、第１及び第２の絶縁パターン構造物２３５、５９０、第４及び第５の絶縁パターン４１０、４２０、及び金属シリサイドパターン５００を含む。

【0019】

第１の基板１００は、例えば、シリコン、ゲルマニウム、シリコン-ゲルマニウムなどのような半導体物質、又は、GaP、GaAs、GaSbなどのようなＩＩＩ-Ｖ族化合物を含む。他の実施形態によると、第１の基板１００は、ＳＯＩ(Silicon On Insulator)第１の基板、又は、ＧＯＩ(Germanium On Insulator)第１の基板である。

【0020】

第１のアクティブパターン１０５は、それぞれが第３の方向(D3)に延在し、第１及び第２の方向(D1、D2)に沿って互いに離隔して、複数形成される。第１のアクティブパターン１０５の側壁は、第１の素子分離パターン１１０により覆われる。第１のアクティブパターン１０５は、第１の基板１００と同様な物質を含み、第１の素子分離パターン１１０は、例えば、シリコン酸化物のような酸化物を含む。

【0021】

他の実施形態において、第１の下部コンタクトプラグ４７５の下に形成され、これに直接接触する第１のアクティブパターン１０５部分の上面は、第１の下部コンタクトプラグ４７５の下に形成されて、これに直接接触する第１の素子分離パターン１１０部分の上面よりも高い。

【0022】

図６を共に参照すると、第１のゲート構造物１６０は、第１のアクティブパターン１０５及び第１の素子分離パターン１１０の上部を貫通して、第１の方向(D1)に延在する第２のリセス内に形成される。第１のゲート構造物１６０は、前記第２のリセスの底面及び側壁に形成された第１のゲート絶縁パターン１３０、前記第２のリセスの底面及び下部側壁に形成された第１のゲート絶縁パターン１３０部分上に形成された第１のゲート電極１４０、及び第１のゲート電極１４０上に形成され、前記第２のリセスの上部を埋めるゲートマスク１５０を含む。

【0023】

第１のゲート絶縁パターン１３０は、例えば、シリコン酸化物のような酸化物を含み、第１のゲート電極１４０は、金属、金属窒化物、金属シリサイドなどを含み、ゲートマスク１５０は、例えば、シリコン窒化物のような絶縁性窒化物を含む。

【0024】

一実施形態において、第１のゲート構造物１６０は、第１の方向(D1)に沿って延在し、第２の方向(D2)に沿って互いに離隔して、複数形成される。

【0025】

図７及び図８を共に参照すると、絶縁膜構造物２３０を貫通して、第１のアクティブパターン１０５、第１の素子分離パターン１１０、及び第１のゲート構造物１６０に含まれたゲートマスク１５０の上面を露出させる第１の開口２４０が形成され、第１の開口２４０により、第１のアクティブパターン１０５の第３の方向(D3)への中央部の上面が露出する。

【0026】

一実施形態において、第１の開口２４０の底面は、第１の開口２４０により露出した第１のアクティブパターン１０５の上面よりも広い。これにより、第１の開口２４０は、第１のアクティブパターン１０５に隣接した第１の素子分離パターン１１０の上面も共に露出させる。また、第１の開口２４０は、第１のアクティブパターン１０５の上部、及びこれに隣接した第１の素子分離パターン１１０の上部を貫通し、これにより、第１の開口２４０の底面は、第１の開口２４０が形成されない第１のアクティブパターン１０５部分、すなわち、第１のアクティブパターン１０５の第３の方向(D3)への各両縁部の上面よりも低い。

【0027】

第１のビットライン構造物３９５は、第１の開口２４０又は第１の絶縁パターン構造物２３５上において、前記垂直方向に順次積層された第１の導電パターン２５５、第１のバリアパターン２６５、第２の導電パターン２７５、第１のマスク２８５、第１のエッチングストップパターン３６５、及び第１のキャップパターン３８５を含む。ここで、第１の導電パターン２５５、第１のバリアパターン２６５、及び第２の導電パターン２７５は、導電構造物を形成し、第１のマスク２８５、第１のエッチングストップパターン３６５、及び第１のキャップパターン３８５は、絶縁構造物を形成する。

【0028】

第１の導電パターン２５５は、例えば、不純物がドープされたポリシリコンを含み、第１のバリアパターン２６５は、例えば、チタン窒化物のような金属窒化物、又は、例えば、チタンシリコン窒化物のような金属シリコン窒化物を含み、第２の導電パターン２７５は、例えば、タングステンのような金属を含み、各第１のマスク２８５、第１のエッチングストップパターン３６５、及び第１のキャップパターン３８５は、例えば、シリコン窒化物のような絶縁性窒化物を含む。

【0029】

一実施形態において、第１のビットライン構造物３９５は、第１の基板１００上において、第２の方向(D2)に延在し、第１の方向(D1)に沿って互いに離隔して、複数形成される。

【0030】

第４及び第５の絶縁パターン４１０、４２０は、第１の開口２４０内に形成され、第１のビットライン構造物３９５の下部側壁に接触する。第４の絶縁パターン４１０は、例えば、シリコン酸化物のような酸化物を含み、第５の絶縁パターン４２０は、例えば、シリコン窒化物のような絶縁性窒化物を含む。

【0031】

第１の絶縁パターン構造物２３５は、第１のアクティブパターン１０５及び第１の素子分離パターン１１０上において、第１のビットライン構造物３９５の下に形成され、前記垂直方向に沿って順次積層された第１乃至第３の絶縁パターン２０５、２１５、２２５を含む。ここで、第１及び第３の絶縁パターン２０５、２２５は、例えば、シリコン酸化物のような酸化物を含み、第２の絶縁パターン２１５は、例えば、シリコン窒化物のような絶縁性窒化物を含む。

【0032】

前記第１のコンタクトプラグ構造物は、第１のアクティブパターン１０５及び第１の素子分離パターン１１０上において、前記垂直方向に沿って順次積層された第１の下部コンタクトプラグ４７５、金属シリサイドパターン５００、及び第１の上部コンタクトプラグ５５５を含む。

【0033】

第１の下部コンタクトプラグ４７５は、第１のアクティブパターン１０５の第３の方向(D3)への各両縁部の上面に接触する。一実施形態において、第１の下部コンタクトプラグ４７５は、第１のビットライン構造物３９５の間において、第２の方向(D2)に沿って互いに離隔して配置され、第２の方向(D2)に互いに隣接する第１の下部コンタクトプラグ４７５の間には、第１のバリアパターン４８５が形成される。

【0034】

一実施形態において、第１のバリアパターン４８５の第１の方向(D1)への幅は、下部に比べて上部がさらに大きくなく、前記垂直方向に沿って一定に維持される。ここで、第１のバリアパターン４８５は、例えば、シリコン窒化物のような絶縁性窒化物を含む。

【0035】

第１の下部コンタクトプラグ４７５は、例えば、不純物がドープされたポリシリコンを含み、金属シリサイドパターン５００は、例えば、チタンシリサイド、コバルトシリサイド、ニッケルシリサイドなどを含む。

【0036】

第１の上部コンタクトプラグ５５５は、第１の金属パターン５４５、及びこの下面を覆う第２のバリアパターン５３５を含む。第１の金属パターン５４５は、例えば、タングステンのような金属を含み、第２のバリアパターン５３５は、例えば、チタン窒化物のような金属窒化物を含む。

【0037】

一実施形態において、第１の上部コンタクトプラグ５５５は、各第１及び第２の方向(D1、D2)に沿って互いに離隔して、複数形成され、上部からすると、ハニカム状又は格子状に配列される。各第１の上部コンタクトプラグ５５５は、上面からすると、円状、楕円状、又は、多角状を有する。

【0038】

第１のスペーサ構造物４６５は、第１のビットライン構造物３９５の側壁、及び第４の絶縁パターン４１０の側壁を覆う第１のスペーサ４００、第４及び第５の絶縁パターン４１０、４２０の一部上において、第１のスペーサ４００の下部外側壁に形成された第１のエアスペーサ４３５、及び第１のエアスペーサ４３５の外側壁、第１の絶縁パターン構造物２３５の側壁、及び第４及び第５の絶縁パターン４１０、４２０の一部上面を覆う第３のスペーサ４４５を含む。

【0039】

一実施形態において、第３のスペーサ４４５の前記垂直方向への末端部の外側壁は、勾配が急激に変更する尖点(sharp point)を含む。

【0040】

一実施形態において、第３のスペーサ４４５の末端部の第１の方向(D1)への断面は、その外側壁が前記尖点で互いに会う２つの曲線を含む。

【0041】

一実施形態において、第３のスペーサ４４５の末端部の前記外側壁の勾配は、第１の基板１００の上面から前記垂直方向に遠ざかるほど、正の値を有し、逐次連続的に増加し、９０度になった後、負の値を有し、前記尖点で不連続的に急激に変更して、再度、正の値を有し、前記尖点から前記垂直方向に第１の基板１００上面から遠ざかるほど、正の値を有し、連続して増加する。

【0042】

他の実施形態において、第３のスペーサ４４５の末端部の前記外側壁の勾配は、第１の基板１００の上面から前記垂直方向に遠ざかるほど、正の値を有し、逐次連続的に増加し、前記尖点で不連続的に急激に変更して、以前よりもはるかに減少した正の値を有し、前記尖点から前記垂直方向に第１の基板１００の上面から遠ざかるほど、正の値を有し、連続して増加する。

【0043】

一実施形態において、前記第３のスペーサ４４５は、第１の下部コンタクトプラグ４７５及び第１のバリアパターン４８５と直接接触する。

【0044】

各第１及び第３のスペーサ４００、４４５は、例えば、シリコン窒化物のような絶縁性窒化物を含み、第１のエアスペーサ４３５は、空気を含む。

【0045】

第１のスペーサ構造物４６５は、第１及び第３のスペーサ４００,４４５、及び第１のエアスペーサ４３５を含む三重膜構造を備えることと示しているが、本発明は、これに限定されず、単一膜又は二重膜構造を含むこともできる。

【0046】

図２５及び図２６を共に参照すると、第２の絶縁パターン構造物５９０は、第１の上部コンタクトプラグ５５５、第１のビットライン構造物３９５に含まれた前記絶縁構造物の一部、及び第１及び第３のスペーサ４００、４４５の一部を貫通して、上部からすると、第１の上部コンタクトプラグ５５５を取り囲む第６の開口５６０の内壁に形成された第６の絶縁パターン５７０、及び第６の絶縁パターン５７０上に形成され、第６の開口５６０の残りの部分を埋める第７の絶縁パターン５８０を含む。ここで、第１のエアスペーサ４３５の上端は、第６の絶縁パターン５７０により閉じられる。

【0047】

第６及び第７の絶縁パターン５７０、５８０は、例えば、シリコン窒化物のような絶縁性窒化物を含む。

【0048】

後述するように、前記半導体装置の製造方法において、第１の下部コンタクトプラグ４７５の間に形成される第１のバリアパターン４８５は、前記垂直方向に沿って、下部から上部に逐次増加する幅を有する代わりに、一定の値を有し、これにより、第１のバリアパターン４８５が一方に傾くか、崩れる現象を発生しない。

【0049】

また、前記半導体装置の製造方法において、第１のアクティブパターン１０５の各両縁部の上面に接触する第１の下部コンタクトプラグ４７５は、これに隣接する他の導電構造物と接触しないように形成され、これにより、第１の下部コンタクトプラグ４７５と他の導電構造物の間の電気的ショート現象が防止される。

【0050】

図５乃至図２７は、一実施形態に係る半導体装置の製造方法を説明するための平面図及び断面図である。具体的に、図５、図７、図１０、図２１及び図２５は、平面図であり、図６、図８～図９、図１１～図１３、図１６～図１７、図１９及び図２２は、対応する平面図のＡ－Ａ'線、Ｂ－Ｂ'線、及びＣ－Ｃ'線に沿う断面図であり、図２３～図２４及び図２６～図２７は、対応する平面図のＡ－Ａ'線、及びＢ－Ｂ'線に沿う断面図であり、図１４及び図２０は、対応する各平面図のＸ領域に対する拡大断面図であり、図１５及び図１８は、対応する各平面図のＹ領域に対する拡大断面図である。

【0051】

図５及び図６に示しているように、第１の基板１００の上部を除去して、第１のリセスを形成し、これにより、第１の基板１００上に、第１のアクティブパターン１０５が定義される。

【0052】

以後、前記第１のリセスを埋める第１の素子分離パターン１１０を形成し、これにより、第１のアクティブパターン１０５の側壁は、第１の素子分離パターン１１０により覆われる。

【0053】

以後、第１の基板１００上に形成された第１のアクティブパターン１０５及び第１の素子分離パターン１１０を部分的にエッチングして、第１の方向(D1)に延在する第２のリセスを形成した後、前記第２のリセス内に、第１のゲート構造物１６０を形成する。一実施形態において、第１のゲート構造物１６０は、第１の方向(D1)に沿って延在し、第２の方向(D2)に沿って互いに離隔して、複数形成される。

【0054】

図７及び図８に示しているように、第１のアクティブパターン１０５、第１の素子分離パターン１１０、及び第１のゲート構造物１６０上に、第１の絶縁膜構造物２３０を形成する。第１の絶縁膜構造物２３０は、順次積層された第１乃至第３の絶縁膜２００、２１０、２２０を含む。

【0055】

以後、第１の絶縁膜構造物２３０をパターニングし、これをエッチングマスクとして用いて、下部の第１のアクティブパターン１０５、第１の素子分離パターン１１０、及び第１のゲート構造物１６０に含まれたゲートマスク１５０を部分的にエッチングすることで、第１の開口２４０を形成する。一実施形態において、前記エッチング工程後に残留する第１の絶縁膜構造物２３０は、上部からすると、円状又は楕円状を有し、第１の基板１００上において、第１及び第２の方向(D1、D2)に沿って互いに離隔して、複数形成される。ここで、各第１の絶縁膜構造物２３０は、第１の方向(D1)に互いに隣接する第１のアクティブパターン１０５の互いに対向する第３の方向(D3)への末端と前記垂直方向に重なる。

【0056】

図９に示しているように、第１の絶縁膜構造物２３０、及び第１の開口２４０により露出した第１のアクティブパターン１０５、第１の素子分離パターン１１０及び第１のゲート構造物１６０上に、第１の導電膜２５０、第１のバリア膜２６０、第２の導電膜２７０、及び第１のマスク膜２８０を順次積層し、第１の導電膜２５０、第１のバリア膜２６０。及び第２の導電膜２７０は、導電構造物膜を形成する。ここで、第１の導電膜２５０は、第１の開口２４０を埋める。

【0057】

図１０及び図１１に示しているように、第１のマスク膜２８０上に、第１のエッチングストップ膜及び第１のキャップ膜を順次積層した後、前記第１のキャップ膜をエッチングして、第１のキャップパターン３８５を形成し、これをエッチングマスクとして用いて、前記第１のエッチングストップ膜、第１のマスク膜２８０、第２の導電膜２７０、第１のバリア膜２６０、及び第１の導電膜２５０を順次エッチングする。

【0058】

一実施形態において、第１のキャップパターン３８５は、第２の方向(D2)に延在し、第１の方向(D1)に沿って互いに離隔して、複数形成される。

【0059】

前記エッチング工程を行うことで、第１の開口２４０上には、順次積層された第１の導電パターン２５５、第１のバリアパターン２６５、第２の導電パターン２７５、第１のマスク２８５、第１のエッチングストップパターン３６５、及び第１のキャップパターン３８５が形成され、第１の開口２４０外の第１の絶縁膜構造物２３０の第２の絶縁膜２１０上には、順次積層された第３の絶縁パターン２２５、第１の導電パターン２５５、第１のバリアパターン２６５、第２の導電パターン２７５、第１のマスク２８５、第１のエッチングストップパターン３６５、及び第１のキャップパターン３８５が形成される。

【0060】

以下では、順次積層された第１の導電パターン２５５、第１のバリアパターン２６５、第２の導電パターン２７５、第１のマスク２８５、第１のエッチングストップパターン３６５、及び第１のキャップパターン３８５をいずれも、第１のビットライン構造物３９５と称する。ここで、第１の導電パターン２５５、第１のバリアパターン２６５、及び第２の導電パターン２７５は、導電構造物を形成し、第１のマスク２８５、第１のエッチングストップパターン３６５、及び第１のキャップパターン３８５は、絶縁構造物を形成する。一実施形態において、第１のビットライン構造物３９５は、第１の基板１００上において、第２の方向(D2)に延在し、第１の方向(D1)に沿って互いに離隔して、複数形成される。

【0061】

図１２に示しているように、第１のビットライン構造物３９５が形成された第１の基板１００上に、第１のスペーサ膜を形成した後、前記第１のスペーサ膜上に、第４及び第５の絶縁膜を順次形成する。

【0062】

前記第１のスペーサ膜は、第２の絶縁膜２１０上に形成された第１のビットライン構造物３９５部分の下の第３の絶縁パターン２２５の側壁も覆い、前記第５の絶縁膜は、第１の開口２４０の残りの部分を埋める。

【0063】

以後、エッチング工程により、前記第４及び第５の絶縁膜をエッチングする。一実施形態において、前記エッチング工程は、例えば、リン酸(H2PO3)、SC1、及びフッ酸(HF)をエッチング液として用いるウエットエッチング工程により行われ、前記第４及び第５の絶縁膜のうち、第１の開口２４０内に形成された部分を除いた残りの部分は、全て除去される。これにより、前記第１のスペーサ膜の表面の殆ど、すなわち、第１の開口２４０内に形成された部分の他の前記第１のスペーサ膜部分が全て露出し、第１の開口２４０内に残留する前記第４及び第５の絶縁膜部分はそれぞれ、第４及び第５の絶縁パターン４１０、４２０を形成する。

【0064】

以後、前記露出した第１のスペーサ膜の表面及び第１の開口２４０内に形成された第４及び第５の絶縁パターン４１０、４２０上に、第２のスペーサ膜を形成した後、これを異方性エッチングして、第１のビットライン構造物３９５の側壁を覆う第２のスペーサ４３０を、前記第１のスペーサ膜の表面、及び第４及び第５の絶縁パターン４１０、４２０上に形成する。

【0065】

以後、第１のキャップパターン３８５及び第２のスペーサ４３０をエッチングマスクとして用いるドライエッチング工程を行って、第１のアクティブパターン１０５の上面を露出させる第２の開口４４０を形成し、第２の開口４４０により、第１の素子分離パターン１１０の上面、及びゲートマスク１５０の上面も露出される。

【0066】

前記ドライエッチング工程により、第１のキャップパターン３８５の上面及び第２の絶縁膜２１０の上面に形成された前記第１のスペーサ膜部分が除去され、これにより、第１のビットライン構造物３９５の側壁を覆う第１のスペーサ４００が形成される。また、前記ドライエッチング工程において、第１及び第２の絶縁膜２００、２１０も部分的に除去されて、第１のビットライン構造物３９５の下にそれぞれ、第１及び第２の絶縁パターン２０５、２１５として残留する。第１のビットライン構造物３９５の下に順次積層された第１乃至第３の絶縁パターン２０５、２１５、２２５は、第１の絶縁パターン構造物２３５を形成する。

【0067】

図１３乃至図１５に示しているように、第１のキャップパターン３８５の上面、第２のスペーサ４３０の外側壁、第４及び第５の絶縁パターン４１０、４２０の上面一部、及び第２の開口４４０により露出した第１のアクティブパターン１０５、第１の素子分離パターン１１０及びゲートマスク１５０の上面に、第３のスペーサ膜及び第１の保護スペーサ膜を順次形成する。

【0068】

以後、前記第３のスペーサ膜及び第１の保護スペーサ膜に対するドライエッチング工程を行って、第１のビットライン構造物３９５の側壁を覆う第３のスペーサ４４５及び第１の保護スペーサ４５０を形成する。ここで、第１のアクティブパターン１０５の上面を露出させる第２の開口４４０が再度形成される。

【0069】

一実施形態において、第１の保護スペーサ４５０は、以後に形成される第１の犠牲膜に対して、高いエッチング選択比を有する物質、例えば、チタン窒化物(TiN)のような金属窒化物、又は、シリコン酸炭化物(SiOC)、シリコン酸炭窒化物(SiOCN)などのような低誘電物質を含む。

【0070】

一方、第１のビットライン構造物３９５の側壁に前記水平方向に沿って順次積層された第１乃至第３のスペーサ４００、４３０、４４５は、第１の予備スペーサ構造物４６０とも称する。

【0071】

図１６に示しているように、第２の開口４４０を埋める第１の犠牲膜を、第１の基板１００上に十分な高さで形成した後、第１のキャップパターン３８５の上面が露出するまで、その上部を平坦化し、第２の開口４４０内に、第１の犠牲パターン４８０を形成する。

【0072】

一実施形態において、第１の犠牲パターン４８０は、第２の方向(D2)に延在し、第１の方向(D1)に沿って、第１のビットライン構造物３９５により互いに離隔して、複数形成される。第１の犠牲パターン４８０は、例えば、シリコン酸化物のような酸化物、又は炭素(C)を含む有機物を含む。

【0073】

以後、第１の犠牲パターン４８０に対するイオン注入(ion implantation)工程を行って、第１の犠牲パターン４８０の上部に、例えば、ヘリウム(He)イオンのようなイオンをドープし、これにより、第１の犠牲パターン４８０の上部には、相対的にエッチングに強いイオン含有部４８０ａが形成される。

【0074】

図１７及び図１８に示しているように、第１の方向(D1)にそれぞれ延在し、第２の方向(D2)に互いに離隔した複数の第３の開口を含む第２のマスク(図示せず)を、第１のキャップパターン３８５、第１の犠牲パターン４８０、及び第１の予備スペーサ構造物４６０上に形成し、これをエッチングマスクとして用いるエッチング工程を行って、第１の犠牲パターン４８０をエッチングする。

【0075】

前記各第３の開口は、前記垂直方向に第１のゲート構造物１６０に重なる。前記エッチング工程を行うことによって、第１の基板１００上には、第１のビットライン構造物３９５の間に、第１の保護スペーサ４５０及び第１のゲート構造物１６０の上面を露出させる第４の開口が形成される。

【0076】

第１の犠牲パターン４８０の上部には、ヘリウム(He)がドープされたイオン含有部４８０ａが形成されるので、前記第４の開口を形成するエッチング工程において、第１の犠牲パターン４８０の上部が過度にエッチングされず、これにより、前記第４の開口上部の第１の方向(D1)への幅が過度に大きくなるボーイング(bowing)現象を防止することができる。

【0077】

また、第１の保護スペーサ４５０は、第１の犠牲パターン４８０に対して、高いエッチング選択比を有する物質を含むので、前記エッチング工程において、第３のスペーサ４４５を保護して除去されないようにする。これにより、前記エッチング工程において、第３のスペーサ４４５が部分的に除去されることを懸念して、第３のスペーサ４４５を不要に厚く形成する必要がない。

【0078】

前記第２のマスクを除去した後、前記第４の開口により露出した第１の保護スペーサ４５０部分を、例えばウエットエッチング工程により除去することができ、これにより、前記第４の開口の第１の方向(D1)への幅が広がる。但し、場合によって、前記第４の開口によって露出した第１の保護スペーサ４５０部分は、除去されないこともある。

【0079】

以後、前記第４の開口を埋める第１のバリア膜を十分な高さで形成し、第１のキャップパターン３８５、第１の犠牲パターン４８０、及び第１の予備スペーサ構造物４６０の上面が露出するまで、その上部を平坦化する。これにより、前記第１のバリア膜は、第１のビットライン構造物３９５の間において、第２の方向(D2)に沿って、互いに離隔した複数の第１のバリアパターン４８５に変換される。

【0080】

前述したように、前記第４の開口により露出した第１の保護スペーサ４５０部分を除去した場合、前記第４の開口の第１の方向(D1)への幅が広がるので、前記第４の開口内に前記第１のバリア膜を形成する工程がより容易に行われる。

【0081】

また、前述したように、第１の犠牲パターン４８０の上部にイオン含有部４８０ａを形成することで、前記第４の開口形成において、その上部にボーイング現象が発生しないので、第１のバリアパターン４８５の上部の第１の方向(D1)への幅が厚く形成されない。すなわち、第１のバリアパターン４８５の第１の方向(D1)への幅は、下部に比べて上部が更に大きくなく、前記垂直方向に沿って一定に維持される。そこで、第１のバリアパターン４８５が一方に傾くか、崩れる現象を防止することができる。

【0082】

一実施形態において、第１のバリアパターン４８５は、前記垂直方向に第１のゲート構造物１６０に重なる。

【0083】

一方、第１のビットライン構造物３９５の間において、第２の方向(D2)に延在する第１の犠牲パターン４８０が、第１のバリアパターン４８５により第２の方向(D2)に沿って互いに離隔する複数の部分に分離される。

【0084】

図１９及び図２０に示しているように、第１の犠牲パターン４８０を除去して、第１のアクティブパターン１０５、第１の素子分離パターン１１０、及び第１の保護スペーサ４５０を露出させる第５の開口４４３を形成する。

【0085】

以後、第５の開口４４３により露出した第１の保護スペーサ４５０部分を、例えば、ウエットエッチング工程で除去し、これにより、第５の開口４４３の第１の方向(D1)への幅が広がる。前記ウエットエッチング工程は、第１のアクティブパターン１０５に含まれたシリコン(Si)に対して高いエッチング選択比を有するエッチング液を用いて行われる。

【0086】

但し、場合によって、第５の開口４４３により露出した第１の保護スペーサ４５０部分は、除去されない。

【0087】

一実施形態において、第５の開口４４３により露出した第１の素子分離パターン１１０を部分的に除去するウエットエッチング工程を更に行うことができ、これにより、第５の開口４４３により露出した第１のアクティブパターン１０５の表面積が増加する。前記追加のウエットエッチング工程により、第５の開口４４３は、前記垂直方向へ広がり、これにより、第５の開口４４３により露出した第１のアクティブパターン１０５の上面は、第５の開口４４３により露出した第１の素子分離パターン１１０の上面よりも高く形成される。

【0088】

図２１及び図２２に示しているように、第５の開口４４３を埋める第１の下部コンタクトプラグ４７５を形成する。

【0089】

前述したように、第５の開口４４３により露出した第１の保護スペーサ４５０部分を除去した場合は、第５の開口４４３の第１の方向(D1)への幅が広がったので、第１の下部コンタクトプラグ４７５の形成において、その内部にボイド(void)が形成されない。

【0090】

一実施形態において、第５の開口４４３により露出した第１のアクティブパターン１０５をシードとして用いたエピタキシャル成長(epitaxial growth)工程により、第１の下部コンタクトプラグ４７５を形成する。前記エピタキシャル成長工程は、下部から上部に進行するので、第１の下部コンタクトプラグ４７５内には、ボイドが形成されないか、小さな体積を有するように形成される。

【0091】

以後、第１のキャップパターン３８５の上面が露出するまで、第１の下部コンタクトプラグ４７５に対して平坦化工程を行う。前記平坦化工程は、例えば、化学機械研磨(CMP)工程及び/又はエッチバック工程を含む。

【0092】

他の実施形態において、第１の下部コンタクトプラグ４７５は、例えば、化学気相蒸着(CVD)工程、原子層蒸着(ALD)工程などのような蒸着工程を行って、第５の開口４４３を埋める第１の下部コンタクトプラグ膜を形成した後、第１のキャップパターン３８５の上面が露出するまで、前記第１の下部コンタクトプラグ膜に対して平坦化工程を行うことで形成される。

【0093】

また、他の実施形態において、第１の下部コンタクトプラグ４７５は、前記エピタキシャル成長工程により下部を形成した後、前記下部上に、前記蒸着工程及び平坦化工程を行って形成されることもできる。

【0094】

一実施形態において、第１の下部コンタクトプラグ４７５に対して、例えば、レーザアニーリング(Melting Laser Annealing: MLA)工程のような熱処理工程を更に行うことで、内部に形成されるボイドを除去することができる。

【0095】

図２３に示しているように、第１の下部コンタクトプラグ４７５の上部を除去する。これにより、第１の下部コンタクトプラグ４７５の上面は、第１乃至第３のスペーサ４００、４３０、４４５の最上面よりも低くなる。

【0096】

以後、第１の下部コンタクトプラグ４７５の上面に、金属シリサイドパターン５００を形成する。一実施形態において、金属シリサイドパターン５００は、第１のキャップパターン３８５、第１のバリアパターン４８５、及び第１の下部コンタクトプラグ４７５上に、第１の金属膜を形成し熱処理した後、前記第１の金属膜中から未反応部分を除去することで形成される。

【0097】

図２４に示しているように、第１のキャップパターン３８５、第１のバリアパターン４８５、金属シリサイドパターン５００、及び第１の下部コンタクトプラグ４７５上に、第２のバリア膜５３０を形成した後、第２のバリア膜５３０上に、第１のビットライン構造物３９５の間の空間を埋める第２の金属膜５４０を形成する。

【0098】

以後、第２の金属膜５４０の上部に対する平坦化工程を更に行うこともできる。前記平坦化工程は、例えば、化学機械研磨(CMP)工程及び/又はエッチバック工程を含む。

【0099】

図２５及び図２６に示しているように、第２の金属膜５４０及び第２のバリア膜５３０をパターニングすることで、第１の上部コンタクトプラグ５５５を形成し、第１の上部コンタクトプラグ５５５の間には、第６の開口５６０が形成される。

【0100】

第６の開口５６０は、第２の金属膜５４０及び第２のバリア膜５３０のみならず、第１のキャップパターン３８５、第１のバリアパターン４８５、及び第１の予備スペーサ構造物４６０も部分的に除去することで形成される。

【0101】

第１の上部コンタクトプラグ５５５は、第１の金属パターン５４５及びこの下面を覆う第２のバリアパターン５３５を含む。一実施形態において、第１の上部コンタクトプラグ５５５は、上部からすると、円状、楕円状、多角状、角が丸めた多角状などの形状を有し、第１及び第２の方向(D1、D2)に沿って、例えばハニカムパターンで配列される。

【0102】

一方、第１の基板１００上に順次積層された第１の下部コンタクトプラグ５７５、金属シリサイドパターン５００、及び第１の上部コンタクトプラグ５５５は、第１のコンタクトプラグ構造物を形成する。

【0103】

図２７に示しているように、第６の開口５６０により露出した第１の予備スペーサ構造物４６０に含まれた第２のスペーサ４３０を除去して、エアギャップを形成し、第６の開口５６０の底面及び側壁に第６の絶縁パターン５７０を形成した後、第６の開口５６０の残りの部分を埋める第７の絶縁パターン５８０を形成する。

【0104】

第６及び第７の絶縁パターン５７０、５８０は、第２の絶縁パターン構造物５９０を形成する。

【0105】

第６の絶縁パターン５７０により前記エアギャップの上端が覆われ、これにより、第１のエアスペーサ４３５が形成される。第１のスペーサ４００、第１のエアスペーサ４３５、及び第３のスペーサ４４５は、第１のスペーサ構造物４６５を形成する。

【0106】

再度、図１乃至図４を参照すると、第１の上部コンタクトプラグ５５５の上面と接触する第１のキャパシタ６４０を形成する。

【0107】

すなわち、第１の上部コンタクトプラグ５５５及び第２の絶縁パターン構造物５９０上に、第２のエッチングストップパターン６００及びモールド膜(図示しない)を順次形成し、これらを部分的にエッチングして、第１の上部コンタクトプラグ５５５の上面を部分的に露出させる第７の開口を形成する。

【0108】

第１の上部コンタクトプラグ５５５をそれぞれ露出させる前記第７の開口は、第１の上部コンタクトプラグ５５５の配列によって、上部からすると、ハニカム形状又は格子形状に配列されるように形成される。

【0109】

以後、前記第７の開口内に、例えば、ピラー形状の第１の下部電極６１０を形成し、前記モールド膜を除去した後、第１の下部電極６１０及び第２のエッチングストップパターン６００上に、第１の誘電膜６２０及び第１の上部電極６３０を形成する。順次積層された第１の下部電極６１０、第１の誘電膜６２０、及び第１の上部電極６３０は、第１のキャパシタ６４０を形成する。

【0110】

但し、第１の下部電極６１０は、前記第７の開口内にシリンダ形状を有するように形成されることもできる。

【0111】

以後、第１のキャパシタ６４０上に上部配線を更に形成することで、前記半導体装置の製造が完成する。

【0112】

前記半導体装置の製造方法において、第１のビットライン構造物３９５の側壁に、予備スペーサ構造物４６０及び第１の保護スペーサ４５０を形成し、以後、第１のビットライン構造物３９５の間に、第１の犠牲パターン４８０を形成し、第１の犠牲パターン４８０を部分的に除去して、前記第４の開口を形成した後、前記第４の開口内に、第１のバリアパターン４８５を形成する。また、第１の犠牲パターン４８０の残りの部分を除去して、前記第５の開口を形成した後、前記第５の開口内に、第１の下部コンタクトプラグ４７５を形成する。

【0113】

第１の保護スペーサ４５０は、第１の犠牲パターン４８０に対して、高いエッチング選択比を有する物質を含み、これにより、前記各第４及び第５の開口を形成するエッチング工程において、予備スペーサ構造物４６０を保護して除去されないようにすることができる。そこで、前記エッチング工程において、予備スペーサ構造物４６０が除去されることを懸念して、過度に厚い厚さで形成する必要がない。

【0114】

また、第１の保護スペーサ４５０は、前記各第４及び第５の開口を形成した後には、例えば、ウエットエッチング工程により除去し、この場合、前記各第４及び第５の開口の幅が増加して、これらの内に第１のバリアパターン４８５及び第１の下部コンタクトプラグ４７５を形成する工程が容易に行われる。

【0115】

一方、第１の犠牲パターン４８０を形成する代わりに、例えば、第１のビットライン構造物３９５の間に第１の下部コンタクトプラグ４７５を形成し、エッチング工程により、これを部分的に除去して開口を形成した後、前記開口内に第１のバリアパターン４８５を形成する場合は、前記エッチング工程において、第１の下部コンタクトプラグ４７５が所望する水準で除去されず、隣接する導電構造物との電気的ショート現象が発生することもある。しかし、一実施形態において、絶縁物質を含む第１の犠牲パターン４８０を形成し、これを除去して、前記各第４及び第５の開口を形成した後、前記第５の開口内に第１の下部コンタクトプラグ４７５を形成するので、第１の犠牲パターン４８０が所望する水準で除去されなくても、第１の下部コンタクトプラグ４７５とこれに隣接する導電構造物との電気的ショート現象は、発生しない。

【0116】

更に、第１の犠牲パターン４８０の上部に対する前記イオン注入工程により、イオン含有部４８０ａを形成することで、第１の犠牲パターン４８０の上部がエッチング工程に対して強化され、これにより、前記第４の開口の形成において、前記第４の開口の上部が下部に比べて広い幅を有するように形成されるボーイング現象が発生しない。そこで、前記第４の開口内に形成される第１のバリアパターン４８５が傾くか、崩れることを防止することができる。

【0117】

図２８は、一実施形態による半導体装置を説明するための断面図である。前記半導体装置は、一部構成要素を除き、図１乃至図４で説明した半導体装置と同様である。これにより、同一の構成要素には、同一の図面符号を付し、これらに対する重複した説明は、省略する。

【0118】

図２８に示しているように、第４のスペーサ４９０が更に形成され、第４のスペーサ４９０は、第１のビットライン構造物３９５の上部側壁に形成された第１のスペーサ４００部分の外側壁に形成され、第１のエアスペーサ４３５の上端及び第３のスペーサ４４５の上面を覆う。第４のスペーサ４９０は、例えば、シリコン窒化物のような絶縁性窒化物を含む。

【0119】

図２９は、一実施形態による半導体装置の製造方法を説明するための断面図である。前記半導体装置の形成方法は、図５乃至図２７、及び図１乃至４で説明した工程と同様な工程を含むので、重複した説明は、省略する。

【0120】

図２９を参照すると、図２３で説明した工程と同様な工程を行う。

【0121】

但し、第１の下部コンタクトプラグ４７５の上部を除去して、第１のビットライン構造物３９５の側壁に形成された第１の予備スペーサ構造物４６０の上部を露出させた後、露出した第１の予備スペーサ構造物４６０の第２及び第３のスペーサ４３０、４４５の上部を除去する。

【0122】

以後、第１の下部コンタクトプラグ４７５の上部を更に除去する。これにより、第１の下部コンタクトプラグ４７５の上面は、第２及び第３のスペーサ４３０、４４５の最上面も低くなる。

【0123】

以後、第１のビットライン構造物３９５、第１の予備スペーサ構造物４６０、第１のバリアパターン４８５、及び第１の下部コンタクトプラグ４７５上に、第４のスペーサ膜を形成し、これを異方性エッチングすることで、第１のビットライン構造物３９５の第１の方向(D1)への各両側壁に形成された第１の予備スペーサ構造物４６０の上部を覆う第４のスペーサ４９０を形成し、これにより、第１の下部コンタクトプラグ４７５の上面が露出する。

【0124】

以後、前記露出した第１の下部コンタクトプラグ４７５の上面に、金属シリサイドパターン５００を形成する。

【0125】

図３０乃至図３２は、一実施形態による半導体装置を説明するための断面図である。前記半導体装置は、一部構成要素を除き、図１乃至図４で説明した半導体装置と同様である。これにより、同一の構成要素には、同一の図面符号を付し、これらに関する重複した説明は、省略する。

【0126】

図３０に示しているように、第３のスペーサ４４５の外側壁に、第１の保護スペーサ４５０が更に形成され、第１の保護スペーサ４５０は、第１の下部コンタクトプラグ４７５に接触する。

【0127】

これは、図１９及び図２０で説明した工程を行うことにおいて、第５の開口４４３により露出した第１の保護スペーサ４５０部分を除去しないことで具現される。

【0128】

図３１に示しているように、第３のスペーサ４４５の外側壁に、第１の保護スペーサ４５０が更に形成され、第１の保護スペーサ４５０は、第１のバリアパターン４８５に接触する。

【0129】

これは、図１６及び図１７で説明した工程を行うことにおいて、前記第４の開口により露出した第１の保護スペーサ４５０部分を除去しないことで具現される。

【0130】

図３２に示しているように、前記半導体装置は、第５の絶縁パターン４２０を含まず、これにより、第１の開口２４０内には、第４の絶縁パターン４１０が形成される。

【0131】

これは、図１２で説明した工程において、前記第１のスペーサ膜上に前記第４及び第５の絶縁膜を順次形成する代わりに、前記第１のスペーサ膜上に、前記第５の絶縁膜を除いた前記第４の絶縁膜を形成し、これに対するエッチング工程を行うことで具現される。ここで、前記第４の絶縁膜は、第１の開口２４０を埋めるように形成される。

【0132】

図３３乃至図３５は、一実施形態による半導体装置を説明するための平面図及び断面図である。具体的に、図３３は、平面図であり、図３４は、図３３のＡ－Ａ'線に沿う断面図であり、図３５は、図３３のＢ－Ｂ'線に沿う断面図である。

【0133】

前記半導体装置は、図１乃至図４で説明した半導体装置と同様な構成要素を含むので、これらに関する重複した説明は、省略する。

【0134】

図３３乃至図３５に示しているように、前記半導体装置は、第２の基板１１００上に形成された第２のアクティブパターン１１０５、第２のゲート構造物１１７０、第１の導電性埋立パターン１２００、第２のビットライン構造物１３５５、第２のコンタクトプラグ構造物、及び第２のキャパシタ１５７０を含む。

【0135】

また、前記半導体装置は、更に、素子分離構造物１１１０、第２のスペーサ構造物１３９５、第１及び第２のオミックコンタクトパターン１１０９、１４５０、第２のバリアパターン１４２０、第１及び第２のパッド１１２０、１１６０、第４の絶縁パターン構造物１５２０、及び第４のエッチングストップ膜１５３０を含む。

【0136】

第２のアクティブパターン１１０５及び素子分離構造物１１１０は、図１乃至図４における第１のアクティブパターン１０５及び第１の素子分離パターン１１０にそれぞれ対応する。

【0137】

但し、素子分離構造物１１１０は、第２及び第３の素子分離パターン１１１２、１１１４を含む。一実施形態において、第２の素子分離パターン１１１２は、第４の方向(D4)に延在し、第１の方向(D1)に沿って互いに離隔して、複数形成される。また、第３の素子分離パターン１１１４は、第１の方向(D1)に延在して、第１の方向(D1)に配置された第２の素子分離パターン１１１２に接続され、第２の方向(D2)に沿って互いに離隔して、複数形成される。

【0138】

一実施形態において、第２のアクティブパターン１１０５は、第４の方向(D4)に一定の長さだけ延在し、第３の素子分離パターン１１１４により、第４の方向(D4)に離隔して、複数形成される。また、第２のアクティブパターン１１０５は、第２の素子分離パターン１１１２により、第１の方向(D1)に互いに離隔して、複数形成される。これにより、第１の方向(D1)に配置された第２のアクティブパターン１１０５は、第１の方向(D1)に沿って並べる。すなわち、第１の方向(D1)に配置された第２のアクティブパターン１１０５の互いに対応する第４の方向(D4)への末端は、第１の方向(D1)に沿って並べる。

【0139】

第２のアクティブパターン１１０５は、第２の基板１１００と同様な物質を含み、各第２及び第３の素子分離パターン１１１２、１１１４は、例えば、シリコン酸化物のような酸化物を含む。一方、第２のアクティブパターン１１０５の上部には、例えば、ｎ型不純物又はｐ型不純物を含む不純物領域１１０７が形成される。

【0140】

第１のパッド１１２０は、第２のアクティブパターン１１０５及び素子分離構造物１１１０上に形成され、第１及び第２の方向(D1、D2)に沿って互いに離隔して、複数形成される。第１のパッド１１２０は、例えば、シリコン酸化物のような酸化物を含む。

【0141】

第２のゲート構造物１１７０は、図１乃至図４の第１のゲート構造物１６０に対応する。

【0142】

但し、第２のゲート構造物１１７０は、第２のアクティブパターン１１０５及び素子分離構造物１１１０の上部、及び第１のパッド１１２０を貫通して、第１の方向(D1)に延在する。第２のゲート構造物１１７０は、第２の基板１１００の上面に垂直な垂直方向に沿って、順次積層された第３の導電パターン１１５０、第４の導電パターン１１５５、及び第２のキャップパターン１１６５を含み、これらの側壁及び第３の導電パターン１１５０の下面は、第２のゲート絶縁パターン１１４０により覆われる。但し、第２のキャップパターン１１６５の上部側壁の一部は、第２のゲート絶縁パターン１１４０により覆われない。第３及び第４の導電パターン１１５０、１１５５は、第２のゲート電極を形成する。

【0143】

第２のゲート絶縁パターン１１４０は、例えば、シリコン酸化物のような酸化物を含み、第３の導電パターン１１５０は、例えば、金属、金属窒化物、金属シリサイドなどを含み、第４の導電パターン１１５５は、例えば、ｎ型不純物又はｐ型不純物がドープされたポリシリコンを含み、第２のキャップパターン１１６５は、例えば、シリコン窒化物のような絶縁性窒化物を含む。

【0144】

一実施形態において、第２のゲート構造物１１７０は、第１の方向(D1)に沿って延在し、第２の方向(D2)に沿って互いに離隔して、複数形成される。ここで、１つの第２のアクティブパターン１１０５の上部には、第２の方向(D2)に互いに離隔した２つの第２のゲート構造物１１７０が貫通する。これにより、第４の方向(D4)に延在した第２のアクティブパターン１１０５は、第２の方向(D2)に互いに隣接する２つの第２のゲート構造物１１７０の間に形成された中央部、及び各第２のゲート構造物１１７０と第３の素子分離パターン１１１４の間に形成された末端部を含む。

【0145】

一実施形態において、第２のゲート構造物１１７０の下面の高さは、素子分離構造物１１１０の下面の高さよりも高い。

【0146】

第２のパッド１１６０は、第１のパッド１１２０及び第２のゲート構造物１１７０上に形成され、第１及び第２の方向(D1、D2)に沿って互いに離隔して、複数形成される。第２のパッド１１６０は、例えば、シリコン窒化物のような絶縁性窒化物を含む。

【0147】

第１の導電性埋立パターン１２００は、第２のアクティブパターン１１０５及び素子分離構造物１１１０上に形成されて、第１及び第２のパッド１１２０、１１６０を貫通する。ここで、第１の導電性埋立パターン１２００は、第２のアクティブパターン１１０５の前記中央部上に形成される。

【0148】

一方、第２のアクティブパターン１１０５の上部に形成された不純物領域１１０７と第１の導電性埋立パターン１２００の間には、第１のオミックコンタクトパターン１１０９が形成される。第１のオミックコンタクトパターン１１０９は、例えば、チタンシリサイド、コバルトシリサイド、ニッケルシリサイドなどのような金属シリサイドを含む。

【0149】

第１の導電性埋立パターン１２００は、第１及び第２の方向(D1、D2)に沿って互いに離隔して、複数形成される。一実施形態において、第１の導電性埋立パターン１２００は、前記垂直方向に積層された下部及び上部を含み、前記下部は、第１のパッド１１２０を貫通し、前記上部は、第２のパッド１１６０を貫通する。

【0150】

一実施形態において、第１の導電性埋立パターン１２００の前記下部は、１つの第２のアクティブパターン１１０５の上部を貫通する２つの第２のゲート構造物１１７０の第２の方向(D2)に互いに対向する側壁、具体的に、第２のキャップパターン１１６５の側壁に接触する。

【0151】

第１の導電性埋立パターン１２００は、例えば、金属、金属窒化物などを含む。

【0152】

第２のビットライン構造物１３５５は、第１の導電性埋立パターン１２００及び第２のパッド１１６０上に、前記垂直方向に沿って順次積層された接着パターン１３０５、第５の導電パターン１３１５、第４のマスク１３２５、第３のエッチングストップパターン１３３５、及び第３のキャップパターン１３４５を含み、これらは、図１乃至図４における第１のバリアパターン２６５、第２の導電パターン２７５、第１のマスク２８５、第１のエッチングストップパターン３６５、及び第１のキャップパターン３８５にそれぞれ対応する。

【0153】

ここで、第４のマスク１３２５、第３のエッチングストップパターン１３３５、及び第３のキャップパターン１３４５は、第３の絶縁パターン構造物を形成する。第４のマスク１３２５、第３のエッチングストップパターン１３３５、及び第３のキャップパターン１３４５は、互いに同一の物質を含めて併合されることもでき、これにより、前記第３の絶縁パターン構造物は、単一膜構造を有する。

【0154】

一実施形態において、第２のビットライン構造物１３５５は、第２の基板１１００上において、第２の方向(D2)に延在し、第１の方向(D1)に沿って互いに離隔して、複数形成される。ここで、各第２のビットライン構造物１３５５は、第１の導電性埋立パターン１２００の上面に接触する。

【0155】

第２のスペーサ構造物１３９５は、図１乃至図４における第１のスペーサ構造物４６５に対応する。これにより、第２のスペーサ構造物１３９５は、第２のビットライン構造物１３５５の第１の方向(D1)への各両側壁から第１の方向(D1)に沿って順次積層された第５のスペーサ１３６０、第２のエアスペーサ１３７５、及び第７のスペーサ１３７７を含む。ここで、第５のスペーサ１３６０、第２のエアスペーサ１３７５、及び第７のスペーサ１３７７は、図１乃至図４における第１のスペーサ４００、第１のエアスペーサ４３５、及び第３のスペーサ４４５にそれぞれ対応する。

【0156】

但し、第５のスペーサ１３６０は、第２のビットライン構造物１３５５の第１の方向(D1)への各両側壁及び第１の導電性埋立パターン１２００の上面を覆い、これにより、第１の方向(D1)への断面は、Ｌ字状を有する。第２のエアスペーサ１３７５は、第５のスペーサ１３６０の外側壁に形成される。第７のスペーサ１３７７は、第２のエアスペーサ１３７５の外側壁、及び第２のパッド１１６０の側壁に形成される。

【0157】

第２のコンタクトプラグ構造物は、図１乃至図４における第１のコンタクトプラグ構造物に対応する。これにより、前記第２のコンタクトプラグ構造物は、第２のアクティブパターン１１０５及び素子分離構造物１１１０上において、前記垂直方向に沿って順次積層された第２の下部コンタクトプラグ１４３０、第２のオミックコンタクトパターン１４５０、及び第２の上部コンタクトプラグ１４８５を含む。ここで、第２の下部コンタクトプラグ１４３０、第２のオミックコンタクトパターン１４５０、及び第２の上部コンタクトプラグ１４８５は、図１乃至図４における第１の下部コンタクトプラグ５７５、金属シリサイドパターン５００、及び第１の上部コンタクトプラグ５５５にそれぞれ対応する。

【0158】

但し、第２の下部コンタクトプラグ１４３０は、第１の方向(D1)に互いに隣接する第２のビットライン構造物１３５５の互いに対向する側壁に形成された第２のスペーサ構造物１３９５の間に形成され、第２の方向(D2)に沿って互いに離隔して、複数形成される。ここで、各第２の下部コンタクトプラグ１４３０は、第２のアクティブパターン１１０５の前記各末端部上に形成され、第２のアクティブパターン１１０５の上部に形成された不純物領域１１０７に接触する。

【0159】

第２のバリアパターン１４２０は、図１乃至図４における第１のバリアパターン４８５に対応する。これにより、第２の方向(D2)に互いに隣接する第２の下部コンタクトプラグ１４３０の間には、第２のバリアパターン１４２０が形成され、これらを互いに離隔させる。すなわち、第２のバリアパターン１４２０は、第１の方向(D1)に互いに隣接する第２のビットライン構造物１３５５の互いに対向する側壁に形成された第２のスペーサ構造物１３９５の間に形成され、第２の方向(D2)に沿って互いに離隔して、複数形成される。

【0160】

第２の上部コンタクトプラグ１４８５は、第２の金属パターン１４７５、及びこの下面を覆う第３のバリアパターン１４６５を含む。ここで、第２の金属パターン１４７５、及び第３のバリアパターン１４６５は、図１乃至図４における第１の金属パターン５４５、及び第２のバリアパターン５３５にそれぞれ対応する。これにより、第２の上部コンタクトプラグ１４８５は、第２のオミックコンタクトパターン１４５０、第２のビットライン構造物１３５５、及び第２のバリアパターン１４２０上に形成される。一実施形態において、第２の上部コンタクトプラグ１４８５は、上部からすると、円状、楕円状、多角状、角が丸めた多角状などの形状を有し、第１及び第２の方向(D1、D2)に沿って、例えばハニカムパターンに配列される。

【0161】

第４の絶縁パターン構造物１５２０は、図１乃至図４における第２の絶縁パターン構造物５９０に対応する。これにより、図５７乃至図５９を共に参照すると、第４の絶縁パターン構造物１５２０は、第２の上部コンタクトプラグ１４８５、第２のビットライン構造物１３５５に含まれた前記第３の絶縁パターン構造物の一部及び第２のスペーサ構造物１３９５を貫通して、上部からすると、第２の上部コンタクトプラグ１４８５を取り囲む第１３の開口１４９０の内壁に形成された第８の絶縁パターン１５００、及び第８の絶縁パターン１５００上に形成され、第１３の開口１４９０の残りの部分を埋める第９の絶縁パターン１５１０を含む。第２のエアスペーサ１３７５の上端は、第８の絶縁パターン１５００により閉じられる。ここで、第８及び第９の絶縁パターン１５００、１５１０は、図１乃至図４における第６及び第７の絶縁パターン５７０、５８０にそれぞれ対応する。

【0162】

第４のエッチングストップ膜１５３０は、図１乃至図４における第２のエッチングストップパターン６００に対応する。これにより、第４のエッチングストップ膜１５３０は、第４の絶縁パターン構造物１５２０、及び第２の上部コンタクトプラグ１４８５上に形成される。

【0163】

第２のキャパシタ１５７０は、図１乃至図４における第１のキャパシタ６４０に対応する。これにより、第２のキャパシタ１５７０は、順次積層された第２の下部電極１５４０、第２の誘電膜１５５０、及び第２の上部電極１５６０を含み、第２の下部電極１５４０は、第４のエッチングストップ膜１５３０を貫通して、第２の上部コンタクトプラグ１４８５の上面に接触する。ここで、第２の下部電極１５４０、第２の誘電膜１５５０、及び第２の上部電極１５６０は、図１乃至図４における第１の下部電極６１０、第１の誘電膜６２０、及び第１の上部電極６３０にそれぞれ対応する。

【0164】

図３６乃至図６１は、一実施形態による半導体装置の製造方法を説明するための平面図及び断面図である。具体的に、図３６、図３８、図４０、図４３、図４５、図４９及び図６０は、平面図であり、図３７、図３９、図４１～図４２、図４４、図４６～図４７、図５０、図５２、図５４、図５６、図５８～図５９及び図６１は、対応する平面図のＡ－Ａ'線に沿う断面図であり、図４８、図５１、図５３、図５５及び図５７は、対応する平面図のＢ－Ｂ'線に沿う断面図である。

【0165】

図３６及び図３７に示しているように、第２の基板１１００の上部を除去して、第３及び第４のリセスを形成し、これにより、第２の基板１１００上に、第２のアクティブパターン１１０５が定義される。

【0166】

以後、前記第３及び第４のリセスを埋める素子分離構造物１１１０を形成し、第２のアクティブパターン１１０５の側壁は、素子分離構造物１１１０によって覆われる。

【0167】

一実施形態において、前記第３のリセスは、第４の方向(D4)に延在し、第１の方向(D1)に沿って互いに離隔して、複数形成される。また、前記第４のリセスは、第１の方向(D1)に延在し、第１の方向(D1)に配置された前記第３のリセスに接続され、第２の方向(D2)に沿って互いに離隔して、複数形成される。素子分離構造物１１１０は、前記第３及び第４のリセス内にそれぞれ形成された第２及び第３の素子分離パターン１１１２、１１１４を含み、これらは、互いに接続される。

【0168】

一実施形態において、第２のアクティブパターン１１０５は、第４の方向(D4)に一定の長さだけ延在し、第３の素子分離パターン１１１４により、第４の方向(D4)に互いに離隔して、複数形成される。また、第２のアクティブパターン１１０５は、第２の素子分離パターン１１１２により、第１の方向(D1)に互いに離隔して、複数形成される。

【0169】

図３８及び図３９に示しているように、第２のアクティブパターン１１０５の上部に、例えば、ｎ型不純物又はｐ型不純物をドープして、不純物領域１１０７を形成する。

【0170】

一実施形態において、不純物領域１１０７は、気相ドープ(Gas Phase Doping: GPD)工程により形成される。

【0171】

以後、上部に不純物領域１１０７が形成された第２のアクティブパターン１１０５、及び素子分離構造物１１１０上に第１のパッド膜を形成し、前記第１のパッド膜をパターニングして、第１のパッド１１２０を形成した後、これをエッチングマスクとして用いるエッチング工程により、第２のアクティブパターン１１０５を部分的にエッチングすることで、第５のリセス１１３０を形成する。

【0172】

第１のパッド１１２０は、例えば、シリコン酸化物のような酸化物を含む。

【0173】

一実施形態において、第５のリセス１１３０は、第１の方向(D1)に延在し、第２の方向(D2)に沿って互いに離隔して、複数形成される。ここで、各第５のリセス１１３０の底面は、素子分離構造物１１１０の底面よりも高い。

【0174】

一実施形態において、各第２のアクティブパターン１１０５には、第２の方向(D2)に互いに離隔した２つの第５のリセス１１３０が形成される。以下では、第４の方向(D4)に延在する各第２のアクティブパターン１１０５において、第５のリセス１１３０の間に形成された部分を中央部と称し、各第５のリセス１１３０と第３の素子分離パターン１１１４の間に形成された部分を末端部と称する。

【0175】

図４０及び図４１に示しているように、第５のリセス１１３０の内壁及び第１のパッド１１２０の上面に、第２のゲート絶縁膜を形成した後、第１のパッド１１２０の上面に形成された第２のゲート絶縁膜部分を除去して、第５のリセス１１３０の内壁に第２のゲート絶縁パターン１１４０を形成する。

【0176】

第２のゲート絶縁パターン１１４０は、例えば、シリコン酸化物のような酸化物を含む。

【0177】

以後、第２のゲート絶縁パターン１１４０及び第１のパッド１１２０上に、第３の導電膜を形成し、例えば、エッチバック工程によりこの上部を除去して、第５のリセス１１３０の下部を埋める第３の導電パターン１１５０を形成する。

【0178】

以後、第３の導電パターン１１５０、第２のゲート絶縁パターン１１４０、及び第１のパッド１１２０上に、第４の導電膜を形成し、例えば、エッチバック工程によりこの上部を除去して、第５のリセス１１３０の中央部を埋める第４の導電パターン１１５５を形成する。

【0179】

図４２に示しているように、第４の導電パターン１１５５、第２のゲート絶縁パターン１１４０、及び第１のパッド１１２０上に、第５のリセス１１３０の上部を埋める第２のキャップ膜１１６０を形成する。第２のキャップ膜１１６０は、例えば、シリコン窒化物のような窒化物を含む。

【0180】

図４３及び図４４に示しているように、第２のキャップ膜１１６０上に、第３のマスク(図示せず)を形成し、これを用いるエッチング工程により、第２のキャップ膜１１６０をエッチングすることで、第１のパッド１１２０の上面を露出させる第８の開口を形成する。

【0181】

一実施形態において、前記第８の開口は、第１の方向(D1)に延在し、第２の方向(D2)に沿って互いに離隔して、複数形成される。ここで、各前記第８の開口は、第１の方向(D1)に配置された各第２のアクティブパターン１１０５の前記中央部に前記垂直方向に重なる。

【0182】

以後、前記第８の開口により露出した第１のパッド１１２０部分、及びこれに第２の方向(D2)に隣接した第２のゲート絶縁パターン１１４０部分の上部を、エッチング工程により除去することができ、これにより、前記第８の開口は、第２のアクティブパターン１１０５の上部に形成された不純物領域１１０７の上面、及び第２のゲート絶縁パターン１１４０の上面を露出させる第９の開口１１９５に広がる。

【0183】

一実施形態において、前記エッチング工程は、ウエットエッチング工程を含み、例えば、シリコン酸化物のような酸化物を含む第１のパッド１１２０及び第２のゲート絶縁パターン１１４０は、部分的に除去されることに対して、例えば、シリコン窒化物のような窒化物を含む第２のキャップ膜１１６０は、除去されない。

【0184】

図４４及び図４５に示しているように、第９の開口１１９５により露出した不純物領域１１０７の上面に、第１のオミックコンタクトパターン１１０９を形成した後、第１のオミックコンタクトパターン１１０９及び第２のゲート絶縁パターン１１４０上に、第９の開口１１９５の残りの部分を埋める第１の導電性埋立パターン１２００を形成する。

【0185】

第１のオミックコンタクトパターン１１０９は、第９の開口１１９５により露出した不純物領域１１０７の上面及び第２のゲート絶縁パターン１１４０の上面、第９の開口１１９５の側壁、及び第２のキャップ膜１１６０の上面に第３の金属膜を形成し、これに対して熱処理して、前記第３の金属膜に含まれた金属と、不純物領域１１０７に含まれたシリコンが互いに反応するようにすることで形成され、前記第３の金属膜のうち、シリコンと反応しない部分は、除去される。

【0186】

一実施形態において、第１のオミックコンタクトパターン１１０９は、第１の方向(D1)に配置された各第２のアクティブパターン１１０５上に形成され、これにより、第１の方向(D1)に互いに離隔して、複数形成される。また、第１のオミックコンタクトパターン１１０９は、第２の方向(D2)に互いに離隔して、複数形成される。

【0187】

第１の導電性埋立パターン１２００は、第１のオミックコンタクトパターン１１０９、第２のゲート絶縁パターン１１４０、及び前記第３のマスク上に、第２の開口４４０を埋める第５の導電膜を形成した後、第２のキャップ膜１１６０の上面が露出するまで、前記第５の導電膜に対して平坦化工程を行うことで、第９の開口１１９５内に形成され、ここで、前記第３のマスクは、除去される。

【0188】

一実施形態において、第１の導電性埋立パターン１２００は、第１の方向(D1)に延在し、第２の方向(D2)に互いに離隔して、複数形成される。

【0189】

一方、第２のキャップ膜１１６０のうち、第４の導電パターン１１５５上に形成され、これと同様な幅を有し、第２のゲート絶縁パターン１１４０により側壁が覆われる部分を、第２のキャップパターン１１６５と称し、第２のキャップパターン１１６５の上部は、第１の導電性埋立パターン１２００の下部の側壁に接触する。また、第２のゲート絶縁パターン１１４０、及び第２のゲート絶縁パターン１１４０上に形成され、前記垂直方向に沿って順次積層され、その側壁が第２のゲート絶縁パターン１１４０の内側壁に接触する第３の導電パターン１１５０、第４の導電パターン１１５５、及び第２のキャップパターン１１６５は、第２のゲート構造物１１７０を形成する。

【0190】

以下では、第２のキャップ膜１１６０のうち、第２のキャップパターン１１６５を形成しない残りの部分、すなわち、第１のパッド１１２０、第２のゲート絶縁パターン１１４０、及び第２のキャップパターン１１６５上に形成され、その上面が第１の導電性埋立パターン１２００の上面と実質的に同じ高さに形成された部分を、第２のパッド１１６０と称する。

【0191】

図４７及び図４８に示しているように、第２のパッド１１６０及び第１の導電性埋立パターン１２００上に、接着膜１３００、第６の導電膜１３１０、第４のマスク膜１３２０、第３のエッチングストップ膜１３３０、及び第３のキャップ膜１３４０を順次積層する。

【0192】

各第４のマスク膜１３２０、第３のエッチングストップ膜１３３０、及び第３のキャップ膜１３４０は、例えば、シリコン窒化物のような絶縁性窒化物を含む。これらは、絶縁膜構造物を形成し、場合によって、互いに併合して単一膜を形成することもできる。

【0193】

図４９乃至図５１に示しているように、第３のキャップ膜１３４０をエッチングして、第３のキャップパターン１３４５を形成し、これをエッチングマスクとして用いるエッチング工程により、第３のエッチングストップ膜１３３０、第４のマスク膜１３２０、第６の導電膜１３１０、及び接着膜１３００を順次エッチングする。

【0194】

これにより、第１の導電性埋立パターン１２００及び第２のパッド１１６０上には、第２の方向(D2)に延在する第２のビットライン構造物１３５５が形成され、第２のビットライン構造物１３５５は、第１の方向(D1)に沿って互いに離隔して、複数形成される。ここで、各第２のビットライン構造物１３５５は、第２の方向(D2)に配置された各第２のアクティブパターン１１０５の前記中央部上に形成された第１の導電性埋立パターン１２００の上面に接触する。

【0195】

一方、第２のビットライン構造物１３５５は、前記垂直方向に沿って順次積層された接着パターン１３０５、第５の導電パターン１３１５、第４のマスク１３２５、第３のエッチングストップパターン１３３５、及び第３のキャップパターン１３４５を含む。ここで、第４のマスク１３２５、第３のエッチングストップパターン１３３５、及び第３のキャップパターン１３４５は、第３の絶縁パターン構造物を形成する。

【0196】

図５２及び図５３に示しているように、第２のビットライン構造物１３５５、第１の導電性埋立パターン１２００、及び第２のパッド１１６０上に、第５のスペーサ膜を形成した後、前記第５のスペーサ膜上に、第６のスペーサ膜を形成する。

【0197】

以後、前記第５及び第６のスペーサ膜に対して、異方性エッチング工程を行い、これにより、第２のビットライン構造物１３５５の第１の方向(D1)への側壁には、第１の方向(D1)に沿って積層された第５及び第６のスペーサ１３６０、１３７０が形成される。ここで、第５のスペーサ１３６０は、第１の方向(D1)への断面がＬ字状を有する。

【0198】

一方、第５及び第６のスペーサ１３６０、１３７０が形成されることにおいて、これらにより覆われない第２のパッド１１６０部分、及び第１の導電性埋立パターン１２００の上部も共に除去され、これにより、第１のパッド１１２０の上面、及び第１の導電性埋立パターン１２００の下部の上面が露出する。

【0199】

以後、第２のビットライン構造物１３５５、第５及び第６のスペーサ１３６０、１３７０、第１の導電性埋立パターン１２００、及び第１のパッド１１２０上に、第７のスペーサ膜及び第２の保護スペーサ膜を形成し、これに対して異方性エッチング工程を行って、第７のスペーサ１３７７及び第２の保護スペーサ１３８０をそれぞれ形成する。

【0200】

これにより、第２のビットライン構造物１３５５の第１の方向(D1)への側壁には、第１の方向(D1)に沿って順次積層された第５乃至第７のスペーサ１３６０、１３７０、１３７７を含む第２の予備スペーサ構造物１３９０が形成され、第２の予備スペーサ構造物１３９０の外側壁には、第２の保護スペーサ１３８０が形成される。

【0201】

第７のスペーサ１３７７は、例えば、シリコン窒化物のような窒化物を含む。一実施形態において、第２の保護スペーサ１３８０は、以後に形成される第２の犠牲膜に対して、高いエッチング選択比を有する物質、例えば、チタン窒化物(TiN)のような金属窒化物、又は、シリコン酸炭化物(SiOC)、シリコン酸炭窒化物(SiOCN)などのような低誘電物質を含む。

【0202】

一方、第７のスペーサ１３７７及び第２の保護スペーサ１３８０が形成されることにおいて、第２の予備スペーサ構造物１３９０により覆われない第１のパッド１１２０及び第１の導電性埋立パターン１２００の下部、及び第１の導電性埋立パターン１２００の下に形成された第１のオミックコンタクパターント１１０９も共に除去されて、第２のアクティブパターン１１０５の上部に形成された不純物領域１１０７の上面、及びこれに隣接した素子分離構造物１１１０の上面が露出する。

【0203】

以後、第２のビットライン構造物１３５５、第２の予備スペーサ構造物１３９０、第２のアクティブパターン１１０５、及び素子分離構造物１１１０上に、第２の犠牲膜を十分な高さで形成した後、第２のビットライン構造物１３５５の上面が露出するまで、その上部を平坦化して、第２の犠牲パターン１４１０を形成する。

【0204】

一実施形態において、第２の犠牲パターン１４１０は、第２の方向(D2)に延在し、第１の方向(D1)に沿って、第２のビットライン構造物１３５５により互いに離隔して、複数形成される。第２の犠牲パターン１４１０は、例えば、シリコン酸化物のような酸化物を含む。

【0205】

以後、第２の犠牲パターン１４１０の上部に対するイオン注入(ion implantation)工程を行って、第２の犠牲パターン１４１０の上部に、例えば、ヘリウム(He)イオンのようなイオンがドープされたイオン含有部１４１０ａを形成する。

【0206】

図５４及び図５５に示しているように、第１の方向(D1)にそれぞれ延在し、第２の方向(D2)に互いに離隔した複数の第１０の開口を含む第５のマスク(図示せず)を、第２のビットライン構造物１３５５、第２の予備スペーサ構造物１３９０、及び第２の犠牲パターン１４１０上に形成し、これをエッチングマスクとして用いるエッチング工程を行って、第２の犠牲パターン１４１０をエッチングする。

【0207】

一実施形態において、前記各第１０の開口は、前記垂直方向に各第２のアクティブパターン１１０５の前記中央部、及びこれに第１の方向(D1)に隣接した第３の素子分離パターン１１１４に重なる。前記エッチング工程を行うことによって、第２の基板１１００上には、第１の方向(D1)に互いに隣接する第２のビットライン構造物１３５５の間に形成された素子分離構造物１１１０の上面、及び第２のアクティブパターン１１０５の一部上面を露出させる第１１の開口が形成される。

【0208】

前記第５のマスクを除去した後、前記第１１の開口により露出した第２の保護スペーサ１３８０部分を除去し、これにより、前記第１１の開口の第１の方向(D1)への幅が広がる。

【0209】

以後、前記第１１の開口を埋める第２のバリア膜を十分な高さで形成し、第２のビットライン構造物１３５５の上面が露出するまで、その上部を平坦化する。これにより、前記第２のバリア膜は、第１の方向(D1)に互いに隣接する第２のビットライン構造物１３５５の間において、第２の方向(D2)に沿って互いに離隔した複数の第２のバリアパターン１４２０に変わる。第２のバリアパターン１４２０は、例えば、シリコン窒化物のような窒化物を含む。

【0210】

また、第２のビットライン構造物１３５５の間において、第２の方向(D2)に延在する第２の犠牲パターン１４１０が、第２のバリアパターン１４２０により、第２の方向(D2)に沿って互いに離隔する複数の部分に分離される。

【0211】

図５６に示しているように、以後、第２の犠牲パターン１４１０を除去して、第１２の開口を形成した後、前記第１２の開口により露出した第２の保護スペーサ１３８０部分を除去する。これにより、前記第１２の開口の第１の方向(D1)への幅が広がる。

【0212】

以後、前記第１２の開口を埋める第２の下部コンタクトプラグ１４３０を形成する。一実施形態において、第２の下部コンタクトプラグ１４３０は、第２のビットライン構造物１３５５の間において、第２のバリアパターン１４２０により第２の方向(D2)に沿って互いに離隔して、複数形成され、各第２の下部コンタクトプラグ１４３０は、各第２のアクティブパターン１１０５の第４の方向(D4)への末端部上部に形成された不純物領域１１０７の上面に接触する。

【0213】

第２の下部コンタクトプラグ１４３０は、図２１及び図２２で説明したように、前記第１２の開口により露出した第２のアクティブパターン１１０５をシードとして用いるエピタキシャル成長工程及び/又は蒸着工程により形成され、その上部には、平坦化工程が更に行われる。また、第２の下部コンタクトプラグ１４３０に対して、例えば、レーザアニーリング(MLA)工程のような熱処理工程を更に行うこともできる。

【0214】

図５７に示しているように、第２の下部コンタクトプラグ１４３０の上部を除去する。以後、第２の下部コンタクトプラグ１４３０の上面に、第２のオミックコンタクトパターン１４５０を形成する。

【0215】

図５８に示しているように、第２のビットライン構造物１３５５、第２の予備スペーサ構造物１３９０、第２のバリアパターン１４２０、及び第２のオミックコンタクトパターン１４５０上に、第３のバリア膜１４６０を形成した後、第３のバリア膜１４６０上に、第２のビットライン構造物１３５５の間の空間を埋める第５の金属膜１４７０を形成することができる。

【0216】

図５９に示しているように、第５の金属膜１４７０及び第３のバリア膜１４６０をパターニングすることで、第２の上部コンタクトプラグ１４８５を形成し、第２の上部コンタクトプラグ１４８５の間には、第１３の開口１４９０が形成される。

【0217】

第２の上部コンタクトプラグ１４８５は、第２の金属パターン１４７５、及びこの下面を覆う第３のバリアパターン１４６５を含む。第２の基板１１００上に順次積層された第２の下部コンタクトプラグ１４３０、第２のオミックコンタクトパターン１４５０、及び第２の上部コンタクトプラグ１４８５は、第２のコンタクトプラグ構造物を形成する。

【0218】

図６０及び図６１に示しているように、第１３の開口１４９０により露出した第２の予備スペーサ構造物１３９０に含まれた第６のスペーサ１３７０を除去して、エアギャップを形成し、第１３の開口１４９０の底面及び側壁に第８の絶縁パターン１５００を形成した後、第１３の開口１４９０の残りの部分を埋める第９の絶縁パターン１５１０を形成する。

【0219】

第８及び第９の絶縁パターン１５００、１５１０は、第４の絶縁パターン構造物１５２０を形成する。

【0220】

第８の絶縁パターン１５００により、前記エアギャップの上端が覆われ、これにより、第２のエアスペーサ１３７５が形成される。第５のスペーサ１３６０、第２のエアスペーサ１３７５、及び第７のスペーサ１３７７は、第２のスペーサ構造物１３９５を形成する。

【0221】

但し、一実施形態において、第６のスペーサ１３７０は除去されず、この場合、第２のエアスペーサ１３７５を含む第２のスペーサ構造物１３９５の代わりに、第６のスペーサ１３７０を含む第２の予備スペーサ構造物１３９０がそのまま維持される。

【0222】

再度、図３３乃至図３５を参照すると、第４の絶縁パターン構造物１５２０及び第２の上部コンタクトプラグ１４８５上に、第４のエッチングストップ膜１５３０、及びモールド膜を順次形成し、前記モールド膜及び第４のエッチングストップ膜１５３０を貫通して、第２の上部コンタクトプラグ１４８５の上面を露出させる第１４の開口を形成した後、前記第１４の開口内に、第２の下部電極１５４０を形成する。

【0223】

前記モールド膜を除去した後、第２の下部電極１５４０及び第４のエッチングストップ膜１５３０上に、第２の誘電膜１５５０及び第２の上部電極１５６０を形成し、これにより、第２の下部電極１５４０、第２の誘電膜１５５０、及び第２の上部電極１５６０を含む第２のキャパシタ１５７０を形成することで、前記半導体装置の製造が完成する。

【0224】

図６２は、一実施形態による半導体装置を説明するための断面図である。前記半導体装置は、一部構成要素を除き、図３３乃至３５で説明した半導体装置と同様である。これにより、同一の構成要素には、同一の図面符号を付し、これらに関する重複した説明は、省略する。

【0225】

図６２に示しているように、第８のスペーサ１４４０が更に形成され、第８のスペーサ１４４０は、図３３乃至図３５における第４のスペーサ４９０に対応する。これにより、第８のスペーサ１４４０は、第５のスペーサ１３６０の上部外側壁、第２のエアスペーサ１３７５の上端、及び第７のスペーサ１３７７の上面及び上部外側壁を覆う。

【0226】

図６３は、一実施形態による半導体装置の製造方法を説明するための断面図である。前記半導体装置の製造方法は、図３６乃至図６１で説明した工程と同様な工程を含むので、重複した説明は、省略する。

【0227】

図６３に示しているように、図５７で説明した工程と同様な工程を行う。

【0228】

但し、第２の下部コンタクトプラグ１４３０の上部を除去して、第２のビットライン構造物１３５５の側壁に形成された第２の予備スペーサ構造物１３９０の上部を露出させた後、露出した第２の予備スペーサ構造物１３９０の第５及び第７のスペーサ１３６０、１３７７の上部を除去する。

【0229】

以後、第２の下部コンタクトプラグ１４３０の上部を更に除去する。これにより、第２の下部コンタクトプラグ１４３０の上面は、第６及び第７のスペーサ１３７０、１３７７の最上面よりも低くなる。

【0230】

以後、第２のビットライン構造物１３５５、第２の予備スペーサ構造物１３９０、第２のバリアパターン１４２０、及び第２の下部コンタクトプラグ１４３０上に、第８のスペーサ膜を形成し、これを異方性エッチングすることで、第２のビットライン構造物１３５５の第１の方向(D1)への各両側壁に形成された第２の予備スペーサ構造物１３９０の上部を覆う第８のスペーサ１４４０を形成し、これにより、第２の下部コンタクトプラグ１４３０の上面が露出する。

【0231】

以後、前記露出した第２の下部コンタクトプラグ１４３０の上面に、第２のオミックコンタクトパターン１４５０を形成する。

【0232】

図６４及び図６５は、一実施形態による半導体装置を説明するための断面図である。前記半導体装置は、一部構成要素を除き、図３３乃至３５で説明した半導体装置と同様である。これにより、同一の構成要素には、同一の図面符号を付し、これらに関する重複した説明は、省略する。

【0233】

図６４に示しているように、第７のスペーサ１３７７の外側壁には、第２の保護スペーサ１３８０が更に形成され、第２の保護スペーサ１３８０は、第２の下部コンタクトプラグ１４３０に接触する。

【0234】

図６５に示しているように、第７のスペーサ１３７７の外側壁には、第２の保護スペーサ１３８０が更に形成され、これは、第２のバリアパターン１４２０に接触する。

【0235】

前述したように、本発明の好適な実施形態を参照して説明したが、当該技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で、本発明を様々に修正及び変更できることを理解するだろう。

【符号の説明】

【0236】

１０５ 第１のアクティブパターン
１１０ 第１の素子分離パターン
１６０ 第１のゲート構造物
２３５ 第１の絶縁パターン構造物
３９５ 第１のビットライン構造物
４６５ 第１のスペーサ構造物
４８５ 第１のバリアパターン
５００ 金属シリサイドパターン
５９０ 第２の絶縁パターン構造物
６４０ 第１のキャパシタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】

【図52】

【図53】

【図54】

【図55】

【図56】

【図57】

【図58】

【図59】

【図60】

【図61】

【図62】

【図63】

【図64】

【図65】