知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024101991
(43)【公開日】2024-07-30
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H10B 12/00 20230101AFI20240723BHJP
【ＦＩ】
H10B12/00 621C
H10B12/00 671B
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023197261
(22)【出願日】2023-11-21
(31)【優先権主張番号】10-2023-0007486
(32)【優先日】2023-01-18
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】林 義 郎
(72)【発明者】
【氏名】李 珍 秀
(72)【発明者】
【氏名】姜 政 佑
(72)【発明者】
【氏名】崔 俊 洛
(72)【発明者】
【氏名】洪 叡 珍
【テーマコード（参考）】
5F083
【Ｆターム（参考）】
5F083AD04
5F083AD24
5F083AD51
5F083GA27
5F083HA02
5F083HA06
5F083JA02
5F083JA05
5F083JA19
5F083JA35
5F083JA36
5F083JA37
5F083JA38
5F083JA39
5F083JA40
5F083JA42
5F083KA01
5F083KA05
5F083KA19
5F083MA06
5F083MA20
5F083NA01
5F083PR21
(57)【要約】
【課題】電気的特性及び信頼性を向上させた半導体装置を提供する。
【解決手段】本発明の半導体装置は、導電性パターンを有する構造物と、導電性パターンに電気的に接続されるキャパシタと、を備え、キャパシタは、記導電性パターンに電気的に接続される第１電極構造物と、第１電極構造物上の誘電体層と、誘電体層上の第２電極構造物と、第２電極構造物上のプレート電極と、を含み、第２電極構造物は、第１金属元素及び窒素元素を含む第１電極物質層と、第２金属元素、１４族元素、及び酸素元素を含む第１保護物質層と、を含む。
【選択図】図３ａ
【解決手段】本発明の半導体装置は、導電性パターンを有する構造物と、導電性パターンに電気的に接続されるキャパシタと、を備え、キャパシタは、記導電性パターンに電気的に接続される第１電極構造物と、第１電極構造物上の誘電体層と、誘電体層上の第２電極構造物と、第２電極構造物上のプレート電極と、を含み、第２電極構造物は、第１金属元素及び窒素元素を含む第１電極物質層と、第２金属元素、１４族元素、及び酸素元素を含む第１保護物質層と、を含む。
【選択図】図３ａ
【特許請求の範囲】
【請求項1】
導電性パターンを有する構造物と、
前記導電性パターンに電気的に接続されるキャパシタと、を備え、
前記キャパシタは、
前記導電性パターンに電気的に接続される第１電極構造物と、
前記第１電極構造物上の誘電体層と、
前記誘電体層上の第２電極構造物と、
前記第２電極構造物上のプレート電極と、を含み、
前記第２電極構造物は、
第１金属元素及び窒素元素を含む第１電極物質層と、
第２金属元素、１４族元素、及び酸素元素を含む第１保護物質層と、を含むことを特徴とする半導体装置。
前記導電性パターンに電気的に接続されるキャパシタと、を備え、
前記キャパシタは、
前記導電性パターンに電気的に接続される第１電極構造物と、
前記第１電極構造物上の誘電体層と、
前記誘電体層上の第２電極構造物と、
前記第２電極構造物上のプレート電極と、を含み、
前記第２電極構造物は、
第１金属元素及び窒素元素を含む第１電極物質層と、
第２金属元素、１４族元素、及び酸素元素を含む第１保護物質層と、を含むことを特徴とする半導体装置。
【請求項2】
前記第１金属元素と前記第２金属元素とは、互いに同じ元素であり、
前記１４族元素は、Ｓｉであることを特徴とする請求項１に記載の半導体装置。
前記１４族元素は、Ｓｉであることを特徴とする請求項１に記載の半導体装置。
【請求項3】
互いに同一の前記第１金属元素及び前記第２金属元素は、Ｔｉ、Ｃｒ、Ｎｂ、Ｈｆ、及びＺｒの少なくとも１つを含むことを特徴とする請求項２に記載の半導体装置。
【請求項4】
前記第１保護物質層は、窒素元素を更に含むことを特徴とする請求項１に記載の半導体装置。
【請求項5】
前記第１電極物質層の厚さは、前記第１保護物質層の厚さよりも大きいことを特徴とする請求項１に記載の半導体装置。
【請求項6】
前記第１電極物質層は、前記誘電体層と前記第１保護物質層との間に配置されることを特徴とする請求項１に記載の半導体装置。
【請求項7】
前記第１保護物質層は、前記第１電極物質層と前記プレート電極との間に配置されることを特徴とする請求項６に記載の半導体装置。
【請求項8】
前記第２電極構造物は、第２保護物質層を更に含み、
前記第１保護物質層は、前記第１電極物質層と前記誘電体層との間に配置され、
前記第１電極物質層は、前記第１保護物質層と前記第２保護物質層との間に配置され、
前記第１電極物質層の厚さは、前記第１保護物質層及び前記第２保護物質層のそれぞれの厚さよりも大きいことを特徴とする請求項１に記載の半導体装置。
前記第１保護物質層は、前記第１電極物質層と前記誘電体層との間に配置され、
前記第１電極物質層は、前記第１保護物質層と前記第２保護物質層との間に配置され、
前記第１電極物質層の厚さは、前記第１保護物質層及び前記第２保護物質層のそれぞれの厚さよりも大きいことを特徴とする請求項１に記載の半導体装置。
【請求項9】
前記第２保護物質層は、前記第１電極物質層と前記プレート電極との間に配置されることを特徴とする請求項８に記載の半導体装置。
【請求項10】
前記第２保護物質層の物質は、前記第１保護物質層の物質と同一であることを特徴とする請求項９に記載の半導体装置。
【請求項11】
前記第２保護物質層の物質は、前記第１保護物質層の物質及び前記第１電極物質層の物質とは異なることを特徴とする請求項９に記載の半導体装置。
【請求項12】
前記第２電極構造物は、第２電極物質層及び第２保護物質層を更に含み、
前記第１電極物質層と前記第２電極物質層とは、互いに離隔され、
前記第１保護物質層と前記第２保護物質層とは、互いに離隔されることを特徴とする請求項１に記載の半導体装置。
前記第１電極物質層と前記第２電極物質層とは、互いに離隔され、
前記第１保護物質層と前記第２保護物質層とは、互いに離隔されることを特徴とする請求項１に記載の半導体装置。
【請求項13】
前記第１電極物質層の物質は、前記第２電極物質層の物質と同一であり、
前記第１保護物質層の物質は、前記第２保護物質層の物質と同一であることを特徴とする請求項１２に記載の半導体装置。
前記第１保護物質層の物質は、前記第２保護物質層の物質と同一であることを特徴とする請求項１２に記載の半導体装置。
【請求項14】
前記第１電極物質層の物質は、前記第２電極物質層の物質とは異なり、
前記第１保護物質層の物質は、前記第２保護物質層の物質とは異なることを特徴とする請求項１２に記載の半導体装置。
前記第１保護物質層の物質は、前記第２保護物質層の物質とは異なることを特徴とする請求項１２に記載の半導体装置。
【請求項15】
前記第２電極構造物は、第３保護物質層を更に含み、
前記第１電極物質層及び第２電極物質層のそれぞれの厚さは、前記第１保護物質層、前記第２保護物質層、及び前記第３保護物質層のそれぞれの厚さよりも大きく、
前記第１保護物質層、前記第２保護物質層、及び前記第３保護物質層は、互いに離隔され、
前記第１電極物質層と前記第２電極物質層とは、互いに離隔され、
前記第１保護物質層、前記第１電極物質層、前記第２保護物質層、前記第２電極物質層、及び前記第３保護物質層のうち、前記第１保護物質層は、最下位層であり、前記第３保護物質層は、最上位層であることを特徴とする請求項１２に記載の半導体装置。
前記第１電極物質層及び第２電極物質層のそれぞれの厚さは、前記第１保護物質層、前記第２保護物質層、及び前記第３保護物質層のそれぞれの厚さよりも大きく、
前記第１保護物質層、前記第２保護物質層、及び前記第３保護物質層は、互いに離隔され、
前記第１電極物質層と前記第２電極物質層とは、互いに離隔され、
前記第１保護物質層、前記第１電極物質層、前記第２保護物質層、前記第２電極物質層、及び前記第３保護物質層のうち、前記第１保護物質層は、最下位層であり、前記第３保護物質層は、最上位層であることを特徴とする請求項１２に記載の半導体装置。
【請求項16】
導電性パターンを有する構造物と、
前記導電性パターンに電気的に接続されるキャパシタと、を備え、
前記キャパシタは、
前記導電性パターンに電気的に接続される第１電極構造物と、
前記第１電極構造物上の誘電体層と、
前記誘電体層上の第２電極構造物と、
前記第２電極構造物上のプレート電極と、を含み、
前記第２電極構造物は、少なくとも１つの電極物質層及び少なくとも１つの保護物質層を含み、
前記少なくとも１つの電極物質層のそれぞれの厚さは、前記少なくとも１つの保護物質層のそれぞれの厚さよりも大きく、
前記少なくとも１つの電極物質層と前記少なくとも１つの保護物質層とは、互いに同一の金属元素を含み、
前記少なくとも１つの電極物質層は、窒素元素を更に含み、
前記少なくとも１つの保護物質層は、シリコン元素及び酸素元素を更に含むことを特徴とする半導体装置。
前記導電性パターンに電気的に接続されるキャパシタと、を備え、
前記キャパシタは、
前記導電性パターンに電気的に接続される第１電極構造物と、
前記第１電極構造物上の誘電体層と、
前記誘電体層上の第２電極構造物と、
前記第２電極構造物上のプレート電極と、を含み、
前記第２電極構造物は、少なくとも１つの電極物質層及び少なくとも１つの保護物質層を含み、
前記少なくとも１つの電極物質層のそれぞれの厚さは、前記少なくとも１つの保護物質層のそれぞれの厚さよりも大きく、
前記少なくとも１つの電極物質層と前記少なくとも１つの保護物質層とは、互いに同一の金属元素を含み、
前記少なくとも１つの電極物質層は、窒素元素を更に含み、
前記少なくとも１つの保護物質層は、シリコン元素及び酸素元素を更に含むことを特徴とする半導体装置。
【請求項17】
前記第１電極構造物は、前記導電性パターンの上部面に垂直な方向に延びる柱状であり、
前記少なくとも１つの電極物質層は、酸素元素を含まないことを特徴とする請求項１６に記載の半導体装置。
前記少なくとも１つの電極物質層は、酸素元素を含まないことを特徴とする請求項１６に記載の半導体装置。
【請求項18】
導電性パターンを有する構造物と、
前記導電性パターンに電気的に接続されるキャパシタと、を備え、
前記キャパシタは、
前記導電性パターンに電気的に接続される第１電極構造物と、
前記第１電極構造物上の誘電体層と、
前記誘電体層上の第２電極構造物と、
前記第２電極構造物上のプレート電極と、を含み、
前記第２電極構造物は、少なくとも１つの電極物質層及び少なくとも１つの保護物質層を含み、
前記第１電極構造物は、前記導電性パターンの上部面に垂直な方向に延びる柱状であり、
前記誘電体層は、前記第１電極構造物に隣接して、前記第１電極構造物と前記第２電極構造物との間に配置され、
前記少なくとも１つの電極物質層の厚さは、前記少なくとも１つの保護物質層の厚さよりも大きく、
前記少なくとも１つの電極物質層は、第１物質を含み、
前記少なくとも１つの保護物質層は、第２物質及び第３物質の少なくとも１つを含み、
前記第１物質は、金属元素及び窒素元素を含む金属窒化物であり、
前記第２物質は、金属元素、シリコン元素、及び酸素元素を含み、
前記第３物質は、金属元素、シリコン元素、酸素元素、及び窒素元素を含むことを特徴とする半導体装置。
前記導電性パターンに電気的に接続されるキャパシタと、を備え、
前記キャパシタは、
前記導電性パターンに電気的に接続される第１電極構造物と、
前記第１電極構造物上の誘電体層と、
前記誘電体層上の第２電極構造物と、
前記第２電極構造物上のプレート電極と、を含み、
前記第２電極構造物は、少なくとも１つの電極物質層及び少なくとも１つの保護物質層を含み、
前記第１電極構造物は、前記導電性パターンの上部面に垂直な方向に延びる柱状であり、
前記誘電体層は、前記第１電極構造物に隣接して、前記第１電極構造物と前記第２電極構造物との間に配置され、
前記少なくとも１つの電極物質層の厚さは、前記少なくとも１つの保護物質層の厚さよりも大きく、
前記少なくとも１つの電極物質層は、第１物質を含み、
前記少なくとも１つの保護物質層は、第２物質及び第３物質の少なくとも１つを含み、
前記第１物質は、金属元素及び窒素元素を含む金属窒化物であり、
前記第２物質は、金属元素、シリコン元素、及び酸素元素を含み、
前記第３物質は、金属元素、シリコン元素、酸素元素、及び窒素元素を含むことを特徴とする半導体装置。
【請求項19】
前記少なくとも１つの保護物質層は、複数個であり、
複数の保護物質層は、互いに離隔する第１保護物質層と第２保護物質層とを含み、
前記第１保護物質層は、前記誘電体層に接触し、
前記第２保護物質層は、前記プレート電極に接触することを特徴とする請求項１８に記載の半導体装置。
複数の保護物質層は、互いに離隔する第１保護物質層と第２保護物質層とを含み、
前記第１保護物質層は、前記誘電体層に接触し、
前記第２保護物質層は、前記プレート電極に接触することを特徴とする請求項１８に記載の半導体装置。
【請求項20】
前記第１物質は、ＴｉＮ物質であり、
前記第２物質は、ＴｉＳｉＯ物質であり、
前記第３物質は、ＴｉＳｉＯＮ物質であることを特徴とする請求項１９に記載の半導体装置。
前記第２物質は、ＴｉＳｉＯ物質であり、
前記第３物質は、ＴｉＳｉＯＮ物質であることを特徴とする請求項１９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
半導体メモリは、デジタルデータ保存のためのデジタル電子半導体素子である。半導体メモリは、シリコン集積回路上のｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＭＯＳ）のメモリセル内にデータが保存される装置である。半導体メモリの例としては、トランジスタ及びセル当たりのキャパシタを用いるディラム（Ｄｙｎａｍｉｃ ｒａｎｄｏｍ－ａｃｃｅｓｓ ｍｅｍｏｒｙ：ＤＲＡＭ）がある。
【0003】
半導体素子の高集積化及び小型化の要求に応じて、半導体素子の情報保存構造物のサイズも微細化されている。しかし、酸化はキャパシタの上部電極又は誘電膜に酸化膜を形成する。その結果、上部電極及び誘電体層の結晶性が低下し、上部電極の面抵抗が増加して、半導体メモリの電気的特性及び信頼性が低下する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、電気的特性及び信頼性を向上させた半導体装置を提供することにある。
【課題を解決するための手段】
【0005】
上記目的を達成するためになされた本発明の一態様による半導体装置は、導電性パターンを有する構造物と、前記導電性パターンに電気的に接続されるキャパシタと、を備え、前記キャパシタは、前記導電性パターンに電気的に接続される第１電極構造物と、前記第１電極構造物上の誘電体層と、前記誘電体層上の第２電極構造物と、前記第２電極構造物上のプレート電極と、を含み、前記第２電極構造物は、第１金属元素及び窒素元素を含む第１電極物質層と、第２金属元素、１４族元素、及び酸素元素を含む第１保護物質層と、を含む。
【0006】
上記目的を達成するためになされた本発明の他の態様による半導体装置は、導電性パターンを有する構造物と、前記導電性パターンに電気的に接続されるキャパシタと、を備え、前記キャパシタは、前記導電性パターンに電気的に接続される第１電極構造物と、前記第１電極構造物上の誘電体層と、前記誘電体層上の第２電極構造物と、前記第２電極構造物上のプレート電極と、を含み、前記第２電極構造物は、少なくとも１つの電極物質層及び少なくとも１つの保護物質層を含み、前記少なくとも１つの電極物質層のそれぞれの厚さは、前記少なくとも１つの保護物質層のそれぞれの厚さよりも大きく、前記少なくとも１つの電極物質層と前記少なくとも１つの保護物質層とは、互いに同一の金属元素を含み、前記少なくとも１つの電極物質層は、窒素元素を更に含み、前記少なくとも１つの保護物質層は、シリコン元素及び酸素元素を更に含む。
【0007】
上記目的を達成するためになされた本発明の更に他の態様による半導体装置は、導電性パターンを有する構造物と、前記導電性パターンに電気的に接続されるキャパシタと、を備え、前記キャパシタは、前記導電性パターンに電気的に接続される第１電極構造物と、前記第１電極構造物上の誘電体層と、前記誘電体層上の第２電極構造物と、前記第２電極構造物上のプレート電極と、を含み、前記第２電極構造物は、少なくとも１つの電極物質層及び少なくとも１つの保護物質層を含み、前記第１電極構造物は、前記導電性パターンの上部面に垂直な方向に延びる柱状であり、前記誘電体層は、前記第１電極構造物に隣接して、前記第１電極構造物と前記第２電極構造物との間に配置され、前記少なくとも１つの電極物質層の厚さは、前記少なくとも１つの保護物質層の厚さよりも大きく、前記少なくとも１つの電極物質層は、第１物質を含み、前記少なくとも１つの保護物質層は、第２物質及び第３物質の少なくとも１つを含み、前記第１物質は、金属元素及び窒素元素を含む金属窒化物であり、前記第２物質は、金属元素、シリコン元素、及び酸素元素を含み、前記第３物質は、金属元素、シリコン元素、酸素元素、及び窒素元素を含む。
【発明の効果】
【0008】
本発明の半導体装置によれば、電極物質層上にシリコン（Ｓｉ）を含む第１保護物質層及びシリコン（Ｓｉ）を含む第２保護物質層を配置することで、電極物質層の抵抗が増加することを防止し、キャパシタの静電容量を確保することができる。
【0009】
本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解される。
【図面の簡単な説明】
【0010】
【図1】一実施形態による半導体装置を示すレイアウト図である。
【図2】一実施形態による半導体装置を示す断面図である。
【図3a】一実施形態による半導体装置の第１例を示す部分拡大図である。
【図3b】一実施形態による半導体装置の第１例を示す断面図である。
【図4a】一実施形態による半導体装置の第２例の情報保存構造物の一部領域を拡大して示した部分拡大図である。
【図4b】一実施形態による半導体装置の第２例の情報保存構造物を示した断面図である。
【図5a】一実施形態による半導体装置の第３例の情報保存構造物の一部領域を拡大して示した部分拡大図である。
【図5b】一実施形態による半導体装置の第３例の情報保存構造物を示した断面図である。
【図6a】一実施形態による半導体装置の第４例の情報保存構造物の一部領域を拡大して示した部分拡大図である。
【図6b】一実施形態による半導体装置の第４例の情報保存構造物を示した断面図である。
【図7a】一実施形態による半導体装置の第５例の情報保存構造物の一部領域を拡大して示した部分拡大図である。
【図7b】一実施形態による半導体装置の第５例の情報保存構造物を示した断面図である。
【図8】一実施形態による半導体装置の製造方法を説明するためのフローチャートである。
【図9a】一実施形態による半導体装置の製造方法を説明するための断面図である。
【図9b】一実施形態による半導体装置の製造方法を説明するための断面図である。
【図9c】一実施形態による半導体装置の製造方法を説明するための断面図である。
【図9d】一実施形態による半導体装置の製造方法を説明するための断面図である。
【図9e】一実施形態による半導体装置の製造方法を説明するための断面図である。
【図9f】一実施形態による半導体装置の製造方法を説明するため部分拡大図である。
【図10】一実施形態による集積回路装置を示すレイアウト図である。
【図11】一実施形態による集積回路装置の断面図である。
【図12】一実施形態による半導体装置の断面図である。
【発明を実施するための形態】
【0011】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。
【0012】
図１は、一実施形態による半導体装置１００を示すレイアウト図である。
【0013】
【0014】
図３ａは、一実施形態による半導体装置１００を示す部分拡大図であり、図３ｂは、一実施形態による半導体装置１００を示す断面図である。図３ａは、図２の「Ａ」領域を拡大して示し、図３ｂは、図３ａの半導体装置１００を切断線ＩＩＩ－ＩＩＩ’に沿って切断した断面を示す。
【0015】
【0016】
図１、図２、図３ａ、及び図３ｂを参照すると、半導体装置１００は、活性領域ＡＣＴを含む基板１０１、基板１０１内で活性領域ＡＣＴを限定する素子分離層１１０、基板１０１内に埋め込まれて延び、ワードラインＷＬを含むワードライン構造物ＷＬＳ、基板１０１上でワードライン構造物ＷＬＳに交差して延び、ビットラインＢＬを含むビットライン構造物ＢＬＳ、及びビットライン構造物ＢＬＳ上の情報保存構造物ＣＡＰを含む。情報保存構造物ＣＡＰは、情報を保存し、例えばＤＲＡＭのキャパシタ構造物である。半導体装置１００は、活性領域ＡＣＴ上の下部導電パターン１５０、下部導電パターン１５０上の上部導電パターン１６０、上部導電パターン１６０を貫通する絶縁パターン１６５を更に含む。
【0017】
半導体装置１００は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のセルアレイ（ｃｅｌｌ ａｒｒａｙ）を含む。例えば、ビットラインＢＬは活性領域ＡＣＴの第１不純物領域１０５ａに接続され、活性領域ＡＣＴの第２不純物領域１０５ｂは下部及び上部導電パターン（１５０、１６０）を介して上部導電パターン１６０上の情報保存構造物ＣＡＰに電気的に接続される。
【0018】
情報保存構造物ＣＡＰは、ＤＲＡＭなどのメモリにおいて情報を保存するキャパシタである。情報保存構造物ＣＡＰは、導電性パターン（１５０、１６０）、例えば下部及び上部導電パターン（１５０、１６０）を含む下部構造物上で導電パターン（１５０、１６０）に電気的に接続される。ここで、下部構造物は、基板１０１、ワードライン構造物ＷＬＳ、ビットライン構造物ＢＬＳなどを含む。
【0019】
情報保存構造物ＣＡＰは、第１電極構造物１７０、第１電極構造物１７０上の誘電体層１８０、誘電体層１８０上の第２電極構造物（１９０、１９１、１９２）、及び第２電極構造物（１９０、１９１、１９２）上のプレート電極１９９を含む。情報保存構造物ＣＡＰは、サポート層（ＳＰ１、ＳＰ２、ＳＰ）３を更に含む。第１電極構造物１７０は下部電極であり、第２電極構造物（１９０、１９１、１９２）は上部電極である。第１保護物質層１９１は誘電体層１８０上に形成され、電極物質層（第１電極物質層）１９０は第１保護物質層１９１上に形成され、第２保護物質層１９２は電極物質層１９０上に形成される。
【0020】
実施形態によって、上部電極は第２電極構造物（１９０、１９１、１９２）及びプレート電極１９９を含む。
【0021】
半導体装置１００は、セルアレイが配置されるセルアレイ領域、及びセルアレイに配置されるメモリセルを駆動するための周辺回路が配置される周辺回路領域を含む。周辺回路領域はセルアレイ領域の周りに配置される。
【0022】
基板１０１は、半導体物質、例えばＩＶ族半導体、ＩＩＩ－Ｖ族化合物半導体、又はＩＩ－ＶＩ族化合物半導体を含む。例えば、ＩＶ族半導体は、シリコン、ゲルマニウム、又はシリコン－ゲルマニウムを含む。基板１０１は、不純物を更に含む。基板１０１は、シリコン基板、シリコン－オン－インシュレータ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ：ＳＯＩ）基板、ゲルマニウム基板、ゲルマニウム－オン－インシュレータ（ｇｅｒｍａｎｉｕｍ ｏｎ ｉｎｓｕｌａｔｏｒ：ＧＯＩ）基板、シリコン－ゲルマニウム基板、又はエピタキシャル層を含む基板である。
【0023】
活性領域ＡＣＴは、素子分離層１１０によって基板１０１内に定義される。活性領域ＡＣＴは、バー（ｂａｒ）形態であり、基板１０１内に一方向に延びるアイランド形状に配置される。一方向は、ワードラインＷＬ及びビットラインＢＬの延長方向に対して傾斜した方向である。活性領域ＡＣＴは互いに平行になるように配置されるが、１つの活性領域ＡＣＴの端部はこれに隣接する他の活性領域ＡＣＴの中心に隣接するように配列される。
【0024】
活性領域ＡＣＴは、基板１０１の上面から所定深さの第１及び第２不純物領域（１０５ａ、１０５ｂ）を有する。第１及び第２不純物領域（１０５ａ、１０５ｂ）は互いに離隔する。第１及び第２不純物領域（１０５ａ、１０５ｂ）は、ワードラインＷＬによって構成されるトランジスタのソース／ドレイン領域として提供される。ソース領域及びドレイン領域は、実質的に同じ不純物のドーピング又はイオン注入による第１及び第２不純物領域（１０５ａ、１０５ｂ）によって形成されるものであり、最終的に形成されるトランジスタの回路構成によって互いに変えて称される。不純物は、基板１０１とは反対の導電型を有する不純物を含む。一実施形態において、ソース領域及びドレイン領域で第１及び第２不純物領域（１０５ａ、１０５ｂ）の深さが互いに異なる。
【0025】
素子分離層１１０は、シャロートレンチ素子分離（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ：ＳＴＩ）工程によって形成される。素子分離層１１０は、活性領域ＡＣＴを囲みながらこれらを互いに電気的に分離する。素子分離層１１０は、絶縁物質からなり、例えばシリコン酸化物、シリコン窒化物、又はこれらの組み合わせである。素子分離層１１０は、基板１０１がエッチングされたトレンチの幅に応じて異なる下段深さを有する複数の領域を含む。
【0026】
ワードライン構造物ＷＬＳは、基板１０１内から延びるゲートトレンチ１１５内に配置される。ワードライン構造物ＷＬＳのそれぞれは、ゲート誘電体層１２０、ワードラインＷＬ、及びゲートキャッピング層１２５を含む。本明細書において、「ゲート１２０、ＷＬ」はゲート誘電体層１２０及びワードラインＷＬを含む構造物を称し、ワードラインＷＬを「ゲート電極」と称し、ワードライン構造物ＷＬＳを「ゲート構造物」と称する。
【0027】
ワードラインＷＬは、活性領域ＡＣＴを横切って第１方向Ｘに延びるように配置される。例えば、互いに隣接する一対のワードラインＷＬが１つの活性領域ＡＣＴを横切るように配置される。ワードラインＷＬは、ＢＣＡＴ（ｂｕｒｉｅｄ ｃｈａｎｎｅｌ ａｒｒａｙ ｔｒａｎｓｉｓｔｏｒ）のゲートを構成するが、これに限定されない。一実施形態において、ワードラインＷＬは基板１０１の上部に配置される形態を有する。ワードラインＷＬは、ゲートトレンチ１１５の下部に所定厚さで配置される。ワードラインＷＬの上面は、基板１０１の上面よりも低いレベルに位置する。本明細書で用いる用語「レベル」の高低は、基板１０１の実質的に平坦な上面に基づいて定義される。
【0028】
ワードラインＷＬは、導電性物質、例えば多結晶シリコン（Ｓｉ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）、タングステン窒化物（ＷＮ）、及びアルミニウム（Ａｌ）の少なくとも１つを含む。一例として、ワードラインＷＬは、互いに異なる物質で形成される下部パターン及び上部パターンを含み、下部パターンは、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン窒化物（ＷＮ）、チタン窒化物（ＴｉＮ）、及びタンタル窒化物（ＴａＮ）の少なくとも１つを含み、上部パターンは、Ｐ型又はＮ型不純物でドーピングされたポリシリコンを含む半導体パターンである。
【0029】
ゲート誘電体層１２０は、ゲートトレンチ１１５の底面及び内側面上に配置される。ゲート誘電体層１２０は、ゲートトレンチ１１５の内側壁をコンフォーマルに覆う。ゲート誘電体層１２０は、シリコン酸化物、シリコン窒化物、及びシリコン酸窒化物の少なくとも１つを含む。ゲート誘電体層１２０は、例えばシリコン酸化膜又は高誘電率を有する絶縁膜である。一実施形態において、ゲート誘電体層１２０は、活性領域ＡＣＴを酸化（ｏｘｉｄａｔｉｏｎ）させて形成された層であるか、又は蒸着によって形成された層である。
【0030】
ゲートキャッピング層１２５は、ワードラインＷＬの上部でゲートトレンチ１１５を埋めるように配置される。ゲートキャッピング層１２５の上面は、基板１０１の上面と実質的に同じレベルに位置する。ゲートキャッピング層１２５は、絶縁物質、例えばシリコン窒化物で形成される。
【0031】
ビットライン構造物ＢＬＳは、ワードラインＷＬに直交して一方向、例えば第２方向Ｙに延びる。ビットライン構造物ＢＬＳは、ビットラインＢＬ、及びビットラインＢＬ上のビットラインキャッピングパターンＢＣを含む。
【0032】
ビットラインＢＬは、順に積層された第１導電パターン１４１、第２導電パターン１４２、及び第３導電パターン１４３を含む。例えば、第１導電パターン１４１上に第２導電パターン１４２が形成され、第２導電パターン１４２上に第３導電パターン１４３が形成される。ビットラインキャッピングパターンＢＣは、第３導電パターン１４３上に配置される。第１導電パターン１４１と基板１０１との間にバッファ絶縁層１２８が配置され、第１導電パターン１４１の一部分（以下、ビットラインコンタクトパターンＤＣ）は活性領域ＡＣＴの第１不純物領域１０５ａに接する。ビットラインＢＬは、ビットラインコンタクトパターンＤＣを介して第１不純物領域１０５ａに電気的に接続される。ビットラインコンタクトパターンＤＣの下面は、基板１０１の上面よりも低いレベルに位置し、ワードラインＷＬの上面よりも高いレベルに位置する。一実施形態において、ビットラインコンタクトパターンＤＣは、基板１０１内に形成されて第１不純物領域１０５ａを露出させるビットラインコンタクトホール内に局所的に配置される。
【0033】
第１導電パターン１４１は、多結晶シリコンなどの半導体物質を含む。第１導電パターン１４１は、第１不純物領域１０５ａに直接接触する。第２導電パターン１４２は金属－半導体化合物を含む。金属－半導体化合物は、例えば第１導電パターン１４１の一部をシリサイド化した層である。例えば、金属－半導体化合物は、コバルトシリサイド（ＣｏＳｉ）、チタンシリサイド（ＴｉＳｉ）、ニッケルシリサイド（ＮｉＳｉ）、タングステンシリサイド（ＷＳｉ）、又はその他の金属シリサイドを含む。第３導電パターン１４３は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、及びアルミニウム（Ａｌ）などの金属物質を含む。ビットラインＢＬを成す導電パターンの個数、物質の種類、及び／又は積層順序は、実施形態によって多様に変更される。
【0034】
ビットラインキャッピングパターンＢＣは、第３導電パターン１４３上に順に積層された第１キャッピングパターン１４６、第２キャッピングパターン１４７、及び第３キャッピングパターン１４８を含む。例えば、第３導電パターン１４３上に第１キャッピングパターン１４６が形成され、第１キャッピングパターン１４６上に第２キャッピングパターン１４７が形成され、第２キャッピングパターン１４７上に第３キャッピングパターン１４８が形成される。第１～第３キャッピングパターン（１４６、１４７、１４８）はそれぞれ絶縁物質、例えばシリコン窒化膜を含む。第１～第３キャッピングパターン（１４６、１４７、１４８）は、それぞれ異なる物質からなり、同じ物質を含むとしても物性の違いによって境界が区分される。第２キャッピングパターン１４７の厚さは、第１キャッピングパターン１４６の厚さ及び第３キャッピングパターン１４８の厚さよりもそれぞれ小さい。ビットラインキャッピングパターンＢＣを成すキャッピングパターンの個数及び／又は物質の種類は、実施形態によって多様に変更される。
【0035】
スペーサ構造物ＳＳは、ビットライン構造物ＢＬＳのそれぞれの両側壁上に配置され、一方向、例えばＹ方向に延びる。スペーサ構造物ＳＳは、ビットライン構造物ＢＬＳと下部導電パターン１５０との間に配置される。スペーサ構造物ＳＳは、ビットラインＢＬの側壁及びビットラインキャッピングパターンＢＣの側壁に沿って延びるように配置される。１つのビットライン構造物ＢＬＳの両側に配置された一対のスペーサ構造物ＳＳは、ビットライン構造物ＢＬＳを基準に非対称的な形状を有する。スペーサ構造物ＳＳのそれぞれは、複数のスペーサ層を含み、実施形態によってエアスペーサを更に含む。例えば、スペーサ構造物ＳＳは内部エアポケットを更に含む。
【0036】
下部導電パターン１５０は、活性領域ＡＣＴの一領域、例えば第２不純物領域１０５ｂに接続される。下部導電パターン１５０は、ビットラインＢＬの間及びワードラインＷＬの間に配置される。下部導電パターン１５０は、バッファ絶縁層１２８を貫通して、活性領域ＡＣＴの第２不純物領域１０５ｂに接続される。下部導電パターン１５０は、第２不純物領域１０５ｂに直接接触する。下部導電パターン１５０の下面は、基板１０１の上面よりも低いレベルに位置し、ビットラインコンタクトパターンＤＣの下面よりも高いレベルに位置する。下部導電パターン１５０はスペーサ構造物ＳＳによってビットラインコンタクトパターンＤＣから絶縁される。下部導電パターン１５０は、導電性物質からなり、例えば多結晶シリコン（Ｓｉ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）、タングステン窒化物（ＷＮ）、及びアルミニウム（Ａｌ）の少なくとも１つを含む。一実施形態において、下部導電パターン１５０は複数の層を含む。
【0037】
下部導電パターン１５０と上部導電パターン１６０との間に金属－半導体化合物層１５５が配置される。金属－半導体化合物層１５５は、例えば下部導電パターン１５０が半導体物質を含む場合、下部導電パターン１５０の一部をシリサイド化した層である。金属－半導体化合物層１５５は、例えばコバルトシリサイド（ＣｏＳｉ）、チタンシリサイド（ＴｉＳｉ）、ニッケルシリサイド（ＮｉＳｉ）、タングステンシリサイド（ＷＳｉ）、又はその他の金属シリサイドを含む。実施形態によって、金属－半導体化合物層１５５は省略される。金属－半導体化合物層１５５が省略される場合、上部導電パターン１６０が下部導電パターン１５０に接触する。
【0038】
上部導電パターン１６０は、下部導電パターン１５０上に配置される。上部導電パターン１６０はスペーサ構造物ＳＳの間に延びて金属－半導体化合物層１５５の上面を覆う。上部導電パターン１６０はバリア層１６２及び導電層１６４を含む。バリア層１６２は、導電層１６４の下面及び側面を覆う。バリア層１６２は、金属窒化物、例えばチタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、及びタングステン窒化物（ＷＮ）の少なくとも１つを含む。導電層１６４は、導電性物質、例えば多結晶シリコン（Ｓｉ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、アルミニウム（Ａｌ）、チタン窒化物（ＴｉＮ）、タンタル窒化物（ＴａＮ）、及びタングステン窒化物（ＷＮ）の少なくとも１つを含む。
【0039】
絶縁パターン１６５は、上部導電パターン１６０を貫通するように配置される。上部導電パターン１６０は、絶縁パターン１６５によって複数個に分離される。絶縁パターン１６５は、絶縁物質、例えばシリコン酸化物、シリコン窒化物、及びシリコン酸窒化物の少なくとも１つを含む。
【0040】
エッチング停止層１６８は、第１電極構造物１７０の間で絶縁パターン１６５を覆う。エッチング停止層１６８は、第１電極構造物１７０の側面の下部領域に接触する。エッチング停止層１６８は、サポート層（ＳＰ１、ＳＰ２、ＳＰ３）よりも下に配置される。エッチング停止層１６８の上面は、誘電体層１８０に直接接触する部分を含む。エッチング停止層１６８は、例えばシリコン窒化物、及びシリコン酸窒化物の少なくとも１つを含む。
【0041】
第１電極構造物１７０は上部導電パターン１６０上に配置される。第１電極構造物１７０は、エッチング停止層１６８を貫通して上部導電パターン１６０に接触する。第１電極構造物１７０は柱状であるが、これに限定されない。第１電極構造物１７０は、それぞれニオブ窒化物（ＮｂＮ）、ニオブ酸化物（ＮｂＯｘ）、多結晶シリコン（Ｓｉ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、チタンシリサイド窒化物（ＴｉＳｉＮ）、タンタル（Ｔａ）、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）、タングステン窒化物（ＷＮ）、及びアルミニウム（Ａｌ）の少なくとも１つ又はこれらの組み合わせ、金属窒化物、金属化合物などを含む。
【0042】
誘電体層１８０は、第１電極構造物１７０の表面上で、第１電極構造物１７０のそれぞれの側面及び上部面を覆う。誘電体層１８０は、第１電極構造物１７０と電極物質層１９０との間に配置される。誘電体層１８０は、サポート層（ＳＰ１、ＳＰ２、ＳＰ３）の上面及び下面を覆う。誘電体層１８０はエッチング停止層１６８の上面を覆う。
【0043】
誘電体層１８０は、高誘電体物質やシリコン酸化物、シリコン窒化物、又はこれらの組み合わせを含む。但し、実施形態によって、誘電体層１８０は、フルオリン（Ｆ）がドーピングされたチタン（Ｔｉ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）、及びランタン（Ｌａ）の少なくとも１つ又はこれらの組み合わせを含む酸化物、窒化物、ケイ化物、酸窒化物、又はケイ化酸窒化物を含む。
【0044】
第２電極構造物（１９０、１９１、１９２）は、交互に積層された複数の層を含む。例えば、第２電極構造物（１９０、１９１、１９２）は、少なくとも１つの保護物質層及び少なくとも１つの電極物質層を含む。例えば、第２電極構造物（１９０、１９１、１９２）は、順に積層された第１保護物質層１９１、電極物質層１９０、及び第２保護物質層１９２を含む。複数の層は、少なくとも１つの電極物質層１９０及び少なくとも１つの保護物質層（１９１、１９２）を含む。少なくとも１つの電極物質層１９０のそれぞれの厚さは、少なくとも１つの保護物質層（１９１、１９２）のそれぞれの厚さよりも大きい。少なくとも１つの電極物質層１９０及び少なくとも１つの保護物質層（１９１、１９２）は、それぞれ同じ金属元素を含む。少なくとも１つの電極物質層１９０は窒素元素を更に含み、少なくとも１つの保護物質層（１９１、１９２）はシリコン元素及び酸素元素を更に含む。少なくとも１つの電極物質層１９０は酸素元素を含まない。
【0045】
少なくとも１つの電極物質層１９０のそれぞれは第１物質を含み、少なくとも１つの保護物質層（１９１、１９２）の少なくとも１つは第２物質及び第３物質の少なくとも１つを含む。一実施形態によると、第１物質は金属元素及び窒素元素を含む金属窒化物であり、第２物質は、金属元素、シリコン元素、及び酸素元素を含み、第３物質は、金属元素、シリコン元素、酸素元素、及び窒素元素を含む。例えば、第１物質はＴｉＮであり、第２物質はＴｉＳｉＯ物質であり、第３物質はＴｉＳｉＯＮ物質である。
【0046】
少なくとも１つの保護物質層（１９１、１９２）は複数個であり、複数の保護物質層（１９１、１９２）は互いに離隔する第１保護物質層１９１及び第２保護物質層１９２を含む。第１保護物質層１９１は誘電体層１８０に接触し、第２保護物質層１９２はプレート電極１９９に接触する。
【0047】
電極物質層１９０は、複数の第１電極構造物１７０、サポート層（ＳＰ１、ＳＰ２、ＳＰ３）、及び誘電体層１８０を覆う。電極物質層１９０は誘電体層１８０の表面に沿って延びる。一実施形態によると、電極物質層１９０は、第１保護物質層１９１と第２保護物質層１９２との間に配置される。電極物質層１９０は、後述する第１保護物質層１９１によって誘電体層１８０から離隔されて配置されるが、これに限定されない。また、電極物質層１９０は、後述する第２保護物質層１９２によって後述するプレート電極１９９から離隔されて配置される。電極物質層１９０の厚さは誘電体層１８０の厚さよりも小さい。電極物質層１９０の厚さは、第１保護物質層１９１及び第２保護物質層１９２のそれぞれの厚さよりも大きい。
【0048】
電極物質層１９０は、図２に示したように、単一の電極層で構成されるが、これに限定されない。他の実施形態において、電極物質層１９０は複数の電極層を含む。電極物質層１９０は導電性物質を含む。電極物質層１９０は、例えばＴｉＮ、ＮｂＮ、ＷＮ、ＶＮ、ＭｏＮ、ＴａＮ、ＴｉＳｉＮ、及びＴｉＣＮの少なくとも１つ又はこれらの組み合わせ、金属窒化物、金属化合物などを含む。一実施形態によると、電極物質層１９０は第１金属元素及び窒素元素を含む。電極物質層１９０は酸素元素を含まない。
【0049】
第１保護物質層１９１は、誘電体層１８０と後述するプレート電極１９９との間に配置される。例えば、第１保護物質層１９１は、電極物質層１９０と誘電体層１８０との間に配置される。第１保護物質層１９１は、電極物質層１９０及び誘電体層１８０に接触する。第１保護物質層１９１は、電極物質層１９０の下面又は上面の少なくとも一部を覆う。第１保護物質層１９１の厚さは、電極物質層１９０の厚さよりも小さい。
【0050】
第１保護物質層１９１は、第２金属元素、元素周期表の１４族元素、及び酸素元素を含む。電極物質層１９０の第１金属元素及び第１保護物質層１９１の第２金属元素は互いに同じ元素である。互いに同一の第１金属元素及び第２金属元素は、Ｔｉ、Ｃｒ、Ｎｂ、Ｈｆ、及びＺｒの少なくとも１つを含む。一実施形態によると、第１保護物質層１９１は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）などの金属元素を含む。また、第１保護物質層１９１は、電極物質層１９０に含まれる金属元素を含む。第１保護物質層１９１の１４族元素はシリコン（Ｓｉ）である。第１保護物質層１９１は、酸素（Ｏ）及び窒素（Ｎ）の少なくとも１つを含む。例えば、第１保護物質層１９１は、金属－シリコン酸化物、金属－シリコン窒化物、又は金属－シリコン酸窒化物の少なくとも１つを含む。
【0051】
第２保護物質層１９２は、第１保護物質層１９１に対向して、電極物質層１９０上に配置される。第２保護物質層１９２は、誘電体層１８０と後述するプレート電極１９９との間に配置される。例えば、第２保護物質層１９２は、電極物質層１９０と後述するプレート電極１９９との間に配置される。第２保護物質層１９２は、電極物質層１９０及びプレート電極１９９に接触する。第２保護物質層１９２は、電極物質層１９０の下面又は上面の少なくとも一部を覆う。第２保護物質層１９２の厚さは、電極物質層１９０の厚さよりも小さい。
【0052】
第２保護物質層１９２は、第２金属元素、元素周期表の１４族元素、及び酸素元素を含む。電極物質層１９０の第１金属元素及び第２保護物質層１９２の第２金属元素は互いに同じ元素である。互いに同一の第１金属元素及び第２金属元素は、Ｔｉ、Ｃｒ、Ｎｂ、Ｈｆ、及びＺｒの少なくとも１つを含む。一実施形態によると、第２保護物質層１９２は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）などの金属元素を含む。また、第２保護物質層１９２は、電極物質層１９０に含まれる金属元素を含む。第２保護物質層１９２の１４族元素はシリコン（Ｓｉ）である。第２保護物質層１９２は、酸素（Ｏ）及び窒素（Ｎ）の少なくとも１つを含む。例えば、第２保護物質層１９２は、金属－シリコン酸化物、金属－シリコン窒化物、又は金属－シリコン酸窒化物の少なくとも１つを含む。第２保護物質層１９２の物質は、第１保護物質層１９１の物質と同じであるが、これに限定されない。第２保護物質層１９２の物質は、第１保護物質層１９１及び電極物質層１９０の物質とは異なり得る。例えば、第１保護物質層１９１はＴｉＳｉＯ又はＴｉＳｉＯＮであり、第２保護物質層１９２はＴｉＳｉＯ又はＴｉＳｉＯＮである。例えば、第１保護物質層１９１はＴｉＳｉＯであり、第２保護物質層１９２はＴｉＳｉＯＮである。
【0053】
第１保護物質層１９１及び第２保護物質層１９２は、シリコンを含むため、電極物質層１９０の自然酸化及び誘電体層１９０による酸化を防止する。これは、二次イオン質量分析法（Ｔｉｍｅ－ｏｆ－Ｆｌｉｇｈｔ Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｒｙ：ＴｏＦ－ＳＩＭＳ）によってシリコンの濃度が増加すると酸素濃度が減少することによって観察される。また、第１保護物質層１９１及び第２保護物質層１９２は、電極物質層１９０の結晶性を向上させる。これにより、本発明の電極物質層１９０の面抵抗（ｓｈｅｅｔ ｒｅｓｉｓｔａｎｃｅ）は、第１保護物質層１９１及び第２保護物質層１９２が存在しない場合の電極物質層１９０の面抵抗よりも小さい。一実施形態によると、第１保護物質層１９１及び第２保護物質層１９２によって、電極物質層１９０の面抵抗は、１０００００μΩ／ｓｑｒ．よりも小さい値を有する。例えば、第１保護物質層１９１及び第２保護物質層１９２がジクロロシラン（ｄｉｃｈｌｏｒｏｓｉｌａｎｅ：ＤＣＳ）などを用いたサイクリック（ｃｙｃｌｉｃ）ＣＶＤ工程によって形成された場合、電極物質層１９０の面抵抗は５００００μΩ／ｓｑｒ．よりも小さい値を有することが観察される。電極物質層１９０の厚さを従来から約５Å更に小さくする場合にも、上述したように電極物質層１９０の面抵抗を減少させ、情報保存構造物ＣＡＰのサイズを小さくすることができる。従って、第１保護物質層１９１及び第２保護物質層１９２が電極物質層１９０上に形成されることで、電気的特性を向上させた半導体装置１００を提供することができる。
【0054】
第１保護物質層１９１及び第２保護物質層１９２は、シリコンを含むため、ＴＥＭ－ＥＥＬＳ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による構造分析によって、第１保護物質層１９１及び第２保護物質層１９２の存在の有無を確認することができる。また、二次イオン質量分析法（Ｔｉｍｅ－ｏｆ－Ｆｌｉｇｈｔ Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｒｙ：ＴｏＦ－ＳＩＭＳ）によってシリコンの存在の有無を確認して、第１保護物質層１９１及び第２保護物質層１９２が存在するか否かを確認することができる。
【0055】
プレート電極１９９は、電極物質層１９０上に配置される。一実施形態によると、プレート電極１９９は第２保護物質層１９２上に配置される。プレート電極１９９は、複数の第１電極構造物１７０間の空間、及びサポート層（ＳＰ１、ＳＰ２、ＳＰ３）との間の空間を埋める。プレート電極１９９は導電性物質を含む。例えば、プレート電極１９９はシリコン物質又はシリコン－ゲルマニウム物質を含む。例えば、プレート電極１９９は、ドーパントシリコン物質又はドーパントシリコン－ゲルマニウム物質を含む。
【0056】
サポート層（ＳＰ１、ＳＰ２、ＳＰ３）は、第１サポート層ＳＰ１、第１サポート層ＳＰ１上の第２サポート層ＳＰ２、及び第２サポート層ＳＰ２上の第３サポート層ＳＰ３を含む。サポート層（ＳＰ１、ＳＰ２、ＳＰ３）は、基板１０１の上面に垂直な方向で基板１０１から離隔されて配置される。サポート層（ＳＰ１、ＳＰ２、ＳＰ３）は、第１電極構造物１７０に接触し、基板１０１の上面に平行な方向に延びる。
【0057】
サポート層（ＳＰ１、ＳＰ２、ＳＰ３）は、第１電極構造物１７０及び誘電体層１８０に直接接触する部分を含む。第３サポート層ＳＰ３は、第１サポート層ＳＰ１及び第２サポート層ＳＰ２よりも厚い厚さを有するが、これに限定されない。サポート層（ＳＰ１、ＳＰ２、ＳＰ３）は、高いアスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）を有する第１電極構造物１７０を支持する層である。サポート層（ＳＰ１、ＳＰ２、ＳＰ３）は、それぞれ、例えばシリコン窒化物及びシリコン酸窒化物の少なくとも１つ、又はこれと類似する物質を含む。サポート層（ＳＰ１、ＳＰ２、ＳＰ３）の個数、厚さ、及び／又は配置関係は、図示したものに限定されず、実施形態によって多様に変更される。
【0058】
隣接する第１電極構造物１７０間に第１電極構造物１７０を支持するサポート層（ＳＰ１、ＳＰ２、ＳＰ３）が少なくとも１つ以上提供され。例えば、隣接する第１電極構造物１７０の間に、第１電極構造物１７０に接触する第１サポート層ＳＰ１、第２サポート層ＳＰ２、及び第３サポート層ＳＰ３が提供される。
【0059】
図１を参照すると、上方から見た平面図において、第１電極構造物１７０は規則的な配列を有する。一実施形態において、第１電極構造物１７０は、第１方向Ｘに沿って所定の距離だけ離隔して配置され、第２方向Ｙに沿って千鳥状に配置される。但し、第１電極構造物１７０の配列はこれに限定されない。
【0060】
隣接する複数の第１電極構造物１７０の間に貫通孔パターンが配置される。一実施形態において、図１の半導体装置１００に示したように、４つの隣接する第１電極構造物１７０の間に１つの貫通孔パターンが配置される。但し、貫通孔パターンはこれに限定されない。
【0061】
図４ａ～図７ｂを参照して、一実施形態による半導体装置の多様な例を説明する。図４ａ～図７ｂに示した半導体装置は、電極物質層１９０、第１保護物質層１９１、第２保護物質層１９２、及び第３保護物質層１９３の構造において、図１～図３ｂの実施形態とは差異がある。
【0062】
【0063】
図４ａは、一実施形態による半導体装置の第２例の情報保存構造物の一部領域を拡大して示した部分拡大図であり、図４ｂは、一実施形態による半導体装置１００ａの第２例の情報保存構造物を示した断面図である。図４ａは、図２の「Ａ」領域に対応する領域を示し、図４ｂは、図４ａの切断線ＩＩＩ－ＩＩＩ’に対応する領域に沿って切断した断面を示す。
【0064】
図４ａ及び図４ｂを参照すると、図３ａの半導体装置１００とは異なり、第１保護物質層１９１を形成する工程を省略して、電極物質層１９０及び第２保護物質層１９２を形成する。これにより、電極物質層１９０は誘電体層１８０に接触する。第２保護物質層１９２は、電極物質層１９０が自然酸化されることを防止することができるため、電極物質層１９０の面抵抗を改善させることができる。
【0065】
図４ａの切断線ＩＩＩ－ＩＩＩ’のレベルにおいて、情報保存構造物は、第１電極構造物１７０、第１電極構造物１７０の外面を囲む誘電体層１８０、誘電体層１８０の外面を囲む電極物質層１９０、電極物質層１９０の外面を囲む第２保護物質層１９２、第２保護物質層１９２の外面を囲むプレート電極１９９で構成される。電極物質層１９０は、誘電体層１８０と第２保護物質層１９２との間に配置される。第２保護物質層１９２は、電極物質層１９０とプレート電極１９９との間に配置される。一実施形態によると、第２保護物質層１９２は、電極物質層１９０及びプレート電極１９９の両方に接触する。
【0066】
図５ａは、一実施形態による半導体装置の第３例の情報保存構造物の一部領域を拡大して示した部分拡大図であり、図５ｂは、一実施形態による半導体装置１００ｂの第３例の情報保存構造物を示した断面図である。図５ａは、図２の「Ａ」領域に対応する領域を示し、図５ｂは、図５ａの切断線ＩＩＩ－ＩＩＩ’に対応する領域に沿って切断した断面を示す。
【0067】
図５ａ及び図５ｂを参照すると、図３ａの半導体装置１００とは異なり、第２保護物質層１９２を形成する工程を省略して、電極物質層１９０及び第１保護物質層１９１を形成する。これにより、電極物質層１９０はプレート電極１９９に接触する。第１保護物質層１９１は、誘電体層１８０による電極物質層１９０が酸化することを防止することができるため、電極物質層１９０の面抵抗を改善させることができる。
【0068】
図５ａの切断線ＩＩＩ－ＩＩＩ’のレベルにおいて、情報保存構造物は、第１電極構造物１７０、第１電極構造物１７０の外面を囲む誘電体層１８０、誘電体層１８０の外面を囲む第１保護物質層１９１、第１保護物質層１９１の外面を囲む電極物質層１９０、及び電極物質層１９０の外面を囲むプレート電極１９９で構成される。第１保護物質層１９１は、誘電体層１８０と電極物質層１９０との間に配置される。電極物質層１９０は、第１保護物質層１９１とプレート電極１９９との間に配置される。一実施形態によると、電極物質層１９０は、第１保護物質層１９１及びプレート電極１９９の両方に接触する。
【0069】
図６ａは、一実施形態による半導体装置の第４例の情報保存構造物の一部領域を拡大して示した部分拡大図であり、図６ｂは、一実施形態による半導体装置１００ｃの第４例の情報保存構造物を示した断面図である。図６ａは、図２の「Ａ」領域に対応する領域を示し、図６ｂは、図６ａの切断線ＩＩＩ－ＩＩＩ’に対応する領域に沿って切断した断面を示す。
【0070】
図６ａ及び図６ｂを参照すると、図２の半導体装置１００に加えて電極物質層１９０と交互に積層される第３保護物質層１９３を更に含む。電極物質層１９０のそれぞれは、第３保護物質層１９３によって互いに離隔される。第１保護物質層１９１、第２保護物質層１９２、及び第３保護物質層１９３のそれぞれは互いに離隔される。電極物質層１９０のそれぞれは互いに同一である。例えば、電極物質層１９０のそれぞれは、互いに同じ物質からなる。第１保護物質層１９１、第２保護物質層１９２、及び第３保護物質層１９３のそれぞれは互いに同一である。例えば、第１保護物質層１９１、第２保護物質層１９２、及び第３保護物質層１９３は、それぞれ同じ物質からなる。但し、これに限定されるものではなく、電極物質層１９０のそれぞれは互いに異なり、第１保護物質層１９１、第２保護物質層１９２、及び第３保護物質層１９３のそれぞれは互いに異なり得る。一実施形態によると、第１保護物質層１９１の厚さ、第２保護物質層１９２の厚さ、及び第３保護物質層１９３の厚さのそれぞれは互いに同一であるが、これに限定されない。電極物質層１９０のそれぞれの厚さは、第１、第２、及び第３保護物質層（１９１、１９２、１９３）のそれぞれの厚さよりも大きい。一実施形態によると、第１保護物質層１９１、第２保護物質層１９２、電極物質層１９０、及び第３保護物質層１９３のうち、最下位層は第１保護物質層１９１であり、最上位層は第３保護物質層１９３である。第３保護物質層１９３の個数、厚さ、及び／又は配置関係は、図示したものに限定されず、実施形態によって多様に変更される。
【0071】
図６ａの切断線ＩＩＩ－ＩＩＩ’のレベルにおいて、情報保存構造物は、第１電極構造物１７０、第１電極構造物１７０の外面を囲む誘電体層１８０、誘電体層１８０の外面を囲む第１保護物質層１９１、第１保護物質層１９１の外面を囲む電極物質層１９０、電極物質層１９０の外面を囲む第３保護物質層１９３、電極物質層１９０の外面を囲む第２保護物質層１９２、及び第２保護物質層１９２の外面を囲むプレート電極１９９で構成される。電極物質層１９０及び第３保護物質層１９３は、互いに外面を囲むように互いに交互に配置される。第３保護物質層１９３の各物質は、上述した第１保護物質層１９１の物質及び第２保護物質層１９２の物質と同一であるが、これに限定されない。一実施形態によると、第３保護物質層１９３は金属－半導体化合物を含む。例えば、第３保護物質層１９３のそれぞれは、チタン（Ｔｉ）、シリコン（Ｓｉ）、酸素（Ｏ）を含み、窒素（Ｎ）も含む。
【0072】
第３保護物質層１９３は、シリコンを含むため、ＴＥＭ－ＥＥＬＳ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による構造分析により、第３保護物質層１９３が存在するか否かを確認することができる。また、二次イオン質量分析法（Ｔｉｍｅ－ｏｆ－Ｆｌｉｇｈｔ Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｒｙ、ＴｏＦ－ＳＩＭＳ）によりシリコンの存在の有無を確認し、第３保護物質層１９３が存在するか否かを確認することができる。
【0073】
図７ａは、一実施形態による半導体装置の第５例の情報保存構造物の一部領域を拡大して示した部分拡大図であり、図７ｂは、一実施形態による半導体装置１００ｄの第５例の情報保存構造物を示した断面図である。図７ａは、図２の「Ａ」領域に対応する領域を示し、図７ｂは、図７ａの切断線ＩＩＩ－ＩＩＩ’に対応する領域に沿って切断した断面を示す。
【0074】
図７ａ及び図７ｂを参照すると、図２の半導体装置１００に加えて電極物質層１９０と交互に積層される第３保護物質層１９３を更に含む。一実施形態によると、第３保護物質層１９３のそれぞれの厚さは、第１保護物質層１９１から第２保護物質層１９２に行くほど増加してから減少するが、これに限定されない。他の実施形態によると、第３保護物質層１９３のそれぞれの厚さは、第１保護物質層１９１から第２保護物質層１９２に行くほど増加し続ける。他の実施形態によると、第３保護物質層１９３のそれぞれの厚さは、第１保護物質層１９１から第２保護物質層１９２に行くほど減少し続ける。他の実施形態によると、第３保護物質層１９３のそれぞれの厚さは、第１保護物質層１９１から第２保護物質層１９２に行くほど減少してから増加する。一実施形態によると、第１保護物質層１９１の厚さ、第２保護物質層１９２の厚さ、及び第３保護物質層１９３のそれぞれの厚さは互いに異なるが、これに限定されない。
【0075】
図７ａの切断線ＩＩＩ－ＩＩＩ’のレベルにおいて、情報保存構造物は、第１電極構造物１７０、第１電極構造物１７０の外面を囲む誘電体層１８０、誘電体層１８０の外面を囲む第１保護物質層１９１、第１保護物質層１９１の外面を囲む電極物質層１９０、電極物質層１９０の外面を囲む第３保護物質層１９３、電極物質層１９０の外面を囲む第２保護物質層１９２、及び第２保護物質層１９２の外面を囲むプレート電極１９９で構成される。例えば、誘電体層１８０は、第１電極構造物１７０の外面に接触する。電極物質層１９０及び第３保護物質層１９３は、互いの外面を囲むように互いに交互に配置される。
【0076】
図８は、一実施形態による半導体装置の製造方法を説明するためのフローチャートである。
【0077】
図９ａ～図９ｆは、一実施形態による半導体装置の製造方法を説明するための断面図である。図９ａ～図９ｆは、図２の半導体装置１００を製造するための製造方法の実施形態を示し、図２のＩ－Ｉ’及びＩＩ－ＩＩ’に対応する断面を示したものである。
【0078】
【0079】
先ず、下部基板１０１に素子分離層１１０を形成して、活性領域ＡＣＴを定義する。基板１０１に素子分離トレンチを形成し、素子分離層１１０は素子分離トレンチを埋める。平面的に、活性領域ＡＣＴは、ワードラインＷＬの延長方向及び斜め方向に延びる細長いバー（ｂａｒ）形態である。素子分離層１１０をイオン注入マスクとして用いてイオン注入工程を進行して、活性領域ＡＣＴの上部に不純物領域を形成する。活性領域ＡＣＴ及び素子分離層１１０をパターニングしてゲートトレンチ１１５を形成する。一対のゲートトレンチ１１５が活性領域ＡＣＴを横切るが、これに限定されない。ゲートトレンチ１１５によって不純物領域も分離されて第１不純物領域１０５ａ及び第２不純物領域１０５ｂを形成する。
【0080】
ゲート誘電体層１２０は、ゲートトレンチ１１５の内面上に実質的にコンフォーマルな厚さで形成される。次いで、ワードラインＷＬをゲートトレンチ１１５の少なくとも一部を埋めるように形成する。ワードラインＷＬの上面は、活性領域ＡＣＴの上面よりも低くなるようにリセスされる。基板１０１上に絶縁層を積層してゲートトレンチ１１５を埋め、エッチングしてワードラインＷＬ上にゲートキャッピング層１２５を形成する。
【0081】
基板１０１の前面上に絶縁層及び導電層を順に形成し、パターニングして順に積層されたバッファ絶縁層１２８及び第１導電パターン１４１を形成する。バッファ絶縁層１２８は、シリコン酸化物、シリコン窒化物、及びシリコン酸窒化物の少なくとも１つで形成される。バッファ絶縁層１２８は、複数個が互いに離隔された形態で形成される。第１導電パターン１４１は、バッファ絶縁層１２８の平面的形状に相応する形状を有する。バッファ絶縁層１２８は、隣接する２つの活性領域ＡＣＴの端部、即ち隣接する第２不純物領域１０５ｂを同時に覆うように形成される。バッファ絶縁層１２８及び第１導電パターン１４１をエッチングマスクとして用いて素子分離層１１０、基板１０１、及びゲートキャッピング層１２５の上部をエッチングしてビットラインコンタクトホールを形成する。ビットラインコンタクトホールは第１不純物領域１０５ａを露出させる。
【0082】
ビットラインコンタクトホールを埋めるビットラインコンタクトパターンＤＣを形成する。ビットラインコンタクトパターンＤＣを形成することは、ビットラインコンタクトホールを埋める導電層を形成し、平坦化工程を実行することを含む。一例として、ビットラインコンタクトパターンＤＣはポリシリコンで形成される。第１導電パターン１４１上に、順に第２導電パターン１４２、第３導電パターン１４３、第１～第３キャッピングパターン（１４６、１４７、１４８）を形成した後、第１～第３キャッピングパターン（１４６、１４７、１４８）をエッチングマスクとして第１～第３導電パターン（１４１、１４２、１４３）を順にエッチングする。その結果、第１～第３導電パターン（１４１、１４２、１４３）を含むビットラインＢＬ、及び第１～第３キャッピングパターン（１４６、１４７、１４８）を含むビットラインキャッピングパターンＢＣを含むビットライン構造物ＢＬＳが形成される。
【0083】
ビットライン構造物ＢＬＳの側面上にスペーサ構造物ＳＳを形成する。スペーサ構造物ＳＳは複数の層で形成される。スペーサ構造物ＳＳの間にフェンス絶縁パターン１５４が形成される。フェンス絶縁パターン１５４は、シリコン窒化物又はシリコン酸窒化物を含む。フェンス絶縁パターン１５４及び第３キャッピングパターン１４８をエッチングマスクとする異方性エッチング工程を行って、第２不純物領域１０５ｂを露出させる開口部を形成する。
【0084】
開口部の下部に下部導電パターン１５０を形成する。下部導電パターン１５０は、ポリシリコンなどの半導体物質で形成される。一例として、下部導電パターン１５０は、開口部を埋めるポリシリコン層を形成した後、エッチバック工程を行って形成される。
【0085】
下部導電パターン１５０上に金属－半導体化合物層１５５を形成する。金属－半導体化合物層１５５の形成は、金属層の蒸着工程及び熱処理工程を含む。
【0086】
開口部の上部に上部導電パターン１６０を形成する。上部導電パターン１６０を形成することは、バリア層１６２及び導電層１６４を順に形成することを含む。この後、バリア層１６２及び導電層１６４にパターニング工程を行い、これを貫通する絶縁パターン１６５を形成する。これにより、基板１０１、ワードライン構造物ＷＬＳ、及びビットライン構造物ＢＬＳなどを含む下部構造物が形成される。
【0087】
下部構造物上にエッチング停止層１６８をコンフォーマルに形成し、エッチング停止層１６８上にモールド層１１８及び予備サポート層（ＳＰ１’、ＳＰ２’、ＳＰ３’）を交互に積層する。モールド層１１８及び予備サポート層（ＳＰ１’、ＳＰ２’、ＳＰ３’）はモールド構造物ＳＴを成す。エッチング停止層１６８は、モールド層１１８に対して特定のエッチング条件でエッチング選択性を有する絶縁性物質、例えばシリコン酸化物、シリコン窒化物、シリコン炭化物、シリコン酸炭化物、シリコン炭窒化物の少なくとも１つを含む。モールド層１１８はシリコン酸化物で形成され、予備サポート層（ＳＰ１’、ＳＰ２’、ＳＰ３’）はシリコン窒化物で形成される。
【0088】
図８及び図９ｂを参照すると、モールド層１１８及び予備サポート層（ＳＰ１’、ＳＰ２’、ＳＰ３’）を貫通する複数の孔ＨＬ１を形成する（段階Ｓ２０）。例えば、モールド膜１１８及び予備サポート層（ＳＰ１’、ＳＰ２’、ＳＰ３’）の一部を除去して複数の孔ＨＬ１を形成する。複数の孔ＨＬ１を形成する段階で、エッチング停止層１６８はエッチング工程の進行を停止するストッパーの役割を果たす。複数の孔ＨＬ１はエッチング停止層１６８を貫通して上部導電パターン１６０を露出させる。複数の孔ＨＬ１は、第１電極構造物１７０が形成される領域であり、図１に示したように、平面上で所定の間隔で離隔されて規則的な配列で形成される。
【0089】
【0090】
第１電極構造物１７０は、複数の孔ＨＬ１の下端で上部導電パターン１６０に接続されるように形成される。第１電極構造物１７０を形成することは、複数の孔ＨＬ１の内部及び複数の孔ＨＬ１上に導電性物質層を形成し、導電性物質層に対して平坦化工程、例えば化学的機械的研磨（ＣＭＰ、Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程及び／又はエッチバックを行うことを含む。これにより、第１電極構造物１７０はノードが分離されて互いに離隔した複数のパターンで形成される。第１電極構造物１７０は、例えば多結晶シリコン（Ｓｉ）、ＴｉＮ、ＮｂＮ、ＷＮ、ＶＮ、ＭｏＮ、ＴａＮ、ＴｉＳｉＮ、及びＴｉＣＮの少なくとも１つで形成される。一実施形態において、第１電極構造物１７０の形成工程は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などによって行われる。
【0091】
図８及び図９ｄを参照すると、モールド構造物ＳＴの一部、即ちモールド層１１８及び／又は予備サポート層（図９ｅのＳＰ１’、ＳＰ２’、ＳＰ３’）の少なくとも一部を除去して開口部ＨＬ２を形成する（段階Ｓ４０）。
【0092】
この後、第１電極構造物１７０上に別途のマスクを形成し、マスクを用いてモールド層（図９ｃの１１８）及び予備サポート層（図９ｅのＳＰ１’、ＳＰ２’、ＳＰ３’）の少なくとも一部を除去する。これにより、予備サポート層（図９ｃのＳＰ１’、ＳＰ２’、ＳＰ３’）は第１～第３サポート層（ＳＰ１、ＳＰ２、ＳＰ３）に形成される。第１～第３サポート層（ＳＰ１、ＳＰ２、ＳＰ３）は、マスクの構造によってパターニングされ、複数の開口部を含む形態を有する。複数の開口部は、図１に示したように、４つの隣接する第１電極構造物１７０の間に配置される。第１～第３サポート層（ＳＰ１、ＳＰ２、ＳＰ３）は、隣接する第１電極構造物１７０を互いに接続する。モールド層１１８は、サポート層（ＳＰ１、ＳＰ２、ＳＰ３）に対して選択的に除去される。一実施形態において、モールド層１１８を除去する工程は、エッチング液（例えば、フルオリン化水素（ＨＦ）溶液）を用いたウェットエッチング（ｗｅｔ ｅｔｃｈｉｎｇ）工程などによって行われる。マスクは、モールド層１１８をエッチングした後に、又はモールド層１１８をエッチングする間に除去する。モールド層１１８が除去された領域に開口部ＨＬ２が形成される。
【0093】
図８、図９ｅ、図９ｆを参照すると、開口部ＨＬ２内に第１電極構造物１７０を覆う誘電体層１８０、少なくとも１つの保護物質層（１９１、１９２）、及び少なくとも１つの電極物質層１９０を含む第２電極構造物（１９０、１９１、１９２）を形成する（段階Ｓ５０、段階Ｓ６０）。例えば、誘電体層１８０が形成され、誘電体層１８０上に第１保護物質層１９１が形成され、第１保護物質層１９１上に電極構造物１９０が形成され、電極構造物１９０上に第２保護物質層１９２が形成される。
【0094】
先ず、第１電極構造物１７０及び第１～第３サポート層（ＳＰ１、ＳＰ２、ＳＰ３）上に誘電体層１８０を形成する（段階Ｓ５０）。誘電体層１８０を形成する工程は、それぞれＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などにより行われる。
【0095】
少なくとも１つの保護物質層（１９１、１９２）及び少なくとも１つの電極物質層１９０を含む第２電極構造物（１９０、１９１、１９２）を形成する（段階Ｓ６０）。
【0096】
少なくとも１つの電極物質層１９０は第１物質で形成され、少なくとも１つの保護物質層（１９１、１９２）は第２物質及び第３物質の少なくとも１つを含むように形成される。
【0097】
第１物質を形成すること、及び少なくとも１つの保護物質層（１９１、１９２）を形成することは、第１金属元素を提供するための金属前駆体及び窒化（ｎｉｔｒｉｄａｔｉｏｎ）させるための工程ガスを用いて金属窒化物を形成することを含む。
【0098】
第２物質を形成することは、第１金属元素を提供するための金属前駆体及び１４族元素を提供するための１４族元素前駆体を用いて物質を形成し、物質を酸化させることを含む。例えば、第２物質はＴｉＳｉＯ物質である。
【0099】
第２物質を形成することは、第１金属元素を提供するための金属前駆体、１４族元素を提供するための１４族元素前駆体、及び窒化させるための工程ガスを用いて物質を形成し、物質を酸化させることを含む。例えば、第２物質はＴｉＳｉＯＮ物質である。
【0100】
シリコン前駆体は、例えばモノシラン（ｍｏｎｏｓｉｌａｎｅ、ＭＳ）、ジシラン（ｄｉｓｉｌａｎｅ：ＤＳ）、モノクロロシラン（ＳｉＨ３Ｃｌ）、ジクロロシラン（ｄｉｃｈｌｏｒｏｓｉｌａｎｅ：ＤＣＳ）、ＴＣＳ（Ｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ）、ＨＣＳ（Ｈｅｘａｃｈｌｏｒｏｓｉｌａｎｅ）、又はこれらの組み合わせが用いられる。一実施形態によると、シリコン前駆体はジクロロシラン（ｄｉｃｈｌｏｒｏｓｉｌａｎｅ：ＤＣＳ）である。但し、これは一実施形態に過ぎず、限定されるものではなく、実施形態によって他の要素で構成される。窒化させるための工程ガスはアンモニア（ＮＨ３）ガスである。
【0101】
第１保護物質層１９１上に電極物質層１９０を形成する。電極物質層１９０を形成する工程は、それぞれＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などにより行われる。一実施形態によると、電極物質層１９０の金属元素がＴｉ元素である場合、電極物質層１９０を形成するための金属元素前駆体はＴｉＣｌ４である。
【0102】
図１、図２、図３ａ、及び図３ｂを再び参照すると、第２電極構造物（１９０、１９１、１９２）を覆うプレート電極１９９を形成する（段階Ｓ７０）。例えば、プレート電極１９９は、第２保護物質層１９２上に形成される。プレート電極１９９を形成する工程は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などにより行われる。これにより、第１電極構造物１７０、誘電体層１８０、電極物質層１９０、第１保護物質層１９１、及び第２保護物質層１９２を含む情報保存構造物ＣＡＰを形成して、情報保存構造物ＣＡＰを含む半導体装置１００を製造する。
【0103】
図１０は、一実施形態による集積回路装置を示すレイアウト図である。
【0104】
【0105】
図１０及び図１１を参照すると、集積回路装置２００は、基板２１０、複数の第１導電ライン２２０、チャネル層２３０、ゲート電極２４０、ゲート絶縁層２５０、及び情報保存構造物２８０を含む集積回路装置２００は、垂直チャネルトランジスタ（ｖｅｒｔｉｃａｌ ｃｈａｎｎｅｌ ｔｒａｎｓｉｓｔｏｒ：ＶＣＴ）を含むメモリ装置である。垂直チャネルトランジスタは、チャネル層２３０のチャネル長さが基板２１０から垂直方向に沿って延びる構造を示す。
【0106】
基板２１０上には、下部絶縁層２１２が配置される。例えば、下部絶縁層２１２は基板２１０に接触する下部絶縁層２１２上において、複数の第１導電ライン２２０が第１方向（Ｘ方向）に互いに離隔して第２方向（Ｙ方向）に延びる。下部絶縁層２１２上には、複数の第１絶縁パターン２２２が複数の第１導電ライン２２０の間の空間を埋めるように配置される。複数の第１絶縁パターン２２２は第２方向（Ｙ方向）に延び、複数の第１絶縁パターン２２２の上面は複数の第１導電ライン２２０の上面と同一レベルに配置される。複数の第１導電ライン２２０は、集積回路装置２００のビットラインとして機能する。
【0107】
一実施形態において、複数の第１導電ライン２２０は、ドーピングされたポリシリコン、金属、導電性金属窒化物、導電性金属シリサイド、導電性金属酸化物、又はこれらの組み合わせを含む。例えば、複数の第１導電ライン２２０は、ドーピングされたポリシリコン、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｒｕ、Ｗ、Ｍｏ、Ｐｔ、Ｎｉ、Ｃｏ、ＴｉＮ、ＴａＮ、ＷＮ、ＮｂＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉ、ＴａＳｉＮ、ＲｕＴｉＮ、ＮｉＳｉ、ＣｏＳｉ、ＩｒＯｘ、ＲｕＯｘ、又はこれらの組み合わせからなるが、これらに限定されるものではない。複数の第１導電ライン２２０は、上述の物質の単一層又は多重層を含む。一実施形態において、複数の第１導電ライン２２０は２次元半導体物質を含み、例えば２次元半導体物質はグラフェン（ｇｒａｐｈｅｎｅ）、炭素ナノチューブ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ、）又はこれらの組み合わせを含む。
【0108】
チャネル層２３０は、複数の第１導電ライン２２０上で第１方向（Ｘ方向）及び第２方向（Ｙ方向）に離隔して配置されるマトリックス形態で配列される。チャネル層２３０は、第１方向（Ｘ方向）に沿った第１幅、及び第３方向（Ｚ方向）に沿った第１高さを有し、第１高さが第１幅よりも更に大きい。例えば、第１高さは第１幅の約２～１０倍であるが、これに限定されるものではない。チャネル層２３０の底部は第１ソース／ドレイン領域（図示省略）として機能し、チャネル層２３０の上部（ｕｐｐｅｒ ｐｏｒｔｉｏｎ）は第２ソース／ドレイン領域（図示省略）として機能し、第１及び第２ソース／ドレイン領域間のチャネル層２３０の一部分はチャネル領域（図示省略）として機能する。第１ソース／ドレイン領域及び第２ソース／ドレイン領域は垂直に互いに離隔され、チャネル領域は垂直チャネル領域である。
【0109】
一実施形態において、チャネル層２３０は酸化物半導体を含み、例えば酸化物半導体は、ＩｎｘＧａｙＺｎｚＯ、ＩｎｘＧａｙＳｉｚＯ、ＩｎｘＳｎｙＺｎｚＯ、ＩｎｘＺｎｙＯ、ＺｎｘＯ、ＺｎｘＳｎｙＯ、ＺｎｘＯｙＮ、ＺｒｘＺｎｙＳｎｚＯ、ＳｎｘＯ、ＨｆｘＩｎｙＺｎｚＯ、ＧａｘＺｎｙＳｎｚＯ、ＡｌｘＺｎｙＳｎｚＯ、ＹｂｘＧａｙＺｎｚＯ、ＩｎｘＧａｙＯ、又はこれらの組み合わせを含む。チャネル層２３０は、酸化物半導体の単一層又は多重層を含む。一部に示す例において、チャネル層２３０は、シリコンのバンドギャップエネルギーよりも更に大きいバンドギャップエネルギーを有する。例えば、チャネル層２３０は、約１．５ｅＶ～５．６ｅＶのバンドギャップエネルギーを有する。例えば、チャネル層２３０は、約２．０ｅＶ～４．０ｅＶのバンドギャップエネルギーを有する場合に最適のチャネル性能を有する。例えば、チャネル層２３０は多結晶又は非晶質であるが、これに限定されるものではない。一実施形態において、チャネル層２３０は２次元半導体物質を含み、例えば２次元半導体物質はグラフェン（ｇｒａｐｈｅｎｅ）、炭素ナノチューブ（ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ）、又はこれらの組み合わせを含む。
【0110】
ゲート電極２４０は、チャネル層２３０の両側壁上で第１方向（Ｘ方向）に延びる。ゲート電極２４０は、チャネル層２３０の第１側壁に向かい合う第１サブゲート電極２４０Ｐ１、及びチャネル層２３０の第１側壁とは反対の第２側壁に向かい合う第２サブゲート電極２４０Ｐ２を含む。第１サブゲート電極２４０Ｐ１と第２サブゲート電極２４０Ｐ２との間に１つのチャネル層２３０が配置されることによって、集積回路装置２００はデュアルゲートトランジスタ構造を有する。しかし、本発明の技術的思想はこれに限定されるものではなく、第２サブゲート電極２４０Ｐ２が省略され、チャネル層２３０の第１側壁に向かい合う第１サブゲート電極２４０Ｐ１のみが形成されて、シングルゲートトランジスタ構造を実現することもできる。
【0111】
ゲート電極２４０は、ドーピングされたポリシリコン、金属、導電性金属窒化物、導電性金属シリサイド、導電性金属酸化物、又はこれらの組み合わせを含む。例えば、ゲート電極２４０は、ドーピングされたポリシリコン、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｒｕ、Ｗ、Ｍｏ、Ｐｔ、Ｎｉ、Ｃｏ、ＴｉＮ、ＴａＮ、ＷＮ、ＮｂＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉ、ＴａＳｉＮ、ＲｕＴｉＮ、ＮｉＳｉ、ＣｏＳｉ、ＩｒＯｘ、ＲｕＯｘ、又はこれらの組み合わせからなるが、これらに限定されるものではない。
【0112】
ゲート絶縁層２５０は、チャネル層２３０の側壁を囲み、チャネル層２３０とゲート電極２４０との間に介在する。例えば、図１１に示したように、チャネル層２３０の全体の側壁がゲート絶縁層２５０によって囲まれ、ゲート電極２４０の側壁の一部分がゲート絶縁層２５０に接触する。他の実施形態において、ゲート絶縁層２５０は、ゲート電極２４０の延長方向（即ち、第１方向（Ｘ方向））に延び、チャネル層２３０の側壁のうちのゲート電極２４０に向かい合う２つの側壁のみがゲート絶縁層２５０に接触する。
【0113】
一実施形態において、ゲート絶縁層２５０は、シリコン酸化膜、シリコン酸窒化膜、シリコン酸化膜よりも高い誘電定数を有する高誘電膜、又はこれらの組み合わせからなる。高誘電膜は、金属酸化物又は金属酸化窒化物からなる。例えば、ゲート絶縁層２５０として使用可能な高誘電膜は、ＨｆＯ２、ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＴａＯ、ＨｆＴｉＯ、ＨｆＺｒＯ、ＺｒＯ２、Ａｌ２Ｏ３、又はこれらの組み合わせからなるが、これらに限定されるものではない。
【0114】
複数の第１絶縁パターン２２２上には、複数の第２絶縁パターン２３２が第２方向（Ｙ方向）に沿って延び、複数の第２絶縁パターン２３２のうちの隣接する２つの第２絶縁パターン２３２の間にチャネル層２３０が配置される。また、隣接する２つの第２絶縁パターン２３２の間に、２つの隣接するチャネル層２３０の間の空間に第１埋め込み層２３４及び第２埋め込み層２３６が配置される。第１埋め込み層２３４は２つの隣接するチャネル層２３０の間の空間の底部に配置され、第２埋め込み層２３６は第１埋め込み層２３４上で２つの隣接するチャネル層２３０の間の空間の残りを埋めるように形成される。第２埋め込み層２３６の上面はチャネル層２３０の上面と同じレベルに配置され、第２埋め込み層２３６はゲート電極２４０の上面を覆う。これとは異なり、複数の第２絶縁パターン２３２が複数の第１絶縁パターン２２２と連続的な物質層で形成されるか、又は第２埋め込み層２３６が第１埋め込み層２３４と連続的な物質層で形成され得る。例えば、単一の連続層は、第２絶縁パターン２３２及びこれに対応する第１絶縁パターン２２２を形成する。例えば、単一の連続層は、第２埋め込み層２３６及びこれに対応する第１埋め込み層２３４を形成する。
【0115】
チャネル層２３０上にはストレージコンタクト２６０が配置される。例えば、ストレージコンタクト２６０はチャネル層２３０に接触する。ストレージコンタクト２６０は、チャネル層２３０に垂直に重なるように配置され、第１方向（Ｘ方向）及び第２方向（Ｙ方向）に離隔して配置されるマトリックス形態で配列される。ストレージコンタクト２６０は、ドーピングされたポリシリコン、Ａｌ、Ｃｕ、Ｔｉ、Ｔａ、Ｒｕ、Ｗ、Ｍｏ、Ｐｔ、Ｎｉ、Ｃｏ、ＴｉＮ、ＴａＮ、ＷＮ、ＮｂＮ、ＴｉＡｌ、ＴｉＡｌＮ、ＴｉＳｉ、ＴｉＳｉＮ、ＴａＳｉ、ＴａＳｉＮ、ＲｕＴｉＮ、ＮｉＳｉ、ＣｏＳｉ、ＩｒＯｘ、ＲｕＯｘ、又はこれらの組み合わせからなるが、これらに限定されるものではない。上部絶縁層２６２は、複数の第２絶縁パターン２３２及び第２埋め込み層２３６上でストレージコンタクト２６０の側壁を囲む。
【0116】
上部絶縁層２６２上にはエッチング停止膜２７０が配置され、エッチング停止膜２７０上に情報保存構造物２８０が配置される。エッチング停止膜２７０は、上部絶縁層２６２及び情報保存構造物２８０に接触する。情報保存構造物２８０は、第１電極構造物２８２、誘電層２８４、及びプレート電極２８６を含む。
【0117】
第１電極構造物２８２は、エッチング停止膜２７０を貫通してストレージコンタクト２６０の上面に電気的に接続される。第１電極構造物２８２は、第３方向（Ｚ方向）に延びるピラータイプで形成されるが、これに限定されるものではない。一実施形態において、第１電極構造物２８２は、ストレージコンタクト２６０に垂直に重なるように配置され、第１方向（Ｘ方向）及び第２方向（Ｙ方向）に離隔して配置されるマトリックス形態で配列される。これとは異なり、ストレージコンタクト２６０と第１電極構造物２８２との間にランディングパッド（図示省略）が更に配置されて、第１電極構造物２８２は六角形状に配列され得る。
【0118】
集積回路装置２００において、情報保存構造物２８０は、誘電層２８４上の第１保護物質層（図３ａの「１９１」参照）、第１保護物質層１９１上の電極物質層（図３ａの「１９０」参照）、電極物質層１９０上の第２保護物質層（図３ａの「１９２」参照）、及びプレート電極２８６を含む。
【0119】
図１２は、一実施形態による半導体装置の断面図である。
【0120】
図１２を参照すると、半導体装置３００は、基板３０１、基板３０１上の下部構造物３１０、基板３０１上に交互に積層された複数の構造物ＬＳ、複数の第１絶縁層３２１、及び互いに離隔する複数の第２導電パターン３５０を含む。複数の構造物ＬＳのそれぞれは、Ｘ方向に延びる活性層３３０、活性層３３０に交差してＸ方向に直交するＹ方向に延びる第１導電パターン３４０、活性層３３０と第１導電パターン３４０との間のゲート誘電層３４２、第１導電パターン３４０と第２導電パターン３５０との間のゲートキャッピング層３４４、情報保存構造物ＤＳの第１電極３６１、及び第１導電パターン３４０と第１電極３６１との間の第２絶縁層３２２を含む。情報保存構造物ＤＳは、第１電極３６１上の誘電層３６５、誘電層３６５上の第１保護物質層（図３ａの「１９１」参照）、第１保護物質層１９１上の電極物質層（図３ａの「１９０」参照）、電極物質層１９０上の第２保護物質層１９２、及び誘電層３６５上の第２電極３６２を更に含む。Ｘ方向とＹ方向とは互いに直交し、基板３０１の上面に平行である。Ｚ方向はＸ方向及びＹ方向に垂直であり、基板３０１の上面に垂直である。
【0121】
下部構造物３１０が基板３０１上に配置される。複数の構造物ＬＳ及び複数の第１絶縁層３２１は、下部構造物３１０上に積層される。下部構造物３１０は、基板３０１上の素子領域、及び素子領域を覆う絶縁領域を含む。絶縁領域は、絶縁物質、例えばシリコン酸化物、シリコン窒化物、シリコン酸窒化物、及びシリコン酸炭化物の少なくとも１つを含む絶縁層で形成される。
【0122】
複数の構造物ＬＳ及び複数の第１絶縁層３２１は、基板３０１上にモールド構造物を成す。複数の構造物ＬＳは、複数の第１絶縁層３２１の間に配置され、複数の第１絶縁層３２１によってＺ方向に互いに離隔される。第１絶縁層３２１はＸ方向に沿って延び、端部は第２導電パターン３５０内に延びる。例えば、第１絶縁層３２１の一部は第２導電パターン３５０内に延びる。第２絶縁層３２２は、第１絶縁層３２１と活性層３３０との間、及び第１導電パターン３４０と情報保存構造物ＤＳとの間に配置される。第１絶縁層３２１及び第２絶縁層３２２は、それぞれ絶縁物質、例えばシリコン酸化物、シリコン窒化物、シリコン酸窒化物、及びシリコン酸炭化物の少なくとも１つを含む。第１絶縁層３２１は第２絶縁層３２２よりも水平に更に長く延びる。第２絶縁層３２２の厚さは第１絶縁層３２１の厚さよりも厚い。例えば、第２絶縁層３２２のＺ方向の厚さは、第１絶縁層３２１のＺ方向の厚さよりも厚い。
【0123】
活性層３３０は、基板３０１上に配置されて、Ｘ方向に水平に延びる。活性層３３０は、Ｚ方向において複数が互いに離隔されて積層され、Ｙ方向において複数個配列される。Ｚ方向において複数個配列される活性層３３０は、複数の第１絶縁層３２１の間に配置される。活性層３３０は、第１導電パターン３４０に交差してＸ方向に延びるライン形態、バー（ｂａｒ）形態、又は柱状を有する。活性層３３０は、半導体物質、例えばシリコン、ゲルマニウム、又はシリコン－ゲルマニウムを含む。
【0124】
活性層３３０は、第１不純物領域３３０ａ、第２不純物領域３３０ｂ、及びチャネル領域３３０ｃを含む。第１不純物領域３３０ａは第２導電パターン３５０に電気的に接続される。第２不純物領域３３０ｂは、情報保存構造物ＤＳの第１電極３６１に電気的に接続される。第２不純物領域３３０ｂのＸ方向における長さは第１不純物領域３３０ａのＸ方向の長さよりも長いが、これに限定されない。チャネル領域３３０ｃは、第１不純物領域３３０ａと第２不純物領域３３０ｂとの間に配置される。チャネル領域３３０ｃは第１導電パターン３４０に重なる。例えば、チャネル領域３３０ｃは、第１導電パターン３４０にｘ方向に重なる。第１不純物領域３３０ａ及び第２不純物領域３３０ｂは水平方向又はｘ方向において互いに離隔されて互いに同じレベルに配置され、チャネル領域３３０ｃは水平チャネル領域３３０ｃである。
【0125】
第１不純物領域３３０ａ及び第２不純物領域３３０ｂは、活性層３３０に不純物のドーピング又はイオン注入工程を行うことで形成される。第１不純物領域３３０ａ及び第２不純物領域３３０ｂは、ｎ型又はｐ型の導電型を有する。
【0126】
第１不純物領域３３０ａの一部は図１のメモリセルトランジスタ（ＭＣＴ）のソース領域に対応し、第２不純物領域３３０ｂの一部は図１のメモリセルトランジスタ（ＭＣＴ）のドレイン領域に対応し、チャネル領域３３０ｃは図１のメモリセルトランジスタ（ＭＣＴ）のチャネルに対応する。第１不純物領域３３０ａの一部は、メモリセルトランジスタ（ＭＣＴ）のソース領域を第２導電パターン３５０、即ちビットラインＢＬに直接接続するための第１コンタクト領域を提供し、第２不純物領域３３０ｂの一部は、メモリセルトランジスタ（ＭＣＴ）のドレイン領域を情報保存要素（ＤＳＥ）、即ち情報保存構造物ＤＳに直接接続するための第２コンタクト領域を提供する。
【0127】
他の例において、活性層３３０は、酸化物半導体（ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、例えばハフニウム－シリコン酸化物（ＨＳＯ）、ハフニウム－亜鉛酸化物（ＨＺＯ）、インジウム－亜鉛酸化物（ＩＺＯ）、インジウム－ガリウム酸化物（ＩＧＯ）、インジウム－スズ酸化物（ＩＴＯ）、インジウム－ガリウム－亜鉛酸化物（ＩＧＺＯ）、及びインジウム－スズ－亜鉛酸化物（ＩＴＺＯ）の少なくとも１つを含む。
【0128】
他の例において、活性層３３０は、原子が所定の結晶構造を成し、トランジスタのチャネルを形成することができる二次元物質（ｔｗｏ－ｄｉｍｅｎｓｉｏｎａｌ ｍａｔｅｒｉａｌ、２Ｄ ｍａｔｅｒｉａｌ）を含む。二次元物質層は、ＴＭＤ物質層（Ｔｒａｎｓｉｔｉｏｎ Ｍｅｔａｌ Ｄｉｃｈａｌｃｏｇｅｎｉｄｅ ｍａｔｅｒｉａｌ ｌａｙｅｒ）、ブラックリン物質層（ｂｌａｃｋ ｐｈｏｓｐｈｏｒｏｕｓ ｍａｔｅｒｉａｌ ｌａｙｅｒ）、及びｈＢＮ物質層（ｈｅｘａｇｏｎａｌ Ｂｏｒｏｎ－Ｎｉｔｒｉｄｅ ｍａｔｅｒｉａｌ ｌａｙｅｒ）の少なくとも１つを含む。例えば、二次元物質層は、二次元物質を形成することができるＢｉＯＳｅ、Ｃｒｌ、ＷＳｅ２、ＭｏＳ２、ＴａＳ、ＷＳ、ＳｎＳｅ、ＲｅＳ、β－ＳｎＴｅ、ＭｎＯ、ＡｓＳ、Ｐ（ｂｌａｃｋ）、ＩｎＳｅ、ｈ－ＢＮ、ＧａＳｅ、ＧａＮ、ＳｒＴｉＯ、マキシン（ＭＸｅｎｅ）、及びヤヌス２Ｄ物質（Ｊａｎｕｓ ２Ｄ ｍａｔｅｒｉａｌｓ）の少なくとも１つを含む。
【0129】
他の例において、構造物ＬＳは、活性層３３０の第１領域３３０ａ及び第２領域３３０ｂにそれぞれ接続され、活性層３３０から成長したエピタキシャル層を更に含む。
【0130】
第１導電パターン３４０は、基板３０１上に配置されて、Ｙ方向に水平に延びる。第１導電パターン３４０は、Ｚ方向において複数個が互いに離隔して積層され、Ｘ方向において複数個が配列される。第１導電パターン３４０は、活性層３３０のチャネル領域３３０ｃと第１絶縁層３２１との間に配置される。第１導電パターン３４０は、活性層３３０の上面及び下面上に配置される。第１導電パターン３４０は、第２導電パターン３５０に交差してＹ方向に延びるライン形態、バー形態、又は柱状を有する。図示していないが、１つのメモリセル内でＺ方向に積層される複数の第１導電パターン３４０は、それぞれの上面が露出するコンタクト領域を提供するために、Ｙ方向に互いに異なる長さで延びる。
【0131】
第１導電パターン３４０は導電物質を含み、導電物質は、ドーピングされた半導体物質、導電性金属窒化物、金属、及び金属－半導体化合物の少なくとも１つを含む。第１導電パターン３４０は、図２を参照して説明したワードラインＷＬであり、「ゲート電極」とも称される。
【0132】
ゲート誘電層３４２は、第１導電パターン３４０と活性層３３０との間に配置される。ゲート誘電層３４２は、隣接する第１絶縁層３２１の間で、第２絶縁層３２２が側面からエッチングされて形成されたギャップ領域の内側空間に実質的にコンフォーマルな厚さを有するように形成される。ゲート誘電層３４２は、シリコン酸化物、シリコン窒化物、又は高誘電率（ｈｉｇｈ－ｋ）物質を含む。
【0133】
ゲートキャッピング層３４４は、第１導電パターン３４０を側面から一部除去した領域を埋めるように配置される。例えば、ゲートキャッピング層３４４は、側面が第１導電パターン３４０の側面に接触し、上面及び下面はゲート誘電層３４２によって覆われる。ゲートキャッピング層３４４は、第１導電パターン３４０から第２導電パターン３５０を電気的に絶縁させる。
【0134】
第２導電パターン３５０は、基板３０１上にＺ方向に垂直に延びる。第２導電パターン３５０は、Ｙ方向に複数個配列される。第２導電パターン３５０は、活性層３３０の第１不純物領域３３０ａ及び第１端部面に隣接して配置される。第２導電パターン３５０は、エピタキシャル層の傾斜した側面に向かい合う傾斜した内側面を有する。１つの第２導電パターン３５０にＺ方向に積層される複数の活性層３３０が電気的に接続される。第２導電パターン３５０は、Ｚ方向に延びるライン形態、バー形態、又は柱状を有する。図示していないが、半導体素子は、第２導電パターン３５０上に配置され、第２導電パターン３５０に接続され、Ｘ方向に延びる上部配線を更に含む。第２導電パターン３５０は、ドーピングされた半導体物質、導電性金属窒化物、金属、及び金属－半導体化合物の少なくとも１つを含む。
【0135】
情報保存構造物ＤＳは、活性層３３０の第２不純物領域３３０ｂ及び第２端部面に隣接して配置される。情報保存構造物ＤＳは活性層３３０に電気的に接続される。情報保存構造物ＤＳは、第１電極３６１、第１電極３６１上の誘電層３６５、及び誘電層３６５上の第２電極３６２を含む。情報保存構造物ＤＳの第１電極３６１は、図１２に示したように、シリンダ（ｃｙｌｉｎｄｅｒ）形状を有するが、これに限定されず、実施形態において、ピラー（ｐｉｌｌａｒ）の形態を有する。
【0136】
第１電極３６１は、第２絶縁層３２２が側面からエッチングされて形成されたギャップ領域の内側空間に実質的にコンフォーマルな厚さを有するように形成される。第１電極３６１は、導電性物質を蒸着した後、第１絶縁層３２１の側面上の部分を除去して構造物ＬＳ別にノードが分離された状態である。第１電極３６１は、ドーピングされた半導体物質、導電性金属窒化物、金属、及び導電性金属酸化物の少なくとも１つを含む。
【0137】
誘電層３６５は第１電極３６１をコンフォーマルに覆う。誘電層３６５は、第１電極３６１の突出した部分を覆い、第２電極３６２に向かって突出した部分を含む。誘電層３６５は、高誘電体物質やシリコン酸化物、シリコン窒化物、シリコン酸窒化物、又はこれらの組み合わせを含む。但し、実施形態によって、誘電層３６５は、Ｈｆ、Ａｌ、Ｚｒ、及びＬａの少なくとも１つを含む酸化物、窒化物、ケイ化物、酸窒化物、又はケイ化酸窒化物を含む。
【0138】
第２電極３６２は誘電層３６５を覆う。第２電極３６２は、シリンダ形状を有する第１電極３６１の内部空間を埋める。第２電極３６２は、ドーピングされた半導体物質、導電性金属窒化物、金属、及び金属－半導体化合物の少なくとも１つを含む。
【0139】
半導体装置３００において、情報保存構造物ＤＳは、誘電層３６５上の第１保護物質層（図３ａの「１９１」参照）、第１保護物質層１９１上の電極物質層（図３ａの「１９０」参照）、及び電極物質層１９０上の第２保護物質層（図３ａの「１９２」参照）を更に含む。
【0140】
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0141】
１００、１００ａ、１００ｂ、１００ｃ、１００ｄ 半導体装置
１０１、２１０、３０１ 基板
１０５ａ、１０５ｂ 第１、第２不純物領域
１１０ 素子分離層
１１５ ゲートトレンチ
１１８ モールド層
１２０ ゲート誘電体層
１２５ ゲートキャッピング層
１２８ バッファ絶縁層
１４１、１４２、１４３ 第１～第３導電パターン
１４６、１４７、１４８ 第１～第３キャッピングパターン
１５０、１６０ 下部、上部導電パターン（導電性パターン）
１５４ フェンス絶縁パターン
１５５ 金属－半導体化合物層
１６２ バリア層
１６４ 導電層
１６５ 絶縁パターン
１６８ エッチング停止層
１７０、２８２ 第１電極構造物
１８０ 誘電体層
１９０ （第１）電極物質層（第２電極構造物）
１９１、１９２ 第１、第２保護物質層（第２電極構造物）
１９３ 第３保護構造物
１９９、２８６ プレート電極
２００、３００ 集積回路装置
２１２、２６２ 下部、上部絶縁層
２２０ 第１導電ライン
２２２、２３２ 第１、第２絶縁パターン
２３０ チャネル層
２３４、２３６ 第１、第２埋め込み層
２４０ ゲート電極
２４０Ｐ１、２４０Ｐ２ 第１、第２サブゲート電極
２５０ ゲート絶縁層
２６０ ストレージコンタクト
２７０ エッチング停止膜
２８０ 情報保存構造物（キャパシタ）
２８４、３６５ 誘電層
３１０ 下部構造物
３２１、３２２ 第１、第２絶縁層
３３０ 活性層
３３０ａ、３３０ｂ 第１、第２不純物領域
３３０ｃ チャネル領域
３４０、３５０ 第１、第２導電パターン
３４２ ゲート誘電層
３４４ ゲートキャッピング層
３６１、３６２ 第１、第２電極
ＡＣＴ 活性領域
ＣＡＰ 情報保存構造物（キャパシタ）
ＢＣ ビットラインキャッピングパターン
ＢＬ ビットライン
ＢＬＳ ビットライン構造物
ＤＣ ビットラインコンタクトパターン
ＤＳ 情報保存構造物
ＨＬ１ 孔
ＨＬ２ 開口部
ＬＳ 構造物
ＳＰ１、ＳＰ２、ＳＰ３ 第１～第３サポート層
ＳＰ１‘、ＳＰ２’、ＳＰ３‘ 予備サポート層
ＳＳ スペーサ構造物
ＳＴ モールド構造物
ＷＬ ワードライン
ＷＬＳ ワードライン構造物
１０１、２１０、３０１ 基板
１０５ａ、１０５ｂ 第１、第２不純物領域
１１０ 素子分離層
１１５ ゲートトレンチ
１１８ モールド層
１２０ ゲート誘電体層
１２５ ゲートキャッピング層
１２８ バッファ絶縁層
１４１、１４２、１４３ 第１～第３導電パターン
１４６、１４７、１４８ 第１～第３キャッピングパターン
１５０、１６０ 下部、上部導電パターン（導電性パターン）
１５４ フェンス絶縁パターン
１５５ 金属－半導体化合物層
１６２ バリア層
１６４ 導電層
１６５ 絶縁パターン
１６８ エッチング停止層
１７０、２８２ 第１電極構造物
１８０ 誘電体層
１９０ （第１）電極物質層（第２電極構造物）
１９１、１９２ 第１、第２保護物質層（第２電極構造物）
１９３ 第３保護構造物
１９９、２８６ プレート電極
２００、３００ 集積回路装置
２１２、２６２ 下部、上部絶縁層
２２０ 第１導電ライン
２２２、２３２ 第１、第２絶縁パターン
２３０ チャネル層
２３４、２３６ 第１、第２埋め込み層
２４０ ゲート電極
２４０Ｐ１、２４０Ｐ２ 第１、第２サブゲート電極
２５０ ゲート絶縁層
２６０ ストレージコンタクト
２７０ エッチング停止膜
２８０ 情報保存構造物（キャパシタ）
２８４、３６５ 誘電層
３１０ 下部構造物
３２１、３２２ 第１、第２絶縁層
３３０ 活性層
３３０ａ、３３０ｂ 第１、第２不純物領域
３３０ｃ チャネル領域
３４０、３５０ 第１、第２導電パターン
３４２ ゲート誘電層
３４４ ゲートキャッピング層
３６１、３６２ 第１、第２電極
ＡＣＴ 活性領域
ＣＡＰ 情報保存構造物（キャパシタ）
ＢＣ ビットラインキャッピングパターン
ＢＬ ビットライン
ＢＬＳ ビットライン構造物
ＤＣ ビットラインコンタクトパターン
ＤＳ 情報保存構造物
ＨＬ１ 孔
ＨＬ２ 開口部
ＬＳ 構造物
ＳＰ１、ＳＰ２、ＳＰ３ 第１～第３サポート層
ＳＰ１‘、ＳＰ２’、ＳＰ３‘ 予備サポート層
ＳＳ スペーサ構造物
ＳＴ モールド構造物
ＷＬ ワードライン
ＷＬＳ ワードライン構造物
【図1】
【図2】
【図3a】
【図3b】
【図4a】
【図4b】
【図5a】
【図5b】
【図6a】
【図6b】
【図7a】
【図7b】
【図8】
【図9a】
【図9b】
【図9c】
【図9d】
【図9e】
【図9f】
【図10】
【図11】
【図12】