特開 2024-102017 順方向経路および戻り経路を有するアイソレータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024102017

(43)【公開日】2024-07-30

(54)【発明の名称】順方向経路および戻り経路を有するアイソレータ

(51)【国際特許分類】

   H04L 25/02 20060101AFI20240723BHJP

   H04B 1/69 20110101ALI20240723BHJP

【ＦＩ】

H04L25/02 303

H04B1/69

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024005044

(22)【出願日】2024-01-17

(31)【優先権主張番号】18/155,999

(32)【優先日】2023-01-18

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】518364964

【氏名又は名称】ルネサス エレクトロニクス アメリカ インコーポレイテッド

【氏名又は名称原語表記】ＲＥＮＥＳＡＳ ＥＬＥＣＴＲＯＮＩＣＳ ＡＭＥＲＩＣＡ ＩＮＣ．

【住所又は居所原語表記】１００１ Ｍｕｒｐｈｙ Ｒａｎｃｈ Ｒｏａｄ， Ｍｉｌｐｉｔａｓ， Ｃａｌｉｆｏｒｎｉａ ９５０３５， Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】佐藤 哲夫

(72)【発明者】

【氏名】チェン・ジャン

(72)【発明者】

【氏名】シャ・キュウ

【テーマコード（参考）】

5K029

【Ｆターム（参考）】

5K029DD03

5K029JJ01

5K029JJ03

(57)【要約】

【課題】デジタル信号を分離するためのシステム、装置、および方法を提供する。
【解決手段】
第１の信号を用いて搬送波信号を変調して第１の変調信号を生成することができる。搬送波信号および第１の変調信号を、分離バリア内の順方向経路を介して送信することができる。ここで、分離バリアを介して搬送波信号を送信することで、搬送波信号を遅延搬送波信号に変換することができる。第１の変調信号を復調して第１の信号を復元することができる。第２の信号を用いて遅延搬送波信号を変調して第２の変調信号を生成することができる。分離バリア内の戻り経路を介して遅延搬送波信号および第２の変調信号を送信することができる。ここで、戻り経路および順方向経路は、互いに反対方向になっている。
【選択図】図３

【特許請求の範囲】

【請求項1】

第１のチップと、第２のチップと、分離バリアと、を備える半導体装置であって、
前記第１のチップは、
前記第２のチップ用に指定された第１の信号を用いて搬送波信号を変調して第１の変調信号を生成し、
前記分離バリアを介して前記搬送波信号および前記第１の変調信号を前記第２のチップに送信するように構成され、
前記第２のチップは、
遅延搬送波信号としての前記搬送波信号と、前記第１の変調信号とを受信し、
前記第１の変調信号を復調して前記第１の信号を復元し、
前記第１のチップ用に指定された第２の信号を用いて前記遅延搬送波信号を変調して第２の変調信号を生成し、
前記分離バリアを介して前記遅延搬送波信号および前記第２の変調信号を前記第１のチップに送信するように構成される、
半導体装置。

【請求項2】

前記分離バリアは、第１の分離部品と、第２の分離部品と、第３の分離部品と、第４の分離部品と、を含み、
前記第１のチップは、前記第１の分離部品を介して前記搬送波信号を前記第２のチップに送信するように構成され、
前記第１のチップは、前記第２の分離部品を介して前記第１の変調信号を前記第２のチップに送信するように構成され、
前記第２のチップは、前記第３の分離部品を介して前記遅延搬送波信号を前記第１のチップに送信するように構成され、
前記第２のチップは、前記第４の分離部品を介して前記第２の変調信号を前記第１のチップに送信するように構成される、
請求項１に記載の半導体装置。

【請求項3】

前記第１の分離部品、前記第２の分離部品、前記第３の分離部品、および前記第４の分離部品の各々は、キャパシタおよび変成器のうちの１つである、請求項２に記載の半導体装置。

【請求項4】

前記第１のチップは、Ｎ個のデジタル信号変調器を含み、
前記第１の分離部品および前記第２の分離部品は、前記第１のチップから前記第２のチップに信号を転送するＮ個の分離部品に含まれ、
前記第２のチップは、Ｍ個のデジタル信号変調器を含み、
前記第３の分離部品および前記第４の分離部品は、前記第２のチップから前記第１のチップに信号を転送するＭ個の分離部品に含まれる、
請求項２に記載の半導体装置。

【請求項5】

前記第１のチップは、
Ｎ個のデジタル信号変調器と、
Ｍ個のデジタル信号復調器と、
を含み、
前記第２のチップは、
Ｎ個のデジタル信号復調器と、
Ｍ個のデジタル信号変調器と、
を含み、
前記第１のチップは、前記搬送波信号を前記第１のチップ内の前記Ｎ個のデジタル信号変調器に分配するように構成され、
前記第２のチップは、前記遅延搬送波信号を前記第２のチップ内の前記Ｍ個のデジタル信号変調器に分配するように構成され、
前記第２のチップは、前記遅延搬送波信号を前記第１のチップ内の前記Ｍ個のデジタル信号復調器に送信するように構成される、
請求項１に記載の半導体装置。

【請求項6】

前記搬送波信号は、電圧制御発振器によって生成されたスペクトラム拡散信号である、請求項１に記載の半導体装置。

【請求項7】

前記分離バリアは、前記搬送波信号に遅延を適用して前記搬送波信号を前記遅延搬送波信号に変換し、
前記分離バリアは、前記遅延搬送波信号に前記遅延を適用して前記遅延搬送波信号を２倍遅延搬送波信号に変換し、
前記第１のチップは、
前記２倍遅延搬送波信号を受信し、
前記２倍遅延搬送波信号を復調して前記第２の信号を復元するように構成される、
請求項１に記載の半導体装置。

【請求項8】

第３のチップをさらに備え、
前記第２のチップは、
前記第３のチップ用に指定された第３の信号を受信し、
前記第３の信号を用いて前記遅延搬送波信号を変調して第３の変調信号を生成し、
前記分離バリアを介して前記遅延搬送波信号および前記第３の変調信号を前記第３のチップに送信するようにさらに構成される、
請求項１に記載の半導体装置。

【請求項9】

信号を送信するための方法であって、
第１の信号を用いて搬送波信号を変調して第１の変調信号を生成するステップと、
分離バリア内の順方向経路を介して前記搬送波信号および前記第１の変調信号を送信するステップであって、前記分離バリアを介して前記搬送波信号を送信することで、前記搬送波信号を遅延搬送波信号に変換する、ステップと、
前記第１の変調信号を復調して前記第１の信号を復元するステップと、
第２の信号を用いて前記遅延搬送波信号を変調して第２の変調信号を生成するステップと、
前記分離バリア内の戻り経路を介して前記遅延搬送波信号および前記第２の変調信号を送信するステップと、
を含み、
前記戻り経路および前記順方向経路は、互いに反対方向になっている、
方法。

【請求項10】

前記順方向経路を介して前記搬送波信号を送信するステップは、前記分離バリアの第１の分離部品を介して前記搬送波信号を送信するステップを含み、
前記順方向経路を介して前記第１の変調信号を送信するステップは、前記分離バリアの第２の分離部品を介して前記第１の変調信号を送信するステップを含み、
前記戻り経路を介して前記遅延搬送波信号を送信するステップは、前記分離バリアの第３の分離部品を介して前記遅延搬送波信号を送信するステップを含み、
前記戻り経路を介して前記第２の変調信号を送信するステップは、前記分離バリアの第４の分離部品を介して前記第２の変調信号を送信するステップを含む、
請求項９に記載の方法。

【請求項11】

前記第１の分離部品、前記第２の分離部品、前記第３の分離部品、および前記第４の分離部品の各々は、キャパシタおよび変成器のうちの１つである、請求項１０に記載の方法。

【請求項12】

電圧制御発振器を動作させて前記搬送波信号を生成するステップをさらに含む、請求項９に記載の方法。

【請求項13】

前記順方向経路を介して前記搬送波信号を送信するステップは、前記搬送波信号に遅延を適用して前記搬送波信号を前記遅延搬送波信号に変換するステップを含み、
前記戻り経路を介して前記遅延搬送波信号を送信するステップは、前記遅延搬送波信号に前記遅延を適用して前記遅延搬送波信号を２倍遅延搬送波信号に変換するステップを含み、
前記２倍遅延搬送波信号を復調して前記第２の信号を復元するステップをさらに含む、
請求項９に記載の方法。

【請求項14】

第１の装置と、第２の装置と、アイソレータと、を備える半導体装置であって、
前記アイソレータは、
第１のチップと、
第２のチップと、
分離バリアと、
を含み、
前記第１のチップは、
前記第２の装置用に指定された第１の信号を前記第１の装置から受信し、
前記第１の信号を用いて搬送波信号を変調して第１の変調信号を生成し、
前記分離バリアを介して前記搬送波信号および前記第１の変調信号を前記第２のチップに送信するように構成され、
前記第２のチップは、
遅延搬送波信号としての前記搬送波信号と、前記第１の変調信号とを受信し、
前記第１の変調信号を復調して前記第１の信号を復元し、
前記第１の装置用に指定された第２の信号を前記第２の装置から受信し、
前記第２の信号を用いて前記遅延搬送波信号を変調して第２の変調信号を生成し、
前記分離バリアを介して前記遅延搬送波信号および前記第２の変調信号を前記第１のチップに送信するように構成され、
前記第１のチップは、
前記遅延搬送波信号を２倍遅延搬送波信号として受信し、
前記２倍遅延搬送波信号を復調して前記第２の信号を復元し、
前記第２の信号を前記第１の装置に送信するようにさらに構成される、
半導体装置。

【請求項15】

前記分離バリアは、第１の分離部品と、第２の分離部品と、第３の分離部品と、第４の分離部品と、を含み、
前記第１のチップは、前記第１の分離部品を介して前記搬送波信号を前記第２のチップに送信するように構成され、
前記第１のチップは、前記第２の分離部品を介して前記第１の変調信号を前記第２のチップに送信するように構成され、
前記第２のチップは、前記第３の分離部品を介して前記遅延搬送波信号を前記第１のチップに送信するように構成され、
前記第２のチップは、前記第４の分離部品を介して前記第２の変調信号を前記第１のチップに送信するように構成される、
請求項１４に記載の半導体装置。

【請求項16】

前記第１の分離部品、前記第２の分離部品、前記第３の分離部品、および前記第４の分離部品の各々は、キャパシタおよび変成器のうちの１つである、請求項１５に記載の半導体装置。

【請求項17】

前記第１のチップは、Ｎ個のデジタル信号変調器を含み、
前記第１の分離部品および前記第２の分離部品は、前記第１のチップから前記第２のチップに信号を転送するＮ個の分離部品に含まれ、
前記第２のチップは、Ｍ個のデジタル信号変調器を含み、
前記第３の分離部品および前記第４の分離部品は、前記第２のチップから前記第１のチップに信号を転送するＭ個の分離部品に含まれる、
請求項１５に記載の半導体装置。

【請求項18】

前記第１のチップは、
Ｎ個のデジタル信号変調器と、
Ｍ個のデジタル信号復調器と、
を含み、
前記第２のチップは、
Ｎ個のデジタル信号復調器と、
Ｍ個のデジタル信号変調器と、
を含み、
前記第１のチップは、前記搬送波信号を前記第１のチップ内の前記Ｎ個のデジタル信号変調器に分配するように構成され、
前記第２のチップは、前記遅延搬送波信号を前記第２のチップ内の前記Ｍ個のデジタル信号変調器に分配するように構成され、
前記第２のチップは、前記遅延搬送波信号を前記第１のチップ内の前記Ｍ個のデジタル信号復調器に送信するように構成される、
請求項１４に記載の半導体装置。

【請求項19】

前記第１の装置は、前記搬送波信号を生成するように構成された電圧制御発振器を備える、請求項１４に記載の半導体装置。

【請求項20】

前記分離バリアは、前記搬送波信号に遅延を適用して前記搬送波信号を前記遅延搬送波信号に変換し、
前記分離バリアは、前記遅延搬送波信号に前記遅延を適用して前記遅延搬送波信号を前記２倍遅延搬送波信号に変換する、
請求項１４に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、一般に、半導体装置に関する。より詳細には、本開示は、順方向経路および戻り経路を含むアイソレータシステムに関する。

【背景技術】

【0002】

デジタルアイソレータは、デジタル信号を分離し、分離バリアを介してデジタル通信を転送するために使用される統合デバイスである。入力信号は、送信機を介して変調された後、分離バリアを通過して受信機に到達する。変調信号は、分離バリアに結合され、受信機側で減衰した形態で現れる。受信機内の復調器は、元の入力信号を再生成することができる。分離バリアは、例えば、少なくとも１つの変成器またはキャパシタによって実現され得る。

【発明の概要】

【0003】

一実施形態において、一般に、デジタル信号を分離するための半導体装置が提供される。半導体装置は、第１のチップと、第２のチップと、分離バリアと、を含むことができる。第１のチップは、第２のチップ用に指定された第１の信号を用いて搬送波信号を変調して第１の変調信号を生成するように構成され得る。さらに、第１のチップは、分離バリアを介して搬送波信号および第１の変調信号を第２のチップに送信するように構成され得る。第２のチップは、搬送波信号および第１の変調信号を受信するように構成され得る。搬送波信号は、遅延搬送波信号として受信され得る。さらに、第２のチップは、第１の変調信号を復調して第１の信号を復元するように構成され得る。さらに、第２のチップは、第１のチップ用に指定された第２の信号を用いて遅延搬送波信号を変調して第２の変調信号を生成するように構成され得る。さらに、第２のチップは、分離バリアを介して遅延搬送波信号および第２の変調信号を第１のチップに送信するように構成され得る。

【0004】

一実施形態において、一般に、信号を送信するための方法が提供される。該方法は、第１の信号を用いて搬送波信号を変調して第１の変調信号を生成するステップを含むことができる。さらに、該方法は、分離バリア内の順方向経路を介して搬送波信号および第１の変調信号を送信するステップを含むことができる。ここで、分離バリアを介して搬送波信号を送信することで、搬送波信号を遅延搬送波信号に変換することができる。さらに、該方法は、第１の変調信号を復調して第１の信号を復元するステップを含むことができる。さらに、該方法は、第２の信号を用いて遅延搬送波信号を変調して第２の変調信号を生成するステップを含むことができる。さらに、該方法は、分離バリア内の戻り経路を介して遅延搬送波信号および第２の変調信号を送信するステップを含むことができる。ここで、戻り経路と順方向経路とは、互いに反対方向になっている。

【0005】

一実施形態において、一般に、デジタル信号を分離するための半導体装置が提供される。半導体装置は、第１の装置と、第２の装置と、アイソレータと、を含むことができる。アイソレータは、第１のチップと、第２のチップと、分離バリアと、を含むことができる。第１のチップは、第１の装置から第１の信号を受信するように構成され得る。ここで、第１の信号は、第２の装置用に指定される。さらに、第１のチップは、第１の信号を用いて搬送波信号を変調して第１の変調信号を生成するように構成され得る。さらに、第１のチップは、分離バリアを介して搬送波信号および第１の変調信号を第２のチップに送信するように構成され得る。第２のチップは、搬送波信号および第１の変調信号を受信するように構成され得る。この搬送波信号は、遅延搬送波信号として受信され得る。さらに、第２のチップは、第１の変調信号を復調して第１の信号を復元するように構成され得る。さらに、第２のチップは、第２の装置から第２の信号を受信するように構成され得る。この第２の信号は、第１の装置用に指定される。さらに、第２のチップは、第２の信号を用いて遅延搬送波信号を変調して第２の変調信号を生成するように構成され得る。さらに、第２のチップは、分離バリアを介して遅延搬送波信号および第２の変調信号を第１のチップに送信するように構成され得る。さらに、第１のチップは、遅延搬送波信号を２倍遅延搬送波信号として受信するように構成され得る。さらに、第１のチップは、２倍遅延搬送波信号を復調して第２の信号を復元するように構成され得る。さらに、第１のチップは、第２の信号を第１の装置に送信するように構成され得る。

【0006】

上述した概要は、例示的なものであり、いかなる場合でも限定的であることを意図していない。上述した例示的な態様、実施形態、および特徴に加えて、さらなる態様、実施形態、および特徴が、添付の図面および以下の詳細な説明を参照することで明らかになるであろう。図において、同様の参照符号は、同一または機能的に類似する要素を示している。

【図面の簡単な説明】

【0007】

【図1A】従来型のアイソレータを示す図である。

【図1B】従来型のアイソレータを利用したアプリケーションを示す図である。

【図2】一実施形態における、順方向経路および戻り経路を有するアイソレータの例示的な図である。

【図3】一実施形態における、順方向経路および戻り経路を有するアイソレータの別の例示的な図である。

【図4】一実施形態における、順方向経路および戻り経路を有するアイソレータの別の例示的な図である。

【図5】一実施形態における、順方向経路および戻り経路を有するアイソレータの別の例示的な図である。

【図6】一実施形態における、順方向経路および戻り経路を有するアイソレータの動作に関するフロー図である。

【発明を実施するための形態】

【0008】

以下の説明では、本願の様々な実施形態の理解を促すために、特定の構造、構成要素、材料、寸法、処理ステップ、および技術などを含む多数の特定の詳細が記載されている。しかしながら、当業者であれば、本願の様々な実施形態が、これらの具体的な詳細なしに実現され得ることを理解するであろう。場合によっては、本願を不明瞭にしないために、既知の構造または処理ステップの詳細に関する説明を省略する。

【0009】

図１Ａは、従来型のアイソレータを示す図である。図１Ａに示す従来型のアイソレータ回路は、基準電圧レベルが異なる回路ブロック間の信号転送のための高電圧アイソレータであり得る。一態様において、従来型のアイソレータは、低電圧制御段と高電圧ドライバ段とを接続するシステム集積回路（ＩＣ）の一部であり得る。このようなシステムＩＣは、通常、シリコンＩＣプロセスを使用することができる。そのため、従来型のアイソレータは、容量性または誘導性カップリングを使用する。

【0010】

従来型のアイソレータは、図１Ａに示す位相シフトキーイング（ＰＳＫ）アーキテクチャなど、様々なアイソレータアーキテクチャを用いて実現され得る。図１Ａに示す従来型のアイソレータは、直流（ＤＣ）接続を行わず、例えばキャパシタまたは変成器によって実現された半導体ベースの分離バリアによって分離されたチップＡおよびチップＢを含むことができる。チップＡは、入力信号を受信することができる。チップＡ内の変調器（例えば、位相シフトキーイング（ＰＳＫ）変調器）は、入力信号を用いてチップＡの無線周波数（ＲＦ）発振器から生成された搬送波信号を変調することができる。ＰＳＫ変調の下では、入力信号は、２進数のゼロまたは２進数の１をそれぞれ表すように、０度または１８０度の位相シフトとして搬送波信号を変調することができる。搬送波信号を変調することで、ＲＦノイズ、コモンモード過渡耐性（ＣＭＴＩ）、および高ビットレート転送などの課題に対処することができる。変調されたＰＳＫ信号と搬送波信号は、半導体ベースの分離バリアを通過してチップＢに到達することができる。分離バリアは、ＰＳＫ信号に遅延を適用して、搬送波信号を遅延させることができる。チップＢ内の復調器（例えば、ＰＳＫ復調器）は、遅延ＰＳＫ信号および遅延搬送波信号を用いて復元信号を生成し、復元信号から搬送波漏洩信号を除去することができる。復元信号は、出力信号として出力され得る。

【0011】

図１Ａに示す従来型のシステムがチップＡからチップＢへの搬送波経路を有さず、チップＢがコスタスループブロックなどの搬送波再生成ブロックを有する場合、これはシステム内で復調器として機能する。しかしながら、アイソレータとしての特性はほとんど変わらない。無線基地局からのＲＦノイズなどの比較的強いＲＦ信号にさらされた場合、搬送波信号の再生成において、復調器の出力信号は、固定レベルとして決定されない。しかしながら、搬送波経路が存在するシステムの場合、強いＲＦノイズによって搬送波信号とＰＳＫ信号が同じＲＦノイズに入れ替わる。これは、入力が（１，１）または（０，０）しかないので、排他的なＯＲ復調器の出力が低レベル（ロジックロー）になることを意味する。この出力レベルがシステムに知られていれば、システムを、重ノイズ状態では無効となるように設計することができる。また、搬送波経路システムは、ＲＦ製品の電磁干渉（ＥＭＩ）を改善するためにスペクトラム拡散システムを適用することができる。

【0012】

図１Ｂは、１つまたは複数の順方向経路および戻り経路を有する従来型のアイソレータ（オプトカプラ）を利用するアプリケーションを示す図である。一態様において、いくつかのアプリケーション（例えば、高出力アプリケーション）は、ブロックＢからブロックＡに信号を送信するための１つまたは複数の戻り経路を含むことができる。例えば、高馬力モータは、ロータ位置検知情報、速度およびトルク制御のための駆動電流情報、ドライバ温度、過電流、またはその他のタイプのフィードバック情報に関する警告または故障報告など、様々なフィードバック信号を必要とする場合がある。別の実施例において、高電圧ＤＣ－ＤＣシステムは、出力電圧制御のためのフィードバック電圧、動作安全のための過電圧保護、過電流保護、過温度保護などの警告または保護情報など、ブロックＢからブロックＡへの戻り経路を利用してもよい。

【0013】

図１Ｂには、１つの順方向経路および２つの戻り経路を有する従来型のアイソレータ（オプトカプラ）を利用するＤＣ－ＤＣアップコンバータアプリケーションが示されている。１つの順方向経路は、第１のアイソレータ（カプラ１）を利用することができ、ブロックＡ内の送信機ＴＸ１ＡからブロックＢ内の受信機ＲＸ１Ｂに信号を送信させることができる。第１の戻り経路は、第２のアイソレータ（カプラ２）を利用することができ、ブロックＢ内の受信機ＴＸ１ＢからブロックＡ内の受信機ＲＸ１Ａに信号を送信させることができる。第２の戻り経路は、第３のアイソレータ（カプラ３）を利用することができ、ブロックＢ内の送信機ＴＸ２ＢからブロックＡ内の受信機ＲＸ２Ａに信号を送信させることができる。第１、第２、および第３のアイソレータは、信号トランスポータとして機能することができる。

【0014】

ＤＣ－ＤＣ制御ＩＣは、適切な周波数とデューティサイクルを有するパルス幅変調（ＰＷＭ）信号を生成することができる。ブロックＡ内の送信機ＴＸ１Ａは、ＰＷＭ信号を生成することができ、第１のアイソレータを介してその信号をブロックＢ内の受信機ＲＸ１Ｂに提供することができる。ブロックＡ内の送信機ＴＸ１Ａは、ＰＷＭ信号を生成することができ、第１のアイソレータを介してその信号をブロックＢ内の受信機ＲＸ１Ｂに提供することができる。受信機ＲＸ１Ｂは、ＰＷＭ信号を再生成することができ、そのＰＷＭ信号をドライバに提供して、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）Ｑをスイッチングすることができる。

【0015】

一態様において、安全な動作のために、システムは、ＭＯＳＦＥＴ Ｑのゲート／ソース間電圧Ｖｇｓを監視することができ、ＭＯＳＦＥＴ Ｑからの電流を監視することができる。監視されたＶｇｓは、ブロックＢ内のコンパレータを介して送信機ＴＸ１Ｂにフィードバックされ得る。ブロックＢ内の送信機ＴＸ１Ｂは、監視されたＶｇｓで表すことができる信号を生成することができる。この信号は、第２のアイソレータを介してブロックＡ内の受信機ＲＸ１Ａに提供され得る。受信機ＲＸ１Ａは、ブロックＢ内のＴＸ１Ｂから受信した信号を再生成してＶｇｓを復元し、ＶｇｓをＤＣ－ＤＣ制御ＩＣに提供することができる。

【0016】

監視された電流は、過電流保護回路（ＯＣＰ）を介してブロックＢ内の送信機ＴＸ２Ｂにフィードバックされ得る。ブロックＢ内の送信機ＴＸ２Ｂは、監視された電流で表すことができる信号を生成することができる。この信号は、第３のアイソレータを介してブロックＡ内の受信機ＲＸ２Ａに提供され得る。受信機ＲＸ２Ａは、ブロックＢ内のＴＸ２Ｂから受信した信号を再生成して監視された電流を復元し、監視された電流をＤＣ－ＤＣ制御ＩＣに提供することができる。複数のアイソレータ（カプラ）を使用することで、図１Ｂに示す従来型のシステムは、高電圧出力段（ＨＶ）と低電圧入力段（ＬＶ）との間で分離された接地を達成することができる。

【0017】

ブロックＢからブロックＡへの戻り経路を実現するには、オプトカプラを使用してアナログ信号またはアナログからデジタルに変換されたデジタル信号（例えば、Ｖｇｓおよび監視された電流）を転送して、戻り経路においてブロックＡにフィードバックデータを送信する。オプトカプラは、順方向経路および戻り経路のシステムで良好に機能することができる。しかしながら、オプトカプラのそれぞれのサイズが比較的大きくなり、温度や環境（埃っぽいなど）の条件に対する信頼性が低い。このような状況下では、小型で信頼性が高く、システムＩＣに適切な解決策が期待される。

【0018】

図２は、一実施形態における、順方向経路および戻り経路を有するアイソレータの例示的な図である。図２には、装置２００が示されている。装置２００は、半導体装置またはチップと、複数のアナログ回路部品およびデジタル回路部品と、インターフェースと、を含むことができる。装置２００は、分離バリアを介してデジタル信号を２つの分離装置間で交換することができる双方向デジタルアイソレータを実装することができる。一実施形態において、装置２００は、システムＩＣとして製造されたアイソレータであり得る。

【0019】

装置２００は、第１のチップ２０１（図２ではチップ２０１）と、第２のチップ２０２（図２ではチップ２０２）と、分離バリアと、を含むことができる。チップ２０１および２０２の各々は、個々の集積回路（ＩＣ）または半導体チップであり得る。第１のチップ２０１および第２のチップ２０２は、互いから分離され得る（例えば、直接的または物理的な接続がない）。分離バリア２２０は、第１のチップ２０１と第２のチップ２０２とを分離するように、第１のチップ２０１と第２のチップ２０２との間に配置され得る。分離バリア２２０は、例えばキャパシタまたは変成器であり得る複数の分離部品または分離要素２２２、２２４、２２６、および２２８を含むことができる。図２には４つの分離要素が示されているが、分離バリア２２０は、任意の数の分離要素を含むことができる。

【0020】

第１のチップ２０１および第２のチップ２０２は、分離バリア２２０（例えば、装置２００が容量性アイソレータである場合）内の分離要素を用いてデジタル信号を互いに交換させることができる。分離要素がキャパシタである場合、キャパシタは、第１のチップ２０１から第２のチップ２０２へ、または第２のチップ２０２から第１のチップ２０１へ送信される信号の直流（ＤＣ）成分をフィルタリングすることができ、信号の低周波数交流交流（ＡＣ）成分を減衰することができる。分離要素が変成器である場合（例えば、装置２００が誘導性アイソレータである場合）、変成器は、誘導結合を用いて信号の送信を容易にすることができる。

【0021】

第１のチップ２０１は、少なくとも１つのデジタル信号変調器（例えば、変調器２４０）と、少なくとも１つのデジタル復調器（例えば、復調器２４２）と、を含むことができる。変調器２４０は、デジタル変調を実施するように構成されたデジタル変調器であり得る。復調器２４２は、デジタル変調された信号を復調するように構成されたデジタル復調器であり得る。デジタル変調の例として、ＰＳＫ、２位相偏移変調（ＢＰＳＫ）、４位相偏移変調（ＱＰＳＫ）、差動４位相偏移変調（Ｄ－ＱＰＳＫ）、周波数偏移変調（ＦＳＫ）、Ｍ状態位相偏移変調（Ｍ－ＰＳＫ）、直交振幅変調（ＱＡＭ）、振幅・位相偏移変調（ＡＰＳＫ）、および符号分割多重アクセス（ＣＤＭＡ）などが挙げられるが、これらに限定されるものではない。一実施形態において、変調器２４０は、ＰＳＫ変調器であり得、復調器２４２は、ＰＳＫ復調器であり得る。一実施形態において、第１のチップ２０１は、搬送波信号２３２を生成するように構成された搬送波生成器２３０をさらに含むことができる。一部の実施形態において、搬送波生成器２３０は、装置２００の外部の装置に配置され得る。一実施形態において、搬送波生成器２３０は、無線周波数（ＲＦ）発振器であり得る。別の実施形態において、搬送波生成器２３０は、電圧制御発振器であり得る。搬送波信号２３２は、情報を伝達する目的で、情報を有する信号で変調または変更され得る信号（例えば、正弦波）であり得る。

【0022】

第１のチップ２０１は、入力信号２０４を受信することができる。入力信号２０４は、パルス幅変調（ＰＷＭ）信号またはその他のタイプのデジタル信号であり得る。入力信号２０４は、第１のチップ２０１から第２のチップ２０２に送信されるように指定された信号であり得る。搬送波生成器２３０は、搬送波信号２３２を変調器２４０に送信することができる。変調器２４０は、入力信号２０４を用いて搬送波信号２３２を変調するように構成され得る。この変調された搬送波信号は、図２では変調信号２０５と示されている。変調信号２０５は、入力信号２０４によって表されるデータまたは情報を符号化することができる。

【0023】

搬送波生成器２３０は、分離バリア２２０を介して搬送波信号２３２を第２のチップ２０２に送信することができる。変調器２４０は、分離バリア２２０を介して変調信号２０５を第２のチップ２０２に送信することができる。一実施形態において、搬送波生成器２３０および変調器２４０は、分離バリア２２０内の個々の分離要素を用いて信号を第２のチップ２０２に送信することができる。例えば、搬送波生成器２３０は、分離要素２２６を介して搬送波信号２３２を第２のチップ２０２に送信することができる。変調器２４０は、分離要素２２８を介して変調信号２０５を第２のチップ２０２に送信することができる。

【0024】

分離バリア２２０は、遅延Ｄを搬送波信号２３２に適用することができ、同じ遅延Ｄを変調信号２０５にも適用することができる。適用された遅延に応答して、第２のチップ２０２は、搬送波信号２３２を遅延搬送波信号２３４として受信することができ、変調信号２０５を遅延変調信号２０６として受信することができる。第２のチップ２０２は、少なくとも１つのデジタル信号変調器（例えば、変調器２５０）と、少なくとも１つのデジタル復調器（例えば、復調器２５２）と、を含むことができる。復調器２５２は、遅延搬送波信号２３４および遅延変調信号２０６を受信することができる。復調器２５２は、遅延搬送波信号２３４を用いて遅延変調信号２０６を復調して入力信号２０４を復元するように構成され得る。復調器２５２は、復元信号を出力信号２０７として出力することができる。この出力信号２０７は、入力信号２０４のコピーであり得、入力信号２０４と同じデータまたは情報を表すことができる。変調器２５０は、デジタル変調を実施するように構成されたデジタル変調器であり得る。復調器２５２は、デジタル変調された信号を復調するように構成されたデジタル復調器であり得る。デジタル変調の例として、ＰＳＫ、２位相偏移変調（ＢＰＳＫ）、４位相偏移変調（ＱＰＳＫ）、差動４位相偏移変調（Ｄ－ＱＰＳＫ）、周波数偏移変調（ＦＳＫ）、Ｍ状態位相偏移変調（Ｍ－ＰＳＫ）、直交振幅変調（ＱＡＭ）、振幅・位相偏移変調（ＡＰＳＫ）、および符号分割多重アクセス（ＣＤＭＡ）などが挙げられるが、これらに限定されるものではない。一実施形態において、変調器２５０は、ＰＳＫ変調器であり得、復調器２５２は、ＰＳＫ復調器であり得る。

【0025】

一実施形態において、第２のチップ２０２は、分離要素２２６と変調器２５０とを接続する第１の内部信号経路または電流経路（例えば、第２のチップ２０２内の経路）と、分離要素２２６と分離要素２２４とを接続する第２の内部信号経路と、を含むことができる。第１の内部信号経路によって、第２のチップ２０２が遅延搬送波信号２３４を受信して、遅延搬送波信号２３４を変調器２５０に転送することができる。第２の内部信号経路によって、第２のチップ２０２が遅延搬送波信号２３４を受信して、遅延搬送波信号２３４を第１のチップ２０１に戻すことができる。

【0026】

第２のチップ２０２は、入力信号２１２を受信することができる。入力信号２１２は、デジタル信号であり得る。入力信号２１２は、第２のチップ２０２から第１のチップ２０１に送信されるように指定された信号であり得る。変調器２５０は、入力信号２１２を用いて遅延搬送波信号２３４を変調するように構成され得る。この変調された遅延搬送波信号は、図２では変調信号２１３と示されている。変調信号２１３は、入力信号２１２によって表されるデータまたは情報を符号化することができる。

【0027】

第２のチップ２０２は、分離バリア２２０を介して遅延搬送波信号２３４を第１のチップ２０１に送信することができる。変調器２５０は、分離バリア２２０を介して変調信号２１３を第１のチップ２０１に送信することができる。一実施形態において、第２のチップ２０２および変調器２５０は、分離バリア２２０内の個々の分離要素を用いて信号を第１のチップ２０１に送信することができる。例えば、第２のチップ２０２は、分離要素２２６を介して遅延搬送波信号２３４を第１のチップ２０１に送信することができる。変調器２５０は、分離要素２２２を介して変調信号２１３を第１のチップ２０１に送信することができる。

【0028】

分離バリア２２０は、遅延Ｄを遅延搬送波信号２３４に適用することができ、同じ遅延Ｄを変調信号２１３にも適用することができる。適用された遅延に応答して、第１のチップ２０１は、遅延搬送波信号２３４を２倍遅延搬送波信号２３６として受信することができ、変調信号２１３を遅延変調信号２１４として受信することができる。復調器２４２は、２倍遅延搬送波信号２３６および遅延変調信号２１４を受信することができる。復調器２４２は、２倍遅延搬送波信号２３６を用いて遅延変調信号２１４を復調して入力信号２１２を復元するように構成され得る。復調器２４２は、復元信号を出力信号２１５として出力することができる。この出力信号２１５は、入力信号２１２のコピーであり得、入力信号２１２と同じデータまたは情報を表すことができる。

【0029】

遅延搬送波信号２３４を変調器２５０に提供し、遅延搬送波信号２３４を第１のチップ２０１に戻すように内部信号経路を構成することで、第２のチップ２０２は、戻り経路における信号を第１のチップ２０１に送信するために（例えば、第２のチップ２０２から第１のチップ２０１に送信するために）、搬送波信号２３２（この場合、遅延搬送波信号２３４は搬送波信号２３２の遅延バージョンである）を再利用することができる。搬送波信号２３２を再利用することで、第２のチップ２０２で搬送波信号を生成するための位相同期ループ（ＰＬＬ）回路などの回路を設ける必要性を回避することができる。搬送波信号２３２を再利用することで、装置２００は、高いノイズ耐性、短い応答時間（例えば、ゼロロックイン時間）、および良好な位相整合を提供することができる。

【0030】

さらに、第１のチップ２０１内の復調器２４２は、第２のチップ２０２からの変調信号を復調するために、適切な遅延を有する搬送波信号を必要とする。すなわち、第１のチップ２０１内の復調器２４２は、変調信号を復調するために、変調信号と位相が一致する搬送波信号を必要とする。搬送波信号２３２と遅延変調信号２１４は位相が一致していないので、復調器２４２は、搬送波信号２３２を用いて遅延変調信号２１４を復調することができない。しかしながら、２倍遅延搬送波信号２３６と遅延変調信号２１４は位相が一致しているので、復調器２４２は、２倍遅延搬送波信号２３６を用いて遅延変調信号２１４を復調することができる。

【0031】

図３は、一実施形態における、順方向経路および戻り経路を有するアイソレータの別の例示的な図である。図３には、装置３００が示されている。一実施形態において、装置３００は、追加の構成要素を有する図２に示す装置２００であり得る。装置３００は、半導体装置またはチップと、複数のアナログ回路部品およびデジタル回路部品と、インターフェースと、を含むことができる。装置３００は、分離バリアを介してデジタル信号を２つの分離装置間で交換することができる双方向デジタルアイソレータを実現することができる。一実施形態において、装置３００は、システムＩＣとして製造されたアイソレータであり得る。

【0032】

装置３００は、第１のチップ３０１（図３ではチップ３０１）と、第２のチップ３０２（図３ではチップ３０２）と、分離バリア３２０と、を含むことができる。チップ３０１および３０２の各々は、個々のＩＣまたは半導体チップであり得る。第１のチップ３０１および第２のチップ３０２は、互いから分離され得る（例えば、直接的または物理的な接続がない）。分離バリア３２０は、第１のチップ３０１と第２のチップ３０２とを分離するように、第１のチップ３０１と第２のチップ３０２との間に配置され得る。分離バリア３２０は、ＩＳＯとして示される複数の分離部品または分離要素を含むことができる。分離バリア３２０内の分離要素は、例えばキャパシタまたは変成器であり得る。一実施形態において、第１のチップ３０１および第２のチップ３０２は、それぞれ追加の構成要素を有する図２に示す第１のチップ２０１および第２のチップ２０２であり得る。

【0033】

第１のチップ３０１は、変調器３１０－Ａ１、３１０－Ａ２、…３１０－ＡＮとして示されるＮ個のデジタル信号変調器を含むことができる。さらに、第１のチップ３０１は、復調器３１２－Ａ１、３１２－Ａ２、…３１２－ＡＭとして示されるＭ個のデジタル信号復調器を含むことができる。一実施形態において、第１のチップ３０１内のＮ個の変調器は、ＰＳＫ変調器であり得、第１のチップ３０１内のＭ個の復調器は、ＰＳＫ復調器であり得る。第２のチップ３０２は、変調器３１４－Ｂ１、３１４－Ｂ２、…３１４－ＢＭとして示されるＭ個のデジタル信号変調器を含むことができる。さらに、第２のチップ３０２は、復調器３１６－Ｂ１、３１６－Ｂ２、…３１６－ＢＮとして示されるＮ個のデジタル信号復調器を含むことができる。一実施形態において、第２のチップ３０２内のＭ個の変調器は、ＰＳＫ変調器であり得、第２のチップ３０２内のＮ個の復調器は、ＰＳＫ復調器であり得る。

【0034】

一実施形態において、第１のチップ３０１内のＮ個の変調器は、第２のチップ３０２用に指定された、入力信号Ａ１、入力信号Ａ２、…入力信号ＡＮとして示されるＮ個の入力信号をそれぞれ受信することができる。第１のチップ３０１は、搬送波信号２３２を受信し、搬送波信号２３２を第１のチップ３０１内のＮ個の変調器に分配することができる。第１のチップ３０１内のＮ個の変調器は、第２のチップ３０２用に指定されたＮ個の入力信号を用いて搬送波信号２３２を変調してＮ個の変調信号を生成し、分離バリア３２０内のそれぞれの分離要素を介してＮ個の変調信号を第２のチップ３０２内のＮ個の復調器に送信することができる。第１のチップ３０１は、搬送波信号２３２を第２のチップ３０２に送信することができる。第２のチップ３０２は、搬送波信号２３２を遅延搬送波信号２３４として受信することができる。第２のチップ３０２は、遅延搬送波信号２３４を第２のチップ３０２内のＮ個の復調器と、第２のチップ３０２内のＭ個の変調器とに分配することができる。第２のチップ３０２内のＮ個の復調器は、遅延搬送波信号２３４を用いて第１のチップ３０１から受信したＮ個の変調信号を復調して、出力信号Ｂ１、出力信号Ｂ２、…出力信号ＢＮとして示されるＮ個の出力信号を生成することができる。

【0035】

第２のチップ３０２内のＭ個の変調器は、第１のチップ３０１用に指定された、入力信号Ｂ１、入力信号Ｂ２、…入力信号ＢＭとして示されるＭ個の入力信号をそれぞれ受信することができる。第２のチップ３０２内のＭ個の変調器は、第１のチップ３０１用に指定されたＭ個の入力信号を用いて遅延搬送波信号２３４を変調してＭ個の変調信号を生成し、分離バリア３２０内のそれぞれの分離要素を介してＭ個の変調信号を第１のチップ３０１内のＭ個の復調器に送信することができる。第２のチップ３０２は、遅延搬送波信号２３４を第１のチップ３０１に送信することができる。第１のチップ３０１は、遅延搬送波信号２３４を２倍遅延搬送波信号２３６として受信することができる。第１のチップ３０１は、２倍遅延搬送波信号２３６を第１のチップ３０１内のＭ個の復調器に分配することができる。第１のチップ３０１内のＭ個の復調器は、２倍遅延搬送波信号２３６を用いて第２のチップ３０２から受信したＭ個の変調信号を復調して、出力信号Ａ１、出力信号Ａ２、…出力信号ＡＭとして示されるＭ個の出力信号を生成することができる。

【0036】

図３の実施形態に示すように、搬送波信号２３２を再利用するための本明細書に記載の方法は、複数の順方向経路（例えば、第１のチップ３０１から第２のチップ３０２への経路）および複数の戻り経路（例えば、第２のチップ３０２から第１のチップ３０１への経路）を含む分離システムに適用可能である。

【0037】

図４は、一実施形態における、順方向経路および戻り経路を有するアイソレータの別の例示的な図である。図４には、装置４００が示されている。一実施形態において、装置４００は、追加の構成要素を有する図３に示す装置３００であり得る。装置３００と比較すると、装置４００は、搬送波信号２３２を生成するように構成された電圧制御発振器（ＶＣＯ）４０２をさらに含むことができる。一実施形態において、装置４００は、システムＩＣとして製造されたアイソレータであり得る。ＶＣＯ４０２は、搬送波信号２３２を第１のチップ３０１内のＮ個の変調器に分配することができる。搬送波信号２３２が例えばＶＣＯ４０２などのＶＣＯによって生成された場合、搬送波信号２３２は、スペクトラム拡散搬送波信号であり得る。スペクトラム拡散搬送波信号を生成するためにＶＣＯを用いることで、電磁干渉（ＥＭＩ）の放出を最小限に抑えることができる。

【0038】

図５は、一実施形態における、順方向経路および戻り経路を有するアイソレータの別の例示的な図である。図５には、装置５００が示されている。一実施形態において、装置５００は、追加の構成要素を有する図３に示す装置３００であり得る。装置２００と比較すると、装置５００は、第３のチップ５０２（図５ではチップ５０２）をさらに含むことができる。第３のチップ５０２は、ＩＣまたは半導体チップであり得る。第３のチップ５０２は、第２のチップ３０２から分離され得る（例えば、直接的または物理的な接続がない）。分離バリア５０４は、第２のチップ３０２と第３のチップ５０２とを分離するように、第２のチップ３０２と第３のチップ５０２との間に配置され得る。分離バリア５０４は、例えばキャパシタまたは変成器であり得る複数の分離部品または分離要素を含むことができる。図５には４つの分離要素が示されているが、分離バリア５０４は、任意の数の分離要素を含むことができる。

【0039】

第３のチップ５０２は、復調器５０６－Ｃ１、５０６－Ｃ２、…５０６－ＣＭとして示されるＭ個のデジタル信号復調器を含むことができる。第３のチップ５０２内のＭ個の復調器は、ＰＳＫ復調器であり得る。一実施形態において、第２のチップ３０２内のＭ個の変調器は、第３のチップ５０２用に指定された、入力信号ＢＣ１、入力信号ＢＣ２、…入力信号ＢＣＭとして示されるＭ個の入力信号をそれぞれ受信することができる。第２のチップ３０２内のＭ個の変調器は、第３のチップ５０２用に指定されたＭ個の入力信号を用いて遅延搬送波信号２３４を変調することができる。第２のチップ３０２内のＭ個の復調器は、第２のチップ３０２内のＭ個の変調器によって生成されたＭ個の変調信号を、分離バリア５０４内のそれぞれの分離要素を介して第３のチップ５０２内のＭ個の復調器に送信することができる。第２のチップ３０２は、遅延搬送波信号２３４を第３のチップ５０２に送信することができる。第３のチップ５０２は、遅延搬送波信号２３４を２倍遅延搬送波信号２３６として受信することができる。第３のチップ５０２は、２倍遅延搬送波信号２３６を第３のチップ５０２内のＭ個の復調器に分配することができる。第３のチップ５０２内のＭ個の復調器は、２倍遅延搬送波信号２３６を用いて第２のチップ３０２から受信したＭ個の変調信号を復調して、出力信号Ｃ１、出力信号Ｃ２、…出力信号ＣＭとして示されるＭ個の出力信号を生成することができる。

【0040】

本明細書に記載のアイソレータ（例えば、装置２００、３００、４００、５００）は、ＤＣ－ＤＣおよびＡＣ－ＤＣコンバータ用のパワーモジュール、民生産業、自動車産業または航空宇宙産業におけるモータドライバ、または分離された装置間で信号を送信する必要があるその他のアプリケーションを含む様々なアプリケーションに実装され得る。本明細書に記載のアイソレータは、高データレート（例えば、２００Ｍｂｐｓ）、高ノイズ耐性、（例えば、ＣＭＴＩ＞２００ｋＶ／μｓｅｃ）、および外部磁界（例えば、毎秒８００テスラ超）に対応することができる。一実施形態において、本明細書に記載のアイソレータは、マスターコントローラと、シリコントランジスタまたは窒化ガリウム（ＧａＮ）トランジスタなどのワイドバンドギャップデバイス（例えば、８００ボルト）用のドライバＩＣとの間に配置され得る。本明細書に記載のアイソレータは、調整を行うことなく、マスターコントローラからの高周波ＰＷＭ（例えば、＜１ＭＨｚ）制御信号の自己整合デッドタイム発生システムに対応することができる。

【0041】

図６は、一実施形態における、順方向経路および戻り経路を有するアイソレータの動作に関するフロー図である。図６に示すプロセス６００は、上述した装置２００、３００、４００、または５００などのアイソレータを動作させるために実施されてもよい。プロセス６００は、１つまたは複数のブロック６０２、６０４、６０６、６０８、および／または６１０によって示される１つまたは複数の操作、動作、または機能を含むことができる。個別のブロックとして図に示されているが、所望の用途に応じて、様々なブロックを、追加のブロックとなるように分割したり、より少ない数のブロックとなるように組み合わせたり、省略したり、異なる順序で実行したり、並行して実行したりしてもよい。

【0042】

プロセス６００は、ブロック６０２で開始することができる。ブロック６０２では、アイソレータの第１のチップは、第１の信号を用いて搬送波信号を変調して第１の変調信号を生成することができる。一実施形態において、第１のチップは、電圧制御発振器を動作させて搬送波信号を生成することができる。プロセス６００は、ブロック６０２からブロック６０４に進むことができる。ブロック６０４では、第１のチップは、分離バリア内の順方向経路を介して搬送波信号および第１の変調信号を送信することができる。ここで、分離バリアを介して搬送波信号を送信することで、搬送波信号を遅延搬送波信号に変換することができる。

【0043】

プロセス６００は、ブロック６０４からブロック６０６に進むことができる。ブロック６０６では、アイソレータの第２のチップは、第１の変調信号を復調して第１の信号を復元することができる。プロセス６００は、ブロック６０６からブロック６０８に進むことができる。ブロック６０８では、第２のチップは、第２の信号を用いて遅延搬送波信号を変調して第２の変調信号を生成することができる。プロセス６００は、ブロック６０８からブロック６１０に進むことができる。ブロック６１０では、第２のチップは、分離バリア内の戻り経路を介して遅延搬送波信号および第２の変調信号を送信することができる。ここで、戻り経路および順方向経路は、互いに反対方向になっている。

【0044】

一実施形態において、第１のチップは、分離バリアの第１の分離部品を介して搬送波信号を送信することで、順方向経路を介して搬送波信号を送信することができる。第１のチップは、分離バリアの第２の分離部品を介して第１の変調信号を送信することで、順方向経路を介して第１の変調信号を送信することができる。第２のチップは、分離バリアの第３の分離部品を介して遅延搬送波信号を送信することで、戻り経路を介して遅延搬送波信号を送信することができる。第２のチップは、分離バリアの第４の分離部品を介して第２の変調信号を送信することで、戻り経路を介して第２の変調信号を送信することができる。一実施形態において、第１の分離部品、第２の分離部品、第３の分離部品、および第４の分離部品の各々は、キャパシタおよび変成器のうちの１つであり得る。

【0045】

一実施形態において、第１のチップは、搬送波信号に遅延を適用して搬送波信号を遅延搬送波信号に変換することで、順方向経路を介して搬送波信号を送信することができる。第２のチップは、遅延搬送波信号に遅延を適用して遅延搬送波信号を２倍遅延搬送波信号に変換することで、戻り経路を介して遅延搬送波信号を送信することができる。第１のチップは、２倍遅延搬送波信号を復調して第２の信号を復元することができる。

【0046】

図におけるフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータプログラム製品の可能な実装のアーキテクチャ、機能性、および動作を示している。これに関して、フローチャートまたはブロック図における各ブロックは、指定された論理機能を実現するための１つまたは複数の実行可能命令を含む命令のモジュール、セグメント、またはその一部を表すことができる。いくつかの代替的な実装例において、ブロックに示された機能は、図に示す順序からはずれて発生してもよい。例えば、連続して示されている２つのブロックは、実際には、実質的に同時に実現されてもよく、関係する機能に応じて、場合によっては逆の順序で実現されてもよい。また、ブロック図および／またはフローチャートの各ブロック、ならびにそれらのブロックの組み合わせは、指定された機能または動作を実行する、または特別な目的のハードウェアおよびコンピュータ命令の組み合わせを実行する、特別な目的のハードウェアベースのシステムよって実現され得ることに留意されたい。

【0047】

本明細書で使用される用語は、特定の実施形態を説明するためにのみ使用されており、本発明を限定することを意図していない。本明細書で使用される単数を表す用語は、特に明示されない限り、その複数を含むことも意図している。また、本明細書で使用される「備える」という用語は、記載されている特徴、整数、ステップ、動作、要素、および／または構成要素の存在を画定するが、１つまたは複数の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらの群の存在または追加を排除しないことに留意されたい。

【0048】

添付の特許請求の範囲に記載のすべての手段またはステップと機能要素の対応する構造、材料、操作、およびそれらの等価物は、具体的に記載されている他の要素と組み合わせて機能を実現するための任意の構造、材料、または操作を包含することを意図している。本発明の開示されている実施形態の説明は、例示および説明のために提供されているが、網羅的であること、あるいは開示された形態に限定されることを意図していない。当業者には、本発明の範囲および精神から逸脱することなく、多くの修正および変形を適用することができることが明らかであろう。上述した実施形態は、本発明の原理および実用化を最適に説明するために、また、検討される特定の用途に適するように種々の修正を伴う様々な実施形態について本発明を当業者が理解できるように、選択および説明されたものである。

【図1A】

【図1B】

【図2】

【図3】

【図4】

【図5】

【図6】

【外国語明細書】