IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ イビデン株式会社の特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024102711
(43)【公開日】2024-07-31
(54)【発明の名称】配線基板
(51)【国際特許分類】
   H05K 3/46 20060101AFI20240724BHJP
   H01L 23/12 20060101ALI20240724BHJP
【FI】
H05K3/46 Q
H05K3/46 B
H01L23/12 B
H01L23/12 N
【審査請求】未請求
【請求項の数】7
【出願形態】OL
(21)【出願番号】P 2023006783
(22)【出願日】2023-01-19
(71)【出願人】
【識別番号】000000158
【氏名又は名称】イビデン株式会社
(74)【代理人】
【識別番号】110001896
【氏名又は名称】弁理士法人朝日奈特許事務所
(72)【発明者】
【氏名】木村 涼哉
(72)【発明者】
【氏名】鈴村 忍
(72)【発明者】
【氏名】清水 敬介
(72)【発明者】
【氏名】池田 大介
【テーマコード(参考)】
5E316
【Fターム(参考)】
5E316AA26
5E316AA32
5E316AA43
5E316BB16
5E316CC04
5E316CC09
5E316CC10
5E316CC13
5E316CC32
5E316DD02
5E316DD17
5E316DD23
5E316DD24
5E316DD33
5E316EE33
5E316FF15
5E316HH22
5E316JJ13
5E316JJ26
(57)【要約】
【課題】寸法の増大が抑制される配線基板の提供。
【解決手段】実施形態の配線基板は、第1面100F及び反対側の第2面100Sを備えるコア基板100と、第1面100S上に形成される第1ビルドアップ部10と、第2面100S上に形成される第2ビルドアップ部20と、を有している。第1ビルドアップ部10は、複数の第1導体パッド12Pを含む第1外面FSを備え、第2ビルドアップ部20は、複数の第2導体パッド22P及び複数の第3導体パッド24Pを含む第2外面SSを備え、第2ビルドアップ部20は底部に第2導体パッド22Pを含むキャビティRCを有し、第1導体パッド12Pと第2導体パッド22Pとは、スルーホール導体103を介して互いに電気的に接続され、第2導体パッド22Pと第3導体パッド24Pとは、スルーホール導体103を介さない回路によって接続され、コア基板100には受動部品PCが内蔵されている。
【選択図】図1
【特許請求の範囲】
【請求項1】
第1コア導体層を有する第1面及び前記第1面と反対側の第2コア導体層を有する第2面を備え、前記第1コア導体層及び前記第2コア導体層を接続する複数のスルーホール導体を有するコア基板と、
前記第1面上に形成され、第1絶縁層、前記第1絶縁層上に積層される第1導体層、及び第1ビア導体を備える、第1ビルドアップ部と、
前記第2面上に形成され、第2絶縁層、前記第2絶縁層上に積層される第2導体層、及び第2ビア導体を備える、第2ビルドアップ部と、
を有する配線基板であって、
前記第1ビルドアップ部は、前記第1面と反対側の表面であって、複数の第1導体パッドを含む第1外面を備え、
前記第2ビルドアップ部は、前記第2面と反対側の表面であって、複数の第2導体パッド及び複数の第3導体パッドを含む第2外面を備え、
前記第2ビルドアップ部は前記第2外面が前記第2面に向けて窪むキャビティを有し、前記複数の第2導体パッドは前記キャビティの底部に形成され、
前記第1導体パッドと前記第2導体パッドとは、前記第1ビア導体、前記スルーホール導体、及び、前記第2ビア導体を介して互いに電気的に接続され、
前記第2導体パッドと前記第3導体パッドとは、前記スルーホール導体及び前記第1コア導体層を介さない回路によって接続され、
前記コア基板には受動部品が内蔵されている。
【請求項2】
請求項1記載の配線基板であって、前記第2導体パッドと前記第3導体パッドとは、前記第2ビア導体、前記第2導体層、及び、前記受動部品を介する回路によって接続されている。
【請求項3】
請求項1記載の配線基板であって、前記受動部品はチップコンデンサである。
【請求項4】
請求項1記載の配線基板であって、前記第2ビルドアップ部が有する前記第2絶縁層の層数は、前記第1ビルドアップ部が有する前記第1絶縁層の層数より多い。
【請求項5】
請求項1記載の配線基板であって、前記第2導体層が有する最小の配線幅は、5μm以上、8μm以下であり、且つ、最小の配線間距離は、5μm以上、8μm以下である。
【請求項6】
請求項1記載の配線基板であって、前記第1ビア導体のピッチ、前記スルーホール導体のピッチ、及び、前記第2ビア導体のピッチは、40μm以上、且つ、75μm以下である。
【請求項7】
請求項1記載の配線基板であって、前記第1ビルドアップ部が有する前記複数の第1絶縁層の層数と、前記第2ビルドアップ部が有する前記複数の第2絶縁層の層数とは等しい。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配線基板に関する。
【背景技術】
【0002】
特許文献1には、一主面及び他の主面を備える第1の配線基板と、他の主面に接続される、他の主面を露出する開口部を備える第2の配線基板と、を有する半導体モジュールが開示されている。一主面には第1の半導体装置が搭載され、開口部から露出する他の主面には第2の半導体装置が搭載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2007-123457号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献1に開示されている半導体モジュールにおいては、第1及び第2の半導体装置に加えて他の部品が搭載される場合、配線基板の寸法(特に基板の延在方向の寸法)を大きくする必要が生じる場合があると考えられる。
【課題を解決するための手段】
【0005】
本発明の配線基板は、第1コア導体層を有する第1面及び前記第1面と反対側の第2コア導体層を有する第2面を備え、前記第1コア導体層及び前記第2コア導体層を接続する複数のスルーホール導体を有するコア基板と、前記第1面上に形成され、第1絶縁層、前記第1絶縁層上に積層される第1導体層、及び第1ビア導体を備える、第1ビルドアップ部と、前記第2面上に形成され、第2絶縁層、前記第2絶縁層上に積層される第2導体層、及び第2ビア導体を備える、第2ビルドアップ部と、を有している。前記第1ビルドアップ部は、前記第1面と反対側の表面であって、複数の第1導体パッドを含む第1外面を備え、前記第2ビルドアップ部は、前記第2面と反対側の表面であって、複数の第2導体パッド及び複数の第3導体パッドを含む第2外面を備え、前記第2ビルドアップ部は前記第2外面が前記第2面に向けて窪むキャビティを有し、前記複数の第2導体パッドは前記キャビティの底部に形成され、前記第1導体パッドと前記第2導体パッドとは、前記第1ビア導体、前記スルーホール導体、及び、前記第2ビア導体を介して互いに電気的に接続され、前記第2導体パッドと前記第3導体パッドとは、前記スルーホール導体及び前記第1コア導体層を介さない回路によって接続され、前記コア基板には受動部品が内蔵されている。
【0006】
本発明の実施形態によれば、配線基板に実装される受動部品は、配線基板の内層部(コア基板)に内蔵される。配線基板の寸法の増大が抑制され得ると考えられる。
【図面の簡単な説明】
【0007】
図1】本発明の一実施形態の、配線基板の一例を示す断面図。
図2】本発明の一実施形態の、配線基板の他の例を示す断面図。
図3A】本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。
図3B】本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。
図3C】本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。
図3D】本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。
図3E】本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。
図3F】本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。
図3G】本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。
図3H】本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。
図3I】本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。
図3J】本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。
図3K】本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。
図3L】本発明の一実施形態の、配線基板の製造工程の一例を示す断面図。
【発明を実施するための形態】
【0008】
本発明の一実施形態の配線基板が図面を参照しながら説明される。なお、以下、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、本発明の特徴が理解され易いように描かれている。図1には、一実施形態の配線基板が有し得る構造の一例として、配線基板1の断面図が示されている。
【0009】
図1に示されるように、配線基板1は、その厚さ方向において対向する2つの面(第1面100F及び第1面100Fの反対面である第2面100S)を有するコア基板100を有している。コア基板100の第1面100F上には、第1ビルドアップ部10が形成されており、コア基板100の第2面100S上には第2ビルドアップ部20が形成されている。第1ビルドアップ部10の最も外側の表面は配線基板1の第1外面としてF面FSを構成しており、第2ビルドアップ部20の最も外側の表面は配線基板1の第2外面としてS面SSを構成している。
【0010】
コア基板100は、絶縁層(コア絶縁層)101と、絶縁層101の第1ビルドアップ部10側及び第2ビルドアップ部20側それぞれに積層されている導体層121、122とを含んでいる。第1ビルドアップ部10側の導体層121の表面と、絶縁層101の第1ビルドアップ部10側の表面の露出部分とが第1面100Fを構成している。第2ビルドアップ部20側の導体層122の表面と、絶縁層101の第2ビルドアップ部20側の表面の露出部分とが第2面100Sを構成している。
【0011】
絶縁層101は、絶縁層101を厚さ方向に貫通し、第1面100F側の導体層121と第2面100S側の導体層122とを接続するスルーホール導体103を含んでいる。なお、第1面100Fを構成する導体層121は第1コア導体層121とも称され、第2面100Sを構成する導体層122は第2コア導体層122とも称される。
【0012】
コア基板100には、コア絶縁層101を厚さ方向に貫通する開口COが形成されておおり、開口CO内には電子部品(受動部品)PCが収容されている。すなわち、実施形態の配線基板は、その内層部(コア基板)に受動部品を内蔵している。配線基板に実装される受動部品が、配線基板の内部に(特にコア基板内に)実装されることに因り、配線基板の表面における受動部品搭載に必要な領域の拡がりが抑制され得る。配線基板の寸法の増大が抑制され得る。コア基板100に内蔵される受動部品PCは、詳しくは後述するように、第2ビルドアップ部20における導体回路に接続され得る。受動部品PCは、例えば、チップインダクタ、チップコンデンサなどの受動部品である。受動部品PCは、開口CO内に充填される樹脂により、開口CO内に封止されている。
【0013】
第1ビルドアップ部10は、交互に積層される複数の絶縁層11及び導体層12を含んでいる。第2ビルドアップ部20は、交互に積層される複数の絶縁層21及び導体層22を含んでいる。図1に示される例の配線基板1では、第1ビルドアップ部10は6つの絶縁層11と6つの導体層12とを含んでいる。第2ビルドアップ部20は6つの絶縁層21と6つの導体層22とを含んでいる。
【0014】
第1ビルドアップ部10は、絶縁層11を貫通し、絶縁層11を介して隣接する導体層(導体層12同士、又は、導体層12と導体層121)を接続するビア導体13を有している。第2ビルドアップ部20は、絶縁層21を貫通し、絶縁層21を介して隣接する導体層(導体層22同士、又は、導体層22と導体層122)を接続するビア導体23を有している。
【0015】
以下、配線基板の説明において、第1ビルドアップ部10に含まれる絶縁層11は第1絶縁層11とも称され、導体層12は第1導体層12とも称され、ビア導体13は第1ビア導体13とも称される。また、第2ビルドアップ部20に含まれる絶縁層21は第2絶縁層21とも称され、導体層22は第2導体層22とも称され、ビア導体23は第2ビア導体23とも称される。
【0016】
なお、配線基板の説明では、配線基板1の厚さ方向においてコア絶縁層101から遠い側は「上側」、「上方」もしくは「外側」、又は単に「上」、「外」とも称され、コア絶縁層101に近い側は「下側」、「下方」もしくは「内側」、又は単に「下」、「内」とも称される。さらに、配線基板を構成する各要素の説明において、コア絶縁層101と反対側を向く表面は「上面」とも称され、コア絶縁層101側を向く表面は「下面」とも称される。従って、例えば第1ビルドアップ部10及び第2ビルドアップ部20の説明では、コア基板100から遠い側が「上側」、「上方」、「上層側」又は単に「上」とも称され、コア基板100に近い側が「下側」、「下方」、「下層側」又は単に「下」とも称される。
【0017】
絶縁層101、11、21は、任意の絶縁性樹脂によって形成され得る。絶縁層101、11、21に含まれ得る絶縁性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などが例示される。図1の例では、絶縁層101は、ガラス繊維やアラミド繊維で形成される芯材(補強材)を含んでいる。図1には示されていないが、絶縁層11、21のうち、任意の絶縁層がガラス繊維などからなる芯材を含み得る。絶縁層101、11、21は、無機フィラーを含んでいてもよい。各絶縁層に含まれ得る無機フィラーとしては、シリカ(SiO2)、アルミナ、又はムライトなどからなる微粒子が例示される。
【0018】
導体層121、122、12、22、スルーホール導体103、及び、ビア導体13、23は、銅又はニッケルなどの任意の金属を用いて形成される。導体層121、122、12、22、及び、スルーホール導体103及びビア導体13、23は、例えば、銅箔などの金属箔、及び/又は、めっき若しくはスパッタリングなどで形成される金属膜によって構成され得る。導体層121、122、12、22、ビア導体13、23、スルーホール導体103は、図1では単層構造で示されているが、2つ以上の金属層を有する多層構造を有し得る。例えば、絶縁層101の表面上に形成されている導体層121、122は、金属箔(好ましくは銅箔)、無電解めっき膜(好ましくは無電解銅めっき膜)、及び電解めっき膜(好ましくは電解銅めっき膜)を含む5層構造を有し得る。また、導体層12、22、ビア導体13、23、スルーホール導体103は、例えば、無電解めっき膜及び電解めっき膜を含む2層構造を有し得る。
【0019】
コア基板100の絶縁層101を貫通するスルーホール導体103は、コア基板100の第1面100F及び第2面100Sに形成される2つの導体層121、122と一体的に形成されている。スルーホール導体103は、コア絶縁層101を貫く貫通孔103aの内壁に沿って形成されていて筒状の形体を有している。筒状のスルーホール導体103の内部は、例えば、エポキシ樹脂などの任意の樹脂を含む樹脂体103bで充填されている。
【0020】
配線基板1のF面FSを構成する、第1ビルドアップ部10における最も外側の第1導体層12は、その導体パターンとして導体パッド12Pを有している。導体パッド12Pは、任意の導電性の接続要素(例えば、はんだ)を介して、外部の電子部品D1、D2、D3、D4が備える接続パッドに接続され得る。すなわち導体パッド12Pは、配線基板1と配線基板1に搭載され得る外部の電子部品との接続を担う部品搭載パッドとして機能し得る。
【0021】
第2ビルドアップ部20における、配線基板1のS面SSを構成する第2導体層22は、その導体パターンとして導体パッド22P、24Pを有している。導体パッド22Pは、任意の導電性の接続要素(例えば、はんだ)を介して、外部の電子部品D5が備える接続パッドに接続され得る。すなわち導体パッド22Pは、外部の電子部品との接続を担う部品搭載パッドとして機能し得る。また、導体パッド24Pは、例えば任意の電気機器のマザーボードなどの外部要素に配線基板1自体が実装される場合に、外部要素に接続される接続パッドであり得る。導体パッド24Pは、任意の基板、電気部品、又は機構部品などと接続され得る。
【0022】
配線基板1は、キャビティRCを有している。キャビティRCは、配線基板1における第2ビルドアップ部20の最外の表面であるS面SSが下層側(コア基板100側)に向かって凹んでいる部分である。キャビティRCは、配線基板1に搭載される電子部品D5を収容する凹部を構成し、その底部には、電子部品D5と接続され得る第2導体パッド22Pが配置されている。
【0023】
なお、以下の説明では、配線基板1が有する複数の導体パッド12P、22P、24Pのうち、F面FSを構成し外部の電子部品と接続され得る導体パッド12Pは、第1導体パッド12Pとも称される。S面SSを構成し、キャビティRCの底部に位置する、外部の電子部品と接続され得る導体パッド22Pは、第2導体パッド22Pとも称される。S面SSを構成し、外部要素と接続され得る導体パッド24Pは、第3導体パッド24Pとも称される。
【0024】
配線基板1に搭載され得る電子部品D1、D2、D3、D4、D5としては、例えば、半導体集積回路装置やトランジスタなどの能動部品、又は、チップコンデンサやチップインダクタなどの受動部品のような、電子部品が例示される。図示される例において、電子部品D1、D2、D3、D4は、例えば、論理回路を組み込んだロジックチップなどの集積回路、又は、MPU(Micro Processor Unit)などの処理装置であり得る。電子部品D5は、例えば、MCU(Micro Controller Unit)コントローラーであり得る。配線基板1は、その使用において、2つの表面(F面FS及びS面SS)にそれぞれ電子部品が搭載される、MCM(Multi Chip Module)の形態を有し得る。
【0025】
第2ビルドアップ部20を構成する6層の絶縁層21及び導体層22のうち、外側から3層の絶縁層21が部分的に除去されることでキャビティRCが構成されている。後述するように、キャビティRCの底部に露出する第2導体パッド22Pは、コア基板100が有するスルーホール導体103を介して第1ビルドアップ部10側の第1導体パッド12Pと電気的に接続されている。キャビティRCが形成されていることにより、第2導体パッド22Pと第1導体パッド12Pとの距離が短縮され、第2導体パッド22Pと第1導体パッド12Pとを電気的に接続する経路が短縮され、配線基板1に搭載され得る電子部品間で伝送される信号の伝送品質が向上する場合があると考えられる。
【0026】
上述したように、配線基板1においては、第1導体パッド12Pと第2導体パッド22Pとは電気的に接続されている。具体的には、第1導体パッド12Pと第2導体パッド22Pとは、第1導体層12、第1ビア導体13、第1コア導体層121、スルーホール導体103、第2コア導体層122、第2ビア導体23、及び第2導体層22を介して電気的に接続されている。互いに電気的に接続される第1導体パッド12P及び第2導体パッド22Pの一方がF面FSに形成され、他方がS面SSに形成されていることで、第1導体パッド12Pと第2導体パッド22Pとの接続には、配線基板1内における比較的広範囲の導体が使用され得る。例えば、第1導体パッド12P及び第2導体パッド22Pが一方の面にのみ形成され、一方の面の近傍の限定された領域の導体(例えば、第1ビルドアップ部10のF面FS近傍の導体)のみによって接続される場合と比較して、第1導体パッド12P及び第2導体パッド22Pの接続に用いられる経路(導体回路)の引き回しの自由度が高まり得る。
【0027】
特に、第1導体パッド12Pと第2導体パッド22Pとを接続する導体回路の引き回しの自由度が比較的高いことにより、配線基板1に搭載される複数の電子部品同士の接続に比較的微細な配線が必要とされない場合がある。第1導体パッド12Pと第2導体パッド22Pとが、比較的緩やかな配線ルールに従って形成された信頼性の高い導体回路によって接続される場合があると考えられる。具体的には、例えば、第1ビルドアップ部10に含まれる第1導体層12、コア基板100に含まれる導体層121、122、及び第2ビルドアップ部20に含まれる第2導体層22は、L/S(配線幅/配線間距離)が5μm/5μm以上の配線ルールに従って形成されている。また、第1ビルドアップ部10に含まれるビア導体13、スルーホール導体103、第2ビルドアップ部20に含まれるビア導体23は、例えば、40μm以上、且つ、75μm以下のピッチを有するように形成されている。なお、ビア導体13、23、及び、スルーホール導体103の説明における「ピッチ」とは隣接するビア導体13、23同士、又は、隣接するスルーホール導体103同士の最短距離を意味している。
【0028】
実施形態の配線基板1においては、第2導体パッド22Pと第3導体パッド24Pとは導体回路を介して接続されている。具体的には、第2導体パッド22Pと第3導体パッド24Pとは、第2ビルドアップ部20を構成する第2導体層22、ビア導体23、及び電子部品PCを介して接続されている。第2導体パッド22Pと第3導体パッド24Pとを接続する導体回路は、コア基板100の第1コア導体層121、スルーホール103、ならびに、第1ビルドアップ部10の第1導体層12を介さずに(すなわち、第1ビルドアップ部10を介さずに)接続されている。換言すると、第2導体パッド22Pと第3導体パッド24Pとを接続する伝送路(導体回路)は、第2ビルドアップ20を構成する導体、及び、コア基板100に内蔵されている電子部品PCで占められている。
【0029】
第2導体パッド22Pと第3導体パッド24Pとを接続する導体回路は、比較的導体厚が大きく、それに伴ってL/Sが比較的大きい導体層121、122を介しておらず、導体層121、122の配線ルールに制限を受けることがない。よって、第2導体パッド22Pに搭載され得る電子部品と、第3導体パッド24Pに接続され得る任意の外部要素(例えば、マザーボード)との間で伝送され得る信号に見合った特性の導体回路が形成される場合があると考えられる。例えば、第2ビルドアップ部20が有する第2導体層22は、上述したように、L/Sが5μm/5μm以上であり、且つ、8μm/8μm以下に形成されている。換言すれば、第2導体層が有する最小の配線幅は、5μm以上、8μm以下であり、且つ、最小の配線間距離は、5μm以上、8μm以下である。これに比して、導体層121、122のL/Sは30μm/30μm~75μm/75μm程度であり得る。
【0030】
特に、第2導体パッド22Pと第3導体パッド24Pとを接続する導体回路は、コア基板100に内蔵されている電子部品(受動部品)PCを経由する。すなわち、第2導体パッド22Pと第3導体パッド24Pとを接続する導体回路は、第1ビルドアップ部10の第1導体層12を介さずに配線基板に実装される受動部品PCと接続され得る。第2導体パッド22Pに搭載され得る電子部品と、第3導体パッド24Pに接続され得る任意の外部要素(例えば、マザーボード)との間で、第1ビルドアップ部10の第1導体層12を介さずより短い経路で、受動部品PCを介しての、伝送され得る信号に見合った特性の導体回路が形成される場合がある。
【0031】
図示されていないが、第1導体パッド12P、第2導体パッド22P、及び、第3導体パッド24Pの露出面には保護膜が形成されていてもよい。このような保護膜は、例えば、Ni/Au、Ni/Pd/Au、又はSnなどの複数又は単一の金属めっき膜であってよく、また、OSP膜であってもよい。なお、キャビティRCの開口形状や第2ビルドアップ部20内での形成位置、ならびに、第1導体パッド12P、第2導体パッド22P、及び第3導体パッド24Pの数や配列パターンは、図1に示される例に限定されない。また、F面FS上には第1導体パッド12Pを露出させる開口を備えるソルダーレジスト層SRが形成されていてもよく、S面SS上には第3導体パッド24Pを露出させる開口を備えるソルダーレジスト層SRが形成されていてもよい。
【0032】
図1を参照して説明された配線基板1においては、第1ビルドアップ部10が有する絶縁層11及び導体層12の層数と、第2ビルドアップ部20が有する絶縁層22及び導体層22の層数とは等しい。第1ビルドアップ部10が有する絶縁層11及び導体層12の層数と、第2ビルドアップ部20が有する絶縁層22及び導体層22の層数とは異なっていてもよい。配線基板の他の例として、図2に示される配線基板1aにおいては、第1ビルドアップ部10が有する絶縁層11及び導体層12の層数と、第2ビルドアップ部20が有する絶縁層21及び導体層22の層数とが異なる。図示されるように、配線基板1aは、図1を参照して前述された配線基板1と比較して、第1ビルドアップ部10が有する絶縁層11及び導体層12の層数が異なる以外は、配線基板1と同様の構成を有している。
【0033】
配線基板1aにおいても、図1を参照して説明された配線基板1と同様に、第2ビルドアップ部20にはキャビティRCが形成されるとともに、コア基板100には受動部品PCが内蔵されている。特に、絶縁層及び導体層の積層される数において、第1ビルドアップ部10が有する積層数よりも第2ビルドアップ部20が有する積層数が多い場合には、配線基板1aがキャビティRCを含むことにより、第2導体パッド22Pと第1導体パッド12Pとの距離、及び、第2導体パッド22Pと受動部品PCとの距離は、比較的短くされ得る。第2導体パッド22Pと第1導体パッド12Pとを接続する導体回路、及び、第2導体パッド22Pと受動部品PCとを接続する導体回路の経路が短縮されることで、第2導体パッド22Pに搭載され得る電子部品に伝送される信号の伝送品質がより向上する場合があり得る。
【0034】
次に、実施形態の配線基板の製造方法が、図1の配線基板1を例に用いて図3A図3Lを参照して説明される。先ず、図3Aに示されるように、コア基板100が用意される。コア基板100の用意では、例えば、コア絶縁層101の表面に金属箔が設けられた両面銅張積層板が用意される。両面銅張積層板に貫通孔103aが例えばドリル加工によって形成され、貫通孔103aの内壁及び金属箔の上面に、例えば無電解めっき膜が形成され、この無電解めっき膜の上に、この無電解めっき膜を給電層として用いて電解めっき膜が形成される。貫通孔103aの内壁を覆う筒状のスルーホール導体103が形成される。
【0035】
貫通孔103aの内壁に形成されるスルーホール導体103の内側には、例えばエポキシ樹脂を注入することによって、スルーホール導体103の内部が樹脂体103bで充填される。充填された樹脂体103bが固化された後、樹脂体103b及び電解めっき膜の上面に、さらに無電解めっき膜及び電解めっき膜が形成される。この結果、金属箔、無電解めっき膜、電解めっき膜、無電解めっき膜、及び電解めっき膜の5層構造を有する導体層121、122が、絶縁層101上に形成される。そしてサブトラクティブ法によって導体層121、122をパターニングすることによって所定の導体パターンを備えるコア基板100が得られる。
【0036】
次いで、図3Bに示されるように、絶縁層101にルーター加工又はレーザー光の照射によって、開口(収容口)COが形成される。
【0037】
次いで、図3Cに示されるように、開口COの一方を塞ぐように、例えばPETフィルムからなるテープTPが導体層122上に張り付けられる。そして、電子部品(受動部品)PCがマウンター(図示せず)によって開口COの内部に収められテープTPに固定される。
【0038】
次いで、図3Dに示されるように、樹脂フィルム11pが導体層121上に積層され、加圧プレスされることで、導体層121の導体パターンの間、及び、受動部品PCと収容口COの内壁との隙間に、樹脂フィルム11pが入り込む。樹脂フィルム11pは、例えば、芯材を含まず無機フィラーを含有する樹脂フィルムである。
【0039】
次いで、図3Eに示されるように、テープTPが導体層122及び受動部品PCから取り外される。
【0040】
次いで、図3Fに示されるように、導体層122及び受動部品PCの上に樹脂フィルム21pが積層されてプレスされる。その際、樹脂フィルム21pが、導体層122の導体パターンの間、及び、収容口COの内面と受動部品PCとの間に存在し得る隙間に充填され、収容口COの内面と受動部品PCとの隙間は樹脂によって充填される。以上により、受動部品PCを内蔵し、絶縁層101の両面に導体層121、122を有するコア基板100の形成が完了する。同時に、第1ビルドアップ部10のうち最もコア基板100に近い絶縁層11、及び、第2ビルドアップ部20のうち最もコア基板100に近い絶縁層21の形成が完了する。
【0041】
次いで、図3Gに示されるように、コア基板100の第1面100F上の絶縁層11上に導体層12が積層される。コア基板100の第2面100S上の絶縁層21上に導体層22が積層される。導体層12、22は、絶縁層11、21に例えばレーザー光によって形成され得る開口13a、23aを充填するビア導体13、23と同時に、セミアディティブ法などの任意の導体パターンの形成方法を用いて形成される。
【0042】
次いで、図3Hに示されるように、コア基板100の第1面100F側において、絶縁層11及び導体層12の積層が繰り返され、第1面100F上に3層の絶縁層11及び導体層12が形成される。コア基板の第2面100S側において、絶縁層21及び導体層22の積層が繰り返され、第2面100S上に3層の絶縁層21及び導体層22が形成される。コア基板100の第2面100S側では、製造される配線基板1のキャビティRC(図1参照)の底部を構成しS面SSの一部となる、第2導体パッド22Pを含む導体層22が形成される。
【0043】
次いで、図3Iに示されるように、第2導体層22上のキャビティRC(図1参照)が形成されるべき領域に、剥離膜PMが設けられる。剥離膜PMは、剥離膜PM下側の第2導体層22及び第2絶縁層21と強固に接着せず、しかし、これらと密着し得る材料を少なくとも用いて設けられる。しかし、剥離膜PMと第2導体層22及び第2絶縁層21とは、比較的弱い力で容易に分離され得る。後述のように、後工程において、第2導体層22及び第2絶縁層21の上に剥離膜PMを介して絶縁層21が積層され、その後、絶縁層21におけるキャビティRCの形成領域に対応する部分Rが除去される(図3L参照)。剥離膜PMは、この絶縁層21におけるキャビティRCの形成領域に対応する部分Rの除去を容易にする。
【0044】
図示される例では、剥離膜PMは、下側(コア基板100側)の粘着層P1と、粘着層P1の上側に積層された接合層P2とを有している。粘着層P1は、前述のように、第2導体層22及び第2絶縁層21とは強固に接着せず、しかし、これらと密着し得る材料で形成される。粘着層P1には、例えばアクリル樹脂が用いられる。一方、接合層P2は、剥離膜PM上に形成される構成要素に対して十分な接着性を発現し得る材料で形成される。接合層P2には、例えばポリイミド樹脂が用いられる。
【0045】
剥離膜PMは、キャビティRCの開口形状に基づく平面形状を有する。剥離膜PMは、キャビティRCの形成領域の略全域に及ぶように設けられる。剥離膜PMの厚さは、剥離膜PMの周囲の領域に積層される絶縁層21の厚さに基づいて選択され得る。また、剥離膜PMは、例えば粘着層P1だけの一層で構成されてもよく、粘着層P1と接合層P2との間に中間層を含む三層構造を有していてもよい。例えば、中間層の厚さを調節することによって剥離膜PMの厚さが所望の厚さに調整されてもよい。なお、剥離膜PM、及び、剥離膜PMの周囲の領域の絶縁層21の積層に合わせて、第1面100F側では、1層の絶縁層11及び導体層12が積層される。
【0046】
次いで、図3Jに示されるように、コア基板100の第2面100S側において、第2ビルドアップ部20の最外の導体層22まで積層される。剥離膜PMの平面方向を囲む絶縁層21へのビア導体23の形成、及び、絶縁層21上への導体層22の形成が、上述された導体層12、22の形成と同様の方法によって形成される。さらに絶縁層21及び導体層22の積層が繰り返され、第2ビルドアップ部20の積層構造の形成が完了する。第2ビルドアップ部20の最外の表面であるS面SSを構成する第2導体層22は、その導体パターンとして第3導体パッド24Pを含むように形成される。第1面100F側では、製造される配線基板1の最外の表面となるF面FSを構成する、第1導体パッド12Pを含む導体層12までが形成され、第1ビルドアップ部10の形成が完了する。第1ビルドアップ部10の形成においては、例えば、第1導体層12に含まれる配線のL/Sが5μm/5μm以上に形成され得る。
【0047】
なお、第1ビルドアップ部10及び第2ビルドアップ部20の形成においては、第1導体パッド12Pと第2導体パッド22Pは、第1導体層12、第1ビア導体13、第1コア導体層121、スルーホール導体103、第2コア導体層122、第2ビア導体23、及び第2導体層22を介して接続されるように、各要素が形成される。また、特に、第2ビルドアップ部20は、第2導体パッド22Pと第3導体パッド24Pとが、スルーホール導体103、第1コア導体層121、第1導体層12、及び第1ビア導体13を介すこと無く接続されるように形成される。第2導体パッド22Pと第3導体パッド24Pとの電気的接続は、第2ビア導体23、受動部品PC、及び第2導体層22を介した接続として実現され得る。さらには、第2ビルドアップ部20における導体層22の形成においては、その配線パターンのL/Sが5μm/5μm以上であり、且つ、8μm/8μm以下となるように形成され得る。
【0048】
図示されるように、第1ビルドアップ部10の上面、及び第2ビルドアップ部20の上面には、ソルダーレジスト層SRが形成され得る。例えば、スプレーコーティング、カーテンコーティング、又はフィルム貼り付けなどによって、感光性を有するエポキシ樹脂膜が形成されることでソルダーレジスト層SRが形成され、露光及び現像により、第1導体パッド12P、第3導体パッド24Pを露出させる開口が形成され得る。
【0049】
次いで、図3Kに示されるように、例えばレーザー光の照射などによって、剥離膜PMの周縁に沿って、剥離膜PM上に積層された第2絶縁層21を貫通する溝RGが形成される。溝RGの形成によって剥離膜PMの周縁部において接合層P2が除去される。その結果、第2絶縁層21における溝RGに囲まれている部分Rは、剥離膜PMが介在している部分を除いて周囲の部分から独立する。
【0050】
次いで、図3Lに示されるように、溝RGの形成によって周囲の構成要素から独立する部分R及び剥離膜PMが除去される。その結果、第2導体パッド22Pを底面に露出するキャビティRCが形成される。前述のように、除去部分Rは、剥離膜PMが介在する部分を除いて、第2ビルドアップ部20の周囲の構成要素から独立している。また、剥離膜PMの粘着層P1は、第2導体層22及び第2絶縁層21と強固に接着せずに単にその粘着性によって付着しているだけである。従って、除去部分Rを任意の方法で容易に除去することができる。例えば、除去部分Rは、治工具などに吸着され、コア基板100と反対側に引き上げられることにより除去され得る。
【0051】
キャビティRCの形成後、好ましくは、キャビティRC内に残り得る剥離膜PMの残渣が酸素プラズマや溶剤を用いて除去される。また、第1導体パッド12P、第2導体パッド22P、ならびに第3導体パッド24Pに、保護膜が形成されてもよい。例えば、Ni/Au、Ni/Pd/Au、又はSnなどからなる保護膜がめっきにより形成され得る。液状の有機材内への浸漬や有機材の吹付けなどによりOSPが形成されてもよい。以上の工程を経ることによって図1に示される本実施形態の一例である配線基板1が完成する。
【0052】
実施形態の配線基板は、各図面に例示される構造や、本明細書において例示された構造及び材料を備えるものに限定されない。例えば、第1ビルドアップ部10及び第2ビルドアップ部20は任意の数の導体層及び絶縁層を有していてもよい。また、実施形態の配線基板の製造方法は、各図面を参照して説明された方法に限定されず、その条件や順序などは適宜変更されてよい。現に製造される配線板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてもよい。
【符号の説明】
【0053】
1、1a 配線基板
11 絶縁層(第1絶縁層)
21 絶縁層(第2絶縁層)
12 導体層(第1導体層)
22 導体層(第2導体層)
12P 導体パッド(第1導体パッド)
22P 導体パッド(第2導体パッド)
24P 導体パッド(第3導体パッド)
100 コア基板
101 絶縁層(コア絶縁層)
121 導体層(第1コア導体層)
122 導体層(第2コア導体層)
103 スルーホール導体
100F 第1面
100S 第2面
CO 開口
PC 受動部品
RC キャビティ
RG 溝
FS F面
SS S面
図1
図2
図3A
図3B
図3C
図3D
図3E
図3F
図3G
図3H
図3I
図3J
図3K
図3L