特開 2024-102794 高温酸化工程時の界面における欠陥の増加を最小化する薄膜の生成方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024102794

(43)【公開日】2024-07-31

(54)【発明の名称】高温酸化工程時の界面における欠陥の増加を最小化する薄膜の生成方法

(51)【国際特許分類】

   H01L 21/316 20060101AFI20240724BHJP

   H01L 21/31 20060101ALI20240724BHJP

   H01L 21/324 20060101ALI20240724BHJP

   C23C 16/42 20060101ALI20240724BHJP

   C23C 16/56 20060101ALI20240724BHJP

【ＦＩ】

H01L21/316 S

H01L21/316 X

H01L21/316 P

H01L21/31 B

H01L21/324 X

C23C16/42

C23C16/56

【審査請求】有

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023121108

(22)【出願日】2023-07-25

(31)【優先権主張番号】10-2023-0008039

(32)【優先日】2023-01-19

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】520507874

【氏名又は名称】イーキューテックプラス株式会社

【住所又は居所原語表記】（Ｇｏｓａｅｋ－ｄｏｎｇ， Ｓｕｗｏｎ Ｖｅｎｔｕｒｅ ｖａｌｌｅｙ ２）， Ｂ－５１４， ５Ｆ， １４２－１０， Ｓａｎｅｏｐ－ｒｏ １５６ｂｅｏｎ－ｇｉｌ， Ｇｗｏｎｓｅｏｎ－ｇｕ， Ｓｕｗｏｎ－ｓｉ， Ｇｙｅｏｎｇｇｉ－ｄｏ １６６４８， Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【代理人】

【識別番号】110002262

【氏名又は名称】ＴＲＹ国際弁理士法人

(72)【発明者】

【氏名】シン ドンファ

(72)【発明者】

【氏名】キム ヨンウォン

【テーマコード（参考）】

4K030

5F045

5F058

【Ｆターム（参考）】

4K030AA14

4K030BA44

4K030CA04

4K030CA12

4K030DA08

4K030DA09

4K030FA01

4K030FA10

4K030HA01

4K030JA09

4K030JA10

4K030LA02

4K030LA15

5F045AA06

5F045AA15

5F045AA20

5F045AB32

5F045AD09

5F045AD10

5F045AD11

5F045AE19

5F045AF02

5F045BB17

5F045EE19

5F045HA16

5F058BB01

5F058BC02

5F058BF04

5F058BF29

5F058BF38

5F058BF55

5F058BF61

5F058BH03

(57)【要約】      （修正有）

【課題】高温の酸化工程が進行されるときに界面における欠陥の増加を最小化する薄膜形成方法を提供する。
【解決手段】本発明の一実施例に係る、ＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する薄膜形成方法であって、ラジカルを利用したＡＬＤ法またはラジカル酸化法のうちいずれかの手法によって、ＳｉＣ基板上にラジカル気体を印加して第１の薄膜３００を蒸着するステップと、第１の薄膜上に高温酸化工程を行って酸化膜２００を形成するステップと、酸化膜上にＮＯまたはＮ_２Ｏのうち少なくともいずれかでアニーリングを行うステップと、を含む。
【選択図】図３ｂ

【特許請求の範囲】

【請求項1】

ＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する薄膜形成方法において、
（ａ）ＳｉＣ基板上にラジカル気体を印加して第１の薄膜を蒸着するステップと、
（ｂ）前記第１の薄膜上に高温酸化工程を行って酸化膜を形成するステップと、
（ｃ）前記酸化膜上にアニーリングを行うステップと、を含むものである、ＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する薄膜形成方法。

【請求項2】

前記（ａ）ステップは、
ラジカルを利用したＡＬＤ法またはラジカル酸化法のうちいずれかの手法によって前記第１の薄膜の蒸着を行うことである、請求項１に記載のＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する薄膜形成方法。

【請求項3】

前記第１の薄膜は、ＳｉＯ_２の絶縁層で構成されるものである、請求項１に記載のＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する薄膜形成方法。

【請求項4】

前記（ａ）ステップ～（ｂ）ステップの化学反応を通じて前記ＳｉＯ_２の絶縁層が形成される過程において副産物として発生する前記ＳｉＣ基板の炭素－炭素（Ｃ－Ｃ）、炭素（Ｃ）うち少なくとも一部が前記ラジカル気体と化合して気化されるものである、請求項３に記載のＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する薄膜形成方法。

【請求項5】

前記ラジカルを利用したＡＬＤ法が行われる場合、
前記（ａ）ステップないし（ｂ）ステップの化学反応を通じて、ＳｉＣ基板のＣは、ＣＯ_２、ＣＨ及びＣＯのうちいずれかの形で気化されるものである、請求項４に記載のＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する薄膜形成方法。

【請求項6】

前記ラジカル酸化法が行われる場合、
前記（ａ）ステップないし（ｂ）ステップの化学反応を通じて、ＳｉＣ基板のＣは、ＣＯ_２、ＣＯ及びＣＨｘのうちいずれかの形で気化されるものである、請求項４に記載のＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する薄膜形成方法。

【請求項7】

前記（ｃ）ステップは、
前記アニーリングは、ＮＯまたはＮ_２Ｏのうち少なくともいずれかで行われるものである、請求項１に記載のＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する薄膜形成方法。

【請求項8】

前記（ａ）ステップないし（ｃ）ステップに対応する工程は、５００～７５０℃間の工程温度で進行されるものである、請求項１に記載のＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する薄膜形成方法。

【請求項9】

前記（ａ）ステップないし（ｃ）ステップに対応する工程は、５Ｔｏｒｒ未満の工程圧力で進行されるものである、請求項１に記載のＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する薄膜形成方法。

【請求項10】

前記（ａ）ステップないし（ｃ）ステップは、半導体素子を形成する過程のうちゲート酸化膜を形成する過程に含まれるものである、請求項１に記載のＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する薄膜形成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、薄膜を生成する方法に関し、具体的に、高温の酸化工程が進行されるときに界面における欠陥の増加を最小化するための方法に関する。

【背景技術】

【0002】

電力半導体は、通常、電力変換のためのスイッチング素子として使用されている。近年、Ｓｉ（Ｓｉｌｉｃｏｎ）系列の電力半導体素子の電気特性に対する信頼度が限界に達しつつあり、Ｓｉの限界を乗り越える高電圧、低抵抗、高周波及び高温のような極限の状況において作動できる電力素子物質のＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）半導体素子の研究が活発に進行されている。そのとき、電力半導体の素子に影響を与える要素の一つは、シリコン基板とゲート酸化膜との間の界面に対する界面欠陥密度（Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ）である。

【0003】

ＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）を高温酸化によってゲート酸化膜を生成させる場合、ＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）結合から脱落した炭素（Ｃ）が酸化膜が生成される界面の周辺で不完全な結合を維持するか、結合エネルギーの高い炭素－炭素（Ｃ－Ｃ）の結合を構成するようになる。

【0004】

かかる状況は、フラットバンド電圧（Ｆｌａｔ Ｂａｎｄ Ｖｏｌｔａｇｅ）の歪曲及びキャリア（Ｃａｒｒｉｅｒ）の移動度の低下の原因として作用し、高電圧高電流分野の適用に限界が生じ、電気容量の範囲内の使用時にも、論理回路の誤謬による動作不良によって素子信頼性の問題が生じる。

【0005】

図１は、従来のゲート酸化膜の生成過程と原子の結合式を示した図面である。

【0006】

図１を参照すると、従来の高温酸化技術の場合、ＳｉＣ基板１００を単に高温酸化した後、アニーリングを進行して酸化膜２００を形成する。これは、ＳｉＣ基板１００上のＳｉＣがＯ_２と結合することで、ＳｉＯ_２でなった酸化膜２００が形成されるのである。その際、ＳｉＣ基板１００と酸化膜２００との間の界面には、酸化過程において未反応、未結合または未排出された炭素（Ｃ）が副産物として残留し、余剰の炭素（Ｃ）らは再度炭素－炭素（Ｃ－Ｃ）などの炭素（Ｃ）クラスター（Ｃｌｕｓｔｅｒ）に形成される。

【0007】

具体的にＳｉＣとＯ_２とが結合される場合、ＳｉＯ_２と炭素（Ｃ）とがそれぞれ生成され得る（これは、高温酸化の主反応に該当し得る）。また、従来の工程において進行される２ＳｉＣと３Ｏ_２との結合によってそれぞれ２ＳｉＯ_２及び２ＣＯが生成され、ＳｉＣとＯ_２とのまた他の結合によってＳｉＯ及びＣＯが生成されるが、ＣＯ及びＳｉＯは、気体として気化されるため、結果として、界面上には炭素（Ｃ）が副産物として残るようになる。

【0008】

その際、副産物として界面上に残留する炭素（Ｃ）は、再度炭素－炭素（Ｃ－Ｃ）などの炭素（Ｃ）クラスター（Ｃｌｕｓｔｅｒ）に形成されて、界面の欠陥を生じさせる原因となる。例えば、フラットバンド電圧（Ｆｌａｔ Ｂａｎｄ Ｖｏｌｔａｇｅ）歪曲及びキャリア（Ｃａｒｒｉｅｒ）の移動度の低下を引き起こして、ＳｉＣ高電圧高電流素子の信頼性を低下させるという不都合がある。

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明は、上述した従来技術の問題点を解決するためのものであって、薄膜を生成するための高温酸化過程において界面における欠陥が増加することを最小限に抑制することができる工程の具現を目的とする。

【0010】

高温酸化過程において薄膜の界面に残留する炭素（Ｃ）の比重を下げることによって、界面の欠陥を少なくすることをまた他の目的とする。

【0011】

但し、本実施例が達成しようとする技術的課題は、上記のような技術的課題に限定されるものではなく、さらに他の技術的課題が存在し得る。

【課題を解決するための手段】

【0012】

上述した技術的課題を達成するための技術的手段として、ＳｉＣ基板の高温酸化工程時に界面における欠陥の増加を最小化する薄膜形成方法において、（ａ）ＳｉＣ基板上にラジカル気体を利用して第１の薄膜を形成するステップと、（ｂ）第１の薄膜上に高温酸化工程を行うことで酸化膜を形成するステップと、（ｃ）酸化膜上にアニーリングを行うステップが含まれても良い。

【0013】

また、（ａ）ステップは、ラジカルを利用したＡＬＤ法またはラジカル酸化法のうちいずれかの手法によって第１の薄膜の形成が行われても良い。

【0014】

また、第１の薄膜は、ＳｉＯ_２の絶縁層で構成されても良い。

【0015】

また、（ａ）ステップないし（ｂ）ステップの化学反応を通じてＳｉＯ_２の絶縁層が形成される過程において副産物として発生するＳｉＣ基板の炭素－炭素（ｃ－ｃ）、炭素（Ｃ）などは、少なくとも一部がラジカル気体と化合して気化され得る。

【0016】

また、ラジカルを利用したＡＬＤ法が行われる場合、（ａ）ステップないし（ｂ）ステップの化学反応を通じて、ＳｉＣ基板のＣは、ＣＯ_２、ＣＨ及びＣＯのうちいずれかの形で気化され得る。

【0017】

また、ラジカル酸化法が行われる場合、（ａ）ステップないし（ｂ）ステップの化学反応を通じて、ＳｉＣ基板のＣは、ＣＯ_２、ＣＯ及びＣＨｘのうちいずれかの形で気化され得る。

【0018】

また、（ｃ）ステップにおけるアニーリングは、ＮＯまたはＮ_２Ｏのうち少なくともいずれかで行われても良い。

【0019】

また、（ａ）ステップないし（ｃ）ステップに対応する工程は、５００～７５０℃間の工程温度で進行されても良い。

【0020】

また、（ａ）ステップないし（ｃ）ステップに対応する工程は、５Ｔｏｒｒ未満の工程圧力で進行されても良い。

【0021】

また、（ａ）ステップないし（ｃ）ステップは、半導体素子を形成する過程のうちゲート酸化膜を形成する過程に含まれても良い。

【発明の効果】

【0022】

本発明の一実施例によって、薄膜を生成するための高温酸化の過程において界面の欠陥が増加することを最小限に抑制することができる。

【0023】

高温酸化過程において薄膜の界面に残留する炭素（Ｃ）の比重を下げることによって、界面の欠陥を少なくすることができる。これを基に薄膜のキャリア移動度の低下を防止し、ＳｉＣ高電圧素子の信頼性を高めることができる。

【0024】

また、本発明において提示する工程によって、従来の工程よりも低い温度と圧力で薄膜を生成できるようになる。

【図面の簡単な説明】

【0025】

【図1】従来のゲート酸化膜の生成過程と原子の結合式を示した図面である。

【図2】本発明の一実施例に係る、ＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する薄膜形成過程を示した動作フローチャートである。

【図3a】従来のＳｉＣ基板の高温酸化工程によって生成された薄膜の形状を図式した図面である。

【図3b】本発明の一実施例に係る、ＳｉＣ基板の高温酸化工程時の界面における欠陥の増加を最小化する工程によって生成された薄膜の形状を図式した図面である。

【図4a】従来の工程によって生成されるＳｉＣ基板上に形成された薄膜の断面を示した図面である。

【図4b-4c】本発明の一実施例に係る、ＳｉＣ基板上に形成された薄膜の断面を示した図面である。

【図5】本発明の一実施例に係る、ＳｉＯ_２、転移層（Ｔｒａｎｓｉｔｉｏｎ Ｌａｙｅｒ（ＳｉＯｘＣｙ））の形成程度を示したグラフである。

【図6】本発明の一実施例に係る、工程別の電圧と電荷トラップ密度（Ｔｒａｐ Ｄｅｎｓｉｔｙ）との関係を示した第１のグラフである。

【図7】本発明の一実施例に係る、工程別の電圧と界面欠陥密度Ｄ_ｉｔ（Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ）との関係を示した第２のグラフと表である。

【発明を実施するための形態】

【0026】

以下では、添付した図面を参照しながら、本発明の属する技術分野において通常の知識を有する者が容易に実施できるように本発明の実施例を詳しく説明する。ところが、本発明は様々な異なる形態に具現されることができ、ここで説明する実施例に限定されるものではない。そして、図面において、本発明を明確に説明するために、説明とは関係ない部分は省略しており、明細書全体に亘って類似した部分に対しては類似した図面符号を付けている。

【0027】

明細書全体において、ある部分が他の部分と「連結」されているという場合、これは「直接的に連結」されている場合だけでなく、その中間に他の素子を挟んで「電気的に連結」されている場合も含む。また、ある部分がある構成要素を「含む」という場合、これは特に反対の記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含み得ることを意味する。

【0028】

以下の実施例は、本発明の理解を助けるための詳細な説明であり、本発明の権利範囲を制限するものではない。したがって、本発明と同一の機能を行う同一範囲の発明も、本発明の権利範囲に属するはずである。

【0029】

以下の本発明の明細書で定義している薄膜または蒸着とは、半導体製造工程においてウェハ（基板）の表面に分子の吸着と置換を交互に進行することによって、酸化物や金属を薄くコーティングする過程を意味し得る。それによって、以下の明細書で説明するそれぞれの過程は、ラジカル発生ユニット（Ｒａｄｉｃａｌ Ｇｅｎｅｒａｔｉｏｎ Ｕｎｉｔ）または蒸着装置などによって行われても良く、原子層蒸着（ＡＬＤ）や化学気相蒸着（ＣＶＤ）などの技術によって薄膜または蒸着が具現されても良い。

【0030】

図２は、本発明の一実施例に係る、ＳｉＣ基板の高温酸化工程時に界面における欠陥の増加を最小化する薄膜形成過程を示した動作フローチャートである。

【0031】

図２を参照すると、ＳｉＣ基板１００上にラジカルを印加して第１の薄膜３００を形成する（Ｓ１１０）。

【0032】

ステップ（Ｓ１１０）の先行工程により、図３ｂに示されたＳｉＣ基板１００上に第１の薄膜３００が形成されても良い。ここで、第１の薄膜３００は、ＳｉＯ_２の絶縁層で構成されても良い。

【0033】

このとき、ラジカルを印加する過程は、ラジカルを利用したＡＬＤ法またはラジカル酸化法のうちいずれかを選択的に適用し得る。

【0034】

次に、第１の薄膜３００に高温酸化工程を行って酸化膜２００を形成する（Ｓ１２０）。

【0035】

ステップ（Ｓ１２０）の化学反応を通じてＳｉＯ_２の絶縁層が形成される過程において副産物として発生するＳｉＣ基板１００の炭素（Ｃ）は、少なくとも一部がラジカル気体と化合して気化され得る。

【0036】

また、従来の高温酸化及びアニーリングの過程は、１１００～１４００℃の工程温度と、６００～７５０Ｔｏｒｒの工程圧力とを工程条件として求める。ところが、本明細書で提示する工程を適用する場合、５００～７５０℃の工程温度と５Ｔｏｒｒ未満の工程圧力だけで酸化膜２００を形成することができる。

【0037】

最後に、酸化膜２００上に気体によるアニーリングを行う（Ｓ１３０）。

【0038】

ステップ（Ｓ１３０）の仕上げ工程によって、図３に示されたように、薄膜３００の上部には酸化膜２００が形成される。ここで、アニーリングは、ＮＯまたはＮ_２Ｏのうち少なくともいずれかで行われても良い。

【0039】

このとき、選択的な実施例として、ステップ（Ｓ１１０）においてラジカルを利用したＡＬＤ法が行われる場合、ステップ（Ｓ１２０）ないしステップ（Ｓ１３０）の化学反応を通じてＳｉＣ基板１００の炭素（Ｃ）は、ＣＯ_２、ＣＨ及びＣＯのうちいずれかの形で気化され得る。

【0040】

他の選択的な実施例として、ステップ（Ｓ１１０）においてラジカル酸化法が行われる場合、ステップ（Ｓ１２０）ないしステップ（Ｓ１３０）の化学反応を通じてＳｉＣ基板１００のＣは、ＣＯ_２、ＣＯ及びＣＨｘのうちいずれかの形で気化され得る。

【0041】

これを化学式を通じて具体的に説明すると、従来の工程は、ＳｉＣ基板１００上に高温酸化及びアニーリングの２ステップの工程のみを行う。それによって、以下のＳｉＣ基板１００上には下記の３つの化学反応が行われ得る。
［化学式１］：ＳｉＣ＋Ｏ_２＝ＳｉＯ_２＋Ｃ（固体）
［化学式２］：２ＳｉＣ＋３Ｏ_２＝２ＳｉＯ_２＋２ＣＯ
［化学式３］：ＳｉＣ＋Ｏ_２＝ＳｉＯ＋ＣＯ

【0042】

このとき、高温酸化法の主な反応は、［化学式１］に対応し、化学反応の結果で形成される副産物のうちＳｉＯ及びＣＯは、気化することによって基板上に残留することがないが、［化学式１］によって生成される多量の炭素（Ｃ）は、固体状で界面上に残留するようになる。

【0043】

それに対し、本明細書で提示する工程は、ＳｉＣ基板１００上にラジカルを利用した第１の薄膜３００を形成した後、高温酸化及びアニーリングを行う３ステップの工程を行う。それにより、従来の工程で行われる３つの反応を含んで、５つの化学反応がさらに行われ得る。
［化学式４］：ＳｉＣ＋４ＯＨ＝ＳｉＯ_２＋ＣＯ_２＋２Ｈ_２
［化学式５］：２ＳｉＣ＋６ＯＨ＝２ＳｉＯ_２＋２ＣＯ＋３Ｈ_２
［化学式６］：ＳｉＣ＋ＨＯ_２＝ＳｉＯ_２＋ＣＨ
［化学式７］：２ＳｉＣ＋６Ｏ＋４Ｈ→２ＳｉＯ_２＋ＣＯ_２＋ＣＨ_４
［化学式８］Ｓｉ Ｐｒｅｃｕｒｓｏｒ＋２ＯＨ＝ＳｉＯ_２＋ｂｙ－ｐｒｏｄｕｃｔ（ｇ）

【0044】

上記の［化学式４］ないし［化学式８］は、高温酸化工程の以前にラジカル気体を利用した第１の薄膜３００を形成するにつれて発生させられる化学反応であり得る。ここで、化学反応による副産物であるＣＯ、ＣＯ_２、ＣＨ及びＣＨ_４は、気体状に気化するが、界面上に残留する炭素（Ｃ）と反応して生成された副産物であるため、従来の工程に比べて界面上に残留するようになる固体状の炭素（Ｃ）を最小化することができる。

【0045】

ここで、［化学式４］、［化学式５］及び［化学式８］は、界面のラジカル酸化またはラジカルを利用したＡＬＤ法の工程によって発生する主な反応に該当し得る。結果として、本明細書で提示する工程によって、［化学式４］ないし［化学式８］に該当する化学反応を導き出すことができ、低圧工程によっても副産物の除去に容易であるという利点を有することができる。

【0046】

一方、図３ａには、ＳｉＣ基板１００と酸化膜２００のみが示されているが、実際には、界面上に残留する炭素（Ｃ）によって層が生成され得る。また、本明細書で提示した工程を示した図３ｂの場合も、第１の薄膜３００が残留すると示されているが、該当層を構成する元素が高温酸化及びアニーリングの過程を通じて気化して反応しなかった炭素（Ｃ）による転移層（Ｔｒａｎｓｉｔｉｏｎ Ｌａｙｅｒ（ＳｉＯｘＣｙ））が残るようになる。それぞれの薄膜の実際の断面は、後述する図４ａ～図４ｃから確認することができる。

【0047】

図４ａは、従来の工程によって生成されるＳｉＣ基板上に形成された薄膜の断面であり、図４ｂ～図４ｃは、本発明の一実施例に係る、ＳｉＣ基板１００上に形成された薄膜の断面を示した図面である。

【0048】

図４ａは、従来の工程によって生成された薄膜の断面であり、図４ｂ及び図４ｃは、本明細書で提示する工程によって生成された薄膜であり得る。ここで、図４ｂは、ラジカル酸化工程が適用された結果であり、図４ｃは、ラジカルを利用したＡＬＤ法の工程が該当し得る。

【0049】

図４ａ～図４ｃにおいてそれぞれ生成される転移層（Ｔｒａｎｓｉｔｉｏｎ Ｌａｙｅｒ（ＳｉＯｘＣｙ））のその厚さがそれぞれ異なるが、図４ａで提示された写真において転移層（Ｔｒａｎｓｉｔｉｏｎ Ｌａｙｅｒ（ＳｉＯｘＣｙ））の厚さが最も厚いことが確認できる。つまり、単にＳｉＣ基板１００上に高温酸化のみを行う場合、厚い転移層（Ｔｒａｎｓｉｔｉｏｎ Ｌａｙｅｒ（ＳｉＯｘＣｙ））が形成されることが確認できる。

【0050】

また、図４ｂ及び図４ｃに示されたように、ステップ（Ｓ１１０）によって生成された第１の薄膜３００の場合、ラジカル酸化またはラジカルを利用したＡＬＤ法の工程によって除去されたことが確認できる。

【0051】

図５は、本発明の一実施例に係る、転移層（Ｔｒａｎｓｉｔｉｏｎ Ｌａｙｅｒ（ＳｉＯｘＣｙ））の形成程度を示したグラフである。

【0052】

図５に示されたグラフを参照すると、グラフの赤線は、従来の酸化工程を、緑線は、ラジカル酸化と高温酸化とが共に行われた工程を、青線は、ラジカルＡＬＤ法と高温酸化とが共に行われた工程に該当し得る。

【0053】

図５のグラフを参照すると、高温酸化の以前にラジカル酸化またはラジカルＡＬＤ法の工程が先行される場合、転移層（Ｔｒａｎｓｉｔｉｏｎ Ｌａｙｅｒ（ＳｉＯｘＣｙ））の中間状態結合（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｓｔａｔｕｓ Ｂｏｎｄｉｎｇ）が単に高温酸化のみを行った工程より少ないことが確認できる。

【0054】

図６は、本発明の一実施例に係る、工程別の電圧と電荷トラップ密度（Ｔｒａｐ Ｄｅｎｓｉｔｙ）との関係を示した第１のグラフである。

【0055】

図６のグラフ（ａ）及びグラフ（ｂ）は、従来の工程に該当するグラフであり、図６のグラフ（ｃ）ないしグラフ（ｆ）は、本明細書を通じて提示する工程に該当するグラフであり得る。

【0056】

図６に示されたグラフを説明するのに先立ち、界面の電荷トラップ密度は、半導体素子の特性に影響を与える要素の一つに該当し得る。

【0057】

通常、半導体素子の生成過程であるゲート酸化膜２００を成長させる過程において、ＳｉＣ内部のＳｉ原子とＯ（酸素原子）とが反応してＳｉＯ_２が形成される過程で反応しない炭素（Ｃ）原子が酸化膜２００とＳｉＣ基板１００との間に存在するようになり、この余剰の炭素は、再度クラスターを形成し、界面順位及び欠陥を形成するようになる。この欠陥は、フラットバンド電圧（Ｆｌａｔ Ｂａｎｄ Ｖｏｌｔａｇｅ）歪曲及びキャリア（Ｃａｒｒｉｅｒ）の移動度の低下の原因として作用し、素子信頼性の問題を引き起こす。

【0058】

それによって酸化膜２００とＳｉＣ基板１００との間に界面の電荷トラップ密度（Ｔｒａｐ Ｄｅｎｉｓｉｔｙ）を測定するための方法として、印加する電圧の周波数を変化させながら電流を測定し、キャパシタンス－電圧曲線（ｃ－ｖ ｃｕｒｖｅ）を算出する。

【0059】

再度、図６を参照すると、グラフ上のＸ軸は、電圧値（Ｖ）、Ｙ軸は、キャパシタンス値（Ｃａｐ Ｄｅｎ；Ｆ／ｃｍ^２）、及びグラフの３つの線分は周波数（このとき、赤線は１ＭＨｚ、黄線は１０ｋＨｚ及び青線は１ｋＨｚ）を意味する。

【0060】

従来の工程に該当するグラフ（ａ）は、ＳｉＣ基板１００に高温酸化のみを適用する場合、周波数（Ｆｒｅｑｕｅｎｃｙ）が大きくなるにつれ、電圧対比キャパシタンス値の差異が大きくなることが確認できる。また、グラフ（ｂ）を参照すると、ＳｉＣ基板１００に高温酸化及びＮＯ気体のアニーリングが行われても、その差異が完全に狭められないことが確認できる。

【0061】

本明細書を通じて提示する工程に該当するグラフ（ｃ）及びグラフ（ｅ）は、それぞれラジカル酸化と高温酸化及びラジカルを利用したＡＬＤ法と高温酸化法のみを適用した工程に該当する。グラフ（ｃ）及びグラフ（ｅ）に示されたように、ＳｉＣ基板１００に高温酸化のみ適用した工程に比べて周波数によるキャパシタンス値の差異は改善されるが、ＮＯまたはＮ_２Ｏのアニーリング過程が伴わなければ、周波数が大きくなるにつれて電圧対比キャパシタンス値の差異が存在することが確認できる。

【0062】

しかし、グラフ（ｄ）及びグラフ（ｆ）に示されたように、ＮＯまたはＮ_２Ｏ気体のアニーリングがそれぞれ行われた場合、周波数に関係なく、電圧対比キャパシタンス値の差異がほとんどないことが確認できる。

【0063】

すなわち、従来の工程は、印加する電圧の周波数（Ｆｒｅｑｕｅｎｃｙ）変化による電気容量（Ｃａｐａｃｉｔａｎｃｅ）の差異が大きいほど、電荷トラップ密度（Ｔｒａｐ Ｄｅｎｓｉｔｙ）が増加するようになるが、本明細書で提示した工程は、電荷トラップ密度が減少する相違点を有する。

【0064】

図７は、本発明の一実施例に係る、工程別の界面欠陥密度（Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ）の関係を示した第２のグラフ及び表である。

【0065】

第２のグラフ及び表を説明するのに先立ち、界面欠陥密度Ｄ_ｉｔ（Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ）は、上記で説明した第１のグラフのキャパシタンス－電圧曲線（ｃ－ｖ ｃｕｒｖｅ）測定基盤のＨｉｇｈ－Ｌｏｗ Ｍｅｔｈｏｄ法によって算出された界面欠陥密度（Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ）に関する。

【0066】

このとき、界面欠陥密度Ｄ_ｉｔ（Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ）は、上記で説明した図６の測定されたキャパシタンス－電圧曲線（ｃ－ｖ ｃｕｒｖｅ）において周波数別のキャパシタンス値を以下の［式１］を通じて算出し、低周波キャパシタンス値から高周波キャパシタンス値を差し引く構造である。

【0067】

［式１］

【0068】

図７の（ａ）に示された第２のグラフは、Ｘ軸が電圧、Ｙ軸が界面欠陥密度Ｄ_ｉｔ（Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ）及びグラフの各線分は、従来の工程と本明細書で提示した工程に対応し得る。

【0069】

このとき、図７の（ａ）を参照すると、電圧が高くなるほど界面欠陥密度Ｄ_ｉｔ（Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ）の値が低くなることが確認できるが、その傾きが高温酸化（灰色の実線）のみを行った線分の傾きが最も高いことが確認できる。つまり、高温酸化工程のみを行う場合、電圧対比界面欠陥密度Ｄ_ｉｔ（Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ）の変化が最も大きいことが分かる。

【0070】

しかしながら、本明細書で提示した工程が適用された線分の傾き（赤色の点線、青色の点線）が低くて、電圧による電荷トラップ密度の変化が低いことが分かり、従来の高温酸化とアニーリングとが共に適用された手法（黒色の点線）より全ての電圧において界面欠陥密度Ｄ_ｉｔ（Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ）が低いことが確認できる。

【0071】

これは、図７の（ｂ）から確認できるが、各工程別の電圧０.２Ｖを基準に界面欠陥密度Ｄ_ｉｔ（Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ）を示した表に該当し得る。このとき、本明細書で提示する工程である２番目の工程（２.６６ｅ１１ｃｍ^－２ｅＶ^－１）と４番目の工程（２.８５ｅ１１ｃｍ^－２ｅＶ^－１）とが、従来の工程である１番目の工程（３.８１ｅ１１ｃｍ^－２ｅＶ^－１）と６番目の工程（２.８７ｅ１２ｃｍ^－２ｅＶ^－１）よりも低い界面欠陥密度Ｄ_ｉｔ（Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ）値を有することが分かる。

【0072】

すなわち、ＳｉＣ基板１００上に高温酸化を進行する以前に、ラジカル酸化またはラジカルを利用したＡＬＤ法の工程を先行にして、第１の薄膜３００の生成以後に高温酸化及びアニーリングを行う際、既存の工程に比べて界面欠陥密度Ｄ_ｉｔ（Ｉｎｔｅｒｆａｃｅ Ｔｒａｐ Ｄｅｎｓｉｔｙ）値を改善することができる。

【0073】

上述した本発明の説明は例示のためのものであり、本発明の属する技術分野において通常の知識を有する者であれば、本発明の技術的思想や必須の特徴を変更せずに他の具体的な形態に容易に変形可能であるということを理解できるはずである。それゆえ、上記した実施例は全ての面において例示的なものであり、限定的なものではないと理解すべきである。例えば、単一型で説明されている各構成要素は分散して実施されても良く、同様に、分散したものと説明されている構成要素も結合された形態で実施されても良い。

【0074】

本発明の範囲は、上記詳細な説明よりは後述する特許請求の範囲によって示され、特許請求の範囲の意味及び範囲、並びにその均等概念から導出される全ての変更または変形された形態が本発明の範囲に含まれると解釈されなければならない。

【符号の説明】

【0075】

１００ ＳｉＣ基板
２００ 酸化膜
３００ 第１の薄膜

【図1】

【図2】

【図3a】

【図3b】

【図4a】

【図4b】

【図4c】

【図5】

【図6】

【図7】