特開 2024-102806 軽量ＢＥＳ近似

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024102806

(43)【公開日】2024-07-31

(54)【発明の名称】軽量ＢＥＳ近似

(51)【国際特許分類】

   G11C 16/08 20060101AFI20240724BHJP

   G11C 11/56 20060101ALI20240724BHJP

   G06F 12/00 20060101ALI20240724BHJP

【ＦＩ】

G11C16/08 120

G11C11/56 600

G06F12/00 597U

G06F12/00 550Z

【審査請求】有

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023195580

(22)【出願日】2023-11-17

(31)【優先権主張番号】63/440,006

(32)【優先日】2023-01-19

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】18/218,845

(32)【優先日】2023-07-06

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】504056130

【氏名又は名称】ウェスタン デジタル テクノロジーズ インコーポレーテッド

(74)【代理人】

【識別番号】100207837

【弁理士】

【氏名又は名称】小松原 寿美

(72)【発明者】

【氏名】デイビッド ロズマン

(72)【発明者】

【氏名】アリエル ナボン

(72)【発明者】

【氏名】アレクサンダー バザルスキー

(72)【発明者】

【氏名】アロン エヤル

【テーマコード（参考）】

5B160

5B225

【Ｆターム（参考）】

5B160NA02

5B225BA19

5B225CA13

5B225CA14

5B225CA19

5B225CA27

5B225CA28

5B225DA03

5B225DA10

5B225DD01

5B225EA05

5B225EG11

5B225FA01

5B225FA05

(57)【要約】      （修正有）

【課題】データ記憶装置の読み出し閾値の校正動作を提供する。
【解決手段】記憶システム１００において、メモリ装置と、メモリ装置に結合されたコントローラと、を含むデータ記憶装置は、読み出し閾値校正動作が発生すると、代表的なワードラインの全ページよりも少ないページを検知し、その結果、代表的なワードラインの全ページよりも少ないページの読み出し閾値を取得し、取得した読み出し閾値及び代表的なワードラインの１つ以上の物理的条件は、検知されなかった代表的なワードラインの残りのページの他の読み出し閾値を取得するためにモデルに提供される。モデルは、代表的なワードラインのあるページの読み出し閾値を同一の代表的なワードラインの別のページと相関させ、代表的なワードラインの１つ以上の物理的条件を考慮する。
【選択図】図１

【特許請求の範囲】

【請求項1】

メモリ装置と、
前記メモリ装置に結合されたコントローラとを備え、前記コントローラは、
前記メモリ装置の代表的なワードラインの複数のページのうちの第１ページに対して読み出し閾値校正動作を実行して、前記代表的なワードラインの前記第１ページに関連付けられた１つ以上のセル状態の読み出し閾値を取得し、
前記代表的なワードラインの１つ以上の物理的条件を決定し、
機械学習モデルを使用して、前記代表的なワードラインの前記第１ページに関連付けられた前記１つ以上のセル状態の前記読み出し閾値及び前記代表的なワードラインの前記１つ以上の物理的条件に基づいて、前記代表的なワードラインの１つ以上の他のページに関連付けられた１つ以上の他のセル状態の１つ以上の他の読み出し閾値を生成するように構成される、
データ記憶装置。

【請求項2】

前記読み出し閾値校正動作は、前記代表的なワードラインの前記１つ以上の他のページに対して実行されない、請求項１に記載のデータ記憶装置。

【請求項3】

前記機械学習モデルは、前記代表的なワードラインの前記第１ページに関連付けられた前記１つ以上のセル状態の前記読み出し閾値を、前記代表的なワードラインの前記１つ以上の他のページに関連付けられた前記１つ以上の他のセル状態の前記１つ以上の他の読み出し閾値と相関させる、請求項１に記載のデータ記憶装置。

【請求項4】

前記生成は、前記代表的なワードラインの前記第１ページに関連付けられた前記１つ以上のセル状態の前記読み出し閾値及び前記代表的なワードラインの前記１つ以上の物理的条件を前記機械学習モデルに入力することを含む、請求項１に記載のデータ記憶装置。

【請求項5】

前記代表的なワードラインの前記１つ以上の物理的条件は、
温度、
プログラム／消去サイクル数、及び
ビット誤り率を含む、
請求項１に記載のデータ記憶装置。

【請求項6】

前記代表的なワードラインは、マルチレベルセル（ＭＬＣ）メモリ、トリプルレベルセル（ＴＬＣ）メモリ、又はクワッドレベルセル（ＱＬＣ）メモリである、請求項１に記載のデータ記憶装置。

【請求項7】

前記機械学習モデルは、教師ありトレーニングを使用してオフラインでトレーニングされる、請求項１に記載のデータ記憶装置。

【請求項8】

前記機械学習モデルは、クラスタリング方法を使用した読み出し閾値レベルの教師なしクラスタリングに基づいてトレーニングされる、請求項１に記載のデータ記憶装置。

【請求項9】

前記コントローラは、さらに、生成された前記代表的なワードラインの前記１つ以上の他のページに関連付けられた前記１つ以上の他のセル状態の前記１つ以上の他の読み出し閾値を、前記代表的なワードラインの前記１つ以上の他のページに関連付けられた前記１つ以上の他のセル状態に適用するように構成される、請求項１に記載のデータ記憶装置。

【請求項10】

前記コントローラは、さらに、
前記代表的なワードラインに関連付けられたワークロードを決定し、
前記代表的なワードラインに関連付けられた前記ワークロード又は前記代表的なワードラインの前記１つ以上の物理的条件のいずれかが前記機械学習モデルに適合していないと決定し、
前記代表的なワードラインに関連付けられた前記ワークロード又は前記代表的なワードラインの前記１つ以上の物理的条件のいずれかが前記機械学習モデルに適合していないとの決定に応答して、前記読み出し閾値校正を実行するように構成され、前記代表的なワードラインの前記１つ以上の他のページに関連付けられた前記１つ以上の他のセル状態の前記１つ以上の他の読み出し閾値、
前記機械学習モデルを使用して、前記代表的なワードラインの前記１つ以上の他のページに関連付けられた前記１つ以上の他のセル状態の前記１つ以上の他の読み出し閾値を生成することは、前記代表的なワードラインに関連付けられた前記ワークロード及び前記代表的なワードラインの前記１つ以上の物理的条件の両方が前記機械学習モデルに適合しているときに発生する、
請求項１に記載のデータ記憶装置。

【請求項11】

メモリ装置と、
前記メモリ装置に結合されたコントローラとを備え、前記コントローラは、
代表的なワードラインの第１ページの１つ以上のセル状態の読み出し閾値を前記代表的なワードラインの第２ページの１つ以上の他のセル状態の読み出し閾値と相関させるモデルを生成及び更新すること、
前記モデルに基づいて、前記代表的なワードラインのページのセル状態の校正済みの読み出し閾値を予測することであって、読み出し閾値校正動作が前記代表的なワードラインの前記ページに対して実行されない、予測すること、
前記代表的なワードラインの前記ページの前記セル状態の予測された前記校正済みの読み出し閾値を、前記代表的なワードラインの前記ページの前記セル状態の対応する読み出し閾値と関連付けること、を実行するように構成される、
データ記憶装置。

【請求項12】

前記モデルは機械学習モデルである、請求項１１に記載のデータ記憶装置。

【請求項13】

前記代表的なワードラインの前記ページの前記セル状態の予測された前記校正済みの読み出し閾値は、前記読み出し閾値校正を用いて取得された、前記代表的なワードラインの別のページに関連付けられた１つ以上のセル状態の読み出し閾値を利用して予測される、請求項１１に記載のデータ記憶装置。

【請求項14】

前記予測は、前記代表的なワードラインの１つ以上の物理的条件をさらに利用し、
前記代表的なワードラインの前記１つ以上の物理的条件は、
温度、
プログラム／消去サイクル数、及び
ビット誤り率を含む、
請求項１３に記載のデータ記憶装置。

【請求項15】

クワッドレベルセル（ＱＬＣ）メモリの場合において、前記予測は、前記読み出し閾値校正を用いて取得された、前記代表的なワードラインの別のページに関連付けられた１つ以上のセル状態の読み出し閾値をさらに利用する、請求項１３に記載のデータ記憶装置。

【請求項16】

前記コントローラは、さらに、
前記モデルを利用して前記代表的なワードラインのページのセル状態の校正済みの読み出し閾値を予測する成功率の記録を保持し、そして
前記モデルを使用して、前記代表的なワードラインの前記ページの前記セル状態の前記校正済みの読み出し閾値を予測するか、又は
前記読み出し校正動作を実行して、前記ページの前記セル状態の前記校正済みの読み出し閾値を取得するように構成される、
請求項１１に記載のデータ記憶装置。

【請求項17】

前記予測は、前記成功率が閾値以上である場合に発生し、
前記読み出し校正動作の前記実行は、前記成功率が前記閾値未満である場合に発生する、
請求項１６に記載のデータ記憶装置。

【請求項18】

メモリ手段と、
前記メモリ手段に結合されたコントローラとを備え、前記コントローラは、
代表的なワードラインの複数のページのうちの総ページ数の全部よりも少ないページに対して読み出し閾値校正動作を実行し、
前記代表的なワードラインの前記複数のページのうちの残りのページの１つ以上のセル状態の読み出し閾値を予測するように構成され、前記読み出し閾値校正動作は、前記代表的なワードラインの前記複数のページのうちの前記残りのページに対して実行されない、
データ記憶装置。

【請求項19】

前記コントローラは、さらに、前記代表的なワードラインの前記複数のページのうちの前記残りのページの前記１つ以上のセル状態の予測された前記読み出し閾値を、前記代表的なワードラインの前記複数のページのうちの前記残りのページの前記１つ以上のセル状態の校正済みの読み出し閾値として利用するように構成される、請求項１８に記載のデータ記憶装置。

【請求項20】

前記予測は、代表的なワードラインの複数のページのうちの総ページ数の全部よりも少ない前記ページに関連付けられた１つ以上のセル状態の読み出し閾値を、前記代表的なワードラインの前記複数のページのうちの前記残りのページの前記１つ以上のセル状態の前記読み出し閾値と相関させる機械学習モデルを利用する、請求項１８に記載のデータ記憶装置。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
本出願は、２０２３年１月１９日に出願された米国仮特許出願第６３／４４０，００６号の利益を主張し、この出願は参照により本明細書に組み込まれる。

【0002】

本開示の実施形態は、一般に、ソリッドステートドライブ（ＳＳＤ）及びｉＮＡＮＤ記憶装置などのデータ記憶装置に関し、より具体的には、データ記憶装置のメモリ装置の読み出し閾値の校正に関する。

【背景技術】

【0003】

データ記憶装置の動作中に、当該データ記憶装置のメモリ装置のメモリセルのセル状態に関連付けられた読み出し閾値がシフトすることがある。読み出し閾値のシフトは、読み出しディスターブエフェクト、読み出し温度、前回の書き込み温度、温度変動、メモリセルの物理的劣化、プログラム／消去サイクルの数、メモリ装置のダイ間の変動などによって引き起こされ得る。読み出し閾値がシフトすると、例えば読み出し要求に応答して無効なデータ又は破損したデータを返すことにより、データ記憶装置のサービス品質（ＱｏＳ）を低下させる可能性がある。

【0004】

読み出し閾値校正動作は、メモリセルの最適化された読み出し閾値を決定するために実行される。読み出し閾値校正動作は、バレー探索及びビット誤り率（ＢＥＲ）推定スキャン（ＢＥＳ）を含み得る。バレー探索は、異なる電圧点間の導通セルの差を測定することによってセル電圧分布（ＣＶＤ）内のバレーを探索するプロセスにより実行され得る。換言すれば、バレー探索は、セル状態間で最小値を探す。しかしながら、バレー探索動作の探索パラメーターによっては、この最小値が絶対的最小値ではなく局所的最小値になる場合がある。ＢＥＳ動作は、代表的なワードラインのページに多数のセンスを適用した後、ＢＥＲの推定値としてシンドロームウェイト（ＳＷ）を順次算出するプロセスにより実行され得る。換言すれば、ＢＥＳ動作は、代表的なワードラインの論理ページごとにシフトされた読み出し値を有する複数のセンス動作を適用する。ＢＥＳ動作は、分析アルゴリズムを適用して、代表的なワードラインのページについての各読み出し閾値の最適シフトを計算する。読み出し閾値校正は、レイテンシに重大な影響を与える可能性があり、アイドル時に実行されるか又は読み出し不良が発生したときに実行され得る、高価で時間のかかる動作である。

【0005】

したがって、本技術分野では、データ記憶装置のレイテンシを短縮し、データ記憶装置のサービス品質を向上させるために、改良された読み出し閾値校正動作が求められる。

【発明の概要】

【0006】

本開示は、一般に、ソリッドステートドライブ（ＳＳＤ）及びｉＮＡＮＤ記憶装置などのデータ記憶装置に関し、より具体的には、データ記憶装置のメモリ装置の読み出し閾値の校正に関する。データ記憶装置は、メモリ装置と、メモリ装置に結合されたコントローラとを含む。読み出し閾値校正動作が発生すると、代表的なワードラインの全ページよりも少ないページが検知され、その結果、代表的なワードラインの全ページよりも少ないページの読み出し閾値が取得される。取得された読み出し閾値及び代表的なワードラインの１つ以上の物理的条件は、検知されなかった代表的なワードラインの残りのページの他の読み出し閾値を取得するためにモデルに提供される。このモデルは、代表的なワードラインのあるページの読み出し閾値を同一の代表的なワードラインの別のページと相関させ、代表的なワードラインの１つ以上の物理的条件を考慮する。

【0007】

一実施形態では、データ記憶装置は、メモリ装置と、メモリ装置に結合されたコントローラとを含む。コントローラは、メモリ装置の代表的なワードラインの複数のページの第１ページに対して読み出し閾値校正動作を実行して、代表的なワードラインの第１ページに関連付けられた１つ以上のセル状態の読み出し閾値を取得し、代表的なワードラインの１つ以上の物理的条件を決定し、機械学習モデルを使用して、代表的なワードラインの第１ページに関連付けられた１つ以上のセル状態の読み出し閾値及び代表的なワードラインの１つ以上の物理的条件に基づいて、代表的なワードラインの１つ以上の他のページに関連付けられた１つ以上の他のセル状態の１つ以上の他の読み出し閾値を生成するように構成される。

【0008】

別の実施形態では、データ記憶装置は、メモリ装置と、メモリ装置に結合されたコントローラとを含む。コントローラは、代表的なワードラインの第１ページの１つ以上のセル状態の読み出し閾値を代表的なワードラインの第２ページの１つ以上の他のセル状態の読み出し閾値と相関させるモデルを生成及び更新すること、このモデルに基づいて、代表的なワードラインのページのセル状態の校正済みの読み出し閾値を予測することであって、読み出し閾値校正動作が代表的なワードラインのページに対して実行されない、予測すること、代表的なワードラインのページのセル状態の予測された校正済みの読み出し閾値を、代表的なワードラインのページのセル状態の対応する読み出し閾値と関連付けること、を実行するように構成される。

【0009】

さらに別の実施形態では、データ記憶装置は、メモリ手段と、メモリ手段に結合されたコントローラとを含む。コントローラは、代表的なワードラインの複数のページのうちの総ページ数の全部よりも少ないページに対して読み出し閾値校正動作を実行し、代表的なワードラインの複数のページのうちの残りのページの１つ以上のセル状態の読み出し閾値を予測するように構成される。読み出し閾値校正動作は、代表的なワードラインの複数のページのうちの残りのページに対して実行されない。

【図面の簡単な説明】

【0010】

本開示の上記の特徴を詳細に理解できるように、上記で簡単に要約した本開示のより具体的な説明は、その一部が添付の図面に示されている実施形態を参照することによって理解され得る。しかしながら、添付の図面は本開示の典型的な実施形態のみを示しており、したがって本開示は他の同様に効果的な実施形態を許容し得るため、本開示の範囲を限定するものとみなされないことに留意されたい。

【0011】

【図1】特定の実施形態による、データ記憶装置がホスト装置用の記憶装置として機能し得る記憶システムを示す概略ブロック図である。

【0012】

【図2】特定の実施形態による、トリプルレベルセル（ＴＬＣ）メモリの閾値電圧を示すグラフである。

【0013】

【図3】特定の実施形態による、代表的なワードラインについての読み出し閾値校正動作の簡略化された概略図である。

【0014】

【図4】特定の実施形態による、ＴＬＣメモリのセル状態間の相関を示すグラフである。

【0015】

【図5】特定の実施形態による、機械学習（ＭＬ）モデルを利用して、代表的なワードラインの１つ以上の他のページに対応する１つ以上のセル状態の読み出し閾値を予測する動作の概略図である。

【0016】

【図6】特定の実施形態による、ＭＬトレーニング動作を示す図である。

【0017】

【図7A】特定の実施形態による、代表的なワードラインの読み出し閾値を校正する従来の方法を示すフロー図である。

【0018】

【図7B】特定の実施形態による、代表的なワードラインのセル状態の読み出し閾値間の相関を活用することによって読み出し閾値を校正する方法を示すフロー図である。

【0019】

理解を容易にするために、可能であれば、各図に共通する同一の要素を示すために同一の参照符号が使用されている。一実施形態で開示された要素は、特に言及することなく他の実施形態でも有益に利用できることが考えられる。

【発明を実施するための形態】

【0020】

以下、本開示の実施形態について言及する。しかしながら、本開示は、具体的に説明された実施形態に限定されないことを理解されたい。その代わりに、以下の特徴及び要素の任意の組み合わせが、異なる実施形態に関連するか否かに関わらず、本開示を実施及び実践するために企図される。さらに、本開示の実施形態は、他の可能な解決策及び／又は従来技術を上回る利点を達成することができるが、所与の実施形態によって特定の利点が達成されるか否かは、本開示を限定するものではない。したがって、以下の態様、特徴、実施形態、及び利点は、単に例示的なものであり、特許請求の範囲に明示的に記載されている場合を除き、添付の特許請求の範囲の要素又は制限とはみなされない。同様に、「本開示」への言及は、本明細書に開示される発明の主題を一般化したものとして解釈されるべきではなく、特許請求の範囲に明示的に記載されている場合を除き、添付の特許請求の範囲の要素又は制限とはみなされない。

【0021】

本開示は、一般に、ソリッドステートドライブ（ＳＳＤ）及びｉＮＡＮＤ記憶装置などのデータ記憶装置に関し、より具体的には、データ記憶装置のメモリ装置の読み出し閾値の校正に関する。データ記憶装置は、メモリ装置と、メモリ装置に結合されたコントローラとを含む。読み出し閾値校正動作が発生すると、代表的なワードラインの全ページよりも少ないページが検知され、その結果、代表的なワードラインの全ページよりも少ないページの読み出し閾値が取得される。取得された読み出し閾値及び代表的なワードラインの１つ以上の物理的条件は、検知されなかった代表的なワードラインの残りのページの他の読み出し閾値を取得するためにモデルに提供される。このモデルは、代表的なワードラインのあるページの読み出し閾値を同一の代表的なワードラインの別のページと相関させ、代表的なワードラインの１つ以上の物理的条件を考慮する。

【0022】

図１は、特定の実施形態による、ホスト装置１０４用の記憶装置として機能し得るデータ記憶装置１０６を有する記憶システム１００を示す概略ブロック図である。例えば、ホスト装置１０４は、データ記憶装置１０６に含まれる不揮発性メモリ（ＮＶＭ）１１０を利用して、データを記憶及び検索し得る。ホスト装置１０４はホストＤＲＡＭ１３８を含む。いくつかの例では、記憶システム１００は、ストレージアレイとして動作し得る、データ記憶装置１０６などの複数の記憶装置を含み得る。例えば、記憶システム１００は、ホスト装置１０４用の大容量記憶装置として集合的に機能するレイド（ＲＡＩＤ，Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｅｘｐｅｎｓｉｖｅ／Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋｓ）として構成された複数のデータ記憶装置１０６を含み得る。

【0023】

ホスト装置１０４は、データ記憶装置１０６などの１つ以上の記憶装置へのデータの記憶及び／又は記憶装置からのデータの検索を実行し得る。図１に示すように、ホスト装置１０４は、インターフェース１１４を介してデータ記憶装置１０６と通信し得る。ホスト装置１０４は、コンピュータサーバ、ネットワーク接続ストレージ（ＮＡＳ）ユニット、デスクトップコンピュータ、ノートブック（即ち、ラップトップ）コンピュータ、タブレットコンピュータ、セットトップボックス、いわゆる「スマート」フォンなどの電話ハンドセット、いわゆる「スマート」パッド、テレビ、カメラ、ディスプレイ装置、デジタルメディアプレーヤー、ビデオゲームコンソール、ビデオストリーミング装置、又はデータ記憶装置からデータを送受信できるその他の装置などを含む種々の装置のいずれかを含み得る。

【0024】

ホストＤＲＡＭ１３８は、任意選択でホストメモリバッファ（ＨＭＢ）１５０を含み得る。ＨＭＢ１５０は、データ記憶装置１０６のコントローラ１０８により排他的に使用されるためにデータ記憶装置１０６に割り当てられるホストＤＲＡＭ１３８の一部である。例えば、コントローラ１０８は、マッピングデータ、バッファされたコマンド、論理対物理（Ｌ２Ｐ）テーブル、メタデータなどをＨＭＢ１５０に記憶し得る。換言すれば、ＨＭＢ１５０は、通常は揮発性メモリ１１２、バッファ１１６、スタティックランダムアクセスメモリ（ＳＲＡＭ）などのコントローラ１０８の内部メモリなどに記憶されるデータを記憶するためにコントローラ１０８によって使用され得る。データ記憶装置１０６がＤＲＡＭ（即ち、オプションのＤＲＡＭ１１８）を含まない例では、コントローラ１０８は、ＨＭＢ１５０をデータ記憶装置１０６のＤＲＡＭとして利用し得る。

【0025】

データ記憶装置１０６は、コントローラ１０８、ＮＶＭ１１０、電源１１１、揮発性メモリ１１２、インターフェース１１４、書き込みバッファ１１６、及びオプションのＤＲＡＭ１１８を含む。いくつかの例では、データ記憶装置１０６は、明確にするために図１に図示されていない追加のコンポーネントを含み得る。例えば、データ記憶装置１０６は、データ記憶装置１０６のコンポーネントが機械的に取り付けられ、データ記憶装置１０６のコンポーネントなどを電気的に相互接続する導電性トレースを含むプリント回路基板（ＰＣＢ）を含み得る。いくつかの例では、データ記憶装置１０６の物理的寸法及びコネクタ構成は、１つ以上の標準フォームファクタに適合し得る。標準フォームファクタのいくつかの例は、３．５インチデータ記憶装置（例えば、ＨＤＤ又はＳＳＤ）、２．５インチデータ記憶装置、１．８インチデータ記憶装置、周辺機器相互接続（ＰＣＩ）、ＰＣＩ拡張（ＰＣＩ－Ｘ）、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）（例えば、ＰＣＩｅ ｘ１、ｘ４、ｘ８、ｘ１６、ＰＣＩｅ Ｍｉｎｉ Ｃａｒｄ、ＭｉｎｉＰＣＩなど）を含むが、それらに限定されない。いくつかの例では、データ記憶装置１０６は、ホスト装置１０４のマザーボードに直接結合され得る（例えば、コネクタに直接はんだ付けされ又は差し込まれ得る）。

【0026】

インターフェース１１４は、ホスト装置１０４とデータを交換するためのデータバス、及びホスト装置１０４とコマンドを交換するための制御バスの一方又は両方を含み得る。インターフェース１１４は、任意の適切なプロトコルに従って動作し得る。例えば、インターフェース１１４は、アドバンストテクノロジーアタッチメント（ＡＴＡ）（例えば、シリアルＡＴＡ（ＳＡＴＡ）及びパラレルＡＴＡ（ＰＡＴＡ））、ファイバーチャネルプロトコル（ＦＣＰ）、小型コンピューターシステムインターフェース（ＳＣＳＩ）、シリアル接続ＳＣＳＩ（ＳＡＳ）、ＰＣＩ、及びＰＣＩｅ、不揮発性メモリエクスプレス（ＮＶＭｅ）、ＯｐｅｎＣＡＰＩ、ＧｅｎＺ、キャッシュ・コヒーレント・インターフェース・アクセラレータ（ＣＣＩＸ）、オープンチャネルＳＳＤ（ＯＣＳＳＤ）などのプロトコルのうちの１つ以上に従って動作し得る。インターフェース１１４（例えば、データバス、制御バス、又はその両方）は、コントローラ１０８に電気的に接続され、ホスト装置１０４とコントローラ１０８との間に電気接続を提供し、ホスト装置１０４とコントローラ１０８との間でデータを交換できるようにする。いくつかの例では、インターフェース１１４の電気接続により、データ記憶装置１０６がホスト装置１０４から電力を受け取ることも可能になり得る。例えば、図１に示すように、電源１１１は、インターフェース１１４を介してホスト装置１０４から電力を受け取り得る。

【0027】

ＮＶＭ１１０は、複数のメモリ装置又はメモリユニットを含み得る。ＮＶＭ１１０は、データを記憶及び／又は検索するように構成され得る。例えば、ＮＶＭ１１０のメモリユニットは、データと、メモリユニットにデータを記憶するように指示するメッセージとをコントローラ１０８から受信し得る。同様に、メモリユニットは、メモリユニットにデータを検索するように指示するメッセージをコントローラ１０８から受信し得る。いくつかの例では、メモリユニットのそれぞれはダイと呼ばれることがある。いくつかの例では、ＮＶＭ１１０は複数のダイ（即ち、複数のメモリユニット）を含み得る。いくつかの例では、各メモリユニットは、比較的大量のデータ（例えば、１２８ＭＢ、２５６ＭＢ、５１２ＭＢ、１ＧＢ、２ＧＢ、４ＧＢ、８ＧＢ、１６ＧＢ、３２ＧＢ、６４ＧＢ、１２８ＧＢ、２５６ＧＢ、５１２ＧＢ、１ＴＢなど）を記憶するように構成され得る。

【0028】

いくつかの例では、各メモリユニットは、フラッシュメモリ装置、相変化メモリ（ＰＣＭ）装置、抵抗性ランダムアクセスメモリ（ＲｅＲＡＭ）装置、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）装置、強誘電体ランダムアクセスメモリ（Ｆ－ＲＡＭ）、ホログラフィックメモリ装置、及びその他のいかなるタイプの不揮発性メモリ装置などの任意のタイプの不揮発性メモリ装置を含み得る。

【0029】

ＮＶＭ１１０は、複数のフラッシュメモリ装置又はメモリユニットを含み得る。ＮＶＭフラッシュメモリ装置は、ＮＡＮＤ又はＮＯＲベースのフラッシュメモリ装置を含み得、各フラッシュメモリセルのトランジスタのフローティングゲートに含まれる電荷に基づいてデータを記憶し得る。ＮＶＭフラッシュメモリ装置では、フラッシュメモリ装置は複数のダイに分割され得、複数のダイの各々は複数の物理ブロック又は論理ブロックを含み、それらはさらに複数のページに分割され得る。特定のメモリ装置内の複数のブロックの各々は、複数のＮＶＭセルを含み得る。複数列のＮＶＭセルは、複数のページのうちの１ページを定義するように、ワードラインを使用して電気的に接続され得る。複数のページの各々におけるそれぞれのセルは、それぞれのビットラインに電気的に接続され得る。さらに、ＮＶＭフラッシュメモリ装置は、２Ｄ又は３Ｄ装置であってもよく、シングルレベルセル（ＳＬＣ）、マルチレベルセル（ＭＬＣ）、トリプルレベルセル（ＴＬＣ）、又はクワッドレベルセル（ＱＬＣ）であってもよい。コントローラ１０８は、ページレベルでＮＶＭフラッシュメモリ装置にデータを書き込んだり、ＮＶＭフラッシュメモリ装置からデータを読み出したりブロックレベルでＮＶＭフラッシュメモリ装置からデータを消去したりすることができる。

【0030】

電源１１１は、データ記憶装置１０６の１つ以上のコンポーネントに電力を供給し得る。標準モードで動作する場合、電源１１１は、ホスト装置１０４などの外部装置によって供給される電力を使用して、１つ以上のコンポーネントに電力を供給し得る。例えば、電源１１１は、インターフェース１１４を介してホスト装置１０４から受け取った電力を使用して、１つ以上のコンポーネントに電力を供給し得る。いくつかの例では、電源１１１は、外部装置から電力が受け取られなくなる場合など、シャットダウンモードで動作する場合に、１つ以上のコンポーネントに電力を供給するように構成された１つ以上の蓄電コンポーネントを含み得る。このようにして、電源１１１は、オンボードのバックアップ電源として機能し得る。１つ以上の蓄電コンポーネントのいくつかの例は、キャパシタ、スーパーキャパシタ、バッテリなどを含むが、それらに限定されない。いくつかの例では、１つ以上の蓄電コンポーネントにより蓄積され得る電力量は、その１つ以上の蓄電コンポーネントのコスト及び／又はサイズ（例えば、面積／体積）の関数であり得る。換言すれば、１つ以上の蓄電コンポーネントにより蓄積される電力量が増加するにつれて、その１つ以上の蓄電コンポーネントのコスト及び／又はサイズも増加する。

【0031】

揮発性メモリ１１２は、情報を記憶するためにコントローラ１０８によって使用され得る。揮発性メモリ１１２は、１つ以上の揮発性メモリ装置を含み得る。いくつかの例では、コントローラ１０８は、揮発性メモリ１１２をキャッシュとして使用し得る。例えば、コントローラ１０８は、キャッシュされた情報がＮＶＭ１１０に書き込まれるまで、このキャッシュされた情報を揮発性メモリ１１２に記憶し得る。図１に示すように、揮発性メモリ１１２は、電源１１１から受け取った電力を消費し得る。揮発性メモリ１１２の例は、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、及び同期ダイナミックＲＡＭ（ＳＤＲＡＭ（例えば、ＤＤＲ１、ＤＤＲ２、ＤＤＲ３、ＤＤＲ３Ｌ、ＬＰＤＤＲ３、ＤＤＲ４、ＬＰＤＤＲ４など））を含むが、それらに限定されない。同様に、オプションのＤＲＡＭ１１８は、マッピングデータ、バッファされたコマンド、論理対物理（Ｌ２Ｐ）テーブル、メタデータ、キャッシュされたデータなどをオプションのＤＲＡＭ１１８に記憶するために利用され得る。いくつかの例では、データ記憶装置１０６は、オプションのＤＲＡＭ１１８を含まないため、ＤＲＡＭのないものである。他の例では、データ記憶装置１０６はオプションのＤＲＡＭ１１８を含む。

【0032】

コントローラ１０８は、データ記憶装置１０６の１つ以上の動作を管理し得る。例えば、コントローラ１０８は、ＮＶＭ１１０からのデータの読み出し及び／又はＮＶＭ１１０へのデータの書き込みを管理し得る。いくつかの実施形態では、データ記憶装置１０６がホスト装置１０４から書き込みコマンドを受信すると、コントローラ１０８は、データをＮＶＭ１１０に記憶するデータ記憶コマンドを開始し、データ記憶コマンドの進行を監視し得る。コントローラ１０８は、記憶システム１００の少なくとも１つの動作特性を決定し、少なくとも１つの動作特性をＮＶＭ１１０に記憶し得る。いくつかの実施形態では、データ記憶装置１０６がホスト装置１０４から書き込みコマンドを受信すると、コントローラ１０８は、書き込みコマンドに関連付けられたデータを、データをＮＶＭ１１０に送信する前に、内部メモリ又は書き込みバッファ１１６に一時的に記憶する。

【0033】

コントローラ１０８は、オプションの第２の揮発性メモリ１２０を含み得る。オプションの第２の揮発性メモリ１２０は、揮発性メモリ１１２と同様であり得る。例えば、オプションの第２の揮発性メモリ１２０はＳＲＡＭであり得る。コントローラ１０８は、オプションの第２の揮発性メモリの一部をコントローラメモリバッファ（ＣＭＢ）１２２としてホスト装置１０４に割り当て得る。ＣＭＢ１２２は、ホスト装置１０４によって直接アクセスされ得る。例えば、ホスト装置１０４内に１つ以上のサブミッションキューを維持するのではなく、ホスト装置１０４は、ＣＭＢ１２２を利用して、ホスト装置１０４内に通常維持される１つ以上のサブミッションキューを記憶し得る。換言すれば、ホスト装置１０４はコマンドを生成し、生成コマンドを関連データの有無にかかわらずＣＭＢ１２２に記憶し得、ここで、コントローラ１０８は、記憶された生成コマンド及び／又は関連データを検索するためにＣＭＢ１２２にアクセスする。

【0034】

図２は、特定の実施形態による、ＴＬＣメモリの閾値電圧を示すグラフ２００である。ＴＬＣメモリには３ビットが含まれており、ここで、各ビットは０又は１のプログラム状態を有し得る。プログラム状態とは、メモリセルが空であるか（即ち、データが存在しない）又はプログラムされた（即ち、データが存在する）かにかかわらず、メモリセルの状態を指す。さらに、プログラム状態の一意の組み合わせの数は、（電圧レベルの合計数）＝２＾（メモリセルあたりのビット数）の式で解くことができる。ＴＬＣメモリの場合、２＾３＝８でため、電圧レベルの数は８である。

【0035】

メモリセルのビット数が増加すると、メモリセルはより多くの情報を記録できるようになり、より大きなデータストレージになり得る。さらに、プログラム状態の一意の組み合わせの式は、ＳＬＣメモリ、ＴＬＣメモリ、ＱＬＣメモリ、ペンタレイヤーセル（ＰＬＣ）メモリ、及びその他のメモリ密度に適用され得る。

【0036】

プログラム状態０はプログラム済み状態を指し、プログラム状態１は消去済み状態を指す。ＴＬＣメモリには８つの電圧レベルがあり、そのうち、１つは消去され、７つはプログラムされた。さらに、消去された１つの電圧レベルは、プログラム状態１１１のビットの組み合わせを有する。どのメモリセルでも、ビットの組み合わせにはプログラム状態１のみが含まれている場合、このプログラム状態は消去済み状態である（例えば、ＳＬＣの場合は１、ＭＬＣの場合は１１、ＱＬＣの場合は１１１１）。図２において、Ｘ軸上のＶｔで表される最低閾値電圧から最高閾値電圧までリストすると、電圧レベルは、セル状態が消去済み状態である場合に１１１、セル状態Ａの場合に１１０、セル状態Ｂの場合に１００、セル状態Ｃの場合に０００、セル状態Ｄの場合に０１０、セル状態Ｅの場合に０１１、セル状態Ｆの場合に００１、セル状態Ｇの場合に１０１である。

【0037】

ＴＬＣメモリセルの場合、セル状態（即ち、＃＃＃）の各ビットは、ＴＬＣメモリセルのアッパーページ、ミドルページ、及びロアーページのうちの１つに対応する。さらに、ＶＡ、ＶＢ、ＶＣ、ＶＤ、ＶＥ、ＶＦ、及びＶＧとラベル付けされた曲線間の線は、閾値又は基準電圧に関連する。その他のメモリセルの場合、閾値又は基準電圧の数は、（閾値又は基準電圧の数）＝（電圧レベルの合計数）-１の式で解くことができる。データの個々のページは、１つ以上の閾値点で多数の比較を実行し、セル電圧が閾値より低いか高いかを決定することによって読み出すことができる。各電圧曲線は、それぞれのセル状態についての電圧分布を表す。セル状態分布曲線は例示的な実施形態であることを理解されたい。さらに、セル状態の電圧曲線の末尾は、隣接するセル状態の電圧曲線の先頭と重なり得ること、またその逆もあり得ることを理解されたい。

【0038】

データ記憶装置の動作中に、閾値電圧曲線がシフトし、その結果、閾値電圧がシフトする可能性がある。図２では、Ａ＊、Ｂ＊、Ｃ＊、Ｄ＊、Ｅ＊、Ｆ＊、及びＧ＊とラベル付けされた、破線で描かれた曲線は、読み出し閾値がシフトされたメモリセルを例示する。このシフトは、読み出しディスターブエフェクト、読み出し温度、前回の書き込み温度、温度変動、メモリセルの物理的劣化、プログラム／消去サイクルの数、メモリ装置のダイ間の変動などによって引き起こされ得る。読み出し動作がかなりの数のビット誤りにより失敗しないように、シフトされた読み出し閾値を考慮するために、ワードラインに対して読み出し閾値校正動作が実行されて、各セル状態の読み出し閾値が校正される。ＴＬＣメモリは、ロアーページ（ＬＰ）、ミドルページ（ＭＰ）、及びアッパーページ（ＵＰ）を含む。各ページは、１つ以上のセル状態に対応し得る。例えば、ＴＬＣメモリのＬＰはセル状態Ａ及びセル状態Ｅに対応し、ＴＬＣメモリのＭＰはセル状態Ｂ、セル状態Ｄ、及びセル状態Ｆに対応し、ＴＬＣメモリのＵＰはセル状態Ｃ及びセル状態Ｇに対応する。

【0039】

特定のページについての読み出し閾値を決定するために、対応するセル状態のそれぞれに１つ以上のセンス動作が実行される。例えば、ＴＬＣメモリのＬＰのセル状態の校正済みの読み出し閾値を決定するために、セル状態Ａの各閾値境界において１つ以上のセンス動作が発生し、セル状態Ｅの各閾値境界において１つ以上のセンス動作が発生する。同様に、ワードライン全体に対して読み出し校正動作を実行するために、対応するセル状態のそれぞれに対して１つ以上のセンス動作が実行される。

【0040】

図３は、特定の実施形態による、代表的なワードラインについての読み出し閾値校正動作３００の簡略化された概略図である。代表的なワードラインは、ＮＶＭ１１０内のＴＬＣメモリのワードラインであり得る。換言すれば、ワードラインは図２に示す閾値電圧を有し得る。本明細書では、例示の目的で、図１の記憶システム１００の態様及び図２のグラフ２００の態様が参照され得る。代表的なワードラインは、読み出し不良のあるワードライン、又は時間及び温度の更新によってトリガされたワードラインであってもよく、これは周期的であってもよいし、又はそれぞれの閾値を超える時間又は温度によってトリガされてもよい。代表的なワードラインに読み出し不良がある場合、又は代表的なワードラインが時間及び温度の更新によってトリガされた場合、代表的なワードラインの各セル状態の読み出し閾値が校正されるように、代表的なワードラインに対して読み出し閾値校正動作が実行され得る。さらに、読み出し閾値校正は、非限定的な例では、ＢＥＳ動作であり得る。

【0041】

ステップ３０２において、コントローラ１０８は、代表的なワードラインのＬＰに対して読み出し閾値校正動作を実行する。代表的なワードラインのＬＰに対する読み出し閾値校正動作は、セル状態Ａ（セル状態Ａがシフトした場合はセル状態Ａ＊）及びセル状態Ｅ（セル状態Ｅがシフトした場合はセル状態Ｅ＊）の閾値のために最適化された値を提供し得る。換言すれば、読み出し閾値校正動作は、各ページの対応するセル状態について最適化された読み出し閾値を検知する。ステップ３０４において、コントローラ１０８は、代表的なワードラインのＭＰに対して読み出し閾値校正動作を実行する。代表的なワードラインのＭＰに対する読み出し閾値校正動作は、セル状態Ｂ（セル状態Ｂがシフトした場合はセル状態Ｂ＊）、セル状態Ｄ（セル状態Ｄがシフトした場合はセル状態Ｄ＊）、及びセル状態Ｆ（セル状態Ｆがシフトした場合はセル状態Ｆ＊）の閾値のために最適化された値を提供し得る。ステップ３０６において、コントローラ１０８は、代表的なワードラインのＵＰに対して読み出し閾値校正動作を実行する。代表的なワードラインのＵＰに対する読み出し閾値校正動作は、セル状態Ｃ（セル状態Ｃがシフトした場合はセル状態Ｃ＊）及びセル状態Ｇ（セル状態Ｇがシフトした場合はセル状態Ｇ＊）の閾値のために最適化された値を提供し得る。

【0042】

図４は、特定の実施形態による、ＴＬＣメモリのセル状態間の相関を示すグラフ４００である。グラフ４００に示される相関は、ＭＬＣメモリ、ＱＬＣメモリなどの他のメモリアーキテクチャにも適用可能であることを理解されたい。読み出し閾値間の相互相関から生成された経験値を取得し、モデルに入力して、代表的なワードラインのセル状態間の閾値電圧を相関させ得る。相関は、各マトリックスエントリの曲線の対角線に沿って見られ得、ここで、スコアが高いほど、対応するセル状態の閾値電圧間の相互相関が高くなる。スコアは、モデルによって生成された相関値であり得、このモデルが代表的なワードラインの他のセル状態の読み出し閾値の予測を可能にする機械学習（ＭＬ）モデルであり得る。

【0043】

換言すれば、代表的なワードラインの単一ページ（又は、他の実施形態では、代表的なワードラインの全ページよりも少ないページ）に対して読み出し閾値校正動作を実行することによって、読み出し閾値校正に関連付けられていない代表的なワードラインの他のページの他の読み出し閾値を予測し得る。予測された読み出し閾値は、対応するセル状態に適用され、後続の読み出し動作で使用される。さらに、読み出し閾値校正動作は、代表的なワードラインの全ページよりも少ないページに対して実行されるため、代表的なワードラインの全ページに対する読み出し閾値の校正は、代表的なワードラインの全ページに適用されている以前の読み出し閾値動作よりも高速になり得る。「全ページよりも少ないページ」という表現は、総ページ数よりも少ない任意の数のページを指し得ることを理解されたい。例えば、ＱＬＣメモリでは、「全ページよりも少ないページ」は、２ページであり得る。

【0044】

図５は、特定の実施形態による、ＭＬモデルを利用して、代表的なワードラインの１つ以上の他のページに対応する１つ以上のセル状態の読み出し閾値を予測する動作５００の概略図である。代表的なワードラインは、ＮＶＭ１１０内のＴＬＣメモリのワードラインであり得る。換言すれば、ワードラインは図２に示す閾値電圧を有し得る。本明細書では、例示の目的で、図１の記憶システム１００の態様及び図２のグラフ２００の態様が参照され得る。

【0045】

ブロック５０２において、コントローラ１０８は、代表的なワードラインのＵＰに対して、ＢＥＳ動作であり得る読み出し閾値校正動作を実行する。ブロック５０４において、セル状態Ｃ及びセル状態Ｇについての最適化された読み出し閾値が検知される。ブロック５０６において、セル状態Ｃ及びセル状態Ｇについての最適化された読み出し閾値がＭＬモデルに提供され、ここで、ＭＬモデルは、代表的なワードラインのページの１つ以上のセル状態の読み出し閾値の相関を利用して、代表的なワードラインの別のページの１つ以上のセル状態の読み出し閾値を予測する。さらに、モデルをより適切に校正又は調整してより正確な結果を提供するように、ブロック５０６において１つ以上の物理的条件をＭＬモデルに提供し得る。例えば、１つ以上の物理的条件は、代表的なワードラインの温度、代表的なワードラインのプログラム／消去数、代表的なワードラインのＢＥＲなどであり得る。１つ以上の物理的条件により、代表的なワードラインの様々なセル状態の読み出し閾値がシフトし得る。したがって、１つ以上の物理的条件と、ブロック５０２における読み出し閾値校正動作から見つかった最適化された読み出し閾値とを使用して、ＭＬモデルは、代表的なワードラインの他のセル状態についての最適化された読み出し閾値を予測できるようになり得る。

【0046】

ＭＬモデルは、より良好な結果を得るために、受信した１つ以上の物理的条件及び受信した最適化された読み出し閾値を利用してモデルをさらに最適化し得ることを理解されたい。ＭＬモデルのトレーニングは、ラボデータやその他のパラメーターを使用して、教師ありトレーニングによりオフラインで完了し得る。例えば、ランダムフォレスト、ＸＧＢｏｏｓｔ、ＣａｔＢｏｏｓｔ、及びニューラルネットワークを利用して、ＮＶＭ１１０のメモリセルの読み出し閾値をトレーニング及びモデル化し得る。同様に、ＭＬモデルのトレーニングは、Ｋｍｅａｎｓ法やガウスクラスタリング法などのクラスタリング法を使用した読み出し閾値レベルの教師なしクラスタリングに基づいて行われ得る。非限定的な例では、２つ又は３つのグループの状態閾値をクラスタリングすることにより、ＢＥＳなどの読み出し閾値校正動作を使用してどの論理ページを測定するかを決定し得る。前に参照されたトレーニング方法は限定することを意図したものではなく、可能な実施形態の一例を提供することを意図したものであることを理解されたい。さらに、コントローラ１０８は、ＭＬモデルに基づいて読み出し閾値を予測するのではなく、従来の読み出し閾値校正動作を実行することを決定し得ることを理解されたい。この決定は、異なる条件におけるＭＬモデルの成功率の関数に基づいて行われ得る。例えば、コントローラが、十分にトレーニングされていない環境条件及びワークロードで動作している場合、より多くの従来の読み出し閾値校正動作が、代表的なワードラインの読み出し閾値を校正するように利用され得る。しかしながら、コントローラが、十分にトレーニングされた環境条件及びワークロードで動作している場合、より多くの、ＭＬモデルを使用した予測動作が実行され得る。

【0047】

ブロック５０８において、ＭＬモデルは、セル状態Ｂ、セル状態Ｄ、及びセル状態Ｆに対応するＭＰの最適化された読み出し閾値を提供する。同様に、ブロック５１０において、ＭＬモデルは、セル状態Ａ及びセル状態Ｅに対応するＬＰの最適化された読み出し閾値を提供する。コントローラ１０８は、代表的なワードラインを読み出すときに、校正済みの読み出し閾値が使用されるように、ＵＰ、ＭＰ、及びＬＰの読み出し閾値を代表的なワードラインに関連付け得る。

【0048】

図６は、特定の実施形態による、ＴＬＣメモリのＭＬトレーニング動作６００を示す図である。ＭＬトレーニング動作６００はディシジョンツリー６０２を含み、ここで、代表的なワードラインの１つ以上の物理的条件及び代表的なワードラインの複数のページの１ページの校正済みの読み出し閾値がディシジョンツリー６０２に入力される。ＭＬトレーニング動作６００では、ＢＥＳ動作などの読み出し閾値校正動作によって取得された、代表的なワードラインのＭＰの校正済みの読み出し閾値がディシジョンツリー６０２に提供される。ディシジョンツリー６０２は、代表的なワードラインのページの読み出し閾値を代表的なワードラインの別のページの読み出し閾値と相関させるＭＬモデルを利用して、セル状態Ｅの最適化された読み出し閾値を予測する。

【0049】

図７Ａは、特定の実施形態による、代表的なワードラインの読み出し閾値を校正する従来の方法７００を示すフロー図である。本明細書では、例示の目的で、図１の記憶システム１００の態様及び図２のグラフ２００の態様が参照され得る。方法７５０は、コントローラ１０８によって実施され得る。

【0050】

ブロック７０２において、タイムタグの更新が開始される。別の例では、従来の方法７００は、読み出し不良の発生によってトリガされ得る。読み出し閾値校正動作は、列挙されていない他の動作によってトリガされてもよいことを理解されたい。ブロック７０４において、代表的なワードライン（ＷＬ）のＬＰに対して読み出し閾値校正動作が実行され、ここで、代表的なＷＬはＴＬＣメモリである。ブロック７０６において、代表的なＷＬのＭＰに対して読み出し閾値校正動作が実行される。ブロック７０８において、代表的なＷＬのＵＰに対して読み出し閾値校正動作が実行される。ブロック７１０において、タイムタグの更新が完了する。

【0051】

図７Ｂは、特定の実施形態による、代表的なワードラインのセル状態の読み出し閾値間の相関を活用することによって読み出し閾値を校正する方法７５０を示すフロー図である。本明細書では、例示の目的で、図１の記憶システム１００の態様及び図２のグラフ２００の態様が参照され得る。方法７５０は、コントローラ１０８によって実施され得る。

【0052】

ブロック７５２において、タイムタグの更新が開始される。別の例では、方法７５０は、読み出し不良の発生によってトリガされ得る。読み出し閾値校正動作は、列挙されていない他の動作によってトリガされてもよいことを理解されたい。ブロック７５４において、代表的なＷＬのＭＰに対して読み出し閾値校正動作が実行され、ここで、代表的なＷＬはＴＬＣメモリである。ブロック７５６において、コントローラ１０８は、モデルを使用して他のページ（即ち、代表的なＷＬのＬＰ及びＵＰ）の読み出し閾値を予測し、ここで、このモデルはＭＬモデルであり得る。ＭＰ代表的なＷＬの読み出し閾値は、代表的なＷＬの１つ以上の物理的条件とともにモデルに提供される。モデルは、モデルの相関値、代表的なＷＬの１つ以上の物理的条件、及び代表的なＷＬのＭＰの読み出し閾値に基づいて、他のページ（即ち、代表的なＷＬのＬＰ及びＵＰ）の読み出し閾値を予測する。ブロック７５８において、タイムタグの更新が完了する。

【0053】

あるページの読み出し閾値を代表的なワードラインの別のページと相関させ、代表的なワードラインの１つ以上の物理的条件を考慮するモデルを利用することによって、代表的なワードラインについての読み出し閾値校正動作の完了速度が速くなり得るため、データ記憶装置のパフォーマンスが向上し得る。

【0054】

一実施形態では、データ記憶装置は、メモリ装置と、メモリ装置に結合されたコントローラとを含む。コントローラは、メモリ装置の代表的なワードラインの複数のページのうちの第１ページに対して読み出し閾値校正動作を実行して、代表的なワードラインの第１ページに関連付けられた１つ以上のセル状態の読み出し閾値を取得し、代表的なワードラインの１つ以上の物理的条件を決定し、機械学習モデルを使用して、代表的なワードラインの第１ページに関連付けられた１つ以上のセル状態の読み出し閾値及び代表的なワードラインの１つ以上の物理的条件に基づいて、代表的なワードラインの１つ以上の他のページに関連付けられた１つ以上の他のセル状態の１つ以上の他の読み出し閾値を生成するように構成される。

【0055】

読み出し閾値校正動作は、代表的なワードラインの１つ以上の他のページに対して実行されない。機械学習モデルは、代表的なワードラインの第１ページに関連付けられた１つ以上のセル状態の読み出し閾値を、代表的なワードラインの１つ以上の他のページに関連付けられた１つ以上の他のセル状態の１つ以上の他の読み出し閾値と相関させる。生成は、代表的なワードラインの第１ページに関連付けられた１つ以上のセル状態の読み出し閾値及び代表的なワードラインの１つ以上の物理的条件を機械学習モデルに入力することを含む。代表的なワードラインの１つ以上の物理的条件は、温度、プログラム／消去サイクル数、及びビット誤り率を含む。代表的なワードラインは、マルチレベルセル（ＭＬＣ）メモリ、トリプルレベルセル（ＴＬＣ）メモリ、又はクワッドレベルセル（ＱＬＣ）メモリである。機械学習モデルは、教師ありトレーニングを使用してオフラインでトレーニングされる。機械学習モデルは、クラスタリング方法を使用した読み出し閾値レベルの教師なしクラスタリングに基づいてトレーニングされる。コントローラは、さらに、生成された代表的なワードラインの１つ以上の他のページに関連付けられた１つ以上の他のセル状態の１つ以上の他の読み出し閾値を、代表的なワードラインの１つ以上の他のページに関連付けられた１つ以上の他のセル状態に適用するように構成される。コントローラは、さらに、代表的なワードラインに関連付けられたワークロードを決定し、代表的なワードラインに関連付けられたワークロード又は代表的なワードラインの１つ以上の物理的条件のいずれかが機械学習モデルに適合していないと決定し、代表的なワードラインに関連付けられたワークロード又は代表的なワードラインの１つ以上の物理的条件のいずれかが機械学習モデルに適合していないとの決定に応答して、読み出し閾値校正を実行するように構成され、代表的なワードラインの１つ以上の他のページに関連付けられた１つ以上の他のセル状態の１つ以上の他の読み出し閾値。機械学習モデルを使用して、代表ワードラインの１つ以上の他のページに関連付けられた１つ以上の他のセル状態の１つ以上の他の読み出し閾値を生成することは、代表的なワードラインに関連付けられたワークロード及び代表的なワードラインの１つ以上の物理的条件の両方が機械学習モデルに適合しているときに発生する。

【0056】

別の実施形態では、データ記憶装置は、メモリ装置と、メモリ装置に結合されたコントローラとを含む。コントローラは、代表的なワードラインの第１ページの１つ以上のセル状態の読み出し閾値を、代表的なワードラインの第２ページの１つ以上の他のセル状態の読み出し閾値と相関させるモデルを生成及び更新すること、このモデルに基づいて、代表的なワードラインのページのセル状態の校正済みの読み出し閾値を予測することであって、読み出し閾値校正動作が代表的なワードラインのページに対して実行されない、予測すること、代表的なワードラインのページのセル状態の予測された校正済みの読み出し閾値を、代表的なワードラインのページのセル状態の対応する読み出し閾値と関連付けることを、実行するように構成される。

【0057】

モデルは機械学習モデルである。予測された代表的なワードラインのページのセル状態の校正済みの読み出し閾値は、読み出し閾値校正を用いて取得された、代表的なワードラインの別のページに関連付けられた１つ以上のセル状態の読み出し閾値を利用して予測される。予測は、代表的なワードラインの１つ以上の物理的条件をさらに利用する。代表的なワードラインの１つ以上の物理的条件は、温度、プログラム／消去サイクル数、及びビット誤り率を含む。クワッドレベルセル（ＱＬＣ）メモリの場合において、上記予測は、読み出し閾値校正を用いて取得された、代表的なワードラインの別のページに関連付けられた１つ以上のセル状態の読み出し閾値をさらに利用する。コントローラは、さらに、モデルを利用して代表的なワードラインのページのセル状態の校正済みの読み出し閾値を予測する成功率の記録を保持し、そして、モデルを使用して、代表的なワードラインのページのセル状態の校正済みの読み出し閾値を予測するか、又は読み出し校正動作を実行して、ページのセル状態の校正済みの読み出し閾値を取得するように構成される。予測は、成功率が閾値以上である場合に発生する。読み出し校正動作の実行は、成功率が閾値未満である場合に発生する。

【0058】

別の実施形態では、データ記憶装置は、メモリ手段と、メモリ手段に結合されたコントローラとを含む。コントローラは、代表的なワードラインの複数のページのうちの総ページ数の全部よりも少ないページに対して読み出し閾値校正動作を実行し、代表的なワードラインの複数のページのうちの残りのページの１つ以上のセル状態の読み出し閾値を予測するように構成される。読み出し閾値校正動作は、代表的なワードラインの複数のページのうちの残りのページに対して実行されない。

【0059】

コントローラは、さらに、予測された代表的なワードラインの複数のページのうちの残りのページの１つ以上のセル状態の読み出し閾値を、代表的なワードラインの複数のページのうちの残りのページの１つ以上のセル状態の校正済みの読み出し閾値として利用するように構成される。予測は、代表的なワードラインの複数のページのうちの総ページ数の全部よりも少ないページに関連付けられた１つ以上のセル状態の読み出し閾値を代表的なワードラインの複数のページのうちの残りのページの１つ以上のセル状態の読み出し閾値と相関させる機械学習モデルを利用する。

【0060】

以上の記述は、本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施形態及び更なる実施形態が考案されてよく、本開示範囲は、特許請求の範囲によって決定される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【外国語明細書】