知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024102816
(43)【公開日】2024-07-31
(54)【発明の名称】半導体装置及びその製造方法
(51)【国際特許分類】
H10B 12/00 20230101AFI20240724BHJP
H01L 29/41 20060101ALI20240724BHJP
H01L 29/417 20060101ALI20240724BHJP
【ＦＩ】
H10B12/00 601
H01L29/44 P
H01L29/50 M
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023209620
(22)【出願日】2023-12-12
(31)【優先権主張番号】10-2023-0008346
(32)【優先日】2023-01-19
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】李 泰潤
(72)【発明者】
【氏名】金 俊秀
(72)【発明者】
【氏名】文 大▲ひょん▼
【テーマコード（参考）】
4M104
5F083
【Ｆターム（参考）】
4M104AA01
4M104BB01
4M104CC01
4M104CC05
4M104DD34
4M104DD75
4M104EE03
4M104EE06
4M104EE16
4M104EE17
4M104GG16
5F083AD11
5F083GA27
5F083JA32
5F083JA38
5F083JA39
5F083KA01
5F083KA05
5F083LA12
5F083LA16
5F083NA01
5F083PR03
5F083PR21
5F083PR22
5F083PR40
(57)【要約】
【課題】電気的特性及び信頼性が向上された半導体装置及びその製造方法を提供すること。
【解決手段】本発明による半導体装置は、第１方向に沿って延長される活性パターン、並びに、前記活性パターンを各々横切る第１ワードライン及び第２ワードラインを含み得る。前記活性パターンは、前記第１ワードラインと前記第２ワードラインとの間のセンター活性部を含み得る。前記センター活性部は、前記第１ワードラインから前記第２ワードラインまで延長されるセンター部、前記センター部の一側面から前記第１方向と交差する第２方向に突出された第１センター突出部、及び、前記センター部の他側面から前記第２方向の反対方向に突出された第２センター突出部を含み得る。前記第１センター突出部は、前記第１ワードラインから前記第１方向に沿って延長され得る。前記第２センター突出部は、前記第２ワードラインから前記第１方向の反対方向に沿って延長され得る。
【選択図】図３Ｂ
【解決手段】本発明による半導体装置は、第１方向に沿って延長される活性パターン、並びに、前記活性パターンを各々横切る第１ワードライン及び第２ワードラインを含み得る。前記活性パターンは、前記第１ワードラインと前記第２ワードラインとの間のセンター活性部を含み得る。前記センター活性部は、前記第１ワードラインから前記第２ワードラインまで延長されるセンター部、前記センター部の一側面から前記第１方向と交差する第２方向に突出された第１センター突出部、及び、前記センター部の他側面から前記第２方向の反対方向に突出された第２センター突出部を含み得る。前記第１センター突出部は、前記第１ワードラインから前記第１方向に沿って延長され得る。前記第２センター突出部は、前記第２ワードラインから前記第１方向の反対方向に沿って延長され得る。
【選択図】図３Ｂ
【特許請求の範囲】
【請求項1】
第１方向に沿って延長される活性パターンと、
前記活性パターンを各々横切る第１ワードライン及び第２ワードラインと、を含む、半導体装置であって、
前記活性パターンは、前記第１ワードライン及び前記第２ワードラインの間のセンター活性部を含み、
前記センター活性部は、
前記第１ワードラインから前記第２ワードラインまで延長されるセンター部と、
前記センター部の一側面から前記第１方向と交差する第２方向に突出された第１センター突出部と、
前記センター部の他側面から前記第２方向の反対方向に突出された第２センター突出部と、を含み、
前記第１センター突出部は、前記第１ワードラインから前記第１方向に沿って延長され、
前記第２センター突出部は、前記第２ワードラインから前記第１方向の反対方向に沿って延長されている、
装置。
前記活性パターンを各々横切る第１ワードライン及び第２ワードラインと、を含む、半導体装置であって、
前記活性パターンは、前記第１ワードライン及び前記第２ワードラインの間のセンター活性部を含み、
前記センター活性部は、
前記第１ワードラインから前記第２ワードラインまで延長されるセンター部と、
前記センター部の一側面から前記第１方向と交差する第２方向に突出された第１センター突出部と、
前記センター部の他側面から前記第２方向の反対方向に突出された第２センター突出部と、を含み、
前記第１センター突出部は、前記第１ワードラインから前記第１方向に沿って延長され、
前記第２センター突出部は、前記第２ワードラインから前記第１方向の反対方向に沿って延長されている、
装置。
【請求項2】
前記第１センター突出部は、前記第２ワードラインから離隔され、
前記第２センター突出部は、前記第１ワードラインから離隔されている、
請求項１に記載の装置。
前記第２センター突出部は、前記第１ワードラインから離隔されている、
請求項１に記載の装置。
【請求項3】
前記第１方向における前記センター部の長さは、前記第１センター突出部の長さ及び前記第２センター突出部の長さより長い、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項4】
前記センター部、前記第１センター突出部、及び、前記第２センター突出部は、境界面なしで互いに連結されている、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項5】
前記装置は、さらに、
前記活性パターンを囲む素子分離パターン、を含み、
前記素子分離パターンは、前記活性パターンの側面から前記活性パターンの内部に向かって突出される、
請求項１に記載の装置。
前記活性パターンを囲む素子分離パターン、を含み、
前記素子分離パターンは、前記活性パターンの側面から前記活性パターンの内部に向かって突出される、
請求項１に記載の装置。
【請求項6】
前記活性パターンは、さらに、前記センター活性部を介して互いに離隔された第１エッジ活性部及び第２エッジ活性部、を含み、
前記第１ワードラインは、前記センター活性部と前記第１エッジ活性部との間を横切り、
前記第２ワードラインは、前記センター活性部と前記第２エッジ活性部との間を横切り、
前記第１エッジ活性部は、第１エッジ部、前記第１エッジ部の端部を囲む第１ラウンド部、及び、前記第１エッジ部の一側から突出された第１エッジ突出部、を含み、
前記第２エッジ活性部は、第２エッジ部、前記第２エッジ部の端部を囲む第２ラウンド部、及び、前記第２エッジ部の一側から突出された第２エッジ突出部、を含む、
請求項１に記載の装置。
前記第１ワードラインは、前記センター活性部と前記第１エッジ活性部との間を横切り、
前記第２ワードラインは、前記センター活性部と前記第２エッジ活性部との間を横切り、
前記第１エッジ活性部は、第１エッジ部、前記第１エッジ部の端部を囲む第１ラウンド部、及び、前記第１エッジ部の一側から突出された第１エッジ突出部、を含み、
前記第２エッジ活性部は、第２エッジ部、前記第２エッジ部の端部を囲む第２ラウンド部、及び、前記第２エッジ部の一側から突出された第２エッジ突出部、を含む、
請求項１に記載の装置。
【請求項7】
前記第１エッジ突出部は、前記第１ワードラインから前記第１方向の前記反対方向に沿って延長され、
前記第２エッジ突出部は、前記第２ワードラインから前記第１方向に沿って延長されている、
請求項６に記載の装置。
前記第２エッジ突出部は、前記第２ワードラインから前記第１方向に沿って延長されている、
請求項６に記載の装置。
【請求項8】
前記活性パターンは、さらに、
前記第１ワードラインの下で前記センター活性部と前記第１エッジ活性部との間に介在する第１ミドル活性部、及び、
前記第２ワードラインの下で前記センター活性部と前記第２エッジ活性部との間に介在する第２ミドル活性部、を含む、
請求項６に記載の装置。
前記第１ワードラインの下で前記センター活性部と前記第１エッジ活性部との間に介在する第１ミドル活性部、及び、
前記第２ワードラインの下で前記センター活性部と前記第２エッジ活性部との間に介在する第２ミドル活性部、を含む、
請求項６に記載の装置。
【請求項9】
前記第１ミドル活性部は、第１ミドル部、及び、前記第１ミドル部の一側から突出された第１ミドル突出部、を含み、
前記第２ミドル活性部は、第２ミドル部、及び、前記第２ミドル部の一側から突出された第２ミドル突出部、を含み、
前記第１ミドル突出部は、前記第１センター突出部と前記第１エッジ突出部とを連結し、
前記第２ミドル突出部は、前記第２センター突出部と前記第２エッジ突出部とを連結している、
請求項８に記載の装置。
前記第２ミドル活性部は、第２ミドル部、及び、前記第２ミドル部の一側から突出された第２ミドル突出部、を含み、
前記第１ミドル突出部は、前記第１センター突出部と前記第１エッジ突出部とを連結し、
前記第２ミドル突出部は、前記第２センター突出部と前記第２エッジ突出部とを連結している、
請求項８に記載の装置。
【請求項10】
前記活性パターンの両側面の各々のプロファイルは、凹凸を有する、
請求項１に記載の装置。
請求項１に記載の装置。
【請求項11】
前記第１ワードラインの最下面、及び、前記第２ワードラインの最下面は、第１レベルに位置し、
前記第１センター突出部の最下面、及び、前記第２センター突出部の最下面は、第２レベルに位置し、
前記第２レベルは、前記第１レベルより高いレベルである、
請求項１に記載の装置。
前記第１センター突出部の最下面、及び、前記第２センター突出部の最下面は、第２レベルに位置し、
前記第２レベルは、前記第１レベルより高いレベルである、
請求項１に記載の装置。
【請求項12】
前記第１ワードラインの最下面、及び、前記第２ワードラインの最下面は、第１レベルに位置し、
前記第１レベルの下で前記活性パターンの一側面は、直線形のプロファイルを有する、
請求項１に記載の装置。
前記第１レベルの下で前記活性パターンの一側面は、直線形のプロファイルを有する、
請求項１に記載の装置。
【請求項13】
前記装置は、
第１方向に沿って各々延長される活性パターンと、
前記活性パターンを囲む素子分離パターンと、を含み、
前記活性パターンは、
第１活性パターンと、
前記第１活性パターンから前記第１方向に離隔された第２活性パターンと、
前記第１活性パターン及び前記第２活性パターンから前記第１方向と交差する第２方向に離隔された第３活性パターンと、
前記第１活性パターン及び前記第２活性パターンから前記第２方向と反対方向に離隔された第４活性パターンと、を含み、
前記素子分離パターンは、
前記第１活性パターンと前記第４活性パターンとの間、及び、前記第２活性パターンと前記第３活性パターンとの間の第１素子分離パターンと、
前記第１活性パターンと前記第３活性パターンとの間、及び、前記第２活性パターンと前記第４活性パターンとの間の第２素子分離パターンと、を含み、
前記第１素子分離パターン及び前記第２素子分離パターンの各々は、隣接する活性パターンの側面から前記隣接する活性パターンの内部に向かって突出される、
請求項１に記載の装置。
第１方向に沿って各々延長される活性パターンと、
前記活性パターンを囲む素子分離パターンと、を含み、
前記活性パターンは、
第１活性パターンと、
前記第１活性パターンから前記第１方向に離隔された第２活性パターンと、
前記第１活性パターン及び前記第２活性パターンから前記第１方向と交差する第２方向に離隔された第３活性パターンと、
前記第１活性パターン及び前記第２活性パターンから前記第２方向と反対方向に離隔された第４活性パターンと、を含み、
前記素子分離パターンは、
前記第１活性パターンと前記第４活性パターンとの間、及び、前記第２活性パターンと前記第３活性パターンとの間の第１素子分離パターンと、
前記第１活性パターンと前記第３活性パターンとの間、及び、前記第２活性パターンと前記第４活性パターンとの間の第２素子分離パターンと、を含み、
前記第１素子分離パターン及び前記第２素子分離パターンの各々は、隣接する活性パターンの側面から前記隣接する活性パターンの内部に向かって突出される、
請求項１に記載の装置。
【請求項14】
前記第１方向で、前記第１素子分離パターンの各々の長さは、前記第２素子分離パターンの各々の長さより長い、
請求項１３に記載の装置。
請求項１３に記載の装置。
【請求項15】
前記第１素子分離パターン及び前記第２素子分離パターンの各々は、
ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、Ｌａ２Ｏ３、ＡｌＮ、及び、ＳｉＯＮの中で少なくとも１つを含む、
請求項１３に記載の装置。
ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、Ｌａ２Ｏ３、ＡｌＮ、及び、ＳｉＯＮの中で少なくとも１つを含む、
請求項１３に記載の装置。
【請求項16】
前記装置は、さらに、
前記活性パターンを横切るワードライン、を含み、
前記ワードラインは、前記第１素子分離パターンをさらに横切る、
請求項１３に記載の装置。
前記活性パターンを横切るワードライン、を含み、
前記ワードラインは、前記第１素子分離パターンをさらに横切る、
請求項１３に記載の装置。
【請求項17】
前記素子分離パターンは、さらに、前記第１活性パターン、前記第２活性パターン、前記第３活性パターン、及び、前記第４活性パターンによって囲まれた第３素子分離パターン、を含み、
前記第３素子分離パターンは、前記活性パターンの内部に向かって突出されない、
請求項１３に記載の装置。
前記第３素子分離パターンは、前記活性パターンの内部に向かって突出されない、
請求項１３に記載の装置。
【請求項18】
前記活性パターンの各々は、上部活性パターン及び下部活性パターンを含み、
前記第１素子分離パターン及び前記第２素子分離パターンの各々は、前記隣接する活性パターンの下部活性パターンの内部に向かって突出されない、
請求項１３に記載の装置。
前記第１素子分離パターン及び前記第２素子分離パターンの各々は、前記隣接する活性パターンの下部活性パターンの内部に向かって突出されない、
請求項１３に記載の装置。
【請求項19】
前記装置は、
基板と、
前記基板上で前記基板の下面に平行である第１方向に沿って延長される活性パターンであり、 前記活性パターンは、第１エッジ活性部、第２エッジ活性部、及び、これらの間のセンター活性部を含む、
活性パターンと、
前記活性パターンを囲む素子分離パターンと、
前記第１エッジ活性部と前記センター活性部との間で前記活性パターンを横切る、第１ワードラインと、
前記第２エッジ活性部と前記センター活性部との間で前記活性パターンを横切る、第２ワードラインと、
前記活性パターン上で延長され、前記センター活性部に電気的に連結される、ビットラインと、
前記第１エッジ活性部及び前記第２エッジ活性部に各々電気的に連結される、ストレージノードコンタクトと、
前記ストレージノードコンタクトに各々電気的に連結される、データ格納パターンと、
を含み、
前記センター活性部は、
センター部と、
前記センター部から前記基板の下面に平行であり、前記第１方向と交差する第２方向に突出された、第１センター突出部と、
前記センター部から前記第２方向の反対方向に突出された、第２センター突出部と、
を含み、
前記第１センター突出部は、前記第１ワードラインから前記第１方向に沿って延長され、
前記第２センター突出部は、前記第２ワードラインから前記第１方向の反対方向に沿って延長されている、
請求項１に記載の装置。
基板と、
前記基板上で前記基板の下面に平行である第１方向に沿って延長される活性パターンであり、 前記活性パターンは、第１エッジ活性部、第２エッジ活性部、及び、これらの間のセンター活性部を含む、
活性パターンと、
前記活性パターンを囲む素子分離パターンと、
前記第１エッジ活性部と前記センター活性部との間で前記活性パターンを横切る、第１ワードラインと、
前記第２エッジ活性部と前記センター活性部との間で前記活性パターンを横切る、第２ワードラインと、
前記活性パターン上で延長され、前記センター活性部に電気的に連結される、ビットラインと、
前記第１エッジ活性部及び前記第２エッジ活性部に各々電気的に連結される、ストレージノードコンタクトと、
前記ストレージノードコンタクトに各々電気的に連結される、データ格納パターンと、
を含み、
前記センター活性部は、
センター部と、
前記センター部から前記基板の下面に平行であり、前記第１方向と交差する第２方向に突出された、第１センター突出部と、
前記センター部から前記第２方向の反対方向に突出された、第２センター突出部と、
を含み、
前記第１センター突出部は、前記第１ワードラインから前記第１方向に沿って延長され、
前記第２センター突出部は、前記第２ワードラインから前記第１方向の反対方向に沿って延長されている、
請求項１に記載の装置。
【請求項20】
前記第１センター突出部は、前記第２ワードラインから離隔され、
前記第２センター突出部は、前記第１ワードラインから離隔されている、
請求項１９に記載の装置。
前記第２センター突出部は、前記第１ワードラインから離隔されている、
請求項１９に記載の装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体に関する。より具体的には、半導体装置及びその製造方法に関する。
【背景技術】
【0002】
小型化、多機能化、及び／又は、低い製造単価等の特性によって、半導体装置は、電子産業で重要な要素として脚光を浴びている。半導体装置は、論理データを格納する半導体メモリ装置、論理データを演算処理する半導体論理装置、及び、記憶要素と論理要素を含むハイブリッド（ｈｙｂｒｉｄ）半導体装置等に区分され得る。
【0003】
最近の電子機器の高速化、低消費電力化に応じて、これに内装される半導体装置も、やはり速い動作速度及び／又は低い動作電圧、等が要求されている。このような要求特性を充足させるために、半導体装置は、より高集積化されている。半導体装置の高集積化が深化されるほど、半導体装置の電気的特性及び信頼性が低下され得る。したがって、半導体装置の電気的特性及び信頼性を向上させるために多くの研究が進行している。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】米国特許第１０，０５０、０４１号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が達成しようとする一技術的課題は、電気的特性及び信頼性が向上された半導体装置及びその製造方法を提供することにある。
【0006】
本発明が達成しようとする他の技術的課題は、生産性が向上された半導体装置及びその製造方法を提供することにある。
【0007】
本発明が解決しようとする課題は、以上で言及された課題に制限されるものではなく、言及されないその他の課題は、以下の記載から該当技術分野で通常の知識を有する者により明確に理解されるべきである。
【課題を解決するための手段】
【0008】
本発明による半導体装置は、第１方向に沿って延長される活性パターン、及び前記活性パターンを各々横切る第１ワードライン及び第２ワードラインを含み得る。前記活性パターンは前記第１ワードライン及び前記第２ワードラインの間のセンター活性部を含み得る。前記センター活性部は、前記第１ワードラインから前記第２ワードラインまで延長されるセンター部、前記センター部の一側面から前記第１方向と交差する第２方向に突出された第１センター突出部、及び前記センター部の他側面から前記第２方向の反対方向に突出された第２センター突出部を含み得る。前記第１センター突出部は前記第１ワードラインから前記第１方向に沿って延長され得る。前記第２センター突出部は前記第２ワードラインから前記第１方向の反対方向に沿って延長され得る。
【0009】
本発明による半導体装置は、第１方向に沿って各々延長される活性パターン、及び、前記活性パターンを囲む素子分離パターンを含み得る。前記活性パターンは、第１活性パターン、前記第１活性パターンから前記第１方向に離隔された第２活性パターン、前記第１及び第２活性パターンから前記第１方向と交差する第２方向に離隔された第３活性パターン、及び、前記第１及び第２活性パターンから前記第２方向と反対方向に離隔された第４活性パターンを含み得る。前記素子分離パターンは、前記第１活性パターンと前記第４活性パターンとの間、及び、前記第２活性パターンと前記第３活性パターンとの間の第１素子分離パターン、並びに、前記第１活性パターンと前記第３活性パターンとの間、及び、前記第２活性パターンと前記第４活性パターンとの間の第２素子分離パターンを含み得る。前記第１素子分離パターン及び前記第２素子分離パターンの各々は、隣接する活性パターンの側面から前記隣接する活性パターンの内部に向かって突出され得る。
【0010】
本発明による半導体装置は、基板；前記基板上で前記基板の下面に平行である第１方向に沿って延長される活性パターン、前記活性パターンは第１エッジ活性部、第２エッジ活性部及びこれらの間のセンター活性部を含み、前記活性パターンを囲む素子分離パターン、前記第１エッジ活性部と前記センター活性部との間で前記活性パターンを横切る第１ワードライン、前記第２エッジ活性部と前記センター活性部との間で前記活性パターンを横切る第２ワードライン、前記活性パターン上で延長され、前記センター活性部に電気的に連結されるビットライン、前記第１エッジ活性部及び前記第２エッジ活性部に各々電気的に連結されるストレージノードコンタクト、及び、前記ストレージノードコンタクトに各々電気的に連結されるデータ格納パターンを含み得る。前記センター活性部は、センター部、前記センター部から前記基板の下面に平行であり、前記第１方向と交差する第２方向に突出された第１センター突出部、及び、前記センター部から前記第２方向の反対方向に突出された第２センター突出部を含み得る。前記第１センター突出部は、前記第１ワードラインから前記第１方向に沿って延長され得る。前記第２センター突出部は、前記第２ワードラインから前記第１方向の反対方向に沿って延長され得る。
【0011】
本発明による半導体装置の製造方法は、（ａ）基板を蝕刻して第１方向に各々延長される活性パターン及びこれらの間の活性トレンチ領域を形成すること、前記活性トレンチ領域は狭いトレンチ領域及び広いトレンチ領域を含むこと、（ｂ）前記活性パターン及び前記活性トレンチ領域の内部を覆う犠牲膜を形成すること、（ｃ）前記広いトレンチ領域内の前記犠牲膜を除去して前記活性パターンの一部を露出させること、及び、（ｄ）前記活性パターンの前記露出された一部上に突出部を形成することを含み得る。前記（ｂ）段階で前記犠牲膜は前記狭いトレンチ領域の内部を完全に満たすことができる。
【発明の効果】
【0012】
本発明の概念によれば、活性パターンの突出部が、広いトレンチ領域に提供され得る。したがって、ビットラインコンタクト及びストレージノードコンタクトが活性パターンに容易に連結され得る。これと同時に、活性パターンの突出部は、狭いトレンチ領域に提供されなくともよい。したがって、活性パターンの歪みのような工程不良を防止することができ、漏洩電流が、最小化され得る。その結果、半導体装置の電気的特性、信頼性、及び、生産性が、向上され得る。
【0013】
また、本発明の一部の実施形態によれば、ワードラインＷＬと活性パターンＡＣＴとの間のフィン（Ｆｉｎ）構造が、効率的に形成され得る。その結果、半導体装置の電気的特性及び信頼性が、向上され得る。
【図面の簡単な説明】
【0014】
【図1】本発明の一部の実施形態による半導体装置を示す平面図である。
【図8】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図9A】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図9B】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図10】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図11A】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図11B】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図12】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図13A】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図13B】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図14】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図15A】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図15B】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図16】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図17A】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図17B】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図18】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図19A】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図19B】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図20】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図21】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図22A】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図22B】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図23】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図24A】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図24B】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図25】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図26A】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【図26B】本発明の一部の実施形態による半導体装置の製造方法を示す図面である。
【発明を実施するための形態】
【0015】
以下、本発明をより具体的に説明するために、本発明による実施形態を、添付図面を参照しながら、より詳細に説明する。
【0016】
図１は、本発明の一部の実施形態による半導体装置を示す平面図である。図２Ａ及び図２Ｂは、本発明の一部の実施形態による半導体装置を示す図面であって、各々図１のＡ－Ａ’及びＢ－Ｂ’線に対応する断面図である。図３Ａ及び図４Ａは、図１のＰ１領域に対応する図面であって、各々図２Ａの第１レベルより高いレベル及び低いレベルでの拡大図である。図３Ｂ及び図４Ｂは、各々図３Ａ及び図４Ａの活性パターンを拡大した拡大図である。
【0017】
理解を助けるために、図１の左側領域には後述する活性パターンＡＣＴの下に位置する構成の構造のみを図示した。したがって、図示していないが、図１の左側領域また右側領域と同様に、後述する活性パターンＡＣＴより上に位置する構成が提供されることであると理解されるべきである。
【0018】
【0019】
素子分離パターンＳＴＩが、基板１００内に配置されてよく、活性パターンＡＣＴを定義することができる。活性パターンＡＣＴは、複数に提供され得る。一例として、活性パターンＡＣＴは、素子分離パターンＳＴＩによって囲まれた基板１００の一部を含み得る。説明の便宜のために、別の説明がない限り、本明細書において、基板１００は、基板１００の前記一部を除いた他の一部を指称することであると定義する。
【0020】
活性パターンＡＣＴは、第１方向Ｄ１及び第２方向Ｄ２に互いに離隔され得る。第１方向Ｄ１及び第２方向Ｄ２は、基板１００の下面に平行であり、互いに交差（一例として、直交）することができる。活性パターンＡＣＴの各々は、第１方向Ｄ１に細長く、延長される形態であり得る。活性パターンＡＣＴは、基板１００の下面に垂直になる第３方向Ｄ３に突出された形態であり得る。活性パターンＡＣＴは、基板１００のような物質（一例として、シリコン）を含み得る。
【0021】
活性パターンＡＣＴは、第１エッジ活性部ＥＡ１、第１エッジ活性部ＥＡ１から第１方向Ｄ１に離隔された第２エッジ活性部ＥＡ２、及び、これらの間のセンター活性部ＣＡを含み得る。第１エッジ活性部ＥＡ１及び第２エッジ活性部ＥＡ２は、第１方向Ｄ１に対する活性パターンＡＣＴの両端部であり得る。センター活性部ＣＡは、活性パターンＡＣＴを横切る、後述するワードラインＷＬの間に介在され得る。第１及び第２エッジ活性部ＥＡ１、ＥＡ２、及びセンター活性部ＣＡ内には、不純物（例えば、ｎ形又はｐ形不純物）が提供され得る。
【0022】
素子分離パターンＳＴＩは、絶縁材料を含むことができ、一例として、シリコン酸化物又はシリコン窒化物、又は、これらの組合の中で少なくとも１つを含み得る。素子分離パターンＳＴＩは、単一の物質で成される単一膜又は２つ以上の物質を含む複合膜であり得る。本明細書で、“Ａ又はＢ”、“Ａ及びＢの中で少なくとも１つ”、“Ａ又はＢの中で少なくとも１つ”、“Ａ、Ｂ、又はＣ”、“Ａ、Ｂ、及びＣの中で少なくとも１つ”、及び“、Ａ、Ｂ、又はＣの中で少なくとも１つ”のような文句の各々は、その文句の中で該当する文句に共に羅列された項目の中でいずれか１つ、又は、それらのすべての可能な組合を含み得る。
【0023】
ワードラインＷＬが、活性パターンＡＣＴを横切ることができる。ワードラインＷＬは、複数に提供され得る。ワードラインＷＬは、第４方向Ｄ４に各々延長されることができ、第５方向Ｄ５に互いに離隔され得る。第４方向Ｄ４及び第５方向Ｄ５は、各々基板１００の下面に平行であり、第１及び第２方向Ｄ１、Ｄ２に交差する方向であり得る。ワードラインＷＬは、活性パターンＡＣＴ及び素子分離パターンＳＴＩ内に提供される、トレンチ内に配置され得る。一例として、第５方向Ｄ５に互いに隣接する一対のワードラインＷＬが、１つの活性パターンＡＣＴを横切ることができる。
【0024】
ワードラインＷＬの各々は、ゲート電極ＧＥ、ゲート誘電パターンＧＩ、及びゲートキャッピングパターンＧＣを含み得る。ゲート電極ＧＥは、活性パターンＡＣＴ及び素子分離パターンＳＴＩを、第４方向Ｄ４に貫通することができる。ゲート誘電パターンＧＩは、ゲート電極ＧＥと活性パターンＡＣＴとの間、及び、ゲート電極ＧＥと素子分離パターンＳＴＩとの間に介在され得る。ゲートキャッピングパターンＧＣは、ゲート電極ＧＥ上で、ゲート電極ＧＥの上面を覆うことができる。一例として、ゲート電極ＧＥは、導電性物質を含み得る。一例として、ゲート誘電パターンＧＩは、シリコン酸化物及び高誘電物質の中で少なくとも１つを含み得る。一例として、ゲートキャッピングパターンＧＣは、シリコン窒化物を含み得る。
【0025】
ワードラインＷＬの最下面は、第１レベルＬＶ１に位置することができる。活性パターンＡＣＴの各々は、第１レベルＬＶ１より高いレベルで定義される上部活性パターンＡＣＴａ、及び、低いレベルで定義される下部活性パターンＡＣＴｂを含み得る。
【0026】
バッファパターン２１０が、基板１００上に配置され得る。バッファパターン２１０は、活性パターンＡＣＴ、素子分離パターンＳＴＩ、及びワードラインＷＬを覆うことができる。一例として、バッファパターン２１０は、シリコン酸化物、シリコン窒化物、又はシリコン酸窒化物、又はこれらの組合の中で少なくとも１つを含み得る。バッファパターン２１０は、単一の物質で構成される単一膜又は２つ以上の物質を含む複合膜であり得る。
【0027】
ビットラインコンタクトＤＣが、活性パターンＡＣＴの各々の上に提供されてよく、複数に提供され得る。ビットラインコンタクトＤＣは、活性パターンＡＣＴのセンター活性部ＣＡ上に、各々電気的に連結され得る。ビットラインコンタクトＤＣは、第４及び第５方向Ｄ４、Ｄ５に、互いに離隔され得る。ビットラインコンタクトＤＣは、各々活性パターンＡＣＴと、後述するビットラインＢＬとの間に介在され得る。ビットラインコンタクトＤＣは、ビットラインＢＬの中で、対応するビットラインＢＬと対応する活性パターンＡＣＴのセンター活性部ＣＡとを電気的に連結することができる。
【0028】
ビットラインコンタクトＤＣは、第１リセス領域ＲＳ１内に各々配置され得る。第１リセス領域ＲＳ１は、活性パターンＡＣＴの上部及び活性パターンＡＣＴの上部に隣接する素子分離パターンＳＴＩの上部に提供され得る。第１リセス領域ＲＳ１は、第４及び第５方向Ｄ４、Ｄ５に、互いに離隔され得る。
【0029】
埋め込み絶縁パターン２５０が、第１リセス領域ＲＳ１を各々満たすことができる。埋め込み絶縁パターン２５０は、第１リセス領域ＲＳ１の内部を満たすことができる。一例として、埋め込み絶縁パターン２５０は、第１リセス領域ＲＳ１の内面、及び、ビットラインコンタクトＤＣの側面の少なくとも一部（例えば、第１リセス領域ＲＳ１内ビットラインコンタクトＤＣの側面の少なくとも一部）を覆うことができる。埋め込み絶縁パターン２５０は、シリコン酸化物又はシリコン窒化物、又は、これらの組合の中で少なくとも１つを含み得る。埋め込み絶縁パターン２５０は、単一の物質で構成される単一膜又は２以上の物質を含む、複合膜であり得る。
【0030】
ビットラインＢＬが、ビットラインコンタクトＤＣ上に提供され得る。ビットラインＢＬは、第５方向Ｄ５に沿って延長され得る。ビットラインＢＬは、第５方向Ｄ５に沿って配置される、一列のビットラインコンタクトＤＣ上に配置され得る。ビットラインＢＬは、複数に提供され得る。ビットラインＢＬは、第４方向Ｄ４に互いに離隔され得る。ビットラインＢＬは、金属物質を含み得る。一例として、ビットラインＢＬは、タングステン、ルビジウム、モリブデン、又はチタニウム、又は、これらの組合の中で少なくとも１つを含み得る。
【0031】
ポリシリコンパターン３１０が、ビットラインＢＬとバッファパターン２１０との間に提供され得る。ポリシリコンパターン３１０は、複数に提供され得る。一例として、複数のポリシリコンパターン３１０の各々は、第４方向Ｄ４及び第５方向Ｄ５に、互いに離隔され得る。ポリシリコンパターン３１０の上面は、ビットラインコンタクトＤＣの上面と実質的に同一な高さに位置することができ、共面をなすことができる。ポリシリコンパターン３１０は、不純物がドーピングされたポリシリコンを含み得る。
【0032】
第１オーミックパターン３２０が、ビットラインＢＬとビットラインコンタクトＤＣとの間、及び、ビットラインＢＬとポリシリコンパターン３１０との間に介在され得る。第１オーミックパターン３２０は、ビットラインＢＬに沿って第５方向Ｄ５に延長され得る。第１オーミックパターン３２０は、複数に提供され得る。複数の第１オーミックパターン３２０は、第４方向Ｄ４に互いに離隔され得る。第１オーミックパターン３２０は、金属シリサイドを含み得る。第１バリアーパターン（図示せず）が、ビットラインＢＬとビットラインコンタクトＤＣとの間、及び、ビットラインＢＬとポリシリコンパターン３１０との間にさらに介在され得る。第１バリアーパターンは、チタニウム窒化物、タンタル窒化物のような導電性金属窒化物を含み得る。
【0033】
ビットラインキャッピングパターン３５０が、ビットラインＢＬの上面上に提供され得る。ビットラインキャッピングパターン３５０は、ビットラインＢＬの上面上で、第５方向Ｄ５に延長され得る。ビットラインキャッピングパターン３５０は、複数に提供され得る。複数のビットラインキャッピングパターン３５０は、第４方向Ｄ４に、互いに離隔され得る。ビットラインキャッピングパターン３５０は、ビットラインＢＬと垂直に重畳することができる。ビットラインキャッピングパターン３５０は、単一層又は複数層で構成され得る。一例として、ビットラインキャッピングパターン３５０は、順に積層された第１キャッピングパターン３５１、第２キャッピングパターン３５２、及び第３キャッピングパターン３５３を含み得る。第１乃至第３キャッピングパターン３５１、３５２、３５３は、シリコン窒化物を含み得る。他の例として、ビットラインキャッピングパターン３５０は、４層以上に積層されたキャッピングパターンを含み得る。
【0034】
ビットラインスペーサー３６０が、ビットラインＢＬの側面及びビットラインキャッピングパターン３５０の側面上に提供され得る。ビットラインスペーサー３６０は、ビットラインＢＬの側面及びビットラインキャッピングパターン３５０の側面を覆うことができる。ビットラインスペーサー３６０は、ビットラインＢＬの側面上で第５方向Ｄ５に沿って延長され得る。
【0035】
ビットラインスペーサー３６０は、複数のスペーサーを含み得る。一例として、ビットラインスペーサー３６０は、第１スペーサー３６２、第２スペーサー３６４、及び第３スペーサー３６６を含み得る。第３スペーサー３６６は、ビットラインＢＬの側面及びビットラインキャッピングパターン３５０の側面上に提供され得る。第１スペーサー３６２は、ビットラインＢＬと第３スペーサー３６６との間、及び、ビットラインキャッピングパターン３５０と第３スペーサー３６６との間に介在され得る。第２スペーサー３６４は、第１スペーサー３６２と第３スペーサー３６６との間に介在され得る。一例として、第１乃至第３スペーサー３６２、３６４、３６６の各々は、互いに独立的にシリコン窒化物、シリコン酸化物、又はシリコン酸窒化物、又は、これらの組合の中で少なくとも１つを含み得る。他の例として、第２スペーサー３６４は、第１及び第３スペーサー３６２、３６６を離隔させる一種のエアギャップ（ａｉｒ ｇａｐ）を含み得る。
【0036】
キャッピングスペーサー３７０が、ビットラインスペーサー３６０上に位置することができる。キャッピングスペーサー３７０は、ビットラインスペーサー３６０の側面の上部を覆うことができる。キャッピングスペーサー３７０は、一例として、シリコン窒化物を含み得る。
【0037】
ストレージノードコンタクトＢＣが、隣接するビットラインＢＬの間に提供され得る。一例として、ストレージノードコンタクトＢＣは、隣接するビットラインスペーサー３６０の間に介在され得る。ストレージノードコンタクトＢＣは、複数に提供され得る。複数のストレージノードコンタクトＢＣは、第４方向及び第５方向Ｄ４、Ｄ５に互いに離隔され得る。ストレージノードコンタクトＢＣは、ワードラインＷＬ上のフェンスパターンＦＮによって、第５方向Ｄ５に、互いに離隔され得る。フェンスパターンＦＮは、隣接するビットラインＢＬの間に提供され得る。フェンスパターンＦＮは、複数に提供され得る。フェンスパターンＦＮは、第４方向及び第５方向Ｄ４、Ｄ５に、互いに離隔され得る。第４方向Ｄ４に互いに隣接するフェンスパターンＦＮはビットラインＢＬを介して互いに離隔され得る。第５方向Ｄ５に、互いに隣接するフェンスパターンＦＮは、ストレージノードコンタクトＢＣを介して、互いに離隔され得る。フェンスパターンＦＮは、一例として、シリコン窒化物を含み得る。
【0038】
ストレージノードコンタクトＢＣは、活性パターンＡＣＴの第１エッジ活性部ＥＡ１及び第２エッジ活性部ＥＡ２上に提供される第２リセス領域ＲＳ２を各々満たすことができる。ストレージノードコンタクトＢＣの各々は、対応する第１エッジ活性部ＥＡ１、又は、対応する第２エッジ活性部ＥＡ２の中でいずれか１つに、電気的に連結され得る。ストレージノードコンタクトＢＣは、不純物がドーピングされるか、或いは、ドーピングされないポリシリコン又は金属物質、又は、これらの組合の中で少なくとも１つを含み得る。
【0039】
第２バリアーパターン４１０がビットラインスペーサー３６０、フェンスパターンＦＮ、及びストレージノードコンタクトＢＣをコンフォーマルに覆うことができる。第２バリアーパターン４１０はチタニウム窒化物、タンタル窒化物のような金属窒化物を含み得る。第２オーミックパターン（図示せず）が第２バリアーパターン４１０とストレージノードコンタクトＢＣとの間にさらに介在され得る。第２オーミックパターンは金属シリサイドを含み得る。
【0040】
ランディングパッドＬＰがストレージノードコンタクトＢＣ上に提供され得る。ランディングパッドＬＰは複数に提供され得る。複数のランディングパッドＬＰは第４及び第５方向Ｄ４、Ｄ５に互いに離隔され得る。ランディングパッドＬＰは対応するストレージノードコンタクトＢＣに連結され得る。ランディングパッドＬＰはビットラインキャッピングパターン３５０の上面を覆うことができる。ランディングパッドＬＰの下部領域はストレージノードコンタクトＢＣと垂直に重畳することができる。ランディングパッドＬＰの上部領域は下部領域から第４方向Ｄ４にシフトされ得る。ランディングパッドＬＰはタングステン、チタニウム、タンタル等のような金属物質を含み得る。
【0041】
充填パターン４４０がランディングパッドＬＰを囲むことができる。充填パターン４４０は互いに隣接するランディングパッドＬＰの間に介在され得る。平面視において、充填パターン４４０はランディングパッドＬＰによって貫通されるホールを含むメッシュ（ｍｅｓｈ）形状を有することができる。一例として、充填パターン４４０はシリコン窒化物、シリコン酸化物、又はシリコン酸化窒化物、又はこれらの組合の中で少なくとも１つを含み得る。他の例として、充填パターン４４０は空気層を含む空き空間（即ち、エアギャップ（ａｉｒ ｇａｐ））を含み得る。
【0042】
データ格納パターンＤＳＰがランディングパッドＬＰ上に提供され得る。データ格納パターンＤＳＰは複数に提供され得る。複数のデータ格納パターンＤＳＰは、第４及び第５方向Ｄ４、Ｄ５に、互いに離隔され得る。データ格納パターンＤＳＰの各々は、対応するランディングパッドＬＰ、及び対応するストレージノードコンタクトＢＣを通じて、対応する第１エッジ活性部ＥＡ１又は対応する第２エッジ活性部ＥＡ２の中でいずれか１つに電気的に連結され得る。
【0043】
データ格納パターンＤＳＰは、一例として下部電極、誘電膜、及び上部電極を含むキャパシタであり得る。この場合、本発明による半導体メモリ素子は、ＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）であり得る。データ格納パターンＤＳＰは、他の例として、磁気トンネル接合パターン（ｍａｇｎｅｔｉｃ ｔｕｎｎｅｌ ｊｕｎｃｔｉｏｎ ｐａｔｔｅｒｎ）を含み得る。この場合、本発明による半導体メモリ素子は、ＭＲＡＭ（ｍａｇｎｅｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）であり得る。データ格納パターンＤＳＰは、その他の例として、相変化物質又は可変抵抗物質を含み得る。この場合、本発明による半導体メモリ素子は、ＰＲＡＭ（ｐｈａｓｅ－ｃｈａｎｇｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）又はＲｅＲＡＭ（ｒｅｓｉｓｔｉｖｅ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）であり得る。但し、これは例示的なものであり、本発明は、これに制限されることはなく、データ格納パターンＤＳＰは、データを格納することができる様々な構造及び／又は物質を含み得る。
【0044】
以下では、３Ａ乃至図４Ｂを共に参照して、本発明の一部の実施形態による半導体装置の活性パターンＡＣＴ、素子分離パターンＳＴＩ、及びワードラインＷＬの構造に関して、さらに詳細に説明する。
【0045】
図２Ａ乃至図４Ｂを参照すれば、一例として、活性パターンＡＣＴは、第１活性パターンＡＣＴ１、第２活性パターンＡＣＴ２、第３活性パターンＡＣＴ３、及び、第４活性パターンＡＣＴ４を含み得る。第２活性パターンＡＣＴ２は、第１活性パターンＡＣＴ１から第１方向Ｄ１に離隔され得る。第３活性パターンＡＣＴ３は、第１活性パターン及び第２活性パターンＡＣＴ１、ＡＣＴ２から第２方向Ｄ２に離隔され得る。第４活性パターンＡＣＴ４は、第１活性パターン及び第２活性パターンＡＣＴ１、ＡＣＴ２（又は、第３活性パターンＡＣＴ３）から第２方向Ｄ２の反対方向に離隔され得る。一例として、第１活性パターンＡＣＴ１、第３活性パターンＡＣＴ３、第２活性パターンＡＣＴ２、及び、第４活性パターンＡＣＴ４は、反時計方向に沿って順に配置され得る。活性パターンＡＣＴの配置形態は、第１乃至第４活性パターンＡＣＴ１、ＡＣＴ２、ＡＣＴ３、ＡＣＴ４の配置形態が繰り返される形態であり得る。
【0046】
活性トレンチ領域ＡＴが、活性パターンＡＣＴの間に提供されてよく、素子分離パターンＳＴＩが、活性トレンチ領域ＡＴを満たすことができる。一例として、素子分離パターンＳＴＩは、第１素子分離パターンＳＴＩ１、第２素子分離パターンＳＴＩ２、及び、第３素子分離パターンＳＴＩ３を含むことができ、これらは、各々第１狭いトレンチ領域ＡＴ１、第２狭いトレンチ領域ＡＴ２、及び、広いトレンチ領域ＡＴ３を満たすことができる。
【0047】
一例として、第１狭いトレンチ領域ＡＴ１は、第１活性パターンＡＣＴ１と第３４活性パターンＡＣＴ３４との間、及び、第２活性パターンＡＣＴ２と第４３活性パターンＡＣＴ４３との間で定義されてよく、第１素子分離パターンＳＴＩ１は、これを満たすことができる。一例として、第２狭いトレンチ領域ＡＴ２は、第１活性パターンＡＣＴ１と第４３活性パターンＡＣＴ４３との間、及び、第２活性パターンＡＣＴ２と第３４活性パターンＡＣＴ３４との間で定義されてよく、素子分離パターンＳＴＩ２は、これを満たすことができる。一例として、広いトレンチ領域ＡＴ３は、第１乃至第４活性パターンＡＣＴ１、ＡＣＴ２、ＡＣＴ３、ＡＣＴ４、及び、第１素子分離パターン及び第２素子分離パターンＳＴＩ１、ＳＴＩ２によって囲まれた領域で定義されることができ、第３素子分離パターンＳＴＩ３は、これを満たすことができる。第１乃至第４活性パターンＡＣＴ１、ＡＣＴ２、ＡＣＴ３、ＡＣＴ４の配置形態が反復されることによって、第１乃至第３素子分離パターンＳＴＩ１、ＳＴＩ２、ＳＴＩ３の配置形態も、また、これらの間で反復され得る。
【0048】
第１素子分離パターンＳＴＩ１及び第２素子分離パターンＳＴＩ２は、互いに同一な物質を含み得る。一例として、第１素子分離パターンＳＴＩ１及び第２素子分離パターンＳＴＩ２の各々は、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、Ｌａ２Ｏ３、ＡｌＮ、及びＳｉＯＮの中で少なくとも１つを含み得る。第３素子分離パターンＳＴＩ３は、第１素子分離パターンＳＴＩ１及び第２素子分離パターンＳＴＩ２と互いに同一であるか、或いは、他の物質を含み得る。一例として、第３素子分離パターンＳＴＩ３は、ＳｉＯ２及びＳｉＮの中で少なくとも１つを含み得る。第１乃至第３素子分離パターンＳＴＩ１、ＳＴＩ２、ＳＴＩ３の各々は、単一の物質で成される単一膜又は２つ以上の物質を含む複合膜であり得る。一例として、第１乃至第３素子分離パターンＳＴＩ１、ＳＴＩ２、ＳＴＩ３は、境界面なしで、互いに接することができる。他の例として、第１乃至第３素子分離パターンＳＴＩ１、ＳＴＩ２、ＳＴＩ３は、境界面を有し、互いに接することができる。
【0049】
第１素子分離パターンＳＴＩ１及び第２素子分離パターンＳＴＩ２の各々は、隣接する活性パターンＡＣＴの側面から、その内部に向かって突出され得る。一例として、１つの第１素子分離パターンＳＴＩ１と１つの第２素子分離パターンＳＴＩ２が、１つの活性パターンＡＣＴの一側面に隣接するように、各々配置され得る。前記第１素子分離パターンＳＴＩ１及び前記第２素子分離パターンＳＴＩ２の各々は、前記活性パターンＡＣＴの前記一側面から、前記活性パターンＡＣＴの内部に向かって、突出され得る。他の例として、他の第１素子分離パターンＳＴＩ１と他の第２素子分離パターンＳＴＩ２が、前記活性パターンＡＣＴの他の側面に隣接するように、各々配置され得る。前記他の第１素子分離パターンＳＴＩ１と前記他の第２素子分離パターンＳＴＩ２の各々は、前記活性パターンＡＣＴの前記他の側面から、前記活性パターンＡＣＴの内部に向かって、突出され得る。第１方向Ｄ１での第１素子分離パターンＳＴＩ１の長さは、第２素子分離パターンＳＴＩ２の長さより短くてよい。第３素子分離パターンＳＴＩ３は、隣接する活性パターンＡＣＴの内部に向かって、突出されなくてもよい。
【0050】
第１素子分離パターンＳＴＩ１及び第２素子分離パターンＳＴＩ２が、活性パターンＡＣＴの内部に向かって突出されることによって、活性パターンＡＣＴは、外部に向かって突出される突出部を有することができる。これによって、活性パターンＡＣＴの両側面の各々のプロファイルは、凹凸を有することができる。活性パターンＡＣＴの突出部の厚さは、０ｎｍより大きく、５ｎｍ以下であり得る。活性パターンＡＣＴの突出部は、各々シリコンを含み得る。一例として、活性パターンＡＣＴの突出部は、各々単結晶シリコン及びポリシリコンの中で少なくとも１つを含み得る。以下では、上部活性パターンＡＣＴａと下部活性パターンＡＣＴｂでの突出部の特徴を、各々分けて説明する。
【0051】
図３Ａ及び図３Ｂを参照すれば、一対のワードラインＷＬが、１つの活性パターンＡＣＴ（詳細には、１つの活性パターンＡＣＴの上部活性パターンＡＣＴａ）を第４方向Ｄ４に沿って横切ることができる。一例として、１つの活性パターンＡＣＴを、第１ワードラインＷＬ１と第２ワードラインＷＬ２が、横切ることができる。第１ワードラインＷＬ１は、前記活性パターンＡＣＴのセンター活性部ＣＡと第１エッジ活性部ＥＡ１との間で、これらを離隔させ得る。第２ワードラインＷＬ２は、前記活性パターンＡＣＴのセンター活性部ＣＡと第２エッジ活性部ＥＡ２との間で、これらを離隔させることができる。一例として、第１ワードラインＷＬ１は、いずれか１つの第１素子分離パターンＳＴＩ１を横切ることができ、第２ワードラインＷＬ２は、他の第１素子分離パターンＳＴＩ１を横切ることができる。他の例として、第１ワードラインＷＬ１及び第２ワードラインＷＬ２の各々は、第１素子分離パターンＳＴＩ１及び第３素子分離パターンＳＴＩ３を、交互に横切ることができる。
【0052】
センター活性部ＣＡは、センター部ＣＡａ、第１センター突出部ＣＡｂ、及び、第２センター突出部ＣＡｃを含み得る。
【0053】
センター部ＣＡａは、第１ワードラインＷＬ１から第２ワードラインＷＬ２まで、延長され得る。一例として、センター部ＣＡａは、第１ワードラインＷＬ１から第２ワードラインＷＬ２まで、第１方向Ｄ１に沿って、延長され得る。
【0054】
第１センター突出部ＣＡｂは、センター部ＣＡａの一側面から第２方向Ｄ２に、突出され得る。第１センター突出部ＣＡｂは、第１ワードラインＷＬ１から第１方向Ｄ１に沿って、延長され得る。第１センター突出部ＣＡｂは、第２ワードラインＷＬ２から離隔され得る。一例として、第１センター突出部ＣＡｂは、素子分離パターンＳＴＩ（例えば、第１素子分離パターンＳＴＩ１）を介して、第２ワードラインＷＬ２から離隔され得る。
【0055】
第２センター突出部ＣＡｃは、センター部ＣＡａの他側面から第２方向Ｄ２の反対方向に、突出され得る。第２センター突出部ＣＡｃは、第２ワードラインＷＬ２から第１方向Ｄ１の反対方向に沿って、延長され得る。第２センター突出部ＣＡｃは、第１ワードラインＷＬ１から離隔され得る。一例として、第２センター突出部ＣＡｃは、素子分離パターンＳＴＩ（例えば、第１２素子分離パターンＳＴＩ１２）を介して、第１ワードラインＷＬ１から離隔され得る。
【0056】
第１センター突出部及び第２センター突出部ＣＡｂ、ＣＡｃが、各々センター部ＣＡａから各々突出されることによって、センター活性部ＣＡの両側面の各々のプロファイルは、凹凸を有することができる。一例として、センター活性部ＣＡの一側面は、第２ワードラインＷＬ２に隣接する領域で、センター活性部ＣＡの内部に向かってリセスされ得る。他の例として、センター活性部ＣＡの他側面は、第１ワードラインＷＬ１に隣接する領域で、センター活性部ＣＡの内部に向かってリセスされ得る。第１方向Ｄ１でのセンター部ＣＡａの長さは、第１センター突出部ＣＡｂの長さ及び第２センター突出部ＣＡｃの長さより、長くてよい。一例として、センター部ＣＡａ、第１センター突出部ＣＡｂ、及び第２センター突出部ＣＡｃは、境界面なしで、互いに連結され得るが、これに制限されることではない。
【0057】
第１エッジ活性部ＥＡ１は、第１エッジ部Ｅ１ａ、第１ラウンド部Ｅ１ｂ、及び第１エッジ突出部Ｅ１ｃを含み得る。第１エッジ部Ｅ１ａは、第１方向Ｄ１の反対方向に沿って、延長され得る。第１ラウンド部Ｅ１ｂは、第１エッジ部Ｅ１ａの端部を囲むことができる。第１エッジ突出部Ｅ１ｃは、第１エッジ部Ｅ１ａの一側面から突出され得る。第１エッジ突出部Ｅ１ｃは、第１エッジ部Ｅ１ａの一側面上で、第１方向Ｄ１の反対方向に沿って延長され得る。素子分離パターンＳＴＩが、第１ラウンド部Ｅ１ｂと第１ワードラインＷＬ１との間、及び、第１ラウンド部Ｅ１ｂと第１エッジ突出部Ｅ１ｃとの間に介在され得る。一例として、第１素子分離パターンＳＴＩ１が、第１ラウンド部Ｅ１ｂと第１ワードラインＷＬ１との間に介在されてよく、第２素子分離パターンＳＴＩ２が、第１ラウンド部Ｅ１ｂと第１エッジ突出部Ｅ１ｃとの間に介在され得る。第１エッジ部Ｅ１ａ、第１ラウンド部Ｅ１ｂ、及び第１エッジ突出部Ｅ１ｃは、境界面なしで、互いに連結され得るが、これに制限されることではない。
【0058】
第２エッジ活性部ＥＡ２は、第２エッジ部Ｅ２ａ、第２ラウンド部Ｅ２ｂ、及び第２エッジ突出部Ｅ２ｃを含み得る。第２エッジ部Ｅ２ａは、第１方向Ｄ１に沿って延長され得る。第２ラウンド部Ｅ２ｂは、第２エッジ部Ｅ２ａの端部を囲むことができる。第２エッジ突出部Ｅ２ｃは、第２エッジ部Ｅ２ａの一側面から突出され得る。第２エッジ突出部Ｅ２ｃは、第２エッジ部Ｅ２ａの一側面上で、第１方向Ｄ１に沿って延長され得る。素子分離パターンＳＴＩが、第２ラウンド部Ｅ２ｂと第２ワードラインＷＬ２との間、及び、第２ラウンド部Ｅ２ｂと第２エッジ突出部Ｅ２ｃとの間に介在され得る。一例として、第１素子分離パターンＳＴＩ１が、第２ラウンド部Ｅ２ｂと第２ワードラインＷＬ２との間に介在されてよく、第２素子分離パターンＳＴＩ２が、第２ラウンド部Ｅ２ｂと第２エッジ突出部Ｅ２ｃとの間に介在され得る。第２エッジ部Ｅ２ａ、第２ラウンド部Ｅ２ｂ、及び第２エッジ突出部Ｅ２ｃは、境界面なしで、互いに連結され得るが、これに制限されることではない。
【0059】
図４Ａ及び図４Ｂを参照すれば、下部活性パターンＡＣＴｂは、ワードラインＷＬに関連された説明を除く、図３Ａ及び図３Ｂを参照して説明した、上部活性パターンＡＣＴａの特徴と同一／類似であり得る。但し、上部活性パターンＡＣＴａとは異なり、下部活性パターンＡＣＴｂは、第１ミドル活性部ＭＡ１及び第２ミドル活性部ＭＡ２を、さらに含み得る。
【0060】
第１ミドル活性部ＭＡ１は、センター活性部ＣＡと第１エッジ活性部ＥＡ１との間でこ、れらを連結させることができる。第１ミドル活性部ＭＡ１は、第１ワードラインＷＬ１の下に位置し得る。第１ミドル活性部ＭＡ１は、第１ミドル部Ｍ１ａ、及び、第１ミドル部Ｍ１ａの一側から突出された第１ミドル突出部Ｍ１ｂを含み得る。第１ミドル部Ｍ１ａは、センター部ＣＡａと第１エッジ部Ｅ１ａとを連結させることができる。第１ミドル突出部Ｍ１ｂは、第１センター突出部ＣＡｂと第１エッジ突出部Ｅ１ｃとを連結させることができる。
【0061】
第２ミドル活性部ＭＡ２は、センター活性部ＣＡと第２エッジ活性部ＥＡ２との間で、これらを連結させることができる。第２ミドル活性部ＭＡ２は、第２ワードラインＷＬ２の下に位置し得る。第２ミドル活性部ＭＡ２は、第２ミドル部Ｍ２ａ、及び、第２ミドル部Ｍ２ａの一側から突出された第２ミドル突出部Ｍ２ｂを含み得る。第２ミドル部Ｍ２ａは、センター部ＣＡａと第２エッジ部Ｅ２ａとを連結させることができる。第２ミドル突出部Ｍ２ｂは、第２センター突出部ＣＡｃと第２エッジ突出部Ｅ２ｃとを連結させることができる。
【0062】
再び図２Ａ乃至図４Ｂを参照すれば、活性パターンＡＣＴの突出部は、第３素子分離パターンＳＴＩ３に向かって突出されてよく、第１素子分離パターンＳＴＩ１及び第２素子分離パターンＳＴＩ２に向かって突出されなくともよい。言い換えれば、活性パターンＡＣＴの突出部は、広いトレンチ領域ＡＴ３に提供されてよく、狭いトレンチ領域ＡＴ１、ＡＴ２に提供されなくともよい。これによって、第４方向Ｄ４に沿って切断した断面から、素子分離パターンＳＴＩの幅は、位置に応じて異なってよい。一例として、断面の観点で、第４方向Ｄ４での第３素子分離パターンＳＴＩ３の幅Ｗ１は、第２素子分離パターンＳＴＩ２の幅Ｗ２より小さいが、これに制限されることはない（図２Ｂ参照）。
【0063】
平面視において、第２方向Ｄ２での活性パターンＡＣＴの幅は、突出部によって位置に応じて異なり得る。一例として、第２方向Ｄ２でのセンター活性部ＣＡの最大幅Ｗ３は、第１エッジ活性部ＥＡ１の最大幅Ｗ４及び第２エッジ活性部ＥＡ２の最大幅Ｗ５より大きくてよい。
【0064】
本発明の概念によれば、活性パターンＡＣＴの突出部が、広いトレンチ領域ＡＴ３に提供され得る。したがって、ビットラインコンタクトＤＣが、活性パターンＡＣＴのセンター活性部ＣＡに、ストレージノードコンタクトＢＣが、活性パターンＡＣＴの第１エッジ活性部ＥＡ１又は第２エッジ活性部ＥＡ２に、容易に連結され得る。その結果、半導体装置の電気的特性及び信頼性が向上され得る。
【0065】
【0066】
【0067】
図５を参照すれば、ワードラインＷＬの最下面が狭いトレンチ領域ＡＴ１、ＡＴ２内に提供され得る。ワードラインＷＬが、狭いトレンチ領域ＡＴ１、ＡＴ２内で深く提供されてよく、ワードラインＷＬと活性パターンＡＣＴとの間のフィン（Ｆｉｎ）構造が、効率的に形成され得る。言い換えれば、ワードラインＷＬが囲む活性パターンＡＣＴの面積が増大され得る。その結果、半導体装置の電気的特性及び信頼性が向上され得る。
【0068】
図６は、本発明の一部の実施形態による半導体装置を示す図面であって、図１のＢ－Ｂ’に対応する断面図である。図７Ａは、図１のＰ１領域に対応する図面であって、図２Ａの第１レベルより低いレベルでの拡大図である。図７Ｂは、図７Ａの活性パターンを拡大した拡大図である。
【0069】
図６、図７Ａ、及び図７Ｂを参照すれば、活性パターンＡＣＴの突出部の最下面が、第２レベルＬＶ２に位置し得る。一例として、前記第１センター突出部ＣＡｂの最下面及び前記第２センター突出部ＣＡｃの最下面が、第２レベルＬＶ２に位置し得る。第２レベルＬＶ２は、第１レベルＬＶ１より高いレベルであり得る。したがって、活性パターンＡＣＴの突出部は、第１レベルＬＶ１より高いレベルに位置し得る。
【0070】
第２レベルＬＶ２の下で、活性パターンＡＣＴは、突出部を含まないことがあり得る。一例として、第１レベルＬＶ１の下で、下部活性パターンＡＣＴｂ、は突出部を含まないことがあり得る。したがって、第２レベルＬＶ２の下で、活性パターンＡＣＴの両側面の各々は、直線形のプロファイルを有することができる。一例として、第１レベルＬＶ１の下で、下部活性パターンＡＣＴｂの両側面の各々は、直線形のプロファイルを有することができる。
【0071】
第２レベルＬＶ２の下で、素子分離パターンＳＴＩは、活性パターンＡＣＴに向かって突出されなくともよい。一例として、第１素子分離パターンＳＴＩ１及び第２素子分離パターンＳＴＩ２は、隣接する活性パターンＡＣＴの上部活性パターンＡＣＴａの内部に向かって突出されてよく、下部活性パターンＡＣＴｂの内部に向かって突出されなくともよい。
【0072】
第３素子分離パターンＳＴＩ３は、第２レベルＬＶ２を基準に、上部第３素子分離パターンＳ３ａと、下部第３素子分離パターンＳ３ｂとに区分され得る。断面の観点で、第３方向Ｄ３に沿って移動していくことにつれて、第３素子分離パターンＳＴＩ３の側面は、不連続的なプロファイルを有し得る。一例として、第３素子分離パターンＳＴＩ３の側面は、上部第３素子分離パターンＳ３ａと下部第３素子分離パターンＳ３ｂとの間で、不連続的なプロファイルを有し得る。したがって、第３素子分離パターンＳＴＩ３の幅（例えば、第４方向Ｄ４での幅）も、また、上部第３素子分離パターンＳ３ａと下部第３素子分離パターンＳ３ｂとの間で不連続的に変わり得る。
【0073】
断面の観点で、第３方向Ｄ３に沿って移動していくことにつれて、センター活性部ＣＡの側面は、不連続的なプロファイルを有し得る。一例として、センター活性部ＣＡの両側面の各々は、第２レベルＬＶ２の各々上部活性パターンＡＣＴａと下部活性パターンＡＣＴｂとの間で、不連続的なプロファイルを有することができる。したがって、センター活性部ＣＡの幅（例えば、第４方向Ｄ４での幅）も、また、上部活性パターンＡＣＴａと下部活性パターンＡＣＴｂとの間の第２レベルＬＶ２で、不連続的に変わり得る。
【0074】
断面の観点で、第３方向Ｄ３に沿って移動していくことにつれて、第１エッジ活性部ＥＡ１の一側面及び第２エッジ活性部ＥＡ２の一側面は、各々不連続的なプロファイルを有することができる。一例として、第１エッジ活性部ＥＡ１の一側面及び第２エッジ活性部ＥＡ２の一側面は、上部活性パターンＡＣＴａと下部活性パターンＡＣＴｂとの間の第２レベルＬＶ２で、不連続的なプロファイルを有し得る。したがって、第１エッジ活性部ＥＡ１及び第２エッジ活性部ＥＡ２各々の幅（例えば、第４方向Ｄ４での幅）も、また、上部活性パターンＡＣＴａと下部活性パターンＡＣＴｂとの間の第２レベルＬＶ２で、不連続的に変わり得る。
【0075】
以下では、図８乃至図２６Ｂを参照して、本発明の一部の実施形態による半導体装置の製造方法に対して説明する。説明の簡易化のために、前述した内容と重複する内容の説明は省略し、前述した内容との相違点を主に説明する。
【0076】
図８乃至図１９Ｂは、本発明の一部の実施形態による半導体装置の製造方法を示す図面である。より詳しくは、図８、図１０、図１２、図１４、図１６、及び図１８は、本発明の一部の実施形態による半導体装置の製造方法を示す平面図である。図９Ａ、図１１Ａ、図１３Ａ、図１５Ａ、図１７Ａ、及び図１９Ａは、各々図８、図１０、図１２、図１４、図１６、及び図１８のＡ－Ａ’線に対応する断面図である。図９Ｂ、図１１Ｂ、図１３Ｂ、図１５Ｂ、図１７Ｂ、及び図１９Ｂは、各々図８、図１０、図１２、図１４、図１６、及び図１８のＢ－Ｂ’線に対応する断面図である。以下では、図８乃至図１９Ｂを参照して、図１乃至図４Ｂに対応する半導体装置の製造方法に関して説明する。
【0077】
図８乃至図９Ｂを参照すれば、基板１００が準備され得る。基板１００に対する除去工程が進行されてよく、これを通じて、活性パターンＡＣＴ及び活性トレンチ領域ＡＴが形成され得る。活性トレンチ領域ＡＴは、第１狭いトレンチ領域ＡＴ１、第２狭いトレンチ領域ＡＴ２、及び、広いトレンチ領域ＡＴ３を含み得る。第１狭いトレンチ領域及び第２狭いトレンチ領域ＡＴ１、ＡＴ２は、相対的に、近くに隣接する活性パターンＡＣＴの間に形成されてよく、広いトレンチ領域ＡＴ３は、相対的に遠く隣接する活性パターンＡＣＴの間に形成され得る。一例として、第１狭いトレンチ領域及び第２狭いトレンチ領域ＡＴ１、ＡＴ２の各々の深さは、広いトレンチ領域ＡＴ３の深さと互いに異なり得るが、これに制限されない。
【0078】
前記除去工程は、露光工程を利用して、基板１００上にマスクパターンを形成すること、及び、前記マスクパターンを蝕刻マスクとして利用して、基板１００を蝕刻することを含み得る。一例として、前記露光工程及び前記蝕刻工程は、交互に複数回反復され得る。一例として、前記露光工程は、極紫外線（ＥＵＶ、Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を利用した露光工程であり得る。
【0079】
図１０乃至図１１Ｂを参照すれば、犠牲膜ＳＬが、基板１００の前面上に形成され得る。犠牲膜ＳＬは、活性トレンチ領域ＡＴの内部を覆うことができる。一例として、犠牲膜ＳＬは、第１狭いトレンチ領域及び第２狭いトレンチ領域ＡＴ１、ＡＴ２の内部を完全に満たすことができる。一例として、犠牲膜ＳＬは、広いトレンチ領域ＡＴ３の内壁をコンフォーマルに覆うことができる。一例として、犠牲膜ＳＬは、活性パターンＡＣＴの上面を、さらに覆うことができる。
【0080】
犠牲膜ＳＬを形成することは、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、又は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）工程を遂行することを含み得る。犠牲膜ＳＬは、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、Ｌａ２Ｏ３、ＡｌＮ、及びＳｉＯＮの中で少なくとも１つを含み得る。
【0081】
犠牲膜ＳＬの前記形成工程を通じて、第１犠牲リセス領域ＳＲ１が形成され得る。第１犠牲リセス領域ＳＲ１は、犠牲膜ＳＬによって囲まれるリセス領域として定義され得る。一例として、第１犠牲リセス領域ＳＲ１は、広いトレンチ領域ＡＴ３内で犠牲膜ＳＬによって囲まれた領域であり得る。第１犠牲リセス領域ＳＲ１は、複数に提供され得る。一例として、第１犠牲リセス領域ＳＲ１は、広いトレンチ領域ＡＴ３の内に各々形成され得る。
【0082】
図１２乃至図１３Ｂを参照すれば、犠牲膜ＳＬに対する除去工程が遂行され得る。前記除去工程は、犠牲膜ＳＬに対して湿式蝕刻工程を遂行することを含み得る。前記湿式蝕刻工程を通じて、活性パターンＡＣＴの上面上の犠牲膜ＳＬが除去され得る。さらに、蝕刻液が第１犠牲リセス領域ＳＲ１内に浸透することによって、第１犠牲リセス領域ＳＲ１を囲む犠牲膜ＳＬが、さらに除去され得る。言い換えれば、犠牲膜ＳＬが、広いトレンチ領域ＡＴ３内で除去されてよく。広いトレンチ領域ＡＴ３の内壁を構成する活性パターンＡＣＴの一部が、外部に露出され得る。
【0083】
前記除去工程が進行されても、犠牲膜ＳＬの一部が、第１及び第２狭いトレンチ領域ＡＴ１、ＡＴ２内に残り得る。より詳しくは、蝕刻液が、相対的に狭い幅を有する第１及び第２狭いトレンチ領域ＡＴ１、ＡＴ２の内部に十分に浸透できず、したがって、第１狭いトレンチ領域及び第２狭いトレンチ領域ＡＴ１、ＡＴ２内の犠牲膜ＳＬは、除去されなくともよい。第１狭いトレンチ領域ＡＴ１内で残りの犠牲膜ＳＬは、第１素子分離パターンＳＴＩ１を構成することができる。第２狭いトレンチ領域ＡＴ２内で残りの犠牲膜ＳＬは、第２素子分離パターンＳＴＩ２を構成することができる。
【0084】
図１４乃至図１５Ｂを参照すれば、活性パターンＡＣＴの突出部が形成され得る。活性パターンＡＣＴの突出部は、広いトレンチ領域ＡＴ３の内で露出された活性パターンＡＣＴの上に形成され得る。一例として、活性パターンＡＣＴの突出部を形成することは、広いトレンチ領域ＡＴ３の内の露出された活性パターンＡＣＴ上で、選択的エピタキシャル成長（ＳＥＧ、Ｓｅｌｅｃｔｉｖｅ Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ）工程を遂行することを含み得る。他の例として、活性パターンＡＣＴの突出部を形成することは、基板１００の前面をコンフォーマルに覆うようにシリコン膜を蒸着すること、及び、前記シリコン膜を第１素子分離パターンＳＴＩ１及び第２素子分離パターンＳＴＩ２上で除去することを含み得る。但し、これに制限されるものではなく、様々な方法を通じて、活性パターンＡＣＴの突出部は、広いトレンチ領域ＡＴ３の内で、露出された活性パターンＡＣＴの上に形成され得る。
【0085】
図１６乃至図１７Ｂを参照すれば、第３素子分離パターンＳＴＩ３が、広いトレンチ領域ＡＴ３の内に形成され得る。一例として、第３素子分離パターンＳＴＩ３は、広いトレンチ領域ＡＴ３の内部を満たすように形成され得る。一例として、第３素子分離パターンＳＴＩ３を形成することは、活性パターンＡＣＴの前記突出部の一部を酸化させることを含み得るが、これに制限されるものではない。他の例として、第３素子分離パターンＳＴＩ３を形成することは、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、又は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）工程を遂行することを、さらに含み得る。
【0086】
ワードラインＷＬが、活性パターンＡＣＴ及び素子分離パターンＳＴＩ（例えば、第１及び第３素子分離パターンＳＴＩ１、ＳＴＩ３）を横切るように形成され得る。ワードラインＷＬを形成することは、活性パターンＡＣＴ及び素子分離パターンＳＴＩ上にマスクパターンを形成すること、マスクパターンを利用して異方性蝕刻工程を遂行してワードライントレンチを形成すること、及び、ワードライントレンチをワードラインＷＬで満たすことを含み得る。複数のワードラインＷＬは、活性パターンＡＣＴ内で第４方向Ｄ４に沿って、各々延長されてよく、第５方向Ｄ５に、互いに離隔され得る。ワードラインＷＬを満たすことは、一例として、ワードライントレンチの内面上にゲート誘電パターンＧＩをコンフォーマルに蒸着させること、ワードライントレンチの内部を導電膜に満たすこと、導電膜に対するエッチバック及び／又は研磨工程を通じてゲート電極ＧＥを形成すること、及び、ゲート電極ＧＥ上にワードライントレンチの残部を満たすゲートキャッピングパターンＧＣを形成すること、を含み得る。
【0087】
図１８乃至図１９Ｂを参照すれば、活性パターンＡＣＴ及び素子分離パターンＳＴＩを覆うバッファ膜（図示せず）、及び、ポリシリコン膜（図示せず）が形成されてよく、活性パターンＡＣＴ及び素子分離パターンＳＴＩの各々の上に、第１リセス領域ＲＳ１が形成され得る。第１リセス領域ＲＳ１を形成する時に、バッファ膜及びポリシリコン膜が一部除去されることによって、バッファパターン２１０及びポリシリコンパターン３１０が形成され得る。
【0088】
ビットラインコンタクトＤＣ、第１オーミックパターン３２０、ビットラインＢＬ、及びビットラインキャッピングパターン３５０が、第１リセス領域ＲＳ１上に形成され得る。ビットラインコンタクトＤＣ、第１オーミックパターン３２０、ビットラインＢＬ、及びビットラインキャッピングパターン３５０を形成することは、第１リセス領域ＲＳ１を満たすビットラインコンタクト膜（図示せず）を形成すること、ビットラインコンタクト膜上に第１オーミック膜（図示せず）、ビットライン膜（図示せず）、及び、ビットラインキャッピング膜（図示せず）を順に形成すること、並びに、ビットラインコンタクト膜、第１オーミックバリアー膜、ビットライン膜、及び、ビットラインキャッピング膜を蝕刻して、ビットラインコンタクトＤＣ、第１オーミックパターン３２０、ビットラインＢＬ、及び、ビットラインキャッピングパターン３５０を形成すること、を含み得る。この時、ポリシリコンパターン３１０の一部が、さらに蝕刻され得る。この過程で、第１リセス領域ＲＳ１の一部が、再び外部に露出され得る。第１バリアーパターン（図示せず）が、ビットラインＢＬの形成過程で、ビットラインＢＬとビットラインコンタクトＤＣとの間、及び、ビットラインＢＬとポリシリコンパターン３１０との間にさらに形成され得る。
【0089】
再び図１乃至図２Ｂを参照すれば、埋め込み絶縁パターン２５０が形成されて、第１リセス領域ＲＳ１の残部を満たすことができる。ビットラインスペーサー３６０が、ビットラインＢＬの側面及びビットラインキャッピングパターン３５０の側面を覆うように形成され得る。ビットラインスペーサー３６０を形成することは、ビットラインＢＬの側面及びビットラインキャッピングパターン３５０をコンフォーマルに覆う第１スペーサー３６２、第２スペーサー３６４、及び、第３スペーサー３６６を順に形成すること、を含み得る。
【0090】
ストレージノードコンタクトＢＣ及びフェンスパターンＦＮが、隣接するビットラインＢＬの間に形成され得る。ストレージノードコンタクトＢＣ及びフェンスパターンＦＮは、第５方向Ｄ５に沿って、互いに交互に配列され得る。ストレージノードコンタクトＢＣを形成する前に、活性パターンＡＣＴの第１エッジ活性部及び第２エッジ活性部ＥＡ１、ＥＡ２の各々の上に、第２リセス領域ＲＳ２が形成され得る。ストレージノードコンタクトＢＣの各々は、第２リセス領域ＲＳ２を満たすことができ、第２リセス領域ＲＳ２で、対応する第１エッジ活性部ＥＡ１又は対応する第２エッジ活性部ＥＡ２の中でいずれか１つに、電気的に連結され得る。フェンスパターンＦＮは、ワードラインＷＬと垂直に重畳されるように、形成され得る。一例として、ストレージノードコンタクトＢＣが、先に形成され、これらの間に、フェンスパターンＦＮが形成され得る。他の例として、フェンスパターンＦＮが、先に形成され、これらの間に、ストレージノードコンタクトＢＣが形成され得る。
【0091】
ストレージノードコンタクトＢＣが形成される過程で、ビットラインスペーサー３６０の上部の中で、一部が除去され得る。したがって、キャッピングスペーサー３７０は、ビットラインスペーサー３６０が除去された位置に、さらに形成され得る。その後、第２バリアーパターン４１０が、ビットラインスペーサー３６０、キャッピングスペーサー３７０、及び、ストレージノードコンタクトＢＣをコンフォーマルに覆うように形成され得る。
【0092】
ランディングパッドＬＰが、ストレージノードコンタクトＢＣ上に形成され得る。ランディングパッドＬＰを形成することは、ストレージノードコンタクトＢＣの上面を覆うランディングパッド膜（図示せず）及びマスクパターン（図示せず）を順に形成すること、及び、マスクパターンを蝕刻マスクとして利用した異方性蝕刻を通じて、ランディングパッド膜を、複数のランディングパッドＬＰに分離することを含み得る。蝕刻工程を通じて、第２バリアーパターン４１０の一部、ビットラインスペーサー３６０の一部、及び、ビットラインキャッピングパターン３５０一部が、さらに蝕刻されてよく、これらが、外部に露出され得る。ランディングパッドＬＰの上部は、ストレージノードコンタクトＢＣから第４方向Ｄ４にシフトされ得る。
【0093】
一部の実施形態によれば、ランディングパッド膜の蝕刻工程を通じて、第２スペーサー３６４が露出され得る。第２スペーサー３６４の露出された部分を通じて、第２スペーサー３６４に対する蝕刻工程が、さらに遂行されてよく、最終的に、第２スペーサー３６４は、エアギャップ（ａｉｒ ｇａｐ）を含み得る。但し、本発明は、これに制限されない。
【0094】
その後、充填パターン４４０が、露出された部分を覆いランディングパッドＬＰの各々を囲むように形成されてよく、データ格納パターンＤＳＰが、ランディングパッドＬＰの各々の上に形成され得る。
【0095】
本発明の概念によれば、活性パターンＡＣＴの突出部が、第１狭いトレンチ領域及び第２狭いトレンチ領域ＡＴ１、ＡＴ２に提供されなくてもよい。したがって、活性パターンＡＣＴの突出部が形成されることによって、活性パターンＡＣＴに加えられるストレスを減少することができ、前記ストレスによる活性パターンＡＣＴの歪み（ｂｅｎｄｉｎｇ）のような工程不良が、防止され得る。結果的に、半導体装置の生産性が向上され得る。
【0096】
また、一部の実施形態によれば、活性パターンＡＣＴの突出部の中で、一部はポリシリコンを含み得る。活性パターンＡＣＴがポリシリコンを含む場合、多結晶性による漏洩電流が増加し得る。本発明の概念によれば、局部的な領域で活性パターンＡＣＴの突出部を形成することによって、ポリシリコンによる漏洩電流を最小化することができる。その結果、半導体装置の電気的特性及び信頼性が向上され得る。
【0097】
【0098】
図２０を参照すれば、図１７Ａを参照して説明したワードラインＷＬを形成する時に、ワードラインＷＬの最下面が、狭いトレンチ領域ＡＴ１、ＡＴ２内に形成され得る。活性パターンＡＣＴの突出部が、狭いトレンチ領域ＡＴ１、ＡＴ２の内に形成されない可能性があり、これによって、狭いトレンチ領域ＡＴ１、ＡＴ２の幅が、一定水準以上に確保され得る。したがって、ワードライントレンチの形成する時、狭いトレンチ領域ＡＴ１、ＡＴ２内に異方性蝕刻工程が効果的に進行され得る。結果的に、ワードライントレンチが、狭いトレンチ領域ＡＴ１、ＡＴ２内で深く形成されてよく、ワードラインＷＬの最下面が、狭いトレンチ領域ＡＴ１、ＡＴ２内に形成され得る。
【0099】
その後、先に説明した半導体装置の製造方法を利用して、図５を参照して説明した半導体装置が、形成され得る。
【0100】
図２１乃至図２６Ｂは、本発明の一部の実施形態による半導体装置の製造方法を示す図面である。より詳しくは、図２１、図２３、及び図２５は、本発明の一部の実施形態による半導体装置の製造方法を示す平面図である。図２２Ａ、図２４Ａ、及び図２６Ａは、各々図２１、図２３、及び図２５のＡ－Ａ’線に対応する断面図である。図２２Ｂ、図２４Ｂ、及び図２６Ｂは、各々図２１、図２３、及び図２５のＢ－Ｂ’線に対応する断面図である。以下では、図２１乃至図２６Ｂを参照して、図６乃至図７Ｂに対応する半導体装置の製造方法に関して説明する。
【0101】
図２１乃至図２２Ｂを参照すれば、図１０乃至図１１Ｂとは異なり、犠牲膜ＳＬが、広いトレンチ領域ＡＴ３の内部を完全に満たすことができる。狭いトレンチ領域ＡＴ１、ＡＴ２の内部は、広いトレンチ領域ＡＴ３より先に満たされ得る。これによって、広いトレンチ領域ＡＴ３が満たされる間に、犠牲膜ＳＬは、活性パターンＡＣＴ及び狭いトレンチ領域ＡＴ１、ＡＴ２上を、相対的に厚く覆うことができる。結果的に、第２犠牲リセス領域ＳＲ２が広いトレンチ領域ＡＴ３の上に形成され得る。第２犠牲リセス領域ＳＲ２は、活性パターンＡＣＴ及び狭いトレンチ領域ＡＴ１、ＡＴ２上の犠牲膜ＳＬによって囲まれた領域であり得る。
【0102】
【0103】
犠牲膜ＳＬの上部を除去することは、一例として、犠牲膜ＳＬに対するエッチバック（Ｅｔｃｈ－ｂａｃｋ）工程を遂行することを含み得る。犠牲膜ＳＬの上部を除去することによって、第２犠牲リセス領域ＳＲ２が、下に（例えば、広いトレンチ領域ＡＴ３の内部に）下降することができる。犠牲膜ＳＬの上部を除去した後にも、犠牲膜ＳＬは、広いトレンチ領域ＡＴ３の下部に残り得る。
【0104】
犠牲膜ＳＬに対する湿式蝕刻工程を通じて、蝕刻液が、第２犠牲リセス領域ＳＲ２内に浸透することができ、第２犠牲リセス領域ＳＲ２を囲む犠牲膜ＳＬが、除去され得る。これを通じて、広いトレンチ領域ＡＴ３の内壁を構成する活性パターンＡＣＴの一部が、外部に露出され得る。一例として、広いトレンチ領域ＡＴ３の内壁を構成する活性パターンＡＣＴの上部が、外部に露出され得る。前記湿式蝕刻工程の後にも、犠牲膜ＳＬは、広いトレンチ領域ＡＴ３の下部に残り得る。広いトレンチ領域ＡＴ３で残りの犠牲膜ＳＬは、下部第３素子分離パターンＳ３ｂを構成することができる。
【0105】
前記除去工程が進行されても、犠牲膜ＳＬは、第１狭いトレンチ領域及び第２狭いトレンチ領域ＡＴ１、ＡＴ２内に残り得る。一例として、前記除去工程が進行されても、犠牲膜ＳＬは、第１狭いトレンチ領域及び第２狭いトレンチ領域ＡＴ１、ＡＴ２の内部を完全に満たすことができる。第１狭いトレンチ領域ＡＴ１内で残りの犠牲膜ＳＬは、第１素子分離パターンＳＴＩ１を構成することができる。第２狭いトレンチ領域ＡＴ２内で残りの犠牲膜ＳＬは、第２素子分離パターンＳＴＩ２を構成することができる。
【0106】
図２５乃至図２６Ｂを参照すれば、活性パターンＡＣＴの突出部が形成され得る。活性パターンＡＣＴの突出部は、広いトレンチ領域ＡＴ３の内で露出された活性パターンＡＣＴの上に形成され得る。一例として、活性パターンＡＣＴの突出部は、広いトレンチ領域ＡＴ３の内で露出された活性パターンＡＣＴの上部上に形成され得る。活性パターンＡＣＴの突出部が形成されることによって、センター活性部ＣＡの両側面、第１エッジ活性部ＥＡ１の一側面、及び、第２エッジ活性部ＥＡ２の一側面は、各々不連続的なプロファイルを有することができる。
【0107】
再び図６乃至図７Ｂを参照すれば、第３素子分離パターンＳＴＩ３が、広いトレンチ領域ＡＴ３の内に形成され得る。第３素子分離パターンＳＴＩ３を形成することは、上部第３素子分離パターンＳ３ａを広いトレンチ領域ＡＴ３の上部に形成することを含み得る。第３素子分離パターンＳＴＩ３は、上部第３素子分離パターンＳ３ａ及び下部第３素子分離パターンＳ３ｂを含み得る。
【0108】
【符号の説明】
【0109】
ＡＣＴ 活性パターン
ＣＡ センター活性部
ＭＡ１、ＭＡ２ 第１ミドル活性部、第２ミドル活性部
ＥＡ１、ＥＡ２第１エッジ活性部、第２エッジ活性部
ＳＴＩ 素子分離パターン
ＷＬ ワードライン
ＡＴ１、ＡＴ２ 第１狭いトレンチ領域、第２狭いトレンチ領域
ＡＴ３ 広いトレンチ領域
ＣＡ センター活性部
ＭＡ１、ＭＡ２ 第１ミドル活性部、第２ミドル活性部
ＥＡ１、ＥＡ２第１エッジ活性部、第２エッジ活性部
ＳＴＩ 素子分離パターン
ＷＬ ワードライン
ＡＴ１、ＡＴ２ 第１狭いトレンチ領域、第２狭いトレンチ領域
ＡＴ３ 広いトレンチ領域
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5】
【図6】
【図7A】
【図7B】
【図8】
【図9A】
【図9B】
【図10】
【図11A】
【図11B】
【図12】
【図13A】
【図13B】
【図14】
【図15A】
【図15B】
【図16】
【図17A】
【図17B】
【図18】
【図19A】
【図19B】
【図20】
【図21】
【図22A】
【図22B】
【図23】
【図24A】
【図24B】
【図25】
【図26A】
【図26B】