▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024102824
(43)【公開日】2024-07-31
(54)【発明の名称】積層型電子部品
(51)【国際特許分類】
H01G 4/30 20060101AFI20240724BHJP
【ＦＩ】
H01G4/30 516
H01G4/30 201D
【審査請求】有
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023221251
(22)【出願日】2023-12-27
(31)【優先権主張番号】10-2023-0008272
(32)【優先日】2023-01-19
(33)【優先権主張国・地域又は機関】KR
(31)【優先権主張番号】10-2023-0015116
(32)【優先日】2023-02-03
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】キム、ジュン オー
(72)【発明者】
【氏名】リー、スン フワン
(72)【発明者】
【氏名】クワク、ノ ジュン
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC09
5E082AA01
5E082AB03
5E082EE23
5E082FF05
5E082FG26
5E082GG10
(57)【要約】
【課題】信頼性に優れ、静電容量が向上し、高温負荷の寿命に優れ、内部電極凝集現象及び内部電極切れ現象を抑制し、用量及び結晶粒大きさの散布を改善し、絶縁抵抗の散布を改善する。
【解決手段】
本発明の一実施形態による積層型電子部品は、複数の誘電体層、及び上記誘電体層と第１方向に交互に配置される複数の内部電極を含む本体と、上記本体に配置される外部電極と、を含み、上記複数の内部電極はＮｉ及びＩｎを含み、上記複数の内部電極のうち一つ以上は、上記誘電体層との界面から１０ｎｍ離隔した地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が７０％以上であり、上記第１方向の中央部の地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が３５％以下であることができる。
【選択図】図６
【解決手段】
本発明の一実施形態による積層型電子部品は、複数の誘電体層、及び上記誘電体層と第１方向に交互に配置される複数の内部電極を含む本体と、上記本体に配置される外部電極と、を含み、上記複数の内部電極はＮｉ及びＩｎを含み、上記複数の内部電極のうち一つ以上は、上記誘電体層との界面から１０ｎｍ離隔した地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が７０％以上であり、上記第１方向の中央部の地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が３５％以下であることができる。
【選択図】図６
【特許請求の範囲】
【請求項1】
複数の誘電体層、及び前記複数の誘電体層と第１方向に交互に配置される複数の内部電極を含む本体と、
前記本体に配置される外部電極と、を含み、
前記複数の内部電極はＮｉ及びＩｎを含み、
前記複数の内部電極のうち一つ以上は、
前記誘電体層との界面から１０ｎｍ離隔した地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が７０％以上であり、前記第１方向の中央部の地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が３５％以下である、積層型電子部品。
前記本体に配置される外部電極と、を含み、
前記複数の内部電極はＮｉ及びＩｎを含み、
前記複数の内部電極のうち一つ以上は、
前記誘電体層との界面から１０ｎｍ離隔した地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が７０％以上であり、前記第１方向の中央部の地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が３５％以下である、積層型電子部品。
【請求項2】
前記複数の内部電極のうち一つ以上は、
前記誘電体層との界面から１０ｎｍ離隔した地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が７０％以上９０％以下であり、前記第１方向の中央領域のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が２０％以上３５％以下である、請求項１に記載の積層型電子部品。
前記誘電体層との界面から１０ｎｍ離隔した地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が７０％以上９０％以下であり、前記第１方向の中央領域のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が２０％以上３５％以下である、請求項１に記載の積層型電子部品。
【請求項3】
前記複数の内部電極のうち一つ以上は、
前記誘電体層との界面から２ｎｍ離隔した地点のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値をＸ、前記誘電体層との界面から１０ｎｍ離隔した地点のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値をＹとするとき、Ｘ－Ｙは０．００４１以上である、請求項１に記載の積層型電子部品。
前記誘電体層との界面から２ｎｍ離隔した地点のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値をＸ、前記誘電体層との界面から１０ｎｍ離隔した地点のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値をＹとするとき、Ｘ－Ｙは０．００４１以上である、請求項１に記載の積層型電子部品。
【請求項4】
前記Ｘは０．０１３９以下である、請求項３に記載の積層型電子部品。
【請求項5】
前記Ｘは０．００４６以上０．０１３９以下であり、
前記Ｙは０．０００５以上０．００４１以下である、請求項４に記載の積層型電子部品。
前記Ｙは０．０００５以上０．００４１以下である、請求項４に記載の積層型電子部品。
【請求項6】
前記本体は、前記第１方向に向かい合う第１面及び第２面、前記第１面及び前記第２面と連結され、第２方向に向かい合う第３面及び第４面、前記第１面～前記第４面と連結され、第３方向に向かい合う第５面及び第６面を含み、
前記複数の内部電極を含む容量形成部、及び前記容量形成部の第１方向の両端面上に配置されるカバー部、及び前記容量形成部の第３方向の両端面上に配置されるマージン部を含む、請求項１に記載の積層型電子部品。
前記複数の内部電極を含む容量形成部、及び前記容量形成部の第１方向の両端面上に配置されるカバー部、及び前記容量形成部の第３方向の両端面上に配置されるマージン部を含む、請求項１に記載の積層型電子部品。
【請求項7】
前記カバー部に含まれた誘電体結晶粒の平均粒径をＧｃ、
前記容量形成部の誘電体層に含まれた誘電体結晶粒の平均粒径をＧａ、
前記マージン部に含まれた誘電体結晶粒の平均粒径をＧｍとするとき、
１＜Ｇｃ／Ｇａ及び１＜Ｇｍ／Ｇａを満たす、請求項６に記載の積層型電子部品。
前記容量形成部の誘電体層に含まれた誘電体結晶粒の平均粒径をＧａ、
前記マージン部に含まれた誘電体結晶粒の平均粒径をＧｍとするとき、
１＜Ｇｃ／Ｇａ及び１＜Ｇｍ／Ｇａを満たす、請求項６に記載の積層型電子部品。
【請求項8】
前記Ｇａ及びＧｃは、１＜Ｇｃ／Ｇａ≦１．２８を満たす、請求項７に記載の積層型電子部品。
【請求項9】
前記Ｇａ及びＧｍは、１＜Ｇｍ／Ｇａ≦１．０７を満たす、請求項８に記載の積層型電子部品。
【請求項10】
前記内部電極に含まれたＩｎの少なくとも一部は、Ｎｉと合金の形態で存在する、請求項１に記載の積層型電子部品。
【請求項11】
前記誘電体層は、Ｂａ（Ｔｉ１－ｚＩｎｚ）Ｏ３（０＜ｚ＜１）を含む、請求項１に記載の積層型電子部品。
【請求項12】
前記複数の内部電極の少なくとも一つ以上はセラミック粒子を含み、前記セラミック粒子はＩｎを含む、請求項１に記載の積層型電子部品。
【請求項13】
前記セラミック粒子の表面におけるＩｎ含有量は０．４ａｔ％以上である、請求項１２に記載の積層型電子部品。
【請求項14】
前記内部電極は、複数の導電部及び隣接した導電部の間に配置された切れ部を含み、前記内部電極の全体長さに対する複数の導電部の長さの合計の割合である内部電極の連結性が８５％以上である、請求項１に記載の積層型電子部品。
【請求項15】
前記内部電極の平均厚さをｔｅ、前記内部電極の厚さの標準偏差をσｔｅとするとき、σｔｅ／ｔｅは０．２以下である、請求項１から１４のいずれか一項に記載の積層型電子部品。
【請求項16】
複数の誘電体層、及び前記複数の誘電体層と第１方向に交互に配置される複数の内部電極を含む本体と、
前記本体に配置される外部電極と、を含み、
前記複数の内部電極はＮｉ及びＩｎを含み、
前記複数の内部電極のうち一つ以上は、
前記誘電体層との界面から２ｎｍ離隔した地点のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値をＸ、前記誘電体層との界面から１０ｎｍ離隔した領域のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値をＹとするとき、Ｘ－Ｙは０．００４１以上である、積層型電子部品。
前記本体に配置される外部電極と、を含み、
前記複数の内部電極はＮｉ及びＩｎを含み、
前記複数の内部電極のうち一つ以上は、
前記誘電体層との界面から２ｎｍ離隔した地点のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値をＸ、前記誘電体層との界面から１０ｎｍ離隔した領域のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値をＹとするとき、Ｘ－Ｙは０．００４１以上である、積層型電子部品。
【請求項17】
前記Ｘは０．０１３９以下である、請求項１６に記載の積層型電子部品。
【請求項18】
前記Ｘは０．００４６以上０．０１３９以下であり、
前記Ｙは０．０００５以上０．００４１以下である、請求項１６に記載の積層型電子部品。
前記Ｙは０．０００５以上０．００４１以下である、請求項１６に記載の積層型電子部品。
【請求項19】
前記内部電極に含まれたＩｎの少なくとも一部は、Ｎｉと合金の形態で存在する、請求項１６から１８のいずれか一項に記載の積層型電子部品。
【請求項20】
前記複数の内部電極のうち一つ以上はセラミック粒子を含み、前記セラミック粒子はＩｎを含む、請求項１９に記載の積層型電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層型電子部品に関するものである。
【背景技術】
【0002】
積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話などの様々な電子製品のプリント回路基板に装着されて電気を充電または放電させる役割を果たすチップ形態のコンデンサである。
【0003】
積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として用いられることができ、コンピュータ、モバイル機器など、各種電子機器が小型化、高出力化され、積層セラミックキャパシタに対する小型化及び高容量化の要求が増大している。
【0004】
このような積層セラミックキャパシタの小型化及び高容量化の傾向に伴い、積層セラミックキャパシタの単位体積当たりの容量を増加させることに対する重要性が高まっている。積層セラミックキャパシタの小型化及び高容量化を達成するためには、誘電体層及び内部電極の厚さを薄くして積層数を増加させる必要がある。また、積層セラミックキャパシタの信頼性を向上させるためには、内部電極の連結性が高く、内部電極の厚さが均一である必要がある。
【0005】
しかしながら、内部電極の厚さを薄くするために、従来より微粒の金属粉末を用いる場合、焼結収縮開始温度が低くなり、誘電体層との収縮挙動の不一致が大きくなって、内部電極凝集現象及び内部電極切れ現象が発生することがある。
【0006】
また、自動車用電装部品などに対する適用が増加するにつれて、様々な環境での高信頼性が求められている。高信頼性を確保するためには、内部電極の連結性及び厚さ均一性を向上させて、電界の集中を分散させることが重要である。また、様々な環境で高信頼性を確保するために優れた高温負荷の寿命が求められている。
【0007】
一方、内部電極ペーストにＳｎを添加して誘電体層と内部電極の間の界面にＳｎ含有量が高い領域を配置して上述の問題点を解決しようとする試みがあった。しかしながら、この場合、容量低下、容量の散布増加、絶縁抵抗の散布増加などの問題点が発生することがあった。
【発明の概要】
【発明が解決しようとする課題】
【0008】
本発明の解決しようとする課題の一つは、信頼性に優れた積層型電子部品を提供することである。
【0009】
本発明の解決しようとする課題の一つは、静電容量が向上した積層型電子部品を提供することである。
【0010】
本発明の解決しようとする課題の一つは、高温負荷の寿命に優れた積層型電子部品を提供することである。
【0011】
本発明の解決しようとする課題の一つは、内部電極凝集現象及び内部電極切れ現象を抑制することである。
【0012】
本発明の解決しようとする課題の一つは、用量及び結晶粒大きさの散布を改善することである。
【0013】
本発明の解決しようとする課題の一つは、絶縁抵抗の散布を改善するためである。
【0014】
但し、本発明の解決しようとする課題は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。
【課題を解決するための手段】
【0015】
本発明の一実施形態による積層型電子部品は、複数の誘電体層、及び上記誘電体層と第１方向に交互に配置される複数の内部電極を含む本体と、上記本体に配置される外部電極と、を含み、上記複数の内部電極はＮｉ及びＩｎを含み、上記複数の内部電極のうち一つ以上は、上記誘電体層との界面から１０ｎｍ離隔した地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が７０％以上であり、上記第１方向の中央部の地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が３５％以下であることができる。
【0016】
本発明の一実施形態による積層型電子部品は、複数の誘電体層、及び上記誘電体層と第１方向に交互に配置される複数の内部電極を含む本体と、上記本体に配置される外部電極と、を含み、上記複数の内部電極はＮｉ及びＩｎを含み、上記複数の内部電極のうち一つ以上は、上記誘電体層との界面から２ｎｍ離隔した地点のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値をＸ、上記誘電体層との界面から１０ｎｍ離隔した領域のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値をＹとするとき、Ｘ－Ｙは０．００４１以上であることができる。
【発明の効果】
【0017】
本発明の様々な効果の一つの効果として、内部電極内の位置別のＩｎ含有量を制御することにより、積層型電子部品の信頼性を向上させることができる。
【0018】
本発明の様々な効果の一つの効果として、積層型電子部品の静電容量及び高温負荷の寿命を向上させることができる。
【0019】
本発明の様々な効果の一つの効果として、内部電極の連結性を向上させることができ、内部電極の厚さ偏差を減らすことができる。
【0020】
本発明の様々な効果の一つの効果として、用量及び結晶粒大きさの散布を抑制することができる。
【0021】
本発明の様々な効果の一つの効果として、絶縁抵抗の散布を抑制することができる。
【0022】
但し、本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。
【図面の簡単な説明】
【0023】
【図1】本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものである。
【図9】本発明の一実施形態による内部電極と誘電体層の界面をＳＴＥＭ－ＥＤＳで分析したイメージであり、（ａ）は、ＳＴＥＭ－ＥＤＳでＮｉ元素をマッピング（ｍａｐｐｉｎｇ）したイメージであり、（ｂ）は、ＳＴＥＭ－ＥＤＳでＴｉ元素をマッピング（ｍａｐｐｉｎｇ）したイメージであり、（ｃ）は、ＳＴＥＭ－ＥＤＳでＩｎ元素をマッピング（ｍａｐｐｉｎｇ）したイメージである。
【図11】絶縁抵抗を測定したグラフとして、（ａ）は比較例１、（ｂ）は比較例２、（ｃ）は発明例に対する絶縁抵抗を測定したグラフである。
【図12】比較例１の誘電体結晶粒を観察したイメージであり、（ａ）は、カバー部の誘電体結晶粒を観察したイメージであり、（ｂ）は、容量形成部の誘電体結晶粒を観察したイメージである。
【図13】発明例の誘電体結晶粒を観察したイメージであり、（ａ）は、カバー部の誘電体結晶粒を観察したイメージであり、（ｂ）は、容量形成部の誘電体結晶粒を観察したイメージである。
【図14】本発明の一実施形態による内部電極と誘電体層の界面をＳＴＥＭ－ＥＤＳで分析したイメージであり、（ａ）は、ＳＴＥＭ－ＥＤＳでＮｉ元素をマッピング（ｍａｐｐｉｎｇ）したイメージであり、（ｂ）は、ＳＴＥＭ－ＥＤＳでＴｉ元素をマッピング（ｍａｐｐｉｎｇ）したイメージであり、（ｃ）は、ＳＴＥＭ－ＥＤＳでＩｎ元素をマッピング（ｍａｐｐｉｎｇ）したイメージである。
【発明を実施するための形態】
【0024】
以下、具体的な実施形態及び添付の図面を参照して、本発明の実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上に同一符号で示される要素は同一要素である。
【0025】
尚、図面において本発明を明確に説明するために説明と関係ない部分は省略し、図示した各構成の大きさ及び厚さは、説明の便宜のために任意で示したものであるため、本発明は必ずしも図示により限定されない。また、同一の思想の範囲内の機能が同一である構成要素は、同一の参照符号を用いて説明することができる。さらに、明細書全体において、ある部分がある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【0026】
図面において、第１方向は積層方向または厚さ（Ｔ）方向、第２方向は長さ（Ｌ）方向、第３方向は幅（Ｗ）方向と定義することができる。
【0027】
積層型電子部品
図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものであり、図２は、図１のＩ－Ｉ'線に沿った断面図を概略的に示したものであり、図３は、図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものであり、図４は、図１のＩＩ－ＩＩ'線に沿った断面図として本発明の測定領域を説明するための図面であり、図５は、図１の本体を分解して示した分解斜視図であり、図６は、図３のＰ１領域を拡大した図面であり、図７は、図６のＰ２領域を拡大した図であり、図８は、図６のＰ３領域を拡大した図である。
図１は、本発明の一実施形態による積層型電子部品の斜視図を概略的に示したものであり、図２は、図１のＩ－Ｉ'線に沿った断面図を概略的に示したものであり、図３は、図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものであり、図４は、図１のＩＩ－ＩＩ'線に沿った断面図として本発明の測定領域を説明するための図面であり、図５は、図１の本体を分解して示した分解斜視図であり、図６は、図３のＰ１領域を拡大した図面であり、図７は、図６のＰ２領域を拡大した図であり、図８は、図６のＰ３領域を拡大した図である。
【0028】
以下、図１～図８を参照して、本発明の一実施形態による積層型電子部品１００について詳細に説明する。また、積層型電子部品の一例として、積層セラミックキャパシタ（Ｍｕｌｔｉ－ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、以下「ＭＬＣＣ」という）について説明するが、本発明がこれに限定されるものではなく、セラミック材料を用いる様々な積層型電子部品、例えば、インダクタ、圧電体素子、バリスタ、またはサーミスタなどにも適用されることができる。
【0029】
本発明の一実施形態による積層型電子部品１００は、誘電体層１１１、及び上記誘電体層と交互に配置される内部電極１２１、１２２を含む本体１１０と、上記本体上に配置される外部電極１３１、１３２と、を含み、上記複数の内部電極１２１、１２２のうち一つ以上は、上記誘電体層との界面ＩＦから１０ｎｍ離隔した地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が７０％以上であり、上記第１方向の中央部の地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が３５％以下であることができる。
【0030】
本発明の一実施形態によると、複数の内部電極１２１、１２２のうち一つ以上が誘電体層との界面ＩＦから１０ｎｍ離隔した地点（▲）のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が７０％以上、第１方向の中央部の地点（●）のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合が３５％以下を満たすことにより、内部電極の切れ及び凝集現象を抑制することができ、積層型電子部品の信頼性を向上させることができる。
【0031】
以下、積層型電子部品１００の各構成について詳細に説明する。
【0032】
本体１１０は、誘電体層１１１及び内部電極１２１、１２２が交互に積層されていることができる。
【0033】
本体１１０の具体的な形状に特に制限はないが、示されたように本体１１０は六面体状やこれと類似した形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体状ではなく、実質的に六面体状を有することができる。
【0034】
本体１１０は、第１方向に向かい合う第１面１及び第２面２、上記第１面１及び第２面２と連結され、第２方向に向かい合う第３面３及び第４面４、第１面１及び第２面２と連結され、第３面３及び第４面４と連結され、第３方向に向かい合う第５面５及び第６面６を有することができる。
【0035】
誘電体層１１１上に内部電極１２１、１２２が配置されていないマージン領域が重なることによって、内部電極１２１、１２２の厚さによる段差が発生して、第１面と第３面～第５面を連結するコーナー及び／または第２面と第３面～第５面を連結するコーナーは、第１面または第２面を基準として見るとき、本体１１０の第１方向の中央側に収縮した形態を有することができる。または、本体の焼結過程での収縮挙動によって、第１面１と第３面３～第６面６を連結するコーナー及び／または第２面２と第３面３～第６面６を連結するコーナーは、第１面または第２面を基準として見るとき、本体１１０の第１方向の中央側に収縮した形態を有することができる。または、チッピング不良などを防止するために本体１１０の各面を連結するエッジを別途の工程を行ってラウンド処理することによって第１面と第３面～第６面を連結するコーナー及び／または第２面と第３面～第６面を連結するコーナーは、ラウンド形態を有することができる。
【0036】
一方、内部電極１２１、１２２による段差を抑制するために、積層後に内部電極が本体の第５面５及び第６面６に露出するように切断した後、単一誘電体層または２つ以上の誘電体層を容量形成部Ａｃの両側面に第３方向（幅方向）に積層してマージン部１１４、１１５を形成する場合には、第１面と第５面及び第６面を連結する部分及び第２面と第５面及び第６面を連結する部分が収縮した形態を有さないこともできる。
【0037】
本体１１０を形成する複数の誘電体層１１１は焼成された状態であり、隣接した誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。誘電体層の積層数は特に制限する必要はなく、積層型電子部品のサイズを考慮して決定することができる。例えば、誘電体層を４００層以上積層して本体を形成することができる。
【0038】
誘電体層１１１は、セラミック粉末、有機溶剤及びバインダーを含むセラミックスラリーを製造し、上記スラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥してセラミックグリーンシートを設けた後、上記セラミックグリーンシートを焼成することで、形成することができる。セラミック粉末は十分な静電容量が得られる限り特に制限されないが、例えば、セラミック粉末としてチタン酸バリウム系（ＢａＴｉＯ３）系粉末を用いることができる。より具体的な例として、セラミック粉末は、ＢａＴｉＯ３、（Ｂａ１－ｘＣａｘ）ＴｉＯ３（０＜ｘ＜１）、Ｂａ（Ｔｉ１－ｙＣａｙ）Ｏ３（０＜ｙ＜１）、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙＺｒｙ）Ｏ３（０＜ｘ＜１、０＜ｙ＜１）及びＢａ（Ｔｉ１－ｙＺｒｙ）Ｏ３（０＜ｙ＜１）のうち一つ以上であることができる。
【0039】
一実施形態において、誘電体層１１１は、Ｂａ（Ｔｉ１－ｚＩｎｚ）Ｏ３（０＜ｚ＜１）を含むことができる。＋３価のＩｎが誘電体層の主成分であるＢａＴｉＯ３のＴｉ ｓｉｔｅに置換されることができ、Ｔｉサイトに置換される場合、アクセプタ（ａｃｃｅｐｔｏｒ）として作用して積層型電子部品の信頼性を向上させることができる。但し、誘電体層１１１の主成分は、ＢａＴｉＯ３、（Ｂａ１－ｘＣａｘ）ＴｉＯ３（０＜ｘ＜１）、Ｂａ（Ｔｉ１－ｙＣａｙ）Ｏ３（０＜ｙ＜１）、（Ｂａ１－ｘＣａｘ）（Ｔｉ１－ｙＺｒｙ）Ｏ３（０＜ｘ＜１、０＜ｙ＜１）及びＢａ（Ｔｉ１－ｙＺｒｙ）Ｏ３（０＜ｙ＜１）のうち一つ以上であり、Ｉｎが誘電体層１１１に拡散して上記主成分のうち一部のＴｉ ｓｉｔｅに置換されるものとして、Ｂａ（Ｔｉ１－ｚＩｎｚ）Ｏ３（０＜ｚ＜１）を主成分として含むものではないことがある。
【0040】
一実施形態において、誘電体層１１１はＳｎを含むことができる。また、誘電体層１１１は、内部電極１２１、１２２との界面ＩＦから２ｎｍ離隔した領域におけるＴｉに対するＳｎの平均含有量は０．０２ａｔ％以上０．４２ａｔ％以下であることができる。Ｓｎは融点が低く、Ｉｎが界面ＩＦに容易に拡散するようにする役割を果たすことができ、Ｉｎが界面ＩＦに容易にトラップできるようにする役割を果たすことができるため、静電容量及び高温負荷の寿命をより容易に向上させる役割を果たすことができる。但し、誘電体層１１１は、内部電極１２１、１２２との界面ＩＦから２ｎｍ離隔した領域におけるＴｉに対するＳｎの平均含有量が０．０２ａｔ％未満の場合には上述した効果が不十分であることがあり、０．４２ａｔ％超過である場合には、却ってＩｎの拡散を過度にして界面にトラップされるＩｎ含有量が減少するおそれがある。
【0041】
一実施形態において、誘電体層１１１はＤｙを含むことができる。Ｄｙは、高温負荷の寿命及び誘電率を向上させる役割を果たすことができる。また、誘電体層１１１は、内部電極１２１、１２２との界面ＩＦから２ｎｍ離隔した領域におけるＴｉに対するＤｙの平均含有量は３ａｔ％以上７ａｔ％以下であることができる。これにより、高温負荷の寿命をより容易に向上させることができ、誘電率を向上させることができる。
【0042】
一方、誘電体層１１１は、上述した元素の他に様々な元素をさらに含むことができ、例えば、誘電体層１１１は、Ｃａ、Ｍｎ、Ｖ、Ｃｒ、Ｆｅ、Ｎｉ、Ｃｏ、Ｃｕ、Ｚｎ、Ｍｇ、Ｓｉ、希土類元素（ＲＥ、Ｒａｒｅ ｅａｒｔｈ Ｅｌｅｍｅｎｔ）のうち一つ以上をさらに含むことができる。
【0043】
本発明によると、複数の誘電体層１１１の厚さが薄い場合にも信頼性が低下することを防止することができ、誘電体層の厚さが厚い場合には信頼性をより向上させることができるため、誘電体層１１１の平均厚さｔｄは特に限定する必要はなく、誘電体層１１１の平均厚さｔｄは、所望の特性や用途に応じて任意に設定することができる。具体的な例として、誘電体層１１１の平均厚さｔｄは、３００ｎｍ以上１０μｍ以下であることができる。また、複数の誘電体層１１１の少なくとも一つ以上の平均厚さｔｄが３００ｎｍ以上１０μｍ以下であることができる。
【0044】
ここで、誘電体層１１１の平均厚さｔｄは、内部電極１２１、１２２の間に配置される誘電体層１１１の第１方向の平均大きさを意味することができる。誘電体層１１１の平均厚さは、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）を用いてスキャンして測定することができる。より具体的には、一つの誘電体層１１１の多数の地点、例えば第２方向に等間隔の３０の地点でその厚さを測定して平均値を測定することができる。上記等間隔の３０の地点は後述する容量形成部Ａｃで指定されることができる。また、このような平均値測定を１０つの誘電体層１１１に拡張して平均値を測定すると、誘電体層１１１の平均厚さをさらに一般化することができる。
【0045】
本体１１０は本体１１０の内部に配置され、誘電体層１１１を挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａｃと、上記容量形成部Ａｃの第１方向の上部及び下部に形成されたカバー部１１２、１１３を含むことができる。
【0046】
また、上記容量形成部Ａｃは、キャパシタの容量形成に寄与する部分であり、誘電体層１１１を挟んで複数の第１内部電極１２１及び第２内部電極１２２を繰り返し積層して形成されることができる。
【0047】
カバー部１１２、１１３は、上記容量形成部Ａｃの第１方向の上部に配置される上部カバー部１１２及び上記容量形成部Ａｃの第１方向の下部に配置される下部カバー部１１３を含むことができる。
【0048】
上記上部カバー部１１２及び下部カバー部１１３は、単一誘電体層または２つ以上の誘電体層を容量形成部Ａｃの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
【0049】
上記上部カバー部１１２及び下部カバー部１１３は内部電極を含まず、誘電体層１１１と同じ材料を含むことができる。
【0050】
すなわち、上記上部カバー部１１２及び下部カバー部１１３は、セラミック材料を含むことができ、例えばチタン酸バリウム（ＢａＴｉＯ３）系セラミック材料を含むことができる。
【0051】
一方、カバー部１１２、１１３の厚さは特に限定する必要はない。例えば、カバー部１１２、１１３の厚さｔｃは１０～３００μｍであることができる。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、カバー部１１２、１１３の厚さｔｃは１５μｍ以下であることができる。
【0052】
カバー部１１２、１１３の平均厚さｔｃは第１方向の大きさを意味することができ、容量形成部Ａｃの上部または下部で等間隔の５の地点で測定したカバー部１１２、１１３の第１方向の大きさを平均した値であることができる。
【0053】
また、上記容量形成部Ａｃの側面にはマージン部１１４、１１５が配置されることができる。
【0054】
マージン部１１４、１１５は、本体１１０の第５面５に配置された第１マージン部１１４と、第６面６に配置された第２マージン部１１５を含むことができる。すなわち、マージン部１１４、１１５は、上記セラミック本体１１０の幅方向の両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に配置されることができる。
【0055】
マージン部１１４、１１５は、図３に示されたように、上記本体１１０を幅－厚さ（Ｗ－Ｔ）の方向に切断した断面（ｃｒｏｓｓ－ｓｅｃｔｉｏｎ）で第１内部電極１２１及び第２内部電極１２２の両端と本体１１０の境界面との間の領域を意味することができる。
【0056】
マージン部１１４、１１５は、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。
【0057】
マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成されるところを除いて導電性ペーストを塗布して内部電極を形成することで形成されたものであることができる。
【0058】
また、内部電極１２１、１２２による段差を抑制するために、積層後、内部電極が本体の第５面５及び第６面６に露出するように切断した後、単一誘電体層または２つ以上の誘電体層を容量形成部Ａｃの両側面に第３方向（幅方向）に積層してマージン部１１４、１１５を形成することもできる。
【0059】
一方、マージン部１１４、１１５の幅は特に限定する必要はない。例えば、マージン部１１４、１１５の幅は５～３００μｍであることができる。但し、積層型電子部品の小型化及び高容量化をより容易に達成するために、マージン部１１４、１１５の平均幅は１５μｍ以下であることができる。
【0060】
マージン部１１４、１１５の平均幅は、内部電極が第５面から離隔した領域の第３方向の平均大きさ、及び内部電極が第６面から離隔した領域の第３方向の平均大きさを意味することができ、容量形成部Ａｃの側面で等間隔の５の地点で測定したマージン部１１４、１１５の第３方向の大きさを平均した値であることができる。
【0061】
したがって、一実施形態において、内部電極１２１、１２２が第５面及び第６面から離隔した領域の第３方向の平均大きさはそれぞれ１５μｍ以下であることができる。
【0062】
内部電極１２１、１２２は、第１内部電極１２１及び第２内部電極１２２を含むことができる。第１内部電極１２１及び第２内部電極１２２は、本体１１０を構成する誘電体層１１１を挟んで互いに対向するように交互に配置され、本体１１０の第３面３及び第４面４でそれぞれ露出することができる。
【0063】
第１内部電極１２１は第４面４から離隔し、第３面３を介して露出し、第２内部電極１２２は第３面３から離隔し、第４面４を介して露出することができる。本体の第３面３には第１外部電極１３１が配置され、第１内部電極１２１と連結され、本体の第４面４には第２外部電極１３２が配置され、第２内部電極１２２と連結されることができる。
【0064】
すなわち、第１内部電極１２１は第２外部電極１３２とは連結されず、第１外部電極１３１と連結され、第２内部電極１２２は第１外部電極１３１とは連結されず、第２外部電極１３２と連結される。したがって、第１内部電極１２１は第４面４で一定距離離隔して形成され、第２内部電極１２２は第３面３で一定距離離隔して形成されることができる。また、第１内部電極１２１及び第２内部電極１２２は、本体１１０の第５面及び第６面から離隔して配置されることができる。
【0065】
本発明の一実施形態によると、複数の内部電極１２１、１２２のうち一つ以上が誘電体層との界面ＩＦから１０ｎｍ離隔した地点（▲）のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合（Ａ）が７０％以上、第１方向の中央部の地点（●）のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合（Ｂ）が３５％以下を満たすことができる。このように、内部電極１２１、１２２のうち、誘電体層との界面ＩＦに隣接した領域にＩｎ含有量が高い領域を配置することにより、誘電体層と内部電極の間の界面接合力を向上させることができ、Ｉｎ含有量が高い領域が内部電極から誘電体層への、または誘電体層から内部電極への電子移動を妨害する一種の半導体障壁として作用して、静電容量及び高温負荷の寿命を全て向上させることができる。
【0066】
ここで、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比は、［Ｉｎのｍｏｌ量／（Ｎｉのｍｏｌ量＋Ｉｎのｍｏｌ量）］として計算されることができる。以下、内部電極内で誘電体層との界面ＩＦから１０ｎｍ離隔した地点（▲）のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合を「Ａ」とし、内部電極の第１方向の中央部の地点（●）のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合を「Ｂ」とする。また、「Ａ」及び「Ｂ」は、それぞれ最小２０の地点で測定したものであることができる。
【0067】
「Ａ」が０％超過７０％未満の場合には、「Ａ」が０％の場合に比べて静電容量は向上することができるが、高温負荷の寿命が低下するおそれがある。したがって、「Ａ」は７０％以上であることが好ましく、静電容量及び高温負荷の寿命をより向上させるために「Ａ」は７５％以上であることがより好ましい場合がある。一方、「Ａ」の上限は特に限定する必要はなく、好ましい一例として「Ａ」は９０％以下であることができる。
【0068】
一方、「Ｂ」が３５％超過の場合には静電容量が低下したり、高温負荷の寿命が低下するおそれがあるため、「Ｂ」は３５％以下であることができる。また、「Ｂ」の下限は特に限定する必要はないが、「Ｂ」が０％超過２０％未満の場合には「Ｂ」が０％の場合に比べて静電容量は向上することができるが、高温負荷の寿命が低下するおそれがある。したがって、好ましい一例として「Ｂ」は２０％以上であることができる。
【0069】
「Ａ」及び「Ｂ」を測定する方法の一例として図６～図８を参照すると、積層型電子部品を第２方向の中央までポリシングして第１方向及び第３方向の断面を露出させた後、一つの内部電極１２１、１２２のうち、誘電体層１１１との界面ＩＦから１０ｎｍ離隔した２０の地点（▲）及び第１方向の中央部の２０の地点（●）を選定し、上記選定された地点のそれぞれでＳＴＥＭ－ＥＤＳによるＩｎ及びＮｉに対する定量分析により、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比を測定して「Ａ」及び「Ｂ」を求めることができる。このとき、誘電体層１１１との界面ＩＦから１０ｎｍ離隔した２０の地点（▲）は等間隔を有するように指定することができる。また、第１方向の中央部の２０の地点（●）も等間隔を有するように指定することができる。但し、これに制限されるものではなく、内部電極の第１方向の中央部は、内部電極を第１方向に３等分したときに中央に位置した領域を意味することができ、第１方向の中央部の２０の地点（●）は、上記内部電極の第１方向の中央部で任意の２０の地点を選定したものであることができる。一方、図４に示したように、本体１００の幅及び厚さ方向の中央に位置した中央領域、上部カバー部１１２に隣接した上部領域、及び下部カバー部１１３に隣接した下部領域のそれぞれにおいて内部電極を一つずつ選定し、各内部電極で「Ａ」及び「Ｂ」を求めた後、それらの平均値を求めることで「Ａ」及び「Ｂ」の値をより一般化することもできる。
【0070】
また、誘電体層１１１と内部電極１２１、１２２の間の界面ＩＦは、ＳＴＥＭ（走査透過型電子顕微鏡）により界面の両側に現れる線、すなわち、フレネルフリンジ（Ｆｒｅｓｎｅｌ ｆｒｉｎｇｅｓ）を観察して、フォーカスを変化させたときにフレネルフリンジのコントラストが両側からほぼ対称に変化する地点を界面とすることができる。
【0071】
一方、「Ａ」及び「Ｂ」を制御する方法は、特に限定する必要はない。具体的な例として、導電性ペーストに添加されるＮｉに対するＩｎの量の調節及び焼成時の酸素分圧条件の調節を介して「Ａ」及び「Ｂ」を制御することができる。インジウム（Ｉｎ）はニッケル（Ｎｉ）より酸化の傾向が強い元素でＩｎを内部電極の材料として添加した後に焼成すると、一部は酸化されて誘電体層側に拡散してＢａＴｉＯ３などのＴｉサイト（ｓｉｔｅ）に置換され、他の一部は、酸化されずに内部電極に残っているＮｉと合金を形成することができる。また、内部電極から誘電体層側に拡散するＩｎの一部は誘電体層と内部電極の界面にトラップして界面及び界面に隣接した領域においてＩｎ含有量が高い領域が形成されることができる。
【0072】
一実施形態において、複数の内部電極１２１、１２２のうち一つ以上は、誘電体層との界面ＩＦから２ｎｍ離隔した地点のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値をＸ、誘電体層との界面ＩＦから１０ｎｍ離隔した地点のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値をＹとするとき、Ｘ－Ｙは０．００４１以上であることができる。
【0073】
Ｘ－Ｙが０超過０．００４１未満の場合には、Ｘ－Ｙが０の場合に比べて静電容量が低下したり、高温負荷の寿命が低下するおそれがあり、静電容量及び高温負荷の寿命を全て向上させ難い場合がある。したがって、Ｘ－Ｙは０．００４１以上であることが好ましく、静電容量及び高温負荷の寿命をより向上させるためにＸ－Ｙは０．００５７以上であることがより好ましいことができる。一方、Ｘ－Ｙの上限は特に限定する必要はなく、好ましい一例として、Ｘ－Ｙは０．００９８以下であることができる。
【0074】
Ｘ及びＹを測定する方法に対する一例として図７を参照すると、積層型電子部品を第２方向の中央までポリシングして第１方向及び第３方向の断面を露出させた後、内部電極１２１、１２２のうち、誘電体層１１１との界面ＩＦから２ｎｍ離隔した２０の地点（ｘ）及び１０ｎｍ離隔した２０の地点（▲）を選定して、上記選定された地点のそれぞれにおいてＳＴＥＭ－ＥＤＳによるＩｎ及びＮｉに対する定量分析によりＩｎ／（Ｎｉ＋Ｉｎ）のモル比を求めた後、２ｎｍ離隔した２０の地点（ｘ）で測定されたＩｎ／（Ｎｉ＋Ｉｎ）のモル比を平均した値をＸとし、１０ｎｍ離隔した２０の地点（▲）で測定されたＩｎ／（Ｎｉ＋Ｉｎ）のモル比を平均した値をＹとすることができる。
【0075】
また、誘電体層１１１と内部電極１２１、１２２の間の界面ＩＦはＳＴＥＭ（走査透過型電子顕微鏡）により界面の両側に現れる線、すなわち、フレネルフリンジ（Ｆｒｅｓｎｅｌ ｆｒｉｎｇｅｓ）を観察して、フォーカスを変化させたときにフレネルフリンジのコントラストが両側からほぼ対称に変化する地点を界面とした。
【0076】
一実施形態において、Ｘは０．０１３９以下であることができる。Ｘが０．０１３９超過である場合には静電容量が低下したり、高温負荷の寿命が低下するおそれがあるため、静電容量及び高温負荷の寿命を全て向上させることが難しい場合がある。
【0077】
一実施形態において、静電容量及び高温負荷の寿命を全て向上させるためには、上記Ｘは０．００４６以上０．０１３９以下であり、上記Ｙは０．０００５以上０．００４１以下であることがより好ましい。また、静電容量及び高温負荷の寿命をより向上させるために、上記Ｘは０．００６７以上０．０１３９以下であり、上記Ｙは０．００１０以上０．００４１以下であることがさらに好ましい。
【0078】
一実施形態において、カバー部１１２、１１３に含まれた誘電体結晶粒の平均粒径をＧｃ、容量形成部Ａｃに含まれた誘電体結晶粒の平均粒径をＧａ、マージン部１１４、１１５に含まれた誘電体結晶粒の平均粒径をＧｍとするとき、１＜Ｇｃ／Ｇａ及び１＜Ｇｍ／Ｇａを満たすことができる。容量形成部Ａｃに含まれた誘電体結晶粒の平均粒径Ｇａがカバー部１１２、１１３及びマージン部１１４、１１５に含まれた誘電体結晶粒の平均粒径Ｇｃ、Ｇｍより小さく制御することによって、積層型電子部品１００の絶縁抵抗が向上することができる。
【0079】
誘電体結晶粒の粒径（Ｇｒａｉｎ ｓｉｚｅ）は、誘電体結晶粒の結晶粒界の一つの地点から他の地点に直線を引いたとき、最も大きい値を有する線を長軸、上記長軸に直交する直線のうち最も大きい値を有することを短縮とし、上記長軸と短軸の平均値を誘電体結晶粒の粒径とすることができる。また、最小１００個以上の誘電体結晶粒の粒径を平均した値を誘電体結晶粒の平均粒径とすることができる。
【0080】
Ｇａ、Ｇｃ及びＧｍを測定する方法に対する一例として、積層型電子部品を第２方向の中央までポリシングして第１方向及び第３方向の断面を露出させた後、走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いてスキャンして得られた画像イメージで測定することができる。このとき、倍率は誘電体結晶粒の粒径によって異ならせることができ、最小１００個以上の誘電体結晶粒の粒径が測定可能になるように倍率を調節することができる。より具体的には、図４を参照すると、Ｇａは、本体１００の幅及び厚さ方向の中央に位置した中央領域において最小１００個以上の誘電体結晶粒が含まれるようにスキャンした画像イメージで測定することができ、Ｇｃはカバー部１１２、１１３の幅及び厚さ方向の中央に位置したカバー部の中央領域において最小１００個以上の誘電体結晶粒が含まれるようにスキャンした画像イメージで測定することができ、Ｇｍはマージン部１１４、１１５の幅及び厚さ方向の中央に位置したマージン部の中央領域において最小１００個以上の誘電体結晶粒が含まれるようにスキャンした画像イメージで測定することができる。
【0081】
一実施形態において、上記Ｇａ及びＧｃは１＜Ｇｃ／Ｇａ≦１．２８を満たすことができる。Ｇｃ／Ｇａが１．２８超過である場合には、容量形成部Ａｃに含まれた誘電体結晶粒の平均粒径Ｇａが小さすぎて容量が低下するおそれがあり、容量及び／またはＤＦ（Ｄｉｓｓｉｐａｔｉｏｎ Ｆａｃｔｏｒ）のばらつきが大きくなるおそれがある。
【0082】
一実施形態において、上記Ｇａ及びＧｍは１＜Ｇｍ／Ｇａ≦１．０７を満たすことができる。Ｇｍ／Ｇａが１．０７超過である場合には、容量形成部Ａｃに含まれた誘電体結晶粒の平均粒径Ｇａが小さすぎて容量が低下するおそれがあり、容量及び／またはＤＦ（Ｄｉｓｓｉｐａｔｉｏｎ Ｆａｃｔｏｒ）のばらつきが大きくなるおそれがある。
【0083】
一実施形態において、内部電極１２１、１２２はＮｉ及びＩｎを含み、内部電極１２１、１２２に含まれたＩｎの少なくとも一部はＮｉと合金の形態で存在することができる。これにより、Ｎｉの結晶粒界（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）エネルギー及び表面張力を減少させて内部電極の連結性を向上させ、内部電極の厚さ偏差を減らすことができる。ＮｉとＩｎが合金形態で存在するか否かは、ＸＲＤ（Ｘ線回折法）により分析時にＮｉのピーク位置がシフトしたか否かで確認することができる。具体的な例として、積層型電子部品の内部電極を粉砕して粉末状を得た後、上記粉末をＸＲＤ（Ｘ線回折法）により分析してＮｉのピーク位置がシフトしたか否かで確認することができる。
【0084】
一実施形態において、内部電極１２１、１２２はＳｎを含むことができる。Ｓｎは融点が低く、Ｉｎが界面ＩＦに容易に拡散するようにする役割を果たすことができ、Ｉｎが界面ＩＦに容易にトラップできるようにする役割を果たすことができて、静電容量及び高温負荷の寿命をより容易に向上させる役割を果たすことができる。
【0085】
一方、内部電極１２１、１２２は、Ｎｉ、Ｉｎ、Ｎｉ－Ｉｎ、Ｓｎの他に他の金属も含むことができる。例えば、内部電極１２１、１２２は、Ｃｕ、Ｐｄ、Ａｇ、Ａｕ、Ｐｔ、Ａｌ、Ｔｉ、及びこれらの合金のうち一つ以上をさらに含むことができる。
【0086】
一実施形態において、内部電極及び誘電体層のうち、内部電極と誘電体層の間の界面ＩＦから２ｎｍ以内の領域は、他の領域よりもＩｎ平均含有量より高いことができる。これにより、誘電体層と内部電極の界面接合力をより向上させることができ、内部電極から誘電体層への電子移動または誘電体層から内部電極への電子移動を妨害する一種の半導体障壁として作用する効果をより向上させ、静電容量及び高温負荷の寿命をより向上させることができる。
【0087】
図９は、一実施形態による内部電極と誘電体層の界面をＳＴＥＭ－ＥＤＳで分析したイメージであり、図９の（ａ）は、ＳＴＥＭ－ＥＤＳでＮｉ元素をマッピング（ｍａｐｐｉｎｇ）したイメージであり、図９の（ｂ）は、ＳＴＥＭ－ＥＤＳでＴｉ元素をマッピング（ｍａｐｐｉｎｇ）したイメージであり、図９の（ｃ）は、ＳＴＥＭ－ＥＤＳでＩｎ元素をマッピング（ｍａｐｐｉｎｇ）したイメージである。図９の（ａ）及び（ｂ）を参照すると、Ｎｉ含有量とＴｉ含有量で誘電体層と内部電極を明確に区別できることが確認でき、図９の（ｃ）を参照すると、誘電体層と内部電極の間の界面にＩｎ含有量が高く示されることを確認することができる。
【0088】
図７及び図９の（ｃ）の誘電体層と内部電極の間の界面に垂直な方向のラインであるＬ１に沿ってＳＴＥＭ－ＥＤＳでラインプロファイル（ｌｉｎｅ ｐｒｏｆｉｌｅ）を行うと、位置による元素含有量の変化をより定量的に分析することができる。図９の（ｃ）に示されたＬ１に沿ってＳＴＥＭ－ＥＤＳでラインプロファイル（ｌｉｎｅ ｐｒｏｆｉｌｅ）した結果である図１０を参照すると、誘電体層と内部電極の間の界面に隣接した領域内でＩｎ、Ｄｙ及びＳｎ含有量のピーク値が検出されることを確認することができる。
【0089】
また、Ｎｉ含有量が５０ａｔ％超過９０ａｔ％以下の領域でＩｎ含有量のピーク値が検出されるが、これは、内部電極用導電性ペーストに含まれたＩｎが誘電体層に拡散することによるものであることができる。したがって、一実施形態において、界面ＩＦに隣接した領域を上記誘電体層と内部電極の界面に垂直な方向にラインプロファイルの分析時に、Ｎｉ含有量が５０ａｔ％超過９０ａｔ％以下の領域でＩｎ含有量のピーク値が検出されることができる。また、Ｓｎ含有量のピーク値も５０ａｔ％超過９０ａｔ％以下の領域で検出されることができる。このとき、ラインプロファイル分析は、ＳＴＥＭ－ＥＤＳを用いて行うことができる。
【0090】
一方、Ｎｉ含有量が１０ａｔ％以上５０ａｔ％未満の領域でＤｙ含有量のピーク値が検出されるが、これは、セラミックグリーンシートに添加されたＤｙが内部電極に拡散することによるものであることができる。したがって、一実施形態において、界面ＩＦに隣接した領域を上記誘電体層と内部電極の界面に垂直な方向にラインプロファイルの分析時に、Ｎｉ含有量が１０ａｔ％以上５０ａｔ％未満の領域でＤｙ含有量のピーク値が検出されることができる。このとき、ラインプロファイル分析は、ＳＴＥＭ－ＥＤＳを用いて行うことができる。
【0091】
一実施形態において、内部電極１２１、１２２はセラミック粒子を含み、上記セラミック粒子はＩｎを含むことができる。
【0092】
内部電極１２１、１２２に含まれたセラミック粒子は、誘電体層と内部電極の間の焼結開始温度の差異を減らす役割を果たすことができ、内部電極用導電性ペーストに添加されたセラミック粒子が焼成後の内部電極内にトラップされたものであることができる。また、内部電極用導電性ペーストにＩｎを添加することにより、内部電極１２１、１２２に含まれたセラミック粒子はＩｎを含むことができる。
【0093】
このとき、Ｉｎは、内部電極と誘電体層の間の界面ＩＦと同様に、セラミック粒子と内部電極の間の界面であるセラミック粒子の表面に主に分布することができる。したがって、セラミック粒子は、表面におけるＩｎ含有量が内部におけるＩｎ含有量より高く、セラミック粒子の表面におけるＴｉに対するＩｎの平均含有量は０．３ａｔ％以上であることができる。また、セラミック粒子の表面におけるＴｉに対するＩｎの平均含有量は、０．３ａｔ％以上３．８ａｔ％以下であることができる。
【0094】
図１４は、本発明の一実施形態による内部電極と誘電体層の界面をＳＴＥＭ－ＥＤＳで分析したイメージであり、図１４の（ａ）は、ＳＴＥＭ－ＥＤＳでＮｉ元素をマッピング（ｍａｐｐｉｎｇ）したイメージであり、図１４の（ｂ）は、ＳＴＥＭ－ＥＤＳでＴｉ元素をマッピング（ｍａｐｐｉｎｇ）したイメージであり、図１４の（ｃ）は、ＳＴＥＭ－ＥＤＳでＩｎ元素をマッピング（ｍａｐｐｉｎｇ）したイメージである。図１４の（ａ）及び（ｂ）を参照すると、内部電極の内部にセラミック粒子がトラップされていることが確認できる。また、図１４の（ｃ）を参照すると、セラミック粒子の表面でＩｎ含有量が高く示されることを確認することができ、セラミック粒子の表面でＩｎ含有量が内部電極と誘電体層の間の界面ＩＦでＩｎ含有量と類似することが確認できる。
【0095】
セラミック粒子の表面におけるＴｉに対するＩｎの平均含有量を測定する方法の一例として、積層型電子部品を第２方向の中央までポリシングして第１方向及び第３方向の断面を露出させた後、内部電極１２１、１２２内にトラップされたセラミック粒子のうち一つが内部電極と成す境界のうち５つのポイントを選定した後、上記５つのポイントでＳＴＥＭ－ＥＤＳによるＴｉ及びＩｎに対する定量分析を進行してＴｉに対するＩｎの含有量を求めた後、その値の平均値を求めることで測定することができる。また、トラップされたセラミック粒子のうち、互いに異なる４つのセラミック粒子を選定して、各セラミック粒子と内部電極が成す境界ごとに５つの領域を測定して合計２０つの測定値の平均値を求めることで、より一般化することができる。
【0096】
一方、内部電極１２１、１２２の平均厚さｔｅは特に限定する必要はなく、所望の特性や用途に応じて任意に設定することができる。具体的な例として、内部電極１２１、１２２の平均厚さｔｅは、３００ｎｍ以上３μｍ以下であることができる。また、複数の内部電極１２１、１２２の少なくとも一つの平均厚さｔｅが３００ｎｍ以上３μｍ以下であることができる。
【0097】
内部電極１２１、１２２の厚さは、内部電極１２１、１２２の第１方向の大きさを意味することができる。内部電極の平均厚さｔｅは、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）を用いてスキャンして測定することができる。より具体的には、一つの内部電極１２１、１２２の多数の地点、例えば第２方向に等間隔の３０の地点でその厚さを測定して平均値を測定することができる。上記等間隔の３０の地点は容量形成部Ａｃで指定されることができる。また、このような平均値測定を１０つの内部電極１２１、１２２に拡張して平均値を測定すると、内部電極１２１、１２２の平均厚さをさらに一般化することができる。
【0098】
一実施形態において、内部電極１２１、１２２の平均厚さをｔｅ、内部電極１２１、１２２の厚さの標準偏差をσｔｅとするとき、σｔｅ／ｔｅは０．２以下であることができる。すなわち、内部電極の厚さの変動係数（ＣＶ、Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ Ｖａｒｉａｔｉｏｎ）は０．２以下であることができ、これは内部電極の厚さ均一性が２０％以内であることを意味することができる。また、σｔｅ／ｔｅは、より好ましくは０．１８以下、さらに好ましくは０．１７以下であることができる。また、より好ましくは内部電極１２１、１２２の厚さの標準偏差σｔｅは±７０ｎｍ以内であることができる。
【0099】
σｔｅ／ｔｅが０．２以下の場合、内部電極１２１、１２２の厚さの均一性を確保することで、内部電極１２１、１２２に応力が不均一に加わる現象及び電界集中を防止することができ、これにより信頼性を向上させることができる。
【0100】
上記内部電極の厚さの標準偏差σｔｅは、内部電極１２１、１２２の平均厚さｔｅを測定するための上記第２方向に等間隔の３０の地点で測定された各厚さから上記内部電極の平均厚さｔｅを引いた後に二乗をして、この値の平均値を計算することで分散を求めた後、上記分散値を平方根することで測定することができる。
【0101】
一実施形態において、内部電極１２１、１２２の連結性は８５％以上であることができる。また、より好ましくは内部電極１２１、１２２の連結性は９０％以上であることができる。
【0102】
図６を参照すると、内部電極ＩＥは複数の導電部ＥＰを含み、隣接した導電部ＥＰの間に切れ部ＤＰを含むことができる。内部電極ＩＥの全体長さをｂ、複数の導電部ＥＰの長さをそれぞれｅ１、ｅ２、ｅ３、ｅ４とするとき、内部電極ＩＥの全体長さｂに対する複数の導電部ＥＰの長さの合計（ｅ＝ｅ１＋ｅ２＋ｅ３＋ｅ４）の割合を内部電極の連結性と定義することができる。
【0103】
内部電極の連結性は、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）を用いてスキャンしたイメージで測定することができる。より具体的には、上記イメージにおいて１０つの内部電極１２１、１２２についてそれぞれ内部電極の連結性を測定した後、その平均値を内部電極の連結性とすることができる。
【0104】
外部電極１３１、１３２は、本体１１０の第３面３及び第４面４に配置されることができる。
【0105】
外部電極１３１、１３２は、本体１１０の第３面３及び第４面４にそれぞれ配置され、第１内部電極１２１及び第２内部電極１２２とそれぞれ連結された第１外部電極１３１及び第２外部電極１３２を含むことができる。
【0106】
本実施形態では、積層型電子部品１００が２つの外部電極１３１、１３２を有する構造を説明しているが、外部電極１３１、１３２の個数や形状などは内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。
【0107】
一方、外部電極１３１、１３２は、金属などの電気導電性を有するものであれば、どのような物質を用いても形成されることができ、電気的特性、構造的安定性などを考慮して具体的な物質が決定されることができ、さらに多層構造を有することができる。
【0108】
例えば、外部電極１３１、１３２は、本体１１０に配置される電極層１３１ａ、１３２ａ及び電極層１３１ａ、１３２ａ上に形成されためっき層１３１ｂ、１３２ｂを含むことができる。
【0109】
電極層１３１ａ、１３２ａに対するより具体的な例として、電極層１３１ａ、１３２ａは、導電性金属及びガラスを含む焼成（ｆｉｒｉｎｇ）電極であるか、導電性金属及び樹脂を含む樹脂系電極であることができる。
【0110】
また、電極層１３１ａ、１３２ａは、本体上に焼成電極及び樹脂系電極が順次形成された形態であることができる。また、電極層１３１ａ、１３２ａは、本体上に導電性金属を含むシートを転写する方式で形成されるか、焼成電極上に導電性金属を含むシートを転写する方式で形成されたものであることができる。また、電極層１３１ａ、１３２ａは、めっき層で形成されるか、スパッタリング工法、ＡＬＤ（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）などの蒸着方式を用いて形成された層であることもできる。
【0111】
電極層１３１ａ、１３２ａに含まれる導電性金属として、電気導電性に優れた材料を用いることができ、特に限定されない。例えば、導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）及びそれらの合金のうち一つ以上であることができる。
【0112】
めっき層１３１ｂ、１３２ｂは実装特性を向上させる役割を果たす。めっき層１３１ｂ、１３２ｂの種類は特に限定されず、Ｎｉ、Ｓｎ、Ｐｄ及びこれらの合金のうち一つ以上を含むめっき層であることができ、複数の層で形成されることができる。
【0113】
めっき層１３１ｂ、１３２ｂに対するより具体的な例として、めっき層１３１ｂ、１３２ｂはＮｉめっき層またはＳｎめっき層であることができ、電極層１３１ａ、１３２ａ上にＮｉめっき層及びＳｎめっき層が順次形成された形態であることができ、Ｓｎめっき層、Ｎｉめっき層、及びＳｎめっき層が順次形成された形態であることができる。また、めっき層１３１ｂ、１３２ｂは、複数のＮｉめっき層及び／または複数のＳｎめっき層を含むこともできる。また、めっき層１３１ｂ、１３２ｂは、電極層１３１ａ、１３２ａ上にＮｉめっき層及びＰｄめっき層が順次形成された形態であることができる。
【0114】
積層型電子部品１００のサイズは特に限定する必要はない。本発明によると、小型化及び高容量化に有利であるため、サイズの小さいＩＴ用製品のサイズにも適用することができ、多様な環境で高信頼性を確保することができるため、高信頼性が要求される自動車電装用製品のサイズにも適用することができる。
【0115】
以下、実験例によって本発明をさらに詳細に説明するが、これは発明の具体的な理解を助けるためのものであり、本発明の範囲が実験例によって限定されるものではない。
【0116】
（実験例１）
内部電極ペーストが塗布されたセラミックグリーンシートを積層して切断及び焼成を経て本体を形成した後、本体上に外部電極用ペーストを塗布して焼成してサンプルチップを製作した。
内部電極ペーストが塗布されたセラミックグリーンシートを積層して切断及び焼成を経て本体を形成した後、本体上に外部電極用ペーストを塗布して焼成してサンプルチップを製作した。
【0117】
このとき、試験番号毎に内部電極用ペーストに含まれたＮｉ粉末に対するＩｎ含有量を変化させてサンプルチップを製作し、試験番号１は内部電極用ペーストにＩｎを添加しなかった。
【0118】
また、セラミックグリーンシートは、チタン酸バリウム（ＢａＴｉＯ３）パウダーに有機溶剤、結合剤、分散剤などを添加して製作し、セラミックグリーンシートにはＩｎを添加しなかった。
【0119】
サンプルチップを第２方向の中央までポリシング（ｐｏｌｉｓｈｉｎｇ）して第１方向及び第３方向の断面を露出させた後、図４に示したように幅及び厚さ方向の中央に位置した中央領域、上部カバー部に隣接した上部領域、及び下部カバー部に隣接した下部領域のそれぞれについて、ＦＩＢによるマイクロサンプリング加工法を用いて薄片化した試料を用意した。
【0120】
薄片化した試料は、その厚さが６０ｎｍ以下になるように加工した。一方、ＦＩＢ加工時に形成された試料表面のダメージ層は、Ａｒイオンミリングによって除去した。
【0121】
上述のようにして製作した薄片化した試料のそれぞれから内部電極を一つずつ選定して、ＳＴＥＭ（走査透過型電子顕微鏡）及びＥＤＳ（エネルギー分散型Ｘ線分析装置）を用いて分析した。また、ＳＴＥＭ分析において、走査透過型電子顕微鏡としてＡＲＭ－２００Ｆ（ＪＥＯＬ製品）を用い、加速電圧は２００ｋＶとした。また、ＥＤＳ装備としてはｏｘｆｏｒｄ ＥＤＳを用いた。
【0122】
内部電極内で誘電体層との界面ＩＦから１０ｎｍ離隔した地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合である「Ａ」、内部電極の第１方向の中央部の地点のうち、Ｉｎ／（Ｎｉ＋Ｉｎ）のモル比が０．００２以上の地点の割合である「Ｂ」を測定し、下記表１に記載した。図７を参照すると、一つの試験片当たりの内部電極１２１、１２２のうち、誘電体層１１１との界面ＩＦから１０ｎｍ離隔した２０の地点（▲）を観察して、合計６０の地点を分析して「Ａ」を求め、図８を参照すると、一つの試験片当たりの内部電極１２１、１２２のうち、第１方向の中央部の２０の地点（●）を観察して、合計６０の地点を分析して「Ｂ」を求めた。
【0123】
また、誘電体層との界面ＩＦから２ｎｍ離隔した地点（ｘ）のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値であるＸ、誘電体層との界面ＩＦから１０ｎｍ離隔した地点のＩｎ／（Ｎｉ＋Ｉｎ）のモル比の平均値であるＹを測定して、下記表２に記載した。図７を参照すると、一つの試験片当たりの内部電極１２１、１２２のうち、誘電体層１１１との界面ＩＦから２ｎｍ離隔した２０の地点（ｘ）を観察して、合計６０の地点を分析してＸを求め、一つの試験片当たりの内部電極１２１、１２２のうち、誘電体層１１１との界面ＩＦから１０ｎｍ離隔した２０の地点（▲）を観察して、合計６０の地点を分析してＹを求めた。
【0124】
また、電子線の測定プローブ直径は約１ｎｍとし、測定時間は３０秒とした。一方、得られたＥＤＳスペクトルからの定量補正は、Ｃｌｉｆｆ－Ｌｏｒｉｍｅｒ補正を用いた。
【0125】
誘電体層１１１と内部電極１２１、１２２の間の界面ＩＦは、ＳＴＥＭ（走査透過型電子顕微鏡）によって界面の両側に現れる線、すなわち、フレネルフリンジ（Ｆｒｅｓｎｅｌ ｆｒｉｎｇｅｓ）を観察して、フォーカスを変化させた時に、フレネルフリンジのコントラストが両側でほぼ対称に変化する地点を界面とした。
【0126】
静電容量は、各試験番号当たりの１０つのサンプルチップについて測定し、自動ブリッジ式測定器を用いて、ＡＣ電圧１Ｖｒｍｓ、１ｋＨｚの条件で静電容量を測定して、各試験番号に対する平均値を求めた。試験番号１の静電容量を基準値「１」とし、試験番号２～９は、試験番号１の静電容量に対する相対値を記載した。
【0127】
ＭＴＴＦ（平均故障時間）は、各試験番号当たりの１０つのサンプルチップについて測定し、１６５℃、７．５Ｖの条件で高温負荷試験を行い、絶縁抵抗が１０ＫΩ以下になった時間を故障時間と判定して、その平均値を求めた。試験番号１のＭＴＴＦを基準値「１」とし、試験番号２～９は、試験番号１のＭＴＴＦに対する相対値を記載した。
【0128】
内部電極の連結性は、サンプルチップを第２方向の中央までポリシング（ｐｏｌｉｓｈｉｎｇ）して第１方向及び第３方向の断面を露出させた後、図４に示したように幅及び厚さ方向の中央に位置した中央領域で１０つの内部電極を選定して測定した平均値を記載した。また、内部電極の平均厚さｔｅ及び内部電極の厚さの標準偏差σｔｅは、上記中央領域で一つの内部電極を選定した後、上記内部電極の第２方向に等間隔の３０の地点でその厚さを測定して平均厚さｔｅ及び標準偏差σｔｅを求めた。
【0129】
【表1】
【0130】
上記表１を参照すると、「Ａ」が０％超過７０％未満の場合（試験番号２及び７）には、「Ａ」が０％の場合（試験番号１）に比べて静電容量は向上することができるが、高温負荷の寿命が低下することを確認することができる。また、「Ｂ」が３５％超過の場合（試験番号７～９）には、静電容量が低下するか、高温負荷の寿命が低下することを確認することができる。
【0131】
一方、「Ａ」が７０％以上及び「Ｂ」が３５％以下を満たす場合（試験番号３～６）の場合、試験番号１に比べて静電容量及びＭＴＴＦが全て向上する顕著な効果があることが確認できる。また、試験番号３～６の場合、内部電極の連結性が８５％以上であり、内部電極の厚さ偏差σｔｅ／ｔｅも０．２０以下と小さくて、内部電極の平滑性及び厚さ均一性に優れることが確認できる。したがって、「Ａ」が７０％以上及び「Ｂ」が３５％以下を満たすことが好ましいことを確認することができる。
【0132】
また、「Ａ」が７５％以上及び「Ｂ」が３５％以下を満たす場合（試験番号４～６）、試験番号１に比べて静電容量及びＭＴＴＦが全て向上するだけでなく、静電容量及びＭＴＴＦがそれぞれ１５％以上顕著に向上したことが確認できる。したがって、「Ａ」が７５％以上及び「Ｂ」が３５％以下を満たすことがより好ましいことを確認することができる。
【0133】
【表2】
【0134】
上記表２を参照すると、Ｘ－Ｙが０超過０．００４１未満の場合（試験番号２、７～９）には、Ｘ－Ｙが０の場合（試験番号１）に静電容量が低下するか、高温負荷の寿命が低下したことが確認できる。
【0135】
一方、Ｘ－Ｙが０．００４１以上を満たす場合（試験番号３～６）の場合、試験番号１に比べて静電容量及びＭＴＴＦが全て向上する顕著な効果があることが確認できる。また、試験番号３～６の場合、内部電極の連結性が８５％以上であり、内部電極の厚さ偏差σｔｅ／ｔｅも０．２０以下と小さくて、内部電極の平滑性及び厚さ均一性に優れることが確認できる。したがって、Ｘ－Ｙが０．００４１を満たすことが好ましいことを確認することができる。
【0136】
また、Ｘ－Ｙが０．００５７以上を満たす場合（試験番号４～６）、試験番号１に比べて静電容量及びＭＴＴＦが全て向上するだけでなく、静電容量及びＭＴＴＦがそれぞれ１５％以上顕著に向上したことが確認できる。したがって、Ｘ－Ｙが０．００５７以上を満たすことがより好ましいことが確認できる。
【0137】
（実験例２）
誘電体層と内部電極の間の界面にＳｎ含有量またはＩｎ含有量の高い領域が配置されていない場合（比較例１）、誘電体層と内部電極の間の界面にＳｎ含有量が高い領域を配置した場合（比較例２）、誘電体層と内部電極の間の界面にＩｎ含有量が高い領域を配置した場合（発明例）の構造及び効果上の差異を確認するために、追加実験を行った。
誘電体層と内部電極の間の界面にＳｎ含有量またはＩｎ含有量の高い領域が配置されていない場合（比較例１）、誘電体層と内部電極の間の界面にＳｎ含有量が高い領域を配置した場合（比較例２）、誘電体層と内部電極の間の界面にＩｎ含有量が高い領域を配置した場合（発明例）の構造及び効果上の差異を確認するために、追加実験を行った。
【0138】
比較例１は、上記実験例１における試験番号１に該当し、発明例は上記実験例１における試験番号４に該当する。比較例２は、内部電極用ペーストにＩｎを添加せずにＳｎを添加してサンプルチップを製作し、上記試験番号４の内部電極用ペーストに含まれたＮｉ粉末に対するＩｎ含有量と比較例２の内部電極用ペーストに含まれたＮｉ粉末に対するＳｎ含有量が同一になるようにした。
【0139】
比較例１、比較例２及び発明例のそれぞれ５０つのサンプルを用意した後、下記ＳＴＥＰ１、ＳＴＥＰ２、ＳＴＥＰ３の条件を順次適用して測定した絶縁抵抗のグラフを図１１に示した。図１１の（ａ）は比較例１、図１１の（ｂ）は比較例２、図１１の（ｃ）は発明例に対する絶縁抵抗を測定したグラフである。
ＳＴＥＰ１：温度８５℃、湿度２５％、電圧６．３Ｖ、１時間維持
ＳＴＥＰ２：温度８５℃、湿度２５％、電圧７．５６Ｖ、３．５時間維持
ＳＴＥＰ３：温度１０５℃、湿度２５％、電圧７．５６Ｖ、６時間維持
ＳＴＥＰ１：温度８５℃、湿度２５％、電圧６．３Ｖ、１時間維持
ＳＴＥＰ２：温度８５℃、湿度２５％、電圧７．５６Ｖ、３．５時間維持
ＳＴＥＰ３：温度１０５℃、湿度２５％、電圧７．５６Ｖ、６時間維持
【0140】
図１１を参照すると、Ｓｎを添加した比較例２の場合、比較例１に比べて絶縁抵抗は向上するが、絶縁抵抗の散布は改善されていないことが確認できる。一方、発明例の場合、比較例１及び比較例２に比べて絶縁抵抗が向上するだけでなく、絶縁抵抗の散布が顕著に向上したことが確認できる。比較例１の絶縁抵抗の散布（ＣＶ値）は１５％、比較例２の絶縁抵抗の散布（ＣＶ値）は１８％、発明例の絶縁抵抗の散布（ＣＶ値）は７％と測定された。
【0141】
誘電体層と内部電極の間の界面にＳｎ含有量またはＩｎ含有量が高い領域が配置されていない場合（比較例１）、誘電体層と内部電極の間の界面にＩｎ含有量が高い領域を配置した場合（発明例）の誘電体結晶粒を比較するために、各サンプルチップを第２方向の中央までポリシングして第１方向及び第３方向の断面を露出させた後、走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で観察した。
【0142】
図４を参照すると、中央領域、カバー部の中央領域、マージン部の中央領域のそれぞれにおいて１００つ以上の誘電体結晶粒が含まれるように画像イメージをスキャンした後、容量形成部に含まれた誘電体結晶粒の平均粒径Ｇａ、カバー部に含まれた誘電体結晶粒の平均粒径Ｇｃ、マージン部に含まれた誘電体結晶粒の平均粒径Ｇｍを測定してＧｃ／Ｇａ及びＧｍ／Ｇａを下記表３に記載した。
【0143】
また、比較例１及び発明例のそれぞれ５０つのサンプルを用意した後、静電容量及びＤＦ（Ｄｉｓｓｉｐａｔｉｏｎ Ｆａｃｔｏｒ）を測定して、その平均値及びＣＶ値を下記表３に記載した。静電容量及びＤＦ（Ｄｉｓｓｉｐａｔｉｏｎ Ｆａｃｔｏｒ）は、自動ブリッジ式測定器を用いて、ＡＣ電圧１Ｖｒｍｓ、１ｋＨｚの条件で測定した。静電容量は比較例１の静電容量を基準値「１」とし、発明例は比較例１の静電容量に対する相対値を記載した。
【0144】
【表3】
【0145】
上記表３を参照すると、Ｉｎを添加した発明例の静電容量が比較例１より高く、特に静電容量ＣＶ値が大きく改善されることが確認できる。また、発明例が比較例１に比べてＤＦが多少高いが、ＤＦ ＣＶ値は顕著に低いことが確認できる。
【0146】
誘電体層と内部電極の間の界面にＳｎ含有量またはＩｎ含有量が高い領域が配置されていない場合（比較例１）、誘電体層と内部電極の間の界面にＩｎ含有量が高い領域を配置した場合（発明例）の誘電体結晶粒をＳＥＭを用いてスキャンした画像イメージを図１２及び図１３に示した。図１２は比較例１の誘電体結晶粒を観察したイメージであり、図１２の（ａ）はカバー部の誘電体結晶粒を観察したイメージであり、図１２の（ｂ）は容量形成部の誘電体結晶粒を観察したイメージである。図１３は発明例の誘電体結晶粒を観察したイメージであり、図１３の（ａ）はカバー部の誘電体結晶粒を観察したイメージであり、図１３の（ｂ）は容量形成部の誘電体結晶粒を観察したイメージである。
【0147】
上記表１、図１２、図１３を参照すると、比較例１の場合、容量形成部に含まれた誘電体結晶粒の平均粒径Ｇａがカバー部に含まれた誘電体結晶粒の平均粒径Ｇｃ及びマージン部に含まれた誘電体結晶粒の平均粒径Ｇｍに比べて非常に小さいことが確認できる。一方、Ｉｎを添加した発明例の場合、容量形成部に含まれた誘電体結晶粒の平均粒径Ｇａがカバー部に含まれた誘電体結晶粒の平均粒径Ｇｃ及びマージン部に含まれた誘電体結晶粒の平均粒径Ｇｍと類似したことが確認できる。
【0148】
総合すると、Ｉｎを添加した発明例の場合、静電容量の散布増加、絶縁抵抗の散布増加などの問題点が発生せずに静電容量及びＭＴＴＦが全て向上する顕著な効果があることが確認できる。
【0149】
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。
【0150】
また、本開示で用いられた「一実施形態」という表現は、互いに同一の実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかしながら、上記提示された一実施形態は、他の一実施形態の特徴と組み合わせて実現されることを排除しない。例えば、特定の一実施形態において説明された事項が他の一実施形態に説明されていなくても、他の一実施形態においてその事項と反対または矛盾する説明がない限り、他の一実施形態に関連する説明として理解することができる。
【0151】
本開示で用いられた用語は、単に一実施形態を説明するために用いられたものであり、本開示を限定する意図ではない。このとき、単数の表現は、文脈上明らかに異なるものを意味しない限り、複数の表現を含む。
【符号の説明】
【0152】
１００ 積層型電子部品
１１０ 本体
１１１ 誘電体層
１１２、１１３ カバー部
１１４、１１５ マージン部
１２１、１２２ 内部電極
１３１、１３２ 外部電極
１３１ａ、１３２ａ 電極層
１３１ｂ、１３２ｂ めっき層
１１０ 本体
１１１ 誘電体層
１１２、１１３ カバー部
１１４、１１５ マージン部
１２１、１２２ 内部電極
１３１、１３２ 外部電極
１３１ａ、１３２ａ 電極層
１３１ｂ、１３２ｂ めっき層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
