特開 2024-102835 広い出力電圧範囲のコンバータのための適応フィードバック

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024102835

(43)【公開日】2024-07-31

(54)【発明の名称】広い出力電圧範囲のコンバータのための適応フィードバック

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240724BHJP

【ＦＩ】

H02M3/155 H

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024004377

(22)【出願日】2024-01-16

(31)【優先権主張番号】63/480,629

(32)【優先日】2023-01-19

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】18/313,757

(32)【優先日】2023-05-08

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】518364964

【氏名又は名称】ルネサス エレクトロニクス アメリカ インコーポレイテッド

【氏名又は名称原語表記】ＲＥＮＥＳＡＳ ＥＬＥＣＴＲＯＮＩＣＳ ＡＭＥＲＩＣＡ ＩＮＣ．

【住所又は居所原語表記】１００１ Ｍｕｒｐｈｙ Ｒａｎｃｈ Ｒｏａｄ， Ｍｉｌｐｉｔａｓ， Ｃａｌｉｆｏｒｎｉａ ９５０３５， Ｕ．Ｓ．Ａ．

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】ロケシュ・クマス

(72)【発明者】

【氏名】マシュー・アンブローズ・コール

(72)【発明者】

【氏名】エリック・マグネ・ソリエ

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AS05

5H730BB13

5H730BB57

5H730DD04

5H730EE59

5H730FD01

5H730FF01

(57)【要約】

【課題】 電圧コンバータを動作させるためのシステムおよび方法を提供する。
【解決手段】
回路は、デジタルコードに所定の乗数を乗算して積を得ることができる。デジタルコードは、電圧コンバータの所望の出力電圧を表すことができる。所定の乗数は、積を所定のウィンドウ内に維持させることができる。積を所定のウィンドウ内で維持することで、電圧コンバータの基準デジタル／アナログコンバータの出力を所定の電圧ウィンドウ内に維持させることができる。回路は、電圧コンバータの出力電圧を示すフィードバック電圧を受け取ることができる。回路は、フィードバック電圧を除数で除算して分割された電圧を得ることができる。除数は、デジタルコードに対応することができる。回路は、分割された電圧を電圧コンバータの誤差増幅器に送ることができる。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数のスイッチと、乗算回路と、タップセレクタと、分圧器と、を備える半導体装置であって、
前記乗算回路は、デジタルコードに所定の乗数を乗算して積を得るように構成され、前記デジタルコードは、電圧コンバータの所望の出力電圧を表し、前記所定の乗数は、前記積を所定のウィンドウ内に維持させ、
前記乗算回路は、前記積を前記電圧コンバータの基準デジタル／アナログコンバータ（ＤＡＣ）に送るように構成され、前記積を前記所定のウィンドウ内に維持することで、前記基準ＤＡＣの出力が所定の電圧ウィンドウ内に維持され、
前記タップセレクタは、前記デジタルコードに基づいて前記複数のスイッチのうちの１つのスイッチを作動させるように構成され、
前記分圧器は、前記電圧コンバータの出力電圧を示すフィードバック電圧を受け取るように構成され、
前記分圧器は、前記フィードバック電圧を除数で除算して分割された電圧を得るように構成され、前記除数は、作動した前記スイッチに対応しており、
前記分圧器は、前記分割された電圧を前記電圧コンバータの誤差増幅器に送るように構成される、
半導体装置。

【請求項2】

前記複数のスイッチのうちの１つのスイッチが一度に作動される、請求項１に記載の半導体装置。

【請求項3】

前記所定の乗数および前記除数を格納するように構成されたルックアップテーブルをさらに備え、
前記ルックアップテーブルには、様々な範囲の前記デジタルコード、様々な前記所定の乗数、および様々な前記除数におけるマッピングが格納される、
請求項１に記載の半導体装置。

【請求項4】

前記タップセレクタは、
前記ルックアップテーブルを参照して、前記除数と前記デジタルコードとの間のマッピングから前記除数を識別し、
前記除数に基づいて、前記複数のスイッチのうちの１つの前記スイッチを識別するように構成される、
請求項３に記載の半導体装置。

【請求項5】

前記乗算回路は、前記ルックアップテーブルを参照して、前記所定の乗数と前記デジタルコードとの間のマッピングから前記所定の乗数を識別するように構成される、請求項３に記載の半導体装置。

【請求項6】

前記分圧器は、前記複数のスイッチに接続された複数の抵抗を備え、前記複数のスイッチのうちの様々なスイッチを作動させることで、前記複数の抵抗のうちの様々な抵抗セットが前記フィードバック電圧を分割させる、請求項１に記載の半導体装置。

【請求項7】

前記乗算回路および前記タップセレクタは、前記電圧コンバータのレジスタから前記デジタルコードを受け取る、請求項１に記載の半導体装置。

【請求項8】

基準デジタル／アナログコンバータ（ＤＡＣ）と、誤差増幅器と、パルス幅変調器と、回路と、を備えるシステムであって、
前記パルス幅変調器は、前記誤差増幅器の出力および電圧コンバータ内のインダクタのインダクタ電流のうちの少なくとも一方に基づいてパルス幅変調（ＰＷＭ）信号を生成するように構成され、
前記回路は、デジタルコードに所定の乗数を乗算して積を得るように構成され、前記デジタルコードは、前記電圧コンバータの所望の出力電圧を表し、前記所定の乗数は、前記積を所定のウィンドウ内に維持させ、
前記回路は、前記積を前記基準ＤＡＣに送るように構成され、前記積を前記所定のウィンドウ内に維持することで、前記基準ＤＡＣの出力が所定の電圧ウィンドウ内に維持され、
前記回路は、前記電圧コンバータの出力電圧を示すフィードバック電圧を受け取るように構成され、
前記回路は、前記フィードバック電圧を除数で除算して分割された電圧を得るように構成され、前記除数は、前記デジタルコードに対応しており、
前記回路は、前記分割された電圧を前記誤差増幅器に送るように構成され、
前記基準ＤＡＣは、
前記積を電圧信号に変換し、
前記電圧信号を前記誤差増幅器に送るように構成され、
前記誤差増幅器は、前記電圧信号と前記分割された電圧との間の誤差電圧を前記パルス幅変調器に出力するように構成される、
システム。

【請求項9】

前記回路は、複数のスイッチと、前記デジタルコードに基づいて前記複数のスイッチのうちの１つのスイッチを作動させるように構成されたタップセレクタと、をさらに備え、
前記除数は、作動した前記スイッチに対応している、
請求項８に記載のシステム。

【請求項10】

前記回路は、前記複数のスイッチに接続された複数の抵抗を備え、前記回路は、前記複数のスイッチのうちの１つのスイッチを作動させることで、前記複数の抵抗のうちの様々な抵抗セットが前記フィードバック電圧を分割させるように構成される、請求項９に記載のシステム。

【請求項11】

前記複数のスイッチのうちの１つのスイッチが一度に作動される、請求項１０に記載のシステム。

【請求項12】

前記回路は、前記所定の乗数および前記除数を格納するように構成されたルックアップテーブルをさらに備え、前記ルックアップテーブルには、様々な範囲の前記デジタルコード、様々な前記所定の乗数、および様々な前記除数におけるマッピングが格納される、請求項８に記載のシステム。

【請求項13】

前記回路は、
前記ルックアップテーブルを参照して、前記除数と前記デジタルコードとの間のマッピングから前記除数を識別し、
前記回路内の前記複数のスイッチのうちの１つのスイッチを識別し、
識別した前記スイッチを作動させて、前記フィードバック電圧を前記除数で除算するように構成される、
請求項１２に記載のシステム。

【請求項14】

前記回路は、前記ルックアップテーブルを参照して、前記所定の乗数と前記デジタルコードとの間のマッピングから前記所定の乗数を識別するように構成される、請求項１２に記載のシステム。

【請求項15】

前記デジタルコードを格納するように構成されたレジスタをさらに備える、請求項９に記載のシステム。

【請求項16】

電圧コンバータを動作させるための方法であって、
デジタルコードに所定の乗数を乗算して積を得るステップであって、前記デジタルコードは、前記電圧コンバータの所望の出力電圧を表し、前記所定の乗数は、前記積を所定のウィンドウ内に維持させ、前記積を前記所定のウィンドウ内に維持することで、前記電圧コンバータの基準デジタル／アナログコンバータ（ＤＡＣ）の出力を所定の電圧ウィンドウ内に維持させる、ステップと、
前記電圧コンバータの出力電圧を示すフィードバック電圧を受け取るステップと、
前記フィードバック電圧を除数で除算して分割された電圧を得るステップであって、前記除数は、前記デジタルコードに対応している、ステップと、
前記分割された電圧を前記電圧コンバータの誤差増幅器に送るステップと、
を含む、方法。

【請求項17】

前記フィードバック電圧を前記除数で除算するステップは、
ルックアップテーブルに格納された前記除数と前記デジタルコードとの間のマッピングから前記除数を識別するステップであって、前記ルックアップテーブルは、前記所定の乗数および前記除数、ならびに様々な範囲の前記デジタルコード、様々な前記所定の乗数、および様々な前記除数におけるマッピングを格納する、ステップと、
前記除数に基づいて、複数のスイッチのうちの１つのスイッチを識別するステップと、
前記複数のスイッチのうちの前記１つのスイッチを作動させることで、複数の抵抗のうちの１つの抵抗セットが前記フィードバック電圧を分割させるステップと、
を含む、請求項１６に記載の方法。

【請求項18】

前記複数のスイッチのうちの１つのスイッチが一度に作動される、請求項１７に記載の方法。

【請求項19】

ルックアップテーブルに格納された前記除数と前記デジタルコードとの間のマッピングから前記所定の乗数を識別するステップであって、前記ルックアップテーブルは、前記所定の乗数および前記除数、ならびに様々な範囲の前記デジタルコード、様々な前記所定の乗数、および様々な前記除数におけるマッピングを格納する、ステップをさらに含む、請求項１６に記載の方法。

【請求項20】

前記電圧コンバータのレジスタから前記デジタルコードを取得するステップをさらに含む、請求項１６に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

［関連出願の相互参照］
本出願は、２０２３年１月１９日に出願された「ＡＤＡＰＴＩＶＥ ＦＥＥＤＢＡＣＫ ＦＯＲ ＷＩＤＥ ＯＵＴＰＵＴ ＶＯＬＴＡＧＥ ＲＡＮＧＥ ＣＯＮＶＥＲＴＥＲＳ」と題する米国特許出願第６３／４８０，６２９の権利を主張するものであり、その全文が参照により本明細書に組み込まれている。

【0002】

本開示は、一般に、半導体装置に関する。より詳細には、本開示は、広い出力電圧範囲のコンバータのための適応フィードバックに関する。

【背景技術】

【0003】

電圧コンバータは、入力電圧を、電圧レベルが異なる出力電圧に変換するために使用され得る。バック（ｂｕｃｋ）コンバータ（降圧コンバータ）は、直流（ＤＣ）電圧を低減させる必要がある用途に使用され得る。ブーストコンバータ（昇圧コンバータ）は、ＤＣ電圧を増大させる必要がある用途に使用され得る。電圧コンバータは、電圧コンバータの入力においてトランジスタなどのインダクタに接続された複数のスイッチを含むことができる。ここで、スイッチは、パルス幅変調（ＰＷＭ）制御信号によってオンおよびオフされ得る。ＰＷＭ制御信号のデューティサイクルは、電圧コンバータの出力電圧を決定することができる。

【発明の概要】

【0004】

一実施形態において、一般に、半導体装置が提供される。半導体装置は、複数のスイッチと、乗算回路と、タップセレクタと、分圧器と、を含むことができる。乗算回路は、デジタルコードに所定の乗数を乗算して積を得るように構成され得る。デジタルコードは、電圧コンバータの所望の出力電圧を表すことができる。所定の乗数は、積を所定のウィンドウ内に維持させることができる。乗算回路は、積を電圧コンバータの基準デジタル／アナログコンバータ（ＤＡＣ）に送るようにさらに構成され得る。積を所定のウィンドウ内に維持することで、基準ＤＡＣの出力を所定の電圧ウィンドウ内に維持させることができる。タップセレクタは、デジタルコードに基づいて、複数のスイッチのうちの１つのスイッチを作動させるように構成され得る。分圧器は、電圧コンバータの出力電圧を示すフィードバック電圧を受け取るように構成され得る。分圧器は、フィードバック電圧を除数で除算して分割された電圧を得るようにさらに構成され得る。除数は、作動したスイッチに対応することができる。分圧器は、分割された電圧を電圧コンバータの誤差増幅器に送るようにさらに構成され得る。

【0005】

一実施形態において、一般に、システムが提供される。システムは、基準デジタル／アナログコンバータ（ＤＡＣ）と、誤差増幅器と、パルス幅変調器と、回路と、を含むことができる。パルス幅変調器は、誤差増幅器の出力および電圧コンバータ内のインダクタのインダクタ電流のうちの少なくとも１つに基づいてパルス幅変調（ＰＷＭ）信号を生成するように構成され得る。回路は、デジタルコードに所定の乗数を乗算して積を得るように構成され得る。デジタルコードは、電圧コンバータの所望の出力電圧を表すことができる。所定の乗数は、積を所定のウィンドウ内に維持させることができる。回路は、積を基準ＤＡＣに送るようにさらに構成され得る。積を所定のウィンドウ内に維持することで、基準ＤＡＣの出力を所定の電圧ウィンドウ内に維持させることができる。回路は、電圧コンバータの出力電圧を示すフィードバック電圧を受け取るようにさらに構成され得る。回路は、フィードバック電圧を除数で除算して分割された電圧を得るようにさらに構成され得る。除数は、デジタルコードに対応することができる。回路は、分割された電圧を誤差増幅器に送るようにさらに構成され得る。基準ＤＡＣは、積を電圧信号に変換するように構成され得る。基準ＤＡＣは、電圧信号を誤差増幅器に送るようにさらに構成され得る。誤差増幅器は、電圧信号と分割された電圧との間の誤差電圧をパルス幅変調器に出力するように構成され得る。

【0006】

一実施形態において、一般に、電圧コンバータを動作させるための方法が提供される。該方法は、デジタルコードに所定の乗数を乗算して積を得るステップを含む。デジタルコードは、電圧コンバータの所望の出力電圧を表すことができる。所定の乗数は、積を所定のウィンドウ内に維持させることができる。積を所定のウィンドウ内に維持することで、電圧コンバータの基準デジタル／アナログコンバータ（ＤＡＣ）の出力を所定の電圧ウィンドウ内に維持させることができる。該方法は、電圧コンバータの出力電圧を示すフィードバック電圧を受け取るステップをさらに含むことができる。該方法は、フィードバック電圧を除数で除算して分割された電圧を得るステップをさらに含むことができる。ここで、除数は、デジタルコードに対応している。該方法は、分割された電圧を電圧コンバータの誤差増幅器に送るステップをさらに含むことができる。

【図面の簡単な説明】

【0007】

以下、添付の図を参照して本発明の様々な実施形態のさらなる特徴、構造、および動作を詳細に説明する。図において、同様の参照符号は同一または機能的に同様の要素を示す。

【図1】一実施形態における、電圧コンバータを実装することができるシステムの例示的な図である。

【図2】一実施形態における、広い出力電圧範囲のコンバータのための適応フィードバックを実装することができる回路の例示的な図である。

【図3】一実施形態における、図２に示す回路の細部を示す例示的な図である。

【図4】一実施形態における、広い出力電圧範囲のコンバータのための適応フィードバックにおけるタップ選択の実装例を示す図である。

【図5】一実施形態における、広い出力電圧範囲のコンバータのための適応フィードバックに関する表の例示的な図である。

【図6】一実施形態における、広い出力電圧範囲のコンバータのための適応フィードバックの実装に関する基準デジタル／アナログコンバータ（ＤＡＣ）電圧の波形を示す例示的な図である。

【図7】一実施形態における、広い出力電圧範囲のコンバータのための適応フィードバックに関するフロー図である。

【発明を実施するための形態】

【0008】

ＤＣ－ＤＣ電圧変換は、入力ＤＣ電圧を出力ＤＣ電圧に変換するために実施され得る。ＤＣ－ＤＣコンバータは、ノート型パーソナルコンピュータ、ドックステーション、および携帯電話など、バッテリ駆動される様々な用途で使用され得る。これらのＤＣ－ＤＣコンバータにおける出力電圧制御の精度は、±１％以下など、可能な限り高いことが望ましい。

【0009】

一部の電圧コンバータ（例えばマルチレベル電圧コンバータ）は、５ボルト（Ｖ）～４８Ｖなどの広い範囲の出力電圧を出力することができる。従来、出力電圧制御の精度は、このような広い出力電圧範囲の上限側では高くなる傾向があり、その下限側では低くなる傾向がある。この精度の差は、不整合をもたらす可能性があり、従来の解決策の一部では、精度の低下に対応するために出力電圧をトリミングまたはスケーリングしている場合がある。しかしながら、このようなトリミングは、比較的大きな回路を必要とするので、ダイの面積とコストが増加することになる。

【0010】

以下の説明では、本願の様々な実施形態の理解を提供するために、特定の構造、構成要素、材料、寸法、処理ステップ、および技術などを含む多数の具体的な詳細が記載されている。しかしながら、当業者であれば、本願の様々な実施形態が、これらの具体的な詳細なしに実現され得ることを理解するであろう。場合によっては、本願を不明瞭にしないために、既知の構造または処理ステップの詳細に関する説明を省略する。

【0011】

本明細書に記載の装置、デバイス、システム、および／または方法は、広い出力電圧範囲を有するシステムにおいて高い精度の電圧制御を達成するための適応フィードバックの使用に関する。本明細書に記載のこれらの装置、デバイス、システム、および／または方法の用途として、ノート型パーソナルコンピュータ、ドックステーション、携帯電話、およびバック、ブースト、またはバック／ブーストコントローラ／コンバータが電力管理に使用される他の多くのシステムが挙げられるが、これらに限定されるものではない。後述するように、比較的小さな回路を電圧コンバータシステムまたはチップに追加して、出力電圧制御の精度および一貫性を向上させることができる。

【0012】

図１は、一実施形態における、電圧コンバータを実装することができるシステムの例示的な図である。図１に示すシステム１００は、ＤＣ－ＤＣコンバータ集積回路（ＩＣ）を実装する半導体装置またはチップであり得る。システム１００は、バンドギャップ基準、低ドロップアウト（ＬＤＯ）レギュレータ、バイアス回路、およびパワーオンリセットコンパレータなどのコンポーネント、ならびにシステム１００を動作させるために必要となり得るその他のコンポーネントを含むハウスキーピング回路１０１を含むことができる。システム１００は、デジタルコアロジック、ステートマシン、および制御レジスタを含む回路１０２をさらに含むことができる。システム１００は、Ｉ２Ｃなどのシリアル通信インタフェース、シリアルペリフェラルインタフェース（ＳＰＩ）、またはシステム１００によって使用され得るその他の通信インタフェースを含む回路１０３をさらに含むことができる。システム１００は、出力電圧（図２および図３のＶＯＵＴ参照）およびインダクタ（図２および図３のＩＬおよびインダクタＬ参照）のインダクタ電流（感知されたインダクタ電流）のうちの少なくとも一方に基づいてパルス幅変調（ＰＷＭ）信号を生成することができるパルス幅変調器（例えばＰＷＭ変調器）１０４をさらに含むことができる。システム１００は、ＰＷＭ変調器１０４から出力されたＰＷＭ信号に従って、システム１００に組み込まれたトランジスタ、またはシステム１００の外部のトランジスタを駆動するように構成されたゲートドライバ１０７をさらに含むことができる。システム１００は、基準ＤＡＣ１０５をさらに含むことができる。システム１００は、ソフトスタート制御回路および不具合検出回路を含む回路１０６をさらに含むことができる。システム１００は、誤差増幅器１０８と電流検知回路１０９とをさらに含むことができる。電流検知回路１０９は、感知されたインダクタ電流ＩＬを測定し、感知されたインダクタ電流ＩＬをパルス幅変調器１０４に提供するように構成され得る。ＤＣ－ＤＣコンバータＩＣのタイプおよびそれが提供する機能セットに応じて、システム１００には追加の機能ブロックが存在してもよい。一態様において、ゲートドライバは、システム１００に組み込まれたトランジスタおよび／またはシステム１００の外部のトランジスタに接続され得る。

【0013】

回路１０２は、Ｎビットのデジタルレジスタを含むことができる。ここで、Ｎは、システム１００によって出力される所望の出力電圧を表すプログラム可能なコードであり得る。基準ＤＡＣ１０５は、このプログラムされたコードに基づいて基準電圧を生成するために使用され得る。電圧レギュレータの出力は、抵抗分割器を使用して出力から妥当な値まで分割され得る。誤差増幅器１０８を使用して、分割された出力と、基準ＤＡＣ１０５によって生成された基準電圧とを比較することができる。誤差増幅器１０８からの出力は、ＰＷＭ変調器１０４を制御することができる。これにより、出力電圧を制御するようにＰＷＭ信号のデューティサイクルを調整することができる。一態様において、誤差増幅器１０８からの出力を小さくすることで、ＰＷＭ変調器によって生成されるＰＷＭ制御信号のデューティサイクルに対する調整を減らすことができる。調整を減らすことで、システム１００の精度および効率を向上させることができる。

【0014】

高電圧（例えば４８Ｖ）のＤＣ－ＤＣコンバータにおけるフィードバックループは、より良好なマッチング、より低いオフセット、およびより高い帯域幅を達成するために、通常、低電圧（例えば３．３Ｖ～５Ｖの供給）のアナログ回路を使用する。（誤差増幅器１０８の）コモンモード電圧は、接地付近から電源付近までの範囲であり得る。基準ＤＡＣ１０５は、通常、コモンモード範囲よりも低い場合がある最大出力を有する。例えば、基準ＤＡＣのフルスケールは２．３０４Ｖに制限され得る。出力が最大値に設定されている場合、抵抗分割器は、基準ＤＡＣ１０５のフルスケールよりも低いフィードバック電圧を提供するように設計されている必要がある。最大出力電圧が４８Ｖ（例えば出力電圧範囲の最大値）の場合、本実施例において、フィードバック電圧を基準ＤＡＣ１０５のフルスケール内に維持するために、フィードバック抵抗分割器は、１：２４の減衰比を有する必要がある。したがって、この場合のフィードバック電圧は、最大２Ｖとなる。誤差増幅器におけるランダムオフセットが±１０ｍＶであると仮定し、他の誤差要因をすべて無視すると、出力制御の精度は許容できる範囲である±０．５％になる。

【0015】

しかしながら、出力電圧が３Ｖ（例えば出力電圧範囲の下限側）に設定されている場合、フィードバック電圧が１２５ｍＶとなり、出力制御の誤差が～８％となる。これは、様々な用途で許容されるにはかなり高い数値である。システム内の他の誤差要因として、抵抗分割器のミスマッチによる誤差や、基準ＤＡＣ１０５の微分非直線性（ＤＮＬ）および積分非直線性（ＩＮＬ）による誤差も挙げられる。したがって、従来の実装は、広い出力電圧範囲のシステムには適さない場合がある。分割された入力電圧に依存するフィードバック回路を使用する実装などの他の従来の実装でも、これらの欠陥は克服されない。

【0016】

図２は、一実施形態における、広い出力電圧範囲のコンバータのための適応フィードバックを実装することができる回路の例示的な図である。図２には、図１に示すシステム１００の一部が示されている。図２に示す実施形態において、回路２００は、システム１００に組み込まれ得る。回路２００は、回路１０２の出力、基準ＤＡＣ１０５の入力、および誤差増幅器１０８の反転入力に接続され得、出力電圧ＶＯＵＴの測定値であるフィードバック電圧を受け取ることができる。回路２００は、出力電圧範囲全体にわたってより高い精度を達成するために適応フィードバックを実施するように組み込まれ得る。

【0017】

回路２００をシステム１００に組み込むことで、（１）出力電圧範囲の下限側で精度が低下する従来のフィードバック方法と比較して、システム１００の出力電圧範囲全体に対してより高い一貫性および精度を実現することができ、（２）アナログ回路をトリミングするための要件を最小限に抑えることができるので、コストと試験時間を節約することができ、（３）トリミング回路などの追加の回路を省略することでコストとダイの面積を節約することができ、（４）比較的小さなデジタル回路を追加し、既存のアナログ回路への変更を最小限に抑えることができる。回路２００が適応フィードバックを使用することで、ダイの面積や製造試験時間を増大させることなく、出力電圧範囲全体の電圧制御においてより高い精度を達成することができる。したがって、コストを節約し、より小さなフォームファクタをもつ電圧コンバータＩＣの開発に役立つことができる。

【0018】

回路２００は、回路１０２内のＶＯＵＴレジスタから、プログラム可能なコード、すなわちＮビットのデジタルコードを受け取るか取得することができる。デジタルコードは、ＶＯＵＴの所望の値（例えば図１に示すシステム１００によって出力される所望の出力電圧）を表すことができる。回路２００は、受け取ったデジタルコードＮに所定の乗数を乗算して、Ｖｐｒｏｄとして示されている電圧のデジタル表現となり得る積２１０積を得ることができる。所定の乗数は、積２１０を所定のウィンドウ内に維持させることができる。基準ＤＡＣ１０５は、積２１０を電圧Ｖｐｒｏｄに変換するように構成され得る。積２１０を所定のウィンドウ内に維持することで、基準ＤＡＣ１０５の出力（Ｖｐｒｏｄ）を所定の電圧ウィンドウ内に維持させることができる。回路２００は、出力電圧ＶＯＵＴを測定することができ、測定されたＶＯＵＴをフィードバック電圧として受け取ることができる。回路２００は、フィードバック電圧（ＶＯＵＴ）を所定の除数で除算して、分割された電圧Ｖｄｉｖを得ることができる。ここで、除数は、デジタルコードに対応している。回路２００は、分割された電圧Ｖｄｉｖを誤差増幅器１０８に送ることができる。

【0019】

図３は、一実施形態における、図２に示す回路２００の細部を示す例示的な図である。一実施形態において、回路２００は、デジタル乗算器／除算器３０２と、タップセレクタ３０４と、抵抗Ｒ１、Ｒ２、…Ｒ_Ｎと複数のスイッチＳ_１、Ｓ_２、…Ｓ_Ｍのように直列に接続された複数の抵抗と、を含むことができる。デジタル乗算器／除算器３０２は、回路１０２によって出力されたプログラムされたコードまたはデジタルコードＮを、Ｎに所定の乗数を乗算して積２１０を生成するなど、前処理することができる。所定の乗数は、回路２００に格納され得る。一実施形態において、所定の乗数は、回路２００内のルックアップテーブル（ＬＵＴ）３０８に格納され得る。一実施形態において、複数のスイッチＳ_１、Ｓ_２、…Ｓ_Ｍは、任意の距離だけ互いに離間させることができ（例えば同じ距離でも異なる距離でもあり得る）、スイッチの数Ｍは、任意であり得、回路２００および／またはシステム１００の所望の実装に依存することができる。

【0020】

タップセレクタ３０４は、回路１０２からプログラムされたコードまたはデジタルコードＮを受け取ることができ、プログラムされたコードＮに基づいてＭ個のタップを示す制御信号３１４を生成することができる。一実施形態において、複数の値ＮをＬＵＴ３０８内の複数の値Ｍにマッピングすることができる。したがって、タップセレクタ３０４は、ＬＵＴ３０８を参照して、Ｎに基づいてＭを決定することができる。制御信号３１４におけるＭ個のタップによって、回路２００内の複数のスイッチのうちの１つのスイッチを選択することができる。例えば、タップセレクタ３０４がＭ＝２を示す制御信号３１４を出力した場合、スイッチＳ_２が選択されて作動（例えば閉鎖）する。タップセレクタ３０４がＭ＝Ｍ－１を示す制御信号３１４を出力した場合、スイッチＳ_Ｍ－１が選択されて作動する。一実施形態において、複数のスイッチＳ_１、Ｓ_２、…Ｓ_Ｍのうちの１つのタップまたはスイッチが一度に選択され得る。

【0021】

抵抗Ｒ１、Ｒ２、…Ｒ_Ｎなど、回路２００内の複数の抵抗のうちの様々な抵抗セットまたは組み合わせは、Ｍによってタッピングまたは選択されるスイッチに対応する除数でＶＯＵＴを除算することができる様々な分圧器を形成することができる。一実施形態において、ＬＵＴ３０８は、Ｍの値と複数の所定の除数との間のマッピングを含むことができる。タップセレクタ３０４がＭ＝２を示す制御信号３１４を出力し、Ｍ＝２がＬＵＴ３０８内の「３」の除数にマッピングされた場合、スイッチＳ_２が作動される。スイッチＳ_２が作動したことに応答して、Ｒ１、Ｒ２、…Ｒ_Ｎによって形成された分圧器の出力は、誤差増幅器１０８の反転入力に接続され得る。Ｒ１、Ｒ２、…Ｒ_Ｎによって形成された分圧器は、ＬＵＴ３０８に従ってＶＯＵＴを「３」で除算することができる。ＶＯＵＴ／３の電圧は、作動したスイッチＳ_２を介して誤差増幅器１０８に提供され得る。

【0022】

回路２００内のデジタル乗算器／除算器３０２、タップセレクタ３０４、複数の抵抗（例えばＲ１、Ｒ２など）によって形成された分圧器、および複数のスイッチを実装することで、基準ＤＡＣ１０５によって出力されるＶｐｒｏｄを所定の電圧ウィンドウ（例えば約１Ｖ～２Ｖのウィンドウ）内に維持することができる。Ｖｐｒｏｄを所定のウィンドウ内に維持することで、誤差増幅器１０８の非反転入力に入力される基準電圧の範囲を比較的小さくすることができる。さらに、フィードバック電圧（例えば測定されたＶＯＵＴ）を、Ｖｐｒｏｄに相当することができる電圧にスケーリングまたは分割することができる。Ｖｐｒｏｄおよびフィードバック電圧の両方を所定のウィンドウ内に維持することができ、これにより、システム１００の出力電圧の全範囲についてより高い精度と一貫性を得ることができる。

【0023】

図４は、一実施形態における、広い出力電圧範囲のコンバータのための適応フィードバックにおけるタップ選択の実装例を示す図である。図４に示す実施例において、図２および図３に示す回路２００内のタップまたはスイッチの数は４に設定される（例えばＭ＝４）。また、図４に示す実施例において、複数の抵抗のうちの様々な抵抗セットまたは組み合わせによって、（ＶＯＵＴピンにおいて）ＶＯＵＴを入力として受け取り且つＶＯＵＴの様々な分割された値を出力する様々な分圧器を形成することができる。選択されたタップまたはスイッチに基づいて、選択されたスイッチまたはタップに対応する分割されたＶＯＵＴは、誤差増幅器１０８に出力され得る。分圧器を形成する抵抗の数は、タップの数またはＭの値に依存することができる。Ｍ＝４タップの場合の間隔、各タップの対の間の抵抗の数、および抵抗の抵抗値は、ＶＯＵＴピンから誤差増幅器１０８の入力までのフィードバック比が１：２４、１：１２、１：６、または１：３となるように設計または設定され得る。

【0024】

一実施形態において、複数の抵抗は、１００キロオームのような同一の抵抗値を有する４８個の抵抗Ｒを含むことができる。別の実施形態において、複数の抵抗のうちの抵抗の抵抗値は同一でなくてもよい。図４に示す実施例において、Ｎが値０～５１１の範囲にあることを示す設定１では、タップセレクタ３０４は、ＬＵＴ３０８を参照することができ、０～５１１の範囲とＭ＝４との間のマッピングに基づいて、タップＭ＝４を選択することができる。タップＭ＝４が選択されたことに応答して、図３に示す制御信号３１４は、スイッチＳ_４を作動させることができる。スイッチＳ_４が作動したことに応答して、スイッチＳ_４とＶＯＵＴとの間の複数の抵抗は、ＶＯＵＴを３で除算する分圧器を形成することができる。

【0025】

図４に示す別の実施例において、Ｎが値５１２～１０２３の範囲にあることを示す設定２では、タップセレクタ３０４は、ＬＵＴ３０８を参照することができ、５１２～１０２３の範囲とＭ＝３との間のマッピングに基づいて、タップＭ＝３を選択することができる。タップＭ＝３が選択されたことに応答して、図３に示す制御信号３１４は、スイッチＳ_３を作動させることができる。スイッチＳ_３が作動したことに応答して、スイッチＳ_３とＶＯＵＴとの間の複数の抵抗は、ＶＯＵＴを６で除算する別の分圧器を形成することができる。

【0026】

図４に示す別の実施例において、Ｎが値１０２４～２０４７の範囲にあることを示す設定３では、タップセレクタ３０４は、ＬＵＴ３０８を参照することができ、１０２４～２０４７の範囲とＭ＝２との間のマッピングに基づいて、タップＭ＝２を選択することができる。タップＭ＝２が選択されたことに応答して、図３に示す制御信号３１４は、スイッチＳ_２を作動させることができる。スイッチＳ_２が作動したことに応答して、スイッチＳ_２とＶＯＵＴとの間の複数の抵抗は、ＶＯＵＴを１２で除算する別の分圧器を形成することができる。

【0027】

図４に示す別の実施例において、Ｎが値２０４８～４０９５の範囲にあることを示す設定３では、タップセレクタ３０４は、ＬＵＴ３０８を参照することができ、２０４８～４０９５の範囲とＭ＝１との間のマッピングに基づいて、タップＭ＝１を選択することができる。タップＭ＝１が選択されたことに応答して、図３に示す制御信号３１４は、スイッチＳ_１を作動させることができる。スイッチＳ_１が作動したことに応答して、スイッチＳ_１とＶＯＵＴとの間の複数の抵抗は、ＶＯＵＴを２４で除算する別の分圧器を形成することができる。

【0028】

図５は、一実施形態における、広い出力電圧範囲のコンバータのための適応フィードバックに関する表５００の例示的な図である。図５に示す表は、図３に示すＬＵＴ３０８を含むことができる。ＬＵＴ５００において、「ＭＩＮ ＶＯＵＴ ＲＥＧ ＣＯＤＥ」の列の値はデジタルコードＮの下限を定義し、「ＭＡＸ ＶＯＵＴ ＲＥＧ ＣＯＤＥ」の列の値はデジタルコードＮの上限を定義する。「デジタル乗算器」の列は、Ｎを乗算および／または除算するためにデジタル乗算器／除算器３０２（図３参照）によって使用され得る所定の乗数の値を含むことができる。「アナログ除算器」の列は、図２～図４に示す回路２００においてどのタップまたはスイッチを作動させるかを決定するためにタップセレクタ３０４によって使用され得る所定の除数の値を含むことができる。「タップＭ」の列は、ＶＯＵＴを、ＬＵＴ３０８における対応する「アナログ除算器」の値で除算する分圧器を形成するためのスイッチを選択するためにタップセレクタ３０４によって使用され得るタップＭの値を含むことができる。「基準ＤＡＣ出力」および「ＶＯＵＴ出力」の列は、ＬＵＴ３０８の一部でなくてもよく、説明のために表５００に示されている。

【0029】

例えば、Ｎ＝５００の場合、Ｎは下限０と上限５１１の範囲に対応しており、ＬＵＴ５００の１行目の値はＮ＝５００にマッピングされ得る。例えば、デジタル乗算器／除算器３０２は、回路１０２からＮ＝５００を受け取ることができ（図２および図３参照）、ＬＵＴ３０８を参照して、Ｎ＝５００が乗数「４」にマッピングされることを決定することができる。マッピングの決定に応答して、デジタル乗算器／除算器３０２は、「５００」に「４」を乗算して「２，０００」を得ることができ（例えば図２における積２１０は２，０００である）、基準ＤＡＣ１０５は、「２，０００」を表すデジタル値を約２．０Ｖの電圧（例えばＶｐｒｏｄ）に変換することができる。２．０Ｖの電圧Ｖｐｒｏｄは、誤差増幅器１０８の非反転入力に入力され得る。

【0030】

また、タップセレクタは、回路１０２からＮ＝５００を受け取ることができ、ＬＵＴ３０８を参照して、Ｎ＝５００が除数「３」とＭ＝４のタップにマッピングされることを決定することができる。マッピングの決定に応答して、タップセレクタ３０４は、ＶＯＵＴを「３」で除算するために、図４に示すスイッチＳ_４を作動させることができるＭ＝４のタップを示す制御信号３１４を生成することができる。閉ループにおいて、誤差増幅器の両方の入力を等しくすることができる。これにより、ＶＯＵＴが６Ｖに制御される。なお、回路２００の実装により、Ｎに所定の乗数を乗算した結果と、ＶＯＵＴを所定の除数で除算した結果とをほぼ同じにできることに留意されたい。

【0031】

図６は、一実施形態における、広い出力電圧範囲のコンバータのための適応フィードバックの実装に関する基準デジタル／アナログコンバータ（ＤＡＣ）電圧の波形を示す例示的な図である。グラフ６００において、従来の実装による基準ＤＡＣ出力を破線で示し、本明細書に記載の実装による基準ＤＡＣ出力を実線で示している。実線に注目すると、基準ＤＡＣ出力（例えば図２および図３におけるＶｐｒｏｄ）は、２５５～４０９６の範囲のＤＡＣコード、すなわちデジタルコードＮに対して、１Ｖ～２Ｖの範囲で維持され得る。このＤＡＣコードの範囲は、図５の表５００に示すように、～３Ｖ～４９Ｖの範囲の出力電圧に対応している。誤差増幅器のオフセット（±１０ｍＶ）の影響は、ＤＡＣ出力（破線）が～１２７ｍＶと低くなり、且つ出力に最大～８％の誤差を生じさせる従来のアプローチ（他の誤差要因をすべて無視できると仮定）と比較すると、全出力範囲において１％未満である。

【0032】

図７は、一実施形態における、広い出力電圧範囲のコンバータのための適応フィードバックに関するフロー図である。図７に示すプロセス７００は、図１に示すシステム１００などの電圧コンバータチップを動作させるために実施されてもよい。プロセス７００は、１つまたは複数のブロック７０２、７０４、７０６、および／または７０８によって示される１つまたは複数の操作、動作、または機能を含むことができる。個別のブロックとして図に示されているが、所望の用途に応じて、様々なブロックを追加のブロックに分割したり、より少ない数のブロックに組み合わせたり、省略したり、異なる順序で実行されたり、並行して実行されたりすることができる。

【0033】

プロセス７００は、ブロック７０２で開始することができる。ブロック７０２において、電圧コンバータの回路は、デジタルコードに所定の乗数を乗算して積を得ることができる。デジタルコードは、電圧コンバータの所望の出力電圧を表すことができる。所定の乗数は、積を所定のウィンドウ内に維持させることができる。積を所定のウィンドウ内に維持することで、電圧コンバータの基準デジタル／アナログコンバータ（ＤＡＣ）の出力を所定の電圧ウィンドウ内に維持させることができる。一実施形態において、回路は、電圧コンバータのレジスタからデジタルコードを取得することができる。

【0034】

プロセス７００は、ブロック７０２からブロック７０４に進むことができる。ブロック７０４において、回路は、電圧コンバータの出力電圧を示すフィードバック電圧を受け取ることができる。プロセス７００は、ブロック７０４からブロック７０６に進むことができる。ブロック７０６において、回路は、フィードバック電圧を除数で除算して分割された電圧を得ることができる。除数は、デジタルコードに対応することができる。プロセス７００は、ブロック７０６からブロック７０８に進むことができる。ブロック７０８において、回路は、分割された電圧を電圧コンバータの誤差増幅器に送ることができる。

【0035】

一実施形態において、回路は、ルックアップテーブルに格納された除数とデジタルコードとの間のマッピングから除数を識別することができる。ルックアップテーブルは、所定の乗数および除数、ならびにデジタルコードの様々な範囲、様々な所定の乗数、および様々な除数におけるマッピングを格納することができる。さらに、回路は、除数に基づいて、回路内の複数のスイッチのうちの１つのスイッチを識別することができる。さらに、回路は、複数のスイッチのうちの１つのスイッチを作動させることで、複数の抵抗のうちの１つの抵抗セットがフィードバック電圧を分割させることができる。一実施形態において、複数のスイッチのうちの１つのスイッチが一度に作動され得る。一実施形態において、回路は、ルックアップテーブルに格納された除数とデジタルコードとの間のマッピングから所定の乗数を識別することができる。

【0036】

図におけるフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータプログラム製品の可能な実装のアーキテクチャ、機能性、および動作を示している。これに関して、フローチャートまたはブロック図における各ブロックは、指定された論理機能を実現するための１つまたは複数の実行可能命令を含む命令のモジュール、セグメント、またはその一部を表すことができる。いくつかの代替的な実装例において、ブロックに示された機能は、図に示す順序からはずれて発生してもよい。例えば、連続して示されている２つのブロックは、実際には、実質的に同時に実現されてもよく、関係する機能に応じて、場合によっては逆の順序で実現されてもよい。また、ブロック図および／またはフローチャートの各ブロック、ならびにそれらのブロックの組み合わせは、指定された機能または動作を実行する、または特別な目的のハードウェアおよびコンピュータ命令の組み合わせを実行する、特別な目的のハードウェアベースのシステムよって実現され得ることに留意されたい。

【0037】

本明細書で使用される用語は、特定の実施形態を説明するためにのみ使用されており、本発明を限定することを意図していない。本明細書で使用される単数を表す用語は、特に明示されない限り、その複数を含むことも意図している。また、本明細書で使用される「備える」という用語は、記載されている特徴、整数、ステップ、動作、要素、および／または構成要素の存在を画定するが、１つまたは複数の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらの群の存在または追加を排除しないことに留意されたい。

【0038】

添付の特許請求の範囲に記載のすべての手段またはステップと機能要素の対応する構造、材料、操作、およびそれらの等価物は、具体的に記載されている他の要素と組み合わせて機能を実現するための任意の構造、材料、または操作を包含することを意図している。本発明の開示されている実施形態の説明は、例示および説明のために提供されているが、網羅的であること、あるいは開示された形態に限定されることを意図していない。当業者には、本発明の範囲および精神から逸脱することなく、多くの修正および変形を適用することができることが明らかであろう。上述した実施形態は、本発明の原理および実用化を最適に説明するために、また、検討される特定の用途に適するように種々の修正を伴う様々な実施形態について本発明を当業者が理解できるように、選択および説明されたものである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【外国語明細書】