ホーム > 特許ランキング > 国立大学法人東京工業大学
特開2024-102929アニーリング処理システム、管理装置、チップ、アニーリング処理方法及びプログラム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024102929
(43)【公開日】2024-08-01
(54)【発明の名称】アニーリング処理システム、管理装置、チップ、アニーリング処理方法及びプログラム
(51)【国際特許分類】
G06N 99/00 20190101AFI20240725BHJP
【ＦＩ】
G06N99/00 180
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023007011
(22)【出願日】2023-01-20
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度、国立研究開発法人科学技術振興機構、「戦略的創造研究推進事業」、「チーム型研究（ＣＲＥＳＴ）」、「Ｓｏｃｉｅｔｙ５．０を支える革新的コンピューティング技術」、「学習／数理モデルに基づく時空間展開型アーキテクチャの創出と応用」、「学習／数理モデルに基づく時空間展開型アーキテクチャの創出と応用」、委託研究、産業技術力強化法第１７条の適用を受ける特許出願
(71)【出願人】
【識別番号】304021417
【氏名又は名称】国立大学法人東京工業大学
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】川村 一志
(72)【発明者】
【氏名】劉 載勲
(72)【発明者】
【氏名】本村 真人
(57)【要約】
【課題】多数のスピンで構成される任意の形状のイジングモデルを用いて効率的にアニーリング処理を行うことが可能なアニーリング処理システムを提供する。
【解決手段】複数のチップ２００それぞれは、他のチップ２００によってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定する。管理装置１００は、更新情報生成部１３０と、更新情報圧縮部１４０と、更新情報送信部１５０とを有する。更新情報生成部１３０は、更新情報を生成する。更新情報圧縮部１４０は、更新情報に対して圧縮処理を行う。更新情報送信部１５０は、圧縮された更新情報を、当該更新情報に対応するスピン情報に関するチップ２００以外のチップ２００に送信する。
【選択図】図５
【解決手段】複数のチップ２００それぞれは、他のチップ２００によってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定する。管理装置１００は、更新情報生成部１３０と、更新情報圧縮部１４０と、更新情報送信部１５０とを有する。更新情報生成部１３０は、更新情報を生成する。更新情報圧縮部１４０は、更新情報に対して圧縮処理を行う。更新情報送信部１５０は、圧縮された更新情報を、当該更新情報に対応するスピン情報に関するチップ２００以外のチップ２００に送信する。
【選択図】図５
【特許請求の範囲】
【請求項1】
イジングモデルを用いて解を求めるアニーリング処理を行うアニーリング処理システムであって、
前記イジングモデルの複数のスピンのスピン状態を決定する複数のチップであって、前記複数のチップそれぞれは、前記複数のスピンのうち、他の前記チップによってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定する、複数のチップと、
前記決定されたスピン状態を示すスピン情報を用いて当該スピン情報に関するスピンそれぞれが更新されたか否かを示す更新情報を生成する更新情報生成部と、
前記更新情報に対して圧縮処理を行う更新情報圧縮部と、
圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する更新情報送信部と、
を有する、アニーリング処理システム。
前記イジングモデルの複数のスピンのスピン状態を決定する複数のチップであって、前記複数のチップそれぞれは、前記複数のスピンのうち、他の前記チップによってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定する、複数のチップと、
前記決定されたスピン状態を示すスピン情報を用いて当該スピン情報に関するスピンそれぞれが更新されたか否かを示す更新情報を生成する更新情報生成部と、
前記更新情報に対して圧縮処理を行う更新情報圧縮部と、
圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する更新情報送信部と、
を有する、アニーリング処理システム。
【請求項2】
前記複数のチップそれぞれは、
圧縮された前記更新情報を展開して得られた前記更新情報を用いて得られた、他のチップによってスピン情報を決定すべきスピンのスピン状態と、当該チップによってスピン情報を決定すべきスピンの反転確率に基づいて得られた、当該チップによってスピン情報を決定すべきスピンの更新されたスピン状態とに基づいて、当該チップによってスピン情報を決定すべきスピンについて瞬間磁場を計算することによって、当該スピンに関するスピン情報を決定する、
請求項１に記載のアニーリング処理システム。
圧縮された前記更新情報を展開して得られた前記更新情報を用いて得られた、他のチップによってスピン情報を決定すべきスピンのスピン状態と、当該チップによってスピン情報を決定すべきスピンの反転確率に基づいて得られた、当該チップによってスピン情報を決定すべきスピンの更新されたスピン状態とに基づいて、当該チップによってスピン情報を決定すべきスピンについて瞬間磁場を計算することによって、当該スピンに関するスピン情報を決定する、
請求項１に記載のアニーリング処理システム。
【請求項3】
前記複数のチップそれぞれは、第１のバッファ及び第２のバッファを有し、
前記第２のバッファが前記アニーリング処理に関する計算を行うために使用されている場合に、前記第１のバッファは、前記更新情報の受信のために使用可能であり、
前記第１のバッファが前記アニーリング処理に関する計算を行うために使用されている場合に、前記第２のバッファは、前記更新情報の受信のために使用可能である、
請求項１に記載のアニーリング処理システム。
前記第２のバッファが前記アニーリング処理に関する計算を行うために使用されている場合に、前記第１のバッファは、前記更新情報の受信のために使用可能であり、
前記第１のバッファが前記アニーリング処理に関する計算を行うために使用されている場合に、前記第２のバッファは、前記更新情報の受信のために使用可能である、
請求項１に記載のアニーリング処理システム。
【請求項4】
前記更新情報圧縮部は、前記更新情報におけるスピンが更新されたことを示すビットの数に応じて圧縮率が高い圧縮方法で圧縮処理を行う、
請求項１に記載のアニーリング処理システム。
請求項１に記載のアニーリング処理システム。
【請求項5】
前記複数のチップそれぞれは、当該チップがスピン状態を決定すべきスピンについてスピン状態を決定する処理を互いに異なり得るパラメータを用いて複数回行うレプリカ処理を行う、
請求項１に記載のアニーリング処理システム。
請求項１に記載のアニーリング処理システム。
【請求項6】
前記複数のチップを管理する管理装置、
をさらに有し、
前記管理装置は、
前記複数のチップそれぞれから前記スピン情報を受信するスピン情報受信部と、
受信された前記スピン情報を用いて前記更新情報を生成する前記更新情報生成部と、
前記更新情報圧縮部と、
圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する更新情報送信部と、
を有する、
請求項１に記載のアニーリング処理システム。
をさらに有し、
前記管理装置は、
前記複数のチップそれぞれから前記スピン情報を受信するスピン情報受信部と、
受信された前記スピン情報を用いて前記更新情報を生成する前記更新情報生成部と、
前記更新情報圧縮部と、
圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する更新情報送信部と、
を有する、
請求項１に記載のアニーリング処理システム。
【請求項7】
イジングモデルを用いて解を求めるアニーリング処理を行う複数のチップを管理する管理装置であって、前記複数のチップは、前記イジングモデルの複数のスピンのスピン状態を決定し、前記複数のチップそれぞれは、前記複数のスピンのうち、他の前記チップによってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定し、
前記複数のチップそれぞれから前記決定されたスピン状態を示すスピン情報を受信するスピン情報受信部と、
受信された前記スピン情報を用いて当該スピン情報に関するスピンそれぞれが更新されたか否かを示す更新情報を生成する更新情報生成部と、
前記更新情報に対して圧縮処理を行う更新情報圧縮部と、
圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する更新情報送信部と、
を有する、管理装置。
前記複数のチップそれぞれから前記決定されたスピン状態を示すスピン情報を受信するスピン情報受信部と、
受信された前記スピン情報を用いて当該スピン情報に関するスピンそれぞれが更新されたか否かを示す更新情報を生成する更新情報生成部と、
前記更新情報に対して圧縮処理を行う更新情報圧縮部と、
圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する更新情報送信部と、
を有する、管理装置。
【請求項8】
イジングモデルを用いて解を求めるアニーリング処理システムにおけるチップであって、前記アニーリング処理システムは、前記イジングモデルの複数のスピンのスピン状態を決定する複数の前記チップを有し、複数の前記チップそれぞれは、前記複数のスピンのうち、他の前記チップによってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定し、
前記チップは、
他のチップが扱うスピンそれぞれが更新されたか否かを示す、圧縮処理が行われた更新情報を受信し、
圧縮された前記更新情報を展開して得られた前記更新情報を用いて得られた、他のチップによってスピン情報を決定すべきスピンのスピン状態と、当該チップによってスピン情報を決定すべきスピンの反転確率に基づいて得られた、当該チップによってスピン情報を決定すべきスピンの更新されたスピン状態とに基づいて、当該チップによってスピン情報を決定すべきスピンについて瞬間磁場を計算することによって、当該スピンに関するスピン情報を決定する、
チップ。
前記チップは、
他のチップが扱うスピンそれぞれが更新されたか否かを示す、圧縮処理が行われた更新情報を受信し、
圧縮された前記更新情報を展開して得られた前記更新情報を用いて得られた、他のチップによってスピン情報を決定すべきスピンのスピン状態と、当該チップによってスピン情報を決定すべきスピンの反転確率に基づいて得られた、当該チップによってスピン情報を決定すべきスピンの更新されたスピン状態とに基づいて、当該チップによってスピン情報を決定すべきスピンについて瞬間磁場を計算することによって、当該スピンに関するスピン情報を決定する、
チップ。
【請求項9】
イジングモデルを用いて解を求めるアニーリング処理を行うアニーリング処理システムで実行されるアニーリング処理方法であって、
前記イジングモデルの複数のスピンのスピン状態を決定する複数のチップそれぞれが、前記複数のスピンのうち、他の前記チップによってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定し、
前記決定されたスピン状態を示すスピン情報を用いて当該スピン情報に関するスピンそれぞれが更新されたか否かを示す更新情報を生成し、
前記更新情報に対して圧縮処理を行い、
圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する、
アニーリング処理方法。
前記イジングモデルの複数のスピンのスピン状態を決定する複数のチップそれぞれが、前記複数のスピンのうち、他の前記チップによってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定し、
前記決定されたスピン状態を示すスピン情報を用いて当該スピン情報に関するスピンそれぞれが更新されたか否かを示す更新情報を生成し、
前記更新情報に対して圧縮処理を行い、
圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する、
アニーリング処理方法。
【請求項10】
イジングモデルを用いて解を求めるアニーリング処理を行う複数のチップを管理するためのプログラムであって、前記複数のチップは、前記イジングモデルの複数のスピンのスピン状態を決定し、前記複数のチップそれぞれは、前記複数のスピンのうち、他の前記チップによってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定し、
前記複数のチップそれぞれから前記決定されたスピン状態を示すスピン情報を受信する処理と、
受信された前記スピン情報を用いて当該スピン情報に関するスピンそれぞれが更新されたか否かを示す更新情報を生成する処理と、
前記更新情報に対して圧縮処理を行う処理と、
圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する処理と、
をコンピュータに実行させるプログラム。
前記複数のチップそれぞれから前記決定されたスピン状態を示すスピン情報を受信する処理と、
受信された前記スピン情報を用いて当該スピン情報に関するスピンそれぞれが更新されたか否かを示す更新情報を生成する処理と、
前記更新情報に対して圧縮処理を行う処理と、
圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する処理と、
をコンピュータに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、アニーリング処理システム、管理装置、チップ、アニーリング処理方法及びプログラムに関する。
【背景技術】
【0002】
例えば量子アニーリング又はシミュレーテッドアニーリング等の、イジングモデルの基底状態を探索する問題を求解するためのアニーリングアルゴリズム（焼き鈍し法）が知られている。この技術に関連し、特許文献１は、複数のローカルイジングマシン（Local Ising Machine）によってアニーリングを実行する技術を開示する。また、特許文献２は、デジタルアニーリング（Digital Annealing：ＤＡ）に関する技術を開示する。また、特許文献３は、自己作用のパラメータを導入することによって、イジングモデルの全スピンの状態を並列に更新することが可能な技術（確率的セルラオートマタアニーリング；Stochastic Cellular Automata Annealing：ＳＣＡ）を開示する。また、特許文献４は、更新確率と更新試行率とに基づいて、複数のスピンの状態を並列に決定する技術（更新試行率制御並列アニーリング；Ratio-Controlled Parallel Annealing：ＲＰＡ）を開示する。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】国際公開第２０２２／０５３１４９号
【特許文献2】米国特許第１１３７２０３４号明細書
【特許文献3】特開２０２１－４３５０８号公報
【特許文献4】特開２０２２－１７７４５８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
求解の対象となる問題（組み合わせ最適化問題等）によっては、イジングモデルのスピンの数が膨大になる可能性がある。この場合、複数のチップ（アニーリング処理装置）を用いてアニーリング処理を行う必要があり得る。複数のチップを用いてアニーリング処理を行う場合、特許文献１に開示されているように、複数のスピンを複数のチップ（ローカルイジングマシン）で分配することが考えられる。しかしながら、特許文献１にかかる技術では、多数のスピンで構成される任意の形状のイジングモデルを用いる場合に、効率的にアニーリング処理を行うことができないおそれがある。
【0005】
本開示は、多数のスピンで構成される任意の形状のイジングモデルを用いて効率的にアニーリング処理を行うことが可能なアニーリング処理システム、管理装置、チップ、アニーリング処理方法及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示にかかるアニーリング処理システムは、イジングモデルを用いて解を求めるアニーリング処理を行うアニーリング処理システムであって、前記イジングモデルの複数のスピンのスピン状態を決定する複数のチップであって、前記複数のチップそれぞれは、前記複数のスピンのうち、他の前記チップによってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定する、複数のチップと、前記決定されたスピン状態を示すスピン情報を用いて当該スピン情報に関するスピンそれぞれが更新されたか否かを示す更新情報を生成する更新情報生成部と、前記更新情報に対して圧縮処理を行う更新情報圧縮部と、圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する更新情報送信部と、を有する。
【0007】
また、本開示にかかる管理装置は、イジングモデルを用いて解を求めるアニーリング処理を行う複数のチップを管理する管理装置であって、前記複数のチップは、前記イジングモデルの複数のスピンのスピン状態を決定し、前記複数のチップそれぞれは、前記複数のスピンのうち、他の前記チップによってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定し、前記複数のチップそれぞれから前記決定されたスピン状態を示すスピン情報を受信するスピン情報受信部と、受信された前記スピン情報を用いて当該スピン情報に関するスピンそれぞれが更新されたか否かを示す更新情報を生成する更新情報生成部と、前記更新情報に対して圧縮処理を行う更新情報圧縮部と、圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する更新情報送信部と、を有する。
【0008】
また、本開示にかかるチップは、イジングモデルを用いて解を求めるアニーリング処理システムにおけるチップであって、前記アニーリング処理システムは、前記イジングモデルの複数のスピンのスピン状態を決定する複数の前記チップを有し、複数の前記チップそれぞれは、前記複数のスピンのうち、他の前記チップによってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定し、前記チップは、他のチップが扱うスピンそれぞれが更新されたか否かを示す、圧縮処理が行われた更新情報を受信し、圧縮された前記更新情報を展開して得られた前記更新情報を用いて得られた、他のチップによってスピン情報を決定すべきスピンのスピン状態と、当該チップによってスピン情報を決定すべきスピンの反転確率に基づいて得られた、当該チップによってスピン情報を決定すべきスピンの更新されたスピン状態とに基づいて、当該チップによってスピン情報を決定すべきスピンについて瞬間磁場を計算することによって、当該スピンに関するスピン情報を決定する。
【0009】
また、本開示にかかるアニーリング処理方法は、イジングモデルを用いて解を求めるアニーリング処理を行うアニーリング処理システムで実行されるアニーリング処理方法であって、前記イジングモデルの複数のスピンのスピン状態を決定する複数のチップそれぞれが、前記複数のスピンのうち、他の前記チップによってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定し、前記決定されたスピン状態を示すスピン情報を用いて当該スピン情報に関するスピンそれぞれが更新されたか否かを示す更新情報を生成し、前記更新情報に対して圧縮処理を行い、圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する。
【0010】
また、本開示にかかるプログラムは、イジングモデルを用いて解を求めるアニーリング処理を行う複数のチップを管理するためのプログラムであって、前記複数のチップは、前記イジングモデルの複数のスピンのスピン状態を決定し、前記複数のチップそれぞれは、前記複数のスピンのうち、他の前記チップによってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定し、前記複数のチップそれぞれから前記決定されたスピン状態を示すスピン情報を受信する処理と、受信された前記スピン情報を用いて当該スピン情報に関するスピンそれぞれが更新されたか否かを示す更新情報を生成する処理と、前記更新情報に対して圧縮処理を行う処理と、圧縮された前記更新情報を、当該更新情報に対応する前記スピン情報に関するチップ以外のチップに送信する処理と、をコンピュータに実行させる。
【発明の効果】
【0011】
本開示によれば、多数のスピンで構成される任意の形状のイジングモデルを用いて効率的にアニーリング処理を行うことが可能なアニーリング処理システム、管理装置、チップ、アニーリング処理方法及びプログラムを提供できる。
【図面の簡単な説明】
【0012】
【図1】全結合のイジングモデルを用いてアニーリング処理を行う場合について説明するための図である。
【図2】全結合のイジングモデルを用いてアニーリング処理を行う場合について説明するための図である。
【図3】全結合のイジングモデルを用いてアニーリング処理を行う場合について説明するための図である。
【図4】実施の形態１にかかるアニーリング処理システムの構成を示す図である。
【図5】実施の形態１にかかる管理装置の構成を示す機能ブロック図である。
【図6】実施の形態１にかかる更新情報圧縮部で圧縮方法を切り替えることによる効果を説明するための図である。
【図7】実施の形態１にかかるチップの構成を示す図である。
【図8】実施の形態１にかかるチップの構成を示す図である。
【図9】実施の形態１にかかるチップにおける演算の流れを説明するための図である。
【図10】実施の形態１にかかるアニーリング処理システムで実行されるアニーリング処理方法を示すフローチャートである。
【図11】実施の形態１にかかるアニーリング処理システムで実行されるアニーリング処理方法を示すフローチャートである。
【図12】実施の形態１にかかるアニーリング処理システムで実行されるアニーリング処理方法を示すフローチャートである。
【図13】実施の形態１にかかるアニーリング処理システムで実行されるアニーリング処理方法を示すフローチャートである。
【図14】実施の形態１にかかるアニーリング処理システムで実行されるアニーリング処理方法を示すフローチャートである。
【図15】実施の形態１にかかるアニーリング処理システムによって行われるアニーリング処理を説明するための図である。
【図16】実施の形態１にかかるアニーリング処理システムで実行される処理を示すタイミングチャートを例示する図である。
【図17】実施の形態２にかかるアニーリング処理システムにおいて実行される処理を示すタイミングチャートを例示する図である。
【発明を実施するための形態】
【0013】
（実施の形態の概要）
実施の形態の説明に先立って、本実施の形態の概要について説明する。なお、以下、本実施形態を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
実施の形態の説明に先立って、本実施の形態の概要について説明する。なお、以下、本実施形態を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0014】
＜アニーリングについて＞
まず、一般的なシミュレーテッドアニーリング（ＳＡ）による組み合わせ最適化問題について説明する。組み合わせ最適化問題は、以下の式１で示されるエネルギーＨを最小化するσを求めることと等価である。言い換えると、組み合わせ最適化問題は、エネルギーＨが式１で与えられるイジングモデルの、最小エネルギー状態（基底状態）を求める問題に等しい。式１は、シミュレーテッドアニーリングにおけるエネルギー関数（ハミルトニアン）を示す。
・・・（１）
まず、一般的なシミュレーテッドアニーリング（ＳＡ）による組み合わせ最適化問題について説明する。組み合わせ最適化問題は、以下の式１で示されるエネルギーＨを最小化するσを求めることと等価である。言い換えると、組み合わせ最適化問題は、エネルギーＨが式１で与えられるイジングモデルの、最小エネルギー状態（基底状態）を求める問題に等しい。式１は、シミュレーテッドアニーリングにおけるエネルギー関数（ハミルトニアン）を示す。
【数1】
【0015】
ここで、式１の左辺のσは、以下の式２で定義されるベクトル（σｉの組み合わせ；スピン配列）である。また、σｉ（及びσｊ）は、σの成分である。
・・・（２）
【数2】
【0016】
ここで、σｉは、イジングモデルにおけるスピン（ノード；格子点）ｉの状態（イジングスピン）を示す二値パラメータ（状態パラメータ）である。したがって、σｉは、スピンｉのスピン状態を示している。また、スピン状態を示す情報を、スピン情報と称する。式２に示すように、σｉは、－１又は＋１のいずれかの値をとる。なお、以下の説明において、便宜上、スピンｉの意味で、σｉを用いることがある。また、式２において、Ｎは、スピン数である。また、式１のＪｉｊは、スピンｉ（σｉ）とスピンｊ（σｊ）との間の相互作用（結合の強さ）を示す相互作用係数（結合係数）である。相互作用係数Ｊｉｊは、例えば、スピンｉとスピンｊとの間の距離、又は、スピンｉとスピンｊとの間の重みを示す。また、ｈｉは、スピンｉ（σｉ）に対する外部磁場を示す外部磁場係数である。なお、相互作用係数Ｊｉｊ及び外部磁場係数ｈｉは、アニーリングアルゴリズムによる求解の対象である問題に応じて予め与えられる。つまり、解くべき組み合わせ最適化問題が決定すれば、相互作用係数Ｊｉｊ及び外部磁場係数ｈｉは一意に定まり得る。
【0017】
また、シミュレーテッドアニーリングにおいて、組み合わせ最適化問題は、式１のエネルギーＨを最小化するσを探索することに対応する。したがって、基底状態におけるスピン状態は、以下の式３で表される。σｇは、最小エネルギー状態をとるスピン状態の組み合わせを示す。
・・・（３）
【数3】
【0018】
ここで、一般的に、Ｈを最小化するσを解析的に解くことはできない。そのため、解を確率的にサンプリングすることによって探索することが行われる。例えば、モンテカルロ法に基づくシミュレーテッドアニーリングアルゴリズムが実行される。そして、アニーリングステップが進むにつれて、更新スピン数（各アニーリングステップで更新（反転）されるスピンの数；フリップ数）が減少し、式１で示したエネルギーＨが低下していくように、シミュレーテッドアニーリングアルゴリズムが実行される。そして、基底状態に近づくにつれて、更新スピン数は０に収束し、エネルギーＨは、最低エネルギーに収束していく。つまり、アニーリングアルゴリズムの実行が進むにつれて、イジングモデルにおける状態が収束していく。
【0019】
ここで、シミュレーテッドアニーリングにおいて、全スピン間に相互作用を持つ全結合型（完全グラフ）のイジングモデルでは、各スピンの状態の更新（フリップ）が、他の全てのスピンの状態に影響を及ぼす。したがって、スピンの状態を並列に更新することができず、１つ１つのスピンの状態を、逐次、更新する。したがって、シミュレーテッドアニーリングでは、処理速度（収束速度）が遅くなるおそれがある。
【0020】
これに対し、特許文献３にかかる技術では、自己作用のパラメータｑを導入することによって、イジングモデルの全スピンの状態を並列に更新することが可能である。上述したように、特許文献３にかかる技術では、ＳＣＡと呼ばれる手法を用いて、アニーリングアルゴリズムを実行している。
【0021】
具体的には、ＳＣＡでは、複数のスピンそれぞれについて、並列に、反転され得るか否か（反転可能であるか否か）が判定される。つまり、複数のスピンのそれぞれについて、並列に、更新可能であるか否かが判定される。ここで、複数のスピンのそれぞれについて並列に瞬間磁場（局所場：local field）が計算される。そして、計算された瞬間磁場に基づいて、複数のスピンそれぞれの反転確率が並列に計算される。そして、その反転確率に基づいて、複数のスピンそれぞれが反転され得るか否かが、判定される。具体的には、あるスピンの反転確率がアニーリングステップごとに生成される乱数よりも大きい場合に、そのスピンが反転可能であると判定される。その際に、ＳＣＡでは、スピンの反転を抑制するような自己作用（パラメータｑ）を用いて、反転確率が計算される。そして、ＳＣＡでは、反転可能であるスピンが全て反転される。
【0022】
ここで、瞬間磁場は、各スピンｊについて、以下の式４によって計算される。
・・・（４）
【数4】
【0023】
ここで、便宜上、本明細書において、式４の左辺を、「～ｈｊ」と表す。瞬間磁場～ｈｊは、各スピンｊ（σｊ）について、並列に計算され得る。σｉは、スピンｉのスピン状態を示す。
【0024】
各スピンｊの反転確率Ｐｉは、以下の式５で示すように、シグモイド関数を用いて計算される。なお、βは、アニーリングアルゴリズムにおける逆温度のパラメータである。また、上述したように、ｑは、自己作用のパラメータである。
・・・（５）
【数5】
【0025】
＜問題提起＞
上述したように、求解の対象となる問題（組み合わせ最適化問題等）によっては、イジングモデルのスピンの数が膨大になる可能性がある。アニーリング処理を行うチップ（アニーリング処理装置）の計算資源に制限がある場合では、スピンの数が膨大になると、１つのチップのみではアニーリング処理を行うことができないおそれがある。したがって、スピンの数が膨大になる場合では、複数のチップを用いてアニーリング処理を行う必要があり得る。
上述したように、求解の対象となる問題（組み合わせ最適化問題等）によっては、イジングモデルのスピンの数が膨大になる可能性がある。アニーリング処理を行うチップ（アニーリング処理装置）の計算資源に制限がある場合では、スピンの数が膨大になると、１つのチップのみではアニーリング処理を行うことができないおそれがある。したがって、スピンの数が膨大になる場合では、複数のチップを用いてアニーリング処理を行う必要があり得る。
【0026】
複数のチップを用いてアニーリング処理を行う場合、特許文献１に開示されているように、複数のスピンを複数のチップ（ローカルイジングマシン）で分配することが考えられる。ここで、特許文献１にかかる技術では、あるローカルイジングマシンで扱うスピンのうちの特定のスピンと、他のローカルイジングマシンで扱うスピンのうちの特定のスピンとが、結合している。一方、イジングモデルの形状は解くべき問題によって定まり得るので、解くべき問題によっては、特許文献１に記載された形状のイジングモデルでは適切にアニーリング処理を行うことができないおそれがある。例えば、イジングモデルには、全てのスピンが他の全てのスピンと結合する全結合のイジングモデルがある。特許文献１では、このような全結合のイジングモデルを用いてアニーリング処理を行うことを想定していない。したがって、特許文献１にかかる技術では、以下に説明するように、任意の形状のイジングモデルを用いてアニーリング処理を行うことができない。
【0027】
図１～図３は、全結合のイジングモデルを用いてアニーリング処理を行う場合について説明するための図である。図１は、２０４８個（２Ｋ個（１Ｋ＝１０２４））のスピン（ノード）を有するイジングモデルを示している。そして、図１では、全てのスピンが、他の全てのスピンと結合している。つまり、図１は、全結合のイジングモデルを示している。図１に示されたイジングモデルは、スピンσ１，１～σ１，５１２、σ２，１～σ２，５１２、σ３，１～σ３，５１２、σ４，１～σ４，５１２を有する。
【0028】
そして、このイジングモデルを、便宜上、図２に示すように４つの区分に分割する。そして、４つのチップ＃１～＃４（アニーリング処理装置）が、このイジングモデルを用いてアニーリング処理を行うことを考える。つまり、１つのチップが１つの区分に含まれるスピンを扱う（担当する）とする。言い換えると、１つのチップが１つの区分に含まれるスピンのスピン状態を決定するとする。ここで、チップ＃ｋが扱うスピンをσｋ，ｊとすると、インデックスｊ（ｊ＝１，２，・・・，Ｎ（１≦ｊ≦Ｎと表記することもある））は、チップ＃ｋが扱うスピンのインデックスである。なお、Ｎは、チップ＃ｋが扱うスピンの数を示す。
【0029】
例えば、チップ＃１は、図２の一点鎖線の楕円で囲まれたスピンσ１，１～σ１，５１２を扱う。つまり、チップ＃１は、０．５Ｋ個（５１２個）のスピンσ１，１～σ１，５１２の更新処理を行う。同様に、チップ＃２は、０．５Ｋ個（５１２個）のスピンσ２，１～σ２，５１２の更新処理を行う。チップ＃３は、０．５Ｋ個（５１２個）のスピンσ３，１～σ３，５１２の更新処理を行う。チップ＃４は、０．５Ｋ個（５１２個）のスピンσ４，１～σ４，５１２の更新処理を行う。
【0030】
なお、「更新処理」とは、アニーリングステップごとにスピンを反転させるか否かを判定し、反転させる場合はそのスピンを反転させ、反転させない場合はそのスピンのスピン情報を維持するような処理である。つまり、更新処理は、アニーリングステップごとに、各チップが扱う各スピン（各チップが担当する各スピン）のスピン状態を決定することに対応する。したがって、更新処理を行うからといって、そのスピンが常に反転するわけではないことに留意されたい。
【0031】
図３は、チップ＃１に格納されるべき情報を説明するための図である。ここで、各スピンの更新処理では、反転確率の計算に必要な瞬間磁場（式４）を計算するために、そのスピンと結合する他のスピンのスピン情報、及び、そのスピンと他のスピンとの間の相互作用係数Ｊｉｊが、必要となる。したがって、全結合のイジングモデルにおける各スピンの更新処理では、全てのスピンのスピン情報、及び、各スピンと他の全てのスピンとの間の相互作用係数Ｊｉｊが、必要となる。図３の例では、チップ＃１が扱うスピンσ１，１～σ１，５１２の更新処理では、イジングモデルにおける全てのスピンのスピン情報、及び、スピンσ１，１～σ１，５１２それぞれと他の全てのスピンとの間の相互作用係数Ｊｉｊ（図３の太い実線で示す）が、必要となる。
【0032】
したがって、チップ＃１は、チップ＃１が扱うスピンに関する情報だけでなく、全てのスピンのスピン情報と、上述した相互作用係数Ｊｉｊとを格納しておく必要がある。したがって、チップ＃ｋは、チップ＃ｋが扱うスピンσｋ，ｉと、チップ＃ｌが扱うスピンσｌ，ｊとの間の相互作用係数Ｊ（ｋ，ｌ）ｉｊを格納する。ここで、ｌ（ｌ＝１，２，３，４）は、任意のチップのインデックスである。例えば、図３に示すように、チップ＃１は、チップ＃１が扱うスピンσ１，１と、チップ＃３が扱うスピンσ３，１との間の相互作用係数Ｊ（１，３）１１を格納する。
【0033】
上述したように、２０４８個（２Ｋ個）のスピンを均等に４つに分配した数のスピンを４つのチップそれぞれが扱うとすると、各チップが扱うスピンの数は、５１２個（０．５Ｋ個）である。したがって、各チップが、自身が扱う５１２個のスピンの更新処理を行うために並列に計算を行う場合、各チップが備えるべき計算ユニットの数は、５１２個（０．５Ｋ個）となる。また、この場合、１つの相互作用係数Ｊｉｊを格納するのに要するメモリ容量を１バイト（１Ｂ＝８ビット）とすると、各チップが相互作用係数Ｊｉｊを格納するために備えるべきメモリ領域の容量は、１ＭＢ（１Ｍ＝１０２４×１０２４）となる。
【0034】
一方、１つのチップで２０４８個（２Ｋ個）のスピンを扱うとすると、そのチップは、２０４８個（２Ｋ個）の計算ユニットを備える必要がある。したがって、２０４８個（２Ｋ個）のスピンを均等に４つに分配した数のスピンを４つのチップそれぞれが扱うようにすることで、１つのチップが備えるべき計算ユニットの数を削減できる。また、１つのチップで２０４８個（２Ｋ個）のスピンを扱うとすると、そのチップが相互作用係数Ｊｉｊを格納するために、４ＭＢのメモリ領域が必要となる。したがって、２０４８個（２Ｋ個）のスピンを均等に４つに分配した数のスピンを４つのチップそれぞれが扱うようにすることで、１つのチップが備えるべきメモリ領域の容量を削減できる。
【0035】
そして、各チップが、他のチップが扱うスピンのスピン情報を格納するためには、それらのスピン情報を取得するための情報を受信する必要がある。特許文献１の技術では、複数のチップ（ローカルイジングマシン）間で結合するスピンのスピン情報が、そのチップ間で送受信される。ここで、上述したように、特許文献１にかかる技術では、あるチップで扱うスピンのうちの特定のスピンと、他のチップで扱うスピンのうちの特定のスピンとが、結合している。したがって、特許文献１の技術では、１つのチップが扱うスピンのうちの特定のスピンのスピン情報が、そのスピンと結合するスピンを扱うチップに送信されるのみでよい。
【0036】
しかしながら、上述したように、特許文献１の技術では、全結合のイジングモデルを想定していない。そして、全結合のイジングモデルを用いてアニーリング処理を行う場合、全てのスピンのスピン情報を、チップ間で共有する必要がある。したがって、特許文献１の技術のようにスピン情報が通信される場合、全てのスピンのスピン情報が送受信される必要がある。しかしながら、全てのスピンのスピン情報をチップ間で送受信する場合、多くの通信リソースが必要となり、多くの通信時間が必要となる。したがって、特許文献１の技術を任意の形状のイジングモデルを用いてアニーリング処理を行うことに適用することは、困難である。
【0037】
これに対し、本実施の形態では、あるチップが扱う各スピンそれぞれが更新されたか否かを示す更新情報が、他のチップに送信されるように構成されている。ここで、アニーリングアルゴリズムでは、アニーリングステップが進むにつれて、反転されるスピンの数は減少する。したがって、アニーリングステップが進むにつれて、更新情報において、反転しないことを示す値が増加していく。したがって、更新情報のデータを圧縮することで、更新情報のデータ量を効率的に削減できる。したがって、更新情報を通信するための時間を削減することができる。したがって、各チップが、他のチップが扱うスピンのスピン情報を取得するための情報（更新情報）を受信するときの通信リソースを、節約することができる。したがって、本実施の形態では、多数のスピンで構成される任意の形状のイジングモデルを用いて効率的にアニーリング処理を行うことが可能となる。
【0038】
（実施の形態１）
以下、実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
以下、実施形態について、図面を参照しながら説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【0039】
＜アニーリング処理システム＞
図４は、実施の形態１にかかるアニーリング処理システム１の構成を示す図である。実施の形態１にかかるアニーリング処理システム１は、イジングモデルを用いて解を求める。なお、実施の形態１にかかるアニーリング処理システム１は、上述したＳＣＡのアニーリングアルゴリズムの種類（アニーリングポリシー）でアニーリング処理を実行するとする。
図４は、実施の形態１にかかるアニーリング処理システム１の構成を示す図である。実施の形態１にかかるアニーリング処理システム１は、イジングモデルを用いて解を求める。なお、実施の形態１にかかるアニーリング処理システム１は、上述したＳＣＡのアニーリングアルゴリズムの種類（アニーリングポリシー）でアニーリング処理を実行するとする。
【0040】
アニーリング処理システム１は、管理装置１００と、複数のチップ２００－１～２００－Ｃとを有する。なお、複数のチップ２００を区別せずに述べる場合、単にチップ２００と称することがある。また、Ｃは、２以上の整数であり、チップ２００の個数を示す。以下に示す説明ではチップ２００の個数を４個（つまりＣ＝４）とするが、チップ２００の個数は４個に限られない。なお、チップ２００－１は、図１～図３のチップ＃１に対応し得る。チップ２００－２は、図１～図３のチップ＃２に対応し得る。チップ２００－３は、図１～図３のチップ＃３に対応し得る。チップ２００－４は、図１～図３のチップ＃４に対応し得る。また、チップ２００－ｋを、チップ＃ｋと称することがある。ｋは、１以上Ｃ以下の整数である。
【0041】
チップ２００は、アニーリング処理を行う半導体チップである。したがって、チップ２００は、アニーリング処理装置として機能する。複数のチップ２００－１～２００－Ｃは、イジングモデルの複数のスピンのスピン状態を決定する。ここで、複数のチップ２００－１～２００－Ｃそれぞれは、複数のスピンのうち、他のチップ２００によってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を、アニーリングのステップごとに決定する。つまり、チップ２００－ｋは、他のチップ２００－ｌ（ｌは、１以上Ｃ以下の整数であって、ｌ≠ｋ）によってスピン状態が決定されるスピンとは異なる１つ以上のスピンのスピン状態を決定する。言い換えると、チップ２００－１～２００－Ｃは、互いに異なるスピンのスピン状態を決定する。言い換えると、チップ２００－１～２００－Ｃのそれぞれは、自身のチップ２００が扱うスピンのスピン状態を決定する。チップ２００－１～２００－Ｃは、決定されたスピン状態を示すスピン情報を、管理装置１００に送信する。チップ２００の構成については後述する。
【0042】
管理装置１００は、例えばコンピュータである。管理装置１００は、例えばＦＰＧＡ（field-programmable gate array）で実現されてもよい。管理装置１００は、複数のチップ２００－１～２００－Ｃを管理する。したがって、管理装置１００は、マルチチップマネージャ（Multi-Chip Manager）として機能し得る。具体的には、管理装置１００は、各チップ２００からそのチップが扱う各スピンのスピン情報を受信して、更新情報を生成する。また、管理装置１００は、生成された更新情報を圧縮（データ圧縮）して、圧縮された更新情報を、スピン情報を送信したチップ２００とは異なるチップ２００に送信する。詳しくは後述する。
【0043】
また、管理装置１００は、イジングモデル全体のエネルギーの遷移及びスピン状態（スピンの更新を示す情報）の遷移を観測してもよい。また、管理装置１００は、イジングモデル全体のエネルギー及びスピン状態の情報から、アニーリングアルゴリズムで使用されるアニーリングパラメータ（疑似温度又は逆温度、及び自己作用係数等）を制御してもよい。
【0044】
＜管理装置＞
図５は、実施の形態１にかかる管理装置１００の構成を示す機能ブロック図である。管理装置１００は、主要なハードウェア構成として、制御部１０２と、記憶部１０４と、通信部１０６と、インタフェース部１０８（ＩＦ；Interface）とを有する。制御部１０２、記憶部１０４、通信部１０６及びインタフェース部１０８は、データバスなどを介して相互に接続されている。
図５は、実施の形態１にかかる管理装置１００の構成を示す機能ブロック図である。管理装置１００は、主要なハードウェア構成として、制御部１０２と、記憶部１０４と、通信部１０６と、インタフェース部１０８（ＩＦ；Interface）とを有する。制御部１０２、記憶部１０４、通信部１０６及びインタフェース部１０８は、データバスなどを介して相互に接続されている。
【0045】
制御部１０２は、例えばＣＰＵ（Central Processing Unit）等のプロセッサである。制御部１０２は、制御処理及び演算処理等を実行する機能を有する。記憶部１０４は、例えばメモリ又はハードディスク等の記憶デバイスである。記憶部１０４は、例えばＲＯＭ（Read Only Memory）又はＲＡＭ（Random Access Memory）等である。記憶部１０４は、制御部１０２によって実行される制御プログラム及び演算プログラム等を記憶するための機能を有する。また、記憶部１０４は、処理データ等を一時的に記憶するための機能を有する。記憶部１０４は、データベースを含み得る。
【0046】
通信部１０６は、他の装置と有線又は無線のネットワークを介して通信を行うために必要な処理を行う。通信部１０６は、通信ポート、ルータ、ファイアウォール等を含み得る。インタフェース部１０８は、例えばユーザインタフェース（ＵＩ；User Interface）である。インタフェース部１０８は、キーボード、タッチパネル又はマウス等の入力装置と、ディスプレイ又はスピーカ等の出力装置とを有する。インタフェース部１０８は、ユーザによるデータの入力の操作を受け付け、ユーザに対して情報を出力する。
【0047】
また、管理装置１００は、構成要素として、スピン情報格納部１１０と、スピン情報受信部１２０と、更新情報生成部１３０と、更新情報圧縮部１４０と、更新情報送信部１５０と、スピン情報更新部１６０と、スピン配列出力部１７０とを有する。
【0048】
なお、各構成要素は、例えば、制御部１０２の制御によって、プログラムを実行させることによって実現できる。より具体的には、各構成要素は、記憶部１０４に格納されたプログラムを、制御部１０２が実行することによって実現され得る。また、必要なプログラムを任意の不揮発性記録媒体に記録しておき、必要に応じてそのプログラムをインストールすることで、各構成要素を実現するようにしてもよい。また、各構成要素は、プログラムによるソフトウェアで実現することに限ることなく、ハードウェア、ファームウェア、及びソフトウェアのうちのいずれかの組み合わせ等により実現してもよい。また、各構成要素は、例えばＦＰＧＡ（field-programmable gate array）又はマイコン（Micro Computer）等の、ユーザがプログラミング可能な集積回路を用いて実現してもよい。この場合、この集積回路を用いて、上記の各構成要素から構成されるプログラムを実現してもよい。
【0049】
スピン情報格納部１１０は、記憶部１０４によって実現され得る。スピン情報格納部１１０は、イジングモデルにおける全てのスピンのスピン情報（スピン状態σ）を格納する。なお、スピン情報格納部１１０は、各チップ２００が扱うスピンごとに、別個に、スピン情報を格納し得る。ここで、各チップ２００が扱うスピンのスピン情報は、そのチップ２００が扱う各スピンのスピン状態σの値を示すビット配列で構成されてもよい。言い換えると、各チップ２００が扱うスピンのスピン情報は、そのチップ２００が扱う各スピンのスピン状態σの値を成分とするベクトル形式であってもよい。図１～図３の例のように、各チップ２００－ｋが５１２個のスピンを扱う場合、チップ２００－ｋに関するスピン情報は、５１２ビットのビット配列であってもよい。例えば、各スピンｊのスピン状態σｊが「－１」の値をとる場合、スピン情報におけるスピンｊに関するビットが「０」の値をとってもよい。一方、各スピンｊのスピン状態σｊが「＋１」の値をとる場合、スピン情報におけるスピンｊに関するビットが「１」の値をとってもよい。
【0050】
そして、図１～図３の例のように、チップ２００の数が４個（Ｃ＝４）である場合、スピン情報格納部１１０は、各チップ２００に対応するスピン情報として、４つのビット配列を格納する。また、アニーリングステップｔにおいて、スピン情報格納部１１０は、前回のアニーリングステップｔ－１で後述するスピン情報受信部１２０によって受信されたスピン情報を格納している。各チップ２００がスピン情報を生成する方法については後述する。
【0051】
スピン情報受信部１２０は、インタフェース部１０８によって実現され得る。スピン情報受信部１２０は、複数のチップ２００それぞれからスピン情報を受信する。スピン情報受信部１２０は、あるアニーリングステップｔにおいて、チップ２００－ｋ（チップ＃ｋ）から、スピン情報σ（ｔ）
ｋを受信する。ここで、スピン情報σ（ｔ）
ｋは、アニーリングステップｔにおいてチップ２００－ｋにおいて決定されたスピン状態σｋ，１～σｋ，Ｎを示す。したがって、スピン情報σ（ｔ）
ｋを、スピン状態ベクトルσｋ（σベクトル）と表すことがある。スピン状態ベクトルσｋの各成分は、チップ２００－ｋが扱う各スピンのスピン状態σｋ，１～σｋ，Ｎを示す。スピン情報σ（ｔ）
ｋは、上述したようなビット配列で表されてもよい。なお、受信されたスピン情報は、各チップ２００で更新処理が行われることによって得られたものである。この、チップ２００－ｋに関する更新処理後のスピン情報（スピン状態ベクトル）を、τｋで示すことがある。これに対し、チップ２００－ｋに関する更新処理前のスピン情報を、スピン情報（スピン状態ベクトル）σｋと表すことがある。
【0052】
更新情報生成部１３０は、スピン情報受信部１２０によって受信されたスピン情報を用いて更新情報を生成する。具体的には、更新情報生成部１３０は、アニーリングステップｔにおいてチップ２００－ｋによって決定されたスピン情報を用いて、アニーリングステップｔにおけるチップ２００－ｋに関する更新情報を生成する。さらに具体的には、更新情報生成部１３０は、アニーリングステップｔにおいて、スピン情報格納部１１０に格納された更新処理前のスピン情報（スピン状態ベクトル）σｋと、受信された更新処理後のスピン情報（スピン状態ベクトル）τｋとを比較する。つまり、更新情報生成部１３０は、アニーリングステップｔにおいて、アニーリングステップｔ－１におけるチップ２００－ｋに関するスピン情報σ（ｔ－１）
ｋと、受信された更新処理後のチップ２００－ｋに関するスピン情報σ（ｔ）
ｋとを比較する。
【0053】
更新情報生成部１３０は、各スピンについて、更新処理前のスピン状態σと更新処理後のスピン状態τとが一致するか否かを判定してもよい。これにより、更新情報生成部１３０は、アニーリングステップｔにおいてチップ２００－ｋが扱う各スピンが反転したか否かを判定してもよい。そして、更新情報生成部１３０は、各スピンが更新されたか否かを示すビット配列である更新情報Δを生成（計算）する。ここで、更新情報Δの成分である更新データΔｊが、更新情報Δにおいてスピンｊが更新されたか否かを示すビットを示すとする。アニーリングステップｔにおいて、更新データがΔｊ＝１の場合、ステップｔにおいてスピンｊは反転している。一方、更新データがΔｊ＝０の場合、ステップｔにおいてスピンｊは反転していない。なお、更新情報Δは、各スピンが反転されたか否かを示すので、反転ベクトルであるともいえる。
【0054】
なお、更新情報生成部１３０は、更新処理前のスピン情報（スピン状態ベクトル）σｋのビット配列と更新処理後のスピン情報（スピン状態ベクトル）τｋのビット配列とに対して排他的論理和（ＸＯＲ）を計算することによって、更新情報を生成してもよい。具体的には、スピン情報のビット配列においてｊ番目のビットｊをスピンｊのスピン状態を示すとする。例えばスピン状態「－１」を「０」の値のビットで示し、スピン状態「＋１」を「１」の値のビットで示すとする。この場合、更新情報生成部１３０は、更新処理前のスピン情報のビット配列のビットｊと更新処理後のスピン情報のビット配列のビットｊとが一致するときは、ビットｊについて演算結果「０」（偽）を生成する。つまり、更新情報生成部１３０は、更新データΔｊを、Δｊ＝０とする。一方、更新情報生成部１３０は、更新処理前のスピン情報のビット配列のビットｊと更新処理後のスピン情報のビット配列のビットｊとが一致しないときは、ビットｊについて演算結果「１」（真）を生成する。つまり、更新情報生成部１３０は、更新データΔｊを、Δｊ＝１とする。
【0055】
更新情報圧縮部１４０は、更新情報生成部１３０によって生成された更新情報に対して圧縮処理を行う。つまり、更新情報圧縮部１４０は、更新情報に関するデータを圧縮する。更新情報圧縮部１４０は、例えば、ゼロランレングス（Zero-Run-Length：ＺＲＬ）圧縮方式で、更新情報を圧縮してもよい。この場合、更新情報圧縮部１４０は、ゼロランレングスエンコーダ（Zero-Run-Length Encoder：ＺＲＬＥ）であってもよい。これにより、更新情報において「０」の値のビットが多いほど、圧縮された状態における圧縮率が高くなる。なお、「圧縮率が高い」とは、圧縮前のデータサイズに対する圧縮後のデータサイズの割合が小さくなること、つまり良好に圧縮されることであることに、留意されたい。ここで、「０」の値のビットが多い更新情報は、「１」のビット（対応するスピンが反転されたことを示すビット）が少ないので、疎であると言える。したがって、更新情報が疎であるほど、「０」の値のビットが多いので、圧縮率が高くなり得る。
【0056】
ここで、アニーリングアルゴリズムでは、アニーリングステップの早い段階では反転（更新）されるスピンの数が多いのに対し、アニーリングステップが進むほど、反転（更新）されるスピンの数は減少する傾向がある。したがって、アニーリングステップが進むほど、更新情報のビット配列における「１」の値のビットの数が減少する。したがって、アニーリングステップが進むほど、更新情報における「０」の値のビットが多くなる（更新情報が疎となる）ので、更新情報の圧縮率は高くなり得る。
【0057】
ここで、ゼロランレングス圧縮方式では、所定のコードレングスでデータを圧縮する。コードレングスは、「０」の値のビットが連続する数を示すコードの長さである。コードレングスの長さは、圧縮方法によって異なり得る。例えば、圧縮対象のデータが「００００ ０１００ ００００ ０００１」であり、４ビットのコードレングスでこのデータを圧縮するとする。この場合、連続する「０」の数は「５個」及び「９個」であるので、圧縮後のデータは、「０１０１ １００１」で表される。そして、「０」のビットの数が多いほど、長いコードレングスでゼロランレングス圧縮を行った方が、圧縮率が高くなる。一方、「１」のビットの数が多い場合に長いコードレングスでゼロランレングス圧縮を行うと、圧縮前よりも圧縮後のデータ長が長くなり得る。したがって、「１」のビットの数が多い場合は、短いコードレングスでゼロランレングス圧縮を行った方が、圧縮率を高くすることができる。
【0058】
したがって、更新情報圧縮部１４０は、アニーリングステップが進むにつれて、圧縮方法を切り替えてもよい。つまり、更新情報圧縮部１４０は、更新情報における「１」のビットの数（又は「０」のビットの数）に応じて、コードレングスの長さを切り替えてもよい。すなわち、更新情報圧縮部１４０は、更新情報におけるスピンが更新されたことを示すビット（「１」の値のビット）の数に応じて圧縮率が高い圧縮方法で圧縮処理を行ってもよい。
【0059】
具体的には、アニーリングステップの早い段階では、更新情報における「１」の値のビットの数が多い。つまり、更新情報は密である。このような場合、更新情報圧縮部１４０は、短いコードレングスで更新情報を圧縮する。一方、アニーリングステップが進んだ段階では、更新情報における「０」の値のビットの数が多い。つまり、更新情報は疎である。このような場合、更新情報圧縮部１４０は、長いコードレングスで更新情報を圧縮する。このように、更新情報における「１」の値のビットの数に応じて圧縮方法（コードレングスの長さ）を切り替えることにより、圧縮効率を高めることができる。なお、更新情報圧縮部１４０は、圧縮後の更新情報に、圧縮方法を示すデータをヘッダとして付加してもよい。
【0060】
図６は、実施の形態１にかかる更新情報圧縮部１４０で圧縮方法を切り替えることによる効果を説明するための図である。図６は、４ビットのコードレングス又は８ビットのコードレングスで圧縮処理を行う場合について例示している。図６に示すグラフにおいて、縦軸は更新情報Δにおける「１」のビットの割合を示す。また、横軸は、圧縮後の更新情報Δのデータサイズを示す。なお、圧縮前の更新情報Δのデータサイズは、５１２ビットとする。また、３２ビットを１ワード（ｗｏｒｄ）とする。したがって、５１２ビットは、５１２／３２＝１６ワードである。また、図６のグラフにおいて、実線は、４ビットのコードレングスでゼロランレングス圧縮を行った場合について示している。また、破線は、８ビットのコードレングスでゼロランレングス圧縮を行った場合について示している。また、一点鎖線は、圧縮しない場合について示している。
【0061】
「１」のビットの割合が０．２５よりも大きい場合、４ビットのコードレングス又は８ビットのコードレングスでゼロランレングス圧縮を行うと、圧縮後のデータサイズが５１２ビット（１６ワード）よりも大きくなってしまう。したがって、この場合は、更新情報Δを圧縮しないことが好ましい。つまり、更新情報圧縮部１４０は、更新情報Δにおける「１」のビットの割合が０．２５よりも大きい場合、更新情報Δを圧縮しないようにしてもよい。
【0062】
また、「１」のビットの割合が０．０５以上０．２５以下の場合、４ビットのコードレングスでゼロランレングス圧縮を行うと、圧縮しない場合及び８ビットのコードレングスでゼロランレングス圧縮を行う場合よりも、圧縮後のデータサイズが小さくなる。したがって、この場合は、更新情報Δに対して４ビットのコードレングスでゼロランレングス圧縮を行うことが好ましい。つまり、更新情報圧縮部１４０は、更新情報Δにおける「１」のビットの割合が０．０５以上０．２５以下の場合、更新情報Δに対して４ビットのコードレングスでゼロランレングス圧縮を行うようにしてもよい。
【0063】
また、「１」のビットの割合が０．０５よりも小さい場合、８ビットのコードレングスでゼロランレングス圧縮を行うと、圧縮しない場合及び４ビットのコードレングスでゼロランレングス圧縮を行う場合よりも、圧縮後のデータサイズが小さくなる。したがって、この場合は、更新情報Δに対して８ビットのコードレングスでゼロランレングス圧縮を行うことが好ましい。つまり、更新情報圧縮部１４０は、更新情報Δにおける「１」のビットの割合が０．０５未満の場合、更新情報Δに対して８ビットのコードレングスでゼロランレングス圧縮を行うようにしてもよい。
【0064】
図５の説明に戻る。更新情報送信部１５０は、インタフェース部１０８によって実現され得る。更新情報送信部１５０は、圧縮された更新情報を、当該更新情報に対応するスピン情報に関するチップ２００以外のチップ２００に送信する。つまり、更新情報送信部１５０は、圧縮された更新情報を、当該更新情報に対応するスピン情報を送信したチップ２００以外のチップ２００に送信する。さらに言い換えると、更新情報送信部１５０は、圧縮された更新情報を、当該更新情報に関するスピンを扱うチップ２００以外のチップ２００に送信する。例えば、チップ２００－ｋによって送信されたスピン情報（スピン状態ベクトル）σｋを用いて更新情報Δが生成された場合、更新情報送信部１５０は、圧縮された更新情報を、チップ２００－ｋ以外のチップ２００に送信する。
【0065】
上述したように、更新情報のデータを圧縮することで、更新情報をチップ２００に送信する際の通信時間を削減することができる。特に、アニーリングステップが進むにつれて、更新情報における「０」の値のビットの割合が高くなる。したがって、アニーリングステップが進むにつれて、更新情報の圧縮効率が高くなるので、通信時間をさらに削減することができる。したがって、実施の形態１にかかるアニーリング処理システム１は、通信リソースを節約することができる。したがって、実施の形態１にかかるアニーリング処理システム１は、多数のスピンで構成される任意の形状のイジングモデルを用いて効率的にアニーリング処理を行うことが可能となる。
【0066】
ここで、上述した特許文献１の技術では、スピン情報そのものがチップ間で送受信される。しかしながら、スピン情報においてスピン状態「－１」（又は「＋１」）を「０」の値のビットで表す場合、スピン情報において「０」の値のビット値の割合は、アニーリングステップが進んでも減少するわけではない。そして、スピン情報における「０」の値のビットは、アニーリングステップが進んだからと言って連続して出現するようになるわけではない。したがって、スピン情報を圧縮しても、効率よく圧縮できるとは限らない。したがって、スピン情報を圧縮してチップ間で送受信しても、通信リソースの節約に寄与する可能性は極めて低い。
【0067】
スピン情報更新部１６０は、スピン情報格納部１１０に格納されているスピン情報を更新する。具体的には、スピン情報更新部１６０は、チップ２００－ｋについて、前回のアニーリングステップｔ－１で格納されたスピン情報（スピン状態ベクトル）σｋを、今回のアニーリングステップｔで受信されたスピン情報（スピン状態ベクトル）τｋで上書きする。これにより、スピン情報格納部１１０に格納されているスピン情報が、最新のものに更新される。上述したように、この、スピン情報格納部１１０に格納されているスピン情報は、更新情報生成部１３０によって更新情報が生成する際に使用される。
【0068】
スピン配列出力部１７０は、制御部１０２及びインタフェース部１０８によって実現され得る。スピン配列出力部１７０は、アニーリングステップｔ＝ｔｍａｘにおけるスピン配列を出力するように構成されている。なお、ｔｍａｘは、アニーリングステップｔの最大値である。このとき、スピン配列出力部１７０は、全てのチップ２００に関するスピン配列を出力する。これにより、イジングモデル全体に対応するスピン配列が出力される。Ｍをイジングモデル全体のスピンの数とすると、アニーリングステップｔ＝ｔｍａｘにおけるスピン配列σ＿１＾（ｔｍａｘ），・・・，σ＿Ｍ＾（ｔｍａｘ）は、アニーリングアルゴリズムによって最適化されたものであることが期待される。
【0069】
＜チップ（アニーリング処理装置）＞
図７～図８は、実施の形態１にかかるチップ２００の構成を示す図である。図７は、実施の形態１にかかるチップ２００の主要な構成を示す機能ブロック図である。図８は、実施の形態１にかかるチップ２００のハードウェア構成を示す図である。上述したように、チップ２００は、アニーリング処理装置としての機能を有する。図７～図８は、複数のチップ２００のうちの任意のチップ２００－ｋの構成を示す。
図７～図８は、実施の形態１にかかるチップ２００の構成を示す図である。図７は、実施の形態１にかかるチップ２００の主要な構成を示す機能ブロック図である。図８は、実施の形態１にかかるチップ２００のハードウェア構成を示す図である。上述したように、チップ２００は、アニーリング処理装置としての機能を有する。図７～図８は、複数のチップ２００のうちの任意のチップ２００－ｋの構成を示す。
【0070】
図７に示すように、チップ２００は、主要な構成要素として、制御回路２１０と、アニーリング実行部２３０とを有する。制御回路２１０は、ＣＰＵ等の処理回路（コンピュータ）としての機能を有し得る。制御回路２１０は、構成要素として、アニーリング制御部２１２を有する。アニーリング制御部２１２は、初期化フェーズ処理部２１４と、アニーリングフェーズ処理部２１６と、同期フェーズ処理部２１８とを有する。アニーリング制御部２１２は、後述するデータメモリ２０２に格納されたデータ及び命令メモリ２０４に格納された命令によって実現され得る。アニーリング制御部２１２は、後述するように、アニーリングアルゴリズムが実行されるように、制御を行う。アニーリング制御部２１２、初期化フェーズ処理部２１４、アニーリングフェーズ処理部２１６、及び同期フェーズ処理部２１８の機能の詳細については後述する。
【0071】
アニーリング実行部２３０は、主要な構成要素として、瞬間磁場計算回路２４０と、反転ベクトル計算回路２５０と、反転スピン選択回路２６０と、スピン情報バッファ２６２とを有する。スピン情報バッファ２６２は、後述するように、イジングモデルにおける全てのスピンに関するスピン情報を格納する。なお、瞬間磁場計算回路２４０、反転ベクトル計算回路２５０、及び反転スピン選択回路２６０は、それぞれ、アニーリングアルゴリズムが実行されるように演算を行う演算器（演算回路）としての機能を有する。
【0072】
瞬間磁場計算回路２４０は、チップ２００－ｋが扱う複数のスピンの瞬間磁場を計算する。瞬間磁場計算回路２４０は、複数のスピンの瞬間磁場を並列に別個に計算するような、複数の演算回路で構成されてもよい。この場合、瞬間磁場計算回路２４０は、チップ２００－ｋが扱うスピンの数（Ｎ個）に対応する数の演算回路で構成され得る。
【0073】
反転ベクトル計算回路２５０は、瞬間磁場に基づいて、チップ２００－ｋが扱う複数のスピンの反転確率を計算して、複数のスピンそれぞれの反転の可否を示すビットを成分とする反転ベクトルΔを生成する。そして、反転ベクトル計算回路２５０は、反転ベクトルΔに応じて、暫定的に更新されたスピン状態τを生成する。反転ベクトルΔについては後述する。また、反転ベクトル計算回路２５０は、管理装置１００から受信された更新情報Δを用いて、更新情報Δに関する他のチップ２００が扱うスピンの更新されたスピン状態τを生成する。反転ベクトル計算回路２５０は、複数のスピンそれぞれについて並列に処理を行うような、複数の演算回路で構成されてもよい。この場合、反転ベクトル計算回路２５０は、チップ２００－ｋが扱うスピンの数（Ｎ個）に対応する数の演算回路で構成され得る。
【0074】
反転スピン選択回路２６０は、反転されたスピンを選択する。また、反転スピン選択回路２６０は、スピン状態τに応じて、スピン情報バッファ２６２に格納されたスピン情報を更新する。したがって、反転スピン選択回路２６０は、スピン情報更新回路としての機能を有する。瞬間磁場計算回路２４０、反転ベクトル計算回路２５０、及び反転スピン選択回路２６０の機能の詳細については後述する。
【0075】
チップ２００－ｋは、これらの構成要素により、圧縮された更新情報を展開して得られた更新情報を用いて、チップ２００－ｋが扱うスピンについて瞬間磁場を計算することによって、当該スピンに関するスピン情報を決定する。言い換えると、チップ２００－ｋは、圧縮された更新情報を展開して得られた更新情報を用いて、他のチップ２００によってスピン情報を決定すべきスピンのスピン状態を得る。また、チップ２００－ｋは、当該チップ２００－ｋによってスピン情報を決定すべきスピンの反転確率に基づいて、当該チップによってスピン情報を決定すべきスピンの更新されたスピン状態を得る。そして、チップ２００－ｋは、これらのスピン状態に基づいて、当該チップ２００－ｋによってスピン情報を決定すべきスピンについて瞬間磁場を計算することによって、当該スピンに関するスピン情報を決定する。ここで、瞬間磁場の計算は、瞬間磁場計算回路２４０によって実行され得る。また、スピン情報（スピン状態）の決定は、反転ベクトル計算回路２５０と反転スピン選択回路２６０とによって実行され得る。詳しくは後述する。
【0076】
また、図８に示すように、チップ２００は、データメモリ２０２（Data Memory：ＤＭＥＭ）と、命令メモリ２０４（Instruction Memory：ＩＭＥＭ）と、制御回路２１０（Controller：ＣＴＲ）とを有する。また、チップ２００は、外部インタフェース２２０（External Interface：Ext I/F）と、ゼロランレングスデコーダ２２４（Zero-Run-Length Decoder：ＺＲＬＤ）と、アニーリング実行部２３０とを有する。制御回路２１０は、プロセッサ２１０ａ（Processor）を有する。プロセッサ２１０ａは、レジスタ２１０ｂ（Reg）を有する。外部インタフェース２２０は、ＤＭＡ２２２（Direct Memory Access）を有する。
【0077】
アニーリング実行部２３０は、重みメモリ２３２（Weight Memory：ＷＭＥＭ）と、重みデコーダ２３４（Decoder）と、瞬間磁場計算回路２４０（Local Field Unit：ＬＦＵ）と、瞬間磁場バッファ２４２（Local Field (~h) Buffer）とを有する。また、アニーリング実行部２３０は、反転ベクトル計算回路２５０（Delta (Δ) Calc. Unit：ＤＣＵ）と、反転ベクトルバッファ２５２（Delta (Δ) Buffer）と、暫定更新スピンバッファ２５４（Tau （τ） Buffer）とを有する。また、アニーリング実行部２３０は、反転スピン選択回路２６０（Delta (Δ) Selector）と、スピン情報バッファ２６２（Sigma (σ) Buffer）と、スピン情報デコーダ２６４（Decoder）とを有する。反転ベクトルバッファ２５２は、バッファＡ２５２ａ（第１のバッファ）とバッファＢ２５２ｂ（第２のバッファ）とを有する。つまり、反転ベクトルバッファ２５２は、ダブルバッファで構成されている。詳しくは後述する。
【0078】
データメモリ２０２は、アニーリング処理（アニーリングアルゴリズム）に用いる各種パラメータを格納する。具体的には、データメモリ２０２は、各パラメータの初期値を格納する。なお、各パラメータは、アニーリングのステップが進むにつれて変化し得る。つまり、各パラメータは、アニーリングのステップの関数であり得る。この場合、データメモリ２０２は、各パラメータに対応する関数を格納してもよい。あるいは、データメモリ２０２は、各パラメータについて、ステップごとの値の推移を示すデータ（ルックアップテーブル等）を格納してもよい。例えば、データメモリ２０２は、疑似温度のステップに対応するアニーリングステップｔに関するパラメータを格納してもよい。データメモリ２０２は、アニーリングステップｔの最大値ｔｍａｘを格納してもよい。
【0079】
また、データメモリ２０２は、各スピンの初期状態のパラメータを格納してもよい。また、データメモリ２０２は、自己作用ｑのパラメータとして、自己作用ｑの初期値ｑ１及び自己作用ｑの変化（ｑ（ｔ））を示すデータを格納してもよい。また、データメモリ２０２は、疑似温度に関するパラメータを格納してもよい。データメモリ２０２は、疑似温度に関するパラメータとして、温度Ｔの初期値Ｔ１及び温度Ｔの変化（Ｔ（ｔ））を示すデータを格納してもよい。あるいは、データメモリ２０２は、疑似温度に関するパラメータとして、逆温度β（＝１／Ｔ）の初期値β１及び逆温度βの変化（β（ｔ））を示すデータを格納してもよい。Ｔ（ｔ）、β（ｔ）、及びｑ（ｔ）は、ユーザによって予め定められた関数であり得る。なお、上述したパラメータに関する関数のデータは、あるアニーリングステップｔとそのときのパラメータの値との対応を示すルックアップテーブルに対応してもよい。
【0080】
命令メモリ２０４は、制御回路２１０（プロセッサ２１０ａ）によって実行される命令を格納する。命令メモリ２０４に格納された命令に従って、後述するアニーリング制御部２１２（初期化フェーズ処理部２１４、アニーリングフェーズ処理部２１６、同期フェーズ処理部２１８）の処理が実行される。
【0081】
外部インタフェース２２０は、アニーリング処理の開始前に、各種メモリ及び各種バッファに必要なデータを書き込む。また、外部インタフェース２２０は、アニーリング処理が終了したときに（又はアニーリング処理の途中で）、スピン情報バッファ２６２から、アニーリング結果（スピン情報）を読み出す。なお、スピン情報バッファ２６２は、更新処理後の各スピンｉ（ｉ＝１，２，・・・，Ｍ）のスピン状態σｉを格納する。ここで、スピン情報バッファ２６２は、チップ２００－ｋが扱うスピンのスピン情報だけでなく、他のチップ２００が扱うスピンのスピン情報も格納する。そして、スピン情報バッファ２６２は、各チップ２００が扱うスピンごとに、別個に、スピン情報を格納する。詳しくは後述する。
【0082】
また、外部インタフェース２２０は、スピン情報バッファ２６２に格納された、チップ２００－ｋが扱うスピンσｋ，１～σｋ，５１２のスピン情報（スピン状態ベクトル）σｋを、管理装置１００に送信する。また、外部インタフェース２２０は、チップ２００－ｋ以外のチップ２００に関する圧縮された更新情報Δを、管理装置１００から受信する。外部インタフェース２２０は、アニーリング制御部２１２の制御により、受信された更新情報Δを反転ベクトルバッファ２５２に格納する。
【0083】
ＤＭＡ２２２は、チップ２００の外部のメモリからチップ２００の内部の各種メモリにデータ（「Ｄａｔａ」）を出力する（書き込む）。また、ＤＭＡ２２２は、チップ２００の内部の各種メモリからデータを読み出して、チップ２００の外部のメモリにそのデータ（「Ｄａｔａ」）を出力する。図８の例では、外部のメモリと内部のメモリとの通信は、Ｄａｔａ信号により、３２ビット（１ワード）単位で実行される。また、ＤＭＡ２２２は、Ｃｔｒ信号により、データが通信される方向、書き込み先及び読み出し元の内部のメモリの種類、通信されるデータのサイズを指定される。また、ＤＭＡ２２２は、データを転送中に「ＤＭＡ ｂｕｓｙ」信号を出力する。
【0084】
ゼロランレングスデコーダ２２４は、外部インタフェース２２０によって受信された圧縮された更新情報を展開する。したがって、ゼロランレングスデコーダ２２４は、更新情報展開部としての機能を有する。ゼロランレングスデコーダ２２４は、圧縮された更新情報のヘッダに示される圧縮方法（コードレングスの長さ）に応じて、更新情報のデータを展開する。また、ゼロランレングスデコーダ２２４は、展開された更新情報Δを、反転ベクトルバッファ２５２に出力する。詳しくは後述する。
【0085】
制御回路２１０は、アニーリング実行部２３０の動作を制御する。アニーリング実行部２３０は、制御回路２１０の制御によって、アニーリング処理を実行する。プロセッサ２１０ａは、例えば、ＲＩＳＣ（Reduced Instruction Set Computer）によって実現されてもよい。制御回路２１０は、アニーリング処理を実行することを指示する信号であるＲｕｎ信号を、外部から受信する。また、制御回路２１０は、処理の実行中にＢｕｓｙ信号を外部に出力する。
【0086】
アニーリング制御部２１２は、アニーリング処理が実行されるように、アニーリング実行部２３０の各構成要素に対して制御を行う。アニーリング制御部２１２は、命令メモリ２０４に格納された命令に従って処理を行う。具体的には、アニーリング制御部２１２は、命令メモリ２０４に格納された命令に従ってデータメモリ２０２から必要なデータを取得して（読み出して）、レジスタ２１０ｂに格納する（書き込む）。レジスタ２１０ｂには、例えば、温度Ｔ（又は逆温度β）、及び自己作用係数ｑが格納され得る。そして、アニーリング制御部２１２は、命令メモリ２０４に格納された命令に従って、アニーリング実行部２３０の動作を制御する。アニーリング制御部２１２は、命令メモリ２０４に格納された命令に従って、後述する図１０、図１１、図１２及び図１４に示された処理（Ｓ１０，Ｓ２０，Ｓ４０）が実行されるように、制御を行う。
【0087】
また、アニーリング制御部２１２は、データの初期化を行う。なお、データの初期化は、後述する初期化フェーズ処理部２１４によって行われてもよい。具体的には、アニーリング制御部２１２は、アニーリングステップｔを初期値「１」に設定する。また、アニーリング制御部２１２は、アニーリングステップｔの最大ステップである最大アニーリングステップｔｍａｘを設定する。また、アニーリング制御部２１２は、温度Ｔを初期温度Ｔ１に設定する。あるいは、アニーリング制御部２１２は、逆温度β（＝１／Ｔ）を、初期逆温度β１（＝１／Ｔ１）に設定する。また、アニーリング制御部２１２は、自己作用係数ｑを初期値ｑ１に設定する。
【0088】
また、アニーリング制御部２１２は、以下の式６のように、チップ２００－ｋが扱うＮ個のスピンの初期状態σ＿１＾（０），・・・，σ＿Ｎ＾（０）を、ランダムに設定する。スピンの値は２値であればよいが、ここでは「＋１」又は「－１」とする。
・・・（６）
【数6】
【0089】
設定されたスピンの初期状態を示すスピン情報は、スピン情報バッファ２６２に格納され得る。ここで、スピン情報バッファ２６２は、チップ２００－ｋが扱うスピンの初期状態を示すスピン情報だけでなく、他のチップ２００が扱うスピンの初期状態を示すスピン情報も格納する。なお、イジングモデルにおける全てのスピンの初期状態は、チップ２００とは別個の装置（管理装置１００等）によって設定されてもよい。そして、外部インタフェース２２０によって、イジングモデルにおける全てのスピンの初期状態を示すスピン情報が受信されてもよい。
【0090】
また、アニーリング制御部２１２は、チップ２００－ｋが扱う全てのｊ（ｊ＝１，・・・，Ｎ）に対して、各スピン（ノード）ｊの外部磁場係数ｈｊを定める。設定された外部磁場係数ｈｊは、瞬間磁場バッファ２４２に格納され得る。また、アニーリング制御部２１２は、全てのチップ２００が扱う全てのスピンｉ（ｉ＝１，・・・，Ｎ）及びｊ（ｊ＝１，・・・，Ｎ）に対して、各スピン（ノード）間（σｉ－σｊ間）の相互作用係数Ｊｉｊを設定する。設定された相互作用係数Ｊｉｊは、重みメモリ２３２に格納され得る。なお、イジングモデルにおける全てのスピン間の相互作用係数は、チップ２００とは別個の装置（管理装置１００等）によって設定されてもよい。そして、外部インタフェース２２０によって、チップ２００－ｋが扱う全てのスピンと結合するスピン間の相互作用係数を示す情報が受信されてもよい。
【0091】
また、アニーリング制御部２１２は、アニーリングステップを制御する。アニーリング制御部２１２は、制御回路２１０に内蔵されたカウンタを用いて、アニーリングステップを制御する。つまり、アニーリング制御部２１２は、あるアニーリングステップｔにおけるアニーリング処理が終了すると、アニーリングステップｔを１つインクリメントしてもよい。このとき、アニーリング制御部２１２は、疑似温度の変化に対応するアニーリングステップｔごとに温度パラメータＴ（ｔ）を更新する。アニーリング制御部２１２は、更新される温度パラメータごとに、チップ２００－ｋが扱う複数のスピンの状態が並列に決定されるように制御を行う。
【0092】
アニーリング制御部２１２は、アニーリングステップｔが進むごとに、パラメータを更新する。具体的には、アニーリング制御部２１２は、アニーリングステップｔを１つ進める（ｔ←ｔ＋１）。また、アニーリング制御部２１２は、温度Ｔを更新する（Ｔ←Ｔ（ｔ））。あるいは、アニーリング制御部２１２は、逆温度βを更新する（β←β（ｔ））。また、アニーリング制御部２１２は、自己作用係数ｑを更新する（ｑ←ｑ（ｔ））。ここで、Ｔ（ｔ）、β（ｔ）、ｑ（ｔ）は、ユーザによって予め定義された関数とする。そして、後述するアニーリングフェーズの処理（Ｓ２０）及び同期フェーズの処理（Ｓ４０）が繰り返される。これにより、アニーリングアルゴリズムの実行が継続し、アニーリングステップが進行する。
【0093】
初期化フェーズ処理部２１４は、初期化フェーズ（後述するＳ１０）が実行されるように制御を行う。初期化フェーズの詳細については、図１１を用いて後述する。また、初期化フェーズ処理部２１４は、イジングモデルにおける全てのスピンｉの初期状態σｉがスピン情報バッファ２６２に書き込まれるように、制御を行う。また、初期化フェーズ処理部２１４は、外部磁場係数が瞬間磁場バッファ２４２に書き込まれるように、制御を行う。また、初期化フェーズ処理部２１４は、解くべき最適化問題に対応するイジングモデルにおける相互作用係数Ｊｉｊが重みメモリ２３２に書き込まれるように、制御を行う。また、初期化フェーズ処理部２１４は、チップ２００－ｋで扱うスピンｊの初期状態における瞬間磁場～ｈｊが計算されるように、制御を行う。初期化フェーズ処理部２１４は、後述する式７で示すようにして、瞬間磁場～ｈｊが各スピンｊ（ｊ＝１，２，・・・，Ｎ）について並列に実行されるように、制御を行う。
【0094】
なお、複数のチップ２００それぞれで扱うスピン間の相互作用を考慮すると、チップ２００－ｋで扱うスピンｊの瞬間磁場～ｈｊは、以下に示すような、式４を変形した式７によって計算される。
・・・（７）
【数7】
【0095】
ここで、式７において、インデックスｊは、自身のチップ２００－ｋ（チップ＃ｋ）におけるスピンのインデックスである。また、インデックスｉは、チップ２００－ｌ（チップ＃ｌ）におけるスピンのインデックスである。なお、ｌは、チップ２００－ｋを含む任意のチップ２００のインデックスである。
【0096】
アニーリングフェーズ処理部２１６は、アニーリングフェーズ（後述するＳ２０）が実行されるように、制御を行う。アニーリングフェーズは、自身のチップ２００－ｋが扱うスピンのスピン状態σを決定する処理（更新処理）を行うフェーズである。アニーリングフェーズでは、自身のチップ２００－ｋで扱うスピンの反転確率を計算して、反転確率に基づいて、スピン状態σを決定（更新）する。そして、アニーリングフェーズでは、自身のチップ２００－ｋが扱うスピンのスピン状態σに基づいて、自身のチップ２００－ｋが扱うスピンの瞬間磁場を計算する。アニーリングフェーズの詳細については、図１２を用いて後述する。
【0097】
同期フェーズ処理部２１８は、同期フェーズ（後述するＳ４０）が実行されるように、制御を行う。同期フェーズは、自身のチップ２００－ｋにおいて、他のチップ２００が扱うスピンについて更新情報Δを用いてスピン状態σを設定する処理を行うフェーズである。つまり、同期フェーズは、自身のチップ２００－ｋに、他のチップ２００に関するスピン状態σが格納されるように処理を行うフェーズである。言い換えると、同期フェーズでは、他のチップ２００に関するスピン状態σが自身のチップ２００－ｋで同期される。そして、同期フェーズでは、更新情報Δを用いて設定された、他のチップ２００が扱うスピンのスピン状態σに基づいて、自身のチップ２００－ｋが扱うスピンの瞬間磁場を計算する。同期フェーズの詳細については、図１４を用いて後述する。
【0098】
上述したように、アニーリングフェーズでは、自身のチップ２００－ｋが扱うスピンのスピン状態σを用いて、自身のチップ２００－ｋが扱うスピンの瞬間磁場を計算するための処理が行われる。また、同期フェーズでは、他のチップ２００が扱うスピンのスピン状態σを用いて、自身のチップ２００－ｋが扱うスピンの瞬間磁場を計算するための処理が行われる。つまり、アニーリング処理が実行される段階では、アニーリングフェーズと同期フェーズとが実行されることによって、式７の計算が、各スピンｊについて並列に実行される。言い換えると、アニーリングフェーズ及び同期フェーズのそれぞれで、式７の総和計算の一部が実行される。
【0099】
重みメモリ２３２は、相互作用係数Ｊｉｊを格納する。チップ２００－ｋの重みメモリ２３２に格納される、自身のチップ２００－ｋが扱うスピンとチップ２００－ｌが扱うスピンとの間の相互作用係数は、以下の式８で表される。
・・・（８）
【数8】
【0100】
なお、１つの相互作用係数Ｊ（ｋ，ｌ）ｉｊは、Ｎ行Ｎ列のマトリクス形式で表される。したがって、重みメモリ２３２は、式８で示される相互作用係数を（Ｃ×Ｎ）行Ｎ列のマトリクス形式で格納する。したがって、重みメモリ２３２は、自身のチップ２００－ｋが扱うスピンと各チップ２００－ｌ（ｌ＝１，・・・，Ｃ）が扱うスピンとの間の相互作用係数を、各チップ２００－ｌごとに分けて格納する。つまり、重みメモリ２３２は、各チップ２００－ｌごとに分けられたブロック形式で、Ｎ行Ｎ列のマトリクス形式で表される相互作用係数Ｊ（ｋ，ｌ）ｉｊを格納する。言い換えると、重みメモリ２３２は、Ｃ個のブロック＃ｌ（ｌ＝１，・・・，Ｃ）それぞれに、Ｎ行Ｎ列のマトリクス形式で表される相互作用係数Ｊ（ｋ，ｌ）ｉｊを格納する。なお、ｌ＝ｋである場合、Ｊ（ｋ，ｌ）ｉｊは、自身のチップ２００－ｋが扱うスピン間の相互作用係数を表す。
【0101】
重みデコーダ２３４は、指定された相互作用係数Ｊｉｊを重みメモリ２３２から読み出すように制御を行う。具体的には、重みデコーダ２３４は、指定されたチップ２００－ｌのスピンｉに関する相互作用係数Ｊｉｊを重みメモリ２３２から読み出すように制御を行う。詳しくは後述する。
【0102】
瞬間磁場計算回路２４０は、重みメモリ２３２から読み出された相互作用係数Ｊｉｊを用いて瞬間磁場～ｈｊを計算して、計算結果を瞬間磁場バッファ２４２に格納する。具体的には、瞬間磁場計算回路２４０は、アニーリングステップごとに、自身のチップ２００－ｋが扱う複数のスピンｊ（ｊ＝１，２，・・・，Ｎ）の瞬間磁場～ｈ１，～ｈ２，・・・，～ｈＮを、並列に計算する。瞬間磁場計算回路２４０は、上記の式７の計算が行われるように動作する。詳しくは後述する。瞬間磁場バッファ２４２は、自身のチップ２００－ｋが扱うスピンｊ（ｊ＝１，２，・・・，Ｎ）の瞬間磁場～ｈ１，～ｈ２，・・・，～ｈＮを格納する。
【0103】
なお、チップ２００－ｋが扱うスピンｊの瞬間磁場の初期値は、以下の式９で表される。アニーリング処理の初期段階で、式９で示される初期値が、瞬間磁場バッファ２４２に格納される。なお、式９の右辺のｈ（ｋ）ｊは、チップ２００－ｋが扱うスピンｊの外部磁場係数に対応する。
・・・（９）
【数9】
【0104】
反転ベクトル計算回路２５０は、自身のチップ２００－ｋが扱うスピンｊ（ｊ＝１，・・・，Ｎ）について、瞬間磁場バッファ２４２に格納された瞬間磁場～ｈｊと、スピン情報バッファ２６２に格納されたスピン状態σｊとを用いて、反転可否ベクトルΔを計算する。具体的には、反転ベクトル計算回路２５０は、瞬間磁場バッファ２４２に格納された瞬間磁場～ｈｊと、スピン情報バッファ２６２に格納されたスピン状態σｊとを用いて、チップ２００－ｋが扱う複数のスピンｊの反転確率Ｐｊを計算する。反転確率Ｐｊは、上述した式５によって計算される。
【0105】
また、反転ベクトル計算回路２５０は、反転確率Ｐｊに基づいて、チップ２００－ｋが扱う複数のスピンｊそれぞれについて反転の可否を判定する。反転ベクトル計算回路２５０は、各スピンｊについて、反転確率Ｐｊが乱数ｒａｎｄよりも大きい場合に、反転可能であると判定する。ここで、０＜ｒａｎｄ＜１である。乱数ｒａｎｄは、各アニーリングステップにおいて、複数のスピンそれぞれについて生成され得る。したがって、乱数ｒａｎｄは、スピンごとに異なり得る。なお、乱数ｒａｎｄは、アニーリング制御部２１２によって生成されてもよい。また、乱数ｒａｎｄは、乱数生成器によって生成されてもよい。
【0106】
反転ベクトル計算回路２５０は、チップ２００－ｋが扱う複数のスピンそれぞれの反転の可否を示すビットを成分とする反転可否ベクトルΔを生成する。反転可否ベクトルΔは、チップ２００－ｋが扱うスピンｊの数Ｎに対応する数の成分で構成される。反転可否ベクトルΔの各成分Δｊは、各スピンｊ（ｊ＝１，２，・・・，Ｎ）が反転可能である場合に「１」を示し、反転不可である場合に「０」を示す。反転ベクトル計算回路２５０は、計算結果である反転可否ベクトルΔを反転ベクトルバッファ２５２に格納する。ここで、反転可否ベクトルΔは、各スピンが反転され得るか否かを示すので、反転ベクトルであるともいえる。
【0107】
反転可否ベクトルΔのスピンｊに対応する成分をΔｊとすると、反転ベクトル計算回路２５０は、以下の式１０に従って、スピンｊの反転可否Δｊを決定する。
・・・（１０）
【数10】
【0108】
また、反転ベクトル計算回路２５０は、反転可能と判定されたスピンを暫定的に反転させ、暫定的に反転されたスピン状態τを生成する。そして、反転ベクトル計算回路２５０は、暫定的に反転されたスピン状態τ（τ１，τ２，・・・，τＮ）を暫定更新スピンバッファ２５４に格納する。なお、自身のチップ２００－ｋが扱うスピンｊについて、τｊは、スピンｊについて暫定的に更新されたスピン状態を示す。
【0109】
また、反転ベクトル計算回路２５０は、他のチップ２００が扱うスピンｉについて、管理装置１００から受信された更新情報Δを用いて、更新されたスピン状態τを生成する。具体的には、反転ベクトル計算回路２５０は、更新情報Δと、更新情報Δに対応する他のチップ２００に関するスピン状態σを示すスピン情報とを用いて、更新情報Δに関する他のチップ２００が扱うスピンの更新されたスピン状態τを生成する。なお、更新情報Δは、反転ベクトルバッファ２５２に格納されている。また、更新情報Δに対応する他のチップ２００に関するスピン状態σを示すスピン情報は、スピン情報バッファ２６２に格納されている。そして、反転ベクトル計算回路２５０は、更新されたスピン状態τ（τ１，τ２，・・・，τＮ）を暫定更新スピンバッファ２５４に格納する。なお、他のチップ２００が扱うスピンｉについて、τｉは、スピンｉについて更新されたスピン状態を示す。
【0110】
反転ベクトルバッファ２５２は、反転ベクトルΔを格納する。具体的には、反転ベクトルバッファ２５２は、自身のチップ２００－ｋに関する反転可否ベクトルΔを格納する。また、反転ベクトルバッファ２５２は、他のチップ２００に関する更新情報Δを格納する。
【0111】
ここで、反転可否ベクトルΔ及び更新情報Δは、バッファＡ２５２ａ（第１のバッファ）又はバッファＢ２５２ｂ（第２のバッファ）のどちらかに格納される。そして、バッファＡ２５２ａ及びバッファＢ２５２ｂのうち、一方が計算に使用され、他方が外部通信に使用される。バッファＡ２５２ａ及びバッファＢ２５２ｂの一方が計算に使用されている場合、他方に、受信された更新情報Δが格納される。つまり、バッファＢ２５２ｂ（第２のバッファ）がアニーリング処理（更新処理又は同期処理）に関する計算を行うために使用されている場合に、バッファＡ２５２ａ（第１のバッファ）は、更新情報の受信のために使用可能である。一方、バッファＡ２５２ａ（第１のバッファ）がアニーリング処理（更新処理又は同期処理）に関する計算を行うために使用されている場合に、バッファＢ２５２ｂ（第２のバッファ）は、更新情報の受信のために使用可能である。
【0112】
例えば、バッファＡ２５２ａがアニーリング処理に関する計算に使用されている場合、バッファＢ２５２ｂに、受信された更新情報Δが格納される。なお、バッファＡ２５２ａ及びバッファＢ２５２ｂのどちらがアニーリング処理に関する計算に使用され、どちらが外部通信に使用されるかは、制御回路２１０の制御によって、適宜、切り替わり得る。具体的には、バッファＡ２５２ａ及びバッファＢ２５２ｂの一方のバッファが計算のために使用されるときに、他方のバッファが、外部通信用（更新情報の受信用）のバッファに切り替わる。
【0113】
暫定更新スピンバッファ２５４は、アニーリングフェーズでは、自身のチップ２００－ｋが扱うスピンに関する暫定的に更新されたスピン状態τを格納する。また、暫定更新スピンバッファ２５４は、同期フェーズでは、他のチップ２００が扱うスピンに関する更新されたスピン状態τを格納する。
【0114】
反転スピン選択回路２６０は、自身のチップ２００－ｋが扱うスピンについて、実際に反転させるスピンを選択する。具体的には、反転スピン選択回路２６０は、自身のチップ２００－ｋが扱うスピンについて、反転可否ベクトルΔにおいてΔｊ＝１であるスピンｊのうち、実際に反転させるスピンを選択する。さらに具体的には、実行されるアニーリングアルゴリズムがＳＣＡである場合、反転スピン選択回路２６０は、反転可否ベクトルΔにおいてΔｊ＝１であるスピンｊの全てを選択する。これにより、反転スピン選択回路２６０は、自身のチップ２００－ｋが扱うＮ個のスピンの次の状態を決定する。
【0115】
また、反転スピン選択回路２６０は、他のチップ２００が扱うスピンについて、反転されたスピンを選択する。具体的には、反転スピン選択回路２６０は、更新情報ΔにおいてΔｊ＝１であるスピンｊを選択する。これにより、反転スピン選択回路２６０は、他のチップ２００が扱うＮ個のスピンの次の状態を決定する。
【0116】
また、反転スピン選択回路２６０は、スピン情報バッファ２６２に格納されたスピン情報を更新する。つまり、反転スピン選択回路２６０は、スピン情報バッファ２６２に格納されたスピン状態σｊのうち実際に反転させるスピン状態を反転させる。つまり、反転スピン選択回路２６０は、スピン情報バッファ２６２に格納されたスピン状態σのうち実際に反転されるスピンのスピン状態σｊを、暫定更新スピンバッファ２５４に格納されたスピン状態τｊで上書きする。これにより、スピン情報バッファ２６２には、更新されたスピン状態σが格納される。また、このような処理が各チップ２００で行われることにより、各アニーリングステップにおいて、各チップ２００のスピン情報バッファ２６２には、全てのスピンについて同じスピン状態が格納されることとなる。
【0117】
スピン情報バッファ２６２は、複数のチップ２００が扱うスピンのスピン状態σを示すスピン情報を格納する。スピン情報バッファ２６２は、各チップ２００が扱うスピンｊ（ｊ＝１，・・・，Ｎ）のスピン状態σｊを示すスピン状態配列（σ配列）を、チップ２００ごとに分けて格納する。したがって、スピン情報バッファ２６２は、Ｃ個のスピン状態配列を格納する。スピン状態配列は、以下の式１１で表される。
・・・（１１）
【数11】
【0118】
スピン情報デコーダ２６４は、制御回路２１０（アニーリング制御部２１２）によって指定されたチップ２００が扱うスピンに関するスピン状態配列をスピン情報バッファ２６２から読み出すように制御を行う。詳しくは後述する。
【0119】
なお、チップ２００は、複数のレプリカ処理を行ってもよい。複数のレプリカ処理を行う場合、各パラメータの初期値及び使用される乱数が互いに異なり得るが、実行されるアニーリングアルゴリズム自体は同じである処理が、複数実行される。つまり、複数のチップ２００それぞれは、当該チップ２００がスピン状態を決定すべきスピンについてスピン状態を決定する処理を、互いに異なり得るパラメータを用いて、複数回行う。なお、１つのレプリカ処理は、複数のチップ２００間で共通である。例えば、４個のレプリカ処理が行われる場合、４通りの結果（最適化問題の解、つまり最適化されたスピン配列）が得られる。
【0120】
また、複数のレプリカ処理は、互いに独立して実行され得る。また、各チップ２００では、複数のレプリカ処理は連続的に実行され得る。したがって、あるレプリカ処理の実行が終了した後で、別のレプリカ処理が実行され得る。また、複数のレプリカ処理が行われる場合、瞬間磁場バッファ２４２、反転ベクトルバッファ２５２及びスピン情報バッファ２６２は、複数のレプリカ処理の個数Ｒに対応する数だけ、並列に複数個設けられていてもよい。つまり。複数のレプリカ処理が行われる場合、瞬間磁場バッファ２４２、反転ベクトルバッファ２５２及びスピン情報バッファ２６２は、レプリカ処理の個数Ｒに対応する数の独立した領域を有し得る。レプリカ処理の詳細については、実施の形態２の説明で述べる。なお、以後、実施の形態１では、Ｒ＝１、つまりレプリカ処理が行われないとして説明を行う。
【0121】
図９は、実施の形態１にかかるチップ２００における演算の流れを説明するための図である。まず、反転ベクトル計算回路２５０（ＤＣＵ）は、反転ベクトルバッファ２５２に格納される反転ベクトルΔ、及び、暫定更新スピンバッファ２５４に格納されるスピン状態τを設定（計算）する。具体的には、反転ベクトル計算回路２５０は、スピン情報バッファ２６２から出力されたスピン状態配列（σ配列）を用いて、このスピン状態配列に対応する反転ベクトルΔ及びスピン状態τを設定する。なお、スピン情報デコーダ２６４は、チップ＃ｌ（ｌ＝１，・・・，Ｃ）に関するスピン状態配列を指定する配列指定信号（矢印Ａ１で示す）を、制御回路２１０（ＣＴＲ）から受信する。この信号は、チップ＃ｌのインデックスｌを示してもよい。スピン情報デコーダ２６４は、スピン情報バッファ２６２から、指定されたスピン状態配列σｌ，１，σｌ，２，・・・，σｌ，Ｎを読み出す。読み出されたスピン状態配列は、反転ベクトル計算回路２５０に入力される。
【0122】
なお、初期化フェーズでは、配列指定信号は、任意のチップ＃ｌに関するスピン状態配列を示す。また、アニーリングフェーズでは、配列指定信号は、自身のチップ＃ｋに関するスピン状態配列を示す。また、同期フェーズでは、配列指定信号は、他のチップ＃ｌ（ｌ≠ｋ）に関するスピン状態配列を示す。また、アニーリングフェーズでは、反転ベクトル計算回路２５０は、自身のチップ＃ｋが扱うスピンｊの反転確率Ｐｊを計算する。これに対し、初期化フェーズ及び同期フェーズでは、反転ベクトル計算回路２５０は、反転確率の計算を行わない。
【0123】
次に、反転スピン選択回路２６０（ΔSelector）は、反転ベクトルバッファ２５２に格納された反転ベクトルΔにおいてΔｉ＝１を満たすスピンｉを選択する。なお、アニーリングフェーズでは、反転スピン選択回路２６０は、自身のチップ＃ｋが扱うスピンのうち実際に反転させるスピンを選択する。そして、反転スピン選択回路２６０は、選択されたスピンｉに対応する、暫定更新スピンバッファ２５４に格納されたスピン状態τｉを、瞬間磁場計算回路２４０に出力する。また、反転スピン選択回路２６０は、選択されたスピンｉのインデックスｉを、重みデコーダ２３４に出力する。また、反転スピン選択回路２６０は、配列指定信号で指定されたスピン状態配列（σ配列）のインデックスｉに対応する要素であるスピン状態σｉを、暫定更新スピンバッファ２５４に格納されたスピン状態τｉで上書きする。これにより、スピン情報バッファ２６２に格納されたスピンｉのスピン状態σｉが更新される。
【0124】
なお、反転スピン選択回路２６０は、Δｉ＝１を満たすスピンｉを、１個ずつ設定されたスピンごとに、１個ずつ選択してもよい。そして、反転スピン選択回路２６０は、スピンｉが設定されるごとに、設定されたスピンｉについて、更新後のスピン状態τｉを抽出してもよい。そして、反転スピン選択回路２６０は、スピンｉが設定されるごとに、設定されたスピンｉのスピン状態τｊを瞬間磁場計算回路２４０に出力してもよい。また、反転スピン選択回路２６０は、スピンｉが設定されるごとに、設定されたスピンｉのインデックスｉを、重みデコーダ２３４に出力してもよい。
【0125】
次に、瞬間磁場計算回路２４０（ＬＦＵ）は、反転スピン選択回路２６０から出力されたスピン状態と、重みメモリ２３２から出力された相互作用係数とを用いて、瞬間磁場バッファ２４２に格納された瞬間磁場～ｈｊを、並列に更新する。つまり、瞬間磁場計算回路２４０は、自身のチップ＃ｋが扱うスピンｊ（ｊ＝１，・・・，Ｎ）の瞬間磁場～ｈｊを、並列に更新（計算）する。
【0126】
具体的には、重みデコーダ２３４は、チップ＃ｌ（ｌ＝１，・・・，Ｃ）に関する相互作用係数のブロックを指定するブロック指定信号（矢印Ａ２で示す）を、制御回路２１０（ＣＴＲ）から受信する。この信号は、チップ＃ｌのインデックスｌを示してもよい。そして、重みデコーダ２３４は、ブロック指定信号で指定されたブロック＃ｌの、反転スピン選択回路２６０から出力されたインデックスｉに対応する行の相互作用係数Ｊｉｊを、重みメモリ２３２から読み出すように、制御を行う。これにより、重みメモリ２３２から、ブロック＃ｌのｉ番目の行の相互作用係数Ｊｉｊ（Ｊｉ１，Ｊｉ２，・・・ＪｉＮ）が読み出される。図９の例では、ブロック指定信号によりチップ＃１に対応するブロック＃１が指定されている。したがって、図９の例では、重みメモリ２３２から、チップ＃１に対応するブロック＃１のｉ番目の行の相互作用係数Ｊｉｊ（Ｊｉ１，Ｊｉ２，・・・ＪｉＮ）が読み出される。
【0127】
そして、瞬間磁場計算回路２４０は、反転スピン選択回路２６０から出力されたスピン状態τｉと、重みメモリ２３２から出力された相互作用係数Ｊｉｊ（Ｊｉ１，Ｊｉ２，・・・ＪｉＮ）とを用いて、自身のチップ＃ｋが扱うスピンｊの瞬間磁場～ｈｊを、並列に更新する。具体的には、瞬間磁場計算回路２４０は、スピンｊそれぞれについて、上述した式４及び式７におけるσｉ（σｌ，ｉ）をτｉとして、スピンｉ（例えばｉ＝１）についての式４及び式７の総和計算の一部を行う。つまり、瞬間磁場計算回路２４０は、スピンｊそれぞれについて、瞬間磁場バッファ２４２に格納された瞬間磁場～ｈｊに、相互作用係数Ｊｉｊとτｉとの積を加算する。そして、反転スピン選択回路２６０から次のインデックスｉ（例えばｉ＝２，３，・・・）及びτｉが出力されるたびに、瞬間磁場計算回路２４０は、瞬間磁場バッファ２４２に格納された瞬間磁場～ｈｊに、スピンｉに関する相互作用係数Ｊｉｊとτｉとの積を加算していく。これにより、式４及び式７の総和計算が実行される。このようにして、自身のチップ＃ｋが扱うスピンｊの瞬間磁場～ｈｊが計算されることとなる。
【0128】
＜アニーリング処理方法＞
図１０～図１４は、実施の形態１にかかるアニーリング処理システム１で実行されるアニーリング処理方法を示すフローチャートである。図１０は、アニーリング処理方法の全体の処理フローを示す。図１１は、初期化フェーズに関する処理フローを示す。図１２は、アニーリングフェーズに関する処理フローを示す。図１３は、更新情報の生成処理に関する処理フローを示す。図１４は、同期フェーズに関する処理フローを示す。
図１０～図１４は、実施の形態１にかかるアニーリング処理システム１で実行されるアニーリング処理方法を示すフローチャートである。図１０は、アニーリング処理方法の全体の処理フローを示す。図１１は、初期化フェーズに関する処理フローを示す。図１２は、アニーリングフェーズに関する処理フローを示す。図１３は、更新情報の生成処理に関する処理フローを示す。図１４は、同期フェーズに関する処理フローを示す。
【0129】
アニーリング処理システム１は、初期化フェーズの処理を実行する（処理Ｓ１０）。具体的には、アニーリング処理システム１の各チップ２００は、初期化フェーズ処理部２１４による制御によって、初期化フェーズの処理（初期化処理）を実行する。初期化フェーズにより、自身のチップ＃ｋが扱うスピンｊの瞬間磁場～ｈｊの初期状態における値（初期値）が計算される。詳しくは後述する。
【0130】
次に、アニーリング処理システム１は、アニーリングフェーズの処理を実行する（処理Ｓ２０）。具体的には、アニーリング処理システム１の各チップ２００は、アニーリングフェーズ処理部２１６による制御によって、自身のチップ＃ｋが扱うスピンについてアニーリングフェーズの処理（更新処理）を実行する。詳しくは後述する。
【0131】
次に、アニーリング処理システム１は、更新情報の生成処理を実行する（処理Ｓ３０）。具体的には、アニーリング処理システム１の管理装置１００は、各チップ２００が扱うスピンに関する更新情報Δを生成する。詳しくは後述する。
【0132】
次に、アニーリング処理システム１は、同期フェーズの処理を実行する（処理Ｓ４０）。具体的には、アニーリング処理システム１の各チップ２００は、同期フェーズ処理部２１８による制御によって、他のチップ＃ｌ（ｌ≠ｋ）が扱うスピンについて同期フェーズの処理（同期処理）を実行する。詳しくは後述する。
【0133】
同期フェーズ（Ｓ４０）が終了すると、処理フローはＳ２０に戻り、再びアニーリングフェーズが実行される。そして、アニーリングステップが満了するまで、Ｓ２０～Ｓ４０の処理が繰り返される。
【0134】
図１１は、実施の形態１にかかるチップ２００それぞれで実行される初期化フェーズ（Ｓ１０）を示すフローチャートである。なお、図１１に示す初期化フェーズの処理を実行する前の段階で、各チップ２００のスピン情報バッファ２６２には、イジングモデルにおける全てのスピンの初期状態が格納されているとする。同様に、この段階で、各チップ２００－ｋの重みメモリ２３２には、自身のチップ２００－ｋが扱うスピンと任意のスピンとの間の相互作用係数Ｊｉｊが格納されているとする。また、各チップ２００－ｋの瞬間磁場バッファ２４２には、自身のチップ２００－ｋが扱うスピンに関する外部磁場係数が格納されているとする。
【0135】
初期化フェーズ処理部２１４は、初期化フェーズの処理対象のチップ＃ｌのインデックスｌを、ｌ＝１に設定する（処理Ｓ１０２）。これにより、チップ２００は、チップ＃１に関するパラメータを用いて自身のチップ＃ｋが扱うスピンの瞬間磁場の初期状態における値を計算するための演算（総和計算における加算処理）を実行することとなる。このとき、スピン情報デコーダ２６４に入力される配列指定信号が、チップ＃ｌ（Ｓ１０２の処理ではｌ＝１）に関するスピン状態配列を指定するように設定される。これにより、チップ２００－ｌが扱うスピンに関するスピン状態配列σｌ，１，σｌ，２，・・・，σｌ，Ｎが読み出され、反転ベクトル計算回路２５０に入力される。また、重みデコーダ２３４に入力されるブロック指定信号が、チップ＃ｌ（Ｓ１０２の処理ではｌ＝１）に関するブロック＃ｌの相互作用係数を指定するように設定される。これにより、チップ＃ｌに関するブロック＃ｌの相互作用係数Ｊ（ｋ，ｌ）ｉｊが出力される。
【0136】
反転ベクトル計算回路２５０は、チップ＃ｌが扱うスピンｉ（１≦ｉ≦Ｎ）に対して、τｉ＝σｌ，ｉ，Δｉ＝１を設定する（処理Ｓ１０４）。すなわち、初期化フェーズでは、反転ベクトル計算回路２５０は、チップ＃ｌが扱う全てのスピンｉに対して、スピン状態τｉを、スピン情報バッファ２６２から読み出されたスピン状態σｌ，ｉと同じ値に設定する。また、初期化フェーズでは、反転ベクトル計算回路２５０は、チップ＃ｌが扱う全てのスピンｉに対して、Δｉ＝１と設定する。
【0137】
また、Ｓ１０４の処理で、反転ベクトル計算回路２５０は、チップ＃ｌが扱う全てのスピンｉについて、スピン状態τｉ（＝σｌ，ｉ）を、暫定更新スピンバッファ２５４に格納する。また、反転ベクトル計算回路２５０は、チップ＃ｌが扱う全てのスピンｉに対してΔｉ＝１と設定された反転ベクトルΔを、反転ベクトルバッファ２５２に格納する。なお、１回目のループ処理ではｌ＝１と設定されているので、暫定更新スピンバッファ２５４には、チップ＃１が扱う全てのスピンｉのスピン状態τｉ（＝σ１，ｉ）が格納される。同様に、１回目のループ処理では、反転ベクトルバッファ２５２には、チップ＃１が扱う全てのスピンｉに対してΔｉ＝１と設定された反転ベクトルΔが格納される。
【0138】
反転スピン選択回路２６０は、Δｉ＝１の全てのスピンｉを選択する（処理Ｓ１０６）。具体的には、反転スピン選択回路２６０は、反転ベクトルバッファ２５２に格納された反転ベクトルΔにおいてΔｉ＝１を満たす全てのスピンｉを選択する。
【0139】
初期化フェーズ処理部２１４は、ｘの値をｘ＝１と設定する（処理Ｓ１１０）。そして、初期化フェーズ処理部２１４は、後述するＳ１１４の処理で扱われるスピンｉのインデックスｉを、ｉ＝ｉｘと設定する（処理Ｓ１１２）。ここで、ｘは、Δｉ＝１となるスピンｉのインデックスである。したがって、１≦ｘ≦Ｎであり、ｘの値は、Δｉ＝１であるスピンｉの数だけ存在する。なお、初期化フェーズでは、ｘは、全てのｉのインデックスである。つまり、ｉｘは、１，２，・・・，Ｎの全ての値をとり得る。
【0140】
なお、上述したように、反転スピン選択回路２６０は、Ｓ１１２の処理で設定されたスピンｉに対応するスピン状態τｉを瞬間磁場計算回路２４０に出力する。また、上述したように、反転スピン選択回路２６０は、Ｓ１１２の処理で設定されたインデックスｉを重みデコーダ２３４に出力する。また、上述したように、反転スピン選択回路２６０は、Ｓ１１２の処理で設定されたスピンｉについて、スピン情報バッファ２６２に格納されたスピン情報σｌ，ｉを、スピン状態τｉに更新する。
【0141】
瞬間磁場計算回路２４０は、自身のチップ＃ｋが扱うスピンｊ（１≦ｊ≦Ｎ）に対して、以下の式１２により、瞬間磁場～ｈｊを計算する（処理Ｓ１１４）。
・・・（１２）
【数12】
【0142】
具体的には、瞬間磁場計算回路２４０は、反転スピン選択回路２６０から出力されたスピンｉのスピン状態τｉと、重みメモリ２３２から出力された相互作用係数Ｊ（ｋ，ｌ）ｉｊとを用いて、自身のチップ＃ｋが扱うスピンｊの瞬間磁場～ｈｊを更新する。なお、スピンｉは、Ｓ１１２で設定されたインデックスｉのスピンｉに対応する。また、相互作用係数Ｊ（ｋ，ｌ）ｉｊについて、ｌは処理対象のチップ＃ｌのインデックス（１回目のループ処理ではｌ＝１）であり、ｉはＳ１１２で設定されたインデックスｉである。また、瞬間磁場計算回路２４０は、自身のチップ＃ｋが扱う複数のスピンｊの瞬間磁場～ｈｊを、スピンｊについて並列に更新する。
【0143】
初期化フェーズ処理部２１４は、ｘが最大値ｘｍａｘであるか否かを判定する（処理Ｓ１１６）。なお、初期化フェーズでは、ｘｍａｘ＝Ｎである。ｘが最大値ｘｍａｘでない場合（Ｓ１１６のＮＯ）、初期化フェーズ処理部２１４は、ｘを１つインクリメントする（処理Ｓ１１８）。そして処理フローはＳ１１２に戻り、次のΔｉ＝１であるスピンｉについて、Ｓ１１２～Ｓ１１８の処理が繰り返される。このようにｘを更新していくことにより、式７のｉについての総和計算が実行される。
【0144】
一方、ｘが最大値ｘｍａｘである場合（Ｓ１１６のＹＥＳ）、初期化フェーズ処理部２１４は、ｌ＝Ｃであるか否かを判定する（処理Ｓ１２０）。ｌ＝Ｃでない場合（Ｓ１２０のＮＯ）、初期化フェーズ処理部２１４は、ｌを１つインクリメントする（処理Ｓ１２２）。そして処理フローはＳ１０４に戻り、次のチップ＃ｌについて、Ｓ１０４～Ｓ１２２の処理が繰り返される。このようにｌを更新していくことにより、式７のｌについての総和計算が実行される。したがって、図１１のフローチャートのループ処理が繰り返されることによって、式７の計算が完了することとなる。そして、ｌ＝Ｃである場合（Ｓ１２０のＹＥＳ）、初期化フェーズが終了する。そして、アニーリングフェーズ（Ｓ２０）が実行される。
【0145】
図１２は、実施の形態１にかかるチップ２００それぞれで実行されるアニーリングフェーズ（Ｓ２０）を示すフローチャートである。ここで、図１２は、チップ＃ｋで実行されるアニーリングフェーズを示す。アニーリングフェーズ処理部２１６は、Ｓ２０の処理が実行されるように制御を行う。
【0146】
まず、アニーリングフェーズ処理部２１６は、アニーリングフェーズの処理対象のチップ＃ｌのインデックスｌを、ｌ＝ｋに設定する（処理Ｓ２０２）。これにより、チップ２００－ｋは、自身のチップ＃ｋに関するパラメータを用いて自身のチップ＃ｋが扱うスピンの瞬間磁場を計算するための演算（総和計算における加算処理）を実行することとなる。このとき、スピン情報デコーダ２６４に入力される配列指定信号が、チップ＃ｋに関するスピン状態配列を指定するように設定される。これにより、自身のチップ２００－ｋが扱うスピンに関するスピン状態配列σｋ，１，σｋ，２，・・・，σｋ，Ｎが読み出され、反転ベクトル計算回路２５０に入力される。また、重みデコーダ２３４に入力されるブロック指定信号が、チップ＃ｋに関するブロックの相互作用係数を指定するように設定される。これにより、チップ＃ｋに関するブロック＃ｋの相互作用係数Ｊ（ｋ，ｋ）ｉｊが出力される。
【0147】
反転ベクトル計算回路２５０は、チップ＃ｋが扱うスピンｉの反転ベクトルΔ（反転可否ベクトルΔ）を計算する（処理Ｓ２０４）。具体的には、反転ベクトル計算回路２５０は、チップ＃ｋが扱うスピンｉ（１≦ｉ≦Ｎ）に対して確率的にスピン反転を試行する。つまり、反転ベクトル計算回路２５０は、瞬間磁場バッファ２４２に格納された瞬間磁場～ｈｉと、スピン情報バッファ２６２から読み出されたスピン状態σｋ，ｉとを用いて、各スピンｉについて、反転確率Ｐｉを、並列に計算する。なお、反転確率Ｐｉは、式５のインデックスｊをｉに置き換え、σｊをσｋ，ｉに置き換えたものに対応する。そして、反転ベクトル計算回路２５０は、式１０のインデックスｊをｉに置き換えた式により、各スピンｉについて、反転可否Δｉを決定する。つまり、反転可能なスピンｉに対してΔｉ＝１を設定し、それ以外のスピンｉに対してΔｉ＝０を設定する。これにより、反転ベクトル計算回路２５０は、自身のチップ＃ｋが扱うスピンに関する反転可否ベクトルΔ（反転ベクトルΔ）を計算する。そして、反転ベクトル計算回路２５０は、チップ＃ｋが扱うスピンｉに関する反転ベクトルΔ（反転可否ベクトルΔ）を、反転ベクトルバッファ２５２に格納する。
【0148】
そして、Ｓ２０４の処理で、反転ベクトル計算回路２５０は、チップ＃ｋが扱う全てのスピンｉのうち、Δｉ＝１のスピンｉに対してスピン状態τｉ＝－σｋ，ｉを設定する。一方、反転ベクトル計算回路２５０は、チップ＃ｋが扱う全てのスピンｉのうち、Δｉ＝０のスピンｉに対してスピン状態τｉ＝σｋ，ｉを設定する。また、反転ベクトル計算回路２５０は、設定されたスピン状態τｉ（ｉ＝１，２，・・・，Ｎ）を、暫定更新スピンバッファ２５４に格納する。
【0149】
反転スピン選択回路２６０は、Δｉ＝１のスピンｉのうち反転すべきスピンｉを選択する（処理Ｓ２０６）。具体的には、実行されるアニーリングアルゴリズムがＳＣＡである場合、反転スピン選択回路２６０は、反転ベクトルバッファ２５２に格納された反転ベクトルΔにおいてΔｉ＝１を満たす全てのスピンｉを選択する。
【0150】
アニーリングフェーズ処理部２１６は、ｘの値をｘ＝１と設定する（処理Ｓ２１０）。そして、アニーリングフェーズ処理部２１６は、後述するＳ２１４の処理で扱われるスピンｉのインデックスｉを、ｉ＝ｉｘと設定する（処理Ｓ２１２）。ここで、ｘは、Ｓ２０６で選択されたスピンｉのインデックスである。したがって、１≦ｘ≦Ｎであり、ｘの値は、Ｓ２０６で選択されたスピンｉの数だけ存在する。
【0151】
なお、上述したように、反転スピン選択回路２６０は、Ｓ２１２の処理で設定されたスピンｉに対応するスピン状態τｉを瞬間磁場計算回路２４０に出力する。また、上述したように、反転スピン選択回路２６０は、Ｓ２１２の処理で設定されたインデックスｉを重みデコーダ２３４に出力する。また、上述したように、反転スピン選択回路２６０は、Ｓ２１２の処理で設定されたスピンｉについて、スピン情報バッファ２６２に格納されたスピン情報σｋ，ｉを、スピン状態τｉに更新する。このようにして、チップ＃ｋが扱うスピンに関するスピン情報σが生成される。つまり、チップ＃ｋが扱うスピンに関するスピン情報σについて更新処理が行われる。
【0152】
瞬間磁場計算回路２４０は、自身のチップ＃ｋが扱うスピンｊ（１≦ｊ≦Ｎ）に対して、以下の式１３により、瞬間磁場～ｈｊを計算する（処理Ｓ２１４）。
・・・（１３）
【数13】
【0153】
具体的には、瞬間磁場計算回路２４０は、反転スピン選択回路２６０から出力されたスピンｉのスピン状態τｉと、重みメモリ２３２から出力された相互作用係数Ｊ（ｋ，ｋ）ｉｊとを用いて、自身のチップ＃ｋが扱うスピンｊの瞬間磁場～ｈｊを更新する。なお、スピンｉは、Ｓ２１２で設定されたインデックスｉのスピンｉに対応する。また、相互作用係数Ｊ（ｋ，ｋ）ｉｊについて、ｉはＳ２１２で設定されたインデックスｉである。また、瞬間磁場計算回路２４０は、自身のチップ＃ｋが扱う複数のスピンｊの瞬間磁場～ｈｊを、スピンｊについて並列に更新する。
【0154】
アニーリングフェーズ処理部２１６は、ｘが最大値ｘｍａｘであるか否かを判定する（処理Ｓ２１６）。ｘが最大値ｘｍａｘでない場合（Ｓ２１６のＮＯ）、アニーリングフェーズ処理部２１６は、ｘを１つインクリメントする（処理Ｓ２１８）。そして処理フローはＳ２１２に戻り、次の反転すべきスピンｉについて、Ｓ２１２～Ｓ２１８の処理が繰り返される。このようにｘを更新していくことにより、式７のｌ＝ｋにおけるｉについての総和計算が実行される。
【0155】
一方、ｘが最大値ｘｍａｘである場合（Ｓ２１６のＹＥＳ）、チップ２００－ｋは、チップ＃ｋに関するスピン情報σ（スピン状態配列）を管理装置１００に送信する（処理Ｓ２２０）。具体的には、アニーリングフェーズ処理部２１６は、チップ＃ｋに関するスピン情報σ（スピン状態配列）が管理装置１００に送信されるように、制御を行う。そして、アニーリングフェーズが終了し、管理装置１００において更新情報の生成処理（Ｓ３０）が実行される。
【0156】
図１３は、実施の形態１にかかる管理装置１００によって実行される更新情報の生成処理（Ｓ３０）を示すフローチャートである。なお、Ｓ３０の処理は、チップ２００ごとに実行される。つまり、管理装置１００は、後述するようにチップ２００－ｋ（ｋ＝１，２，・・・，Ｃ）からそのチップ２００－ｋが扱うスピンのスピン情報を受信すると、そのチップ２００－ｋが扱うスピンのスピン情報に対する処理を行う。
【0157】
スピン情報受信部１２０は、更新後のスピン情報を受信する（処理Ｓ３０２）。具体的には、スピン情報受信部１２０は、上述したように、チップ２００－ｋから、そのチップ２００－ｋが扱うスピンに関する、更新処理後のスピン状態を示すスピン情報を受信する。なお、管理装置１００における処理では、チップ２００－ｋにおいて更新処理がなされた後に管理装置１００によって受信されたスピン情報を、スピン情報τとする。
【0158】
スピン配列出力部１７０は、アニーリングステップｔが最大アニーリングステップｔｍａｘであるか否かを判定する（処理Ｓ３０４）。つまり、スピン配列出力部１７０は、アニーリングステップｔが満了したか否かを判定する。なお、アニーリングステップｔを示す情報は、Ｓ３０２で受信されたスピン情報に付加されていてもよい。あるいは、アニーリングステップｔは、管理装置１００によって管理されていてもよい。アニーリングステップｔが最大アニーリングステップｔｍａｘである場合（Ｓ３０４のＹＥＳ）、処理フローは後述するＳ３２０に進む。
【0159】
一方、アニーリングステップｔが最大アニーリングステップｔｍａｘでない場合（Ｓ３０４のＮＯ）、アニーリングステップｔは満了していない。この場合、更新情報生成部１３０は、上述したように、受信されたスピン情報τを用いて更新情報Δを生成する（処理Ｓ３０６）。そして、更新情報圧縮部１４０は、上述したように、Ｓ３０６の処理で生成された更新情報Δを圧縮する（処理Ｓ３０８）。このとき、上述したように、更新情報圧縮部１４０は、更新情報Δにおける「１」のビットの数（又は「０」のビットの数）の割合に応じて、圧縮率が高まるように、圧縮方法（圧縮処理におけるコードレングス）を切り替えてもよい。
【0160】
更新情報送信部１５０は、圧縮された更新情報Δを送信する（処理Ｓ３１０）。ここで、上述したように、更新情報送信部１５０は、Ｓ３０８の処理で圧縮された更新情報Δを、更新情報Δに対応するスピンを扱うチップ２００以外のチップ２００に送信する。上述したように更新情報Δがチップ２００－ｋに対応する場合、更新情報送信部１５０は、チップ２００－ｋ以外のチップ２００－ｌ（ｌ≠ｋ）に、圧縮された更新情報Δを送信する。
【0161】
スピン情報更新部１６０は、更新処理後のスピン情報τを、スピン情報格納部１１０に格納する（処理Ｓ３１２）。つまり、スピン情報更新部１６０は、スピン情報格納部１１０に格納されているスピン情報を更新する。上述したように更新情報Δがチップ２００－ｋに対応する場合、スピン情報更新部１６０は、前回のアニーリングステップｔ－１で格納されたスピン情報σｋを、今回のアニーリングステップｔで受信されたスピン情報τｋで上書きする。これにより、スピン情報格納部１１０は、更新処理後のスピン情報τを、スピン情報σとして格納する。そして、処理フローはＳ４０に進む。
【0162】
一方、アニーリングステップｔが最大アニーリングステップｔｍａｘである場合（Ｓ３０４のＹＥＳ）、アニーリングステップｔは満了している。この場合、スピン配列出力部１７０は、上述したように、最適化されたスピン配列を出力する（処理Ｓ３２０）。これにより、出力されたスピン配列に関するスピンを扱うチップ２００－ｋについての処理が終了する。そして、全てのチップ２００について処理Ｓ３２０が実行されて最適化されたスピン配列が出力されることで、イジングモデルにおける全てのスピンについてのアニーリングアルゴリズムが終了する。
【0163】
なお、ｔｍａｘは、全てのチップ２００について共通である。また、アニーリングステップｔの更新（インクリメント）は各チップ２００のアニーリング制御部２１２によって行われてもよい。この場合、管理装置１００は、上述したように、受信されるスピン情報τがいつのアニーリングステップｔで生成されたのかを示す情報を取得してもよい。
【0164】
図１４は、実施の形態１にかかるチップ２００それぞれで実行される同期フェーズ（Ｓ４０）を示すフローチャートである。ここで、図１４は、チップ＃ｋで実行されるアニーリングフェーズを示す。同期フェーズ処理部２１８は、Ｓ４０の処理が実行されるように制御を行う。
【0165】
チップ＃ｋは、チップ＃ｋ以外のチップ＃ｌに関する圧縮された更新情報Δを受信して展開し、展開された更新情報Δを反転ベクトルバッファ２５２に格納する（処理Ｓ４０２）。具体的には、チップ＃ｋの外部インタフェース２２０は、管理装置１００からチップ＃ｌに関する圧縮された更新情報Δを受信する。ゼロランレングスデコーダ２２４は、圧縮された更新情報Δを展開して、圧縮前の更新情報Δを得る。なお、ゼロランレングスデコーダ２２４は、管理装置１００から送信された更新情報のデータのヘッダに示される圧縮方法（コードレングス）に対応する方法で、更新情報Δを展開してもよい。例えば、更新情報Δに対して８ビットのコードレングスでゼロランレングス圧縮が行われた場合、ゼロランレングスデコーダ２２４は、８ビットのコードレングスのゼロランレングス圧縮に対応する方法で、更新情報Δを展開する。
【0166】
そして、ゼロランレングスデコーダ２２４は、展開された更新情報Δを、反転ベクトルバッファ２５２に格納する。ここで、展開された更新情報Δは、反転ベクトルバッファ２５２のバッファＡ２５２ａ及びバッファＢ２５２ｂのうち、そのタイミングで計算に使用されていない方に格納される。つまり、バッファＡ２５２ａ及びバッファＢ２５２ｂのうち更新情報Δが格納されるバッファは、都度、切り替わり得る。例えば、バッファＡ２５２ａに格納された反転ベクトルΔ（更新情報Δ又は反転可否ベクトルΔ）を用いて計算が行われているときは、展開された更新情報Δは、バッファＢ２５２ｂに格納される。また、バッファＢ２５２ｂに格納された反転ベクトルΔ（更新情報Δ又は反転可否ベクトルΔ）を用いて計算が行われているときは、展開された更新情報Δは、バッファＡ２５２ａに格納される。これにより、反転ベクトルバッファ２５２を用いた計算と通信とを並行して行うことができる。すなわち、あるチップ＃ｌに関するＳ４０２の処理は、Ｓ２０の処理、又は、他のチップ＃ｌに関するＳ４０４～Ｓ４２２の処理と並行して行われ得る。
【0167】
なお、この場合、同期フェーズ処理部２１８は、同期フェーズの処理対象のチップ＃ｌのインデックスｌを、その受信された更新情報Δに関するチップ＃ｌのインデックスとしてもよい。例えば、チップ＃１がチップ＃２に関する更新情報Δを受信した場合、同期フェーズ処理部２１８は、同期フェーズの処理対象のチップ＃ｌのインデックスｌを、ｌ＝２としてもよい。これにより、チップ２００－ｋは、他のチップ＃ｌに関するパラメータを用いて自身のチップ＃ｋが扱うスピンの瞬間磁場を計算するための演算（総和計算における加算処理）を実行することとなる。このとき、スピン情報デコーダ２６４に入力される配列指定信号が、チップ＃ｌに関するスピン状態配列を指定するように設定される。これにより、他のチップ＃ｌが扱うスピンに関するスピン状態配列σｌ，１，σｌ，２，・・・，σｌ，Ｎが読み出され、反転ベクトル計算回路２５０に入力される。また、重みデコーダ２３４に入力されるブロック指定信号が、チップ＃ｌに関するブロックの相互作用係数を指定するように設定される。
【0168】
反転ベクトル計算回路２５０は、暫定更新スピンバッファ２５４に格納されるスピン状態τを設定する（処理Ｓ４０４）。具体的には、反転ベクトル計算回路２５０は、反転ベクトルバッファ２５２に格納された更新情報Δ（反転ベクトルΔ）において、他のチップ＃ｌが扱う全てのスピンｉのうち、Δｉ＝１のスピンｉに対してスピン状態τｉ＝－σｌ，ｉを設定する。一方、反転ベクトル計算回路２５０は、反転ベクトルバッファ２５２に格納された更新情報Δ（反転ベクトルΔ）において、他のチップ＃ｌが扱う全てのスピンｉのうち、Δｉ＝０のスピンｉに対してスピン状態τｉ＝σｌ，ｉを設定する。そして、反転ベクトル計算回路２５０は、設定されたスピン状態τｉ（ｉ＝１，２，・・・，Ｎ）を、暫定更新スピンバッファ２５４に格納する。
【0169】
反転スピン選択回路２６０は、Δｉ＝１の全てのスピンｉを選択する（処理Ｓ４０６）。そして、同期フェーズ処理部２１８は、ｘの値をｘ＝１と設定する（処理Ｓ４１０）。そして、同期フェーズ処理部２１８は、後述するＳ４１４の処理で扱われるスピンｉのインデックスｉを、ｉ＝ｉｘと設定する（処理Ｓ４１２）。ここで、ｘは、Ｓ４０６で選択されたスピンｉのインデックスである。したがって、１≦ｘ≦Ｎであり、ｘの値は、Ｓ４０６で選択されたスピンｉの数だけ存在する。
【0170】
なお、上述したように、反転スピン選択回路２６０は、Ｓ４１２の処理で設定されたスピンｉに対応するスピン状態τｉを瞬間磁場計算回路２４０に出力する。また、上述したように、反転スピン選択回路２６０は、Ｓ４１２の処理で設定されたインデックスｉを重みデコーダ２３４に出力する。また、上述したように、反転スピン選択回路２６０は、Ｓ４１２の処理で設定されたスピンｉについて、スピン情報バッファ２６２に格納されたスピン情報σｌ，ｉを、スピン状態τｉに更新する。このようにして、チップ＃ｌが扱うスピンに関するスピン情報σが生成される。つまり、チップ＃ｌが扱うスピンに関するスピン情報が、各チップ２００において同期される。
【0171】
瞬間磁場計算回路２４０は、自身のチップ＃ｋが扱うスピンｊ（１≦ｊ≦Ｎ）に対して、以下の式１４により、瞬間磁場～ｈｊを計算する（処理Ｓ４１４）。
・・・（１４）
【数14】
【0172】
具体的には、瞬間磁場計算回路２４０は、反転スピン選択回路２６０から出力されたスピンｉのスピン状態τｉと、重みメモリ２３２から出力された相互作用係数Ｊ（ｋ，ｌ）ｉｊとを用いて、自身のチップ＃ｋが扱うスピンｊの瞬間磁場～ｈｊを更新する。なお、スピンｉは、Ｓ４１２で設定されたインデックスｉのスピンｉに対応する。また、相互作用係数Ｊ（ｋ，ｌ）ｉｊについて、ｉはＳ４１２で設定されたインデックスｉである。また、瞬間磁場計算回路２４０は、自身のチップ＃ｋが扱う複数のスピンｊの瞬間磁場～ｈｊを、スピンｊについて並列に更新する。
【0173】
同期フェーズ処理部２１８は、ｘが最大値ｘｍａｘであるか否かを判定する（処理Ｓ４１６）。ｘが最大値ｘｍａｘでない場合（Ｓ４１６のＮＯ）、同期フェーズ処理部２１８は、ｘを１つインクリメントする（処理Ｓ４１８）。そして処理フローはＳ４１２に戻り、次の選択されたスピンｉについて、Ｓ４１２～Ｓ４１８の処理が繰り返される。このようにｘを更新していくことにより、式７のｌ＝ｌにおけるｉについての総和計算が実行される。
【0174】
一方、ｘが最大値ｘｍａｘである場合（Ｓ４１６のＹＥＳ）、チップ＃ｋ以外の全てのチップ＃ｌについて処理が終了したか否かを判定する（処理Ｓ４２０）。チップ＃ｋ以外の全てのチップ＃ｌについて処理が終了していない場合（Ｓ４２０のＮＯ）、処理前のチップ＃ｌを同期フェーズの処理対象とする（処理Ｓ４２２）。そして、処理フローはＳ４０４に戻り、Ｓ４０４～Ｓ４２２の処理が繰り返される。一方、チップ＃ｋ以外の全てのチップ＃ｌについて処理が終了した場合（Ｓ４２０のＹＥＳ）、同期フェーズが終了し、アニーリングフェーズの処理（Ｓ２０）が実行される。
【0175】
図１５は、実施の形態１にかかるアニーリング処理システム１によって行われるアニーリング処理を説明するための図である。図１５には、アニーリング処理システム１が４つのチップ２００－１～２００－４（チップ＃１～＃４）を有する場合の例について示している。
【0176】
チップ＃１の重みメモリ２３２は、相互作用係数Ｊ（１，１）ｉｊ，Ｊ（１，２）ｉｊ，Ｊ（１，３）ｉｊ，Ｊ（１，４）ｉｊを格納している。また、チップ＃２の重みメモリ２３２は、相互作用係数Ｊ（２，１）ｉｊ，Ｊ（２，２）ｉｊ，Ｊ（２，３）ｉｊ，Ｊ（２，４）ｉｊを格納している。また、チップ＃３の重みメモリ２３２は、相互作用係数Ｊ（３，１）ｉｊ，Ｊ（３，２）ｉｊ，Ｊ（３，３）ｉｊ，Ｊ（３，４）ｉｊを格納している。また、チップ＃４の重みメモリ２３２は、相互作用係数Ｊ（４，１）ｉｊ，Ｊ（４，２）ｉｊ，Ｊ（４，３）ｉｊ，Ｊ（４，４）ｉｊを格納している。
【0177】
なお、図１５及び後述する図１６において、図１５のチップ＃１の重みメモリ２３２の相互作用係数のブロックに付されたハッチングパターンと同じハッチングパターンが付された箇所については、チップ＃１に関する事項を示す。同様に、チップ＃２の重みメモリ２３２の相互作用係数のブロックに付されたハッチングパターンと同じハッチングパターンが付された箇所については、チップ＃２に関する事項を示す。また、チップ＃３の重みメモリ２３２の相互作用係数のブロックに付されたハッチングパターンと同じハッチングパターンが付された箇所については、チップ＃３に関する事項を示す。また、チップ＃４の重みメモリ２３２の相互作用係数のブロックに付されたハッチングパターンと同じハッチングパターンが付された箇所については、チップ＃４に関する事項を示す。
【0178】
以下、チップ＃１について説明するが、他のチップ＃２～＃４についても同様である。チップ＃１は、相互作用係数Ｊ（１，１）ｉｊ，Ｊ（１，２）ｉｊ，Ｊ（１，３）ｉｊ，Ｊ（１，４）ｉｊを使用して、自身のチップ＃１が扱うスピンについて、スピン情報を生成（更新）する（Ｓ２１４，Ｓ４１４，Ｓ２０４，Ｓ２０６）。そして、チップ＃１は、更新処理がなされたスピン情報τ＃１を、管理装置１００に送信する（Ｓ２２０）。
【0179】
管理装置１００のスピン情報受信部１２０は、チップ＃１からスピン情報τ＃１を受信する（Ｓ３０２）。更新情報生成部１３０は、矢印Ａ１で示すように、スピン情報格納部１１０に格納されたチップ＃１に関する更新処理前のスピン情報σ＃１と、更新処理後のスピン情報τ＃１とに対して排他的論理和の演算を行う。そして、更新情報生成部１３０は、矢印Ａ２で示すように、チップ＃１に関する更新情報Δ＃１を生成する（Ｓ３０６）。そして、更新情報圧縮部１４０（ＺＲＬＥ）は、更新情報Δ＃１を圧縮する（Ｓ３０８）。そして、管理装置１００は、圧縮された更新情報Δ＃１を、チップ＃１以外のチップ＃２，＃３，＃４に送信する（Ｓ３１０）。
【0180】
各チップ＃２，＃３，＃４は、圧縮された更新情報Δ＃１を受信してゼロランレングスデコーダ２２４により展開し、バッファＡ２５２ａ及びバッファＢ２５２ｂのうち計算に使用されていない方（図１５の例ではバッファＢ２５２ｂ）に格納する（Ｓ４０２）。そして、各チップ＃２，＃３，＃４は、格納された更新情報Δ＃１を用いて、チップ＃１についての同期フェーズの処理を実行する（Ｓ４０）。つまり、チップ＃２は、格納された更新情報Δ＃１と相互作用係数Ｊ（２，１）ｉｊ，を用いて、チップ＃１についての同期フェーズの処理を実行する（Ｓ４０）。また、チップ＃３は、格納された更新情報Δ＃１と相互作用係数Ｊ（３，１）ｉｊ，を用いて、チップ＃１についての同期フェーズの処理を実行する（Ｓ４０）。また、チップ＃４は、格納された更新情報Δ＃１と相互作用係数Ｊ（４，１）ｉｊ，を用いて、チップ＃１についての同期フェーズの処理を実行する（Ｓ４０）。
【0181】
＜タイミングチャート＞
図１６は、実施の形態１にかかるアニーリング処理システム１で実行される処理を示すタイミングチャートを例示する図である。図１６は、アニーリングステップｓｔｅｐ＃ｎと、その次のアニーリングステップｓｔｅｐ＃ｎ＋１とにおける処理を示している。
図１６は、実施の形態１にかかるアニーリング処理システム１で実行される処理を示すタイミングチャートを例示する図である。図１６は、アニーリングステップｓｔｅｐ＃ｎと、その次のアニーリングステップｓｔｅｐ＃ｎ＋１とにおける処理を示している。
【0182】
ｓｔｅｐ＃ｎにおいて、矢印Ａｎで示すように、チップ＃１は、チップ＃１が扱うスピンについての更新処理を行う。つまり、チップ＃１は、チップ＃１が扱うスピンについて、図１２に示したアニーリングフェーズの処理（Ｓ２０）を行う。そして、矢印Ｂｎで示すように、チップ＃１は、チップ＃１に関する更新処理後のスピン情報σを、スピン情報バッファ２６２に格納し、管理装置１００に送信する。そして、管理装置１００によってチップ＃１に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δが、それぞれ矢印Ｃ２ｎ，Ｃ３ｎ，Ｃ４ｎで示すように、チップ＃１とは異なるチップ＃２，＃３，＃４によって受信され、反転ベクトルバッファ２５２に格納される。ここで、チップ＃１に関する更新情報Δの受信は、チップ＃２，＃３，＃４においてチップ＃１に関する同期処理以外の処理についての計算が実行されている間に行われ得る。
【0183】
そして、矢印Ｄ２ｎで示すように、チップ＃２は、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う。つまり、チップ＃２は、チップ＃１が扱うスピンについて、図１４においてｌ＝１の場合の同期フェーズの処理（Ｓ４０）を行う。同様に、矢印Ｄ３ｎで示すように、チップ＃３は、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う。また、同様に、矢印Ｄ４ｎで示すように、チップ＃４は、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う。
【0184】
また、矢印Ｒ２ｎで示すように、チップ＃１は、チップ＃２が扱うスピンに関する更新情報Δを管理装置１００から受信して、チップ＃１の反転ベクトルバッファ２５２に格納する。ここで、チップ＃２に関する更新情報Δの受信は、チップ＃１においてチップ＃２に関する同期処理以外の処理についての計算が実行されている間に行われ得る。そして、矢印Ｓ２ｎで示すように、チップ＃１は、チップ＃２が扱うスピンに関する更新情報Δを用いて、チップ＃２が扱うスピンについての同期処理を行う。つまり、チップ＃１は、チップ＃２が扱うスピンについて、図１４においてｌ＝２の場合の同期フェーズの処理（Ｓ４０）を行う。
【0185】
また、矢印Ｒ３ｎで示すように、チップ＃１は、チップ＃３が扱うスピンに関する更新情報Δを管理装置１００から受信して、チップ＃１の反転ベクトルバッファ２５２に格納する。ここで、チップ＃３に関する更新情報Δの受信は、チップ＃１においてチップ＃３に関する同期処理以外の処理についての計算が実行されている間に行われ得る。そして、矢印Ｓ３ｎで示すように、チップ＃１は、チップ＃３が扱うスピンに関する更新情報Δを用いて、チップ＃３が扱うスピンについての同期処理を行う。つまり、チップ＃１は、チップ＃３が扱うスピンについて、図１４においてｌ＝３の場合の同期フェーズの処理（Ｓ４０）を行う。
【0186】
また、矢印Ｒ４ｎで示すように、チップ＃１は、チップ＃４が扱うスピンに関する更新情報Δを管理装置１００から受信して、チップ＃１の反転ベクトルバッファ２５２に格納する。ここで、チップ＃４に関する更新情報Δの受信は、チップ＃１においてチップ＃４に関する同期処理以外の処理についての計算が実行されている間に行われ得る。そして、矢印Ｓ４ｎで示すように、チップ＃１は、チップ＃４が扱うスピンに関する更新情報Δを用いて、チップ＃４が扱うスピンについての同期処理を行う。つまり、チップ＃１は、チップ＃４が扱うスピンについて、図１４においてｌ＝４の場合の同期フェーズの処理（Ｓ４０）を行う。
【0187】
また、ｓｔｅｐ＃ｎ＋１において、矢印Ａｎ＋１で示すように、チップ＃１が扱うスピンについての更新処理を行う。つまり、チップ＃１は、チップ＃１が扱うスピンについて、ｓｔｅｐ＃ｎにおいて矢印Ａｎで示したアニーリングフェーズにおける処理及び矢印Ｓ２ｎ，Ｓ３ｎ，Ｓ４ｎで示した同期処理によって得られた瞬間磁場～ｈｊを用いて、図１２に示したアニーリングフェーズの処理（Ｓ２０）を行う。そして、矢印Ｂｎ＋１で示すように、チップ＃１は、チップ＃１に関する更新処理後のスピン情報σを、スピン情報バッファ２６２に格納し、管理装置１００に送信する。そして、管理装置１００によってチップ＃１に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δが、それぞれ矢印Ｃ２ｎ＋１，Ｃ３ｎ＋１，Ｃ４ｎ＋１で示すように、チップ＃１とは異なるチップ＃２，＃３，＃４によって受信され、反転ベクトルバッファ２５２に格納される。ここで、チップ＃１に関する更新情報Δの受信は、チップ＃２，＃３，＃４においてチップ＃１に関する同期処理以外の処理についての計算が実行されている間に行われ得る。
【0188】
そして、矢印Ｄ２ｎ＋１で示すように、チップ＃２は、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う。つまり、チップ＃２は、チップ＃１が扱うスピンについて、図１４においてｌ＝１の場合の同期フェーズの処理（Ｓ４０）を行う。同様に、矢印Ｄ３ｎ＋１で示すように、チップ＃３は、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う。また、同様に、矢印Ｄ４ｎ＋１で示すように、チップ＃４は、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う。
【0189】
また、矢印Ｒ２ｎ＋１で示すように、チップ＃１は、チップ＃２が扱うスピンに関する更新情報Δを管理装置１００から受信して、チップ＃１の反転ベクトルバッファ２５２に格納する。ここで、チップ＃２に関する更新情報Δの受信は、チップ＃１においてチップ＃２に関する同期処理以外の処理についての計算が実行されている間に行われ得る。そして、矢印Ｓ２ｎ＋１で示すように、チップ＃１は、チップ＃２が扱うスピンに関する更新情報Δを用いて、チップ＃２が扱うスピンについての同期処理を行う。つまり、チップ＃１は、チップ＃２が扱うスピンについて、図１４においてｌ＝２の場合の同期フェーズの処理（Ｓ４０）を行う。
【0190】
また、矢印Ｒ３ｎ＋１で示すように、チップ＃１は、チップ＃３が扱うスピンに関する更新情報Δを管理装置１００から受信して、チップ＃１の反転ベクトルバッファ２５２に格納する。ここで、チップ＃３に関する更新情報Δの受信は、チップ＃１においてチップ＃３に関する同期処理以外の処理についての計算が実行されている間に行われ得る。そして、矢印Ｓ３ｎ＋１で示すように、チップ＃１は、チップ＃３が扱うスピンに関する更新情報Δを用いて、チップ＃３が扱うスピンについての同期処理を行う。つまり、チップ＃１は、チップ＃３が扱うスピンについて、図１４においてｌ＝３の場合の同期フェーズの処理（Ｓ４０）を行う。
【0191】
また、矢印Ｒ４ｎ＋１で示すように、チップ＃１は、チップ＃４が扱うスピンに関する更新情報Δを管理装置１００から受信して、チップ＃１の反転ベクトルバッファ２５２に格納する。ここで、チップ＃４に関する更新情報Δの受信は、チップ＃１においてチップ＃４に関する同期処理以外の処理についての計算が実行されている間に行われ得る。そして、矢印Ｓ４ｎ＋１で示すように、チップ＃１は、チップ＃４が扱うスピンに関する更新情報Δを用いて、チップ＃４が扱うスピンについての同期処理を行う。つまり、チップ＃１は、チップ＃４が扱うスピンについて、図１４においてｌ＝４の場合の同期フェーズの処理（Ｓ４０）を行う。
【0192】
ここで、図１６の例では、ｓｔｅｐ＃ｎにおいて、チップ＃１は、チップ＃２が扱うスピンについての同期処理を行っている間に、チップ＃３が扱うスピンに関する更新情報Δを受信する。そして、チップ＃１は、反転ベクトルバッファ２５２のバッファＡ２５２ａ及びバッファＢ２５２ｂのうちチップ＃２が扱うスピンに関する更新情報Δが格納されている方のバッファを使用して、チップ＃２が扱うスピンについての同期処理の計算を行う。したがって、チップ＃３が扱うスピンに関する更新情報Δは、反転ベクトルバッファ２５２のバッファＡ２５２ａ及びバッファＢ２５２ｂのうち、チップ＃２が扱うスピンに関する更新情報Δが格納されていない方に格納される。
【0193】
また、図１６の例では、ｓｔｅｐ＃ｎにおいて、チップ＃１は、チップ＃３が扱うスピンについての同期処理を行っている間に、チップ＃４が扱うスピンに関する更新情報Δを受信する。そして、チップ＃１は、反転ベクトルバッファ２５２のバッファＡ２５２ａ及びバッファＢ２５２ｂのうちチップ＃３が扱うスピンに関する更新情報Δが格納されている方のバッファを使用して、チップ＃３が扱うスピンについての同期処理の計算を行う。したがって、チップ＃４が扱うスピンに関する更新情報Δは、反転ベクトルバッファ２５２のバッファＡ２５２ａ及びバッファＢ２５２ｂのうち、チップ＃３が扱うスピンに関する更新情報Δが格納されていない方に格納される。
【0194】
例えば、チップ＃２が扱うスピンに関する更新情報ΔがバッファＡ２５２ａに格納された場合、チップ＃３が扱うスピンに関する更新情報Δは、バッファＢ２５２ｂに格納される。この場合、チップ＃４が扱うスピンに関する更新情報Δは、チップ＃２に関する同期処理が終了した後で、バッファＡ２５２ａに格納される。同期処理はデータパスを用いて行われるため、制御回路２１０は、同期処理が行われるタイミングで、更新情報Δが格納されるバッファ（ダブルバッファ）を切り替える。このようにすることで、計算と通信とを並行して行うことができる。つまり、計算の実行の裏で通信を実行することができる。そして、ダブルバッファを切り替えるごとに、新たな更新情報を受信することができる。上記のことは、ｓｔｅｐ＃ｎ＋１についても同様である。
【0195】
（実施の形態２）
次に、実施の形態２について説明する。実施の形態２では、各チップ２００は、複数のレプリカ処理を行う。なお、複数のレプリカ処理それぞれにおいて、各チップ２００は、上述したアニーリングフェーズの処理（Ｓ２０）及び同期フェーズの処理（Ｓ４０）を行う。なお、後述する図１７では、複数のレプリカ処理それぞれにおいて、同期フェーズの処理（Ｓ４０）が行われた後でアニーリングフェーズの処理（Ｓ２０）が行われるとする。
次に、実施の形態２について説明する。実施の形態２では、各チップ２００は、複数のレプリカ処理を行う。なお、複数のレプリカ処理それぞれにおいて、各チップ２００は、上述したアニーリングフェーズの処理（Ｓ２０）及び同期フェーズの処理（Ｓ４０）を行う。なお、後述する図１７では、複数のレプリカ処理それぞれにおいて、同期フェーズの処理（Ｓ４０）が行われた後でアニーリングフェーズの処理（Ｓ２０）が行われるとする。
【0196】
図１７は、実施の形態２にかかるアニーリング処理システム１において実行される処理を示すタイミングチャートを例示する図である。なお、図１７では、２つのチップ＃１，＃２における処理が示されている。また、図１７は、アニーリングステップＳｔｅｐ＃３０における処理及びアニーリングステップＳｔｅｐ＃６０における処理を示す。また、図１７は、４個のレプリカ処理が行われる場合（図８においてＲ＝４とする場合）の例を示す。
【0197】
Ｓｔｅｐ＃３０において、矢印Ａ１ｍで示すように、チップ＃１は、レプリカ＃１についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。そして、矢印Ｂ１ｍで示すように、チップ＃１は、レプリカ＃１について、チップ＃１に関する更新処理後のスピン情報σを、スピン情報バッファ２６２のレプリカ＃１に関する領域に格納し、管理装置１００に送信する。そして、レプリカ＃１について、管理装置１００によってチップ＃１に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、レプリカ＃１について、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δが、矢印Ｃ１ｍで示すように、チップ＃１とは異なるチップ＃２によって受信され、反転ベクトルバッファ２５２のレプリカ＃１に関する領域に格納される。ここで、レプリカ＃１に関する更新情報Δの受信は、チップ＃２においてレプリカ＃１に関するレプリカ処理以外の処理が実行されている間に行われ得る。
【0198】
また、矢印Ａ２ｍで示すように、チップ＃１は、レプリカ＃１についてのレプリカ処理を行った後、レプリカ＃２についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。そして、矢印Ｂ２ｍで示すように、チップ＃１は、レプリカ＃２について、チップ＃１に関する更新処理後のスピン情報σを、スピン情報バッファ２６２のレプリカ＃２に関する領域に格納し、管理装置１００に送信する。そして、レプリカ＃２について、管理装置１００によってチップ＃１に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、レプリカ＃２について、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δが、矢印Ｃ２ｍで示すように、チップ＃１とは異なるチップ＃２によって受信され、反転ベクトルバッファ２５２のレプリカ＃２に関する領域に格納される。ここで、レプリカ＃２に関する更新情報Δの受信は、チップ＃２においてレプリカ＃２に関するレプリカ処理以外の処理が実行されている間に行われ得る。
【0199】
また、矢印Ａ３ｍで示すように、チップ＃１は、レプリカ＃２についてのレプリカ処理を行った後、レプリカ＃３についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。そして、矢印Ｂ３ｍで示すように、チップ＃１は、レプリカ＃３について、チップ＃１に関する更新処理後のスピン情報σを、スピン情報バッファ２６２のレプリカ＃３に関する領域に格納し、管理装置１００に送信する。そして、レプリカ＃３について、管理装置１００によってチップ＃１に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、レプリカ＃３について、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δが、矢印Ｃ３ｍで示すように、チップ＃１とは異なるチップ＃２によって受信され、反転ベクトルバッファ２５２のレプリカ＃３に関する領域に格納される。ここで、レプリカ＃３に関する更新情報Δの受信は、チップ＃２においてレプリカ＃３に関するレプリカ処理以外の処理が実行されている間に行われ得る。
【0200】
また、矢印Ａ４ｍで示すように、チップ＃１は、レプリカ＃３についてのレプリカ処理を行った後、レプリカ＃４についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。そして、矢印Ｂ４ｍで示すように、チップ＃１は、レプリカ＃４について、チップ＃１に関する更新処理後のスピン情報σを、スピン情報バッファ２６２のレプリカ＃４に関する領域に格納し、管理装置１００に送信する。そして、レプリカ＃４について、管理装置１００によってチップ＃１に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、レプリカ＃４について、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δが、矢印Ｃ４ｍで示すように、チップ＃１とは異なるチップ＃２によって受信され、反転ベクトルバッファ２５２のレプリカ＃４に関する領域に格納される。ここで、レプリカ＃４に関する更新情報Δの受信は、チップ＃２においてレプリカ＃４に関するレプリカ処理以外の処理が実行されている間に行われ得る。
【0201】
また、チップ＃２は、矢印Ｄ１ｍで示すように、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、レプリカ＃１についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。つまり、チップ＃２は、矢印Ｃ１ｍで示す受信処理で受信された、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う（Ｓ４０）。そして、チップ＃２は、レプリカ＃１について、チップ＃２が扱うスピンに関する更新処理（Ｓ２０）を行う。そして、矢印Ｅ１ｍで示すように、チップ＃２は、レプリカ＃１について、チップ＃２に関する更新処理後のスピン情報σを、スピン情報バッファ２６２のレプリカ＃１に関する領域に格納し、管理装置１００に送信する。そして、レプリカ＃１について、管理装置１００によってチップ＃２に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、レプリカ＃１について、チップ＃２に関する更新処理後のスピン情報σに対応する更新情報Δが、矢印Ｆ１ｍで示すように、チップ＃２とは異なるチップ＃１によって受信され、反転ベクトルバッファ２５２のレプリカ＃１に関する領域に格納される。ここで、レプリカ＃１に関する更新情報Δの受信は、チップ＃１においてレプリカ＃１に関するレプリカ処理以外の処理が実行されている間に行われ得る。また、この矢印Ｆ１ｍで示す受信処理で受信される更新情報Δは、矢印Ａ４ｍで示すレプリカ＃４についてのレプリカ処理の後で行われる、矢印Ａ１ｍ＋１で示すレプリカ処理で用いられる。このレプリカ処理は、矢印Ａ１ｍで示したレプリカ処理の次のアニーリングステップ＃３１における、レプリカ＃１についてのレプリカ処理である。
【0202】
また、チップ＃２は、矢印Ｄ２ｍで示すように、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、レプリカ＃２についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。つまり、チップ＃２は、矢印Ｃ２ｍで示す受信処理で受信された、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う（Ｓ４０）。そして、チップ＃２は、レプリカ＃２について、チップ＃２が扱うスピンに関する更新処理（Ｓ２０）を行う。そして、矢印Ｅ２ｍで示すように、チップ＃２は、レプリカ＃２について、チップ＃２に関する更新処理後のスピン情報σを、スピン情報バッファ２６２のレプリカ＃２に関する領域に格納し、管理装置１００に送信する。そして、レプリカ＃２について、管理装置１００によってチップ＃２に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、レプリカ＃２について、チップ＃２に関する更新処理後のスピン情報σに対応する更新情報Δが、矢印Ｆ２ｍで示すように、チップ＃２とは異なるチップ＃１によって受信され、反転ベクトルバッファ２５２のレプリカ＃２に関する領域に格納される。ここで、レプリカ＃２に関する更新情報Δの受信は、チップ＃１においてレプリカ＃２に関するレプリカ処理以外の処理が実行されている間に行われ得る。また、この矢印Ｆ２ｍで示す受信処理で受信される更新情報Δは、矢印Ａ１ｍ＋１で示すレプリカ＃１についてのレプリカ処理の後で行われる、矢印Ａ２ｍ＋１で示すレプリカ処理で用いられる。このレプリカ処理は、矢印Ａ２ｍで示したレプリカ処理の次のアニーリングステップ＃３１における、レプリカ＃２についてのレプリカ処理である。
【0203】
また、チップ＃２は、矢印Ｄ３ｍで示すように、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、レプリカ＃３についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。つまり、チップ＃２は、矢印Ｃ３ｍで示す受信処理で受信された、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う（Ｓ４０）。そして、チップ＃２は、レプリカ＃３について、チップ＃２が扱うスピンに関する更新処理（Ｓ２０）を行う。
【0204】
また、チップ＃２は、矢印Ｄ４ｍで示すように、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、レプリカ＃４についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。つまり、チップ＃２は、矢印Ｃ４ｍで示す受信処理で受信された、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う（Ｓ４０）。そして、チップ＃２は、レプリカ＃４について、チップ＃２が扱うスピンに関する更新処理（Ｓ２０）を行う。
【0205】
Ｓｔｅｐ＃６０において、矢印Ａ１ｎで示すように、チップ＃１は、レプリカ＃１についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。そして、矢印Ｂ１ｎで示すように、チップ＃１は、レプリカ＃１について、チップ＃１に関する更新処理後のスピン情報σを、スピン情報バッファ２６２のレプリカ＃１に関する領域に格納し、管理装置１００に送信する。そして、レプリカ＃１について、管理装置１００によってチップ＃１に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、レプリカ＃１について、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δが、矢印Ｃ１ｎで示すように、チップ＃１とは異なるチップ＃２によって受信され、反転ベクトルバッファ２５２のレプリカ＃１に関する領域に格納される。ここで、チップ＃１に関する更新情報Δの受信は、チップ＃２においてレプリカ＃１に関するレプリカ処理以外の処理が実行されている間に行われ得る。
【0206】
また、矢印Ａ２ｎで示すように、チップ＃１は、レプリカ＃１についてのレプリカ処理を行った後、レプリカ＃２についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。そして、矢印Ｂ２ｎで示すように、チップ＃１は、レプリカ＃２について、チップ＃１に関する更新処理後のスピン情報σを、スピン情報バッファ２６２のレプリカ＃２に関する領域に格納し、管理装置１００に送信する。そして、レプリカ＃２について、管理装置１００によってチップ＃１に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、レプリカ＃２について、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δが、矢印Ｃ２ｎで示すように、チップ＃１とは異なるチップ＃２によって受信され、反転ベクトルバッファ２５２のレプリカ＃２に関する領域に格納される。ここで、レプリカ＃２に関する更新情報Δの受信は、チップ＃２においてレプリカ＃２に関するレプリカ処理以外の処理が実行されている間に行われ得る。
【0207】
また、矢印Ａ３ｎで示すように、チップ＃１は、レプリカ＃２についてのレプリカ処理を行った後、レプリカ＃３についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。そして、矢印Ｂ３ｎで示すように、チップ＃１は、レプリカ＃３について、チップ＃１に関する更新処理後のスピン情報σを、スピン情報バッファ２６２のレプリカ＃３に関する領域に格納し、管理装置１００に送信する。そして、レプリカ＃３について、管理装置１００によってチップ＃１に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、レプリカ＃３について、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δが、矢印Ｃ３ｎで示すように、チップ＃１とは異なるチップ＃２によって受信され、反転ベクトルバッファ２５２のレプリカ＃３に関する領域に格納される。ここで、レプリカ＃３に関する更新情報Δの受信は、チップ＃２においてレプリカ＃３に関するレプリカ処理以外の処理が実行されている間に行われ得る。
【0208】
また、矢印Ａ４ｎで示すように、チップ＃１は、レプリカ＃３についてのレプリカ処理を行った後、レプリカ＃４についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。そして、矢印Ｂ４ｎで示すように、チップ＃１は、レプリカ＃４について、チップ＃１に関する更新処理後のスピン情報σを、スピン情報バッファ２６２のレプリカ＃４に関する領域に格納し、管理装置１００に送信する。そして、レプリカ＃４について、管理装置１００によってチップ＃１に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、レプリカ＃４について、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δが、矢印Ｃ４ｎで示すように、チップ＃１とは異なるチップ＃２によって受信され、反転ベクトルバッファ２５２のレプリカ＃４に関する領域に格納される。ここで、レプリカ＃４に関する更新情報Δの受信は、チップ＃２においてレプリカ＃４に関するレプリカ処理以外の処理が実行されている間に行われ得る。
【0209】
また、チップ＃２は、矢印Ｄ１ｎで示すように、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、レプリカ＃１についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。つまり、チップ＃２は、矢印Ｃ１ｎで示す受信処理で受信された、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う（Ｓ４０）。そして、チップ＃２は、レプリカ＃１について、チップ＃２が扱うスピンに関する更新処理（Ｓ２０）を行う。そして、矢印Ｅ１ｎで示すように、チップ＃２は、レプリカ＃１について、チップ＃２に関する更新処理後のスピン情報σを、スピン情報バッファ２６２のレプリカ＃１に関する領域に格納し、管理装置１００に送信する。そして、レプリカ＃１について、管理装置１００によってチップ＃２に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、レプリカ＃１について、チップ＃２に関する更新処理後のスピン情報σに対応する更新情報Δが、矢印Ｆ１ｎで示すように、チップ＃２とは異なるチップ＃１によって受信され、反転ベクトルバッファ２５２のレプリカ＃１に関する領域に格納される。ここで、レプリカ＃１に関する更新情報Δの受信は、チップ＃１においてレプリカ＃１に関するレプリカ処理以外の処理が実行されている間に行われ得る。また、この矢印Ｆ１ｎで示す受信処理で受信される更新情報Δは、矢印Ａ４ｎで示すレプリカ＃４についてのレプリカ処理の後で行われる、矢印Ａ１ｎ＋１で示すレプリカ処理で用いられる。このレプリカ処理は、矢印Ａ１ｎで示したレプリカ処理の次のアニーリングステップ＃６１における、レプリカ＃１についてのレプリカ処理である。
【0210】
また、チップ＃２は、矢印Ｄ２ｎで示すように、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、レプリカ＃２についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。つまり、チップ＃２は、矢印Ｃ２ｎで示す受信処理で受信された、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う（Ｓ４０）。そして、チップ＃２は、レプリカ＃２について、チップ＃２が扱うスピンに関する更新処理（Ｓ２０）を行う。そして、矢印Ｅ２ｎで示すように、チップ＃２は、レプリカ＃２について、チップ＃２に関する更新処理後のスピン情報σを、スピン情報バッファ２６２のレプリカ＃２に関する領域に格納し、管理装置１００に送信する。そして、レプリカ＃２について、管理装置１００によってチップ＃２に関する更新処理後のスピン情報σに対してＳ３０の処理が実行される。そして、レプリカ＃２について、チップ＃２に関する更新処理後のスピン情報σに対応する更新情報Δが、矢印Ｆ２ｎで示すように、チップ＃２とは異なるチップ＃１によって受信され、反転ベクトルバッファ２５２のレプリカ＃２に関する領域に格納される。ここで、レプリカ＃２に関する更新情報Δの受信は、チップ＃１においてレプリカ＃２に関するレプリカ処理以外の処理が実行されている間に行われ得る。また、この矢印Ｆ２ｎで示す受信処理で受信される更新情報Δは、矢印Ａ１ｎ＋１で示すレプリカ＃１についてのレプリカ処理の後で行われる、矢印Ａ２ｎ＋１で示すレプリカ処理で用いられる。このレプリカ処理は、矢印Ａ２ｎで示したレプリカ処理の次のアニーリングステップ＃６１における、レプリカ＃２についてのレプリカ処理である。
【0211】
また、チップ＃２は、矢印Ｄ３ｎで示すように、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、レプリカ＃３についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。つまり、チップ＃２は、矢印Ｃ３ｎで示す受信処理で受信された、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う（Ｓ４０）。そして、チップ＃２は、レプリカ＃３について、チップ＃２が扱うスピンに関する更新処理（Ｓ２０）を行う。
【0212】
また、チップ＃２は、矢印Ｄ４ｎで示すように、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、レプリカ＃４についてのレプリカ処理（Ｓ４０，Ｓ２０）を行う。つまり、チップ＃２は、矢印Ｃ４ｎで示す受信処理で受信された、チップ＃１に関する更新処理後のスピン情報σに対応する更新情報Δを用いて、チップ＃１が扱うスピンについての同期処理を行う（Ｓ４０）。そして、チップ＃２は、レプリカ＃４について、チップ＃２が扱うスピンに関する更新処理（Ｓ２０）を行う。
【0213】
アニーリングステップが進むにつれて、反転（更新）されるスピンの数が減少する。したがって、アニーリングステップが進むにつれて、アニーリング処理の計算時間が短くなる。図１７の例では、矢印Ａ１ｎ，Ａ２ｎ，Ａ３ｎ，Ａ４ｎで示す処理の長さは、それぞれ、矢印Ａ１ｍ，Ａ２ｍ，Ａ３ｍ，Ａ４ｍで示す処理の長さよりも短くなっている。このことは、実施の形態１においても同様である。
【0214】
また、上述したように、反転（更新）されるスピンの数が少ないほど圧縮率が高くなる。したがって、アニーリングステップが進むにつれて、更新情報Δの通信時間が短くなる。図１７の例では、矢印Ｃ１ｎ，Ｃ２ｎ，Ｃ３ｎ，Ｃ４ｎで示す通信の長さは、それぞれ、矢印Ｃ１ｍ，Ｃ２ｍ，Ｃ３ｍ，Ｃ４ｍで示す通信の長さよりも短くなっている。このことは、実施の形態１においても同様である。
【0215】
また、実施の形態２においては、各チップ２００は、あるレプリカ処理に関する計算を行っている間に、他のレプリカ処理に関する更新情報Δを受信することができる。したがって、各チップ２００は、複数のレプリカ処理を連続して実行することができる。すなわち、あるレプリカ処理が終わった後、次のレプリカ処理に関する更新情報Δが受信されるまで、次のレプリカ処理の実行を待機することが不要となる。したがって、レプリカ処理を行うことによって、各チップ２００のアイドル時間の発生を抑制することができる。すなわち、実施の形態１では、図１６の矢印Ｘで示すように、チップ＃１は、矢印Ａｎで示すようにチップ＃１が扱うスピンについての更新処理を行ったあと、チップ＃２に関する更新情報Δが受信されるまで、チップ＃２に関する同期処理を待機する必要がある。しかしながら、実施の形態２のようにレプリカ処理を行うことで、アイドル時間の発生を抑制することができる。
【0216】
（変形例）
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述したフローチャートにおいて、各処理（ステップ）の順序は、適宜、変更可能である。また、複数ある処理（ステップ）のうちの１つ以上は、省略されてもよい。例えば、図１３のＳ３１２の処理は、Ｓ３０６の処理の後の任意のタイミングで実行されてもよい。また、図１２のＳ２２０の処理は、Ｓ２０６の処理の後の任意のタイミングで実行されてもよい。この場合、Ｓ２０６の処理で、チップ＃ｋが扱うスピンに関するスピン情報σについて更新処理が行われる。
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述したフローチャートにおいて、各処理（ステップ）の順序は、適宜、変更可能である。また、複数ある処理（ステップ）のうちの１つ以上は、省略されてもよい。例えば、図１３のＳ３１２の処理は、Ｓ３０６の処理の後の任意のタイミングで実行されてもよい。また、図１２のＳ２２０の処理は、Ｓ２０６の処理の後の任意のタイミングで実行されてもよい。この場合、Ｓ２０６の処理で、チップ＃ｋが扱うスピンに関するスピン情報σについて更新処理が行われる。
【0217】
また、上述した実施の形態では、各チップが扱うスピンの数Ｎは互いに同じ（Ｎ＝５１２個）であるとしたが、このような構成に限られない。各チップ２００が扱うスピンの数Ｎは、全てのチップ２００において同じである必要はない。この場合、図８に示した反転ベクトルバッファ２５２のサイズは、各チップ２００が扱うスピンの数の最も多い数に対応するようにしてもよい。
【0218】
また、上述した実施の形態では、管理装置１００が各チップ２００に関する更新情報を生成し、更新情報の圧縮処理を行うとしたが、このような構成に限られない。各チップ２００が、当該チップ２００に関する更新情報を生成し、更新情報の圧縮処理を行い、圧縮された更新情報を、他のチップ２００に送信してもよい。この場合、各チップ２００が、図５に示した管理装置１００の構成要素を有してもよい。そして、各チップ２００が他のチップ２００と互いに通信を行うようにしてもよい。一方、管理装置１００が設けられることによって、上述したように、イジングモデル全体のエネルギーの遷移及びスピン状態の遷移を観測することができる。また、管理装置１００が設けられることによって、上述したように、イジングモデル全体におけるアニーリングアルゴリズムで使用されるアニーリングパラメータを制御することができる。
【0219】
また、上述した実施の形態では、実行されるアニーリングアルゴリズムがＳＣＡであるとしたが、実行されるアニーリングアルゴリズムの種類（アニーリングポリシー）は、ＳＣＡに限定されない。この場合、反転スピン選択回路２６０は、自身のチップ＃ｋが扱うスピンの更新処理については、アニーリングポリシーに応じた処理を行うようにしてもよい。すなわち、アニーリングポリシーがＳＡ及びＤＡである場合、反転スピン選択回路２６０は、反転可能なスピン（反転可否Δｊ＝１のスピンｊ）をランダムに１つ選択してもよい。また、アニーリングポリシーがＲＰＡである場合、反転スピン選択回路２６０は、自身のチップ＃ｋが扱うスピンの更新処理については、反転可能なスピン（反転可否Δｊ＝１のスピンｊ）から更新試行率εに応じた割合の数のスピンを選択するようにしてもよい。
【0220】
上述の例において、プログラムは、コンピュータに読み込まれた場合に、実施形態で説明された１又はそれ以上の機能をコンピュータに行わせるための命令群（又はソフトウェアコード）を含む。プログラムは、非一時的なコンピュータ可読媒体又は実体のある記憶媒体に格納されてもよい。限定ではなく例として、コンピュータ可読媒体又は実体のある記憶媒体は、random-access memory（RAM）、read-only memory（ROM）、フラッシュメモリ、solid-state drive（SSD）又はその他のメモリ技術、CD-ROM、digital versatile disk（DVD）、Blu-ray（登録商標）ディスク又はその他の光ディスクストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ又はその他の磁気ストレージデバイスを含む。プログラムは、一時的なコンピュータ可読媒体又は通信媒体上で送信されてもよい。限定ではなく例として、一時的なコンピュータ可読媒体又は通信媒体は、電気的、光学的、音響的、またはその他の形式の伝搬信号を含む。
【符号の説明】
【0221】
１ アニーリング処理システム
１００ 管理装置
１１０ スピン情報格納部
１２０ スピン情報受信部
１３０ 更新情報生成部
１４０ 更新情報圧縮部
１５０ 更新情報送信部
１６０ スピン情報更新部
１７０ スピン配列出力部
２００ チップ
２０２ データメモリ
２０４ 命令メモリ
２１０ 制御回路
２１２ アニーリング制御部
２１４ 初期化フェーズ処理部
２１６ アニーリングフェーズ処理部
２１８ 同期フェーズ処理部
２２０ 外部インタフェース
２２４ ゼロランレングスデコーダ
２３０ アニーリング実行部
２３２ 重みメモリ
２３４ 重みデコーダ
２４０ 瞬間磁場計算回路
２４２ 瞬間磁場バッファ
２５０ 反転ベクトル計算回路
２５２ 反転ベクトルバッファ
２５２ａ バッファＡ
２５２ｂ バッファＢ
２５４ 暫定更新スピンバッファ
２６０ 反転スピン選択回路
２６２ スピン情報バッファ
２６４ スピン情報デコーダ
１００ 管理装置
１１０ スピン情報格納部
１２０ スピン情報受信部
１３０ 更新情報生成部
１４０ 更新情報圧縮部
１５０ 更新情報送信部
１６０ スピン情報更新部
１７０ スピン配列出力部
２００ チップ
２０２ データメモリ
２０４ 命令メモリ
２１０ 制御回路
２１２ アニーリング制御部
２１４ 初期化フェーズ処理部
２１６ アニーリングフェーズ処理部
２１８ 同期フェーズ処理部
２２０ 外部インタフェース
２２４ ゼロランレングスデコーダ
２３０ アニーリング実行部
２３２ 重みメモリ
２３４ 重みデコーダ
２４０ 瞬間磁場計算回路
２４２ 瞬間磁場バッファ
２５０ 反転ベクトル計算回路
２５２ 反転ベクトルバッファ
２５２ａ バッファＡ
２５２ｂ バッファＢ
２５４ 暫定更新スピンバッファ
２６０ 反転スピン選択回路
２６２ スピン情報バッファ
２６４ スピン情報デコーダ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】