知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024103059
(43)【公開日】2024-08-01
(54)【発明の名称】ドハティ増幅器
(51)【国際特許分類】
H03F 1/02 20060101AFI20240725BHJP
H03F 3/68 20060101ALI20240725BHJP
【ＦＩ】
H03F1/02 188
H03F3/68 220
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023007192
(22)【出願日】2023-01-20
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】今井 翔平
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA01
5J500AA21
5J500AA41
5J500AC16
5J500AC36
5J500AC52
5J500AC75
5J500AC81
5J500AF01
5J500AF10
5J500AH25
5J500AH29
5J500AH33
5J500AH35
5J500AK02
5J500AK12
5J500AK13
5J500AK29
5J500AM08
5J500AT01
5J500CK06
5J500LV08
(57)【要約】
【課題】ピークアンプの誤作動を抑制する。
【解決手段】ドハティ増幅器は、半導体基板上に形成され、１段以上の増幅器を含み、１つの段の第１増幅器に第１バイアス電流が入力される、キャリアアンプと、半導体基板上に形成され、２段以上の増幅器を含み、第２増幅器に第１バイアス電流よりも少ない第２バイアス電流が入力される、ピークアンプと、第２増幅器の給電経路に直列に挿入された第１抵抗と、を含む。
【選択図】図１
【解決手段】ドハティ増幅器は、半導体基板上に形成され、１段以上の増幅器を含み、１つの段の第１増幅器に第１バイアス電流が入力される、キャリアアンプと、半導体基板上に形成され、２段以上の増幅器を含み、第２増幅器に第１バイアス電流よりも少ない第２バイアス電流が入力される、ピークアンプと、第２増幅器の給電経路に直列に挿入された第１抵抗と、を含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
半導体基板上に形成され、１段以上の増幅器を含み、１つの段の第１増幅器に第１バイアス電流が入力される、キャリアアンプと、
前記半導体基板上に形成され、２段以上の増幅器を含み、第２増幅器に前記第１バイアス電流よりも少ない第２バイアス電流が入力される、ピークアンプと、
前記第２増幅器の給電経路に直列に挿入された第１抵抗と、
を含む、
ドハティ増幅器。
前記半導体基板上に形成され、２段以上の増幅器を含み、第２増幅器に前記第１バイアス電流よりも少ない第２バイアス電流が入力される、ピークアンプと、
前記第２増幅器の給電経路に直列に挿入された第１抵抗と、
を含む、
ドハティ増幅器。
【請求項2】
請求項１に記載のドハティ増幅器であって、
前記半導体基板上に形成され、一端が前記第２増幅器の給電経路に電気的に接続され、他端が基準電位に電気的に接続された第１コンデンサを更に含む、
ドハティ増幅器。
前記半導体基板上に形成され、一端が前記第２増幅器の給電経路に電気的に接続され、他端が基準電位に電気的に接続された第１コンデンサを更に含む、
ドハティ増幅器。
【請求項3】
請求項２に記載のドハティ増幅器であって、
前記第１コンデンサは、高周波信号の周波数における前記第１コンデンサのインピーダンスが前記第１抵抗の抵抗値より低くなるような値となる容量値を有する、
ドハティ増幅器。
前記第１コンデンサは、高周波信号の周波数における前記第１コンデンサのインピーダンスが前記第１抵抗の抵抗値より低くなるような値となる容量値を有する、
ドハティ増幅器。
【請求項4】
請求項２に記載のドハティ増幅器であって、
前記第１コンデンサの一端は、前記第１抵抗よりも前記第２増幅器に近い箇所に電気的に接続されている、
ドハティ増幅器。
前記第１コンデンサの一端は、前記第１抵抗よりも前記第２増幅器に近い箇所に電気的に接続されている、
ドハティ増幅器。
【請求項5】
請求項２に記載のドハティ増幅器であって、
前記第１抵抗と前記第２増幅器との間に直列に挿入された第１インダクタを更に含む、
ドハティ増幅器。
前記第１抵抗と前記第２増幅器との間に直列に挿入された第１インダクタを更に含む、
ドハティ増幅器。
【請求項6】
請求項１に記載のドハティ増幅器であって、
前記第２バイアス電流は、前記第２増幅器の後段の第３増幅器に入力される第３バイアス電流よりも少ない、
ドハティ増幅器。
前記第２バイアス電流は、前記第２増幅器の後段の第３増幅器に入力される第３バイアス電流よりも少ない、
ドハティ増幅器。
【請求項7】
請求項６に記載のドハティ増幅器であって、
前記第３バイアス電流は、前記第１増幅器の後段の第４増幅器に入力される第４バイアス電流と同じである、
ドハティ増幅器。
前記第３バイアス電流は、前記第１増幅器の後段の第４増幅器に入力される第４バイアス電流と同じである、
ドハティ増幅器。
【請求項8】
請求項１に記載のドハティ増幅器であって、
前記ピークアンプの前記第２増幅器よりも後段のいずれか１つ以上の前記増幅器への給電経路に抵抗が挿入されていない、
ドハティ増幅器。
前記ピークアンプの前記第２増幅器よりも後段のいずれか１つ以上の前記増幅器への給電経路に抵抗が挿入されていない、
ドハティ増幅器。
【請求項9】
請求項１に記載のドハティ増幅器であって、
前記第１抵抗は、前記半導体基板上に形成されている、
ドハティ増幅器。
前記第１抵抗は、前記半導体基板上に形成されている、
ドハティ増幅器。
【請求項10】
請求項１に記載のドハティ増幅器であって、
前記キャリアアンプと前記ピークアンプとの段数は、は同じであり、
前記第２増幅器は、前記１つの段と同じ段である、
ドハティ増幅器。
前記キャリアアンプと前記ピークアンプとの段数は、は同じであり、
前記第２増幅器は、前記１つの段と同じ段である、
ドハティ増幅器。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、ドハティ増幅器に関する。
【背景技術】
【0002】
特許文献１には、キャリアアンプ及びピークアンプの各々が３段の増幅器を有するドハティ増幅器が記載されている。このドハティ増幅器では、キャリアアンプ及びピークアンプの各々の初段増幅器のトランジスタのコレクタへの給電が、給電端子からインダクタを介して行われている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許第１０１１０１８３号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１記載のドハティ増幅器を１個の半導体基板上に形成した場合、半導体基板上の給電端子は、有限のインダクタンスを介して接続されるので、十分な低インピーダンスとはならず、キャリアアンプから漏洩する漏洩信号によって交流振幅を持ってしまう。このことは、一般の増幅器であれば問題とならない。しかし、ドハティ増幅器で、キャリアアンプの初段増幅器のバイアス点と、ピークアンプの初段増幅器のバイアス点と、が異なる場合には、問題となる。
【0005】
具体的には、ドハティ増幅器は、バイアス電流が流れないようにピークアンプをバイアスすることで、ピークアンプを極力動作させず高効率を得る技術である。つまり、キャリアアンプの初段増幅器のバイアス点と、ピークアンプの初段増幅器のバイアス点と、を異ならせることは、ピークアンプの作動を制御するためであると言える。しかし、前述のように、半導体基板上の給電端子が交流振幅を持ってしまうことにより、ピークアンプの初段増幅器に給電するインダクタを介して、ピークアンプの後段増幅器を駆動してしまう。つまり、ピークアンプの初段増幅器のバイアス点を低くすることによってピークアンプの作動を制御しようとしても、給電端子をリーク経路とする漏洩信号がピークアンプの後段増幅器を駆動してしまい、ドハティ増幅器が誤作動をしてしまう現象が発生し得る。
【0006】
本開示は、上記に鑑みてなされたものであって、ピークアンプの誤作動を抑制することを目的とする。
【課題を解決するための手段】
【0007】
本開示の一側面のドハティ増幅器は、半導体基板上に形成され、１段以上の増幅器を含み、１つの段の第１増幅器に第１バイアス電流が入力される、キャリアアンプと、半導体基板上に形成され、２段以上の増幅器を含み、第２増幅器に第１バイアス電流よりも少ない第２バイアス電流が入力される、ピークアンプと、第２増幅器の給電経路に直列に挿入された第１抵抗と、を含む。
【発明の効果】
【0008】
本開示によれば、ピークアンプの誤作動を抑制することが可能となる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
以下に、本開示の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２の実施の形態以降では第１の実施の形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施の形態毎には逐次言及しない。
【0011】
【0012】
増幅モジュール１は、基板２と、基板２上に実装された半導体装置３及び合成器４と、を含む。
【0013】
半導体装置３は、ドハティ増幅器である。半導体装置３は、９０°ハイブリッド回路１１と、キャリアアンプ１２と、ピークアンプ１３と、インダクタＬＣ１及びＬＰ１と、コンデンサＣＣ１及びＣＰ１と、抵抗ＲＣ１及びＲＰ１と、が１個の半導体基板上に形成されている。
【0014】
半導体装置３の端子３ａには、高周波入力信号ＲＦｉｎが入力される。
【0015】
９０°ハイブリッド回路１１は、端子３ａとキャリアアンプ１２との間、及び、端子３ａとピークアンプ１３との間に、電気的に接続されている。
【0016】
９０°ハイブリッド回路１１は、高周波入力信号ＲＦｉｎの入力を受けて、位相が互いに略９０°異なる高周波信号ＲＦ１及びＲＦ２を、キャリアアンプ１２及びピークアンプ１３に夫々出力する。なお、「略９０°」とは、９０°の位相のみではなく、９０°±４５°の位相をも含むものとする。
【0017】
キャリアアンプ１２は、多段接続された増幅器ＣＡ１、ＣＡ２及びＣＡ３と、コンデンサ２１と、バランＬＣ２と、を含む。
【0018】
第１の実施の形態では、キャリアアンプ１２は、３段の増幅器を含むこととしたが、本開示はこれに限定されない。キャリアアンプ１２は、１段以上の増幅器を含むこととしても良い。
【0019】
増幅器ＣＡ１が、本開示の「第１増幅器」の一例に相当する。増幅器ＣＡ２が、本開示の「第４増幅器」の一例に相当する。
【0020】
増幅器ＣＡ１の入力端子（トランジスタのベース又はゲート）は、９０°ハイブリッド回路１１に電気的に接続されている。増幅器ＣＡ１の出力端子（トランジスタのコレクタ又はドレイン）は、コンデンサ２１の一端に電気的に接続されている。
【0021】
増幅器ＣＡ１の中のトランジスタのコレクタ又はドレインは、インダクタＬＣ１を介して給電される。
【0022】
インダクタＬＣ１の一端は、増幅器ＣＡ１の中のトランジスタのコレクタ又はドレインに電気的に接続されている。インダクタＬＣ１の他端は、ノードＮ１１に電気的に接続されている。コンデンサＣＣ１の一端は、ノードＮ１１に電気的に接続されている。コンデンサＣＣ１の他端は、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。抵抗ＲＣ１の一端は、ノードＮ１１に電気的に接続されている。抵抗ＲＣ１の他端は、半導体装置３の端子３ｆに電気的に接続されている。
【0023】
抵抗ＲＣ１は、半導体装置３の内部の配線の材料よりも抵抗率が大きい材料で形成されることが例示されるが、本開示はこれに限定されない。抵抗ＲＣ１は、半導体装置３の内部の配線と同じ材料で、半導体装置３の内部の配線よりも線幅が狭いこととしても良い。または、抵抗ＲＣ１は、半導体装置３の内部の配線と同じ材料で、半導体装置３の内部の配線よりも膜厚が薄いこととしても良い。
【0024】
半導体装置３の端子３ｆには、基板２上の配線５を介して、電源電圧Ｖｃｃが供給される。配線５は、寄生インダクタンスＬＤＰ及びＬＦＰを有する。配線５と端子３ｆとの間は、インタフェース部材６によって、電気的に接続されている。インタフェース部材６は、ワイヤ、バンプ等が例示されるが、本開示はこれに限定されない。インタフェース部材６は、寄生インダクタンスＬＣ１ｐを有する。
【0025】
増幅器ＣＡ１は、高周波信号ＲＦ１を増幅し、増幅後の高周波信号ＲＦ１１をコンデンサ２１の一端に出力する。
【0026】
コンデンサ２１の他端は、増幅器ＣＡ２の入力端子に電気的に接続されている。コンデンサ２１は、高周波信号ＲＦ１１の直流成分を除去して増幅器ＣＡ２の入力端子に出力する。つまり、コンデンサ２１は、ＤＣカットコンデンサである。
【0027】
増幅器ＣＡ２の出力端子は、バランＬＣ２の１次巻線ＬＣ２ａの一端に電気的に接続されている。バランＬＣ２の１次巻線ＬＣ２ａの他端は、半導体装置３の端子３ｈを介して給電される。
【0028】
半導体装置３の端子３ｈには、基板２上の配線５を介して、電源電圧Ｖｃｃが供給される。配線５と端子３ｈとの間は、インタフェース部材８によって、電気的に接続されている。インタフェース部材８は、ワイヤ、バンプ等が例示されるが、本開示はこれに限定されない。インタフェース部材８は、寄生インダクタンスＬＣ２ｐを有する。
【0029】
バランＬＣ２の２次巻線ＬＣ２ｂの両端は、差動増幅器である増幅器ＣＡ３の２個の入力端子に夫々電気的に接続されている。
【0030】
第１の実施の形態では、増幅器ＣＡ３が差動増幅器であることとしたが、本開示はこれに限定されない。増幅器ＣＡ３は、シングルエンド増幅器であっても良い。増幅器ＣＡ３がシングルエンド増幅器である場合、バランＬＣ２は不要である。
【0031】
バランＬＣ２は、高周波信号ＲＦ１２を差動信号である高周波信号ＲＦ１３に変換して、変換後の高周波信号ＲＦ１３を増幅器ＣＡ３の２個の入力端子に出力する。
【0032】
増幅器ＣＡ３の２個の出力端子は、半導体装置３の端子３ｂ及び３ｃに夫々電気的に接続されている。
【0033】
増幅器ＣＡ３は、差動信号である高周波信号ＲＦ１３を増幅し、増幅後の差動信号である高周波信号ＲＦ１４を端子３ｂ及び３ｃに出力する。
【0034】
ピークアンプ１３は、多段接続された増幅器ＰＡ１、ＰＡ２及びＰＡ３と、コンデンサ３１と、バランＬＰ２と、を含む。
【0035】
第１の実施の形態では、ピークアンプ１３は、３段の増幅器を含むこととしたが、本開示はこれに限定されない。ピークアンプ１３は、２段以上の増幅器を含むこととしても良い。
【0036】
増幅器ＰＡ１が、本開示の「第２増幅器」の一例に相当する。増幅器ＰＡ２が、本開示の「第３増幅器」の一例に相当する。
【0037】
無信号入力時に増幅器ＰＡ１に入力されるベース（又はゲート）バイアスによって設定されるアイドル電流は、増幅器ＣＡ１に設定されるアイドル電流よりも少ないものとする。増幅器ＰＡ２に設定されるアイドル電流は、増幅器ＰＡ１に設定されるアイドル電流よりも多いものとする。増幅器ＰＡ２に設定されるアイドル電流は、増幅器ＣＡ２に設定されるアイドル電流と同じであるものとする。増幅器ＣＡ１に設定されるアイドル電流は、増幅器ＣＡ２に設定されるアイドル電流と同じであるものとする。但し、本開示はこれらに限定されない。なお，ここでのアイドル電流の比較は，単位トランジスタサイズで規格化したものである。なお、本明細書において、アイドル電流量の大小を比較する場合、上述のとおり無信号入力時のアイドル電流量の大小を比較するものとする。また、本明細書において、電流が同じとは、トランジスタ、抵抗、コンデンサ等の個体差を考慮して、±１０％のばらつきを含むものとする。
【0038】
増幅器ＰＡ１の入力端子は、９０°ハイブリッド回路１１に電気的に接続されている。増幅器ＰＡ１の出力端子は、コンデンサ３１の一端に電気的に接続されている。
【0039】
増幅器ＰＡ１の中のトランジスタのコレクタ又はドレインは、インダクタＬＰ１を介して給電される。
【0040】
インダクタＬＰ１の一端は、増幅器ＰＡ１の中のトランジスタのコレクタ又はドレインに電気的に接続されている。インダクタＬＰ１の他端は、ノードＮ１２に電気的に接続されている。コンデンサＣＰ１の一端は、ノードＮ１２に電気的に接続されている。コンデンサＣＰ１の他端は、基準電位に電気的に接続されている。抵抗ＲＰ１の一端は、ノードＮ１２に電気的に接続されている。抵抗ＲＰ１の他端は、半導体装置３の端子３ｇに電気的に接続されている。
【0041】
抵抗ＲＰ１が、本開示の「第１抵抗」の一例に相当する。コンデンサＣＰ１が、本開示の「第１コンデンサ」の一例に相当する。インダクタＬＰ１が、本開示の「第１インダクタ」の一例に相当する。外部の電源電圧Ｖｃｃを増幅器に給電する経路が、本開示の「給電経路」に相当する。
【0042】
抵抗ＲＰ１は、半導体装置３の内部の配線の材料よりも抵抗率が大きい材料で形成されることが例示されるが、本開示はこれに限定されない。抵抗ＲＰ１は、半導体装置３の内部の配線と同じ材料で、半導体装置３の内部の配線よりも線幅が狭いこととしても良い。または、抵抗ＲＰ１は、半導体装置３の内部の配線と同じ材料で、半導体装置３の内部の配線よりも膜厚が薄いこととしても良い。
【0043】
半導体装置３の端子３ｇには、基板２上の配線５を介して、電源電圧Ｖｃｃが供給される。配線５と端子３ｇとの間は、インタフェース部材７によって、電気的に接続されている。インタフェース部材７は、ワイヤ、バンプ等が例示されるが、本開示はこれに限定されない。インタフェース部材７は、寄生インダクタンスＬＰ１ｐを有する。
【0044】
増幅器ＰＡ１は、高周波信号ＲＦ２を増幅し、増幅後の高周波信号ＲＦ２１をコンデンサ３１の一端に出力する。
【0045】
コンデンサ３１の他端は、増幅器ＰＡ２の入力端子に電気的に接続されている。コンデンサ３１は、高周波信号ＲＦ２１の直流成分を除去して増幅器ＰＡ２の入力端子に出力する。つまり、コンデンサ３１は、ＤＣカットコンデンサである。
【0046】
増幅器ＰＡ２の出力端子は、バランＬＰ２の１次巻線ＬＰ２ａの一端に電気的に接続されている。バランＬＰ２の１次巻線ＬＰ２ａの他端は、半導体装置３の端子３ｉを介して給電される。
【0047】
半導体装置３の端子３ｉには、基板２上の配線５を介して、電源電圧Ｖｃｃが供給される。配線５と端子３ｉとの間は、インタフェース部材９によって、電気的に接続されている。インタフェース部材９は、ワイヤ、バンプ等が例示されるが、本開示はこれに限定されない。インタフェース部材９は、寄生インダクタンスＬＰ２ｐを有する。
【0048】
バランＬＰ２の２次巻線ＬＰ２ｂの両端は、差動増幅器である増幅器ＰＡ３の２個の入力端子に夫々電気的に接続されている。
【0049】
第１の実施の形態では、増幅器ＰＡ３が差動増幅器であることとしたが、本開示はこれに限定されない。増幅器ＰＡ３は、シングルエンド増幅器であっても良い。増幅器ＰＡ３がシングルエンド増幅器である場合、バランＬＰ２は不要である。
【0050】
バランＬＰ２は、高周波信号ＲＦ２２を差動信号である高周波信号ＲＦ２３に変換して、変換後の高周波信号ＲＦ２３を増幅器ＰＡ３の２個の入力端子に出力する。
【0051】
増幅器ＰＡ３の２個の出力端子は、半導体装置３の端子３ｄ及び３ｅに夫々電気的に接続されている。
【0052】
増幅器ＰＡ３は、差動信号である高周波信号ＲＦ２３を増幅し、増幅後の差動信号である高周波信号ＲＦ２４を端子３ｄ及び３ｅに出力する。
【0053】
合成器４は、バラン４１及び４２と、コンデンサ４３からコンデンサ４８までと、を含む。
【0054】
合成器４の端子４ｂ及び４ｃは、半導体装置３の端子３ｂ及び３ｃに夫々電気的に接続されている。端子４ｂ及び４ｃには、高周波信号ＲＦ１４が入力される。
【0055】
バラン４１の１次巻線４１ａの両端は、合成器４の端子４ｂ及び４ｃに夫々電気的に接続されている。コンデンサ４３は、バラン４１の１次巻線４１ａに並列に電気的に接続されている。
【0056】
合成器４の端子４ｄ及び４ｅは、半導体装置３の端子３ｄ及び３ｅに夫々電気的に接続されている。端子４ｄ及び４ｅには、高周波信号ＲＦ２４が入力される。
【0057】
バラン４２の１次巻線４２ａの両端は、合成器４の端子４ｄ及び４ｅに夫々電気的に接続されている。コンデンサ４４は、バラン４２の１次巻線４２ａに並列に電気的に接続されている。
【0058】
バラン４１の１次巻線４１ａの中間タップ及びバラン４２の１次巻線４２ａの中間タップは、合成器４の端子４ａに電気的に接続されている。端子４ａは、寄生インダクタンスＬＤＰと寄生インダクタンスＬＦＰとの間のノードＮ１に電気的に接続されている。バラン４１の１次巻線４１ａの中間タップ及びバラン４２の１次巻線４２ａの中間タップには、電源電圧Ｖｃｃが供給される。
【0059】
コンデンサ４５の一端は、バラン４１の１次巻線４１ａの中間タップと合成器４の端子４ａとの間に、電気的に接続されている。コンデンサ４５の他端は、基準電位に電気的に接続されている。
【0060】
コンデンサ４６の一端は、バラン４２の１次巻線４２ａの中間タップに、電気的に接続されている。コンデンサ４６の他端は、基準電位に電気的に接続されている。
【0061】
コンデンサ４７は、バラン４２の２次巻線４２ｂに並列に電気的に接続されている。バラン４２の２次巻線４２ｂの一端は、基準電位に電気的に接続されている。バラン４２の２次巻線４２ｂの他端は、バラン４１の２次巻線４１ｂの一端に電気的に接続されている。バラン４１の２次巻線４１ｂの他端は、コンデンサ４８の一端に電気的に接続されている。コンデンサ４８の他端は、合成器４の端子４ｆに電気的に接続されている。
【0062】
合成器４は、高周波信号ＲＦ１４と高周波信号ＲＦ２４とを合成し、シングルエンドの高周波出力信号ＲＦｏｕｔを出力する。
【0063】
（寄生インダクタンスの影響）
抵抗ＲＰ１が設けられていない場合に、寄生インダクタンスＬＰ１ｐ及びＬＣ２ｐにより、ピークアンプ１３が誤作動することについて説明する。回路動作を説明するために、実動作に近い具体的数字を用いるが、本開示はこれに限定されない。
抵抗ＲＰ１が設けられていない場合に、寄生インダクタンスＬＰ１ｐ及びＬＣ２ｐにより、ピークアンプ１３が誤作動することについて説明する。回路動作を説明するために、実動作に近い具体的数字を用いるが、本開示はこれに限定されない。
【0064】
増幅器ＣＡ１及び増幅器ＣＡ２の各々は、バイアス（ベース又はゲートバイアス）電流が流れるようにバイアスされており、利得を有する。増幅器１段当たりの利得は、例えば、１０ｄＢが例示される。増幅器ＣＡ１の利得と増幅器ＣＡ２の利得との和は、計２０ｄＢとなる。
【0065】
一方、増幅器ＰＡ１は、高周波信号ＲＦ２が小信号又は無信号である場合には、バイアス（ベース又はゲートバイアス）電流が増幅器ＣＡ１のバイアス電流よりも少なく設定されており、－３０ｄＢの利得を有するものとする。
【0066】
先に説明したように、増幅器ＰＡ２のバイアス（ベース又はゲートバイアス）電流は、増幅器ＣＡ２のバイアス（ベース又はゲートバイアス）と同じであるものとする。従って、増幅器ＰＡ２は、増幅器ＣＡ２と同様に、１０ｄＢの利得を有する。
【0067】
半導体装置３のダイサイズが小さいので、インタフェース部材７とインタフェース部材８とは、十分な距離をおいて配置することができない。従って、寄生インダクタンスＬＰ１ｐと寄生インダクタンスＬＣ２ｐとは、磁界的に結合し、相互インダクタンスＭ１を僅かながら有してしまう。この相互インダクタンスＭ１によって、－３０ｄＢの信号がリークしてしまう場合を考える。
【0068】
磁界結合がない場合には、増幅器ＰＡ２から出力される高周波信号ＲＦ２２の電力は、次の通りである。
－３０ｄＢ（増幅器ＰＡ１の利得）
＋１０ｄＢ（増幅器ＰＡ２の利得）
＝－２０ｄＢ
－３０ｄＢ（増幅器ＰＡ１の利得）
＋１０ｄＢ（増幅器ＰＡ２の利得）
＝－２０ｄＢ
【0069】
この－２０ｄＢという電力値は、十分低いとみなすことができる。
【0070】
しかし、磁界結合がある場合には、高周波信号が、増幅器ＣＡ１→増幅器ＣＡ２→インタフェース部材８→相互インダクタンスＭ１→インタフェース部材７→インダクタＬＰ１→増幅器ＰＡ２の経路で、増幅器ＰＡ２の入力端子に流入する。このように、増幅器ＣＡ２の出力端子から増幅器ＰＡ２の入力端子に流入する高周波信号を、以降「漏洩高周波信号」と称する。
【0071】
この場合、増幅器ＰＡ２から出力される高周波信号ＲＦ２２の電力は、次の通りである。
＋１０ｄＢ（増幅器ＣＡ１の利得）
＋１０ｄＢ（増幅器ＣＡ２の利得）
－３０ｄＢ（相互インダクタンスＭ１での信号伝達）
＋１０ｄＢ（増幅器ＰＡ２の利得）
＝０ｄＢ
＋１０ｄＢ（増幅器ＣＡ１の利得）
＋１０ｄＢ（増幅器ＣＡ２の利得）
－３０ｄＢ（相互インダクタンスＭ１での信号伝達）
＋１０ｄＢ（増幅器ＰＡ２の利得）
＝０ｄＢ
【0072】
増幅器ＰＡ３は、この０ｄＢの高周波信号ＲＦ２２によって駆動されてしまい、ピークアンプ１３は、誤作動してしまうことになる。
【0073】
（第１の実施の形態の第１の特徴点）
そこで、第１の実施の形態の半導体装置３は、抵抗ＲＰ１を含むことを第１の特徴点とする。抵抗ＲＰ１が存在することにより、漏洩高周波信号は、増幅器ＣＡ１→増幅器ＣＡ２→インタフェース部材８→相互インダクタンスＭ１→インタフェース部材７→抵抗ＲＰ１→インダクタＬＰ１→増幅器ＰＡ２の経路で、増幅器ＰＡ２の入力端子に流入する。
そこで、第１の実施の形態の半導体装置３は、抵抗ＲＰ１を含むことを第１の特徴点とする。抵抗ＲＰ１が存在することにより、漏洩高周波信号は、増幅器ＣＡ１→増幅器ＣＡ２→インタフェース部材８→相互インダクタンスＭ１→インタフェース部材７→抵抗ＲＰ１→インダクタＬＰ１→増幅器ＰＡ２の経路で、増幅器ＰＡ２の入力端子に流入する。
【0074】
抵抗ＲＰ１での減衰を－１０ｄＢとすると、増幅器ＰＡ２から出力される高周波信号ＲＦ２２の電力は、次の通りである。
＋１０ｄＢ（増幅器ＣＡ１の利得）
＋１０ｄＢ（増幅器ＣＡ２の利得）
－３０ｄＢ（相互インダクタンスＭ１での信号伝達）
－１０ｄＢ（抵抗ＲＰ１での減衰）
＋１０ｄＢ（増幅器ＰＡ２の利得）
＝－１０ｄＢ
＋１０ｄＢ（増幅器ＣＡ１の利得）
＋１０ｄＢ（増幅器ＣＡ２の利得）
－３０ｄＢ（相互インダクタンスＭ１での信号伝達）
－１０ｄＢ（抵抗ＲＰ１での減衰）
＋１０ｄＢ（増幅器ＰＡ２の利得）
＝－１０ｄＢ
【0075】
高周波信号ＲＦ２２のこの電力値－１０ｄＢは、とても低い。従って、半導体装置３は、増幅器ＰＡ３が漏洩高周波信号によって駆動されることを抑制できる。これにより、半導体装置３は、ピークアンプ１３が誤作動することを抑制できる。
【0076】
（第１の実施の形態の第２の特徴点）
第１の実施の形態の半導体装置３は、コンデンサＣＰ１を更に含む点を第２の特徴点とする。
第１の実施の形態の半導体装置３は、コンデンサＣＰ１を更に含む点を第２の特徴点とする。
【0077】
［１］
コンデンサＣＰ１は、相互インダクタンスＭ１を介して流入する高周波信号の更なる減衰を実現できる。
コンデンサＣＰ１は、相互インダクタンスＭ１を介して流入する高周波信号の更なる減衰を実現できる。
【0078】
コンデンサＣＰ１は、高周波入力信号ＲＦｉｎ及び高周波出力信号ＲＦｏｕｔの周波数におけるインピーダンスが抵抗ＲＰ１の抵抗値より低くなるように容量値を設定することで、大きな減衰効果を奏することができる。
【0079】
コンデンサＣＰ１の一端の接続箇所は、抵抗ＲＰ１の一端（ノードＮ１２）側であってもよいし、抵抗ＲＰ１の他端（端子３ｇ）側であってもよい。但し、コンデンサＣＰ１の一端の接続箇所は、抵抗ＲＰ１の一端（ノードＮ１２）側の方が、上記の減衰効果が大きいのに加え、次に説明するように整合にも寄与するので、好ましい。
【0080】
［２］
コンデンサＣＰ１は、増幅器ＰＡ１と増幅器ＰＡ２との間のインピーダンス整合も同時に実現することができる。
コンデンサＣＰ１は、増幅器ＰＡ１と増幅器ＰＡ２との間のインピーダンス整合も同時に実現することができる。
【0081】
図２は、第１の実施の形態の半導体装置のピークアンプの一部を示す図である。
【0082】
増幅器ＰＡ１は、トランジスタＰＱ１を含む。トランジスタＰＱ１のエミッタは、基準電位に電気的に接続されている。トランジスタＰＱ１のベースには、抵抗５１を介して、ベースバイアス電流が入力される。トランジスタＰＱ１のコレクタは、インダクタＬＰ１を介して、給電される。トランジスタＰＱ１のコレクタと基準電位との間には、寄生容量５２が存在する。寄生容量５２は、シャント容量とみなすことができる。
【0083】
増幅器ＰＡ２は、トランジスタＰＱ２を含む。トランジスタＰＱ２のエミッタは、基準電位に電気的に接続されている。トランジスタＰＱ２のベースには、抵抗６１を介して、ベースバイアス電流が入力される。トランジスタＰＱ２のベースと基準電位との間には、寄生容量６２が存在する。寄生容量６２は、シャント容量とみなすことができる。
【0084】
コンデンサＣＰ１は、容量値が十分に大きく設定されることにより、ノードＮ１２の交流振幅を抑制できる。これにより、ノードＮ１２は、交流的には接地電位（グランド）と等価に扱えるようになる。従って、インダクタＬＰ１は、シャントインダクタとみなすことができる。
【0085】
その結果、インダクタＬＰ１と寄生容量５２との間、インダクタＬＰ１と寄生容量６２との間、又は、インダクタＬＰ１と寄生容量５２及び寄生容量６２の和との間が、共振する。これにより、半導体装置３は、増幅器ＰＡ１と増幅器ＰＡ２との間のインピーダンス整合も同時に実現することができる。
【0086】
（効果）
半導体装置３は、抵抗ＲＰ１を含むことにより、相互インダクタンスＭ１を介して増幅器ＰＡ２に流入する漏洩高周波信号を抑制することができる。
半導体装置３は、抵抗ＲＰ１を含むことにより、相互インダクタンスＭ１を介して増幅器ＰＡ２に流入する漏洩高周波信号を抑制することができる。
【0087】
これにより、半導体装置３は、増幅器ＰＡ３が誤作動してしまうことを抑制でき、ピークアンプ１３が誤作動してしまうことを抑制できる。
【0088】
半導体装置３は、コンデンサＣＰ１を更に含むことにより、相互インダクタンスＭ１を介して流入する漏洩高周波信号を更に抑制することができる。
【0089】
これにより、半導体装置３は、増幅器ＰＡ３が誤作動してしまうことを更に抑制でき、ピークアンプ１３が誤作動してしまうことを更に抑制できる。
【0090】
また、インダクタＬＰ１と寄生容量５２との間、インダクタＬＰ１と寄生容量６２との間、又は、インダクタＬＰ１と寄生容量５２及び寄生容量６２の和との間が、共振する。
【0091】
これにより、半導体装置３は、増幅器ＰＡ１と増幅器ＰＡ２との間のインピーダンス整合も同時に実現することができる。
【0092】
また、増幅器ＰＡ１に入力されるバイアス電流が増幅器ＰＡ１の後段の増幅器ＰＡ２に入力されるバイアス電流よりも少ない場合に、本開示の課題が生じやすくなる（０ｄＢの信号が入力された場合でも増幅されてしまいがちになる）。従って、このような場合に、半導体装置３は、より有用である。
【0093】
また、半導体装置３は、ピークアンプ１３の増幅器ＰＡ１よりも後段のいずれか１つ以上の増幅器への給電経路に抵抗が挿入されていないと、効果的である。後段の増幅器の方が求められる利得が大きく必要なバイアス電流も大きくなりやすい。従って、半導体装置３は、後段の増幅器の給電経路には抵抗を入れないことで、消費電流を削減できる。
【0094】
抵抗ＲＰ１は、半導体基板上に形成されていると好ましい。半導体装置３は、特にインタフェース部同士の磁界結合が強い場合に、効果を奏しやすくなる。
【0095】
（その他）
抵抗ＲＣ１は、無くても良い。但し、キャリアアンプ１２とピークアンプ１３との対称性を保つため、抵抗ＲＰ１に加えて、抵抗ＲＣ１も設けることが望ましい。同様に、コンデンサＣＣ１は、無くても良い。但し、キャリアアンプ１２とピークアンプ１３との対称性を保つため、コンデンサＣＰ１に加えて、コンデンサＣＣ１も設けることが望ましい。コンデンサＣＣ１の一端の接続箇所は、抵抗ＲＣ１の一端（ノードＮ１１）側であってもよいし、抵抗ＲＣ１の他端（端子３ｆ）側であってもよい。
抵抗ＲＣ１は、無くても良い。但し、キャリアアンプ１２とピークアンプ１３との対称性を保つため、抵抗ＲＰ１に加えて、抵抗ＲＣ１も設けることが望ましい。同様に、コンデンサＣＣ１は、無くても良い。但し、キャリアアンプ１２とピークアンプ１３との対称性を保つため、コンデンサＣＰ１に加えて、コンデンサＣＣ１も設けることが望ましい。コンデンサＣＣ１の一端の接続箇所は、抵抗ＲＣ１の一端（ノードＮ１１）側であってもよいし、抵抗ＲＣ１の他端（端子３ｆ）側であってもよい。
【0096】
＜第２の実施の形態＞
第２の実施の形態の構成要素のうち、第１の実施の形態の構成要素と同一の構成要素については、同一の符号を付して説明を省略する。
第２の実施の形態の構成要素のうち、第１の実施の形態の構成要素と同一の構成要素については、同一の符号を付して説明を省略する。
【0097】
図３は、第２の実施の形態の増幅モジュールの構成を示す図である。
【0098】
増幅モジュール１Ａは、増幅モジュール１（図１参照）と比較して、半導体装置３に代えて、半導体装置３Ａを含む。
【0099】
半導体装置３ＡのバランＬＣ２の１次巻線ＬＣ２ａの他端は、端子３ｆに電気的に接続されている。つまり、キャリアアンプ１２の初段の増幅器ＣＡ１と中間段の増幅器ＣＡ２とは、端子３ｆを介して電源電圧Ｖｃｃが給電される。
【0100】
半導体装置３ＡのバランＬＰ２の１次巻線ＬＰ２ａの他端は、端子３ｇに電気的に接続されている。つまり、ピークアンプ１３の初段の増幅器ＰＡ１と中間段の増幅器ＰＡ２とは、端子３ｇを介して電源電圧Ｖｃｃが給電される。
【0101】
増幅モジュール１Ａは、増幅モジュール１と比較して、半導体装置３Ａと基板２と間のインタフェース部材の数が減っている。そのため、増幅モジュール１Ａは、増幅モジュール１と比較して、インタフェース部材６とインタフェース部材７との間の距離を広くすることができる。従って、増幅モジュール１Ａは、インタフェース部材６とインタフェース部材７との間の磁界結合を緩和することができる。
【0102】
しかし、インタフェース部材６とインタフェース部材７との間の磁界結合が全くない理想的な状態である場合であっても、配線５に寄生インダクタンスＬＤＰが存在する。従って、抵抗ＲＰ１が設けられていない場合、漏洩高周波信号が、増幅器ＣＡ１→増幅器ＣＡ２→インタフェース部材６→配線５→インタフェース部材７→インダクタＬＰ１→増幅器ＰＡ２の経路で、増幅器ＰＡ２の入力端子に流入する。これにより、増幅器ＰＡ３は、漏洩高周波信号によって駆動されてしまい、ピークアンプ１３は、誤作動してしまうことになる。
【0103】
そこで、半導体装置３Ａは、抵抗ＲＰ１を含む。抵抗ＲＰ１が存在することにより、漏洩高周波信号は、増幅器ＣＡ１→増幅器ＣＡ２→インタフェース部材６→配線５→インタフェース部材７→抵抗ＲＰ１→インダクタＬＰ１→増幅器ＰＡ２の経路で、増幅器ＰＡ２の入力端子に流入する。この漏洩高周波信号は、抵抗ＲＰ１によって減衰される。
【0104】
従って、半導体装置３Ａは、増幅器ＰＡ３が漏洩高周波信号によって駆動されることを抑制できる。これにより、半導体装置３Ａは、ピークアンプ１３が誤作動することを抑制できる。
【0105】
＜第３の実施の形態＞
第３の実施の形態の構成要素のうち、他の実施の形態の構成要素と同一の構成要素については、同一の符号を付して説明を省略する。
第３の実施の形態の構成要素のうち、他の実施の形態の構成要素と同一の構成要素については、同一の符号を付して説明を省略する。
【0106】
図４は、第３の実施の形態の増幅モジュールの構成を示す図である。
【0107】
増幅モジュール１Ｂは、増幅モジュール１（図１参照）と比較して、半導体装置３に代えて、半導体装置３Ｂを含む。
【0108】
半導体装置３Ｂは、半導体装置３と比較して、抵抗ＲＣ１及びＲＰ１を含んでいない。その代わり、抵抗ＲＣ１は、インタフェース部材６と配線５との間に設けられている。また、抵抗ＲＰ１は、インタフェース部材７と配線５との間に設けられている。つまり、抵抗ＲＣ１及びＲＰ１は、基板２上に設けられている。
【0109】
もしインタフェース部材７とインタフェース部材８との間の相互インダクタンスＭ１（図１参照）が無い又は小さい場合であっても、第２の実施の形態で説明したように、配線５に寄生インダクタンスＬＤＰが存在する。従って、抵抗ＲＰ１が設けられていない場合、漏洩高周波信号が、増幅器ＣＡ１→増幅器ＣＡ２→インタフェース部材８→配線５→インタフェース部材７→インダクタＬＰ１→増幅器ＰＡ２の経路で、増幅器ＰＡ２の入力端子に流入する。これにより、増幅器ＰＡ３は、漏洩高周波信号によって駆動されてしまい、ピークアンプ１３は、誤作動してしまうことになる。
【0110】
そこで、増幅モジュール１Ｂは、抵抗ＲＰ１を含む。抵抗ＲＰ１が存在することにより、漏洩高周波信号は、増幅器ＣＡ１→増幅器ＣＡ２→インタフェース部材８→配線５→抵抗ＲＰ１→インタフェース部材７→インダクタＬＰ１→増幅器ＰＡ２の経路で、増幅器ＰＡ２の入力端子に流入する。この漏洩高周波信号は、抵抗ＲＰ１によって減衰される。
【0111】
従って、増幅モジュール１Ｂは、増幅器ＰＡ３が漏洩高周波信号によって駆動されることを抑制できる。これにより、増幅モジュール１Ｂは、ピークアンプ１３が誤作動することを抑制できる。
【0112】
＜本開示の構成例＞
本開示は、下記の構成をとることもできる。
本開示は、下記の構成をとることもできる。
【0113】
（１）
半導体基板上に形成され、１段以上の増幅器を含み、１つの段の第１増幅器に第１バイアス電流が入力される、キャリアアンプと、
前記半導体基板上に形成され、２段以上の増幅器を含み、第２増幅器に前記第１バイアス電流よりも少ない第２バイアス電流が入力される、ピークアンプと、
前記第２増幅器の給電経路に直列に挿入された第１抵抗と、
を含む、
ドハティ増幅器。
半導体基板上に形成され、１段以上の増幅器を含み、１つの段の第１増幅器に第１バイアス電流が入力される、キャリアアンプと、
前記半導体基板上に形成され、２段以上の増幅器を含み、第２増幅器に前記第１バイアス電流よりも少ない第２バイアス電流が入力される、ピークアンプと、
前記第２増幅器の給電経路に直列に挿入された第１抵抗と、
を含む、
ドハティ増幅器。
【0114】
（２）
上記（１）に記載のドハティ増幅器であって、
前記半導体基板上に形成され、一端が前記第２増幅器の給電経路に電気的に接続され、他端が基準電位に電気的に接続された第１コンデンサを更に含む、
ドハティ増幅器。
上記（１）に記載のドハティ増幅器であって、
前記半導体基板上に形成され、一端が前記第２増幅器の給電経路に電気的に接続され、他端が基準電位に電気的に接続された第１コンデンサを更に含む、
ドハティ増幅器。
【0115】
（３）
上記（２）に記載のドハティ増幅器であって、
前記第１コンデンサは、高周波信号の周波数における前記第１コンデンサのインピーダンスが前記第１抵抗の抵抗値より低くなるような値となる容量値を有する、
ドハティ増幅器。
上記（２）に記載のドハティ増幅器であって、
前記第１コンデンサは、高周波信号の周波数における前記第１コンデンサのインピーダンスが前記第１抵抗の抵抗値より低くなるような値となる容量値を有する、
ドハティ増幅器。
【0116】
（４）
上記（２）又は（３）に記載のドハティ増幅器であって、
前記第１コンデンサの一端は、前記第１抵抗よりも前記第２増幅器に近い箇所に電気的に接続されている、
ドハティ増幅器。
上記（２）又は（３）に記載のドハティ増幅器であって、
前記第１コンデンサの一端は、前記第１抵抗よりも前記第２増幅器に近い箇所に電気的に接続されている、
ドハティ増幅器。
【0117】
（５）
上記（２）から（４）のいずれか１つに記載のドハティ増幅器であって、
前記第１コンデンサの一端と前記第２増幅器との間に直列に挿入された第１インダクタを更に含む、
ドハティ増幅器。
上記（２）から（４）のいずれか１つに記載のドハティ増幅器であって、
前記第１コンデンサの一端と前記第２増幅器との間に直列に挿入された第１インダクタを更に含む、
ドハティ増幅器。
【0118】
（６）
上記（１）から（５）のいずれか１つに記載のドハティ増幅器であって、
前記第２バイアス電流は、前記第２増幅器の後段の第３増幅器に入力される第３バイアス電流よりも少ない、
ドハティ増幅器。
上記（１）から（５）のいずれか１つに記載のドハティ増幅器であって、
前記第２バイアス電流は、前記第２増幅器の後段の第３増幅器に入力される第３バイアス電流よりも少ない、
ドハティ増幅器。
【0119】
（７）
上記（６）に記載のドハティ増幅器であって、
前記第３バイアス電流は、前記第１増幅器の後段の第４増幅器に入力される第４バイアス電流と同じである、
ドハティ増幅器。
上記（６）に記載のドハティ増幅器であって、
前記第３バイアス電流は、前記第１増幅器の後段の第４増幅器に入力される第４バイアス電流と同じである、
ドハティ増幅器。
【0120】
（８）
上記（１）から（７）のいずれか１つに記載のドハティ増幅器であって、
前記ピークアンプの前記第２増幅器よりも後段のいずれか１つ以上の前記増幅器への給電経路に抵抗が挿入されていない、
ドハティ増幅器。
上記（１）から（７）のいずれか１つに記載のドハティ増幅器であって、
前記ピークアンプの前記第２増幅器よりも後段のいずれか１つ以上の前記増幅器への給電経路に抵抗が挿入されていない、
ドハティ増幅器。
【0121】
（９）
上記（１）から（８）のいずれか１つに記載のドハティ増幅器であって、
前記第１抵抗は、前記半導体基板上に形成されている、
ドハティ増幅器。
上記（１）から（８）のいずれか１つに記載のドハティ増幅器であって、
前記第１抵抗は、前記半導体基板上に形成されている、
ドハティ増幅器。
【0122】
（１０）
上記（１）から（９）のいずれか１つに記載のドハティ増幅器であって、
前記キャリアアンプと前記ピークアンプとの段数は、は同じであり、
前記第２増幅器は、前記１つの段と同じ段である、
ドハティ増幅器。
上記（１）から（９）のいずれか１つに記載のドハティ増幅器であって、
前記キャリアアンプと前記ピークアンプとの段数は、は同じであり、
前記第２増幅器は、前記１つの段と同じ段である、
ドハティ増幅器。
【0123】
なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
【符号の説明】
【0124】
１、１Ａ、１Ｂ 増幅モジュール
２ 基板
３、３Ａ、３Ｂ 半導体装置
４ 合成器
５ 配線
６、７、８、９ インタフェース部材
１１ ９０°ハイブリッド回路
１２ キャリアアンプ
１３ ピークアンプ
ＣＡ１、ＣＡ２、ＣＡ３、ＰＡ１、ＰＡ２、ＰＡ３ 増幅器
ＣＣ１、ＣＰ１ コンデンサ
ＬＣ１、ＬＰ１ インダクタ
ＬＣ１ｐ、ＬＣ２ｐ、ＬＰ１ｐ、ＬＰ２ｐ、ＬＤＰ、ＬＦＰ 寄生インダクタンス
ＬＣ２、ＬＰ２ バラン
ＬＣ２ａ、ＬＰ２ａ １次巻線
ＬＣ２ｂ、ＬＰ２ｂ ２次巻線
Ｍ１ 相互インダクタンス
ＰＱ１、ＰＱ２ トランジスタ
ＲＣ１、ＲＰ１ 抵抗
２ 基板
３、３Ａ、３Ｂ 半導体装置
４ 合成器
５ 配線
６、７、８、９ インタフェース部材
１１ ９０°ハイブリッド回路
１２ キャリアアンプ
１３ ピークアンプ
ＣＡ１、ＣＡ２、ＣＡ３、ＰＡ１、ＰＡ２、ＰＡ３ 増幅器
ＣＣ１、ＣＰ１ コンデンサ
ＬＣ１、ＬＰ１ インダクタ
ＬＣ１ｐ、ＬＣ２ｐ、ＬＰ１ｐ、ＬＰ２ｐ、ＬＤＰ、ＬＦＰ 寄生インダクタンス
ＬＣ２、ＬＰ２ バラン
ＬＣ２ａ、ＬＰ２ａ １次巻線
ＬＣ２ｂ、ＬＰ２ｂ ２次巻線
Ｍ１ 相互インダクタンス
ＰＱ１、ＰＱ２ トランジスタ
ＲＣ１、ＲＰ１ 抵抗
【図1】
【図2】
【図3】
【図4】