ホーム > 特許ランキング > 住友重機械工業株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024010319
(43)【公開日】2024-01-24
(54)【発明の名称】電源装置、インバータ装置
(51)【国際特許分類】
H02M 7/48 20070101AFI20240117BHJP
【ＦＩ】
H02M7/48 E
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022111587
(22)【出願日】2022-07-12
(71)【出願人】
【識別番号】000002107
【氏名又は名称】住友重機械工業株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100116274
【弁理士】
【氏名又は名称】富所 輝観夫
(72)【発明者】
【氏名】宮嵜 洸一
【テーマコード（参考）】
5H770
【Ｆターム（参考）】
5H770AA02
5H770CA02
5H770DA11
5H770DA41
5H770EA13
5H770HA03W
(57)【要約】
【課題】低負荷時であっても損失を低減できる電源装置等を提供する。
【解決手段】一対の放電電極を含むレーザ共振器を駆動する電源装置は、高電位ラインと低電位ラインの間に直列に接続される少なくとも二つのスイッチング素子を備え、当該各スイッチング素子のスイッチング制御によって高電位ラインと低電位ラインの間の直流電圧を交流電圧に変換し、当該各スイッチング素子の接続点から一対の放電電極に印加するインバータと、少なくとも一つのスイッチング素子の制御端子に対して、当該スイッチング素子がオン状態となるオンレベルＶＯＮと、当該スイッチング素子がオフ状態となるオフレベルＶＯＦＦと、当該スイッチング素子が少なくとも部分的にオン状態となるオンレベルＶＯＮとオフレベルＶＯＦＦの間の中間レベルＶＭと、を取る制御信号を印加可能な制御信号印加部と、を備える。
【選択図】図８
【解決手段】一対の放電電極を含むレーザ共振器を駆動する電源装置は、高電位ラインと低電位ラインの間に直列に接続される少なくとも二つのスイッチング素子を備え、当該各スイッチング素子のスイッチング制御によって高電位ラインと低電位ラインの間の直流電圧を交流電圧に変換し、当該各スイッチング素子の接続点から一対の放電電極に印加するインバータと、少なくとも一つのスイッチング素子の制御端子に対して、当該スイッチング素子がオン状態となるオンレベルＶＯＮと、当該スイッチング素子がオフ状態となるオフレベルＶＯＦＦと、当該スイッチング素子が少なくとも部分的にオン状態となるオンレベルＶＯＮとオフレベルＶＯＦＦの間の中間レベルＶＭと、を取る制御信号を印加可能な制御信号印加部と、を備える。
【選択図】図８
【特許請求の範囲】
【請求項1】
一対の放電電極を含むレーザ共振器を駆動する電源装置であって、
高電位ラインと低電位ラインの間に直列に接続される少なくとも二つのスイッチング素子を備え、当該各スイッチング素子のスイッチング制御によって前記高電位ラインと前記低電位ラインの間の直流電圧を交流電圧に変換し、当該各スイッチング素子の接続点から前記一対の放電電極に印加するインバータと、
少なくとも一つの前記スイッチング素子の制御端子に対して、当該スイッチング素子がオン状態となるオンレベルと、当該スイッチング素子がオフ状態となるオフレベルと、当該スイッチング素子が少なくとも部分的にオン状態となる前記オンレベルと前記オフレベルの間の中間レベルと、を取る制御信号を印加可能な制御信号印加部と、
を備える電源装置。
高電位ラインと低電位ラインの間に直列に接続される少なくとも二つのスイッチング素子を備え、当該各スイッチング素子のスイッチング制御によって前記高電位ラインと前記低電位ラインの間の直流電圧を交流電圧に変換し、当該各スイッチング素子の接続点から前記一対の放電電極に印加するインバータと、
少なくとも一つの前記スイッチング素子の制御端子に対して、当該スイッチング素子がオン状態となるオンレベルと、当該スイッチング素子がオフ状態となるオフレベルと、当該スイッチング素子が少なくとも部分的にオン状態となる前記オンレベルと前記オフレベルの間の中間レベルと、を取る制御信号を印加可能な制御信号印加部と、
を備える電源装置。
【請求項2】
前記スイッチング素子は、前記高電位ラインと前記低電位ラインの間に直列に接続される第１高電位側スイッチング素子と第１低電位側スイッチング素子からなる第１スイッチング素子対と、前記高電位ラインと前記低電位ラインの間に直列に接続される第２高電位側スイッチング素子と第２低電位側スイッチング素子からなる第２スイッチング素子対と、を備え、
前記制御信号印加部は、前記第１高電位側スイッチング素子の制御端子に印加する第１高電位側制御信号と、前記第２低電位側スイッチング素子の制御端子に印加する第２低電位側制御信号が、共に前記オンレベルまたは前記中間レベルとなる第１重複期間、および、前記第２高電位側スイッチング素子の制御端子に印加する第２高電位側制御信号と、前記第１低電位側スイッチング素子の制御端子に印加する第１低電位側制御信号が、共に前記オンレベルまたは前記中間レベルとなる第２重複期間、の少なくともいずれかを前記レーザ共振器の負荷に応じて変化させる、
請求項１に記載の電源装置。
前記制御信号印加部は、前記第１高電位側スイッチング素子の制御端子に印加する第１高電位側制御信号と、前記第２低電位側スイッチング素子の制御端子に印加する第２低電位側制御信号が、共に前記オンレベルまたは前記中間レベルとなる第１重複期間、および、前記第２高電位側スイッチング素子の制御端子に印加する第２高電位側制御信号と、前記第１低電位側スイッチング素子の制御端子に印加する第１低電位側制御信号が、共に前記オンレベルまたは前記中間レベルとなる第２重複期間、の少なくともいずれかを前記レーザ共振器の負荷に応じて変化させる、
請求項１に記載の電源装置。
【請求項3】
前記制御信号印加部は、実質的に同じ波形の前記第１高電位側制御信号と第２低電位側制御信号の相対的な位相を変化させることで前記第１重複期間を変化させ、および／または、実質的に同じ波形の前記第２高電位側制御信号と第１低電位側制御信号の相対的な位相を変化させることで前記第２重複期間を変化させる、請求項２に記載の電源装置。
【請求項4】
前記制御信号印加部は、
前記第１重複期間および／または前記第２重複期間が所定の閾値以上の場合は、前記第１高電位側制御信号と前記第２低電位側制御信号および／または前記第２高電位側制御信号と前記第１低電位側制御信号を、前記オフレベルと前記オンレベルの間で切り替え、
前記第１重複期間および／または前記第２重複期間が前記閾値未満の場合は、前記第１高電位側制御信号と前記第２低電位側制御信号および／または前記第２高電位側制御信号と前記第１低電位側制御信号を、前記オフレベル、前記中間レベル、前記オンレベルの間で切り替える、
請求項２または３に記載の電源装置。
前記第１重複期間および／または前記第２重複期間が所定の閾値以上の場合は、前記第１高電位側制御信号と前記第２低電位側制御信号および／または前記第２高電位側制御信号と前記第１低電位側制御信号を、前記オフレベルと前記オンレベルの間で切り替え、
前記第１重複期間および／または前記第２重複期間が前記閾値未満の場合は、前記第１高電位側制御信号と前記第２低電位側制御信号および／または前記第２高電位側制御信号と前記第１低電位側制御信号を、前記オフレベル、前記中間レベル、前記オンレベルの間で切り替える、
請求項２または３に記載の電源装置。
【請求項5】
前記中間レベルを取る場合の前記制御信号は、前記オフレベルから前記中間レベルに遷移し、当該中間レベルから前記オンレベルに遷移し、当該オンレベルから前記中間レベルに遷移し、当該中間レベルから前記オフレベルに遷移する、請求項１から３のいずれかに記載の電源装置。
【請求項6】
前記制御信号が前記オフレベルから前記オンレベルに遷移する際の前記中間レベルの期間の長さと、当該制御信号が前記オンレベルから前記オフレベルに遷移する際の前記中間レベルの期間の長さは実質的に等しい、請求項５に記載の電源装置。
【請求項7】
前記中間レベルは、前記オフレベル側の少なくとも一つの第１中間レベルと、前記オンレベル側の少なくとも一つの第２中間レベルと、を含み、
前記各中間レベルを取る場合の前記制御信号は、前記オフレベルから前記第１中間レベルに遷移し、当該第１中間レベルから前記第２中間レベルに遷移し、当該第２中間レベルから前記オンレベルに遷移し、当該オンレベルから前記第２中間レベルに遷移し、当該第２中間レベルから前記第１中間レベルに遷移し、当該第１中間レベルから前記オフレベルに遷移する、
請求項５に記載の電源装置。
前記各中間レベルを取る場合の前記制御信号は、前記オフレベルから前記第１中間レベルに遷移し、当該第１中間レベルから前記第２中間レベルに遷移し、当該第２中間レベルから前記オンレベルに遷移し、当該オンレベルから前記第２中間レベルに遷移し、当該第２中間レベルから前記第１中間レベルに遷移し、当該第１中間レベルから前記オフレベルに遷移する、
請求項５に記載の電源装置。
【請求項8】
前記第１中間レベルおよび前記第２中間レベルを含む複数の前記中間レベルは実質的に連続的に設けられ、
前記各中間レベルを取る場合の前記制御信号は、連続的な前記各中間レベルを介して前記オフレベルと前記オンレベルの間で連続的に遷移する、
請求項７に記載の電源装置。
前記各中間レベルを取る場合の前記制御信号は、連続的な前記各中間レベルを介して前記オフレベルと前記オンレベルの間で連続的に遷移する、
請求項７に記載の電源装置。
【請求項9】
前記第１重複期間と前記第２重複期間の長さは実質的に等しい、請求項２または３に記載の電源装置。
【請求項10】
高電位ラインと低電位ラインの間に直列に接続される少なくとも二つのスイッチング素子を備え、当該各スイッチング素子のスイッチング制御によって前記高電位ラインと前記低電位ラインの間の直流電圧を交流電圧に変換し、当該各スイッチング素子の接続点から出力するインバータと、
少なくとも一つの前記スイッチング素子の制御端子に対して、当該スイッチング素子がオン状態となるオンレベルと、当該スイッチング素子がオフ状態となるオフレベルと、当該スイッチング素子が少なくとも部分的にオン状態となる前記オンレベルと前記オフレベルの間の中間レベルと、を取る制御信号を印加可能な制御信号印加部と、
を備えるインバータ装置。
少なくとも一つの前記スイッチング素子の制御端子に対して、当該スイッチング素子がオン状態となるオンレベルと、当該スイッチング素子がオフ状態となるオフレベルと、当該スイッチング素子が少なくとも部分的にオン状態となる前記オンレベルと前記オフレベルの間の中間レベルと、を取る制御信号を印加可能な制御信号印加部と、
を備えるインバータ装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電源装置等に関する。
【背景技術】
【0002】
産業用の加工ツールとして、レーザ加工装置が広く普及している。レーザ加工装置には、ＣＯ２レーザなどの高出力のガスレーザが使用される。図１は、レーザ加工装置またはレーザ装置１００Ｒの機能ブロック図である。レーザ装置１００Ｒは、レーザ共振器２００および電源装置２５０Ｒを備える。レーザ共振器２００は、一対の放電電極２０２、２０４と、全反射鏡２０６と、部分反射鏡２０８を備える。
【0003】
一対の放電電極２０２、２０４は、ＣＯ２などのレーザ媒質ガスが充填されたガスチャンバ内に設けられる。一対の放電電極２０２、２０４の間には、静電容量Ｃが存在する。この静電容量ＣとインダクタＬ（インダクタ素子あるいは寄生インダクタ）は、共振周波数ＦＲＥＳを有する共振回路２１０を形成する。
【0004】
レーザ共振器２００を駆動する電源装置２５０Ｒは、高周波電圧ＶＲＦを共振回路２１０に印加する。高周波電圧ＶＲＦの周波数ＦＲＦ（以下では同期周波数ともいう）は、共振回路２１０の共振周波数ＦＲＥＳの近傍に設定される。高周波電圧ＶＲＦが印加されることで、一対の放電電極２０２、２０４の間に放電電流が流れる。この放電電流がレーザ媒質ガスを励起し、レーザ発振または誘導放出のための反転分布を形成する。反転分布からの誘導放出光は、全反射鏡２０６と部分反射鏡２０８が形成する光共振器内を往復し、励起状態のレーザ媒質ガスを通過することで増幅される。増幅された誘導放出光の一部が部分反射鏡２０８から出力（レーザ光）として取り出される。
【0005】
電源装置２５０Ｒは、安定化された直流電圧ＶＤＣを生成する直流電源３００と、直流電圧ＶＤＣを高周波電圧ＶＲＦに変換して共振回路２１０に印加する高周波電源４００を備える。高周波電源４００には、直流電圧ＶＤＣを交流電圧である高周波電圧ＶＲＦに変換するインバータが設けられる。一般的なインバータは、相補的にスイッチング制御される一または複数のトランジスタ対を備える。各トランジスタは、例えば、制御信号としてのPWM（パルス幅変調：Pulse Width Modulation）信号によって、オン状態とオフ状態の間で切り替えられる。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２０１９－１９２７１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
レーザ共振器２００の負荷が小さい場合には、PWM信号のデューティ比を小さくすることで高周波電圧ＶＲＦを小さくできる。しかし、本発明者の独自の検討の結果、特にレーザ共振器２００の負荷が小さい場合において、オフレベルとオンレベルの間で急峻に切り替わる制御信号の影響で、オフ状態とすべきトランジスタが誤ってオン状態になってしまう現象が確認された。この結果、トランジスタ対を構成する高電位側トランジスタと低電位側トランジスタが共にオン状態となってしまい、直流電圧ＶＤＣを供給する高電位ラインおよび低電位ラインの間で瞬間的に電流が流れて大きな損失が発生してしまう。
【0008】
本発明はこうした状況に鑑みてなされたものであり、低負荷時であっても損失を低減できる電源装置等を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記課題を解決するために、本発明のある態様の電源装置は、一対の放電電極を含むレーザ共振器を駆動する電源装置であって、高電位ラインと低電位ラインの間に直列に接続される少なくとも二つのスイッチング素子を備え、当該各スイッチング素子のスイッチング制御によって高電位ラインと低電位ラインの間の直流電圧を交流電圧に変換し、当該各スイッチング素子の接続点から一対の放電電極に印加するインバータと、少なくとも一つのスイッチング素子の制御端子に対して、当該スイッチング素子がオン状態となるオンレベルと、当該スイッチング素子がオフ状態となるオフレベルと、当該スイッチング素子が少なくとも部分的にオン状態となるオンレベルとオフレベルの間の中間レベルと、を取る制御信号を印加可能な制御信号印加部と、を備える。
【0010】
この態様では、インバータにおけるスイッチング素子の制御端子に印加される制御信号が、オフレベルとオンレベルの間の中間レベルを取れる。この結果、オフレベルとオンレベルの間の遷移における制御信号の変化が緩やかになるため、オフ状態とすべきトランジスタが誤ってオン状態になることが効果的に防止される。従って、この電源装置によれば、低負荷時であっても損失を低減できる。
【0011】
本発明の別の態様は、インバータ装置である。この装置は、高電位ラインと低電位ラインの間に直列に接続される少なくとも二つのスイッチング素子を備え、当該各スイッチング素子のスイッチング制御によって高電位ラインと低電位ラインの間の直流電圧を交流電圧に変換し、当該各スイッチング素子の接続点から出力するインバータと、少なくとも一つのスイッチング素子の制御端子に対して、当該スイッチング素子がオン状態となるオンレベルと、当該スイッチング素子がオフ状態となるオフレベルと、当該スイッチング素子が少なくとも部分的にオン状態となるオンレベルとオフレベルの間の中間レベルと、を取る制御信号を印加可能な制御信号印加部と、を備える。
【0012】
なお、以上の構成要素の任意の組合せや、これらの表現を方法、装置、システム、記録媒体、コンピュータプログラム等に変換したものも、本発明に包含される。
【発明の効果】
【0013】
本発明によれば、低負荷時であっても損失を低減できる。
【図面の簡単な説明】
【0014】
【図1】レーザ装置の機能ブロック図である。
【図2】レーザ装置の機能ブロック図である。
【図4】インバータの位相シフト制御の例を模式的に示す（軽負荷時）。
【図5】インバータの位相シフト制御の例を模式的に示す（重負荷時）。
【図6】軽負荷時にトランジスタ対のゲート／ソース間に現れる電圧の例を示す。
【図7】位相シフト量とインバータで発生する損失の関係の例を示す。
【図8】凸状の制御信号を模式的に示す。
【図9】インバータの位相シフト制御の例を模式的に示す（軽負荷時）。
【図10】軽負荷時にトランジスタ対のゲート／ソース間に現れる電圧の例を示す。
【図11】位相シフト量とインバータで発生する損失の関係の例を示す。
【図12】中間レベルを取る制御信号の第１の変形例である。
【図13】中間レベルを取る制御信号の第２の変形例である。
【発明を実施するための形態】
【0015】
以下では、図面を参照しながら、本発明を実施するための形態（以下では実施形態ともいう）について詳細に説明する。説明および／または図面においては、同一または同等の構成要素、部材、処理等に同一の符号を付して重複する説明を省略する。図示される各部の縮尺や形状は、説明の簡易化のために便宜的に設定されており、特に言及がない限り限定的に解釈されるものではない。実施形態は例示であり、本発明の範囲を何ら限定するものではない。実施形態に記載される全ての特徴やそれらの組合せは、必ずしも本発明の本質的なものであるとは限らない。
【0016】
図２は、本発明の実施形態に係るレーザ装置１００の機能ブロック図である。レーザ装置１００は、商用電源１０と、直流電源３００と、高周波電源４００と、共振インダクタＬと、レーザ共振器２００を備える。レーザ共振器２００の構成は図１と同様である。但し、図１におけるインダクタＬは、図２では共振インダクタＬとしてレーザ共振器２００外に示されている。
【0017】
直流電源３００および高周波電源４００によって電源装置２５０が構成される。電源装置２５０の機能ブロックのうちソフトウェア制御を伴うものは、コンピュータの中央演算処理装置、メモリ、入力装置、出力装置、コンピュータに接続される周辺機器等のハードウェア資源と、それらを用いて実行されるソフトウェアの協働により実現される。コンピュータの種類や設置場所は問わず、上記の各機能ブロックは、単一のコンピュータのハードウェア資源で実現してもよいし、複数のコンピュータに分散したハードウェア資源を組み合わせて実現してもよい。
【0018】
直流電源３００は、AC-DC変換部３１０と、LCフィルタ３２０と、DCリンク電圧検出部３３０を備える。AC-DC変換部３１０は、商用電源１０から供給される三相交流等の交流電圧を直流電圧に変換する。LCフィルタ３２０は、インダクタ（Ｌ）とコンデンサ（Ｃ）を含むローパスフィルタまたはバンドパスフィルタであり、AC-DC変換部３１０によって変換された直流電圧に含まれる主に高周波成分を除去して平滑化する。以下では、LCフィルタ３２０によって平滑化された直流電圧を、直流電圧ＶＤＣやDCリンク電圧ＶＤＣとも表す。DCリンク電圧検出部３３０は、LCフィルタ３２０によって生成されたDCリンク電圧ＶＤＣを検出して、後述する位相シフト量決定部４６０に提供する。また、LCフィルタ３２０によって生成されたDCリンク電圧ＶＤＣは、DCリンク電圧検出部３３０による検出結果（データ）と共に、後述するDC-RF変換部４１０に供給される。
【0019】
高周波電源４００は、DC-RF変換部４１０と、高周波信号生成部４２０と、高周波電圧検出部４３０と、高周波電圧演算部４４０と、高周波電圧指令演算部４５０と、位相シフト量決定部４６０を備える。DC-RF変換部４１０は、直流電源３００によって生成されたDCリンク電圧ＶＤＣを、同期周波数ＦＲＦの高周波電圧ＶＲＦに変換する。後述する図３に示されるように、DC-RF変換部４１０は、DCリンク電圧ＶＤＣを交流電圧ＶＡＣに変換するインバータ４１２と、当該交流電圧ＶＡＣを昇圧して高周波電圧ＶＲＦを生成する昇圧トランス４１３を備える。
【0020】
制御信号印加部を構成する高周波信号生成部４２０は、インバータ４１２のトランジスタ群をスイッチング制御するための制御信号としての高周波信号を生成する。この高周波信号の周波数であるスイッチング周波数ＦＳＷは、高周波電圧ＶＲＦの同期周波数ＦＲＦと実質的に等しい。また、同期周波数ＦＲＦは共振回路２１０の共振周波数ＦＲＥＳの近傍に設定されるため、スイッチング周波数ＦＳＷも共振周波数ＦＲＥＳの近傍に設定される。本実施形態は高周波数で動作する電源装置２５０に好適であり、スイッチング周波数ＦＳＷ、同期周波数ＦＲＦ、共振周波数ＦＲＥＳは例えば1 MHz以上であるのが好ましい。また、レーザ装置１００がレーザ加工装置である場合の高周波電源４００の出力（高周波電圧ＶＲＦ）は1 kW以上であるのが好ましい。
【0021】
高周波電圧検出部４３０は、DC-RF変換部４１０によって生成された交流電圧ＶＡＣおよび／または高周波電圧ＶＲＦを検出して位相シフト量決定部４６０にフィードバックする。具体的には、高周波電圧検出部４３０は、図３における昇圧トランス４１３の１次側（１次コイル４１３Ａ）の交流電圧ＶＡＣおよび／または２次側（２次コイル４１３Ｂ）の高周波電圧ＶＲＦを検出する。高周波電圧演算部４４０は、高周波電圧検出部４３０によって検出された交流電圧ＶＡＣおよび／または高周波電圧ＶＲＦに基づいて、DC-RF変換部４１０が生成した高周波電圧ＶＲＦを演算して位相シフト量決定部４６０にフィードバックする。なお、高周波電圧検出部４３０が高周波電圧ＶＲＦを直接的に検出する場合は、それを演算するための高周波電圧演算部４４０は設けられなくてもよい。
【0022】
高周波電圧指令演算部４５０は、レーザ共振器２００の動作および／または状態を示す情報のフィードバックに基づいて、高周波電源４００が生成すべき高周波電圧ＶＲＦについての指令を演算する。レーザ共振器２００から高周波電圧指令演算部４５０にフィードバックされる情報としては、レーザ共振器２００が発振するレーザ光の強度や、一対の放電電極２０２、２０４および／または共振インダクタＬを流れる電流が例示される。
【0023】
高周波信号生成部４２０と共に制御信号印加部を構成する位相シフト量決定部４６０は、高周波電圧検出部４３０および／または高周波電圧演算部４４０から提供された高周波電圧ＶＲＦ（データ）、高周波電圧指令演算部４５０によって演算された高周波電圧指令、DCリンク電圧検出部３３０によって検出されたDCリンク電圧ＶＤＣに基づいて、高周波信号生成部４２０が生成すべき高周波信号の位相シフト量を決定する。高周波信号生成部４２０は、位相シフト量決定部４６０によって決定された位相の制御信号または高周波信号を生成してDC-RF変換部４１０のインバータ４１２の各トランジスタに印加する。位相シフト量決定部４６０および高周波信号生成部４２０による処理の詳細については後述する。
【0024】
図３は、図２の電源装置２５０（特に高周波電源４００）の主な回路構成の一例を示す。高周波電源４００におけるDC-RF変換部４１０は、充電コンデンサ４１１と、インバータ４１２と、昇圧トランス４１３を備える。バンクコンデンサとも呼ばれる充電コンデンサ４１１は、LCフィルタ３２０（図３では不図示）の後段において、高電位ライン４０Ｈと低電位ライン４０Ｌの間に接続される。このため、充電コンデンサ４１１は、充電回路として機能するAC-DC変換部３１０およびLCフィルタ３２０が生成したDCリンク電圧ＶＤＣによって充電される。電極間にDCリンク電圧ＶＤＣが現れる充電コンデンサ４１１は、DCリンク電圧検出部３３０としても機能しうる。
【0025】
インバータ４１２は、充電コンデンサ４１１の電極間の直流電圧ＶＤＣを交流電圧ＶＡＣに変換して、昇圧トランス４１３の１次コイル４１３Ａに印加する。インバータ４１２は、高電位ライン４０Ｈと低電位ライン４０Ｌの間に直列に接続される少なくとも二つのスイッチング素子を備え、高周波信号生成部４２０による当該各スイッチング素子のスイッチング制御によって高電位ライン４０Ｈと低電位ライン４０Ｌの間の直流電圧ＶＤＣを交流電圧ＶＡＣに変換し、当該各スイッチング素子の接続点から昇圧トランス４１３を介してレーザ共振器２００の一対の放電電極２０２、２０４に印加する。本実施形態では、インバータ４１２におけるスイッチング素子がトランジスタ４１２Ａ～４１２Ｄによって構成される。トランジスタ４１２Ａ～４１２Ｄの種類は任意であり、電界効果トランジスタ（FET: Field effect transistor）でもよいし、バイポーラトランジスタでもよいし、絶縁ゲートバイポーラトランジスタ（IGBT: Insulated Gate Bipolar Transistor）でもよい。
【0026】
図３の例におけるインバータ４１２は、高電位ライン４０Ｈと低電位ライン４０Ｌの間に直列に接続される第１高電位側スイッチング素子としての第１高電位側トランジスタ４１２Ａと第１低電位側スイッチング素子としての第１低電位側トランジスタ４１２Ｂからなる第１スイッチング素子対としての第１トランジスタ対４１２Ａ／４１２Ｂと、高電位ライン４０Ｈと低電位ライン４０Ｌの間に直列に接続される第２高電位側スイッチング素子としての第２高電位側トランジスタ４１２Ｃと第２低電位側スイッチング素子としての第２低電位側トランジスタ４１２Ｄからなる第２スイッチング素子対としての第２トランジスタ対４１２Ｃ／４１２Ｄを備える。第１高電位側トランジスタ４１２Ａと第１低電位側トランジスタ４１２Ｂの接続点（中点）は、昇圧トランス４１３の１次コイル４１３Ａの一端（図３における上端）に接続されている。同様に、第２高電位側トランジスタ４１２Ｃと第２低電位側トランジスタ４１２Ｄの接続点（中点）は、昇圧トランス４１３の１次コイル４１３Ａの他端（図３における下端）に接続されている。
【0027】
高周波信号生成部４２０（図２）は、これらの二組のトランジスタ対（４１２Ａ／４１２Ｂおよび４１２Ｃ／４１２Ｄ）に対して、互いに相補的な高周波信号を印加することで、昇圧トランス４１３の１次コイル４１３Ａに交流電圧ＶＡＣを発生させる。具体的には、第１トランジスタ対４１２Ａ／４１２Ｂの一方のトランジスタの制御端子に印加される高周波信号が「ON」の時は、他方のトランジスタの制御端子に印加される高周波信号が「OFF」になっている。すなわち、第１トランジスタ対４１２Ａ／４１２Ｂは、同時に「ON」となることがないように制御される。図３において、第１高電位側トランジスタ４１２Ａの制御端子への入力が「４２０」と示されているのに対し、第１低電位側トランジスタ４１２Ｂの制御端子への入力が「４２０′」と示されているのは、このことを便宜的に表す趣旨である。
【0028】
同様に、第２トランジスタ対４１２Ｃ／４１２Ｄの一方のトランジスタの制御端子に印加される高周波信号が「ON」の時は、他方のトランジスタの制御端子に印加される高周波信号が「OFF」になっている。すなわち、第２トランジスタ対４１２Ｃ／４１２Ｄは、同時に「ON」となることがないように制御される。図３において、第２高電位側トランジスタ４１２Ｃの制御端子への入力が「４２０′」と示されているのに対し、第２低電位側トランジスタ４１２Ｄの制御端子への入力が「４２０」と示されているのは、このことを便宜的に表す趣旨である。
【0029】
図３における同一の符号「４２０」で表されるように、第１高電位側トランジスタ４１２Ａおよび第２低電位側トランジスタ４１２Ｄの制御端子には、当該各トランジスタ４１２Ａ、４１２Ｄが同時に「ON」となるような制御信号が高周波信号生成部４２０によって印加される。但し、後述するように、それぞれの制御信号の位相は、位相シフト量決定部４６０によって決定される位相シフト量に基づいてシフトされている（ずれている）。トランジスタ４１２Ａ、４１２Ｄが同時に「ON」となっている間は、これらと相補的に制御されるトランジスタ４１２Ｂ、４１２Ｃは「OFF」となっており、図３における上から下に１次コイル４１３Ａに電流が流れる。
【0030】
同様に、図３における同一の符号「４２０′」で表されるように、第１低電位側トランジスタ４１２Ｂおよび第２高電位側トランジスタ４１２Ｃの制御端子には、当該各トランジスタ４１２Ｂ、４１２Ｃが同時に「ON」となるような制御信号が高周波信号生成部４２０によって印加される。但し、後述するように、それぞれの制御信号の位相は、位相シフト量決定部４６０によって決定される位相シフト量に基づいてシフトされている（ずれている）。トランジスタ４１２Ｂ、４１２Ｃが同時に「ON」となっている間は、これらと相補的に制御されるトランジスタ４１２Ａ、４１２Ｄは「OFF」となっており、図３における下から上に１次コイル４１３Ａに電流が流れる。
【0031】
昇圧トランス４１３は、インバータ４１２によって生成された交流電圧ＶＡＣを昇圧して高周波電圧ＶＲＦを生成する。具体的には、１次コイル４１３Ａの交流電圧ＶＡＣが昇圧された高周波電圧ＶＲＦが２次コイル４１３Ｂに現れる。
【0032】
図４および図５は、制御信号印加部を構成する位相シフト量決定部４６０および高周波信号生成部４２０によるインバータ４１２の位相シフト制御の例を模式的に示す。図４は、レーザ共振器２００の負荷が比較的軽い場合を示し、図５は、レーザ共振器２００の負荷が比較的重い場合を示す。
【0033】
位相シフト量決定部４６０は、第１高電位側トランジスタ４１２Ａのゲートに印加する第１高電位側制御信号としての第１高電位側ゲート信号Ｇａと、第２低電位側トランジスタ４１２Ｄのゲートに印加する第２低電位側制御信号としての第２低電位側ゲート信号Ｇｄが、共にオンレベルとなる第１重複期間（図４および図５における左から１番目および３番目の「φ」で表される期間）、および、第２高電位側トランジスタ４１２Ｃのゲートに印加する第２高電位側制御信号としての第２高電位側ゲート信号Ｇｃと、第１低電位側トランジスタ４１２Ｂのゲートに印加する第１低電位側制御信号としての第１低電位側ゲート信号Ｇｂが、共にオンレベルとなる第２重複期間（図４および図５における左から２番目および４番目の「φ」で表される期間）、の少なくともいずれかをレーザ共振器２００の負荷に応じて変化させる。
【0034】
また、位相シフト量決定部４６０は、実質的に同じ波形（図４および図５では矩形状）の第１高電位側ゲート信号Ｇａと第２低電位側ゲート信号Ｇｄの相対的な位相を変化させることで第１重複期間を変化させ、および／または、実質的に同じ波形（図４および図５では矩形状）の第２高電位側ゲート信号Ｇｃと第１低電位側ゲート信号Ｇｂの相対的な位相を変化させることで第２重複期間を変化させる。
【0035】
具体的には、位相シフト量決定部４６０は、図４のような軽負荷時には「φ」で表される位相シフト量を比較的小さくし、図５のような重負荷時には「φ」で表される位相シフト量を比較的大きくする。この結果、図４のような軽負荷時には位相シフト量φと等価な第１重複期間（トランジスタ対４１２Ａ／４１２Ｄが共にオン状態となり「正」の交流電圧ＶＡＣが生成される）および／または第２重複期間（トランジスタ対４１２Ｂ／４１２Ｃが共にオン状態となり「負」の交流電圧ＶＡＣが生成される）が比較的短くなる。図４に示されるように、「正」および「負」の交流電圧ＶＡＣの持続時間が比較的短いため、昇圧トランス４１３を介して最終的に生成される高周波電圧ＶＲＦの振幅がレーザ共振器２００の軽い負荷に応じて小さくされる。同様に、図５のような重負荷時には位相シフト量φと等価な第１重複期間および／または第２重複期間が比較的長くなる。図５に示されるように、「正」および「負」の交流電圧ＶＡＣの持続時間が比較的長いため、昇圧トランス４１３を介して最終的に生成される高周波電圧ＶＲＦの振幅がレーザ共振器２００の重い負荷に応じて大きくされる。
【0036】
なお、図４および図５では便宜的に位相シフト量φを一律としているが、それぞれの位相シフト量φは位相シフト量決定部４６０によって独立に決定される（但し、0≦φ≦180）。従って、位相シフト量φによって決定される第１重複期間および第２重複期間の長さも、位相シフト量決定部４６０によって可変である。なお、レーザ共振器２００の負荷が安定している場合には、図４および図５に示されるように位相シフト量φを一定とすることで、第１重複期間と第２重複期間の長さを実質的に等しくするのが好ましい。
【0037】
図６は、図４のような軽負荷時において、第１トランジスタ対４１２Ａ／４１２Ｂまたは第２トランジスタ対４１２Ｃ／４１２Ｄにおける高電位側トランジスタ（４１２Ａまたは４１２Ｃ）と低電位側トランジスタ（４１２Ｂまたは４１２Ｄ）のそれぞれのゲート／ソース間に現れる電圧の例を示す。本図の例におけるスイッチング周波数ＦＳＷは2 MHzである。実線は高電位側トランジスタのゲート／ソース間電圧を表し、破線は低電位側トランジスタのゲート／ソース間電圧を表す。
【0038】
前述のように各トランジスタ対は同時にオン状態となることがないように制御されるが、図６に示される遷移期間Ｔ１では、低電位側トランジスタがオフ状態からオン状態に遷移する際に、本来であればオフ状態に維持されるべき高電位側トランジスタが瞬間的にオン状態に遷移してしまっている。更に、高電位側トランジスタが瞬間的にオン状態になると、低電位側トランジスタのゲート／ソース間電圧が瞬間的に低下してオフ状態に遷移してしまう。同様に、図６に示される遷移期間Ｔ２では、高電位側トランジスタがオフ状態からオン状態に遷移する際に、本来であればオフ状態に維持されるべき低電位側トランジスタが瞬間的にオン状態に遷移してしまっている。更に、低電位側トランジスタが瞬間的にオン状態になると、高電位側トランジスタのゲート／ソース間電圧が瞬間的に低下してオフ状態に遷移してしまう。
【0039】
このような軽負荷時におけるインバータ４１２の望ましくない挙動は、レーザ共振器２００を流れる負荷電流ＩＲＦが軽負荷時には小さくなり、以下のZVS（Zero Voltage Switching）条件を満たさなくなる結果、インバータ４１２がいわゆるハードスイッチング状態となっているためである。
ＩＲＦ≧ＶＤＣ×√（２×ＣＯＳＳ／Ｌｌｅａｋ）
ここで、ＣＯＳＳはトランジスタ４１２Ａ～４１２Ｄ等のスイッチング素子の出力容量であり、Ｌｌｅａｋは昇圧トランス４１３のリーケージインダクタンスである。
ＩＲＦ≧ＶＤＣ×√（２×ＣＯＳＳ／Ｌｌｅａｋ）
ここで、ＣＯＳＳはトランジスタ４１２Ａ～４１２Ｄ等のスイッチング素子の出力容量であり、Ｌｌｅａｋは昇圧トランス４１３のリーケージインダクタンスである。
【0040】
ハードスイッチング状態では、トランジスタのオンオフ切替えの際に電圧および電流が急峻に変化し、大きなスイッチング損失が発生する。また、1 MHz以上の高周波数帯で動作することが好ましい本実施形態のインバータ４１２は、ハードスイッチング状態になると各トランジスタ４１２Ａ～４１２Ｄのドレイン／ソース間電流の変化率（時間微分係数）が大きくなる結果、図６に示されるように各トランジスタ４１２Ａ～４１２Ｄが誤って瞬間的にオン状態に遷移してしまう（以下では「ゲート誤点弧」や「誤点弧」ともいう）。
【0041】
図７は、位相シフト量決定部４６０によって決定される位相シフト量φとインバータ４１２で発生する損失の関係の例を示す。前述のように、位相シフト量φはレーザ共振器２００の負荷と相関するため、位相シフト量φが小さい本図の左側が軽負荷状態に対応する。本図の例では、位相シフト量φが「40度」以下の軽負荷時に、図６のようなゲート誤点弧が頻発してインバータ４１２の損失が顕著に大きくなっていることが分かる。
【0042】
以上のような軽負荷時におけるインバータ４１２の望ましくない挙動を抑えるため、高周波信号生成部４２０は、図４および図５における矩形状の制御信号（ゲート信号Ｇａ～Ｇｄ）に代えて、図８に模式的に示される凸状の制御信号（ゲート信号Ｇａ～Ｇｄ）を、インバータ４１２の少なくとも一つのトランジスタ４１２Ａ～４１２Ｄのゲートに対して印加可能である。
【0043】
この制御信号は、トランジスタ４１２Ａ～４１２Ｄがオン状態となるオンレベルＶＯＮと、トランジスタ４１２Ａ～４１２Ｄがオフ状態となるオフレベルＶＯＦＦと、トランジスタ４１２Ａ～４１２Ｄが少なくとも部分的にオン状態となるオンレベルＶＯＮとオフレベルＶＯＦＦの間の中間レベルＶＭの実質的に三通りの電圧レベルを取る。具体的には、図８の例の制御信号の電圧レベルは、オフレベルＶＯＦＦから中間レベルＶＭに遷移し、当該中間レベルＶＭからオンレベルＶＯＮに遷移し、当該オンレベルＶＯＮから中間レベルＶＭに遷移し、当該中間レベルＶＭからオフレベルＶＯＦＦに遷移する。中間レベルＶＭはトランジスタ４１２Ａ～４１２Ｄの閾値電圧ＶＴＨより大きく設定されるため、中間レベルＶＭの制御信号が印加されたトランジスタ４１２Ａ～４１２Ｄは少なくとも部分的にオン状態となる。従って、トランジスタ４１２Ａ～４１２Ｄは、中間レベルＶＭまたはオンレベルＶＯＮの制御信号が印加されるオン期間ＴＯＮの間に、少なくとも部分的にオン状態となる。
【0044】
図４および図５における矩形状の制御信号では、図８と実質的に等しい長さのオン期間ＴＯＮの間にオンレベルＶＯＮの制御信号がトランジスタ４１２Ａ～４１２Ｄに印加され続けるのに対し、図８における凸状の制御信号では、オン期間ＴＯＮの開始時には電圧レベルがオフレベルＶＯＦＦから中間レベルＶＭを経てオンレベルＶＯＮまで徐々に増加し、オン期間ＴＯＮの終了時には電圧レベルがオンレベルＶＯＮから中間レベルＶＭを経てオフレベルＶＯＦＦまで徐々に減少する。このように、図８のような中間レベルＶＭを取る制御信号によれば、各トランジスタ４１２Ａ～４１２Ｄのドレイン／ソース間電流の変化率（時間微分係数）を、図４および図５における矩形状の制御信号より小さくできるため、図１０に関して後述するように各トランジスタ４１２Ａ～４１２Ｄの誤点弧を抑制できる。
【0045】
制御信号がオフレベルＶＯＦＦからオンレベルＶＯＮに遷移する際（オン期間ＴＯＮ開始時）の中間レベルＶＭの第１中間期間ＴＭ１の長さと、制御信号がオンレベルＶＯＮからオフレベルＶＯＦＦに遷移する際（オン期間ＴＯＮ終了時）の中間レベルＶＭの第２中間期間ＴＭ２の長さは、異なっていてもよいが実質的に等しくするのが好ましい（以下では第１中間期間ＴＭ１および第２中間期間ＴＭ２を中間期間ＴＭと総称する）。後述する図９に示されるように、中間期間ＴＭの長さは、位相シフト量決定部４６０によって決定される位相シフト量φ（第１重複期間および／または第２重複期間の長さ）以下の範囲で任意に設定可能である。なお、中間期間ＴＭの長さを位相シフト量φより大きくしてもよいが、トランジスタ対４１２Ａ／４１２Ｄ、４１２Ｂ／４１２Ｃがそれぞれ導通状態となるのは、位相シフト量φによって定まる第１重複期間、第２重複期間であるため、中間期間ＴＭの長さを位相シフト量φより大きくしても実際的な効果は得られない。
【0046】
なお、少なくとも一つのトランジスタ４１２Ａ～４１２Ｄにおいて、中間レベルＶＭを取らない図４および図５のような矩形状の制御信号が利用されてもよいし、第１中間期間ＴＭ１および第２中間期間ＴＭ２の一方が設けられず他方側のみが階段状になっている制御信号が利用されてもよいし、第１中間期間ＴＭ１における中間レベルＶＭと第２中間期間ＴＭ２における中間レベルＶＭが異なる非対称な制御信号が利用されてもよい。但し、図８のように、互いに等しい第１中間期間ＴＭ１および第２中間期間ＴＭ２において同じ電圧レベル（中間レベルＶＭ）を取る対称的な制御信号は汎用性が高く、少数のパラメータ（中間期間ＴＭおよび中間レベルＶＭ）を指定するだけで各トランジスタ４１２Ａ～４１２Ｄに合わせた柔軟な設定を行える。
【0047】
図９は、図４と同様の軽負荷時に、図４における矩形状の制御信号（ゲート信号Ｇａ～Ｇｄ）に代えて、図８における凸状の制御信号（ゲート信号Ｇａ～Ｇｄ）が、インバータ４１２の各トランジスタ４１２Ａ～４１２Ｄのゲートに対して印加された例である。
【0048】
図４の例と同様に、位相シフト量決定部４６０は、第１高電位側ゲート信号Ｇａと第２低電位側ゲート信号Ｇｄが、共にオンレベルＶＯＮまたは中間レベルＶＭとなる第１重複期間（図９における左から１番目および３番目の「φ」で表される期間）、および、第２高電位側ゲート信号Ｇｃと第１低電位側ゲート信号Ｇｂが、共にオンレベルＶＯＮまたは中間レベルＶＭとなる第２重複期間（図９における左から２番目および４番目の「φ」で表される期間）、の少なくともいずれかをレーザ共振器２００の負荷に応じて変化させる。
【0049】
図４と異なり、第１重複期間および／または第２重複期間の少なくとも一部において、少なくとも一つのゲート信号Ｇａ～Ｇｄが中間レベルＶＭを取るが、前述の通り中間レベルＶＭはトランジスタ４１２Ａ～４１２Ｄの閾値電圧ＶＴＨより大きく設定されるため、中間レベルＶＭのゲート信号Ｇａ～Ｇｄが印加されたトランジスタ４１２Ａ～４１２Ｄはオン状態となる。従って、図４と同様に、第１重複期間ではトランジスタ対４１２Ａ／４１２Ｄが共にオン状態となって「正」の交流電圧ＶＡＣが生成され、第２重複期間ではトランジスタ対４１２Ｂ／４１２Ｃが共にオン状態となって「負」の交流電圧ＶＡＣが生成される。このように、ゲート信号Ｇａ～Ｇｄの形状の変更による、インバータ４１２および／または高周波電源４００の出力ＶＡＣおよび／またはＶＲＦへの有意な影響はない。
【0050】
図６と同様の図１０は、軽負荷時の図９の例において、第１トランジスタ対４１２Ａ／４１２Ｂまたは第２トランジスタ対４１２Ｃ／４１２Ｄにおける高電位側トランジスタ（４１２Ａまたは４１２Ｃ）と低電位側トランジスタ（４１２Ｂまたは４１２Ｄ）のそれぞれのゲート／ソース間に現れる電圧の例を示す。図６と同様に、実線は高電位側トランジスタのゲート／ソース間電圧を表し、破線は低電位側トランジスタのゲート／ソース間電圧を表す。
【0051】
図１０では、中間レベルＶＭが設けられることでオフレベルＶＯＦＦとオンレベルＶＯＮの間の遷移におけるゲート信号Ｇａ～Ｇｄの変化が緩やかになった結果、図６で発生していたゲート誤点弧が効果的に抑制されている。具体的には、図１０に示される遷移期間Ｔ１では、低電位側トランジスタがオフ状態から閾値電圧ＶＴＨより高いオン状態に遷移する際に、高電位側トランジスタのゲート／ソース間電圧も僅かに上昇するものの閾値電圧ＶＴＨを超えないため当該高電位側トランジスタは所期のオフ状態に維持される。同様に、図１０に示される遷移期間Ｔ２では、高電位側トランジスタがオフ状態から閾値電圧ＶＴＨより高いオン状態に遷移する際に、低電位側トランジスタのゲート／ソース間電圧も僅かに上昇するものの閾値電圧ＶＴＨを超えないため当該低電位側トランジスタは所期のオフ状態に維持される。このように、図８のような制御信号（ゲート信号Ｇａ～Ｇｄ）を利用することで、軽負荷時に発生しやすいトランジスタ４１２Ａ～４１２Ｄの誤点弧を抑制でき、インバータ４１２の損失を低減できる。
【0052】
図１１は、図７と同様に、位相シフト量決定部４６０によって決定される位相シフト量φとインバータ４１２で発生する損失の関係の例を示す。この例では、位相シフト量φが「約100度」より大きい重負荷時には、インバータ４１２が前述のZVS条件を満たすソフトスイッチング状態となっておりゲート誤点弧の影響が無視できるため、図５における矩形状の制御信号（ゲート信号Ｇａ～Ｇｄ）がトランジスタ４１２Ａ～４１２Ｄの制御端子（ゲート）に印加される。一方、位相シフト量φが「約100度」以下の軽負荷時には、インバータ４１２が前述のZVS条件を満たさないハードスイッチング状態となっておりゲート誤点弧の影響が無視できないため、図８における凸状の制御信号（ゲート信号Ｇａ～Ｇｄ）がトランジスタ４１２Ａ～４１２Ｄの制御端子（ゲート）に印加される。図７では位相シフト量φが「40度」以下の時にゲート誤点弧が頻発してインバータ４１２の損失が顕著に大きくなっていたが、図１１では位相シフト量φが「40度」以下でもインバータ４１２の損失の増加が抑制されていることが分かる。このように、図８のような中間レベルＶＭを取る制御信号（ゲート信号Ｇａ～Ｇｄ）を利用することで、特に軽負荷時におけるゲート誤点弧を効果的に抑制できる。
【0053】
なお、図１１の例では、ZVS条件に基づく「約100度」を閾値として、トランジスタ４１２Ａ～４１２Ｄに印加する制御信号を矩形状（図５）と凸状（図９）で切り替えていたが、他の閾値に基づいて制御信号の形状を切り替えてもよい。例えば、位相シフト量決定部４６０によって決定される位相シフト量φ（第１重複期間および／または第２重複期間の長さ）についての閾値が設定されてもよい。例えば、図１１の例では「40度」を閾値として、位相シフト量φが「40度」以上の重負荷時はオフレベルＶＯＦＦとオンレベルＶＯＮの間で切り替わる矩形状の制御信号を利用し、位相シフト量φが「40度」未満の軽負荷時はオフレベルＶＯＦＦ、中間レベルＶＭ、オンレベルＶＯＮの間で切り替わる凸状の制御信号を利用する。
【0054】
また、ゲート誤点弧を抑制するためには、図１０に関して説明したように、オフ状態に維持されるべきトランジスタのゲート／ソース間電圧が閾値電圧ＶＴＨを超えなければよい。そこで、各トランジスタのゲート／ソース間電圧と閾値電圧ＶＴＨを連続的または間欠的に比較し、各トランジスタがオフ状態に維持されるべき期間のゲート／ソース間電圧が閾値電圧ＶＴＨを超えないように、可能な限り小さい位相シフト量φの閾値を適応的に設定するようにしてもよい。なお、以上のような閾値を設けずに、位相シフト量φやレーザ共振器２００の負荷によらず、常に図８のような中間レベルＶＭを取る制御信号（ゲート信号Ｇａ～Ｇｄ）が利用されてもよい。
【0055】
図１２は、中間レベルＶＭを取る制御信号の第１の変形例である。この制御信号は、複数の中間レベルＶＭを取る。図１２の例では、オフレベルＶＯＦＦ側の少なくとも一つの第１中間レベルＶＭ１と、オンレベルＶＯＮ側の少なくとも一つの第２中間レベルＶＭ２が設けられる。具体的には、図１２の例の制御信号の電圧レベルは、オフレベルＶＯＦＦから第１中間レベルＶＭ１に遷移し、当該第１中間レベルＶＭ１から第２中間レベルＶＭ２に遷移し、当該第２中間レベルＶＭ２からオンレベルＶＯＮに遷移し、当該オンレベルＶＯＮから第２中間レベルＶＭ２に遷移し、当該第２中間レベルＶＭ２から第１中間レベルＶＭ１に遷移し、当該第１中間レベルＶＭ１からオフレベルＶＯＦＦに遷移する。ここで、トランジスタ４１２Ａ～４１２Ｄを少なくとも部分的にオン状態とするために、第１中間レベルＶＭ１および第２中間レベルＶＭ２は、いずれもトランジスタ４１２Ａ～４１２Ｄの閾値電圧ＶＴＨより大きく設定される。
【0056】
図１３は、中間レベルＶＭを取る制御信号の第２の変形例である。この制御信号は、連続的な中間レベルＶＭを取る。図１３の例では、図１２における第１中間レベルＶＭ１および第２中間レベルＶＭ２を含む多数の中間レベルＶＭが実質的に連続的に設けられる。ここで、第１中間レベルＶＭ１は、オフレベルＶＯＦＦとの間の切替えの前後においてオンレベルＶＯＮと連続的に繋がる端点であるが、第２中間レベルＶＭ２は、第１中間レベルＶＭ１とオンレベルＶＯＮの間の多数の中間レベルＶＭの一つに過ぎない。図１３の例の制御信号の電圧レベルは、オフレベルＶＯＦＦから第１中間レベルＶＭ１に遷移し、当該第１中間レベルＶＭ１から第２中間レベルＶＭ２を含む多数の中間レベルＶＭを経由してオンレベルＶＯＮに連続的に遷移し、当該オンレベルＶＯＮから第２中間レベルＶＭ２を含む多数の中間レベルＶＭを経由して第１中間レベルＶＭ１に連続的に遷移し、当該第１中間レベルＶＭ１からオフレベルＶＯＦＦに遷移する。なお、第１中間レベルＶＭ１とオンレベルＶＯＮの間は、図１３とは異なる態様の曲線状に接続されてもよいし、直線状に接続されてもよい。
【0057】
以上、本発明を実施形態に基づいて説明した。例示としての実施形態における各構成要素や各処理の組合せには様々な変形例が可能であり、そのような変形例が本発明の範囲に含まれることは当業者にとって自明である。
【0058】
実施形態ではレーザ装置１００における電源装置２５０について具体的に説明したが、これらに限られない任意のインバータ装置に本発明は適用できる。例えば、バッテリーの充電システムや電動の建設機械に設けられるインバータ装置に本発明を適用してもよい。
【0059】
なお、実施形態で説明した各装置や各方法の構成、作用、機能は、ハードウェア資源またはソフトウェア資源によって、あるいは、ハードウェア資源とソフトウェア資源の協働によって実現できる。ハードウェア資源としては、例えば、プロセッサ、ＲＯＭ、ＲＡＭ、各種の集積回路を利用できる。ソフトウェア資源としては、例えば、オペレーティングシステム、アプリケーション等のプログラムを利用できる。
【符号の説明】
【0060】
１００ レーザ装置、２００ レーザ共振器、２５０ 電源装置、４００ 高周波電源、４１０ DC-RF変換部、４１２ インバータ、４２０ 高周波信号生成部、４６０ 位相シフト量決定部。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】