特開 2024-103199 フィルタ装置および高周波フロントエンド回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024103199

(43)【公開日】2024-08-01

(54)【発明の名称】フィルタ装置および高周波フロントエンド回路

(51)【国際特許分類】

   H03H 7/075 20060101AFI20240725BHJP

   H01G 4/40 20060101ALI20240725BHJP

   H01G 4/30 20060101ALI20240725BHJP

   H01G 4/38 20060101ALI20240725BHJP

【ＦＩ】

H03H7/075 Z

H01G4/40 321A

H01G4/30 201C

H01G4/38 A

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2023007400

(22)【出願日】2023-01-20

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】村本 和幸

(72)【発明者】

【氏名】佐藤 拓也

(72)【発明者】

【氏名】小川 圭介

【テーマコード（参考）】

5E082

5J024

【Ｆターム（参考）】

5E082AA01

5E082AB03

5E082BB01

5E082BC30

5E082CC02

5E082DD08

5E082EE04

5E082EE23

5E082EE35

5E082FF05

5E082FG04

5E082FG26

5E082FG46

5E082GG10

5J024AA01

5J024BA11

5J024BA18

5J024CA04

5J024CA06

5J024CA09

5J024DA04

5J024DA25

5J024DA29

5J024EA03

5J024KA03

(57)【要約】      （修正有）

【課題】共振器間の容量結合に起因する減衰特性を低下を抑制する、複数段の共振器を含むフィルタ装置及びそれを備える高周波フロントエンド回路を提供する。
【解決手段】フィルタ装置１００は、積層体と、入力端子、出力端子Ｔ２及び接地端子ＧＮＤと、接地電極ＰＧ１と、上面と接地電極との間の層において、入力端子から出力端子までの信号伝達経路に配置されている２つの共振器と、容量結合を介して２つの共振器を結合する結合電極ＰＣ４５と、を備える。共振器は、接地電極との間でキャパシタを構成するキャパシタ電極ＰＣ４０、５０を含む。結合電極は、キャパシタ電極ＰＣ４０に接続され、キャパシタ電極ＰＣ５０との間でキャパシタを構成する。結合電極は、各々第１端部及び第２端部を有する電極Ｐ１、２を含み、電極Ｐ１の第１端部と電極Ｐ２の第１端部とが接続され、電極Ｐ１の第２端部及び電極Ｐ２の第２端部は、キャパシタ電極ＰＣ４０に接続される。
【選択図】図５

【特許請求の範囲】

【請求項1】

フィルタ装置であって、
第１面および第２面を有し、複数の誘電体層が積層された積層体と、
前記積層体の前記第２面に配置された入力端子、出力端子および接地端子と、
前記積層体の内部に配置され、前記接地端子に接続された接地電極と、
前記第１面と前記接地電極との間の層において、前記入力端子から前記出力端子までの信号伝達経路に配置された第１共振器および第２共振器と、
容量結合を介して前記第１共振器と前記第２共振器とを結合するための結合電極とを備え、
前記第１共振器および前記第２共振器は、前記接地電極との間でキャパシタを構成する第１キャパシタ電極および第２キャパシタ電極をそれぞれ含み、
前記結合電極は、前記第２キャパシタ電極に接続されており、かつ、前記第１キャパシタ電極との間でキャパシタを構成し、
前記結合電極は、各々が第１端部および第２端部を有する第１電極および第２電極を含み、
前記第１電極の第１端部と前記第２電極の第１端部とが接続され、
前記第１電極の第２端部および前記第２電極の第２端部は、前記第２キャパシタ電極に接続されている、フィルタ装置。

【請求項2】

前記第１電極および前記第２電極によって環状構造が構成される、請求項１に記載のフィルタ装置。

【請求項3】

前記第１電極、前記第２電極および前記第２キャパシタ電極によって環状構造が構成される、請求項１に記載のフィルタ装置。

【請求項4】

前記環状構造は、同一の誘電体層に配置されている、請求項２または３に記載のフィルタ装置。

【請求項5】

前記環状構造は、複数の誘電体層にわたって配置されている、請求項２または３に記載のフィルタ装置。

【請求項6】

前記結合電極は、前記第２キャパシタ電極と前記接地電極との間の誘電体層に配置されている、請求項５に記載のフィルタ装置。

【請求項7】

前記第２キャパシタ電極は、前記結合電極と前記接地電極との間の誘電体層に配置されている、請求項５に記載のフィルタ装置。

【請求項8】

前記結合電極は、前記第１電極および前記第２電極の第１端部から突出した第３電極をさらに含む、請求項１に記載のフィルタ装置。

【請求項9】

前記第１電極および前記第２電極は、前記第３電極と前記接地電極との間の誘電体層に配置されている、請求項８に記載のフィルタ装置。

【請求項10】

前記第１電極の線路幅と前記第２電極の線路幅との和は、前記第３電極の線路幅の０．８～１．２倍である、請求項８または９に記載のフィルタ装置。

【請求項11】

前記第１共振器は、前記信号伝達経路において前記入力端子あるいは前記出力端子に最も近く配置された共振器である、請求項１に記載のフィルタ装置。

【請求項12】

前記入力端子に接続され、前記第１キャパシタ電極との間でキャパシタを構成する第３キャパシタ電極をさらに備える、請求項１１に記載のフィルタ装置。

【請求項13】

前記出力端子に接続され、前記第１キャパシタ電極との間でキャパシタを構成する第４キャパシタ電極をさらに備える、請求項１１に記載のフィルタ装置。

【請求項14】

前記信号伝達経路において、前記入力端子と前記第１共振器との間に配置された第３共振器をさらに備える、請求項１に記載のフィルタ装置。

【請求項15】

前記信号伝達経路において、前記出力端子と前記第２共振器との間に設けられた第４共振器をさらに備える、請求項１４に記載のフィルタ装置。

【請求項16】

前記信号伝達経路において、前記出力端子と前記第２共振器との間に設けられた第４共振器をさらに備える、請求項１に記載のフィルタ装置。

【請求項17】

請求項１に記載のフィルタ装置を備えた、高周波フロントエンド回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、フィルタ装置および高周波フロントエンド回路に関し、より特定的には、フィルタ装置における減衰特性を向上させる技術に関する。

【背景技術】

【0002】

国際公開第２０２１／０７９７３７号明細書（特許文献１）には、複数段のＬＣ並列共振器を含むフィルタ装置が開示されている。特許文献１に開示されたフィルタ装置においては、隣接する共振器は、互いに電磁界結合するとともに、キャパシタを用いた容量結合により結合することによって、所望の周波数帯域の信号を入力端子から出力端子へと伝達する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第２０２１／０７９７３７号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に開示されるようなフィルタ装置においては、隣接する共振器間の容量結合は、一方の共振器から延伸する平板電極と、他方の共振器に含まれる平板電極とによって形成されるキャパシタにより実現される。

【0005】

このとき、一方の共振器から延伸する平板電極は、実際にはある長さを有しているため、所定のインダクタンス値を有するインダクタとしても機能する。そのため、当該キャパシタを構成する平板電極自体が分布定数系のＬＣ並列共振器となってしまい、当該平板電極の共振周波数付近において、意図しない減衰特性の低下が生じる場合がある。

【0006】

近年では、互いに異なる周波数帯域を用いた複数の通信規格に基づいて通信が行なわれている。フィルタ装置が対象とする通過帯域以外の周波数帯域（すなわち、非通過帯域）における減衰特性が低下すると、当該非通過帯域の周波数帯域を用いる他の通信機器に対して悪影響を及ぼす可能性がある。さらに、当該フィルタ装置においては、減衰特性が低下した周波数帯域の信号がノイズとして現れるおそれがある。

【0007】

本開示は、このような課題を解決するためになされたものであって、その目的は、複数段の共振器を含むフィルタ装置において、共振器間の容量結合に起因する減衰特性を低下を抑制することである。

【課題を解決するための手段】

【0008】

本開示に係るフィルタ装置は、複数の誘電体層が積層された積層体と、入力端子、出力端子および接地端子と、接地端子に接続された接地電極と、第１共振器および第２共振器と、結合電極とを備える。積層体は、第１面および第２面を有する。入力端子、出力端子および接地端子は、積層体の第２面に配置されている。接地電極は、積層体の内部に配置されている。第１共振器および第２共振器は、第１面と接地電極との間の層において、入力端子から出力端子までの信号伝達経路に配置されている。結合電極は、容量結合を介して第１共振器と第２共振器とを結合する。第１共振器および第２共振器は、接地電極との間でキャパシタを構成する第１キャパシタ電極および第２キャパシタ電極をそれぞれ含む。結合電極は、第２キャパシタ電極に接続されており、かつ、第１キャパシタ電極との間でキャパシタを構成する。結合電極は、各々が第１端部および第２端部を有する第１電極および第２電極を含む。第１電極の第１端部と第２電極の第１端部とが接続される。第１電極の第２端部および第２電極の第２端部は、第２キャパシタ電極に接続されている。

【発明の効果】

【0009】

本開示に係るフィルタ装置によれば、隣接する共振器間の容量結合を形成するための結合電極が２つの電極を含んでおり、各電極の一方の端部同士が電気的に接続されるとともに、他方の電極同士が電気的に接続されている。すなわち、結合電極が、互いに並列接続された２つの経路によって構成される。これにより、結合電極が１つの経路で構成される場合に比べて、当該結合電極のインダクタンス値を低減することができ、それにより結合電極の共振周波数をより高くすることができる。したがって、結合電極の構成を適宜調整し、仕様によって定められた非通過帯域よりも高周波数側に結合電極の共振周波数を設定することによって、当該非通過帯域における減衰特性の低下を抑制することができる。

【図面の簡単な説明】

【0010】

【図1】実施の形態のフィルタ装置が適用される高周波フロントエンド回路を有する通信装置のブロック図である。

【図2】実施の形態のフィルタ装置の等価回路図である。

【図3】実施の形態のフィルタ装置の外形斜視図である。

【図4】図３のフィルタ装置の積層構造の一例を示す分解斜視図である。

【図5】図４のフィルタ装置の部分的な拡大斜視図である。

【図6】図５のフィルタ装置の部分的な拡大平面図である。

【図7】実施の形態のフィルタ装置と比較例のフィルタ装置における結合電極を示す図である。

【図8】実施の形態および比較例のフィルタ装置におけるフィルタ特性を説明するための図である。

【図9】変形例１のフィルタ装置の部分的な拡大斜視図である。

【図10】変形例２のフィルタ装置の部分的な拡大斜視図である。

【図11】変形例３のフィルタ装置の部分的な拡大斜視図である。

【図12】変形例４のフィルタ装置の部分的な拡大斜視図である。

【図13】変形例５のフィルタ装置の部分的な拡大斜視図である。

【発明を実施するための形態】

【0011】

以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

【0012】

［実施の形態］
（通信装置の基本構成）
図１は、実施の形態のフィルタ装置が適用される高周波フロントエンド回路２０を有する通信装置１０のブロック図である。通信装置１０は、たとえば、スマートフォンに代表される携帯端末、あるいは、携帯電話基地局である。

【0013】

図１を参照して、通信装置１０は、アンテナ１２と、高周波フロントエンド回路２０と、ミキサ３０と、局部発振器３２と、Ｄ／Ａコンバータ（ＤＡＣ）４０と、ＲＦ回路５０とを備える。また、高周波フロントエンド回路２０は、バンドパスフィルタ２２，２８と、増幅器２４と、減衰器２６とを含む。なお、図１においては、高周波フロントエンド回路２０が、アンテナ１２から高周波信号を送信する送信回路を含む場合について説明するが、高周波フロントエンド回路２０はアンテナ１２を介して高周波信号を受信する受信回路を含んでいてもよい。

【0014】

通信装置１０は、ＲＦ回路５０から伝達された送信信号を高周波信号にアップコンバートしてアンテナ１２から放射する。ＲＦ回路５０から出力された送信信号である変調済みのデジタル信号は、Ｄ／Ａコンバータ４０によってアナログ信号に変換される。ミキサ３０は、Ｄ／Ａコンバータ４０によってデジタル信号からアナログ信号に変換された送信信号を、局部発振器３２からの発振信号と混合して高周波信号へとアップコンバートする。バンドパスフィルタ２８は、アップコンバートによって生じた不要波を除去して、所望の周波数帯域の送信信号のみを抽出する。減衰器２６は、送信信号の強度を調整する。増幅器２４は、減衰器２６を通過した送信信号を、所定のレベルまで電力増幅する。バンドパスフィルタ２２は、増幅過程で生じた不要波を除去するとともに、通信規格で定められた周波数帯域の信号成分のみを通過させる。バンドパスフィルタ２２を通過した送信信号は、アンテナ１２から放射される。

【0015】

上記のような通信装置１０におけるバンドパスフィルタ２２，２８として、本開示に対応したフィルタ装置を採用することができる。

【0016】

（フィルタ装置の構成）
次に、図２～図４を用いて、実施の形態のフィルタ装置１００の詳細な構成について説明する。

【0017】

（１）等価回路
図２は、フィルタ装置１００の等価回路図である。図２を参照して、フィルタ装置１００は、入力端子Ｔ１と、出力端子Ｔ２と、共振器ＲＣ１～ＲＣ５とを備える。共振器ＲＣ１～ＲＣ５の各々は、インダクタとキャパシタとが並列接続されたＬＣ並列共振器である。

【0018】

共振器ＲＣ１は、キャパシタＣ０を介して入力端子Ｔ１に接続されている。共振器ＲＣ１は、インダクタＬ１，Ｌ１２，Ｌ６とキャパシタＣ１とを含む。インダクタＬ１，Ｌ１２，Ｌ６は、キャパシタＣ０との接続ノードＮ１Ａと接地端子ＧＮＤとの間に直列接続されている。キャパシタＣ１もまた、接続ノードＮ１Ａと接地端子ＧＮＤとの間に接続されている。すなわち、共振器ＲＣ１は、直接接続されたインダクタＬ１，Ｌ１２，Ｌ６による合成インダクタと、キャパシタＣ１とが並列接続されたＬＣ並列共振器である。

【0019】

共振器ＲＣ２は、インダクタＬ２，Ｌ１２，Ｌ６およびキャパシタＣ２を含む。インダクタＬ２の一方端は、インダクタＬ１とインダクタＬ１２との間の接続ノードＮ２Ｂに接続されている。インダクタＬ２の他方端は、キャパシタＣ２を介して接地端子ＧＮＤに接続されている。すなわち、共振器ＲＣ２は、直接接続されたインダクタＬ２，Ｌ１２，Ｌ６による合成インダクタと、キャパシタＣ２とが並列接続されたＬＣ並列共振器である。

【0020】

インダクタＬ２とキャパシタＣ２との間の接続ノードＮ２Ａは、キャパシタＣ１２を介して共振器ＲＣ１における接続ノードＮ１Ａに接続されている。すなわち、共振器ＲＣ２は、キャパシタＣ１２によって共振器ＲＣ１と容量結合している。

【0021】

共振器ＲＣ３は、インダクタＬ３，Ｌ６およびキャパシタＣ３を含む。インダクタＬ３の一方端は、インダクタＬ１２とインダクタＬ６との間の接続ノードＮ３Ｂに接続されている。インダクタＬ３の他方端は、キャパシタＣ３を介して接地端子ＧＮＤに接続されている。すなわち、共振器ＲＣ３は、直接接続されたインダクタＬ３，Ｌ６による合成インダクタと、キャパシタＣ３とが並列接続されたＬＣ並列共振器である。

【0022】

インダクタＬ３とキャパシタＣ３との間の接続ノードＮ３Ａは、キャパシタＣ２３を介して共振器ＲＣ２における接続ノードＮ２Ａに接続されている。すなわち、共振器ＲＣ３は、キャパシタＣ２３によって共振器ＲＣ２と容量結合している。

【0023】

共振器ＲＣ４は、インダクタＬ４，Ｌ４５，Ｌ６およびキャパシタＣ４を含む。インダクタＬ４の一方端は、インダクタＬ４５の一方端に接続される。インダクタＬ４の他方端は、キャパシタＣ４を介して接地端子ＧＮＤに接続されている。インダクタＬ４５の他方端は、共振器ＲＣ３におけるインダクタＬ３とインダクタＬ６との間の接続ノードＮ３Ｂに接続されている。すなわち、共振器ＲＣ４は、直接接続されたインダクタＬ４，Ｌ４５，Ｌ６による合成インダクタと、キャパシタＣ４とが並列接続されたＬＣ並列共振器である。

【0024】

インダクタＬ４とキャパシタＣ４との間の接続ノードＮ４Ａは、キャパシタＣ３４を介して共振器ＲＣ３における接続ノードＮ３Ａに接続されている。すなわち、共振器ＲＣ４は、キャパシタＣ３４によって共振器ＲＣ３と容量結合している。

【0025】

共振器ＲＣ５は、インダクタＬ５，Ｌ４５，Ｌ６およびキャパシタＣ５を含む。インダクタＬ５の一方端は、共振器ＲＣ４におけるインダクタＬ４とインダクタＬ４５との間の接続ノードＮ４Ｂに接続される。インダクタＬ５の他方端は、キャパシタＣ５を介して接地端子ＧＮＤに接続されている。すなわち、共振器ＲＣ５は、直接接続されたインダクタＬ５，Ｌ４５，Ｌ６による合成インダクタと、キャパシタＣ５とが並列接続されたＬＣ並列共振器である。

【0026】

インダクタＬ５とキャパシタＣ５との間の接続ノードＮ５Ａは、キャパシタＣ４５を介して共振器ＲＣ４における接続ノードＮ４Ａに接続されている。すなわち、共振器ＲＣ５は、キャパシタＣ４５によって共振器ＲＣ４と容量結合している。また、共振器ＲＣ５における接続ノードＮ５Ａは、キャパシタＣ６を介して出力端子Ｔ２に接続される。さらに、共振器ＲＣ５における接続ノードＮ５Ａと、共振器ＲＣ１における接続ノードＮ１Ａとの間に、キャパシタＣ１５が接続されている。

【0027】

上記のように、インダクタＬ１２は、共振器ＲＣ１および共振器ＲＣ２で共用されている。同様に、インダクタＬ４５は、共振器ＲＣ４および共振器ＲＣ５で共用されている。さらに、インダクタＬ６は、共振器ＲＣ１～ＲＣ５で共用されている。

【0028】

また、各共振器同士は互いに磁気結合により結合している。このように、フィルタ装置１００は、入力端子Ｔ１と出力端子Ｔ２との間の信号伝達経路に、互いに磁気結合および容量結合する５段の共振器が配置された構成を有している。各共振器の共振周波数を調整することによって、フィルタ装置１００は、所望の周波数帯域の信号を通過させるバンドパスフィルタとして機能する。なお、フィルタ装置に含まれる共振器の数は一例であり、本開示における特徴は、２以上の共振器が含まれるフィルタ装置に適用可能である。

【0029】

（２）詳細構造
次に、図３および図４を用いて、フィルタ装置１００の構造について説明する。図３はフィルタ装置１００の外観斜視図であり、図４はフィルタ装置１００の積層構造の一例を示す分解斜視図である。

【0030】

図３および図４を参照して、フィルタ装置１００は、複数の誘電体層ＬＹ１～ＬＹ１０が積層方向に積層された、直方体または略直方体の積層体１１０を備えている。誘電体層ＬＹ１～ＬＹ１０は、たとえば低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）などのセラミック、あるいは樹脂により形成されている。積層体１１０の内部において、各誘電体層に設けられた複数の電極、および、誘電体層間に設けられた複数のビアによって、ＬＣ並列共振器のインダクタおよびキャパシタが構成される。なお、本明細書において「ビア」とは、異なる誘電体層に設けられた電極を接続するために、誘電体層中に設けられる導体を示す。ビアは、たとえば、導電ペースト、めっき、および／または金属ピンなどによって形成される。

【0031】

なお、以降の説明においては、積層体１１０における誘電体層ＬＹ１～ＬＹ１０の積層方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって積層体１１０の長辺に沿った方向を「Ｘ軸方向」とし、積層体１１０の短辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。

【0032】

積層体１１０の上面１１１（誘電体層ＬＹ１）には、フィルタ装置１００の方向を特定するための方向性マークＤＭが配置されている。積層体１１０の下面１１２（誘電体層ＬＹ１０）には、当該フィルタ装置１００と外部機器とを接続するための外部端子（入力端子Ｔ１、出力端子Ｔ２および複数の接地端子ＧＮＤ）が配置されている。入力端子Ｔ１、出力端子Ｔ２および接地端子ＧＮＤの各々は平板形状の電極であり、積層体１１０の下面１１２に規則的に配置されたＬＧＡ（Land Grid Array）端子である。

【0033】

フィルタ装置１００は、図２で説明したように、ＬＣ並列共振器である５つの共振器ＲＣ１～ＲＣ５を有している。より具体的には、共振器ＲＣ１は、ビアＶ１０と、キャパシタ電極ＰＣ１０と、平板電極ＰＬ１２とを含む。共振器ＲＣ２は、ビアＶ２０，Ｖ２１と、キャパシタ電極ＰＣ２０と、平板電極ＰＬ１２とを含む。共振器ＲＣ３は、ビアＶ３０と、キャパシタ電極ＰＣ３０とを含む。共振器ＲＣ４は、ビアＶ４０，Ｖ４１と、キャパシタ電極ＰＣ４０と、平板電極ＰＬ４５とを含む。共振器ＲＣ５は、ビアＶ５０と、キャパシタ電極ＰＣ５０と、平板電極ＰＬ４５とを含む。

【0034】

入力端子Ｔ１は、ビアＶ０１およびビアＶ０２によって、誘電体層ＬＹ７に配置されたキャパシタ電極ＰＣ０１に接続される。ビアＶ０１およびビアＶ０２は、誘電体層ＬＹ９においてオフセットしている。

【0035】

共振器ＲＣ１のキャパシタ電極ＰＣ１０は、誘電体層ＬＹ６に配置されている。キャパシタ電極ＰＣ１０の一部は、積層体１１０の積層方向（Ｚ軸方向）から平面視した場合に、誘電体層ＬＹ７のキャパシタ電極ＰＣ０１と重なっている。キャパシタ電極ＰＣ１０およびキャパシタ電極ＰＣ０１によって、図２におけるキャパシタＣ０が構成される。

【0036】

また、キャパシタ電極ＰＣ１０の他の一部は、積層体１１０の積層方向から平面視した場合に、誘電体層ＬＹ８に配置された接地電極ＰＧ１と重なっている。接地電極ＰＧ１は、複数のビアＶＧ４および複数のビアＶＧ５によって、下面１１２における接地端子ＧＮＤに接続されている。すなわち、キャパシタ電極ＰＣ１０および接地電極ＰＧ１によって、図２におけるキャパシタＣ１が構成される。

【0037】

キャパシタ電極ＰＣ１０は、ビアＶ１０によって、誘電体層ＬＹ２に配置された平板電極ＰＬ１２に接続される。平板電極ＰＬ１２は、略Ｕ字形状をした帯状の電極であり、一方の端部にビアＶ１０が接続されている。平板電極ＰＬ１２の中間付近には、ビアＶＧ１１が接続されている。ビアＶＧ１１は、誘電体層ＬＹ３に配置された接地電極ＰＧ２に接続されている。接地電極ＰＧ２は、ビアＶＧ１２，ＶＧ２２によって、誘電体層ＬＹ８の接地電極ＰＧ１に接続されている。

【0038】

平板電極ＰＬ１２における、ビアＶ１０の接続点からビアＶＧ１１の接続点までの部分と、ビアＶ１０とによって、図２におけるインダクタＬ１が構成される。また、ビアＶＧ１１によって、図２におけるインダクタＬ１２が構成される。さらに、ビアＶＧ１２，ＶＧ２２およびＶＧ４，ＶＧ５によって、図２におけるインダクタＬ６が構成される。

【0039】

平板電極ＰＬ１２の他方端には、ビアＶ２０が接続される。ビアＶ２０は、誘電体層ＬＹ６に配置されたキャパシタ電極ＰＣ２０に接続される。キャパシタ電極ＰＣ２０は、誘電体層ＬＹ６において、キャパシタ電極ＰＣ１０に隣接して配置される。キャパシタ電極ＰＣ２０は、積層体１１０の積層方向から平面視した場合に、誘電体層ＬＹ８の接地電極ＰＧ１と重なっている。すなわち、キャパシタ電極ＰＣ２０および接地電極ＰＧ１によって、図２におけるキャパシタＣ２が構成される。

【0040】

ビアＶ２０は、誘電体層ＬＹ５に配置されたキャパシタ電極ＰＣ１２にも接続される。また、キャパシタ電極ＰＣ１２は、ビアＶ２１によってキャパシタ電極ＰＣ２０に接続される。キャパシタ電極ＰＣ１２は略Ｙ字形状を有しており、第１端部にビアＶ２０が接続され、第２端部にビアＶ２１が接続されている。キャパシタ電極ＰＣ１２の第３端部は、積層体１１０の積層方向から平面視した場合に、共振器ＲＣ１におけるキャパシタ電極ＰＣ１０と重なっている。すなわち、キャパシタ電極ＰＣ１２およびキャパシタ電極ＰＣ１０によって、図２におけるキャパシタＣ１２が構成される。

【0041】

平板電極ＰＬ１２における、ビアＶ２０の接続点からビアＶＧ１１の接続点までの部分と、ビアＶ２０とによって、図２におけるインダクタＬ２が構成される。

【0042】

出力端子Ｔ２は、ビアＶ０３およびビアＶ０４によって、誘電体層ＬＹ７に配置されたキャパシタ電極ＰＣ０２に接続される。ビアＶ０３およびビアＶ０４は、誘電体層ＬＹ９においてオフセットしている。

【0043】

共振器ＲＣ５のキャパシタ電極ＰＣ５０は、誘電体層ＬＹ６に配置されている。キャパシタ電極ＰＣ５０の一部は、積層体１１０の積層方向から平面視した場合に、誘電体層ＬＹ７のキャパシタ電極ＰＣ０２と重なっている。キャパシタ電極ＰＣ５０およびキャパシタ電極ＰＣ０２によって、図２におけるキャパシタＣ６が構成される。

【0044】

また、キャパシタ電極ＰＣ５０の他の一部は、積層体１１０の積層方向から平面視した場合に、誘電体層ＬＹ８に配置された接地電極ＰＧ１と重なっている。すなわち、キャパシタ電極ＰＣ５０および接地電極ＰＧ１によって、図２におけるキャパシタＣ５が構成される。

【0045】

キャパシタ電極ＰＣ５０は、ビアＶ５０によって、誘電体層ＬＹ２に配置された平板電極ＰＬ４５に接続される。平板電極ＰＬ４５は、略Ｕ字形状をした帯状の電極であり、一方の端部にビアＶ５０が接続されている。平板電極ＰＬ４５の中間付近には、ビアＶＧ２１が接続されている。ビアＶＧ２１は、誘電体層ＬＹ３に配置された接地電極ＰＧ２に接続されている。

【0046】

平板電極ＰＬ４５における、ビアＶ５０の接続点からビアＶＧ２１の接続点までの部分と、ビアＶ５０とによって、図２におけるインダクタＬ５が構成される。また、ビアＶＧ２１によって、図２におけるインダクタＬ４５が構成される。

【0047】

平板電極ＰＬ４５の他方端には、ビアＶ４０が接続される。ビアＶ４０は、誘電体層ＬＹ６に配置されたキャパシタ電極ＰＣ４０に接続される。キャパシタ電極ＰＣ４０は、誘電体層ＬＹ６において、キャパシタ電極ＰＣ５０に隣接して配置される。キャパシタ電極ＰＣ４０は、積層体１１０の積層方向から平面視した場合に、誘電体層ＬＹ８の接地電極ＰＧ１と重なっている。すなわち、キャパシタ電極ＰＣ４０および接地電極ＰＧ１によって、図２におけるキャパシタＣ４が構成される。

【0048】

ビアＶ４０は、誘電体層ＬＹ５に配置されたキャパシタ電極ＰＣ４５にも接続される。また、キャパシタ電極ＰＣ４５は、ビアＶ４１によってキャパシタ電極ＰＣ４０に接続される。キャパシタ電極ＰＣ４５は略Ｙ字形状を有しており、第１端部にビアＶ４０が接続され、第２端部にビアＶ４１が接続されている。キャパシタ電極ＰＣ４５の第３端部は、積層体１１０の積層方向から平面視した場合に、共振器ＲＣ５におけるキャパシタ電極ＰＣ５０と重なっている。すなわち、キャパシタ電極ＰＣ４５およびキャパシタ電極ＰＣ５０によって、図２におけるキャパシタＣ４５が構成される。

【0049】

平板電極ＰＬ４５における、ビアＶ４０の接続点からビアＶＧ２１の接続点までの部分と、ビアＶ４０とによって、図２におけるインダクタＬ４が構成される。

【0050】

誘電体層ＬＹ６において、共振器ＲＣ２のキャパシタ電極ＰＣ２０と共振器ＲＣ４のキャパシタ電極ＰＣ４０との間に、キャパシタ電極ＰＣ３０が配置される。キャパシタ電極ＰＣ３０は、積層体１１０の積層方向から平面視した場合に、誘電体層ＬＹ８の接地電極ＰＧ１と重なっている。すなわち、キャパシタ電極ＰＣ３０および接地電極ＰＧ１によって、図２におけるキャパシタＰＣ３が構成される。

【0051】

キャパシタ電極ＰＣ３０は、ビアＶ３０によって、誘電体層ＬＹ２に配置された平板電極ＰＬ３０に接続される。平板電極ＰＬ３０は、Ｙ軸方向に延在する帯状の電極である。平板電極ＰＬ３０の一方端にはビアＶ３０が接続され、他方端にはビアＶＧ３が接続される。ビアＶＧ３は、誘電体層ＬＹ３の接地電極ＰＧ２に接続される。ビアＶ３０，ＶＧ３および平板電極ＰＬ３０によって、図２におけるインダクタＬ３が構成される。

【0052】

ビアＶ３０は、誘電体層ＬＹ４に配置されたキャパシタ電極ＰＣ３１にも接続される。キャパシタ電極ＰＣ３１は、略Ｔ字形状の平板電極である。積層体１１０の積層方向から平面視した場合に、キャパシタ電極ＰＣ３１の一部は、誘電体層ＬＹ５のキャパシタ電極ＰＣ１２と重なっている。すなわち、キャパシタ電極ＰＣ３１およびキャパシタ電極ＰＣ１２によって、図２におけるキャパシタＣ２３が構成される。また、積層体１１０の積層方向から平面視した場合に、キャパシタ電極ＰＣ３１の他の一部は、誘電体層ＬＹ５のキャパシタ電極ＰＣ４５と重なっている。すなわち、キャパシタ電極ＰＣ３１およびキャパシタ電極ＰＣ４５によって、図２におけるキャパシタＣ４５が構成される。

【0053】

誘電体層ＬＹ９には、Ｘ軸方向に延在する帯状のキャパシタ電極ＰＣ１５が配置されている。積層体１１０の積層方向から平面視した場合に、キャパシタ電極ＰＣ１５の一方端は共振器ＲＣ１のキャパシタ電極ＰＣ１０と重なっており、キャパシタ電極ＰＣ１５の他方端は共振器ＲＣ５のキャパシタ電極ＰＣ５０と重なっている。すなわち、キャパシタ電極ＰＣ１０，ＰＣ１５，ＰＣ５０によって、図２におけるキャパシタＣ１５が構成される。

【0054】

（結合電極の形状による減衰特性への影響）
図４で説明したように、フィルタ装置１００においては、互いに隣接する共振器はキャパシタを介して容量結合している。共振器間を結合するキャパシタは、一方の共振器から延伸する平板電極と、他方の共振器においてＬＣ並列共振器を構成するキャパシタ用の電極とを対向配置することによって実現される。

【0055】

このとき、一方の共振器から延伸する平板電極（以下、「結合電極」とも称する。）は、実際にはある長さを有しているため、所定のインダクタンス値を有するインダクタとしても機能する。そのため、キャパシタを構成する結合電極自体が分布定数のＬＣ並列共振器となってしまい、当該結合電極の共振周波数付近において、意図しない減衰特性の低下が生じ得る。

【0056】

最近の通信装置においては、Ｗｉ－Ｆｉ、４Ｇおよび５Ｇなどの、互いに周波数帯域が異なる複数の通信規格に基づいた電波を用いて通信が行なわれる場合がある。このような場合に、フィルタ装置が対象とする通過帯域以外の周波数帯域（非通過帯域）における減衰特性が低下すると、当該非通過帯域の周波数帯域を通過帯域として用いる他の通信機器に対して悪影響を及ぼす可能性がある。さらに、当該フィルタ装置が受信回路に用いられる場合においては、受信信号において、減衰特性が低下した周波数帯域に対応する信号がノイズとして現れるおそれがある。

【0057】

そこで、本実施の形態におけるフィルタ装置１００においては、入力端子Ｔ１に最も近接して配置される共振器ＲＣ１と共振器ＲＣ２との間、および、出力端子Ｔ２に最も近接して配置される共振器ＲＣ５と共振器ＲＣ４との間に設けられるキャパシタについては、２つの並列経路を有する電極を結合電極として用いて当該キャパシタを構成する。このように、結合電極を並列構成とすることによって、結合電極の実質的なインダクタンス値を低減することができるので、単一経路の結合電極の場合に比べて、より高周波数側に結合電極の共振周波数を設定することができる。これによって、所定の周波数帯域における減衰特性の低下を抑制することができる。

【0058】

図５および図６は、実施の形態のフィルタ装置１００における結合電極の詳細構造を説明するための図である。図５および図６においては、共振器ＲＣ４と共振器ＲＣ５との間の結合電極に対応するキャパシタ電極ＰＣ４５を例として説明する。図５は、キャパシタ電極ＰＣ４５の部分の拡大斜視図である。図６は、キャパシタ電極ＰＣ４５の部分の拡大平面図である。なお、共振器ＲＣ１と共振器ＲＣ２との間の結合電極に対応するキャパシタ電極ＰＣ１２についても同様である。

【0059】

図５および図６を参照して、キャパシタ電極ＰＣ４５は、各々が帯状の電極Ｐ１，Ｐ２，Ｐ３を含む。電極Ｐ１，Ｐ２は略Ｌ字形状を有している。電極Ｐ１の第１端部は、図５中のノードＮＡにおいて電極Ｐ２の第１端部に接続されている。電極Ｐ１の第２端部は、ビアＶ４０を介してキャパシタ電極ＰＣ４０に接続されている。電極Ｐ２の第２端部は、ビアＶ４１を介してキャパシタ電極ＰＣ４０に接続されている。電極Ｐ３の第１端部は、同じくノードＮＡに接続されている。なお、電極Ｐ３の第２端部は、開放端となっている。

【0060】

すなわち、ノードＮＡとキャパシタ電極ＰＣ４０との間においては、図６中の破線ＬＮ１０に示されるような、電極Ｐ１の第１経路および電極Ｐ２の第２経路による環状構造が形成される。この環状構造によって、キャパシタ電極ＰＣ４５のインダクタンス値が低減される。

【0061】

なお、キャパシタ電極ＰＣ４５を構成する電極Ｐ１，Ｐ２，Ｐ３の形状は、必ずしも図５および図６の例のような細長い帯状には限られない。電極Ｐ１，Ｐ２については、キャパシタ電極ＰＣ４０とともに環状構造が構成することができれば、より広い線路幅を有する矩形形状であってもよいし、信号伝達経路に沿って線路幅が変化するような形状であってもよい。また、電極Ｐ３についても、図５および図６のような矩形形状には限られず、途中で線路幅が変化するような形状であってもよいし、途中で屈曲した形状であってもよい。

【0062】

（フィルタ特性）
次に、図７および図８を用いて、本実施の形態のフィルタ装置１００と、比較例のフィルタ装置１００Ｘとの通過特性のシミュレーション結果について説明する。

【0063】

図７は、フィルタ装置１００のキャパシタ電極ＰＣ４５、および、比較例のフィルタ装置１００Ｘにおけるキャパシタ電極ＰＣ４５Ｘの形状を示す図である。図７を参照して、キャパシタ電極ＰＣ４５においては、上述のように、電極Ｐ１，Ｐ２によって環状構造が構成されている。それに対して、比較例のキャパシタ電極ＰＣ４５Ｘは、単一の帯状電極で構成されている。

【0064】

ここで、キャパシタ電極ＰＣ４５においては、電極Ｐ１の線路幅Ｗ１と電極Ｐ２の線路幅Ｗ２との和が、電極Ｐ３の線路幅Ｗ３と略同一となるようにすることが望ましい。このように設定することによって、製造時において、共振器ＲＣ５のキャパシタ電極ＰＣ５０に対するキャパシタ電極ＰＣ４５のＸ軸方向の位置ずれが生じた場合であっても、キャパシタ電極ＰＣ５０とキャパシタ電極ＰＣ４５とが重なる面積の変動を低減できる。そのため、位置ずれに伴う、共振器ＲＣ４と共振器ＲＣ５との間の容量結合の変動を抑制することができる。

【0065】

なお、上記の「略同一」とは±２０％程度の誤差を許容するものである。言い換えれば、電極Ｐ１の線路幅Ｗ１と電極Ｐ２の線路幅Ｗ２との和は、電極Ｐ３の線路幅Ｗ３の０．８～１．２倍であることが望ましい。

【0066】

図８は、実施の形態および比較例のフィルタ装置におけるフィルタ特性を説明するための図である。図８においては、横軸に周波数が示されており、縦軸には挿入損失が示されている。なお、図８の例においては、フィルタ装置１００の通過帯域は６ＧＨｚ～７ＧＨｚであり、要求される非通過帯域（阻止帯域）の減衰特性は、０～４．５ＧＨｚおよび９．０ＧＨｚ～３５ＧＨｚにおいてａ１［ｄＢ］である。図８において、実線ＬＮ２０が実施の形態のフィルタ装置１００の場合を示しており、破線ＬＮ２１が比較例のフィルタ装置１００Ｘの場合を示している。

【0067】

図８を参照して、比較例の場合においては、結合電極の共振周波数が非通過帯域における２４ＧＨｚ付近に現れており、当該周波数およびその近傍において挿入損失が減少している。そのため、要求される減衰特性が達成されていない。

【0068】

それに対して、実施の形態のフィルタ装置１００においては、結合電極の共振周波数が３７ＧＨｚ付近となっており、減衰特性が要求される非通過帯域の範囲外となっている。これにより、非通過帯域における減衰特性が要求されるレベルを満たしている。

【0069】

以上のように、複数の共振器を含むフィルタ装置において、隣接する共振器間を容量結合するための結合電極を用いて環状構造を形成し、結合電極の共振周波数をより高く設定することによって、非通過帯域における減衰特性の低下を抑制することができる。

【0070】

なお、上記のフィルタ装置１００においては、結合電極であるキャパシタ電極と、当該結合電極に接続される共振器のキャパシタ電極によって環状構造が形成される構成について説明したが、結合電極単体で環状構造を形成し、ビアまたは配線パターンによって当該環状構造と共振器のキャパシタ電極とを接続するようにしてもよい。

【0071】

実施の形態のフィルタ装置１００の配置においては、入力端子および出力端子に近い共振器における結合電極が比較的長くなる傾向にあることから、共振器ＲＣ１と共振器ＲＣ２との間の容量結合、および、共振器ＲＣ４と共振器ＲＣ５との間の容量結合に着目している。しかしながら、他の構造のフィルタ装置においては、これに代えてあるいは加えて、共振器ＲＣ２と共振器ＲＣ３との間の結合電極、および／または、共振器ＲＣ３と共振器ＲＣ４との間の結合電極に、実施の形態のような環状構造を有する構成を適用してもよい。

【0072】

なお、結合電極の環状構造の開口部内にビアが貫通していてもよい。

【0073】

実施の形態における「共振器ＲＣ１」および「共振器ＲＣ５」の各々は本開示における「第１共振器」に対応し、実施の形態における「共振器ＲＣ２」および「共振器ＲＣ４」の各々は本開示における「第２共振器」に対応する。実施の形態における「キャパシタ電極ＰＣ１２」および「キャパシタ電極ＰＣ４５」の各々は、本開示における「結合電極」に対応する。実施の形態における「キャパシタ電極ＰＣ１０」および「キャパシタ電極ＰＣ５０」の各々は本開示における「第１キャパシタ電極」に対応し、実施の形態における「キャパシタ電極ＰＣ２０」および「キャパシタ電極ＰＣ４０」の各々は本開示における「第２キャパシタ電極」に対応する。実施の形態における「キャパシタ電極ＰＣ０１」および「キャパシタ電極ＰＣ０２」は、本開示における「第３キャパシタ電極」および「第４キャパシタ電極」にそれぞれ対応する。実施の形態における「接地電極ＰＧ１」は、本開示における「接地電極」に対応する。実施の形態における「電極Ｐ１」、「電極Ｐ２」および「電極Ｐ３」は、本開示における「第１電極」、「第２電極」および「第３電極」にそれぞれ対応する。

【0074】

［変形例］
以下の図９～図１３においては、共振器間の容量結合を形成するための結合電極の変形例について説明する。なお、図９～図１３の各変形例においては、共振器ＲＣ４と共振器ＲＣ５との間の結合電極について説明するが、共振器ＲＣ１と共振器ＲＣ２との間の結合電極についても各変形例の構成を適用することができる。

【0075】

（変形例１）
変形例１においては、結合電極、および、当該結合電極に接続される共振器のキャパシタ電極が、同じ誘電体層に配置された構成について説明する。

【0076】

図９は、変形例１のフィルタ装置１００Ａの部分的な拡大斜視図である。図９においては、上記の実施の形態で説明した図５における、共振器ＲＣ４のキャパシタ電極ＰＣ４０および結合電極であるキャパシタ電極ＰＣ４５が、キャパシタ電極ＰＣ４５Ａに置き換わった構成となっている。図９および後述する図１０～図１３において、図５と重複する要素の説明は繰り返さない。

【0077】

図９を参照して、キャパシタ電極ＰＣ４５Ａは、図５におけるキャパシタ電極ＰＣ４５の電極Ｐ１，Ｐ２，Ｐ３に加えて、キャパシタ電極ＰＣ４０の部分に対応する電極Ｐ４をさらに含む。電極Ｐ４は、図５の電極Ｐ１，Ｐ２においてビアＶ４０，Ｖ４１が接続されていた端部に接続されている。すなわち、電極Ｐ１，Ｐ２，Ｐ４によって環状構造が構成されている。キャパシタ電極ＰＣ４５Ａには、共振器ＲＣ４のビアＶ４０が接続される。

【0078】

なお、説明を容易にするために、キャパシタ電極ＰＣ４５Ａの電極Ｐ１～Ｐ４を個別の要素として説明したが、実際には、電極Ｐ１～Ｐ４は同一の誘電体層に配置された一体構造の電極として形成される。

【0079】

このように、共振器間を容量結合するための結合電極と、当該結合電極が接続される共振器のキャパシタ電極とを、同一の誘電体層に配置した構成においても、当該結合電極およびキャパシタ電極で形成される電極を環状構造とすることによって、結合電極の共振周波数をより高く設定して、非通過帯域における減衰特性の低下を抑制することができる。

【0080】

（変形例２）
変形例２においては、結合電極における突出部（電極Ｐ３）が除かれた構成について説明する。

【0081】

図１０は、変形例２のフィルタ装置１００Ｂの部分的な拡大斜視図である。図１０においては、上記の実施の形態で説明した図５におけるキャパシタ電極ＰＣ４５が、キャパシタ電極ＰＣ４５Ｂに置き換わった構成となっている。

【0082】

図１０を参照して、キャパシタ電極ＰＣ４５Ｂは、図５のキャパシタ電極ＰＣ４５におけるノードＮＡからＸ軸方向に突出した電極Ｐ３（図６の破線部ＬＮ３０）が除かれた構成となっている。言い換えれば、キャパシタ電極ＰＣ４５Ｂは、電極Ｐ１，Ｐ２のみを含んでいる。

【0083】

このような構成においても、キャパシタ電極ＰＣ４５Ｂの電極Ｐ１，Ｐ２と、共振器ＲＣ４のキャパシタ電極ＰＣ４０とによって環状構造が形成されるため、結合電極の共振周波数をより高く設定して、非通過帯域における減衰特性の低下を抑制することができる。

【0084】

なお、キャパシタ電極ＰＣ４５Ｂは、キャパシタ電極ＰＣ４５と比べると、共振器ＲＣ５のキャパシタ電極ＰＣ５０と重なる面積が少ないため、容量結合の結合度が図５の場合よりもやや弱くなる可能性がある。そのため、変形例２の構成は、要求される容量結合の結合度が比較的低い場合に採用することができる。あるいは、電極Ｐ１，Ｐ２の線路幅を広くすることによって、キャパシタ電極ＰＣ４５と同等の結合度を確保するようにしてもよい。

【0085】

（変形例３）
変形例３においては、結合電極と、当該結合電極が接続される共振器のキャパシタ電極の積層方向における配置順が異なる構成について説明する。

【0086】

図１１は、変形例３のフィルタ装置１００Ｃの部分的な拡大斜視図である。図１１においては、共振器ＲＣ４のキャパシタ電極ＰＣ４０が、結合電極であるキャパシタ電極ＰＣ４５よりも上面１１１側に配置された構成となっている。言い換えれば、キャパシタ電極ＰＣ４５は、キャパシタ電極ＰＣ４０と接地電極ＰＧ１との間の誘電体層に配置されている。

【0087】

このような配置とすることによって、図５の場合に比べて、キャパシタ電極ＰＣ４５と接地電極ＰＧ１との積層方向の距離を短くできるため、共振器ＲＣ４と共振器ＲＣ５との間の容量結合の結合度合いを強くすることができる。そして、キャパシタ電極ＰＣ４５とキャパシタ電極ＰＣ４０とによって環状構造が形成されるため、非通過帯域における減衰特性の低下を抑制することができる。

【0088】

（変形例４）
変形例４においては、結合電極が複数の誘電体層に配置された電極によって形成される構成について説明する。

【0089】

図１２は、変形例４のフィルタ装置１００Ｄの部分的な拡大斜視図である。図１２においては、図１１におけるキャパシタ電極ＰＣ４５が、キャパシタ電極ＰＣ４５Ｄに置き換わった構成となっている。

【0090】

キャパシタ電極ＰＣ４５Ｄは、同一の誘電体層に配置された電極Ｐ１Ｄ，Ｐ２Ｄと、電極Ｐ１Ｄ，Ｐ２Ｄよりも上面１１１側の誘電体層に配置された電極Ｐ３Ｄと、電極Ｐ１Ｄ，Ｐ２Ｄおよび電極Ｐ３Ｄを接続するためのビアＶ４５とを含む。言い換えれば、キャパシタ電極ＰＣ４５Ｄは、キャパシタ電極ＰＣ４５における突出部（電極Ｐ３）が電極Ｐ１，Ｐ２とは異なる誘電体層に配置され、ノードＮＡにおいてビアＶ４５によって電極Ｐ１，Ｐ２と接続された構成に対応する。

【0091】

このような構成においても、電極Ｐ１Ｄ，Ｐ２Ｄと共振器ＲＣ４のキャパシタ電極ＰＣ４０とによって環状構造が形成されるため、非通過帯域における減衰特性の低下を抑制することができる。

【0092】

なお、図１２の例においては、突出部の電極Ｐ３Ｄが電極Ｐ１Ｄ，Ｐ２Ｄよりも上面１１１側の誘電体層に配置されているが、突出部の電極Ｐ３Ｄが電極Ｐ１Ｄ，Ｐ２Ｄよりも接地電極ＰＧ１側の誘電体層に配置された構成であってもよい。

【0093】

（変形例５）
変形例５においては、結合電極と、当該結合電極とキャパシタを形成するキャパシタ電極との積層方向の配置が異なった構成について説明する。

【0094】

図１３は、変形例５のフィルタ装置１００Ｅの部分的な拡大斜視図である。図１３においては、図１１における共振器ＲＣ５のキャパシタ電極ＰＣ５０が、結合電極であるキャパシタ電極ＰＣ４５よりも上面１１１側に配置された構成となっている。言い換えれば、キャパシタ電極ＰＣ４５は、共振器ＲＣ５のキャパシタ電極ＰＣ５０と接地電極ＰＧ１との間の誘電体層に配置されている。

【0095】

このような配置においても、キャパシタ電極ＰＣ４５の電極Ｐ１，Ｐ２と、共振器ＲＣ４のキャパシタ電極ＰＣ４０とによって環状構造が形成されるため、非通過帯域における減衰特性の低下を抑制することができる。

【0096】

［態様］
上述した複数の例示的な実施形態は、以下の態様の具体例であることが当業者により理解される。

【0097】

（第１項）一態様に係るフィルタ装置は、複数の誘電体層が積層された積層体と、入力端子、出力端子および接地端子と、接地端子に接続された接地電極と、第１共振器および第２共振器と、結合電極とを備える。積層体は、第１面および第２面を有する。入力端子、出力端子および接地端子は、積層体の第２面に配置されている。接地電極は、積層体の内部に配置されている。第１共振器および第２共振器は、第１面と接地電極との間の層において、入力端子から出力端子までの信号伝達経路に配置されている。結合電極は、容量結合を介して第１共振器と第２共振器とを結合する。第１共振器および第２共振器は、接地電極との間でキャパシタを構成する第１キャパシタ電極および第２キャパシタ電極をそれぞれ含む。結合電極は、第２キャパシタ電極に接続されており、かつ、第１キャパシタ電極との間でキャパシタを構成する。結合電極は、各々が第１端部および第２端部を有する第１電極および第２電極を含む。第１電極の第１端部と第２電極の第１端部とが接続される。第１電極の第２端部および第２電極の第２端部は、第２キャパシタ電極に接続されている。

【0098】

（第２項）第１項に記載のフィルタ装置において、第１電極および第２電極によって環状構造が構成される。

【0099】

（第３項）第１項に記載のフィルタ装置において、第１電極、第２電極および第２キャパシタ電極によって環状構造が構成される。

【0100】

（第４項）第２または３項に記載のフィルタ装置において、上記環状構造は、同一の誘電体層に配置されている。

【0101】

（第５項）第２または３項に記載のフィルタ装置において、上記環状構造は、複数の誘電体層にわたって配置されている。

【0102】

（第６項）第５項に記載のフィルタ装置において、結合電極は、第２キャパシタ電極と接地電極との間の誘電体層に配置されている。

【0103】

（第７項）第５項に記載のフィルタ装置において、第２キャパシタ電極は、結合電極と接地電極との間の誘電体層に配置されている。

【0104】

（第８項）第１項～第７項のいずれか１項に記載のフィルタ装置において、結合電極は、第１電極および第２電極の第１端部から突出した第３電極をさらに含む。

【0105】

（第９項）第８項に記載のフィルタ装置において、第１電極および第２電極は、第３電極と接地電極との間の誘電体層に配置されている。

【0106】

（第１０項）第８または９項に記載のフィルタ装置において、第１電極の線路幅と第２電極の線路幅との和は、第３電極の線路幅の０．８項～第１．２倍である。

【0107】

（第１１項）第１項～第１０項のいずれか１項に記載のフィルタ装置において、第１共振器は、信号伝達経路において入力端子あるいは出力端子に最も近く配置された共振器である。

【0108】

（第１２項）第１１項に記載のフィルタ装置は、入力端子に接続され、第１キャパシタ電極との間でキャパシタを構成する第３キャパシタ電極をさらに備える。

【0109】

（第１３項）第１１項に記載のフィルタ装置は、出力端子に接続され、第１キャパシタ電極との間でキャパシタを構成する第４キャパシタ電極をさらに備える。

【0110】

（第１４項）第１項～第１０項のいずれか１項に記載のフィルタ装置は、信号伝達経路において、入力端子と第１共振器との間に配置された第３共振器をさらに備える。

【0111】

（第１５項）第１４項に記載のフィルタ装置は、信号伝達経路において、出力端子と第２共振器との間に設けられた第４共振器をさらに備える。

【0112】

（第１６項）第１項～第１０項のいずれか１項に記載のフィルタ装置は、信号伝達経路において、出力端子と第２共振器との間に設けられた第４共振器をさらに備える。

【0113】

（第１７項）一態様に係る高周波フロントエンド回路は、第１項～第１６項のいずれか１項に記載のフィルタ装置を備えている。

【0114】

今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0115】

１０ 通信装置、１２ アンテナ、２０ 高周波フロントエンド回路、２２，２８ バンドパスフィルタ、Ｃ０～Ｃ６，Ｃ１２，Ｃ１５，Ｃ２３，Ｃ３４，Ｃ４５ キャパシタ、２４ 増幅器、２６ 減衰器、３０ ミキサ、３２ 局部発振器、４０ Ｄ／Ａコンバータ、５０ ＲＦ回路、１００，１００Ａ～１００Ｅ，１００Ｘ フィルタ装置、１１０ 積層体、１１１ 上面、１１２ 下面、ＰＣ０１，ＰＣ０２，ＰＣ１０，ＰＣ１２，ＰＣ１５，ＰＣ２０，ＰＣ３０，ＰＣ３１，ＰＣ４０，ＰＣ４５，ＰＣ４５Ａ，ＰＣ４５Ｂ，ＰＣ４５Ｄ，ＰＣ４５Ｘ，ＰＣ５０ キャパシタ電極、ＤＭ 方向性マーク、ＧＮＤ 接地端子、Ｌ１～Ｌ６，Ｌ１２，Ｌ４５ インダクタ、Ｙ１～ＬＹ１０ 誘電体層、Ｎ１Ａ～Ｎ５Ａ，Ｎ２Ｂ～Ｎ４Ｂ 接続ノード、ＮＡ ノード、Ｐ１～Ｐ４，Ｐ１Ｄ～Ｐ３Ｄ 電極、ＰＧ１，ＰＧ２ 接地電極、ＰＬ１２，ＰＬ３０，ＰＬ４５ 平板電極、ＲＣ１～ＲＣ５ 共振器、Ｔ１ 入力端子、Ｔ２ 出力端子、Ｖ０１～Ｖ０４，Ｖ１０～Ｖ５０，Ｖ２１，Ｖ４１，Ｖ４５，ＶＧ３～ＶＧ５，ＶＧ１１，ＶＧ１２，ＶＧ２１，ＶＧ２２ ビア。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】