知財求人 - 知財ポータルサイト「IP Force」
特開2024-10363炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024010363
(43)【公開日】2024-01-24
(54)【発明の名称】炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法
(51)【国際特許分類】
H01L 21/329 20060101AFI20240117BHJP
H01L 29/861 20060101ALI20240117BHJP
H01L 21/268 20060101ALI20240117BHJP
H01L 21/20 20060101ALI20240117BHJP
【ＦＩ】
H01L29/91 A
H01L29/91 F
H01L29/91 C
H01L21/268 F
H01L21/20
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2022111660
(22)【出願日】2022-07-12
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100105854
【弁理士】
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(72)【発明者】
【氏名】冨田 恵津子
【テーマコード（参考）】
5F152
【Ｆターム（参考）】
5F152LM09
5F152LN03
5F152LN21
5F152MM02
5F152MM04
5F152MM07
5F152NN05
5F152NN27
5F152NQ02
(57)【要約】
【課題】積層欠陥の拡大を防止することができ、半導体装置の順方向特性の劣化を抑制することができるＳｉＣエピタキシャル基板の製造方法を提供する。
【解決手段】炭化珪素の基板上にエピタキシャル層を成長させる工程（Ｓ１）と、エピタキシャル層に光を照射して、基板からエピタキシャル層へ伝播した基底面転位を起点とする積層欠陥をエピタキシャル層内に拡大させる工程（Ｓ２）と、積層欠陥が拡大したエピタキシャル層を加熱して、積層欠陥を縮小させる工程（Ｓ６）と、を含み、積層欠陥を拡大させる工程（Ｓ２）は、積層欠陥同士がエピタキシャル層の膜厚方向で互いに重なる前に、光の照射を停止する。
【選択図】図１９
【解決手段】炭化珪素の基板上にエピタキシャル層を成長させる工程（Ｓ１）と、エピタキシャル層に光を照射して、基板からエピタキシャル層へ伝播した基底面転位を起点とする積層欠陥をエピタキシャル層内に拡大させる工程（Ｓ２）と、積層欠陥が拡大したエピタキシャル層を加熱して、積層欠陥を縮小させる工程（Ｓ６）と、を含み、積層欠陥を拡大させる工程（Ｓ２）は、積層欠陥同士がエピタキシャル層の膜厚方向で互いに重なる前に、光の照射を停止する。
【選択図】図１９
【特許請求の範囲】
【請求項1】
炭化珪素の基板上にエピタキシャル層を成長させる工程と、
前記エピタキシャル層に光を照射して、前記基板から前記エピタキシャル層へ伝播した基底面転位を起点とする積層欠陥を前記エピタキシャル層内に拡大させる工程と、
前記積層欠陥が拡大したエピタキシャル層を加熱して、前記積層欠陥を縮小させる工程と、
を含み、
前記積層欠陥を拡大させる工程は、前記積層欠陥同士が前記エピタキシャル層の膜厚方向で互いに重なる前に、前記光の照射を停止することを特徴とする炭化珪素エピタキシャル基板の製造方法。
前記エピタキシャル層に光を照射して、前記基板から前記エピタキシャル層へ伝播した基底面転位を起点とする積層欠陥を前記エピタキシャル層内に拡大させる工程と、
前記積層欠陥が拡大したエピタキシャル層を加熱して、前記積層欠陥を縮小させる工程と、
を含み、
前記積層欠陥を拡大させる工程は、前記積層欠陥同士が前記エピタキシャル層の膜厚方向で互いに重なる前に、前記光の照射を停止することを特徴とする炭化珪素エピタキシャル基板の製造方法。
【請求項2】
前記積層欠陥は、前記基板と前記エピタキシャル層との界面の境界領域における前記基底面転位を前記起点とすることを特徴とする請求項１に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項3】
前記積層欠陥を拡大させる工程は、前記積層欠陥の前記起点から延びる２辺の端部が前記エピタキシャル層の表面まで到達する前に、前記光の照射を停止することを特徴とする請求項１又は２に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項4】
前記積層欠陥を拡大させる工程は、前記積層欠陥の前記起点の間隔に基づき、前記光の照射時間を決定することを特徴とする請求項１又は２に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項5】
前記光の照射エネルギー密度が、１０００Ｊ／ｃｍ２以上、５０００Ｊ／ｃｍ２以下であることを特徴とする請求項１又は２に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項6】
前記光が、前記エピタキシャル層の表面に一括照射されることを特徴とする請求項１又は２に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項7】
前記光が、前記エピタキシャル層の表面積よりも小さな照射面積で前記エピタキシャル層の表面を走査しながら照射されることを特徴とする請求項１又は２に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項8】
前記光が、レーザ光であることを特徴とする請求項１又は２に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項9】
前記光が、炭化珪素の吸収端波長以下の波長を有することを特徴とする請求項１又は２に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項10】
前記積層欠陥を縮小させる工程は、前記エピタキシャル層を４００℃以上、１０００℃以下の温度で加熱することを特徴とする請求項１又は２に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項11】
前記積層欠陥を拡大させる工程と、前記積層欠陥を縮小させる工程との間に、前記積層欠陥を検出する工程を更に含むことを特徴とする請求項１又は２に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項12】
前記積層欠陥を縮小させる工程は、前記積層欠陥の検出結果に応じて、前記エピタキシャル層の加熱条件を調整することを特徴とする請求項１１に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項13】
前記基板が、４Ｈ、６Ｈ、及び３Ｃのいずれかの多形結晶であることを特徴とする請求項１又は２に記載の炭化珪素エピタキシャル基板の製造方法。
【請求項14】
炭化珪素の基板上に第１導電型の走行層をエピタキシャル成長させる工程と、
前記走行層に光を照射して、前記基板から前記走行層へ伝播した基底面転位を起点とする積層欠陥を前記走行層内に拡大させる工程と、
前記積層欠陥が拡大した走行層を加熱して、前記積層欠陥を縮小させる工程と、
前記走行層の上部に第２導電型の注入領域を形成する工程と、
を含み、
前記積層欠陥を拡大させる工程は、前記積層欠陥同士が前記走行層の膜厚方向で互いに重なる前に、前記光の照射を停止することを特徴とする半導体装置の製造方法。
前記走行層に光を照射して、前記基板から前記走行層へ伝播した基底面転位を起点とする積層欠陥を前記走行層内に拡大させる工程と、
前記積層欠陥が拡大した走行層を加熱して、前記積層欠陥を縮小させる工程と、
前記走行層の上部に第２導電型の注入領域を形成する工程と、
を含み、
前記積層欠陥を拡大させる工程は、前記積層欠陥同士が前記走行層の膜厚方向で互いに重なる前に、前記光の照射を停止することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、炭化珪素（ＳｉＣ）エピタキシャル基板の製造方法及び半導体装置の製造方法に関する。
【背景技術】
【0002】
炭化珪素（ＳｉＣ）エピタキシャル基板を用いたｐｉｎダイオードにおいて、順方向抵抗が増加する現象が知られている。この抵抗増加は、ｎ型エピタキシャル層の領域に存在する基底面転位（ＢＰＤ）を起点として積層欠陥が拡大（拡張）することによって起こると考えられている。具体的には、ｎ型エピタキシャル層内の積層欠陥がつくる電子準位に、ｐ型アノード領域から注入される少数キャリア（ｎ型エピタキシャル層では正孔）が注入されることにより起こる。この電子準位は、４Ｈ－ＳｉＣ結晶の伝導帯の下端から約０．３ｅＶ低い位置にあることが知られており、通電又は光励起により発生した伝導帯の電子が積層欠陥の準位で正孔と再結合することで、積層欠陥の拡大が起こると考えられている。基板中のＢＰＤは、基板形成段階の温度の不均一による結晶内部の応力を緩和するために発生し、１枚の基板中に１０００個／ｃｍ２以上の頻度で存在している。
【0003】
この順方向抵抗が増加する現象は、基板表面に略垂直な貫通刃状転位（ＴＥＤ）を起点としては発生しないことが知られているため、ＢＰＤからＴＥＤへの変換率を上げる技術開発が続けられている。例えば、基板上に基板よりも低不純物濃度のｎ型欠陥変換層を成膜する過程で基板のＢＰＤがＴＥＤに変換することが知られている。更に、ｎ型欠陥変換層の上にｎ型再結合促進層を設け、ｐ型アノード領域から注入された正孔と電子との再結合を促進することにより、正孔密度を、基板とエピタキシャル層との界面付近のＢＰＤからの積層欠陥の拡大が始まるといわれている１×１０１５／ｃｍ３以下にすることで欠陥拡大を防止することが知られている。また、基板表面にアルゴン（Ａｒ）等の不活性イオンを注入することでＢＰＤからＴＥＤへの変換率が上がることが報告されている。
【0004】
特許文献１は、光照射により積層欠陥をエピタキシャル層内に拡大するステップと、加熱により積層欠陥を縮小するステップとを含む炭化ケイ素エピタキシャル基板の製造方法を開示する。特許文献２は、ＳｉＣ基板内の積層欠陥を拡大させる工程と、拡大した状態でＳｉＣ膜を形成する工程とを含む半導体装置の製造方法を開示する。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１９－１４０１８４号公報
【特許文献2】特許第７０２３８８２号明細書
【発明の概要】
【発明が解決しようとする課題】
【0006】
上述のように、ＳｉＣエピタキシャル基板を用いたｐｉｎダイオードにおいて、通電中の積層欠陥の拡大を防止する手段として、基板上に不純物の濃度や種類を制御した層を形成することで、積層欠陥の拡大の原因となるＢＰＤを無害なＴＥＤに変換する方法が提案されており、積層欠陥の拡大防止に一定の効果がある。
【0007】
しかしながら、ダイオードへの通電量を増大又は通電時間を長くしていくと、エピタキシャル層と基板の界面付近のＢＰＤを起点に積層欠陥が発生し拡大するため、完全な防止とはならない。この原因は、基板とエピタキシャル層の界面において、ＢＰＤからＴＥＤに変換された部分に、動き易いシリコン（Ｓｉ）芯の部分転位が残留していることによる。このＳｉ芯の部分転位は、高不純物濃度のイオン注入がなされている基板中ではイオンの存在により不動な状態になっているが、デバイスとして動作するエピタキシャル層では基板よりも低不純物濃度であるため可動な状態にある。そのため、通電量の増大や長時間通電でＳｉ芯が移動に必要なエネルギーを得ると、Ｓｉ芯が動いて積層欠陥が拡大すると考えられる。よって、積層欠陥の拡大を十分に防止し、半導体装置の順方向特性の劣化を抑制することは困難である。
【0008】
本発明は、積層欠陥の拡大を防止することができ、半導体装置の順方向特性の劣化を抑制することができるＳｉＣエピタキシャル基板の製造方法及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記目的を達成するために、本発明の一態様は、（ａ）炭化珪素の基板上にエピタキシャル層を成長させる工程と、エピタキシャル層に光を照射して、基板からエピタキシャル層へ伝播した基底面転位を起点とする積層欠陥をエピタキシャル層内に拡大させる工程と、（ｂ）積層欠陥が拡大したエピタキシャル層を加熱して、積層欠陥を縮小させる工程と、を含み、積層欠陥を拡大させる工程は、積層欠陥同士がエピタキシャル層の膜厚方向で互いに重なる前に、光の照射を停止するＳｉＣエピタキシャル基板の製造方法であることを要旨とする。
【0010】
また、本発明の他の態様は、（ａ）炭化珪素の基板上に第１導電型の走行層をエピタキシャル成長させる工程と、（ｂ）走行層に光を照射して、基板から走行層へ伝播した基底面転位を起点とする積層欠陥を走行層内に拡大させる工程と、積層欠陥が拡大した走行層を加熱して、積層欠陥を縮小させる工程と、（ｃ）走行層の上部に第２導電型の注入領域を形成する工程と、を含み、積層欠陥を拡大させる工程は、積層欠陥同士が走行層の膜厚方向で互いに重なる前に、光の照射を停止する半導体装置の製造方法であることを要旨とする。
【発明の効果】
【0011】
本発明によれば、積層欠陥の拡大を防止することができ、半導体装置の順方向特性の劣化を抑制することができるＳｉＣエピタキシャル基板の製造方法及び半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【0012】
【図1】実施形態に係る半導体装置の一例を示す断面図である。
【図2】エピタキシャル基板の一例を示す断面図である。
【図3】積層欠陥が拡大する様子を示す模式的な図である。
【図8】エピタキシャル基板の一例を示す他の断面図である。
【図9】積層欠陥が拡大する様子を示す平面図である。
【図13】積層欠陥が重なり合う場合の平面図である。
【図17】積層欠陥を完全拡大後のフォトルミネッセンス（ＰＬ）像である。
【図19】実施形態に係る半導体装置の製造方法の一例を示すフローチャートである。
【図20】積層欠陥を途中まで拡大後の平面図である。
【図22】積層欠陥が重なり合う場合の他の平面図である。
【図23】積層欠陥を途中まで拡大後の他の平面図である。
【図24】光照射エネルギー密度と欠陥再拡大抑制率の関係を示すグラフである。
【図25】実施例に係る積層欠陥の完全拡大後のＰＬ像である。
【図26】実施例に係る積層欠陥の縮小後のＰＬ像である。
【図27】実施例に係る積層欠陥の模擬通電後のＰＬ像である。
【図28】実施形態の変形例に係る半導体装置の一例を示す断面図である。
【発明を実施するための形態】
【0013】
以下、図面を参照して、実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
【0014】
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
【0015】
また、以下の説明では、第１導電型がｎ型、第２導電型がｐ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。また「ｎ」や「ｐ」に付す「＋」や「－」は、「＋」及び「－」が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし、同じ「ｎ」と「ｎ」とが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。また、以下の説明では、ミラー指数の表記において、「－」はその直後の指数につくバーを意味しており、指数の前に「－」を付けることで負の指数を表している。
【0016】
また、以下の説明では、本発明の半導体装置としてｐｉｎダイオードを例示するが、本発明の半導体装置はｐｉｎダイオードに限定されない。例えば、ｐｎ接合に順方向の電流が通電される絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯ）等のバイポーラデバイスであってもよい。また、基板上にエピタキシャル成長したドレイン領域を有するボディダイオードが寄生する構造のＭＯＳ電界効果トランジスタ（ＦＥＴ）、ＭＩＳＦＥＴや静電誘導トランジスタ（ＳＩＴ）等であってもよい。
【0017】
（実施形態）
＜半導体装置＞
実施形態に係る半導体装置は、図１に示すように、第１導電型（ｎ＋型）の排出層１と、排出層１の上面側に設けられ、排出層１よりも低不純物濃度の第１導電型（ｎ型）の走行層２と、走行層２の上部に設けられた第２導電型（ｐ＋型）の注入領域３を備えるｐｉｎダイオードである。
＜半導体装置＞
実施形態に係る半導体装置は、図１に示すように、第１導電型（ｎ＋型）の排出層１と、排出層１の上面側に設けられ、排出層１よりも低不純物濃度の第１導電型（ｎ型）の走行層２と、走行層２の上部に設けられた第２導電型（ｐ＋型）の注入領域３を備えるｐｉｎダイオードである。
【0018】
排出層１、走行層２及び注入領域３は、炭化珪素（ＳｉＣ）結晶からなる。ＳｉＣ結晶には結晶多形が存在し、主なものは立方晶の３Ｃ、及び六方晶の４Ｈ、６Ｈである。室温における禁制帯幅は３Ｃ－ＳｉＣでは２．２３ｅＶ、４Ｈ－ＳｉＣでは３．２６ｅＶ、６Ｈ－ＳｉＣでは３．０２ｅＶの値が報告されている。本発明の実施形態では、排出層１、走行層２及び注入領域３が４Ｈ－ＳｉＣである場合を説明する。
【0019】
排出層１は、ＳｉＣ基板で構成されている。排出層１は、主電流となるキャリアを排出するカソード領域として機能する。排出層１の表面は、（０００１）Ｓｉ面であり、＜０００１＞（ｃ軸）方向に対して＜１１－２０＞方向に０°以上、８°以下程度のオフ角を有する。排出層１の上側の走行層２及び注入領域３も、排出層１と同じオフ角を有する。
【0020】
走行層２は、ＳｉＣからなるエピタキシャル層で構成されている。走行層２は、排出層１から排出されるキャリアがドリフト電界で走行するドリフト領域として機能する。走行層２の不純物濃度は真性半導体に近い低不純物濃度であるので「ｉ層」と見なすことが可能であり、ｐ＋型の注入領域３、ｉ型の走行層２及びｎ＋型の排出層１で「ｐｉｎダイオード」を構成している。走行層２のｎ型不純物は、例えば窒素（Ｎ）である。走行層２の不純物濃度は、例えば１×１０１５ｃｍ－３以上、１×１０１８ｃｍ－３以下程度であり、ｐｉｎダイオードの耐圧仕様に応じて適宜調整される。走行層２の厚さは、例えば１μｍ以上、数１００μｍ以下程度であり、ｐｉｎダイオードの耐圧仕様に応じて適宜調整される。
【0021】
注入領域３は、走行層２に少数キャリアを注入するアノード領域として機能する。注入領域３は、走行層２の上部に、走行層２の不純物とは反対導電型の不純物を選択的に添加することにより形成されている。ｐ＋型の注入領域３及びｎ型の走行層２により、キャリア注入を制御する電位障壁を構成するｐ＋ｎ接合が形成されている。
【0022】
注入領域３の上面には、表面電極（アノード電極）４が設けられている。アノード電極４は、コンタクト層、バリアメタル層及び表面電極層等を含んでよい。例えば、コンタクト層がニッケルシリサイド（ＮｉＳｉｘ）膜、バリアメタル層が窒化チタン（ＴｉＮ）膜、表面電極層がアルミニウム（Ａｌ）膜で構成できる。
【0023】
排出層１の下面には、裏面電極（カソード電極）５が設けられている。カソード電極５は、例えば金（Ａμ）からなる単層膜や、Ａｌ、ニッケル（Ｎｉ）、Ａμの順で積層された金属膜が使用可能である。カソード電極５にコンタクト層を含んでもよい。
【0024】
図２は、図１に示した排出層１、走行層２及び注入領域３となるエピタキシャル基板（１ｓ，２ｅ）の模式的な断面図を示す。エピタキシャル基板（１ｓ，２ｅ）は、基板１ｓ及びエピタキシャル層２ｅで構成されている。基板１ｓ及びエピタキシャル層２ｅは、オフ角θ１を有する。
【0025】
ｐｉｎダイオードの順方向抵抗の増大は、エピタキシャル層２ｅに存在する基底面転位１１を起点として、積層欠陥が拡大することによって起こる。より詳しくは、ｎ型のエピタキシャル層２ｅ内の積層欠陥がつくる電子準位に、図１に示したｐ型の注入領域３から少数キャリア（ここでは正孔）が注入されることにより起こる。この積層欠陥の電子準位は、４Ｈ－ＳｉＣ結晶の伝導帯の下端から０．２ｅＶ～０．３ｅＶ低い位置にあることが知られている。通電又は光励起により生成された伝導帯の電子が積層欠陥の電子準位で正孔と再結合することにより、積層欠陥の拡大が起こる。基板１ｓ中の基底面転位１１は、基板製造段階の温度の不均一に起因する結晶内部の応力を緩和するために発生し、基板１ｓ中に１０００個／ｃｍ２台で存在している。
【0026】
図２に示すように、基底面転位１１は、基板１ｓからエピタキシャル層２ｅまで基底面１０内を伝播し、エピタキシャル層２ｅを貫通して表面に至っている。このようなエピタキシャル基板（１ｓ，２ｅ）を用いてｐｉｎダイオードを製造する場合、通電により、エピタキシャル層２ｅ中の基底面転位１１が積層欠陥の拡大の起点となり得る。即ち、図１に示したｐ型の注入領域３から少数キャリアである正孔がエピタキシャル層２ｅに注入されることにより、基底面転位１１が積層欠陥の拡大の起点となり得る。
【0027】
一方、基底面転位１２は、基板１ｓからエピタキシャル層２ｅへ基底面１０内を伝播しているが、エピタキシャル層２ｅ内でＳｉＣ結晶のｃ軸に平行な貫通刃状転位（ＴＥＤ）１２ｘに変換している。貫通刃状転位１２ｘは積層欠陥に拡大しない。しかし、図１に示した構造において、ｐ型の注入領域３から注入された正孔が排出層１と走行層２との界面付近まで到達すると、積層欠陥の拡大が起こり得る。図２では、注入された正孔が基板１ｓとエピタキシャル層２ｅとの界面付近まで到達すると、基板１ｓとエピタキシャル層２ｅとの界面付近の基底面転位１２を起点とする積層欠陥の電子準位に正孔が注入される。基底面転位１２を起点とする積層欠陥は、基板１ｓとエピタキシャル層２ｅとの界面付近の正孔密度が１×１０１５ｃｍ－３以上で拡大が始まるといわれている。
【0028】
次に、図３～図７を参照して、光照射又は通電によるエネルギー付与により、基板１ｓとエピタキシャル層２ｅとの界面の境界領域（界面付近）の基底面転位１２を起点として積層欠陥が拡大し、その後の加熱により積層欠陥が縮小する機構について説明する。
【0029】
図３に模式的に示すように、基底面転位１２は、Ｓｉ－Ｓｉ結合からなるＳｉ芯の部分転位Ｓｉ（ｇ）（破線で図示）と、Ｃ－Ｃ結合からなるＣ芯の部分転位Ｃ（ｇ）（実線で図示）の２本に分かれている。なお、「（ｇ）」は、グライド面が転位のすべり面であることを表している。部分転位Ｓｉ（ｇ）は動き易い可動転位であり、部分転位Ｃ（ｇ）は動き難い不動転位である。２本の部分転位Ｓｉ（ｇ）及び部分転位Ｃ（ｇ）の間に積層欠陥２１が存在する。基板１ｓとエピタキシャル層２ｅの界面付近で、基底面転位１２が貫通刃状転位に変換すると、基底面転位１２の部分転位Ｓｉ（ｇ）及び部分転位Ｃ（ｇ）が近接し、１本の貫通刃状転位（不図示）となる。この貫通刃状転位への変換点１２ａにおいて、エピタキシャル層２ｅと基板１ｓの界面からエピタキシャル層２ｅ側に部分転位Ｓｉ（ｇ）が存在する。
【0030】
この状態で、光照射又は通電によるエネルギー付与により、４Ｈ－ＳｉＣのバンドギャップである３．２ｅＶを超える正孔が注入されると、図４に示すように、変換点１２ａの部分転位Ｓｉ（ｇ）を起点として、動き易い部分転位Ｓｉ（ｇ）が動き難い部分転位Ｃ（ｇ）を伴って移動し、エピタキシャル層２ｅ中で積層欠陥２１が拡大する。更に、図５に示すように、積層欠陥２１が完全に拡大して、エピタキシャル層２ｅの表面側の部分転位Ｓｉ（ｇ）が消失する。
【0031】
次に、完全に拡大した積層欠陥２１を加熱すると、図６に示すように、部分転位Ｓｉ（ｇ）が縮小方向に動き、エピタキシャル層２ｅ中の積層欠陥２１が縮小し、エピタキシャル層２ｅ中の積層欠陥２１と、エピタキシャル層２ｅと基板１ｓの界面付近の変換点１２ｂは分離される。変換点１２ｂは部分転位Ｃ（ｇ）で閉鎖される。部分転位Ｃ（ｇ）は正孔が注入されても動き難いため、この後に基板１ｓに正孔が注入されても変換点１２ｂを起点としては積層欠陥が拡大し難くなる。更に、図７に示すように、エピタキシャル層２ｅ中の積層欠陥２１が縮小して消失する。
【0032】
図８は、基板１ｓとエピタキシャル層２ｅとの界面付近の基底面転位１２を起点Ａとして拡大した積層欠陥２１を示している。起点Ａは、基板１ｓとエピタキシャル層２ｅとの界面の境界領域（界面付近）の基底面転位１２の貫通刃状転位（不図示）への変換点であり、Ｓｉ芯の部分転位が存在する。Ｓｉ芯の部分転位のサイズは数１００ｎｍ程度である。積層欠陥２１は、完全に拡大しており、エピタキシャル層２ｅの表面に到達している。
【0033】
図９～図１２を参照して、図８に示した積層欠陥２１が拡大する様子を説明する。図９に示すように、光照射により、基底面転位１２の起点Ａから積層欠陥２１が拡大する。積層欠陥２１の辺２１ａ，２１ｂはＣ芯の部分転位である。更に、図１０に示すように、積層欠陥２１が拡大し、エピタキシャル層２ｅの表面に到達する。積層欠陥２１の辺２１ｂは、エピタキシャル層２ｅの表面端となる。更に、図１１に示すように、積層欠陥２１が拡大し、平面視において台形となる。更に、図１２に示すように、積層欠陥２１が完全に拡大し、平面視において積層欠陥２１の射影された形状が三角形となる。
【0034】
積層欠陥２１の辺２１ａは起点Ａと頂点Ｂの線分であり、辺２１ｂは頂点Ｂ，Ｃの線分であり、辺２１ｃは起点Ａと頂点Ｃの線分である。平面視において、辺２１ａ，２１ｂのなす角度は直角であり、辺２１ａ，２１ｃのなす角度は６０°であり、辺２１ｂ，２１ｃのなす角度は３０°である。オフ角θ１が４°、エピタキシャル層２ｅの膜厚が１０μｍの場合、辺２１ａの長さは、＜１１２０＞方向に１０μｍ／ｔａｎ４°＝１４３μｍとなり、辺２１ｂの長さは、＜１１００＞方向に√３×１０÷ｓｉｎ４°＝２４８．３μｍとなる。
【0035】
ここで、図１３及び図１４に示すように、エピタキシャル層２ｅ中の複数の積層欠陥２１，２２がエピタキシャル層２ｅの膜厚方向に互いに重なり合う場合がある。図１３は、エピタキシャル層２ｅ中の積層欠陥２１，２２の平面図であり、図１４は、図１３のＨ－Ｈ方向から見たエピタキシャル基板（１ｓ，２ｅ）の断面図である。
【0036】
図１３及び図１４に示すように、積層欠陥２１，２２は、基板１ｓとエピタキシャル層２ｅとの界面付近の基底面転位１２，１３を起点Ａ，Ｄとして完全に拡大した欠陥であり、平面視で三角形をなす。積層欠陥２１，２２の起点Ａ，Ｄが近接している場合、積層欠陥２１，２２を完全に拡大させると、エピタキシャル層２ｅ内の膜厚方向で、積層欠陥２１，２２が重なり合う領域Ａ１が発生する。積層欠陥２１，２２が重なり合う領域Ａ１は、積層欠陥２１，２２が重なり合う領域Ａ１以外の領域よりも、エネルギー的に安定状態となる。
【0037】
図１５は、図１３及び図１４に示した完全に拡大した積層欠陥２１，２２を、加熱により縮小させた後の平面図であり、図１６は、図１５のＩ－Ｉ方向から見たエピタキシャル基板（１ｓ，２ｅ）の断面図である。図１５及び図１６に示すように、積層欠陥２１，２２が重なり合う領域Ａ１以外の領域では、積層欠陥２１，２２が縮小して消失している。一方、積層欠陥２１，２２が重なり合う領域Ａ１では、エネルギー的に安定状態であるため、縮小が停止し、積層欠陥２１，２２が残留している。
【0038】
図１６は、光照射により、積層欠陥３１～３４を完全に拡大後の積層欠陥のＰＬ像を示す。積層欠陥３１～３４のうち、積層欠陥３１，３２のそれぞれは、複数の積層欠陥が集合して構成されており、複数の積層欠陥の一部が互いに重なり合う領域を有する。一方、積層欠陥３３，３４のそれぞれは、１つの積層欠陥で構成されている。
【0039】
図１７は、図１６に示した完全に拡大後の積層欠陥３１～３４を、６００℃の加熱により縮小させた後のＰＬ像を示す。図１７に示すように、複数の積層欠陥で構成された積層欠陥３１，３２は、複数の積層欠陥が重なり合う領域以外の部分が縮小したが、複数の積層欠陥が重なり合う領域の部分が残存している。一方、１つの積層欠陥で構成された積層欠陥３３，３４は、縮小して略消失している。
【0040】
そこで、実施形態に係る半導体装置の製造方法は、このような積層欠陥の重なりに着目して、加熱による積層欠陥の縮小処理のタクトタイムを犠牲にせずに無害化処理を行うために、積層欠陥の拡大処理において積層欠陥同士が重なり合わないように積層欠陥の拡大を制御するものである。
【0041】
＜半導体装置の製造方法＞
次に、図１９のフローチャートを参照して、実施形態に係るＳｉＣエピタキシャル基板の製造方法を含む、実施形態に係る半導体装置の製造方法を、ｐｉｎダイオードの場合を一例に説明する。なお、以下に述べるｐｉｎダイオードの製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
次に、図１９のフローチャートを参照して、実施形態に係るＳｉＣエピタキシャル基板の製造方法を含む、実施形態に係る半導体装置の製造方法を、ｐｉｎダイオードの場合を一例に説明する。なお、以下に述べるｐｉｎダイオードの製造方法は一例であり、特許請求の範囲に記載した趣旨の範囲であれば、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【0042】
図１９のステップＳ１において、図２に示した４Ｈ－ＳｉＣ結晶のｎ＋型の基板１ｓを用意する。基板１ｓは、主面が＜１１－２０＞方向に４°オフした（０００１）Ｓｉ面である。そして、基板１ｓの上に、ｎ型のエピタキシャル層２ｅをエピタキシャル成長させる。基板１ｓ及びエピタキシャル層２ｅにより、エピタキシャル基板（１ｓ，２ｅ）が構成される。エピタキシャル層２ｅは、例えば窒素（Ｎ）等のｎ型不純物が例えば１×１０１５ｃｍ－３以上、１×１０１８ｃｍ－３以下程度の不純物濃度で添加される。エピタキシャル層２ｅの厚さは、１μｍ以上、数１００μｍ以下程度である。以下では、エピタキシャル層２ｅの厚さを１０μｍとして説明する。
【0043】
ステップＳ２において、光照射により、基板１ｓからエピタキシャル層２ｅへ伝播した基底面転位を起点とする積層欠陥の拡大処理を行う。拡大処理は、エピタキシャル層２ｅの表面全体に均一に光を照射して行う。光源のビーム径がエピタキシャル層２ｅの表面サイズより小さい場合は、照射光を走査して表面全体に均一に光を照射する。
【0044】
照射光は、４Ｈ－ＳｉＣ結晶のバンドギャップエネルギーである吸収端波長３８８ｎｍよりも短波長の紫外（ＵＶ）光である。照射光は、４Ｈ－ＳｉＣ結晶のバンドギャップエネルギー４Ｈ－ＳｉＣバンドギャップである３．２ｅＶ付近（波長換算して３０５ｎｍ付近）のＵＶ光が好ましい。また、照射エネルギー密度は、例えば１０００Ｊ／ｃｍ２以上、且つ５０００Ｊ／ｃｍ２以下程度であることが好ましい。
【0045】
光源として、ＵＶレーザ及びＵＶランプが用いられる。ＵＶレーザとしては、エキシマレーザ、及びヘリウムカドミニウム（Ｈｅ－Ｃｄ）レーザ等が使用可能である。ＵＶレーザとしては、イットリウム・アルミニウム・ガーネット（ＹＡＧ）又はイットリウム・バナデイト（ＹＶＯ４）レーザ等の第３又は第４高調波を用いてもよい。ＵＶランプとしては、水銀ランプ、クセノンランプ、メタルハライドランプ、重水素ランプ、ハロゲンランプ等が使用可能である。
【0046】
照射光の光強度（光照射密度）と積層欠陥の拡大速度の関係は、下記式（１）で示される。
【0047】
【数1】
【0048】
式（１）において、Ｖは積層欠陥の拡大速度、Ｖｏは初速度、ΔＥは活性化エネルギー、ｋはボルツマン定数、Ｔは温度、Ｉは光強度であり、Ｖｏ及びΔＥは材料特有の定数である。式（１）で示すように、光強度Ｉが高く、温度Ｔが高いほど、積層欠陥の拡大速度Ｖは高くなる。但し、４Ｈ－ＳｉＣの場合には、温度Ｔが所定値よりも高いと、積層欠陥が縮小しやすい傾向にある。よって、式（１）の温度Ｔは、積層欠陥の拡大を阻害しない範囲で調整される。光照射時の温度Ｔは、例えば常温から４００℃未満で設定される。
【0049】
光照射による積層欠陥の拡大処理においては、複数の積層欠陥の少なくとも一部同士が重なる前に、光照射を停止し、積層欠陥の拡大処理を停止する。例えば、エピタキシャル基板（１ｓ，２ｅ）のウェハ面内の複数の積層欠陥の起点となり得る位置等に基づいて、光照射時間を、複数の積層欠陥同士が重なるまでの光照射時間よりも短く調整する。或いは、エピタキシャル基板（１ｓ，２ｅ）に形成される複数の積層欠陥の種類及び形状等に基づいて、光照射時間を、複数の積層欠陥が完全に拡大するまでの光照射時間よりも短く調整してもよい。複数の積層欠陥が完全に拡大する前に光照射を停止することで、複数の積層欠陥が完全に拡大する場合と比較して、複数の積層欠陥が重なり合う領域を低減することができる。
【0050】
例えば、ＰＬ又はＸ線トポグラフ等により、エピタキシャル基板（１ｓ，２ｅ）のウェハ面内の積層欠陥の起点となり得る基底面転位の位置、及び積層欠陥の拡大し得る方向を検出する。或いは、エピタキシャル基板（１ｓ，２ｅ）とは別の同じ種類のウェハを用いて、光照射により積層欠陥の拡大処理を行った後に、ＰＬ又はＸ線トポグラフ等により、積層欠陥の起点となる位置、積層欠陥の種類及び形状、積層欠陥の拡大する方向等を検出してもよい。また、式（１）等を用いて、使用する光源の光強度に基づき、エピタキシャル層２ｅに光照射を行ったときの積層欠陥の拡大速度を算出する。そして、検出した積層欠陥の起点となり得る位置、積層欠陥が拡大し得る方向、算出した積層欠陥の拡大速度等に基づき、起点から拡大した積層欠陥が互いに重なり合うまでの光照射時間よりも短い光照射時間に決定する。決定した光照射時間を用いて、光照射による積層欠陥の拡大処理を行う。
【0051】
光照射による積層欠陥の拡大処理により、複数の積層欠陥は拡大するが、複数の積層欠陥が完全に拡大する前の状態で停止する。なお、複数の積層欠陥のうちのすべての積層欠陥が必ずしも完全に拡大する前の状態でなくてよい。即ち、複数の積層欠陥のうちの一部の積層欠陥が完全に拡大する前の状態であり、残りの一部の積層欠陥が完全に拡大した状態であってもよい。
【0052】
図２０は、図１９のステップＳ２の光照射による積層欠陥の拡大処理により、積層欠陥２１，２２を拡大した場合の平面図であり、図２１は、図２０のＪ－Ｊ方向から見たエピタキシャル基板（１ｓ，２ｅ）の断面図を示す。図２０及び図２１に示すように、積層欠陥２１，２２は、基板１ｓとエピタキシャル層２ｅの界面付近の基底面転位１２，１３を起点Ａ，Ｄとして拡大している。積層欠陥２１，２２は距離Ｄ１で離間している。
【0053】
積層欠陥２１，２２は完全には拡大しておらず、平面視で菱形を有している。積層欠陥２１の起点Ａから延びる辺２１ａ，２１ｃの端部及び積層欠陥２２の起点Ｄから延びる辺２２ａ，２２ｃの端部は、エピタキシャル層２ｅの表面まで到達しておらず、エピタキシャル層２ｅの内部に位置する。積層欠陥２１の辺２１ａ及び積層欠陥２２の辺２２ａの長さは、図１３に示した積層欠陥２１の辺２１ａ及び積層欠陥２２の辺２２ａの長さよりも短い。積層欠陥２１の辺２１ｃ及び積層欠陥２２の辺２２ｃは、図１３に示した完全に拡大した積層欠陥２１の辺２１ｃ及び積層欠陥２２の辺２２ｃの長さよりも短い。
【0054】
図２２は、エピタキシャル層２ｅ中の積層欠陥２１，２２がエピタキシャル層２ｅの膜厚方向に互いに重なり合う場合の他の例である。積層欠陥２１，２２は、基板１ｓとエピタキシャル層２ｅの界面付近の基底面転位１２，１３を起点Ａ，Ｄとして完全に拡大した欠陥であり、平面視で三角形をなす。積層欠陥２１，２２は平面視で三角形の領域Ａ２で互いに重なり合っている。
【0055】
図２３は、図１９のステップＳ２の光照射による積層欠陥の拡大処理により、図２２に示した積層欠陥２１，２２が重なり合う前に光照射を停止した状態を示す。積層欠陥２１，２２は、距離Ｄ２で離間している。積層欠陥２１，２２は完全には拡大しておらず、平面視で台形をなす。積層欠陥２１の起点Ａから延びる辺２１ａ、及び積層欠陥２２の起点Ｄから延びる辺２２ａの端部は、エピタキシャル層２ｅの表面まで到達している。積層欠陥２１の起点Ａから延びる辺２１ｃ、及び積層欠陥２２の起点Ｄから延びる辺２２ｃの端部は、エピタキシャル層２ｅの表面まで到達しておらず、エピタキシャル層２ｅの内部に位置する。積層欠陥２１の辺２１ｃ及び積層欠陥２２の辺２２ｃは、図２２に示した完全に拡大した積層欠陥２１の辺２１ｃ及び積層欠陥２２の辺２２ｃの長さよりも短い。
【0056】
図１９のステップＳ３において、ＰＬ又はＸ線トポグラフ等により、エピタキシャル基板（１ｓ，２ｅ）のウェハ面内の積層欠陥の形状、位置、間隔等を検出する。例えば、光照射する過程で、ＰＬ像を観察することにより積層欠陥の形状、位置、間隔等を検出することができる。ＰＬ像の観察は、積層欠陥の電子準位からの約４２８ｎｍの発光波長近傍の波長だけを透過する光学フィルタ（バンドパスフィルタ）を用いて行えばよい。或いは、約４２８ｎｍの波長よりも短波長の光照射で励起することにより、積層欠陥の発光像（ＰＬ像）を検出してもよい。
【0057】
ステップＳ４において、ステップＳ３で検出した積層欠陥の形状、位置、間隔等に基づき、所定の閾値との比較等により、積層欠陥が互いに重なり合わない範囲で積層欠陥を更に拡大可能であるか否かを判定する。ステップＳ４で積層欠陥を更に拡大可能であると判定した場合、ステップＳ２に戻り、光照射を更に行う。一方、ステップＳ４で積層欠陥を更に拡大可能ではないと判定した場合、ステップＳ５に移行する。
【0058】
ステップＳ５において、ステップＳ３で検出した積層欠陥の形状、位置、間隔等に基づき、ウェハ面内に積層欠陥が重なり合う領域の有無を判定する。ステップＳ５で積層欠陥が重なり合う領域が無いと判定された場合、ステップＳ６に移行する。なお、ステップＳ３～ステップＳ５を省略し、ステップＳ２からステップＳ６に移行してもよい。
【0059】
ステップＳ６において、加熱により、拡大した積層欠陥の縮小処理を行う。縮小処理を大気の雰囲気で行う場合は、結晶の酸化を防止するためエピタキシャル基板（１ｓ，２ｅ）を例えば４００℃以上、８００℃以下程度で加熱して行う。加熱は、基板を直接加熱しても雰囲気全体を加熱してもかまわない。例えば、縮小処理を大気で行い、縮小処理温度は例えば４３０℃で、縮小処理時間は約２時間である。なお、縮小処理を窒素ガス（Ｎ２）等の不活性ガス中で行なう場合は、ＳｉＣ結晶の酸化の恐れがないため、８００℃以上、１０００℃以下程度の温度に設定できる。縮小処理温度が１０００℃より高くなると、Ｃ芯も移動可能となるため、好ましくない。
【0060】
縮小処理中に吸収端波長以下の波長を有する光（第２光）をエピタキシャル基板（１ｓ，２ｅ）に照射してもよい。これにより、縮小処理時間を短縮することができる。第２光に求められる条件は、ステップＳ２の拡大処理の光（第１光）と同じである。第２光として、第１光と同じ光源を用いてもよい。
【0061】
ステップＳ２の積層欠陥の拡大処理で、積層欠陥が重なり合うことを抑制しているため、ステップＳ６の積層欠陥の縮小処理においては、積層欠陥が重なり合う領域が残存することなく、積層欠陥を確実に縮小し、消失させることができる。
【0062】
一方、ステップＳ５で積層欠陥が重なり合う領域が有ると判定された場合、ステップＳ７に移行する。ステップＳ７において、ステップＳ６の加熱条件（第１条件）とは異なる加熱条件（第２条件）で、縮小処理を行う。即ち、ステップＳ６及びステップＳ７では、積層欠陥の検出結果に応じて、縮小処理での加熱条件を調整している。
【0063】
例えば、ステップＳ７の第２条件では、ステップＳ６の第１条件よりも高温且つ長時間で縮小処理を行う。例えば、ステップＳ６の第１条件として、加熱温度を４００℃以上、８００℃以下程度、加熱時間を２時間程度に設定した場合、ステップＳ７の第２条件として、加熱温度を８００℃以上、１０００℃以下程度、加熱時間を４時間程度に設定してよい。これにより、第１条件で縮小処理を行う場合よりも、積層欠陥を縮小させることができる。なお、エピタキシャル基板（１ｓ，２ｅ）のウェハ面内において積層欠陥が重なり合う領域が有ると判定された部分を不使用としてもよい。
【0064】
ステップＳ８において、ＰＬ又はＸ線トポグラフ等により、積層欠陥の形状やサイズを検出し、所定の閾値との比較等により、積層欠陥が十分に縮小したか判定する。積層欠陥の検出は、例えば約４２８ｎｍの波長よりも短波長の光照射で励起することにより、積層欠陥のＰＬ像を検出してもよい。
【0065】
ステップＳ９において、フォトリソグラフィによりイオン注入用マスクを形成して、エピタキシャル層２ｅの上部にＡｌ等のｐ型不純物をイオン注入する。その後、熱処理により、イオン注入されたｐ型不純物を活性化させて、エピタキシャル層２ｅの上部にｐ型の注入領域３が選択的に形成され、残りのエピタキシャル層２ｅが走行層２となる。引き続き、化学機械研磨（ＣＭＰ）等により、基板１ｓの下面を研磨して厚み調整をして、排出層１をカソード領域としての仕様に仕上げる。更に、スパッタリング又は真空蒸着等により、排出層１の下面にＡμ等からなる裏面電極（カソード電極）５を形成する。更に、スパッタリング又は真空蒸着等により、Ａｌ等の金属膜を堆積し、表面電極（アノード電極）４を形成する。このようにして、実施形態に係る半導体装置が完成する。
【0066】
実施形態に係る半導体装置の製造方法によれば、光照射による積層欠陥の拡大処理において、基底面転位を起点とする積層欠陥同士がエピタキシャル層２ｅの膜厚方向で重なる前に光照射を停止する。これにより、積層欠陥の拡大処理に引き続く、加熱による積層欠陥の縮小処理において、積層欠陥の縮小が途中で停止することを防止することができ、積層欠陥をより確実に縮小させることができる。この結果、素子の実通電使用時に初めて顕在化する積層欠陥の拡大を抑制することができ、素子通電中の電気特性劣化を抑制することができる。
【0067】
なお、ｐｉｎダイオードのｉ層である走行層２は、ｐｉｎダイオードの耐圧仕様によって厚さと不純物濃度が相違する。走行層２の厚さは、例えば、耐圧が６００Ｖ～数１０ｋＶの範囲で、約５μｍ～数１００μｍである。４Ｈ－ＳｉＣの吸収端波長以下の波長を有する光は、ＳｉＣ結晶に吸収されるので、結晶内への侵入深さは限られる。例えば、波長が３１０ｎｍの光の侵入深さは１０μｍ程度であるが、波長が２５０ｎｍの光の侵入深さは１μｍ程度と浅くなる。積層欠陥の起点となる基底面転位は排出層１と走行層２との界面近傍に存在するので、積層欠陥を拡大するためには、侵入深さが走行層２の厚さ程度の波長のＵＶ光を用いることが望ましい。波長が２５０ｎｍのＵＶ光では侵入深さは１μｍ程度ではあるが、少数キャリアである正孔の拡散長が１０μｍ程度であるので、積層欠陥の拡大に使用することは可能である。
【0068】
また、走行層２として１００μｍ程度の厚さが必要である設計仕様において、３００ｎｍ程度、又はそれ以下の波長のＵＶ光を用いて積層欠陥の拡大処理をする場合がある。この場合、一旦ＵＶ光の侵入深さ、例えば１０μｍ程度の下地エピタキシャル層を基板１ｓ上に成長させ、積層欠陥の拡大及び縮小処理を行い、積層欠陥を不動化する。その後、下地エピタキシャル層に更に９０μｍ程度の厚さの新たなエピタキシャル層を成長させてエピタキシャル基板（１ｓ，２ｅ）を作製する。下地エピタキシャル層において積層欠陥が不動化されているため、通電や光照射により、積層欠陥が新たなエピタキシャル層に拡大することを防止することが可能である。
【0069】
＜実施例＞
実施例として、４Ｈ－ＳｉＣ、オフ角４°、エピタキシャル膜厚１０μｍ、基板厚さ３５０μｍのＳｉＣウェハを複数用意し、各ＳｉＣウェハに対して、光照射による積層欠陥の拡大処理、加熱による積層欠陥の縮小処理、素子通電電流密度相当の光エネルギーを照射した模擬通電を順次行った。
実施例として、４Ｈ－ＳｉＣ、オフ角４°、エピタキシャル膜厚１０μｍ、基板厚さ３５０μｍのＳｉＣウェハを複数用意し、各ＳｉＣウェハに対して、光照射による積層欠陥の拡大処理、加熱による積層欠陥の縮小処理、素子通電電流密度相当の光エネルギーを照射した模擬通電を順次行った。
【0070】
光照射は３５５ｎｍのＵＶ光レーザを用い、光照射時のＳｉＣウェハの温度は２５０℃とした。光積層欠陥の拡大処理における光照射条件は、単位面積当たりに与えられる光照射光源パワーを照射面積で割り照射時間を乗算した、照射エネルギー密度（単位Ｊ／ｃｍ２）で規定し、ＳｉＣウェハ毎に、照射エネルギー密度を変化させた。加熱による積層欠陥の縮小処理と、模擬通電の条件は、各ＳｉＣウェハで共通とした。加熱による積層欠陥の縮小処理は、７００℃、１２時間で行った。各ＳｉＣウェハについて、光照射による積層欠陥の拡大処理後、加熱による積層欠陥の縮小処理後、模擬通電時のタイミングで積層欠陥の形状を観察すると共に、模擬通電時の観察において、拡大した積層欠陥の位置と個数を識別した。
【0071】
図２４は、各ウェハの観察結果より得られた照射エネルギー密度と欠陥再拡大の関係について、すべての積層欠陥数に対する模擬通電時に拡大した欠陥数の比を再拡大抑制率（％）として示す。図２４の領域Ｐ１のプロットに対応する１０００Ｊ／ｃｍ２未満では、再拡大抑制率が５０％～７５％であり、積層欠陥の拡大処理後には拡大せず、模擬通電時に初めて拡大した積層欠陥が確認された。模擬通電で拡大した積層欠陥は、積層欠陥の拡大処理において、光照射の照射エネルギーが低いため、積層欠陥が拡大できなかった部分であることが分かった。
【0072】
また、図２４の領域Ｐ３のプロットに対応する５０００Ｊ／ｃｍ２を超える温度では、再拡大抑制率が５％～１０％であり、積層欠陥の再拡大が観察された。再拡大した積層欠陥は、積層欠陥の拡大処理において積層欠陥が完全に拡大し、積層欠陥の重なり合う領域が発生し、縮小処理により縮小せずに残留した部分であることが分かった。
【0073】
また、図２４の領域Ｐ２のプロットに対応する１０００Ｊ／ｃｍ２以上、５０００Ｊ／ｃｍ２以下の範囲Ｔでは、再拡大抑制率が１００％、すなわち全ての積層欠陥の再拡大が抑制されていた。これは、積層欠陥の拡大処理において積層欠陥が重なり合わない範囲で拡大され、縮小処理により縮小して不動化したものと考えられる。よって、積層欠陥の拡大処理における照射エネルギー密度は、１０００Ｊ／ｃｍ２以上、５０００Ｊ／ｃｍ２以下程度が好ましい。
【0074】
図２５は、実施例のＳｉウェハのうち、５０００Ｊ／ｃｍ２を超える照射エネルギー密度で光照射により積層欠陥の拡大処理を行ったものの後のＰＬ像である。図２５に示す積層欠陥４１～４４は完全に拡大している。積層欠陥４１～４４のうち、積層欠陥４１，４２は複数の積層欠陥で構成されており、複数の積層欠陥が重なり合う領域を有している。一方、積層欠陥４３，４４は、１つの積層欠陥で構成されている。図２６は、図２５に示した積層欠陥４１～４４を加熱により縮小した後のＰＬ像である。図２６に示すように、積層欠陥４１，４２は、複数の積層欠陥が重なり合う領域が縮小しきれずに残留している。一方、積層欠陥４３，４４は縮小して消失している。図２７は、図２６に示した積層欠陥４１，４２に対して模擬通電時のＰＬ像である。図２７に示すように、模擬通電時に、積層欠陥４１，４２の残留した部分から再拡大している。
【0075】
（変形例）
実施形態の変形例に係る半導体装置は、図２８に示すように、排出層１と走行層２との間に設けられたｎ＋型のバッファ層６を更に備える点が、図１に示した実施形態に係る半導体装置と異なる。バッファ層６は、排出層１上に設けられた欠陥変換層６ａと、欠陥変換層６ａ上に設けられた再結合促進層６ｂを備える。なお、図２５では、バッファ層６が欠陥変換層６ａと再結合促進層６ｂとの多層構造（複合構造）を有する場合を例示するが、バッファ層６は欠陥変換層６ａのみを有していてもよく、或いは再結合促進層６ｂのみを有していてもよい。
実施形態の変形例に係る半導体装置は、図２８に示すように、排出層１と走行層２との間に設けられたｎ＋型のバッファ層６を更に備える点が、図１に示した実施形態に係る半導体装置と異なる。バッファ層６は、排出層１上に設けられた欠陥変換層６ａと、欠陥変換層６ａ上に設けられた再結合促進層６ｂを備える。なお、図２５では、バッファ層６が欠陥変換層６ａと再結合促進層６ｂとの多層構造（複合構造）を有する場合を例示するが、バッファ層６は欠陥変換層６ａのみを有していてもよく、或いは再結合促進層６ｂのみを有していてもよい。
【0076】
欠陥変換層６ａは、ＳｉＣからなるエピタキシャル成長層である。欠陥変換層６ａは、例えば９５％程度の基底面転位を貫通転位に変換する機能を有する。再結合促進層６ｂは、ＳｉＣからなるエピタキシャル成長層である。再結合促進層６ｂは、通電によりｐ＋型の注入領域３から注入された正孔を電子と再結合させて、走行層２側から排出層１側に注入される少数キャリアを減少させる機能を有する。
【0077】
実施形態の変形例に係る半導体装置では、排出層１から伝播した基底面転位は、欠陥変換層６ａ内に存在することになる。欠陥変換層６ａは厚いほど、積層欠陥の発生頻度を低減できるが、厚くするとエピタキシャル成長のスループットの低下を招くので、例えば１μｍ以下程度に薄くするのが好ましい。欠陥変換層６ａに存在する基底面転位に注入される正孔密度を減少させるため、欠陥変換層６ａは走行層２よりも高不純物濃度のｎ＋型エピタキシャル層を用いることが望ましい。
【0078】
また、再結合促進層６ｂにより、正孔密度を１×１０１５ｃｍ－３台以下に減少させることができる。再結合促進層６ｂには、ｎ型の主不純物に加えて正孔捕獲準位を形成する副不純物をドーピングする。主不純物の不純物濃度が高いほど、正孔密度を低減できる。副不純物として、Ａｌ、ボロン（Ｂ）、バナジウム（Ｖ）、チタン（Ｔｉ）、鉄（Ｆｅ）及びクロム（Ｃｒ）等が使用可能である。実施形態の変形例に係る半導体装置の他の構成は、図１に示した実施形態に係る半導体装置と実質的に同様であるので、重複する記載は省略する。
【0079】
実施形態の変形例に係る半導体装置の製造方法としては、４Ｈ－ＳｉＣ結晶のｎ＋型基板１ｓの上にｎ＋型バッファ層６及びｎ型エピタキシャル層２ｅを連続してエピタキシャル成長させる。基板１ｓは、主面が＜１１－２０＞方向に４°オフした（０００１）Ｓｉ面である。バッファ層６は、例えば窒素（Ｎ）等のｎ型不純物が１×１０１８ｃｍ－３以上、１×１０１９ｃｍ－３以下程度の不純物濃度で添加されている。バッファ層６の厚さは、例えば１μｍ程度である。基板１ｓ上にバッファ層６をエピタキシャル成長させているため、基板１ｓから伝播する基底面転位はバッファ層６内で貫通転位に変換される。エピタキシャル層２ｅは、ｎ型不純物がバッファ層６よりも低不純物濃度で添加されている。エピタキシャル層２ｅの厚さは、例えば１０μｍ程度である。
【0080】
そして、光照射による積層欠陥の拡大処理において、基板１ｓとバッファ層６の界面付近の基底面転位を起点として拡大する積層欠陥同士が、バッファ層６の膜厚方向で重なり合う前に光照射を停止する。実施形態の変形例に係る半導体装置の製造方法の他の手順は、実施形態に係る半導体装置の製造方法と実質的に同様であるので、重複した説明を省略する。
【0081】
実施形態の変形例に係る半導体装置の製造方法によれば、光照射による積層欠陥の拡大処理において、基板１ｓとバッファ層６の界面付近の基底面転位を起点として拡大する積層欠陥同士が、バッファ層６の膜厚方向で重なり合う前に光照射を停止する。これにより、バッファ層６中での積層欠陥の重なり合いを低減することができる。このため、積層欠陥の拡大処理に引き続く積層欠陥の縮小処理において、積層欠陥の縮小が途中で停止することを防止することができ、積層欠陥をより確実に縮小させることができる。
【0082】
更に、バッファ層６はエピタキシャル層２ｅよりも高不純物濃度のｎ型の不純物が添加されている。したがって、基板１ｓとバッファ層６との界面に存在する基底面転位にエピタキシャル層２ｅから注入される正孔密度を閾値の１×１０１５ｃｍ－３台以下に減少させることができる。その結果、基底面転位が積層欠陥に拡大することを防止することができる。
【0083】
（その他の実施形態）
上記のように、実施形態を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
上記のように、実施形態を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【0084】
上述のように、実施の形態では、４Ｈ－ＳｉＣ結晶を用いて説明したが、立方晶系の３Ｃ－ＳｉＣ、六方晶系の６Ｈ－ＳｉＣ等の結晶多形を用いてもよい。
【0085】
また、実施の形態では、完全に拡大した形状が平面視で三角形をなす積層欠陥の重なり合いについて説明したが、三角形をなす積層欠陥に限定されない。例えば、完全に拡大した形状が平面視で矩形をなす積層欠陥や、矩形の長辺が鋸歯状をなす積層欠陥等の、他の形状の積層欠陥の重なり合いについても同様に適用できる。
【0086】
また、実施の形態では、基板１ｓとエピタキシャル層２ｅの界面付近に分布して存在する基底面転位の貫通刃状転位への変換点を起点とする積層欠陥について主に説明したが、貫通刃状転位へ変換せずにエピタキシャル層２ｅの表面に至る基底面転位を起点とする積層欠陥の重なり合いについても適用できる。
【0087】
また、実施形態が開示する構成を、矛盾の生じない範囲で適宜組み合わせることができる。このように、上記の実施形態及び各変形例において説明される各構成を任意に応用した構成等、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【0088】
１…排出層
１ｓ…基板
２…走行層
２ｅ…エピタキシャル層
３…注入領域
４…アノード電極
５…カソード電極
６…バッファ層
６ａ…欠陥変換層
６ｂ…再結合促進層
１０…基底面
１１～１３…基底面転位
１２ｘ…貫通刃状転位
２１，２２…積層欠陥
２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃ…辺
３１～３４，４１～４４…積層欠陥
Ａ，Ｄ…起点
Ｂ，Ｃ，Ｅ，Ｆ…頂点
Ａ１，Ａ２…領域
Ｃ（ｇ），Ｓｉ（ｇ）…部分転位
Ｄ１，Ｄ２…間隔
Ｔ…範囲
Ｐ１～Ｐ３…領域
θ１…オフ角
１ｓ…基板
２…走行層
２ｅ…エピタキシャル層
３…注入領域
４…アノード電極
５…カソード電極
６…バッファ層
６ａ…欠陥変換層
６ｂ…再結合促進層
１０…基底面
１１～１３…基底面転位
１２ｘ…貫通刃状転位
２１，２２…積層欠陥
２１ａ，２１ｂ，２１ｃ，２２ａ，２２ｂ，２２ｃ…辺
３１～３４，４１～４４…積層欠陥
Ａ，Ｄ…起点
Ｂ，Ｃ，Ｅ，Ｆ…頂点
Ａ１，Ａ２…領域
Ｃ（ｇ），Ｓｉ（ｇ）…部分転位
Ｄ１，Ｄ２…間隔
Ｔ…範囲
Ｐ１～Ｐ３…領域
θ１…オフ角
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】