特開 2024-104279 ＭＬ支援ダイナミック復号ギアの選択

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024104279

(43)【公開日】2024-08-02

(54)【発明の名称】ＭＬ支援ダイナミック復号ギアの選択

(51)【国際特許分類】

   G06F 11/10 20060101AFI20240726BHJP

   H03M 13/37 20060101ALI20240726BHJP

   G06N 20/00 20190101ALI20240726BHJP

【ＦＩ】

G06F11/10 648

H03M13/37

G06N20/00

【審査請求】有

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2023195871

(22)【出願日】2023-11-17

(31)【優先権主張番号】63/481,056

(32)【優先日】2023-01-23

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】18/359,147

(32)【優先日】2023-07-26

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】504056130

【氏名又は名称】ウェスタン デジタル テクノロジーズ インコーポレーテッド

(74)【代理人】

【識別番号】100207837

【弁理士】

【氏名又は名称】小松原 寿美

(72)【発明者】

【氏名】エラン シャロン

(72)【発明者】

【氏名】ラン ザミール

(72)【発明者】

【氏名】オメル ファインジルバー

(72)【発明者】

【氏名】イダン アルロッド

【テーマコード（参考）】

5J065

【Ｆターム（参考）】

5J065AD03

5J065AD07

5J065AE02

5J065AG02

5J065AH15

5J065AH16

(57)【要約】      （修正有）

【課題】高速低電力デコーダ及び低速高電力デコーダを使用するマルチギアエラー訂正コード（ＥＣＣ）デコーダを提供する。
【解決手段】マルチギアＥＣＣデコーダは、高電力デコーダと低電力デコーダを含む。低速高電力デコーダを使用して高ＢＥＲコードワードの復号時間を大幅に短縮するために、コントローラは、低速高電力または高速低電力のいずれかでコードワードを復号するのではなく、復号処理中に低速高電力復号と高速低電力復号とを切り替える。コントローラは、まず、所定の要因に基づいて、低速高電力または高速低電力で復号を開始するかどうかを決定する。復号電力が決定されると、復号が開始される。復号処理の間、復号は、第１の電力レバーデコーダから第２の電力レベルデコーダに遷移する。復号は、復号が完了するまで、または不十分な復号のために別のスイッチが発生する必要がある場合まで、遷移後の第２の復号電力レベルで継続される。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１の電力効率レベルで動作する第１のデコーダと、
前記第１の電力効率レベルより低い第２の電力効率レベルで動作する第２のデコーダと、
前記第１のデコーダおよび前記第２のデコーダに結合されたデコーダマネージャとを備え、前記デコーダマネージャは、
符号化されたデータを前記第１のデコーダに導いて復号し、
前記復号において前記データが前記第２のデコーダによって復号できるように十分に復号された点を検出し、
前記十分に復号されたデータを前記第２のデコーダに導くように構成される、
コントローラ。

【請求項2】

前記検出は、推論回路を使用して低複雑度の推論関数を実行することを含む、請求項１に記載のコントローラ。

【請求項3】

前記推論回路は、乗算器と前記乗算器に結合される加算器とを含む、請求項２に記載のコントローラ。

【請求項4】

前記推論回路は、前記加算器に結合されるアキュムレータをさらに含む、請求項３に記載のコントローラ。

【請求項5】

前記デコーダマネージャは、機械学習（ＭＬ）分類器をさらに含む、請求項１に記載のコントローラ。

【請求項6】

前記ＭＬ分類器は、前記検出を実行するように訓練される、請求項５に記載のコントローラ。

【請求項7】

前記訓練は、オフラインで行われる、請求項６に記載のコントローラ。

【請求項8】

前記ＭＬ分類器は、後ろ向きウィンドウにおいて前記第１のデコーダによって反転されるビットフリップの数を決定するように構成される、請求項５に記載のコントローラ。

【請求項9】

前記ＭＬ分類器は、後ろ向きウィンドウにおいて前記第１のデコーダの満たされていないパリティ検査の数を決定するように構成される、請求項５に記載のコントローラ。

【請求項10】

第１のレベルで動作する第１のデコーダと、
前記第１のレベルより低い第２のレベルで動作する第２のデコーダと、
前記第１のデコーダおよび前記第２のデコーダに結合されたデコーダマネージャとを備え、前記デコーダマネージャは、
符号化されたデータを第１のデコーダに導いて部分的に復号し、
前記部分的に復号されたデータを前記第２のデコーダに導くように構成される、
コントローラ。

【請求項11】

前記デコーダマネージャは、さらに、符号化されたデータのシンドローム重み（ＳＷ）を計算するように構成される、請求項１０に記載のコントローラ。

【請求項12】

前記デコーダマネージャは、さらに、計算されたＳＷを閾値と比較するように構成される、請求項１１に記載のコントローラ。

【請求項13】

前記デコーダマネージャは、さらに、所定の期間後に前記部分的に復号されたデータを前記第２のデコーダに導くように構成される、請求項１０に記載のコントローラ。

【請求項14】

前記デコーダマネージャは、さらに、前記第２のデコーダが前記部分的に復号されたデータの復号に失敗したと判定するように構成される、請求項１０に記載のコントローラ。

【請求項15】

前記デコーダマネージャは、さらに、前記部分的に復号されたデータを前記第１のデコーダに送り返すように構成される、請求項１４に記載のコントローラ。

【請求項16】

前記デコーダマネージャは、さらに、前記部分的に復号されたデータを前記第２のデコーダに送ることができる、前記第１のデコーダで前記符号化されたデータを復号する際の点を検出するように構成される、請求項１０に記載のコントローラ。

【請求項17】

第１の電力効率レベルでデータを復号する第１の手段と、
前記第１の電力効率レベルより低い第２の電力効率レベルでデータを復号する第２の手段と、
データを復号する前記第１の手段およびデータを復号する前記第２の手段に結合された復号マネージャとを備え、前記復号マネージャは、
データを復号する前記第１の手段で復号データをシミュレートすることにより第１の復号情報を取得し、
データを復号する前記第２の手段で復号データをシミュレートすることにより第２の復号情報を取得し、
前記第１の復号情報および前記第２の復号情報を分類器に配信し、
前記配信に基づいて分類器の重みおよびバイアスを作成するように構成される、
コントローラ。

【請求項18】

前記第１の復号情報の取得、前記第２の復号情報の取得、配信、および作成は、オフラインで行われる、請求項１７に記載のコントローラ。

【請求項19】

前記復号マネージャは、データを復号する前記第１の手段およびデータを復号する前記第２の手段について満たされていないパリティ検査の数を決定するように構成される、請求項１７に記載のコントローラ。

【請求項20】

前記復号マネージャは、分類された重みおよびバイアスを推論回路に配信するように構成される、請求項１７に記載のコントローラ。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本願は、２０２３年１月２３日に出願された米国仮特許出願６３／４８１０５６号の利益を主張し、この出願が参照により本明細書に組み込まれる。

【0002】

本発明の実施形態は、一般に、高速低電力デコーダと低速高電力デコーダを使用するマルチギアエラー訂正コード（ＥＣＣ）デコーダに関する。

【背景技術】

【0003】

マルチギアECCデコーダ手法は、多くのフラッシュ格納ECC解決策に使用されている証明された復号技術である。単一のギアデコーダと比較して、コストと電力効率は非常に優れる。しかし、この手法の欠点は、より稀な高ビットエラーレート（BER）復号動作に、復号がより強力であるがより遅い復号ギアで行われる。高速低電力デコーダは、クロックごとにより多くのメッセージを処理することができる（低速高電力デコーダの並列性は、復号ギアにわたって同じ有効電力および全体的な低コスト解決策を維持するように設計され得る）。より強い復号ギアの並列性がより低いと、平均スループットを低下させ、読み取りパフォーマンスに問題を引き起こす可能性がある。マルチギアECCデコーダにおいて、異なるアルゴリズム、精度、クロック周波数、並列性を有する複数のギアまたはモード、または別個のコアが復号動作を処理するために使用される。

【0004】

通常、低コスト／低電力デコーダは、高速であり、より低いBERを有するコードワードを復号するために使用され、高コスト／高電力デコーダは、高いＢＥＲを有するコードワードを復号するために使用される。高速低電力デコーダと低速高電力デコーダをカスケードで使用することもできる。第１のデコーダは、すべてを復号し、第２のデコーダは、第１の復号試行に失敗したコードワードを復号する。典型的には、高速低電力デコーダは、高い並列性を有する（クロックごとに多くのメッセージを計算することができる）一方で、低速高電力デコーダは、コストおよび電力消費が高いため、低い並列性を有することに留意することが重要である。

【0005】

典型的な動作では、初期デコーダは、復号動作全体に使用され、復号動作の開始時にシンドローム重み（ＳＷ）が計算されるので、シンドローム重み（ＳＷ）に基づいて選択されるが、再計算および追跡にコストがかかる。使用されるデコーダは、低電力デコーダがデータを復号するのに十分でないときに変化し、したがって、より高い電力デコーダが必要とされる。このような場合に、デコーダは、より低い電力のデコーダからより高い電力のデコーダに切り替えられるが、これは、復号遅延を増加させるだけである。

【0006】

したがって、当該技術分野では、低速高電力復号の復号遅延を低減する必要がある。

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明は、一般に、低速高電力デコーダを使用してコードワードの復号時間を大幅に短縮することに関する。低速高電力または高速低電力のいずれかでコードワードを復号するのではなく、本発明は、復号処理中に低速高電力復号と高速低電力復号との間で切り替えること、または復号遅延を低減するために低速高電力復号の後に高速低電力復号を実行することを提案する。コントローラは、まず、所定の要因に基づいて、低速高電力または高速低電力で復号を開始するかどうかを決定する。復号電力が決定されると、復号が開始される。復号処理の間、復号は、第２の電力レベルデコーダに切り替わる第１の電力レバーデコーダからの遷移に到達する。復号は、復号が完了するまで、または不十分な復号のために別の切り替えが発生する必要がある場合まで、遷移後に第２の復号電力レベルで継続される。

【課題を解決するための手段】

【0008】

一実施形態では、コントローラは、第１の電力効率レベルで動作する第１のデコーダと、第１の電力効率レベルより低い第２の電力効率レベルで動作する第２のデコーダと、第１のデコーダおよび第２のデコーダに結合されたデコーダマネージャとを備え、デコーダマネージャは、符号化されたデータを第１のデコーダに導いて復号し、復号においてデータが第２のデコーダによって復号できるように十分に復号された点を検出し、十分に復号されたデータを第２のデコーダに導くように構成される。

【0009】

別の実施形態では、コントローラは、第１の復号レベルで動作する第１のデコーダと、第１のレベルより低い第２の復号レベルで動作する第２のデコーダと、第１のデコーダおよび第２のデコーダに結合されたデコーダマネージャとを備え、デコーダマネージャは、符号化されたデータを部分的に復号するために第１のデコーダに導い、部分的に復号されたデータを第２のデコーダに導くように構成される。２つのデコーダを区別し得る例示的な要因は、電力、復号アルゴリズム、速度（並列性）、クロック周波数、シリコン領域、および／またはそれらの組み合わせを含む。

【0010】

別の実施形態では、コントローラは、第１の電力効率レベルでデータを復号する第１の手段と、第１の電力効率レベルより低い第２の電力効率レベルでデータを復号する第２の手段と、データを復号する第１の手段およびデータを復号する第２の手段に結合された復号マネージャとを備え、復号マネージャは、データを復号する第１の手段で復号データをシミュレートすることにより第１の復号情報を取得し、データを復号する第２の手段で復号データをシミュレートすることにより第２の復号情報を取得し、第１の復号情報および第２の復号情報を分類器に配信し、配信に基づいて分類器の重みおよびバイアスを作成する。

【図面の簡単な説明】

【0011】

本発明の上記特徴を詳細に理解することができるように、上記に簡単にまとめた本発明は、実施形態を参照することによってより具体的に説明することがあり、そのいくつかは添付の図面に示されている。しかしながら、添付の図面は、本発明の典型的な実施形態のみを示しており、したがって、本発明が他の等しく有効な実施形態を認めることがあるため、その範囲を限定するものと見なされないことに注意されたい。

【0012】

【図1】ある実施形態に係る、データ格納デバイスがホストデバイスの格納デバイスとして機能し得る格納システムを示す概略ブロック図である。

【0013】

【図2】ある実施形態に係る格納システムを示す概略ブロック図である。

【0014】

【図3】ある実施形態に係るマルチギア低密度パリティ検査（ＬＤＰＣ）コーダを示す概略ブロックである。

【0015】

【図4】ある実施形態に係る、初期復号ギア選択の方法を示すフローチャートである。

【0016】

【図5】ある実施形態に係る、復号ギアを切り替える方法を示すフローチャートである。

【0017】

【図6】ある実施形態に係るギア遷移の復号の概略グラフである。

【0018】

【図7】ある実施形態に係る日和見遷移の概略グラフである。

【0019】

【図8】ある実施形態に係る、遷移を復号する方法を示すフローチャートである。

【0020】

【図9】ある実施形態に係るシンドローム重み（ＳＷ）ベースの遷移の概略グラフである。

【0021】

【図10】ある実施形態に係るＳＷベースの遷移の方法を示すフローチャートである。

【0022】

【図11】ある実施形態に係る機械学習（ＭＬ）ベースの遷移の概略グラフである。

【0023】

【図12】ある実施形態に係るＭＬベースの遷移の方法を示すフローチャートである。

【0024】

【図13】ある実施形態に係る分類訓練および干渉の方法を示すフローチャートである。

【0025】

理解を容易にするために、同一の参照番号が、可能であれば、図面に共通の同一の要素を示すように使用されている。一実施形態で開示された要素は、具体的な列挙なしに他の実施形態で有益に利用され得ることが意図される。

【発明を実施するための形態】

【0026】

以下では、本発明の実施形態を参照する。しかしながら、本発明は、具体的に説明される実施形態に限定されないことを理解されたい。代わりに、以下の特徴および要素の任意の組み合わせは、異なる実施形態に関連するか否かにかかわらず、本発明を実施および実践することが意図される。さらに、本発明の実施形態は、他の可能な解決策および／または従来技術を上回る利点を達成し得るが、特定の利点が所定の実施形態によって達成されるか否かは、本発明を限定するものではない。したがって、以下の態様、特徴、実施形態、および利点は、単に例示的なものであり、特許請求の範囲に明示的に記載されている場合を除き、添付の特許請求の範囲の要素または制限とは見なされない。同様に、「本発明」への言及は、本明細書に開示された任意の発明の主題の一般化として解釈されてはならず、特許請求の範囲に明示的に記載されている場合を除き、添付の特許請求の範囲の要素または限定であると見なされてはならない。

【0027】

本発明は、一般に、低速高電力デコーダを使用して、高ＢＥＲコードワードの復号時間を大幅に短縮することに関する。低速高電力または高速低電力のいずれかでコードワードを復号するのではなく、本発明は、復号処理中に低速高電力復号と高速低電力復号との間で切り替えることを提案する。コントローラは、まず、所定の要因に基づいて、低速高電力または高速低電力で復号を開始するかどうかを決定する。復号電力が決定されると、復号が開始される。復号処理の間、復号は、第２の電力レベルデコーダに切り替わる第１の電力レベルデコーダから遷移する。復号は、復号が完了するまで、または不十分な復号のために別の切り替えが発生する必要がある場合まで、遷移後に第２の復号電力レベルで継続される。

【0028】

図１は、ある実施形態に係る、ホストデバイス１０４の格納デバイスとして機能し得るデータ格納デバイス１０６を有する格納システム１００を示す概略ブロック図である。例えば、ホストデバイス１０４は、データ記憶デバイス１０６に含まれる不揮発性メモリ（ＮＶＭ）１１０を利用して、データを格納および取得してもよい。ホストデバイス１０４は、ホストダイナミックランダムアクセスメモリ（ＤＲＡＭ）１３８を備える。いくつかの例では、格納システム１００は、格納アレイとして動作してもよいデータ格納デバイス１０６などの複数の格納デバイスを含んでもよい。例えば、格納システム１００は、ホストデバイス１０４のマス格納デバイスとして集合的に機能する安価な／独立したディスク（ＲＡＩＤ）の冗長アレイとして構成された複数のデータ格納デバイス１０６を含んでもよい。

【0029】

ホストデバイス１０４は、データ格納デバイス１０６などの一つ以上の格納デバイスに対してデータを格納および／または取得しえる。図１に示すように、ホストデバイス１０４は、インターフェース１１４を介してデータ格納デバイス１０６と通信してもよい。ホストデバイス１０４は、コンピュータサーバ、ネットワーク接続格納（ＮＡＳ）ユニット、デスクトップコンピュータ、ノートブック（すなわち、ラップトップ）コンピュータ、タブレットコンピュータ、セットトップボックス、いわゆる「スマート」電話などの電話受話器、いわゆる「スマート」パッド、テレビ、カメラ、ディスプレイデバイス、デジタルメディアプレーヤ、ビデオゲームコンソール、ビデオストリーミングデバイス、またはデータ格納デバイスからデータを送受信することができる他のデバイスを含む、広範囲のデバイスのいずれかを含んでもよい。

【0030】

ホストＤＲＡＭ１３８は、任意に、ホストメモリバッファ（ＨＭＢ）１５０を含んでもよい。ＨＭＢ１５０は、データ格納デバイス１０６のコントローラ１０８による排他的使用のためにデータ格納デバイス１０６に割り当てられるホストＤＲＡＭ１３８の一部である。例えば、コントローラ１０８は、マッピングデータ、バッファリングされたコマンド、論理対物理（Ｌ２Ｐ）テーブル、メタデータなどをＨＭＢ１５０に格納してもよい。言い換えれば、ＨＭＢ１５０は、通常、揮発性メモリ１１２、バッファ１１６、スタティックランダムアクセスメモリ（ＳＲＡＭ）などのコントローラ１０８の内部メモリに格納されるデータを格納するためにコントローラ１０８によって使用され得る。データ格納デバイス１０６がＤＲＡＭ（すなわち、任意選択のＤＲＡＭ１１８）を含まない例では、コントローラ１０８は、ＨＭＢ１５０をデータ格納デバイス１０６のＤＲＡＭとして利用してもよい。

【0031】

データ格納デバイス１０６は、コントローラ１０８、ＮＶＭ１１０、電源１１１、揮発性メモリ１１２、インターフェース１１４、書き込みバッファ１１６、および任意選択のＤＲＡＭ１１８を含む。いくつかの例では、データ格納デバイス１０６は、明確化のために、図１に示されていない追加の部品を含んでもよい。例えば、データ格納デバイス１０６は、データ格納デバイス１０６の部品が機械的に取り付けられ、データ格納デバイス１０６の部品などを電気的に相互接続する導電トレースを含むプリント回路基板（ＰＣＢ）を含んでもよい。いくつかの例では、データ格納デバイス１０６の物理的寸法およびコネクタ構成は、１つ以上の標準フォームファクタに準拠してもよい。いくつかの例示的な標準フォームファクタは、３．５インチのデータ格納デバイス（例えば、ＨＤＤまたはＳＳＤ）、２．５インチのデータ格納デバイス、１．８インチのデータ格納デバイス、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）、ＰＣＩ拡張（ＰＣＩ－Ｘ）、ＰＣＩエクスプレス（ＰＣＩｅ）（例えば、ＰＣＩｅｘ１、ｘ４、ｘ８、ｘ１６、ＰＣＩｅミニカード、ミニＰＣＩなど）を含むが、これらに限定されない。いくつかの例では、データ格納デバイス１０６は、ホストデバイス１０４のマザーボードに直接結合されてもよい（例えば、コネクタに直接はんだ付けされても差し込まれてもよい）。

【0032】

インターフェース１１４は、ホストデバイス１０４とデータを交換するためのデータバスと、ホストデバイス１０４とコマンドを交換するための制御バスとの一方または両方を含んでもよい。インターフェース１１４は、任意の適切なプロトコルに従って動作してもよい。例えば、インターフェース１１４は、高度技術アタッチメント（ＡＴＡ）（例えば、シリアルＡＴＡ（ＳＡＴＡ）およびパラレルＡＴＡ（ＰＡＴＡ））、ファイバチャネルプロトコル（ＦＣＰ）、小型コンピュータシステムインタフェース（ＳＣＳＩ）、シリアル接続ＳＣＳＩ（ＳＡＳ）、ＰＣＩ、およびＰＣＩｅ、不揮発性メモリエクスプレス（ＮＶＭｅ）、ＯｐｅｎＣＡＰＩ、ＧｅｎＺ、キャッシュコヒーレントインタフェースアクセラレータ（ＣＣＩＸ）、オープンチャネルＳＳＳＤ（ＯＣＳＳＤ）などのプロトコルのうちの一つ以上に従って動作してもよい。インターフェース１１４（例えば、データバス、制御バス、またはその両方）は、コントローラ１０８に電気的に接続され、ホストデバイス１０４とコントローラ１０８との間の電気的接続を提供し、ホストデバイス１０４とコントローラ１０８との間でデータを交換することを可能にする。いくつかの例では、インターフェース１１４の電気接続はまた、データ格納デバイス１０６がホストデバイス１０４から電力を受電することを可能にし得る。例えば、図１に示すように、電源１１１は、インターフェース１１４を介してホストデバイス１０４から電力を受電してもよい。

【0033】

ＮＶＭ１１０は、複数のメモリデバイスまたはメモリユニットを含んでもよい。ＮＶＭ１１０は、データを格納および／または取得するように構成され得る。例えば、ＮＶＭ１１０のメモリユニットは、データおよびデータを格納するようにメモリユニットに指示するメッセージをコントローラ１０８から受信してもよい。同様に、メモリユニットは、メモリユニットにデータを取得するように指示するメッセージをコントローラ１０８から受信してもよい。いくつかの例では、メモリユニットのそれぞれは、ダイと呼ばれ得る。いくつかの例では、ＮＶＭ１１０は、複数のダイ（すなわち、複数のメモリユニット）を含んでもよい。いくつかの例では、各メモリユニットは、比較的大量のデータ（例えば、１２８ＭＢ、２５６ＭＢ、５１２ＭＢ、１ＧＢ、２ＧＢ、４ＧＢ、８ＧＢ、１６ＧＢ、３２ＧＢ、６４ＧＢ、１２８ＧＢ、２５６ＧＢ、５１２ＧＢ、１ＴＢなど）を格納するように構成され得る。

【0034】

いくつかの例では、各メモリユニットは、フラッシュメモリデバイス、位相変化メモリ（ＰＣＭ）デバイス、抵抗性ランダムアクセスメモリ（ＲｅＲＡＭ）デバイス、磁気抵抗性ランダムアクセスメモリ（ＭＲＡＭ）デバイス、強誘電性ランダムアクセスメモリ（Ｆ－ＲＡＭ）、ホログラフィックメモリデバイスなどの任意のタイプの不揮発性メモリデバイス、および任意の他のタイプの不揮発性メモリデバイスを含んでもよい。

【0035】

ＮＶＭ１１０は、複数のフラッシュメモリデバイスまたはメモリユニットを含んでもよい。ＮＶＭフラッシュメモリデバイスは、ＮＡＮＤまたはＮＯＲベースのフラッシュメモリデバイスを含み得、各フラッシュメモリセルについてトランジスタのフローティングゲートに含まれる電荷に基づいてデータを格納してもよい。ＮＶＭフラッシュメモリデバイスでは、フラッシュメモリデバイスは、複数のダイに分割され得、複数のダイの各ダイは、複数のページにさらに分割され得る複数の物理ブロックまたは論理ブロックを含む。特定のメモリデバイス内の複数のブロックの各ブロックは、複数のＮＶＭセルを含んでもよい。ＮＶＭセルの行は、複数のページの一つを画定するためにワードラインを使用して電気的に接続され得る。複数のページのそれぞれにおけるそれぞれのセルは、それぞれのビットラインに電気的に接続され得る。さらに、ＮＶＭフラッシュメモリデバイスは、２Ｄまたは３Ｄデバイスであり得、シングルレベルセル（ＳＬＣ）、マルチレベルセル（ＭＬＣ）、トリプルレベルセル（ＴＬＣ）、またはクワッドレベルセル（ＱＬＣ）であり得る。コントローラ１０８は、ページレベルでＮＶＭフラッシュメモリデバイスにデータを書き込み、ＮＶＭフラッシュメモリデバイスからデータを読み出し、ブロックレベルでＮＶＭフラッシュメモリデバイスからデータを消去してもよい。

【0036】

電源１１１は、データ格納デバイス１０６の一つ以上の部品に電力を供給してもよい。標準モードで動作するとき、電源１１１は、ホストデバイス１０４などの外部デバイスによって提供される電力を使用して一つ以上の部品に電力を供給してもよい。例えば、電源１１１は、インターフェース１１４を介してホストデバイス１０４から受電した電力を使用して、一つ以上の部品に電力を供給してもよい。いくつかの例では、電源１１１は、電源が外部デバイスから受電されなくなるなどのシャットダウンモードで動作するときに、一つ以上の部品に電力を供給するように構成された一つ以上の電力貯蔵部品を含んでもよい。このようにして、電源１１１は、オンボードバックアップ電源として機能してもよい。一つ以上の電力貯蔵部品のいくつかの例としては、コンデンサ、スーパーコンデンサ、電池などが挙げられるが、これらに限定されない。いくつかの例では、一つ以上の電力貯蔵部品によって貯蔵され得る電力の量は、一つ以上の電力貯蔵部品のコストおよび／またはサイズ（例えば、面積／体積）の関数であり得る。言い換えれば、一つ以上の電力貯蔵部品によって貯蔵され得る電力の量が増加するにつれて、一つ以上の電力貯蔵部品のコストおよび／またはサイズも増加する。

【0037】

揮発性メモリ１１２は、情報を格納するためにコントローラ１０８によって使用され得る。揮発性メモリ１１２は、一つ以上の揮発性メモリデバイスを含んでもよい。いくつかの例では、コントローラ１０８は、キャッシュとして揮発性メモリ１１２を使用してもよい。例えば、コントローラ１０８は、キャッシュされた情報がＮＶＭ１１０に書き込まれるまで、キャッシュされた情報を揮発性メモリ１１２に格納してもよい。図１に示すように、揮発性メモリ１１２は、電源１１１から受電した電力を消費してもよい。揮発性メモリ１１２の例は、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、および同期ダイナミックＲＡＭ（ＳＤＲＡＭ（例えば、ＤＤＲ１、ＤＤＲ２、ＤＤＲ３、ＤＤＲ３Ｌ、ＬＰＤＤＲ３、ＤＤＲ４、ＬＰＤＤＲ４など））を含むが、それらに限定されない。同様に、任意選択のＤＲＡＭ１１８は、マッピングデータ、バッファリングされたコマンド、論理対物理（Ｌ２Ｐ）テーブル、メタデータ、キャッシュされたデータなどを任意選択のＤＲＡＭ１１８に格納するために利用され得る。いくつかの例では、データ格納デバイス１０６は、データ格納デバイス１０６がＤＲＡＭレスように、任意選択のＤＲＡＭ１１８を含まない。他の例では、データ格納デバイス１０６は、任意選択のＤＲＡＭ１１８を含む。

【0038】

コントローラ１０８は、データ格納デバイス１０６の一つ以上の動作を管理してもよい。例えば、コントローラ１０８は、ＮＶＭ１１０からのデータの読み取りおよび／またはＮＶＭ１１０へのデータの書き込みを管理してもよい。いくつかの実施形態では、データ格納デバイス１０６がホストデバイス１０４から書き込みコマンドを受信すると、コントローラ１０８は、データをＮＶＭ１１０に格納し、データ格納コマンドの進行を監視するためにデータ格納コマンドを開始してもよい。コントローラ１０８は、格納システム１００の少なくとも１つの動作特性を決定し、ＮＶＭ１１０に少なくとも１つの動作特性を格納してもよい。いくつかの実施形態では、データ格納デバイス１０６がホストデバイス１０４から書き込みコマンドを受信すると、コントローラ１０８は、データをＮＶＭ１１０に送る前に、書き込みコマンドに関連付けられたデータを一時的に内部メモリまたは書き込みバッファ１１６に格納する。

【0039】

コントローラ１０８は、任意選択の第２の揮発性メモリ１２０を含んでもよい。任意選択の第２の揮発性メモリ１２０は、揮発性メモリ１１２と同様であり得る。例えば、任意選択の第２の揮発性メモリ１２０は、ＳＲＡＭであってもよい。コントローラ１０８は、任意選択の第２の揮発性メモリの一部をコントローラメモリバッファ（ＣＭＢ）１２２としてホストデバイス１０４に割り当て得る。ＣＭＢ１２２は、ホストデバイス１０４によって直接アクセスされてよい。例えば、ホストデバイス１０４に一つ以上の提出キューを維持する代わりに、ホストデバイス１０４は、ＣＭＢ１２２を利用して、通常ホストデバイス１０４内で維持される一つ以上の提出キューを格納してもよい。言い換えれば、ホストデバイス１０４は、コマンドを生成し、関連データの有無にかかわらず、ＣＭＢ１２２に生成されたコマンドを格納してもよく、コントローラ１０８は、格納された生成されたコマンドおよび／または関連データを取得するためにＣＭＢ１２２にアクセスする。

【0040】

図２は、ある実施形態に係る格納システム２００を示す概略ブロック図である。格納システム２００は、デコーダモジュール２０４を備えるコントローラ２０２を含む。デコーダモジュール２０４は、第１のデコーダ２０６、第２のデコーダ２０８、およびデコーダマネージャ／分類器２１０を備える。第１のデコーダ２０６、第２のデコーダ２０８、およびデコーダマネージャ／分類器２１０はすべて接続される。第１のデコーダ２０６および第２のデコーダ２０８のみが示されるが、２つ以上のデコーダが存在し得ることを理解されたい。

【0041】

図３は、ある実施形態に係るマルチギア低密度パリティ検査（ＬＤＰＣ）デコーダ３０２を示す概略ブロック３００である。マルチギアＬＤＰＣデコーダ３０２は、高速低電力デコーダ３０４と低速高電力デコーダ３０６を備える。ＬＤＰＣデコーダ３０２、高速低電力デコーダ３０４、および低速高電力デコーダ３０６は例示的であり、他の復号アルゴリズムに使用されてもよい。高速低電力デコーダ３０４は、単純なビット反転アルゴリズムを使用し、単純な計算を処理することができる。高速低電力デコーダ３０４は、低メモリサイズおよび低帯域幅（ＢＷ）を有する。高速低電力デコーダ３０４は、高い並列性（ＧＢ／ｓｅｃ）を有し、非常に電力効率が高い（ｍＷ／ＧＢ／ｓｅｃ）。高速低電力デコーダは、非常にコスト効率が高く（ｍｍ^２／ＧＢ／ｓｅｃ）、訂正機能が低下している。

【0042】

低速高電力デコーダ３０６は、確率伝搬法アルゴリズム（最適反復アルゴリズム）を使用し、複雑な計算を処理することができる。低速高電力デコーダ３０６は、高いメモリサイズおよび高いＢＷを有する。低速高電力デコーダ３０６は、約１００ＭＢ／ｓｅｃの低い並列性および高速低電力デコーダ３０４より低い電力効率（ｍＷ／ＧＢ／ｓｅｃ）を有する。低速高電力デコーダ３０６は、高速低電力デコーダ３０４より低いコスト効率（ｍｍ^２／ＧＢ／ｓｅｃ）であり、増加した訂正能力を有する。アルゴリズムは単なる例であり、他の復号アルゴリズムが意図されることを理解されたい。

【0043】

図４は、ある実施形態に係る初期復号ギア選択の方法４００を示すフローチャートである。従来のシステムでは、シンドローム重み（ＳＷ）に応じた初期ギア選択が行われていた。ＳＷが復号の開始時に計算されるので、ＳＷの再計算または追跡にはコストがかかります。従来のシステムでは、復号ギアの遷移は常に、より弱い／より速いギアからより強い／より遅いギアへ行われていた。

【0044】

方法４００は、ブロック４０２で開始する。ブロック４０２において、図２のコントローラ２０２などのコントローラは、ＳＷを計算する。ＳＷは、コードワード内のパリティ検査式が満たされていない場合の数値です。ブロック４０２で計算されたＳＷに基づいて、方法４００は、ブロック４０４またはブロック４０６のいずれかに進む。方法４００は、コントローラがＳＷを低いと計算する場合、ブロック４０２からブロック４０４に進む。方法４００は、コントローラがＳＷを高いと計算した場合、ブロック４０２からブロック４０６に進む。ブロック４０４において、コントローラは、高速低電力デコーダを使用する。障害が発生した場合、コントローラは、高速低電力デコーダの使用を再試行する。障害がある場合、方法４００はブロック４０６に進む。ブロック４０６において、システムは、低速高電力デコーダを使用する。

【0045】

図５は、ある実施形態に係る、復号ギアを切り替える方法５００を示すフローチャートである。方法５００は、復号状態に従って復号ギアを動的に切り替える。主に、低速高電力デコーダ（第２のデコーダ）で復号されたコードワードについて、コードワードは十分に復号され、（はるかに）高速でより効率的なデコーダ（高速低電力）に転送される（潜在的に戻される）。

【0046】

方法５００は、ブロック５０２で開始する。ブロック５０２において、図２のコントローラ２０２などのコントローラは、高ＢＥＲコードワードを選択する。ブロック５０４において、システムは、高ＢＥＲデコーダ（低速高電力）を使用して復号する。ブロック５０６において、コントローラは、コードワードが十分に復号されているかどうかを判定する。コントローラはコードワードが十分に復号されていないと判定した場合、方法５００はブロック５０４に戻り、復号処理を継続する。コードワードが十分に復号される点は、低電力デコーダが高い確率で成功する変曲点である。コントローラはコードワードが十分に復号されると判定する場合、方法５００はブロック５０８に進む。ブロック５０８において、コントローラは、高速／低ＢＥＲデコーダ（高速低電力）で復号する。

【0047】

図６は、ある実施形態に係るギア遷移の復号の概略グラフ６００である。グラフ６００は、ｘ軸が復号時間を示し、ｙ軸が復号ギアを示す。低速高電力復号中に、ギア遷移のために検出された遷移点がある。遷移点において、コードワードは、高速低電力デコーダが成功することができるように十分に訂正される。高速低電力デコーダは、低速高電力デコーダよりもはるかに電力効率が高い。高速低電力デコーダは、復号時間を参照して、低速高電力デコーダよりも速く動作する。したがって、変曲／遷移点において、コントローラは、低速高電力デコーダから高速低電力デコーダに切り替えることができ、依然としてデコードに成功するが、はるかに高速な速度およびより低い電力使用量である。破線は、低速高電力デコーダが復号動作を完了するのにかかる可能性のある時間を示す。

【0048】

復号がうまく行うためには、屈折点／遷移点識別は、低速高電力から高速低電力への誤った遷移、すなわち高速低電力復号が失敗する遷移を回避するために重要である。高速低電力が失敗した場合、復号は低速高電力デコーダで再度実行するか（潜在的にゼロから）、リカバリフローを開始する必要がある。いずれのオプションも、大幅な遅延ペナルティを追加する。したがって、誤った遷移を回避することが有利になる。

【0049】

図７は、ある実施形態に係る日和見遷移の概略グラフ７００である。グラフ７００は、ｘ軸が復号時間を示し、ｙ軸が復号ギアを示す。日和見遷移中に、コードワードは、ＦＰで復号を継続しながら（または復号を一時停止しながら）、一定の時間間隔の後に復号される。高速低電力復号が成功すると、低速高電力復号を停止し得る。日和見遷移では、遅延がある程度低減されるが、より多くの電力を使用する複数の試みのために無駄になる可能性があ。したがって、図７は、切り替えることなくいくらかの利得を有するが、経路に沿って実行される追加の失敗した復号動作のために可能な限り電力効率が良くない場合がある手法を示す。

【0050】

図８は、ある実施形態に係る復号遷移の方法８００を示すフローチャートである。方法８００は、方法７００などの日和見方法にも使用され得る。方法８００は、ブロック８０２で開始する。ブロック８０２において、図２のコントローラ２０２などのコントローラは、復号されるデータを図２の第１のデコーダ２０６などの第１のデコーダに導く。ブロック８０４において、第１のデコーダは、データを復号する。ブロック８０６において、コントローラは、タイマーが期限切れになったかどうかを判定する。コントローラはタイマーが切れていないと判定した場合、方法８００はブロック８０４に戻る。コントローラはタイマーが切れたと判定した場合、方法８００はブロック８０８に進む。ブロック８０８において、コントローラは、復号が完了したかどうかを判定する。コントローラは復号が完了したと判定する場合、方法８００は、ブロック８２０に進み、ここで終了する。コントローラは復号が完了していないと判定する場合、方法８００はブロック８１０に進む。ブロック８１０において、コントローラは、部分的に復号されたデータおよび残りの符号化されたデータを図２の第２のデコーダ２０８などの第２のデコーダに移動させる。ブロック８１２において、コントローラは、第２のデコーダにデータを復号する。ブロック８１４において、コントローラは、第２のデコーダが成功したかどうかを判定する。コントローラは第２のデコーダが成功したと判定する場合、方法８００はブロック８１８に進む。コントローラは第２のデコーダが成功しないと判定した場合、方法８００はブロック８１６に進む。ブロック８１６において、コントローラは、部分的に復号されたデータおよび残りの符号化されたデータをブロック８０４での第１のデコーダに送る。ブロック８１８において、コントローラは、復号が完了したかどうかを判定する。コントローラは復号が完了したと判定する場合、方法８００はブロック８２０に進み、ここで終了する。コントローラは復号が完了していないと判定する場合、方法８００はブロック８１２に戻る。

【0051】

図９は、ある実施形態に係るＳＷベースの遷移の概略グラフ９００である。グラフ９００は、ｘ軸が復号時間を示し、ｙ軸が復号ギアを示す。ＳＷベースの遷移は、ＳＷを閾値と比較することによって遷移点を識別する。ＳＷは、低速高電力復号中に定期的に検査される。ＳＷはBERのプロキシである。ＳＷが閾値を下回ると、復号は、低速高電力復号から高速低電力復号に遷移する。閾値をオフラインで調整して、誤った遷移を回避しながら最高のパフォーマンスを確保できる。閾値のオフライン調整は、失敗し得る高速低電力復号への遷移を回避するために閾値を設定し得る。ＳＷがハンドオフ閾値を下回ると、低速高電力復号は、低速高電力復号から高速低電力復号に遷移する。ＳＷ遷移は、グラフ７００に見られる日和見遷移の遅延低減と比較して、増加した遅延低減をもたらす。欠点は、ＳＷベースの遷移は、復号中にＳＷを追跡するための回路を必要とすることである。ＳＷ追跡のコストおよび電力は、現在の方法を使用することによって達成される遅延低減と比較して依然として低い場合がある。

【0052】

図１０は、ある実施形態に係るＳＷベースの遷移の方法１０００を示すフローチャートである。方法１０００は、ＳＷを閾値と比較することによって遷移点を識別する。ＢＥＲが十分に低くなると、復号は、低速高電力復号から高速低電力復号に移行する。

【0053】

方法１０００は、ブロック１００２で開始する。ブロック１００２で、図２のコントローラ２０２などのコントローラは、復号されるデータを図２の第１のデコーダ２０６などの第１のデコーダに導く。ブロック１００４において、第１のデコーダは、データを復号する。ブロック１００６において、コントローラは、ＳＷを計算する。ＳＷの計算はまた、復号と並行して行われてもよい。ブロック１００８において、コントローラは、ＳＷが閾値を下回っているかどうかを判定する。コントローラはＳＷが閾値を下回っていないと判定した場合、方法１０００はブロック１００４に戻る。コントローラはＳＷが閾値を上回ると判定した場合、方法１０００はブロック１０１０に進む。ブロック１０１０において、コントローラは、部分的に復号されたデータおよび残りの符号化されたデータを図２の第２のデコーダ２０８などの第２のデコーダに移動させる。ブロック１０１２において、コントローラは、第２のデコーダにデータを復号する。ブロック１０１４において、コントローラは、復号が完了したかどうかを判定する。コントローラは復号が完了していないと判定した場合、方法１０００はブロック１０１２に戻る。コントローラは復号が完了したと判定した場合、方法１０００はブロック１０１６に進み、ここで終了する。

【0054】

図１１は、ある実施形態に係る機械学習（ＭＬ）ベースの遷移１１００の概略図である。グラフ１１００は、ｘ軸が復号時間を示し、ｙ軸が復号ギアを示し、低速高電力復号から高速低電力復号遷移するようにコードワードが十分に復号されたときに、低速高電力復号内の点を検出するように訓練されたＭＬ分類器を使用することを示す。十分に復号された復号は、高速低電力復号がこの点から成功する可能性が高いことによって定義される。分類器は、容易に利用可能な特徴（復号処理の副産物として生成される）を使用して訓練され、低複雑度の推論関数を介して実装され得る。ＭＬベースの遷移１１００は、ＳＷの追跡を必要としないため、ＳＷベースの遷移手法よりも好ましく、これにより、低コストおよび低消費電力の解決策がもたらされ得る。

【0055】

実装された分類器は、低いＡＳＩＣゲートカウントおよび良好な電力性能を確保するための低複雑度の推論関数（線形サポートベクトルマシン（ＳＶＭ）および単純なツリーベースのモデルなど）であり得る。さらに、復号動作中に（復号の副産物として）利用可能であるか、または抽出が容易である（低複雑度および電力）単純な特徴は、ＭＬ遷移において使用される。

【0056】

使用される単純な特徴の例としては、異なる後ろ向きウィンドウで発生した満たされていないパリティ検査の数が挙げられ、例えば、（１／８、２／８、・・・、１）後方へ反復する。追加の特徴は、同じ後ろ向きウィンドウ内のデコーダによって反転されたビットフリップの数である。また、大きさが閾値を超える対数尤度比（ＬＬＲ）の数である。他のＬＬＲ統計には、限定されないが、ＬＬＲの大きさがある値を下回る／上回るビットの数、平均ＬＬＲの大きさ、ＬＬＲの大きさＳＴＤなどが含まれる。なお、上記のビット関連特徴は、ビットの程度に従って分離およびカウントすることができる。ビットの程度は、ビットが参加しているパリティ検査方程式の数を指す。例えば、３つのパリティ検査に参加するビット（＝程度－３のビット）または４つのパリティ検査に参加するビット（＝程度－４のビット）についての別個の統計などのビット程度に従う。単純な特徴が例示的であり、他の単純な特徴が使用されてもよいことを理解されたい。

【0057】

図１２は、ある実施形態に係るＭＬベースの遷移の方法１２００を示すフローチャートである。方法１２００は、ブロック１２０２で開始する。ブロック１２０２において、図２のコントローラ２０２などのコントローラは、復号されるデータを図２第１のデコーダ２０６などの第１のデコーダに導く。ブロック１２０４ｖ、第１のデコーダは、データを復号する。ブロック１２０６において、コントローラは、データが図２の第２のデコーダ２０８などの第２のデコーダに移動されるのに十分に復号される点を計算する。ブロック１２０８において、コントローラは、データが十分に復号される点に到達したかどうかを判定する。コントローラは点に到達していないと判定した場合、方法１２００はブロック１２０４に戻る。コントローラは点に到達したと判定した場合、方法１２００はブロック１２１０に進む。ブロック１２１０において、コントローラは、部分的に復号されたデータおよび残りの符号化されたデータを第２のデコーダに移動させる。ブロック１２１２において、コントローラは、第２のデコーダにデータを復号する。ブロック１２１４において、コントローラは、復号が完了したかどうかを判定する。コントローラは復号が完了していないと判定した場合、方法１２００はブロック１２１２に戻る。コントローラは復号が完了したと判定した場合、方法１２００は、ブロック１２１６に進み、ここで終了する。

【0058】

図１３は、ある実施形態に係る分類訓練および干渉の方法１３００を示すフローチャートである。訓練に使用されるラベルは、高速低電力復号がノイズの多いコードワードの復号に成功できるかどうかである。使用例では、（真陽性率を犠牲にして）偽陽性率を最小限に抑えることが有益です。上述したように、図２のコントローラ２０２などのコントローラがコードワードを高速低電力復号に転送し、高速低電力復号に失敗した場合、回復フローがトリガされる。次いで、訓練コスト関数は、観察可能な偽陽性が最小化される保守的な作業ポイントを選択するようにバイアスされる。

【0059】

方法１３００は、ＭＬ訓練中にブロック１３０２で開始する。ブロック１３０２において、データが抽出される。ブロック１３０４において、データが符号化される。ブロック１３０６において、フラッシュチャネルモデルが作成される。ブロック１３０８において、低速高電力デコーダシミュレーションが実行される。方法１３００は、ブロック１３１０またはブロック１３１２のいずれに進むことができる。ブロック１３１０において、高速低電力デコーダシミュレーションが実行される。ブロック１３１４において、データは、第２のデコーダで復号される。方法１３００は、推論においてブロック１３１６に続く。ブロック１３１６において、データは、低速高電力デコーダを使用して復号される。ブロック１３１８において、データは、高速低電力デコーダを使用して復号される。ブロック１３２０において、推論回路は、ブロック１３１６において、低速高電力デコーダから上述した単純な特徴などの特徴の使用を通じてデータを受信することができるか、またはブロック１３１６において、低速高電力デコーダにデータを転送することができる。

【0060】

復号システムの性能を改善するために、基本的な手法は、第２のデコーダから硬判定を取り、遷移するときにソフト情報を使用して第１のデコーダを初期化することである。

【0061】

一実施形態では、コントローラは、第１の電力効率レベルで動作する第１のデコーダと、第１の電力効率レベルより低い第２の電力効率レベルで動作する第２のデコーダと、第１のデコーダおよび第２のデコーダに結合されたデコーダマネージャとを備え、デコーダマネージャは、符号化されたデータを第１のデコーダに導いて復号し、復号においてデータが第２のデコーダによって復号できるように十分に復号された点を検出し、十分に復号されたデータを第２のデコーダに導くように構成される。検出は、推論回路を使用して低複雑度の推論関数を実行することを含む。推論回路は、乗算器と乗算器に結合される加算器とを含む。推論回路は、加算器に結合されるアキュムレータをさらに含む。デコーダマネージャは、機械学習（ＭＬ）分類器をさらに含む。ＭＬ分類器は、検出を実行するように訓練される。訓練は、オフラインで行われる。ＭＬ分類器は、後ろ向きウィンドウにおいて第１のデコーダによって反転されるビットフリップの数を決定するように構成される。ＭＬ分類器は、後ろ向きウィンドウにおいて第１のデコーダの満たされていないパリティ検査の数を決定するように構成される。

【0062】

別の実施形態では、コントローラは、第１の復号レベルで動作する第１のデコーダと、第１のレベルより低い第２の復号レベルで動作する第２のデコーダと、第１のデコーダおよび第２のデコーダに結合されたデコーダマネージャとを備え、デコーダマネージャは、符号化されたデータを第１のデコーダに導いて部分的に復号し、部分的に復号されたデータを第２のデコーダに導くように構成される。デコーダマネージャは、さらに、符号化されたデータのシンドローム重み（ＳＷ）を計算するように構成される。デコーダマネージャは、さらに、計算されたＳＷを閾値と比較するように構成される。デコーダマネージャは、さらに、所定の期間後に部分的に復号されたデータを第２のデコーダに導くように構成される。デコーダマネージャは、さらに、第２のデコーダが部分的に復号されたデータの復号に失敗したと判定するように構成される。デコーダマネージャは、さらに、部分的に復号されたデータを第１のデコーダに送り返すように構成される。デコーダマネージャは、さらに、部分的に復号されたデータを第２のデコーダに送ることができる、第１のデコーダで符号化されたデータを復号する際の点を検出するように構成される。

【0063】

別の実施形態では、コントローラは、第１の電力効率レベルでデータを復号する第１の手段と、第１の電力効率レベルより低い第２の電力効率レベルでデータを復号する第２の手段と、データを復号する第１の手段およびデータを復号する第２の手段に結合された復号マネージャとを備え、復号マネージャは、データを復号する第１の手段で復号データをシミュレートすることにより第１の復号情報を取得し、データを復号する第２の手段で復号データをシミュレートすることにより第２の復号情報を取得し、第１の復号情報および第２の復号情報を分類器に配信し、配信に基づいて分類器の重みおよびバイアスを作成する。第１の復号情報の取得、第２の復号情報の取得、配信、および作成は、オフラインで行われる。復号マネージャは、データを復号する第１の手段およびデータを復号する第２の手段について満たされていないパリティ検査の数を決定するように構成される。復号マネージャは、分類された重みおよびバイアスを推論回路に配信するように構成される。

【0064】

上記は、本発明の実施形態を対象としているが、本発明の他のおよびさらなる実施形態は、その基本的な範囲から逸脱することなく考案されることがあり、その範囲は、以下の特許請求の範囲によって決定される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【外国語明細書】