知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024010434
(43)【公開日】2024-01-24
(54)【発明の名称】発光素子及び発光素子の製造方法
(51)【国際特許分類】
H01L 33/10 20100101AFI20240117BHJP
H01L 33/38 20100101ALI20240117BHJP
H01S 5/18 20210101ALI20240117BHJP
H01S 5/042 20060101ALI20240117BHJP
【ＦＩ】
H01L33/10
H01L33/38
H01S5/18
H01S5/042 612
【審査請求】有
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022111766
(22)【出願日】2022-07-12
(11)【特許番号】
(45)【特許公報発行日】2023-12-27
(71)【出願人】
【識別番号】000226242
【氏名又は名称】日機装株式会社
(74)【代理人】
【識別番号】110002583
【氏名又は名称】弁理士法人平田国際特許事務所
(72)【発明者】
【氏名】木津 紀幸
【テーマコード（参考）】
5F173
5F241
【Ｆターム（参考）】
5F173AC00
5F173AG03
5F173AH22
5F173AK21
5F173AP05
5F173AP09
5F173AP32
5F173AP33
5F173AP71
5F173AR14
5F241AA04
5F241CA04
5F241CA05
5F241CA13
5F241CA22
5F241CA40
5F241CA65
5F241CA66
5F241CA74
5F241CA93
5F241CA98
5F241CB11
5F241CB15
(57)【要約】
【課題】光出力の向上を図ることができる発光素子及び発光素子の製造方法を提供する。
【解決手段】発光素子１は、光を発する半導体積層構造１０と、半導体積層構造１０上に形成され、半導体積層構造１０から発される光を反射する反射電極７と、を備える。半導体積層構造１０における反射電極７が形成された反射電極形成面５１は、平面部５１１と、平面部５１１から凹んだ複数の凹面部５１２とを有するとともに、算術平均粗さＲａが０．０１μｍ以上である。
【選択図】図１
【解決手段】発光素子１は、光を発する半導体積層構造１０と、半導体積層構造１０上に形成され、半導体積層構造１０から発される光を反射する反射電極７と、を備える。半導体積層構造１０における反射電極７が形成された反射電極形成面５１は、平面部５１１と、平面部５１１から凹んだ複数の凹面部５１２とを有するとともに、算術平均粗さＲａが０．０１μｍ以上である。
【選択図】図１
【特許請求の範囲】
【請求項1】
光を発する半導体積層構造と、
前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、
前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さＲａが０．０１μｍ以上である
発光素子。
前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、
前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さＲａが０．０１μｍ以上である
発光素子。
【請求項2】
前記反射電極形成面の算術平均粗さＲａは、０．１μｍ以上をさらに満たす、
請求項１に記載の発光素子。
請求項１に記載の発光素子。
【請求項3】
前記反射電極形成面の算術平均粗さＲａは、１μｍ以上１０μｍ以下をさらに満たす、
請求項２に記載の発光素子。
請求項２に記載の発光素子。
【請求項4】
前記複数の凹面部の開口面積の平均値を平均開口面積とし、前記複数の凹面部のそれぞれについて最も近い位置に配された凹面部との中心同士の間隔をピッチとし、前記複数の凹面部の前記ピッチの平均値を平均ピッチとしたとき、
前記平均開口面積は、３μｍ２以上であり、
前記平均ピッチは、１μｍ以上である、
請求項１に記載の発光素子。
前記平均開口面積は、３μｍ２以上であり、
前記平均ピッチは、１μｍ以上である、
請求項１に記載の発光素子。
【請求項5】
前記平均開口面積は、１０μｍ２以上３００μｍ２以下をさらに満たし、
前記平均ピッチは、２μｍ以上をさらに満たす、
請求項４に記載の発光素子。
前記平均ピッチは、２μｍ以上をさらに満たす、
請求項４に記載の発光素子。
【請求項6】
前記平均ピッチは、１０μｍ以下をさらに満たす、
請求項５に記載の発光素子。
請求項５に記載の発光素子。
【請求項7】
前記凹面部は、曲面である、
請求項１に記載の発光素子。
請求項１に記載の発光素子。
【請求項8】
光を発する半導体積層構造を形成する工程と、
前記半導体積層構造の表面にその平面部から凹んだ複数の凹面部を形成し、前記表面における反射電極が形成される領域である反射電極形成面の算術平均粗さＲａを０．０１μｍ以上とする工程と、
前記反射電極形成面に、前記半導体積層構造から発される光を反射する前記反射電極を形成する工程と、を備える
発光素子の製造方法。
前記半導体積層構造の表面にその平面部から凹んだ複数の凹面部を形成し、前記表面における反射電極が形成される領域である反射電極形成面の算術平均粗さＲａを０．０１μｍ以上とする工程と、
前記反射電極形成面に、前記半導体積層構造から発される光を反射する前記反射電極を形成する工程と、を備える
発光素子の製造方法。
【請求項9】
前記半導体積層構造を形成する工程は、第１半導体層を形成する工程と、光を発する活性層を前記第１半導体層上に形成する工程と、前記活性層上に第２半導体層を形成する工程とを有し、
前記半導体積層構造を形成した後、前記第２半導体層及び前記活性層を部分的に除去して前記第１半導体層に露出上面を形成する工程と、前記第２半導体層の上面に前記複数の凹面部を形成する工程とが、エッチングにより同時に行われる、
請求項８に記載の発光素子の製造方法。
前記半導体積層構造を形成した後、前記第２半導体層及び前記活性層を部分的に除去して前記第１半導体層に露出上面を形成する工程と、前記第２半導体層の上面に前記複数の凹面部を形成する工程とが、エッチングにより同時に行われる、
請求項８に記載の発光素子の製造方法。
【請求項10】
前記複数の凹面部と前記露出上面とを同時に形成する工程は、
前記第２半導体層の前記上面に、ポジ型のフォトレジストを形成する工程と、
高露光開口部と前記高露光開口部よりも開口面積が小さい複数の低露光開口部とを有する諧調マスクを用い、前記高露光開口部及び前記複数の低露光開口部を通して前記フォトレジストに露光し、現像することで、前記フォトレジストに、前記高露光開口部を通して露光された箇所であるレジスト開口部と、前記複数の低露光開口部を通して露光された箇所である複数のレジスト凹部と、を形成する工程と、
前記フォトレジスト上から前記半導体積層構造をエッチングすることで、前記レジスト開口部の下側に前記露出上面を形成するとともに、前記複数のレジスト凹部の下側に前記複数の凹面部を形成する工程と、を有する
請求項９に記載の発光素子の製造方法。
前記第２半導体層の前記上面に、ポジ型のフォトレジストを形成する工程と、
高露光開口部と前記高露光開口部よりも開口面積が小さい複数の低露光開口部とを有する諧調マスクを用い、前記高露光開口部及び前記複数の低露光開口部を通して前記フォトレジストに露光し、現像することで、前記フォトレジストに、前記高露光開口部を通して露光された箇所であるレジスト開口部と、前記複数の低露光開口部を通して露光された箇所である複数のレジスト凹部と、を形成する工程と、
前記フォトレジスト上から前記半導体積層構造をエッチングすることで、前記レジスト開口部の下側に前記露出上面を形成するとともに、前記複数のレジスト凹部の下側に前記複数の凹面部を形成する工程と、を有する
請求項９に記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、発光素子及び発光素子の製造方法に関する。
【背景技術】
【0002】
特許文献１には、基板と、この基板上にｎ型層、活性層及びｐ型層が順に積層されてなる積層体と、ｎ型層の上に形成されたｎパッド電極と、ｐ型層の上に形成された反射電極とを備える半導体発光素子が開示されている。反射電極は、活性層から反射電極側に発された光を反射し、基板側から取り出される光を増やす役割を有する。特許文献１に記載の半導体発光素子においては、ｐ型層と反射電極との界面にて反射される光を基板側へ向かいやすくして光出力を向上させるべく、ｐ型層の上面に凹凸部が形成されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１０－８７０５７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献１に記載の半導体発光素子においては、一層の光出力向上の観点から改善の余地がある。
【0005】
本発明は、前述の事情に鑑みてなされたものであり、光出力の向上を図ることができる発光素子及び発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明は、前記の目的を達成するため、光を発する半導体積層構造と、前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さＲａが０．０１μｍ以上である発光素子を提供する。
【0007】
本発明は、前記の目的を達成するため、光を発する半導体積層構造を形成する工程と、前記半導体積層構造の表面にその平面部から凹んだ複数の凹面部を形成し、前記表面における反射電極が形成される領域である反射電極形成面の算術平均粗さＲａを０．０１μｍ以上とする工程と、前記反射電極形成面に、前記半導体積層構造から発される光を反射する前記反射電極を形成する工程と、を備える発光素子の製造方法を提供する。
【発明の効果】
【0008】
本発明によれば、光出力の向上を図ることができる発光素子及び発光素子の製造方法を提供することが可能となる。
【図面の簡単な説明】
【0009】
【図1】実施の形態における、発光素子の端面図である。
【図2】実施の形態における、反射電極形成面の一部を拡大した平面図である。
【図3】実施の形態における、光の進み方の一例を示すための発光素子の端面図である。
【図4】実施の形態における、基板及び半導体積層構造の端面図である。
【図5】実施の形態における、半導体積層構造上に形成されたフォトレジストに露光を行っている状態を示す端面図である。
【図6】実施の形態における、基板、半導体積層構造及び露光・現像後のフォトレジストを示す端面図である。
【図7】実施の形態における、エッチング後の基板、半導体積層構造及びフォトレジストを示す端面図である。
【図8】参考形態における、光の進み方の一例を示すための発光素子の端面図である。
【発明を実施するための形態】
【0010】
［実施の形態］
本発明の実施の形態について、図１乃至図７を参照して説明する。なお、以下に説明する実施の形態は、本発明を実施する上での好適な具体例として示すものであり、技術的に好ましい種々の技術的事項を具体的に例示している部分もあるが、本発明の技術的範囲は、この具体的態様に限定されるものではない。
本発明の実施の形態について、図１乃至図７を参照して説明する。なお、以下に説明する実施の形態は、本発明を実施する上での好適な具体例として示すものであり、技術的に好ましい種々の技術的事項を具体的に例示している部分もあるが、本発明の技術的範囲は、この具体的態様に限定されるものではない。
【0011】
（発光素子１）
図１は、本形態における発光素子１の端面図である。本形態の発光素子１は、例えば発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）又は半導体レーザ（ＬＤ：Ｌａｓｅｒ Ｄｉｏｄｅ）を構成するものである。本形態において、発光素子１は、紫外光を発するＬＥＤを構成するものであり、例えば殺菌（例えば空気浄化、浄水等）、医療（例えば光線治療、計測・分析等）、ＵＶキュアリング等の分野において用いることができる。
図１は、本形態における発光素子１の端面図である。本形態の発光素子１は、例えば発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）又は半導体レーザ（ＬＤ：Ｌａｓｅｒ Ｄｉｏｄｅ）を構成するものである。本形態において、発光素子１は、紫外光を発するＬＥＤを構成するものであり、例えば殺菌（例えば空気浄化、浄水等）、医療（例えば光線治療、計測・分析等）、ＵＶキュアリング等の分野において用いることができる。
【0012】
本形態において、発光素子１は、基板２と反対側において図示しない実装基板に金バンプ等の接続部を介して接続され、基板２側から光が取り出されるフリップチップ型の発光素子である。
【0013】
本形態の発光素子１は、基板２、第１半導体層３、活性層４及び第２半導体層５と、第１半導体層３に接続されたｎ側電極６と、第２半導体層５に接続されたｐ側電極７とを備える。基板２上に形成された半導体の積層構造（すなわち第１半導体層３、活性層４及び第２半導体層５）を、半導体積層構造１０ということもある。また、詳細は後述するが、本形態において、ｐ側電極７は、活性層４が発する光を反射可能な反射電極である。
【0014】
以後、第１半導体層３、活性層４及び第２半導体層５の積層方向（例えば図１の上下方向）を上下方向といい、上下方向の一方側であって、基板２に対して半導体積層構造１０が積層された側（例えば図１の上側）を上側、その反対側（例えば図１の下側）を下側という。なお、上下の表現は便宜的なものであり、例えば発光素子１の使用時における、鉛直方向に対する発光素子１の姿勢を限定するものではない。
【0015】
基板２は、活性層４が発する光（本形態においては紫外光）を透過する性質を有する基板であり、例えばサファイア（Ａｌ２Ｏ３）基板とすることができる。また、基板２として、例えば窒化アルミニウム（ＡｌＮ）基板又は窒化アルミニウムガリウム（ＡｌＧａＮ）基板等を用いてもよい。発光素子１は、基板２の下面が光取出面２１となる。
【0016】
基板２上の半導体積層構造１０を構成する半導体としては、例えば、ＡｌｘＧａｙＩｎ１－ｘ－ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）にて表される２～４元系のＩＩＩ族窒化物半導体を用いることができる。なお、紫外光を発するＬＥＤにおいては、インジウムを含まないＡｌｚＧａ１－ｚＮ系（０≦ｚ≦１）の半導体が用いられることが多い。本形態において、第１半導体層３は、ｎ型不純物がドープされた層を有するものであり、第２半導体層５は、ｐ型不純物がドープされた層を有するものである。
【0017】
第１半導体層３は、例えば基板２上に形成されたバッファ層と、バッファ層上に形成されたｎ型クラッド層とを有する。バッファ層は、例えばアンドープのＡｌａＧａ１－ａＮ（０≦ａ≦１）からなる。ｎ型クラッド層は、ｎ型不純物がドープされたＡｌｂＧａ１－ｂＮ（０≦ｂ≦１）からなる。バッファ層及びｎ型クラッド層のそれぞれは、単層構造でも複数層構造でもよい。また、基板２が窒化アルミニウム基板又は窒化アルミニウムガリウム基板である場合、バッファ層は必ずしも設けなくてもよい。
【0018】
活性層は、ＡｌｃＧａ１－ｃＮ（０≦ｃ≦１）からなり、例えば井戸層を１つ有する単一量子井戸構造、又は井戸層を複数有する多重量子井戸構造とすることができる。活性層４においては、第１半導体層３から供給される電子と、第２半導体層５から供給される正孔とが再結合し、発光する。本形態において、活性層４は、波長３６５ｎｍ以下の紫外光を出力するために、バンドギャップが３．４ｅＶ以上となるよう構成されている。特に本形態において、活性層４は、中心波長が２００ｎｍ以上３６５ｎｍ以下の紫外光を発生することができるよう構成されている。また、活性層４は、中心波長が２８０ｎｍ以下の深紫外光を発することができるよう構成されていてもよい。活性層４から下側に発される光は、そのまま光取出面２１から発光素子１外に取り出される。活性層４から上側に発される光は、第２半導体層５とｐ側電極７との界面で反射されて下側に向かい、光取出面２１から取り出される。
【0019】
第２半導体層５は、活性層４上に形成されている。第２半導体層５は、ｐ型不純物がドープされたＡｌｄＧａ１－ｄＮ（０≦ｄ≦１）からなる層を含む。第２半導体層５は、単層構造でも複数層構造でもよい。
【0020】
第２半導体層５の上面の少なくとも一部は、反射電極形成面５１を構成している。反射電極形成面５１は、反射電極（すなわち本形態においてはｐ側電極７）が形成される半導体積層構造１０の面部である。図１においては、第２半導体層５の上面全体が反射電極形成面５１である例を示しているが、これに限られず、第２半導体層５の上面の一部が反射電極形成面５１であってもよい。反射電極形成面５１と反射電極との界面においては光が反射されるため、発光素子１においては、反射電極形成面５１と反対側の面（本形態においては基板２の下面）が光取出面２１となる。
【0021】
図２は、反射電極形成面５１の一部を拡大して表した平面図である。図１及び図２に示すごとく、反射電極形成面５１は、平面部５１１と、平面部５１１から凹んだ複数の凹面部５１２とを有する。平面部５１１は、意図的に凹凸が形成されていない箇所であればよく、製造上不可避的に形成される凹凸が存在してもよい。
【0022】
図１に示すごとく、複数の凹面部５１２は、平面部５１１から下側に凹むよう形成されている。本形態において、複数の凹面部５１２は、深さが互いに同等である例を示すが、これに限られない。各凹面部５１２は、下側に凸の曲面（例えば略半球面）である。なお、凹面部５１２は、例えば下側に向かうほど縮径するその他の形状（例えば錘状、段状等）を呈していてもよいし、円柱、多角柱等に沿った形状であってもよい。図２に示すごとく、本形態において、複数の凹面部５１２は、上側から見たとき、円形状又はオーバル形状（例えば長円形、楕円形、卵形等）を呈するよう構成されているが、複数の凹面部５１２の形状はこれに限られない。複数の凹面部５１２は、後述するように平面状の第２半導体層５の上面を部分的にエッチングすることで形成され得る。
【0023】
ここで、反射電極形成面５１に複数の凹面部５１２を形成する目的について説明する。まず、図８を用いて、第２半導体層５の上面の全体が平面状に形成された参考形態の発光素子１００における光の進み方について検討する。なお、図８に示す参考形態の発光素子１００に関して用いた符号のうち、本形態の発光素子１に関して用いた符号と同一のものは、特に示さない限り、本形態におけるものと同様の構成要素等を表すものとする。
【0024】
図８に示すごとく、活性層４から上側に発される光は、上下方向にまっすぐ進む光Ｌ１と斜め上方向に進む光Ｌ２とがある。光Ｌ１は、第２半導体層５とｐ側電極７との界面で反射された後、光取出面２１から発光素子１００外に取り出される。一方、斜め上方向に進む光Ｌ２の中には、第２半導体層５とｐ側電極７との界面で反射された後、発光素子１００の側面から漏れ出る光がある。発光素子１００における光取出面２１以外から光が漏れると、光取出面２１から取り出される光が減少する結果、発光素子１の光出力が低下する。
【0025】
次に、図３を用いて、反射電極形成面５１に複数の凹面部５１２が形成されている本形態の発光素子１の光の進み方について検討する。本形態の発光素子１において、活性層４から斜め上方向に発された光Ｌ２の少なくとも一部は、反射電極形成面５１の凹面部５１２にて光取出面２１に向かうよう光の向きが矯正される。これにより、本形態の発光素子１においては、発光素子１の側面から漏れ出る光の量が少なくなる結果、発光素子１の光出力が向上する。以上のように、反射電極形成面５１に複数の凹面部５１２を形成することで、光取出面２１への集光性が高まる結果、発光素子１の光出力が向上する。
【0026】
反射電極形成面５１は、算術平均粗さＲａが０．０１μｍ以上であり、好ましくは０．１μｍ以上、より好ましくは１μｍ以上を満たす。このように、反射電極形成面５１の算術平均粗さＲａを所定値よりも高くすることで、第２半導体層５とｐ側電極７との界面にて反射された光が光取出面２１へ導かれやすくなり、発光素子１の光出力が向上する。反射電極形成面５１の算術平均粗さＲａは、１０μｍ以下を満たすことが好ましい。反射電極形成面５１の算術平均粗さＲａが１０μｍを超えると、反射電極形成面５１の平面部５１１の面積が小さくなることで、活性層４から上側にまっすぐ発されて平面部５１１にて反射されて光取出面２１から取り出される光が減少すると考えられる。算術平均粗さＲａは、例えばＪＩＳ Ｂ ０６０１－２００１に準拠して測定され得る。
【0027】
ここで、複数の凹面部５１２の開口面積の平均値を平均開口面積Ｓａｖｅ［μｍ２］とする。なお、図２においては、いくつかの凹面部５１２同士が連通している例を示しているが、凹面部５１２同士が連通している場合において、凹面部５１２の開口面積とは、１つ１つの凹面部５１２の開口面積を意味するものとする。ここで、他の凹面部５１２と連通している凹面部５１２は、厳密には、その開口部の形状が円形状又はオーバル形状の一部が欠けたような形状となるが、凹面部５１２の開口面積とは、欠けた凹面部５１２の開口部の形状に沿った仮想的な円形状又はオーバル形状の面積（すなわち凹面部５１２の開口部が欠けていない場合の開口面積）を意味するものとする。また、図２に示すごとく、複数の凹面部５１２のそれぞれについて最も近い位置に配された凹面部５１２との中心同士の間隔をピッチＰ［μｍ］とする。凹面部５１２の中心とは、上側から見たときの凹面部５１２の開口領域の幾何中心を意味する。図２においては、符号５１２ａで表している凹面部のピッチＰの例を図示している。そして、複数の凹面部５１２のピッチＰの平均値を平均ピッチＰａｖｅ［μｍ］とする。
【0028】
このとき、平均開口面積Ｓａｖｅは３μｍ２以上であり、平均ピッチＰａｖｅは１μｍ以上であることが好ましい。また、平均開口面積Ｓａｖｅは１０μｍ２以上３００μｍ２以下を満たし、平均ピッチＰａｖｅは２μｍ以上を満たすことがより好ましい。さらに、平均開口面積Ｓａｖｅは１０μｍ２以上３００μｍ２以下を満たし、平均ピッチＰａｖｅは２μｍ以上１０μｍ以下を満たすことがより一層好ましい。これらの場合は、発光素子１の光出力が向上する。平均開口面積Ｓａｖｅを所定値以上にする又は平均ピッチＰａｖｅを所定値以下にすることで、活性層４から斜め上方向に発された光が凹面部５１２に当たりやすくなる結果、光取出面２１への集光性が上がって光出力が向上する。また、平均開口面積Ｓａｖｅを所定値以下にする又は平均ピッチＰａｖｅを所定値以上にすることで、平面部５１１の面積が小さくなり過ぎることが抑制される。これにより、活性層４から上側にまっすぐ発されて平面部５１１にて反射されて光取出面２１から取り出される光が増える。
【0029】
図１に示すごとく、ｎ側電極６は、第１半導体層３の露出上面３１において、第１半導体層３とオーミック接触するよう形成されている。露出上面３１は、第２半導体層５と活性層４と第１半導体層３とのそれぞれの一部がエッチングされることで露出した面である。ｎ側電極６は、蒸着等により第１半導体層３の露出上面３１に形成される。
【0030】
ｐ側電極７は、第２半導体層５の上面の反射電極形成面５１において、第２半導体層５とオーミック接触するよう形成されている。ｐ側電極７は、活性層４から発された光を反射可能な反射電極である。ｐ側電極７は、活性層４が発する光の中心波長における反射率が５０％以上であることが好ましく、７０％以上であることがより好ましい。ｐ側電極７は、活性層４から発された紫外光の反射率を高めるべく、ロジウム（Ｒｈ）又はアルミニウム（Ａｌ）を含有していることが好ましい。ｐ側電極７は、蒸着等により反射電極形成面５１上に形成されており、その一部が複数の凹面部５１２のそれぞれの内側に充填されている。
【0031】
なお、ｐ側電極７と同様、ｎ側電極６を反射電極としてもよい。この場合は、露出上面３１の少なくとも一部も反射電極形成面となり、当該反射電極形成面に複数の凹面部を形成してもよい。これにより、光取出面２１にて反射されて上側に戻された光がｎ側電極６において反射して再度光取出面２１に向かうため、光取出面２１から発される光が増え得る。反射電極形成面が複数ある場合は、少なくとも一つの反射電極形成面に複数の凹面部が形成されていればよい。
【0032】
【0033】
図４に示すごとく、発光素子１の製造方法においては、基板２が準備され、基板２上に第１半導体層３、活性層４、及び第２半導体層５がこの順にエピタキシャル成長されることで基板２上に半導体積層構造１０が形成される。エピタキシャル成長法としては、有機金属化学気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）、分子線エピタキシ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：ＭＢＥ）、ハライド気相エピタキシ法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ＨＶＰＥ）等の周知のエピタキシャル成長法を用いることができる。各層をエピタキシャル成長させるための成長温度、成長圧力及び成長時間等の製造条件については、各層の構成に応じた一般的な条件とすることができる。
【0034】
半導体積層構造１０の形成後、図５に示すごとく、第２半導体層５上に、ポジ型のフォトレジスト８が形成される。ポジ型のフォトレジスト８は、露光及び現像を行うことで露光箇所以外の部位が残るものである。
【0035】
フォトレジスト８の形成後、図５に示すごとく、諧調マスク９を用いてフォトレジスト８に対して露光及び現像が行われる。図５においては、露光時の光を矢印にて表している。諧調マスク９は、露光対象への露光時において、露光対象に高露光部分、高露光部分よりも露光レベルが低い低露光部分、及び未露光部分を形成することを可能とするマスクであり、例えばグレイトーンマスク、ハーフトーンマスク等がある。本形態の諧調マスク９は、グレイトーンマスクとした。
【0036】
諧調マスク９は、露光時の光を透過する石英ガラス等からなる透明基板９１と、透明基板９１の主面に形成され、露光時の光を遮光する遮光膜９２とを有する。遮光膜９２には、高露光開口部９２１と、高露光開口部９２１よりも開口面積が小さい低露光開口部９２２とが形成されている。複数の低露光開口部９２２は、完成後の発光素子１の複数の凹面部５１２の形状に対応した形状（例えば円形状、オーバル形状等）を有する。
【0037】
諧調マスク９を通してフォトレジスト８に露光が行われた後、現像が行われることで、図６に示すごとく、フォトレジスト８にレジスト開口部８１と複数のレジスト凹部８２とが同時に形成される。レジスト開口部８１は、高露光開口部９２１を通して露光されたフォトレジスト８の領域であり、レジスト凹部８２は、低露光開口部９２２を通して露光されたフォトレジスト８の領域である。
【0038】
フォトレジスト８の現像後、図７に示すごとく、フォトレジスト８の上側から半導体積層構造１０がエッチングされる。エッチングは、例えば反応性イオンエッチング等のドライエッチング又はウェットエッチングを採用することができる。本工程により、レジスト開口部８１から露出した半導体積層構造１０の部分が比較的大きくエッチングされ、第１半導体層３に露出上面３１が形成される。また、エッチング時にはフォトレジスト８も多少削れられるところ、フォトレジスト８におけるレジスト凹部８２の下側の部位が削られた後、第２半導体層５の上面に複数の凹面部５１２が形成される。以上のように、１つのエッチング工程にて、第１半導体層３の露出上面３１が形成されると同時に第２半導体層５の上面に複数の凹面部５１２が形成される。
【0039】
ここで、凹面部５１２の開口面積は、レジスト凹部８２の内側領域における上下方向に直交する断面積に依存する。また、凹面部５１２の深さは、フォトレジスト８におけるレジスト凹部８２の下側の部位の上下方向の厚み、及び第２半導体層５の上面から露出上面３１までのエッチング深さに依存する。これらを考慮し、フォトレジスト８の複数のレジスト凹部８２は、反射電極形成面５１の算術平均粗さＲａが所望の範囲となるよう設計される。
【0040】
エッチング工程後、フォトレジスト８が除去され、第１半導体層３の露出上面３１にｎ側電極６、第２半導体層５の反射電極形成面５１にｐ側電極７が、蒸着等により形成する。
以上により、本形態の発光素子１が製造され得る。
以上により、本形態の発光素子１が製造され得る。
【0041】
（実施の形態の作用及び効果）
本形態の発光素子１において、反射電極形成面５１は、平面部５１１と複数の凹面部５１２とを有するとともに、算術平均粗さＲａが０．０１μｍ以上である。これにより、図３に示すごとく発光素子１において光が集光されやすくなり、光出力が向上する。反射電極形成面５１の算術平均粗さＲａの数値に関しては、後述の実験例にて裏付けられる。
本形態の発光素子１において、反射電極形成面５１は、平面部５１１と複数の凹面部５１２とを有するとともに、算術平均粗さＲａが０．０１μｍ以上である。これにより、図３に示すごとく発光素子１において光が集光されやすくなり、光出力が向上する。反射電極形成面５１の算術平均粗さＲａの数値に関しては、後述の実験例にて裏付けられる。
【0042】
また、反射電極形成面５１の算術平均粗さＲａは、０．１μｍ以上を満たすことが好ましく、１μｍ以上１０μｍ以下を満たすことがさらに好ましい。これらの場合には、発光素子１の光出力が一層向上する。これらの数値に関しても、後述の実験例にて裏付けられる。
【0043】
また、複数の凹面部５１２の平均開口面積Ｓａｖｅは３μｍ２以上であり、平均ピッチＰａｖｅは１μｍ以上であることが好ましい。さらに、平均開口面積Ｓａｖｅは１０μｍ２以上３００μｍ２以下を満たし、平均ピッチＰａｖｅは２μｍ以上を満たすことがより好ましい。また、平均開口面積Ｓａｖｅは１０μｍ２以上３００μｍ２以下を満たし、平均ピッチＰａｖｅは２μｍ以上１０μｍ以下を満たすことがより一層好ましい。これらの場合は、発光素子１の光出力が一層向上する。平均開口面積Ｓａｖｅを所定値以上にする又は平均ピッチＰａｖｅを所定値以下にすることで、発光素子１中を斜め上方向に進む光が凹面部５１２に当たりやすくなる結果、光取出面２１への集光性が上がって光出力が向上する。また、平均開口面積Ｓａｖｅを所定値以下にする又は平均ピッチＰａｖｅを所定値以上にすることで、平面部５１１の面積が小さくなり過ぎることが抑制される。これにより、発光素子１中を上側に向かってまっすぐ進み、平面部５１１にて反射されて光取出面２１から取り出される光が増える。
【0044】
また、凹面部５１２は、曲面である。これによって、発光素子１中を斜め上方向に進み、凹面部５１２に当たった光が、光取出面２１に導かれやすくなり、発光素子１の光出力が向上する。
【0045】
また、本形態の発光素子１の製造方法においては、半導体積層構造１０を形成した後、第２半導体層５及び活性層４を部分的に除去して第１半導体層３に露出上面３１を形成する工程と、第２半導体層５の上面に複数の凹面部５１２を形成する工程とが、エッチングにより同時に行われる。それゆえ、発光素子１の生産性が向上する。
【0046】
また、複数の凹面部５１２と露出上面３１とを同時に形成する工程においては、まず、第２半導体層５上に、ポジ型のフォトレジスト８を形成する。そして、高露光開口部９２１及び複数の低露光開口部９２２を有する諧調マスク９を用い、高露光開口部９２１及び複数の低露光開口部９２２を通してフォトレジスト８に露光し、現像することで、フォトレジスト８にレジスト開口部８１と複数のレジスト凹部８２とを形成する。さらに、フォトレジスト８上から半導体積層構造１０をエッチングすることで、レジスト開口部８１の下側に露出上面３１を形成するとともに複数のレジスト凹部８２の下側に複数の凹面部５１２を形成する。これにより、複数の凹面部５１２と露出上面３１とを同時に形成する工程を容易に実現することができる。
【0047】
以上のごとく、本形態によれば、光出力の向上を図ることができる発光素子及び発光素子の製造方法を提供することができる。
【0048】
［実験例］
本例は、反射電極形成面の算術平均粗さＲａと光出力との関係を確認した例である。
本例は、反射電極形成面の算術平均粗さＲａと光出力との関係を確認した例である。
【0049】
本形態においては、基本構成を実施の形態に示した発光素子と同様としつつ、反射電極形成面の算術平均粗さＲａを互いに異ならせた比較例及び実施例１～４を準備した。比較例及び実施例１～４においては、複数の凹面部の平均開口面積Ｓａｖｅと平均ピッチＰａｖｅとを種々変更することで、反射電極形成面の算術平均粗さＲａを異ならせた。具体的には、下記表１に示すように、実施例１～４は、平均開口面積Ｓａｖｅを小さくするとともに平均ピッチＰａｖｅを小さくすることで、反射電極形成面の算術平均粗さＲａを大きくした。そして、比較例及び実施例１～４のそれぞれの下側に設置した光検出器を用いて、比較例及び実施例１～４の光出力を測定した。結果を下記表１に示す。
【0050】
【表1】
【0051】
表１から分かるように、凹面部が形成されていない比較例に比べ、凹面部が複数形成されている実施例１～４において、高い光出力が得られている。また、反射電極形成面の算術平均粗さＲａが０．０１μｍ以上を満たす実施例１～４において、反射電極形成面の算術平均粗さＲａが０．０１μｍ未満である比較例よりも光出力が向上していることが分かる。さらに、反射電極形成面の算術平均粗さＲａが０．１μｍ以上を満たす実施例２～４の光出力が高く、さらに反射電極形成面の算術平均粗さＲａが１．０μｍ以上をみたす実施例３、４の光出力が著しいことが分かる。
【0052】
また、実施例１～４の光出力の測定結果から、反射電極形成面の算術平均粗さＲａが大きい程、光出力が向上することが分かる。ただし、実施例３及び４においては、反射電極形成面の算術平均粗さＲａの増加に対して、光出力の増加が限定的であった。この理由は、反射電極形成面の算術平均粗さＲａが大きくなり過ぎると、平面部の面積が小さくなり過ぎるためであると想定される。すなわち、平面部は、活性層からまっすぐ上側に発された光を光取出面に向かって反射する役割を有するが、反射電極形成面の算術平均粗さＲａが大きくなり過ぎるとこの役割が限定的になるものと想定される。これを考慮すると、反射電極形成面の算術平均粗さＲａは、１０μｍ以下が好ましく、例えば５μｍ以下としてもよい。
【0053】
また、反射電極形成面の算出平均粗さＲａを調整するにあたって平均開口面積Ｓａｖｅ及び平均ピッチＰａｖｅを調整したが、この場合、平均開口面積Ｓａｖｅが３μｍ２以上を満たすとともに平均ピッチＰａｖｅが１μｍ以上を満たす実施例１～４において高い光出力が得られていることが分かる。より具体的に、実施例１～４においては、平均開口面積Ｓａｖｅが３μｍ２以上３００μｍ２以下を満たすとともに平均ピッチＰａｖｅが１μｍ以上３０μｍ以下を満たす。光出力を一層向上させる観点から、平均開口面積Ｓａｖｅは、１００μｍ２以下が好ましく、７０μｍ２以下がより好ましい。また、同様の観点から、平均ピッチＰａｖｅは、１０μｍ未満が好ましく、５μｍ以下が好ましい。
【0054】
（実施の形態のまとめ）
次に、以上説明した実施の形態から把握される技術思想について、実施の形態における符号等を援用して記載する。ただし、以下の記載における各符号等は、特許請求の範囲における構成要素を実施の形態に具体的に示した部材等に限定するものではない。
次に、以上説明した実施の形態から把握される技術思想について、実施の形態における符号等を援用して記載する。ただし、以下の記載における各符号等は、特許請求の範囲における構成要素を実施の形態に具体的に示した部材等に限定するものではない。
【0055】
［１］本発明の第１の実施態様は、光を発する半導体積層構造１０と、前記半導体積層構造１０上に形成され、前記半導体積層構造１０から発される光を反射する反射電極７と、を備え、前記半導体積層構造１０における前記反射電極７が形成された反射電極形成面５１は、平面部５１１と、前記平面部５１１から凹んだ複数の凹面部５１２とを有するとともに、算術平均粗さＲａが０．０１μｍ以上である発光素子１である。
これにより、発光素子１において、光出力が向上する。
これにより、発光素子１において、光出力が向上する。
【0056】
［２］本発明の第２の実施態様は、第１の実施態様において、前記反射電極形成面５１の算術平均粗さＲａが、０．１μｍ以上をさらに満たすことである。
これにより、発光素子１において、光出力が向上する。
これにより、発光素子１において、光出力が向上する。
【0057】
［３］本発明の第３の実施態様は、第２の実施態様において、前記反射電極形成面５１の算術平均粗さＲａが、１μｍ以上１０μｍ以下をさらに満たすことである。
これにより、発光素子１において、光出力が向上する。
これにより、発光素子１において、光出力が向上する。
【0058】
［４］本発明の第４の実施態様は、第１乃至第３のいずれか１つの実施態様において、前記複数の凹面部５１２の開口面積の平均値を平均開口面積Ｓａｖｅとし、前記複数の凹面部５１２のそれぞれについて最も近い位置に配された凹面部５１２との中心同士の間隔をピッチＰとし、前記複数の凹面部５１２の前記ピッチＰの平均値を平均ピッチＰａｖｅとしたとき、前記平均開口面積Ｓａｖｅが、３μｍ２以上であり、前記平均ピッチＰａｖｅは、１μｍ以上であることである。
これにより、発光素子１において、光出力が向上する。
これにより、発光素子１において、光出力が向上する。
【0059】
［５］本発明の第５の実施態様は、第４の実施態様において、前記平均開口面積Ｓａｖｅが、１０μｍ２以上３００μｍ２以下をさらに満たし、前記平均ピッチＰａｖｅが、２μｍ以上をさらに満たすことである。
これにより、発光素子１において、光出力が向上する。
これにより、発光素子１において、光出力が向上する。
【0060】
［６］本発明の第６の実施態様は、第５の実施態様において、前記平均ピッチＰａｖｅが、１０μｍ以下をさらに満たすことである。
これにより、発光素子１において、光出力が向上する。
これにより、発光素子１において、光出力が向上する。
【0061】
［７］本発明の第７の実施態様は、第１乃至第６のいずれか１つの実施態様において、前記凹面部５１２が、曲面であることである。
これにより、発光素子１において、光出力が向上する。
これにより、発光素子１において、光出力が向上する。
【0062】
［８］本発明の第８の実施態様は、光を発する半導体積層構造１０を形成する工程と、前記半導体積層構造１０の表面にその平面部５１１から凹んだ複数の凹面部５１２を形成し、前記表面における反射電極７が形成される領域である反射電極形成面５１の算術平均粗さＲａを０．０１μｍ以上とする工程と、前記反射電極形成面５１に、前記半導体積層構造１０から発される光を反射する前記反射電極７を形成する工程と、を備える発光素子１の製造方法である。
これにより、光出力が高い発光素子１を製造することが可能となる。
これにより、光出力が高い発光素子１を製造することが可能となる。
【0063】
［９］本発明の第９の実施態様は、第８の実施態様において、前記半導体積層構造１０を形成する工程が、第１半導体層３を形成する工程と、光を発する活性層４を前記第１半導体層３上に形成する工程と、前記活性層４上に第２半導体層５を形成する工程とを有し、前記半導体積層構造１０を形成した後、前記第２半導体層５及び前記活性層４を部分的に除去して前記第１半導体層３に露出上面３１を形成する工程と、前記第２半導体層５の上面に前記複数の凹面部５１２を形成する工程とが、エッチングにより同時に行われることである。
これにより、発光素子１の生産性が向上する。
これにより、発光素子１の生産性が向上する。
【0064】
［１０］本発明の第１０の実施態様は、第９の実施態様において、前記複数の凹面部５１２と前記露出上面３１とを同時に形成する工程が、前記第２半導体層５の前記上面に、ポジ型のフォトレジスト８を形成する工程と、高露光開口部９２１と前記高露光開口部９２１よりも開口面積が小さい複数の低露光開口部９２２とを有する諧調マスク９を用い、前記高露光開口部９２１及び前記複数の低露光開口部９２２を通して前記フォトレジスト８に露光し、現像することで、前記フォトレジスト８に、前記高露光開口部９２１を通して露光された箇所であるレジスト開口部８１と、前記複数の低露光開口部９２２を通して露光された箇所である複数のレジスト凹部８２と、を形成する工程と、前記フォトレジスト８上から前記半導体積層構造１０をエッチングすることで、前記レジスト開口部８１の下側に前記露出上面３１を形成するとともに、前記複数のレジスト凹部８２の下側に前記複数の凹面部５１２を形成する工程と、を有することである。
これにより、発光素子１の生産性が向上する。
これにより、発光素子１の生産性が向上する。
【0065】
（付記）
以上、本発明の実施の形態を説明したが、前述した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。また、本発明は、その趣旨を逸脱しない範囲で適宜変形して実施することが可能である。
以上、本発明の実施の形態を説明したが、前述した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。また、本発明は、その趣旨を逸脱しない範囲で適宜変形して実施することが可能である。
【符号の説明】
【0066】
１…発光素子
１０…半導体積層構造
３…第１半導体層
３１…露出上面
４…活性層
５…第２半導体層
５１…反射電極形成面
５１１…平面部
５１２…凹面部
７…反射電極
８…フォトレジスト
８１…レジスト開口部
８２…レジスト凹部
９…諧調マスク
９２１…高露光開口部
９２２…低露光開口部
Ｐ…ピッチ
Ｐａｖｅ…平均ピッチ
Ｓａｖｅ…平均開口面積
１０…半導体積層構造
３…第１半導体層
３１…露出上面
４…活性層
５…第２半導体層
５１…反射電極形成面
５１１…平面部
５１２…凹面部
７…反射電極
８…フォトレジスト
８１…レジスト開口部
８２…レジスト凹部
９…諧調マスク
９２１…高露光開口部
９２２…低露光開口部
Ｐ…ピッチ
Ｐａｖｅ…平均ピッチ
Ｓａｖｅ…平均開口面積
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【手続補正書】
【提出日】2023-11-16
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
光を発する半導体積層構造と、
前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、
前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さＲａが１μｍ以上１０μｍ以下である
発光素子。
前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、
前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さＲａが１μｍ以上１０μｍ以下である
発光素子。
【請求項2】
光を発する半導体積層構造と、
前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、
前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さＲａが０．０１μｍ以上であり、
前記複数の凹面部の開口面積の平均値を平均開口面積とし、前記複数の凹面部のそれぞれについて最も近い位置に配された凹面部との中心同士の間隔をピッチとし、前記複数の凹面部の前記ピッチの平均値を平均ピッチとしたとき、
前記平均開口面積は、１０μｍ ２ 以上３００μｍ ２ 以下であり、
前記平均ピッチは、２μｍ以上である
発光素子。
前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、
前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さＲａが０．０１μｍ以上であり、
前記複数の凹面部の開口面積の平均値を平均開口面積とし、前記複数の凹面部のそれぞれについて最も近い位置に配された凹面部との中心同士の間隔をピッチとし、前記複数の凹面部の前記ピッチの平均値を平均ピッチとしたとき、
前記平均開口面積は、１０μｍ ２ 以上３００μｍ ２ 以下であり、
前記平均ピッチは、２μｍ以上である
発光素子。
【請求項3】
前記反射電極形成面の算術平均粗さＲａは、０．１μｍ以上をさらに満たす、
請求項２に記載の発光素子。
請求項２に記載の発光素子。
【請求項4】
前記反射電極形成面の算術平均粗さＲａは、１μｍ以上１０μｍ以下をさらに満たす、
請求項３に記載の発光素子。
請求項３に記載の発光素子。
【請求項5】
前記複数の凹面部の開口面積の平均値を平均開口面積とし、前記複数の凹面部のそれぞれについて最も近い位置に配された凹面部との中心同士の間隔をピッチとし、前記複数の凹面部の前記ピッチの平均値を平均ピッチとしたとき、
前記平均開口面積は、３μｍ２以上であり、
前記平均ピッチは、１μｍ以上である、
請求項１に記載の発光素子。
前記平均開口面積は、３μｍ２以上であり、
前記平均ピッチは、１μｍ以上である、
請求項１に記載の発光素子。
【請求項6】
前記平均開口面積は、１０μｍ２以上３００μｍ２以下をさらに満たし、
前記平均ピッチは、２μｍ以上をさらに満たす、
請求項５に記載の発光素子。
前記平均ピッチは、２μｍ以上をさらに満たす、
請求項５に記載の発光素子。
【請求項7】
前記平均ピッチは、１０μｍ以下をさらに満たす、
請求項２又は６に記載の発光素子。
請求項２又は６に記載の発光素子。
【請求項8】
前記凹面部は、曲面である、
請求項１又は２に記載の発光素子。
請求項１又は２に記載の発光素子。
【請求項9】
光を発する半導体積層構造を形成する工程と、
前記半導体積層構造の表面にその平面部から凹んだ複数の凹面部を形成し、前記表面における反射電極が形成される領域である反射電極形成面の算術平均粗さＲａを０．０１μｍ以上とする工程と、
前記反射電極形成面に、前記半導体積層構造から発される光を反射する前記反射電極を形成する工程と、を備え、
前記半導体積層構造を形成する工程は、第１半導体層を形成する工程と、光を発する活性層を前記第１半導体層上に形成する工程と、前記活性層上に第２半導体層を形成する工程とを有し、
前記半導体積層構造を形成した後、前記第２半導体層及び前記活性層を部分的に除去して前記第１半導体層に露出上面を形成する工程と、前記第２半導体層の上面に前記複数の凹面部を形成する工程とが、エッチングにより同時に行われる、
発光素子の製造方法。
前記半導体積層構造の表面にその平面部から凹んだ複数の凹面部を形成し、前記表面における反射電極が形成される領域である反射電極形成面の算術平均粗さＲａを０．０１μｍ以上とする工程と、
前記反射電極形成面に、前記半導体積層構造から発される光を反射する前記反射電極を形成する工程と、を備え、
前記半導体積層構造を形成する工程は、第１半導体層を形成する工程と、光を発する活性層を前記第１半導体層上に形成する工程と、前記活性層上に第２半導体層を形成する工程とを有し、
前記半導体積層構造を形成した後、前記第２半導体層及び前記活性層を部分的に除去して前記第１半導体層に露出上面を形成する工程と、前記第２半導体層の上面に前記複数の凹面部を形成する工程とが、エッチングにより同時に行われる、
発光素子の製造方法。
【請求項10】
前記複数の凹面部と前記露出上面とを同時に形成する工程は、
前記第２半導体層の前記上面に、ポジ型のフォトレジストを形成する工程と、
高露光開口部と前記高露光開口部よりも開口面積が小さい複数の低露光開口部とを有する諧調マスクを用い、前記高露光開口部及び前記複数の低露光開口部を通して前記フォトレジストに露光し、現像することで、前記フォトレジストに、前記高露光開口部を通して露光された箇所であるレジスト開口部と、前記複数の低露光開口部を通して露光された箇所である複数のレジスト凹部と、を形成する工程と、
前記フォトレジスト上から前記半導体積層構造をエッチングすることで、前記レジスト開口部の下側に前記露出上面を形成するとともに、前記複数のレジスト凹部の下側に前記複数の凹面部を形成する工程と、を有する
請求項９に記載の発光素子の製造方法。
前記第２半導体層の前記上面に、ポジ型のフォトレジストを形成する工程と、
高露光開口部と前記高露光開口部よりも開口面積が小さい複数の低露光開口部とを有する諧調マスクを用い、前記高露光開口部及び前記複数の低露光開口部を通して前記フォトレジストに露光し、現像することで、前記フォトレジストに、前記高露光開口部を通して露光された箇所であるレジスト開口部と、前記複数の低露光開口部を通して露光された箇所である複数のレジスト凹部と、を形成する工程と、
前記フォトレジスト上から前記半導体積層構造をエッチングすることで、前記レジスト開口部の下側に前記露出上面を形成するとともに、前記複数のレジスト凹部の下側に前記複数の凹面部を形成する工程と、を有する
請求項９に記載の発光素子の製造方法。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【0006】
本発明は、前記の目的を達成するため、光を発する半導体積層構造と、前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さＲａが１μｍ以上１０μｍ以下である発光素子を提供する。
また、本発明は、前記の目的を達成するため、光を発する半導体積層構造と、前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さＲａが０．０１μｍ以上であり、前記複数の凹面部の開口面積の平均値を平均開口面積とし、前記複数の凹面部のそれぞれについて最も近い位置に配された凹面部との中心同士の間隔をピッチとし、前記複数の凹面部の前記ピッチの平均値を平均ピッチとしたとき、前記平均開口面積は、１０μｍ ２ 以上３００μｍ ２ 以下であり、前記平均ピッチは、２μｍ以上である発光素子を提供する。
また、本発明は、前記の目的を達成するため、光を発する半導体積層構造と、前記半導体積層構造上に形成され、前記半導体積層構造から発される光を反射する反射電極と、を備え、前記半導体積層構造における前記反射電極が形成された反射電極形成面は、平面部と、前記平面部から凹んだ複数の凹面部とを有するとともに、算術平均粗さＲａが０．０１μｍ以上であり、前記複数の凹面部の開口面積の平均値を平均開口面積とし、前記複数の凹面部のそれぞれについて最も近い位置に配された凹面部との中心同士の間隔をピッチとし、前記複数の凹面部の前記ピッチの平均値を平均ピッチとしたとき、前記平均開口面積は、１０μｍ ２ 以上３００μｍ ２ 以下であり、前記平均ピッチは、２μｍ以上である発光素子を提供する。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【0007】
本発明は、前記の目的を達成するため、光を発する半導体積層構造を形成する工程と、前記半導体積層構造の表面にその平面部から凹んだ複数の凹面部を形成し、前記表面における反射電極が形成される領域である反射電極形成面の算術平均粗さＲａを０．０１μｍ以上とする工程と、前記反射電極形成面に、前記半導体積層構造から発される光を反射する前記反射電極を形成する工程と、を備え、前記半導体積層構造を形成する工程は、第１半導体層を形成する工程と、光を発する活性層を前記第１半導体層上に形成する工程と、前記活性層上に第２半導体層を形成する工程とを有し、前記半導体積層構造を形成した後、前記第２半導体層及び前記活性層を部分的に除去して前記第１半導体層に露出上面を形成する工程と、前記第２半導体層の上面に前記複数の凹面部を形成する工程とが、エッチングにより同時に行われる、発光素子の製造方法を提供する。