ホーム > 特許ランキング > エイブリック株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024104354
(43)【公開日】2024-08-05
(54)【発明の名称】基準電流回路
(51)【国際特許分類】
G05F 3/26 20060101AFI20240729BHJP
H01L 21/8236 20060101ALI20240729BHJP
H01L 21/8234 20060101ALI20240729BHJP
H01L 21/822 20060101ALI20240729BHJP
【ＦＩ】
G05F3/26
H01L27/088 311A
H01L27/088 J
H01L27/088 C
H01L27/04 B
H01L27/04 V
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
(21)【出願番号】P 2023008507
(22)【出願日】2023-01-24
(71)【出願人】
【識別番号】715010864
【氏名又は名称】エイブリック株式会社
(72)【発明者】
【氏名】上島 康博
【テーマコード（参考）】
5F038
5F048
5H420
【Ｆターム（参考）】
5F038AV13
5F038AV16
5F038AV18
5F038BB02
5F038BB05
5F038BB07
5F038CD02
5F038DF12
5F038EZ20
5F048AA01
5F048AB08
5F048AC02
5F048BA01
5F048BB03
5F048BB06
5F048BB07
5F048BB15
5F048BD10
5F048BE09
5F048BF15
5F048BF16
5H420BB04
5H420BB13
5H420CC02
5H420DD02
5H420EA12
5H420EA15
5H420EA16
5H420EA18
5H420EB37
5H420LL07
5H420NA28
5H420NB03
5H420NB12
5H420NB36
5H420NC02
5H420NC14
5H420NC23
5H420NE23
(57)【要約】
【課題】温度変化に対し安定した基準電流を高精度で供給でき、面積を低減できる基準電流回路の提供。
【解決手段】基準電流回路１００は、Ｉｉｎに基づくＩｏｕｔを供給するカレントミラー回路１１０と、Ｉｏｕｔが供給されるドレイン１３０Ｄにゲート１３０Ｇが接続され、ソース１３０Ｓが接地されているＥ型ＭＯＳ１３０と、Ｅ型ＭＯＳ１３０とゲート端子同士が接続され、Ｖｒｅｆを発生させるＤ型ＭＯＳ１４０と、Ｖｒｅｆの分圧電圧Ｖｄｉｖを出力する分圧回路１５０と、Ｖｄｉｖに応じたＩｉｎを供給するＤ型ＭＯＳ１６０とを有する。Ｅ型ＭＯＳ１３０は、Ｄ型ＭＯＳ１３０のチャネルの導電型及び不純物濃度が同一、かつＤ型ＭＯＳ１３０とはゲート電極のフェルミレベルが異なる。分圧回路１５０は、Ｄ型ＭＯＳ１６０のしきい値電圧よりも高くクロスポイントＸよりも低いＶｄｉｖをＤ型ＭＯＳ１６０のゲート端子に出力する。
【選択図】図１
【解決手段】基準電流回路１００は、Ｉｉｎに基づくＩｏｕｔを供給するカレントミラー回路１１０と、Ｉｏｕｔが供給されるドレイン１３０Ｄにゲート１３０Ｇが接続され、ソース１３０Ｓが接地されているＥ型ＭＯＳ１３０と、Ｅ型ＭＯＳ１３０とゲート端子同士が接続され、Ｖｒｅｆを発生させるＤ型ＭＯＳ１４０と、Ｖｒｅｆの分圧電圧Ｖｄｉｖを出力する分圧回路１５０と、Ｖｄｉｖに応じたＩｉｎを供給するＤ型ＭＯＳ１６０とを有する。Ｅ型ＭＯＳ１３０は、Ｄ型ＭＯＳ１３０のチャネルの導電型及び不純物濃度が同一、かつＤ型ＭＯＳ１３０とはゲート電極のフェルミレベルが異なる。分圧回路１５０は、Ｄ型ＭＯＳ１６０のしきい値電圧よりも高くクロスポイントＸよりも低いＶｄｉｖをＤ型ＭＯＳ１６０のゲート端子に出力する。
【選択図】図１
【特許請求の範囲】
【請求項1】
ゲート端子同士が接続されているＭＯＳトランジスタ対で形成され、一方のＭＯＳトランジスタに入力された入力電流に基づく出力電流を他方のＭＯＳトランジスタから供給するカレントミラー回路と、
前記ＭＯＳトランジスタ対の前記ゲート端子の電圧に応じた基準電流を供給する出力ＭＯＳトランジスタと、
前記カレントミラー回路から前記出力電流が供給されるドレイン端子にゲート端子が接続され、ソース端子が接地されているエンハンス型ＭＯＳトランジスタと、
前記エンハンス型ＭＯＳトランジスタとゲート端子同士が接続され、前記エンハンス型ＭＯＳトランジスタのソース端子の電圧と前記第１のデプレッション型ＭＯＳトランジスタのソース端子の電圧との差異による基準電圧を発生させる第１のデプレッション型ＭＯＳトランジスタと、
前記第１のデプレッション型ＭＯＳトランジスタのソース端子に接続され、前記基準電圧の分圧電圧を出力する分圧回路と、
前記分圧電圧に応じた電流を前記入力電流として前記カレントミラー回路に供給する第２のデプレッション型ＭＯＳトランジスタと、
を有し、
前記エンハンス型ＭＯＳトランジスタは、前記第１のデプレッション型ＭＯＳトランジスタにおけるチャネルの導電型及び不純物濃度が同一であり、かつ前記第１のデプレッション型ＭＯＳトランジスタとはゲート電極のフェルミレベルが異なり、
前記分圧回路は、前記第２のデプレッション型ＭＯＳトランジスタのしきい値電圧よりも高く、かつ前記第２のデプレッション型ＭＯＳトランジスタのゲート電圧－ドレイン電流特性が温度に依存しないクロスポイントよりも低い電圧範囲の前記分圧電圧を前記第２のデプレッション型ＭＯＳトランジスタのゲート端子に出力することを特徴とする基準電流回路。
前記ＭＯＳトランジスタ対の前記ゲート端子の電圧に応じた基準電流を供給する出力ＭＯＳトランジスタと、
前記カレントミラー回路から前記出力電流が供給されるドレイン端子にゲート端子が接続され、ソース端子が接地されているエンハンス型ＭＯＳトランジスタと、
前記エンハンス型ＭＯＳトランジスタとゲート端子同士が接続され、前記エンハンス型ＭＯＳトランジスタのソース端子の電圧と前記第１のデプレッション型ＭＯＳトランジスタのソース端子の電圧との差異による基準電圧を発生させる第１のデプレッション型ＭＯＳトランジスタと、
前記第１のデプレッション型ＭＯＳトランジスタのソース端子に接続され、前記基準電圧の分圧電圧を出力する分圧回路と、
前記分圧電圧に応じた電流を前記入力電流として前記カレントミラー回路に供給する第２のデプレッション型ＭＯＳトランジスタと、
を有し、
前記エンハンス型ＭＯＳトランジスタは、前記第１のデプレッション型ＭＯＳトランジスタにおけるチャネルの導電型及び不純物濃度が同一であり、かつ前記第１のデプレッション型ＭＯＳトランジスタとはゲート電極のフェルミレベルが異なり、
前記分圧回路は、前記第２のデプレッション型ＭＯＳトランジスタのしきい値電圧よりも高く、かつ前記第２のデプレッション型ＭＯＳトランジスタのゲート電圧－ドレイン電流特性が温度に依存しないクロスポイントよりも低い電圧範囲の前記分圧電圧を前記第２のデプレッション型ＭＯＳトランジスタのゲート端子に出力することを特徴とする基準電流回路。
【請求項2】
前記エンハンス型ＭＯＳトランジスタ及び前記第１のデプレッション型ＭＯＳトランジスのチャネル長が前記第２のデプレッション型ＭＯＳトランジスタよりもそれぞれ短い、請求項１に記載の基準電流回路。
【請求項3】
前記第１のデプレッション型ＭＯＳトランジスタに流れる電流は、しきい値電圧よりも高く、かつ０Ｖよりも低い電圧範囲内で流れる電流であり、
前記エンハンス型ＭＯＳトランジスタに流れる電流は、前記第１のデプレッション型ＭＯＳトランジスタに流れる電流と同程度である、請求項２に記載の基準電流回路。
前記エンハンス型ＭＯＳトランジスタに流れる電流は、前記第１のデプレッション型ＭＯＳトランジスタに流れる電流と同程度である、請求項２に記載の基準電流回路。
【請求項4】
前記分圧回路は、前記分圧電圧を調整可能なトリミング回路を備えている、請求項１から３のいずれかに記載の基準電流回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、基準電流回路に関する。
【背景技術】
【0002】
モバイル機器、ウェアラブル機器などは、様々な場所や気候で使用されるため、使用環境の変化に対し安定した動作が求められている。また、これらの機器は、小型化が進んでおり、搭載される半導体チップなどの部品についても小型化が求められている。
このような機器に搭載される半導体チップの多くはアナログ回路を備えており、アナログ回路には基準電流源から出力された基準電流がバイアス電流として供給される。
このような機器に搭載される半導体チップの多くはアナログ回路を備えており、アナログ回路には基準電流源から出力された基準電流がバイアス電流として供給される。
【0003】
基準電流回路には、基準電圧回路が発生した基準電圧を、精度の良い抵抗素子により電流変換して基準電流を供給するものがある。このような基準電流回路について、安定した基準電流を供給することを目的として様々な提案がされている。
【0004】
たとえば、周囲温度の変化に対する基準電圧の変動を抑制できる基準電圧回路についても多く提案されている。
一例として、周囲温度の変化に影響する素子の構造を共通化することにより、製造上のばらつきを低減することができる基準電圧回路が挙げられる。具体的には、フェルミレベルの異なるゲートと、同一の導電型及び同一の不純物濃度を有するチャネルと、を備えているペアトランジスタを有することにより、チャネルにおける導電係数の変化の影響を相殺する基準電圧回路が提案されている（特許文献１参照）。
一例として、周囲温度の変化に影響する素子の構造を共通化することにより、製造上のばらつきを低減することができる基準電圧回路が挙げられる。具体的には、フェルミレベルの異なるゲートと、同一の導電型及び同一の不純物濃度を有するチャネルと、を備えているペアトランジスタを有することにより、チャネルにおける導電係数の変化の影響を相殺する基準電圧回路が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２００１－２８４４６４号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の一つの側面では、周囲温度の変化に対し安定した基準電流を高い精度で供給することができるとともに、レイアウト面積を低減することができる基準電流回路を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一実施形態における基準電流回路は、
ゲート端子同士が接続されているＭＯＳトランジスタ対で形成され、一方のＭＯＳトランジスタに入力された入力電流に基づく出力電流を他方のＭＯＳトランジスタから供給するカレントミラー回路と、
前記ＭＯＳトランジスタ対の前記ゲート端子の電圧に応じた基準電流を供給する出力ＭＯＳトランジスタと、
前記カレントミラー回路から前記出力電流が供給されるドレイン端子にゲート端子が接続され、ソース端子が接地されているエンハンス型ＭＯＳトランジスタと、
前記エンハンス型ＭＯＳトランジスタとゲート端子同士が接続され、前記エンハンス型ＭＯＳトランジスタのソース端子の電圧と前記第１のデプレッション型ＭＯＳトランジスタのソース端子の電圧との差異による基準電圧を発生させる第１のデプレッション型ＭＯＳトランジスタと、
前記第１のデプレッション型ＭＯＳトランジスタのソース端子に接続され、前記基準電圧の分圧電圧を出力する分圧回路と、
前記分圧電圧に応じた電流を前記入力電流として前記カレントミラー回路に供給する第２のデプレッション型ＭＯＳトランジスタと、
を有し、
前記エンハンス型ＭＯＳトランジスタは、前記第１のデプレッション型ＭＯＳトランジスタにおけるチャネルの導電型及び不純物濃度が同一であり、かつ前記第１のデプレッション型ＭＯＳトランジスタとはゲート電極のフェルミレベルが異なり、
前記分圧回路は、前記第２のデプレッション型ＭＯＳトランジスタのしきい値電圧よりも高く、かつ前記第２のデプレッション型ＭＯＳトランジスタのゲート電圧－ドレイン電流特性が温度に依存しないクロスポイントよりも低い電圧範囲の前記分圧電圧を前記第２のデプレッション型ＭＯＳトランジスタのゲート端子に出力する。
ゲート端子同士が接続されているＭＯＳトランジスタ対で形成され、一方のＭＯＳトランジスタに入力された入力電流に基づく出力電流を他方のＭＯＳトランジスタから供給するカレントミラー回路と、
前記ＭＯＳトランジスタ対の前記ゲート端子の電圧に応じた基準電流を供給する出力ＭＯＳトランジスタと、
前記カレントミラー回路から前記出力電流が供給されるドレイン端子にゲート端子が接続され、ソース端子が接地されているエンハンス型ＭＯＳトランジスタと、
前記エンハンス型ＭＯＳトランジスタとゲート端子同士が接続され、前記エンハンス型ＭＯＳトランジスタのソース端子の電圧と前記第１のデプレッション型ＭＯＳトランジスタのソース端子の電圧との差異による基準電圧を発生させる第１のデプレッション型ＭＯＳトランジスタと、
前記第１のデプレッション型ＭＯＳトランジスタのソース端子に接続され、前記基準電圧の分圧電圧を出力する分圧回路と、
前記分圧電圧に応じた電流を前記入力電流として前記カレントミラー回路に供給する第２のデプレッション型ＭＯＳトランジスタと、
を有し、
前記エンハンス型ＭＯＳトランジスタは、前記第１のデプレッション型ＭＯＳトランジスタにおけるチャネルの導電型及び不純物濃度が同一であり、かつ前記第１のデプレッション型ＭＯＳトランジスタとはゲート電極のフェルミレベルが異なり、
前記分圧回路は、前記第２のデプレッション型ＭＯＳトランジスタのしきい値電圧よりも高く、かつ前記第２のデプレッション型ＭＯＳトランジスタのゲート電圧－ドレイン電流特性が温度に依存しないクロスポイントよりも低い電圧範囲の前記分圧電圧を前記第２のデプレッション型ＭＯＳトランジスタのゲート端子に出力する。
【発明の効果】
【0008】
本発明の一つの側面によれば、周囲温度の変化に対し安定した基準電流を高い精度で供給することができるとともに、レイアウト面積を低減することができる基準電流回路を提供することを目的とする。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
以下、図面を参照しながら本発明を実施するための一形態について詳細に説明する。
なお、図面においては、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
また、図面に示すＸ軸、Ｙ軸及びＺ軸は互いに直交するものとする。Ｘ軸方向を「幅方向」、Ｙ軸方向を「奥行き方向」、Ｚ軸方向を「高さ方向」又は「厚さ方向」と称する場合がある。各膜の＋Ｚ方向側の面を「表面」又は「上面」、－Ｚ方向側の面を「裏面」又は「下面」と称する場合がある。
さらに、図面は模式的なものであり、幅、奥行き及び厚さの比率などは示したとおりではない。複数の膜若しくは層、又はこれらを構造的に組み合わせて得られる半導体素子の数量、位置、形状、構造、大きさなどは、以下に示す実施形態に限定されず、本発明を実施する上で好ましい数量、位置、形状、構造、大きさなどにすることができる。
なお、図面においては、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
また、図面に示すＸ軸、Ｙ軸及びＺ軸は互いに直交するものとする。Ｘ軸方向を「幅方向」、Ｙ軸方向を「奥行き方向」、Ｚ軸方向を「高さ方向」又は「厚さ方向」と称する場合がある。各膜の＋Ｚ方向側の面を「表面」又は「上面」、－Ｚ方向側の面を「裏面」又は「下面」と称する場合がある。
さらに、図面は模式的なものであり、幅、奥行き及び厚さの比率などは示したとおりではない。複数の膜若しくは層、又はこれらを構造的に組み合わせて得られる半導体素子の数量、位置、形状、構造、大きさなどは、以下に示す実施形態に限定されず、本発明を実施する上で好ましい数量、位置、形状、構造、大きさなどにすることができる。
【0011】
図１は、本実施形態における基準電流回路を示す回路図である。
図１に示すように、基準電流回路１００は、カレントミラー回路１１０と、出力ＭＯＳトランジスタ１２０と、エンハンス型ＭＯＳトランジスタ１３０と、デプレッション型ＭＯＳトランジスタ１４０、１６０と、分圧回路１５０とを有する。
図１に示すように、基準電流回路１００は、カレントミラー回路１１０と、出力ＭＯＳトランジスタ１２０と、エンハンス型ＭＯＳトランジスタ１３０と、デプレッション型ＭＯＳトランジスタ１４０、１６０と、分圧回路１５０とを有する。
【0012】
カレントミラー回路１１０は、デプレッション型ＭＯＳトランジスタ１６０から供給される入力電流Ｉｉｎに基づき、出力電流Ｉｏｕｔを供給する。このカレントミラー回路１１０は、ゲート端子同士が接続されているＭＯＳトランジスタ対であるＭＯＳトランジスタ１１１、１１２により形成されている。
【0013】
ＭＯＳトランジスタ１１１は、ＰチャネルＭＯＳトランジスタであり、ゲート端子がドレイン端子と接続され、ソース端子が電源端子と接続されている。このＭＯＳトランジスタ１１１は、ドレイン端子がデプレッション型ＭＯＳトランジスタ１６０と接続されており、ソース・ドレイン間にデプレッション型ＭＯＳトランジスタ１６０による入力電流Ｉｉｎが流れる。
【0014】
ＭＯＳトランジスタ１１２は、ＰチャネルＭＯＳトランジスタであり、ゲート端子がＭＯＳトランジスタ１１１のゲート端子と接続され、ソース端子が電源端子と接続されている。このＭＯＳトランジスタ１１２は、ドレイン端子から出力電流Ｉｏｕｔをエンハンス型ＭＯＳトランジスタ１３０に供給する。
また、ＭＯＳトランジスタ１１２は、ゲート端子が出力ＭＯＳトランジスタ１２０のゲート端子に接続されている。
また、ＭＯＳトランジスタ１１２は、ゲート端子が出力ＭＯＳトランジスタ１２０のゲート端子に接続されている。
【0015】
出力ＭＯＳトランジスタ１２０は、ＰチャネルＭＯＳトランジスタであり、ソース端子が電源端子に接続されている。この出力ＭＯＳトランジスタ１２０は、ゲート端子がＭＯＳトランジスタ１１２のゲート端子と接続されていることから、ＭＯＳトランジスタ１１２のゲート端子の電圧に応じた基準電流Ｉｒｅｆを供給する。
【0016】
なお、ＭＯＳトランジスタ１１１、１１２及び出力ＭＯＳトランジスタ１２０は、同じプロセスで形成されている。このため、出力電流Ｉｏｕｔはカレントミラー回路１１０により入力電流Ｉｉｎと同じ電流値になり、基準電流Ｉｒｅｆは出力電流Ｉｏｕｔと同じ電流値になる。
【0017】
エンハンス型ＭＯＳトランジスタ１３０は、ＮチャネルＭＯＳトランジスタであり、カレントミラー回路１１０から出力電流Ｉｏｕｔが供給されるドレイン端子１３０Ｄにゲート端子１３０Ｇが接続されている。また、エンハンス型ＭＯＳトランジスタ１３０は、ゲート端子１３０Ｇがデプレッション型ＭＯＳトランジスタ１４０のゲート端子１４０Ｇに接続され、ソース端子１３０Ｓが接地されている。
なお、エンハンス型ＭＯＳトランジスタ１３０のバックゲートは、ソース端子１３０Ｓに接続されて接地されている。
なお、エンハンス型ＭＯＳトランジスタ１３０のバックゲートは、ソース端子１３０Ｓに接続されて接地されている。
【0018】
第１のデプレッション型ＭＯＳトランジスタとしてのデプレッション型ＭＯＳトランジスタ１４０は、ＮチャネルＭＯＳトランジスタである。また、デプレッション型ＭＯＳトランジスタ１４０は、エンハンス型ＭＯＳトランジスタ１３０とゲート端子同士が接続され、ソース端子１４０Ｓが分圧回路１５０に接続されている。
【0019】
このように結線されているエンハンス型ＭＯＳトランジスタ１３０及びデプレッション型ＭＯＳトランジスタ１４０のペアトランジスタは、デプレッション型ＭＯＳトランジスタ１４０のソース端子１４０Ｓに基準電圧Ｖｒｅｆを発生させることができる。基準電圧Ｖｒｅｆは、エンハンス型ＭＯＳトランジスタ１３０に流れる電流に合わせてデプレッション型ＭＯＳトランジスタ１４０に流れる電流を同程度にすると、次式、Ｖｒｅｆ＝Ｖｔｎｅ＋｜Ｖｔｎｄ｜、に近くなる。ただし、Ｖｔｎｅはエンハンス型ＭＯＳトランジスタ１３０のしきい値電圧とし、Ｖｔｎｄはデプレッション型ＭＯＳトランジスタ１４０のしきい値電圧とする。
なお、この基準電圧源として用いるペアトランジスタの動作、構造及び温度特性については後述する。
なお、この基準電圧源として用いるペアトランジスタの動作、構造及び温度特性については後述する。
【0020】
また、デプレッション型ＭＯＳトランジスタ１４０は、ドレイン端子１４０Ｄが電源端子に接続され、ソース端子１４０Ｓが分圧回路１５０に接続されている。このため、デプレッション型ＭＯＳトランジスタ１４０は、ソースフォロワでありバッファとして機能することから、広いレイアウト面積が必要な差動増幅器によるバッファが不要となり、レイアウト面積を低減できる。
本実施形態では、ドレイン端子１４０Ｄが電源端子に直接接続されているとしたが、これに限ることなく、例えば、スイッチング素子、ＥＳＤ保護抵抗などが直列に接続されていてもよい。
本実施形態では、ドレイン端子１４０Ｄが電源端子に直接接続されているとしたが、これに限ることなく、例えば、スイッチング素子、ＥＳＤ保護抵抗などが直列に接続されていてもよい。
【0021】
分圧回路１５０は、抵抗１５１、１５２を直列に接続して組み合わせ、その抵抗値の比による所定の分圧比が設定されている。分圧回路１５０は、デプレッション型ＭＯＳトランジスタ１４０のソース端子１４０Ｓから基準電圧Ｖｒｅｆが印加されると、基準電圧Ｖｒｅｆを分圧した分圧電圧Ｖｄｉｖをデプレッション型ＭＯＳトランジスタ１６０のゲート端子に出力する。
なお、分圧回路１５０は、分圧比を微調整できるようにヒューズなどを用いたトリミング回路を備えるようにしてもよい。
なお、分圧回路１５０は、分圧比を微調整できるようにヒューズなどを用いたトリミング回路を備えるようにしてもよい。
【0022】
第２のデプレッション型ＭＯＳトランジスタとしてのデプレッション型ＭＯＳトランジスタ１６０は、ＮチャネルＭＯＳトランジスタである。このデプレッション型ＭＯＳトランジスタ１６０は、ドレイン端子がカレントミラー回路１１０のＭＯＳトランジスタ１１１に接続され、ソース端子が接地されている。
なお、デプレッション型ＭＯＳトランジスタ１６０のバックゲートは、ソース端子に接続されて接地されている。
なお、デプレッション型ＭＯＳトランジスタ１６０のバックゲートは、ソース端子に接続されて接地されている。
【0023】
デプレッション型ＭＯＳトランジスタ１６０は、分圧回路１５０からゲート端子に印加された分圧電圧Ｖｄｉｖに応じた電流を入力電流Ｉｉｎとしてカレントミラー回路１１０に供給する定電流源として機能する。
デプレッション型ＭＯＳトランジスタ１６０の温度特性を考慮して、ゲート端子に分圧回路１５０が所定の電圧範囲の分圧電圧Ｖｄｉｖを印加することにより、基準電流回路１００は、周囲温度の変化に対し安定した基準電流Ｉｒｅｆを高い精度で供給することができる。この基準電流Ｉｒｅｆの温度特性の調整については後述する。
デプレッション型ＭＯＳトランジスタ１６０の温度特性を考慮して、ゲート端子に分圧回路１５０が所定の電圧範囲の分圧電圧Ｖｄｉｖを印加することにより、基準電流回路１００は、周囲温度の変化に対し安定した基準電流Ｉｒｅｆを高い精度で供給することができる。この基準電流Ｉｒｅｆの温度特性の調整については後述する。
【0024】
－基準電圧源の動作及び構造－
次に、エンハンス型ＭＯＳトランジスタ１３０及びデプレッション型ＭＯＳトランジスタ１４０のペアトランジスタによる基準電圧源について説明する。
図２は、本実施形態においてペアトランジスタによる基準電圧源の動作を示す説明図である。
図２に示すように、デプレッション型ＭＯＳトランジスタ１４０にはエンハンス型ＭＯＳトランジスタ１３０に流れる電流Ｉｅ（出力電流Ｉｏｕｔ）と同程度の電流Ｉｄが流れるように、分圧回路１５０の合成抵抗値をあらかじめ調整する。このペアトランジスタは、ゲート端子同士が接続され、エンハンス型ＭＯＳトランジスタ１３０のソース端子１３０Ｓが接地されていることから、デプレッション型ＭＯＳトランジスタ１４０のソース端子１４０Ｓに基準電圧Ｖｒｅｆを発生させることができる。
次に、エンハンス型ＭＯＳトランジスタ１３０及びデプレッション型ＭＯＳトランジスタ１４０のペアトランジスタによる基準電圧源について説明する。
図２は、本実施形態においてペアトランジスタによる基準電圧源の動作を示す説明図である。
図２に示すように、デプレッション型ＭＯＳトランジスタ１４０にはエンハンス型ＭＯＳトランジスタ１３０に流れる電流Ｉｅ（出力電流Ｉｏｕｔ）と同程度の電流Ｉｄが流れるように、分圧回路１５０の合成抵抗値をあらかじめ調整する。このペアトランジスタは、ゲート端子同士が接続され、エンハンス型ＭＯＳトランジスタ１３０のソース端子１３０Ｓが接地されていることから、デプレッション型ＭＯＳトランジスタ１４０のソース端子１４０Ｓに基準電圧Ｖｒｅｆを発生させることができる。
【0025】
また、エンハンス型ＭＯＳトランジスタ１３０は、デプレッション型ＭＯＳトランジスタ１４０におけるチャネルの導電型及び不純物濃度が同一であり、かつデプレッション型ＭＯＳトランジスタ１４０とはゲート電極のフェルミレベルが異なる。つまり、エンハンス型ＭＯＳトランジスタ１３０は、ゲート電極のフェルミレベルが異なる部分以外はデプレッション型ＭＯＳトランジスタ１４０と同じプロセスで形成できる。
これにより、エンハンス型ＭＯＳトランジスタ１３０及びデプレッション型ＭＯＳトランジスタ１４０の各チャネルにおける製造上のばらつきを相殺でき、高い精度で基準電圧Ｖｒｅｆを発生させることができる。すると、分圧電圧Ｖｄｉｖのばらつきを低減できることから、基準電流回路１００は、基準電流Ｉｒｅｆを高い精度で供給することができる。
これにより、エンハンス型ＭＯＳトランジスタ１３０及びデプレッション型ＭＯＳトランジスタ１４０の各チャネルにおける製造上のばらつきを相殺でき、高い精度で基準電圧Ｖｒｅｆを発生させることができる。すると、分圧電圧Ｖｄｉｖのばらつきを低減できることから、基準電流回路１００は、基準電流Ｉｒｅｆを高い精度で供給することができる。
【0026】
具体的には、エンハンス型ＭＯＳトランジスタ１３０及びデプレッション型ＭＯＳトランジスタ１４０の構造について、図３Ａ、図３Ｂ及び図４を参照しながら説明する。
図３Ａは、図１で示したエンハンス型ＭＯＳトランジスタを示す概略断面図である。
図３Ａに示すように、エンハンス型ＭＯＳトランジスタ１３０は、ゲート電極１３０ｇ、ドレイン領域１３０ｄ及びソース領域１３０ｓが、図１で示したゲート端子１３０Ｇ、ドレイン端子１３０Ｄ及びソース端子１３０Ｓとそれぞれ接続されている。
図３Ａは、図１で示したエンハンス型ＭＯＳトランジスタを示す概略断面図である。
図３Ａに示すように、エンハンス型ＭＯＳトランジスタ１３０は、ゲート電極１３０ｇ、ドレイン領域１３０ｄ及びソース領域１３０ｓが、図１で示したゲート端子１３０Ｇ、ドレイン端子１３０Ｄ及びソース端子１３０Ｓとそれぞれ接続されている。
【0027】
ゲート電極１３０ｇは、ボロンが高濃度に注入されたＰ＋型であり、図４のバンド図において価電子帯に近いフェルミレベルを有する。ゲート電極１３０ｇの下方に位置するチャネル１３０ｃは、Ｎ－型の導電型であり、Ｐ型のシリコン基板１３０ｂの表面にリンを低濃度に注入して形成されている。このチャネル１３０ｃは、ゲート電極１３０ｇのフェルミレベルが価電子帯に近いため、フェルミレベルが価電子帯側に引き上げられて空乏化する。
これにより、例えばゲート・ソース間の電位差が０Ｖの場合には、このＮ－型のチャネル１３０ｃには、同じ導電型のＮ＋型のドレイン領域１３０ｄとＮ＋型のソース領域１３０ｓの間であっても電流経路が形成されない。この点で、エンハンス型ＭＯＳトランジスタ１３０は、チャネルに不純物が注入されていない一般的なエンハンス型ＭＯＳトランジスタとは異なる。
これにより、例えばゲート・ソース間の電位差が０Ｖの場合には、このＮ－型のチャネル１３０ｃには、同じ導電型のＮ＋型のドレイン領域１３０ｄとＮ＋型のソース領域１３０ｓの間であっても電流経路が形成されない。この点で、エンハンス型ＭＯＳトランジスタ１３０は、チャネルに不純物が注入されていない一般的なエンハンス型ＭＯＳトランジスタとは異なる。
【0028】
図３Ｂは、図１で示した第１のデプレッション型ＭＯＳトランジスタを示す概略断面図である。
図３Ｂに示すように、デプレッション型ＭＯＳトランジスタ１４０は、ゲート電極１４０ｇ、ドレイン領域１４０ｄ及びソース領域１４０ｓが、図１で示したゲート端子１４０Ｇ、ドレイン端子１４０Ｄ及びソース端子１４０Ｓとそれぞれ接続されている。
図３Ｂに示すように、デプレッション型ＭＯＳトランジスタ１４０は、ゲート電極１４０ｇ、ドレイン領域１４０ｄ及びソース領域１４０ｓが、図１で示したゲート端子１４０Ｇ、ドレイン端子１４０Ｄ及びソース端子１４０Ｓとそれぞれ接続されている。
【0029】
ゲート電極１４０ｇは、リンが高濃度に注入されたＮ＋型であり、図４のバンド図において伝導帯に近いフェルミレベルを有する。ゲート電極１４０ｇの下方に位置するチャネル１４０ｃは、Ｎ－型の導電型であり、エンハンス型ＭＯＳトランジスタ１３０のチャネル１３０ｃと同じプロセスで、Ｐ型のシリコン基板１４０ｂの表面にリンを低濃度に注入して形成されている。
これにより、例えばゲート・ソース間の電位差が０Ｖの場合であっても、このＮ－型のチャネル１４０ｃには、これと同じ導電型のＮ＋型のドレイン領域１４０ｄ及びＮ＋型のソース領域１４０ｓの間に電流経路が形成される。
これにより、例えばゲート・ソース間の電位差が０Ｖの場合であっても、このＮ－型のチャネル１４０ｃには、これと同じ導電型のＮ＋型のドレイン領域１４０ｄ及びＮ＋型のソース領域１４０ｓの間に電流経路が形成される。
【0030】
このように、チャネル１３０ｃは、チャネル１４０ｃと同一の導電係数及びその導電係数の温度係数であることから、チャネル１３０ｃ及びチャネル１４０ｃの導電型及び不純物濃度に基づくばらつきの要因を抑制できる。したがって、エンハンス型ＭＯＳトランジスタ１３０及びデプレッション型ＭＯＳトランジスタ１４０のペアトランジスタは、高い精度で基準電圧Ｖｒｅｆを発生させることができる。これにより、分圧電圧Ｖｄｉｖのばらつきを低減できるため、基準電流回路１００は、基準電流Ｉｒｅｆを高い精度で供給することができる。
【0031】
また、半導体チップにおいて低消費電流化を実現するには、各素子に流れる電流を低減する必要がある。
たとえば、特許文献１に記載の基準電圧源では、デプレッション型ＭＯＳトランジスタは、ソースとゲートが接続されていることから、その電流を低減するためにはチャネル長を長くする必要がある。また、製造上のばらつきを低減させて高い精度の基準電圧を発生させるために、ペアとなるエンハンス型ＭＯＳトランジスタも同様にチャネル長を長くする必要がある。このように、この基準電圧源は、各チャネル長を同じように長くする必要があるため、レイアウト面積が大きくなってしまう。
たとえば、特許文献１に記載の基準電圧源では、デプレッション型ＭＯＳトランジスタは、ソースとゲートが接続されていることから、その電流を低減するためにはチャネル長を長くする必要がある。また、製造上のばらつきを低減させて高い精度の基準電圧を発生させるために、ペアとなるエンハンス型ＭＯＳトランジスタも同様にチャネル長を長くする必要がある。このように、この基準電圧源は、各チャネル長を同じように長くする必要があるため、レイアウト面積が大きくなってしまう。
【0032】
この点、本実施形態の基準電圧源では、エンハンス型ＭＯＳトランジスタ１３０に流れる電流は出力電流Ｉｏｕｔで制限され、デプレッション型ＭＯＳトランジスタ１４０に流れる電流は分圧回路１５０の合成抵抗で制限される。このため、エンハンス型ＭＯＳトランジスタ１３０及びデプレッション型ＭＯＳトランジスタ１４０のチャネル長は、プロセスが許す最小のサイズにすることができ、少なくともデプレッション型ＭＯＳトランジスタ１６０のチャネル長よりもそれぞれ短くすることできる。
これにより、基準電流回路１００は、基準電圧源のペアトランジスタの各チャネル長を短くすることができるため、レイアウト面積を低減することができる。
これにより、基準電流回路１００は、基準電圧源のペアトランジスタの各チャネル長を短くすることができるため、レイアウト面積を低減することができる。
【0033】
さらに、低消費電流化の観点から、デプレッション型ＭＯＳトランジスタ１４０に流れる電流は、デプレッション型ＭＯＳトランジスタ１４０のゲート電圧がしきい値電圧の場合に流れる電流よりも多く、かつデプレッション型ＭＯＳトランジスタ１４０のゲート電圧がソース電圧と同電位の場合に流れる電流よりも小さいことが好ましい。また、エンハンス型ＭＯＳトランジスタ１３０に流れる電流は、デプレッション型ＭＯＳトランジスタ１４０に流れる小さい電流と同程度にすることが好ましい。
デプレッション型ＭＯＳトランジスタ１４０に流れる電流は、分圧回路１５０の合成抵抗で調整することができる。また、エンハンス型ＭＯＳトランジスタ１３０に流れる電流は、例えば、カレントミラー回路１１０の比率を変更したり、入力電流Ｉｉｎを調整したりすることで、カレントミラー回路１１０から出力される出力電流Ｉｏｕｔで調整できる。
デプレッション型ＭＯＳトランジスタ１４０に流れる電流は、分圧回路１５０の合成抵抗で調整することができる。また、エンハンス型ＭＯＳトランジスタ１３０に流れる電流は、例えば、カレントミラー回路１１０の比率を変更したり、入力電流Ｉｉｎを調整したりすることで、カレントミラー回路１１０から出力される出力電流Ｉｏｕｔで調整できる。
【0034】
－基準電圧源の温度特性－
図５は、本実施形態における基準電圧源が発生する基準電圧の温度特性を示すグラフである。
図５に示すように、基準電圧Ｖｒｅｆは、周囲温度が上昇すると低くなる温度特性となる。これは、デプレッション型ＭＯＳトランジスタ１４０は、図４に示したバンド図のように、周囲温度が上昇するとゲート電極１４０ｇのフェルミレベルが低下するため、しきい値電圧Ｖｔｎｄが高くなり（プラス方向）、しきい値電圧の絶対値｜Ｖｔｎｄ｜が小さくなる。また、エンハンス型ＭＯＳトランジスタ１３０は、周囲温度が上昇するとゲート電極１３０ｇのフェルミレベルが上昇するため、しきい値電圧Ｖｔｎｅが低くなる（マイナス方向）。エンハンス型ＭＯＳトランジスタ１３０に流れる電流に合わせてデプレッション型ＭＯＳトランジスタ１４０に流れる電流を同程度にすると、基準電圧Ｖｒｅｆは、次式、Ｖｒｅｆ＝｜Ｖｔｎｄ｜＋Ｖｔｎｅ、に近くなり、周囲温度が上昇すると低くなる温度特性となる。
図５は、本実施形態における基準電圧源が発生する基準電圧の温度特性を示すグラフである。
図５に示すように、基準電圧Ｖｒｅｆは、周囲温度が上昇すると低くなる温度特性となる。これは、デプレッション型ＭＯＳトランジスタ１４０は、図４に示したバンド図のように、周囲温度が上昇するとゲート電極１４０ｇのフェルミレベルが低下するため、しきい値電圧Ｖｔｎｄが高くなり（プラス方向）、しきい値電圧の絶対値｜Ｖｔｎｄ｜が小さくなる。また、エンハンス型ＭＯＳトランジスタ１３０は、周囲温度が上昇するとゲート電極１３０ｇのフェルミレベルが上昇するため、しきい値電圧Ｖｔｎｅが低くなる（マイナス方向）。エンハンス型ＭＯＳトランジスタ１３０に流れる電流に合わせてデプレッション型ＭＯＳトランジスタ１４０に流れる電流を同程度にすると、基準電圧Ｖｒｅｆは、次式、Ｖｒｅｆ＝｜Ｖｔｎｄ｜＋Ｖｔｎｅ、に近くなり、周囲温度が上昇すると低くなる温度特性となる。
【0035】
このように、基準電圧Ｖｒｅｆは、周囲温度が上昇すると低くなる温度特性を有する。この基準電圧Ｖｒｅｆは、分圧回路１５０で分圧されて分圧電圧Ｖｄｉｖとなり、デプレッション型ＭＯＳトランジスタ１６０のゲート端子に印加される（図１参照）。つまり、分圧電圧Ｖｄｉｖは、基準電圧Ｖｒｅｆの温度特性と同様に周囲温度が上昇すると低くなる温度特性を有する。
【0036】
次に、デプレッション型ＭＯＳトランジスタ１６０の温度特性を利用して分圧電圧Ｖｄｉｖの温度特性を打ち消すことにより、基準電流Ｉｒｅｆを周囲温度の変化に対し安定させることについて説明する。
【0037】
－デプレッション型ＭＯＳトランジスタの温度特性－
図６は、本実施形態において定電流源として用いるデプレッション型ＭＯＳトランジスタのゲート電圧－ドレイン電流特性を示すグラフである。
図６に示すように、デプレッション型ＭＯＳトランジスタ１６０は、一般的なＭＯＳトランジスタと同様に、ゲート電圧がしきい値電圧Ｖｔｈ以下の場合にはドレイン電流が流れず、ゲート電圧がしきい値電圧Ｖｔｈを超えた場合には導電係数に基づく傾きのドレイン電流が流れる。また、周囲温度が上昇すると、しきい値電圧Ｖｔｈ及び導電係数が低くなり、ゲート電圧－ドレイン電流特性の傾きが小さくなる。このため、ゲート電圧－ドレイン電流特性が温度特性を示さないクロスポイントＸが存在する。
クロスポイントＸ以下となるゲート電圧を印加した場合には、周囲温度が上昇するとドレイン電流が増加し、クロスポイントＸを超えるゲート電圧を印加した場合には周囲温度が上昇するとドレイン電流が減少する。
図６は、本実施形態において定電流源として用いるデプレッション型ＭＯＳトランジスタのゲート電圧－ドレイン電流特性を示すグラフである。
図６に示すように、デプレッション型ＭＯＳトランジスタ１６０は、一般的なＭＯＳトランジスタと同様に、ゲート電圧がしきい値電圧Ｖｔｈ以下の場合にはドレイン電流が流れず、ゲート電圧がしきい値電圧Ｖｔｈを超えた場合には導電係数に基づく傾きのドレイン電流が流れる。また、周囲温度が上昇すると、しきい値電圧Ｖｔｈ及び導電係数が低くなり、ゲート電圧－ドレイン電流特性の傾きが小さくなる。このため、ゲート電圧－ドレイン電流特性が温度特性を示さないクロスポイントＸが存在する。
クロスポイントＸ以下となるゲート電圧を印加した場合には、周囲温度が上昇するとドレイン電流が増加し、クロスポイントＸを超えるゲート電圧を印加した場合には周囲温度が上昇するとドレイン電流が減少する。
【0038】
本実施態様では、周囲温度が上昇すると分圧電圧Ｖｄｉｖが低くなるのに対し、デプレッション型ＭＯＳトランジスタ１６０においてしきい値電圧よりも高くクロスポイントＸよりも低いゲート電圧（つまり、分圧電圧Ｖｄｉｖ）を印加する。
これにより、デプレッション型ＭＯＳトランジスタ１６０は、周囲温度の変化に対し安定した入力電流Ｉｉｎをカレントミラー回路１１０に供給することができる。
これにより、デプレッション型ＭＯＳトランジスタ１６０は、周囲温度の変化に対し安定した入力電流Ｉｉｎをカレントミラー回路１１０に供給することができる。
【0039】
図７は、本実施形態におけるデプレッション型ＭＯＳトランジスタが供給する入力電流の温度特性を示す説明図である。図７において、左のグラフは、図５に示した基準電圧Ｖｒｅｆを分圧回路１５０で分圧した分圧電圧Ｖｄｉｖの温度特性である。また、右のグラフは、図６に示したゲート電圧－ドレイン電流特性の縦軸及び横軸を入れ替えてクロスポイントＸの近傍を拡大したデプレッション型ＭＯＳトランジスタ１６０の温度特性である。この図７は、分圧回路１５０から出力される分圧電圧Ｖｄｉｖの温度特性と、この分圧電圧Ｖｄｉｖがデプレッション型ＭＯＳトランジスタ１６０のゲート端子に印加された際の入力電流Ｉｉｎの温度特性との関係を示している。
【0040】
図７に示すように、基準電流回路１００においては、分圧回路１５０の分圧比を調整し、図６で示したクロスポイントＸよりも低いゲート電圧（分圧電圧Ｖｄｉｖ）をデプレッション型ＭＯＳトランジスタ１６０のゲート端子に印加するように設定する。
これにより、周囲温度が上昇すると分圧電圧Ｖｄｉｖが低くなるが、デプレッション型ＭＯＳトランジスタ１６０の温度特性によりドレイン電流がその分増加するため、結果として入力電流Ｉｉｎを周囲温度の変化に対し安定させることができる。また、分圧比の設定により分圧電圧Ｖｄｉｖを調整できることから、デプレッション型ＭＯＳトランジスタ１６０のしきい値電圧をより深く調整する不純物注入工程が不要となる。
よって、基準電流回路１００は、入力電流Ｉｉｎを入力されるカレントミラー回路１１０を介し、周囲温度の変化に対し安定した基準電流Ｉｒｅｆを供給することができる。
これにより、周囲温度が上昇すると分圧電圧Ｖｄｉｖが低くなるが、デプレッション型ＭＯＳトランジスタ１６０の温度特性によりドレイン電流がその分増加するため、結果として入力電流Ｉｉｎを周囲温度の変化に対し安定させることができる。また、分圧比の設定により分圧電圧Ｖｄｉｖを調整できることから、デプレッション型ＭＯＳトランジスタ１６０のしきい値電圧をより深く調整する不純物注入工程が不要となる。
よって、基準電流回路１００は、入力電流Ｉｉｎを入力されるカレントミラー回路１１０を介し、周囲温度の変化に対し安定した基準電流Ｉｒｅｆを供給することができる。
【0041】
このように、この基準電流回路１００は、周囲温度が上昇し、分圧電圧Ｖｄｉｖが低くなってもデプレッション型ＭＯＳトランジスタ１６０のドレイン電流が増加するため、周囲温度の変化に対し安定した基準電流Ｉｒｅｆを高い精度で供給することができる。また、基準電流回路１００は、デプレッション型ＭＯＳトランジスタ１４０がソースフォロワでありバッファとして機能することから、広いレイアウト面積が必要な差動増幅器によるバッファが不要となり、レイアウト面積を低減できる。
さらに、基準電流回路１００は、基準電圧源のペアトランジスタの各チャネル長を短くすることができるため、レイアウト面積を更に低減することができる。
さらに、基準電流回路１００は、基準電圧源のペアトランジスタの各チャネル長を短くすることができるため、レイアウト面積を更に低減することができる。
【0042】
（変形例）
分圧回路１５０は、分圧電圧Ｖｄｉｖを合わせやすくすることができるように、分圧電圧Ｖｄｉｖを調整可能なトリミング回路を備えてもよい。
具体的には、図８に示すように、分圧回路２５０は、第１の抵抗部２５０Ａと、第２の抵抗部２５０Ｂと、第３の抵抗部２５０Ｃと、第４の抵抗部２５０Ｄとを備えている。第１の抵抗部２５０Ａ、第２の抵抗部２５０Ｂ及び第３の抵抗部２５０Ｃは、直列に接続されている。第４の抵抗部２５０Ｄは、第３の抵抗部２５０Ｃに対して並列に接続されている。
分圧回路１５０は、分圧電圧Ｖｄｉｖを合わせやすくすることができるように、分圧電圧Ｖｄｉｖを調整可能なトリミング回路を備えてもよい。
具体的には、図８に示すように、分圧回路２５０は、第１の抵抗部２５０Ａと、第２の抵抗部２５０Ｂと、第３の抵抗部２５０Ｃと、第４の抵抗部２５０Ｄとを備えている。第１の抵抗部２５０Ａ、第２の抵抗部２５０Ｂ及び第３の抵抗部２５０Ｃは、直列に接続されている。第４の抵抗部２５０Ｄは、第３の抵抗部２５０Ｃに対して並列に接続されている。
【0043】
第１の抵抗部２５０Ａは、直列に接続された複数の抵抗素子と、複数の抵抗素子の各ノードに接続するスイッチング素子とを備える。この第１の抵抗部２５０Ａは、スイッチング素子を選択的にオンさせることにより、分圧電圧Ｖｄｉｖの粗調整を行う。
第４の抵抗部２５０Ｄは、直列に接続された複数の抵抗素子と、複数の抵抗素子の各ノードに接続するスイッチング素子とを備える。この第４の抵抗部２５０Ｄは、複数の抵抗素子により、第４の抵抗部２５０Ｄでの電位差を微小なステップに分割し、スイッチング素を選択的にオンにすることにより、分圧電圧Ｖｄｉｖを微調整してＯＵＴ端子から出力する。
第４の抵抗部２５０Ｄは、直列に接続された複数の抵抗素子と、複数の抵抗素子の各ノードに接続するスイッチング素子とを備える。この第４の抵抗部２５０Ｄは、複数の抵抗素子により、第４の抵抗部２５０Ｄでの電位差を微小なステップに分割し、スイッチング素を選択的にオンにすることにより、分圧電圧Ｖｄｉｖを微調整してＯＵＴ端子から出力する。
【0044】
このように、分圧回路２５０は、トリミング回路を備えることにより分圧電圧Ｖｄｉｖを微調整することができるため、周囲温度の変化に対し安定した基準電流Ｉｒｅｆを高い精度で供給することができる。
【0045】
以上説明したように、本発明の一実施形態における基準電流回路は、ゲート端子同士が接続されているＭＯＳトランジスタ対で形成され、入力電流に基づく出力電流を供給するカレントミラー回路と、ＭＯＳトランジスタ対のゲート端子の電圧に応じた基準電流を供給する出力ＭＯＳトランジスタと、を有する。
また、この基準電流回路は、エンハンス型ＭＯＳトランジスタ及び第１のデプレッション型ＭＯＳトランジスタのペアトランジスタを有し、基準電圧源として機能する。エンハンス型ＭＯＳトランジスタは、カレントミラー回路から出力電流が供給されるドレイン端子にゲート端子が接続され、ソース端子が接地されている。このエンハンス型ＭＯＳトランジスタは、第１のデプレッション型ＭＯＳトランジスタにおけるチャネルの導電型及び不純物濃度が同一であり、かつ第１のデプレッション型ＭＯＳトランジスタとはゲート電極のフェルミレベルが異なる。第１のデプレッション型ＭＯＳトランジスタは、エンハンス型ＭＯＳトランジスタとゲート端子同士が接続され、エンハンス型ＭＯＳトランジスタのソース端子の電圧と第１のデプレッション型ＭＯＳトランジスタのソース端子の電圧との差異による基準電圧を発生させる。
さらに、この基準電流回路は、第１のデプレッション型ＭＯＳトランジスタのソース端子に接続され、基準電圧の分圧電圧を出力する分圧回路と、分圧電圧に応じた電流を入力電流としてカレントミラー回路に供給する第２のデプレッション型ＭＯＳトランジスタと、を有する。
分圧回路は、第２のデプレッション型ＭＯＳトランジスタのしきい値電圧よりも高く、かつ第２のデプレッション型ＭＯＳトランジスタのゲート電圧－ドレイン電流特性が温度に依存しないクロスポイントよりも低い電圧範囲の分圧電圧を第２のデプレッション型ＭＯＳトランジスタのゲート端子に出力する。
また、この基準電流回路は、エンハンス型ＭＯＳトランジスタ及び第１のデプレッション型ＭＯＳトランジスタのペアトランジスタを有し、基準電圧源として機能する。エンハンス型ＭＯＳトランジスタは、カレントミラー回路から出力電流が供給されるドレイン端子にゲート端子が接続され、ソース端子が接地されている。このエンハンス型ＭＯＳトランジスタは、第１のデプレッション型ＭＯＳトランジスタにおけるチャネルの導電型及び不純物濃度が同一であり、かつ第１のデプレッション型ＭＯＳトランジスタとはゲート電極のフェルミレベルが異なる。第１のデプレッション型ＭＯＳトランジスタは、エンハンス型ＭＯＳトランジスタとゲート端子同士が接続され、エンハンス型ＭＯＳトランジスタのソース端子の電圧と第１のデプレッション型ＭＯＳトランジスタのソース端子の電圧との差異による基準電圧を発生させる。
さらに、この基準電流回路は、第１のデプレッション型ＭＯＳトランジスタのソース端子に接続され、基準電圧の分圧電圧を出力する分圧回路と、分圧電圧に応じた電流を入力電流としてカレントミラー回路に供給する第２のデプレッション型ＭＯＳトランジスタと、を有する。
分圧回路は、第２のデプレッション型ＭＯＳトランジスタのしきい値電圧よりも高く、かつ第２のデプレッション型ＭＯＳトランジスタのゲート電圧－ドレイン電流特性が温度に依存しないクロスポイントよりも低い電圧範囲の分圧電圧を第２のデプレッション型ＭＯＳトランジスタのゲート端子に出力する。
【0046】
これにより、この基準電流回路は、周囲温度の変化に対し安定した基準電流Ｉｒｅｆを高い精度で供給することができるとともに、レイアウト面積を低減することができる。
【符号の説明】
【0047】
１００ 基準電流回路
１１０ カレントミラー回路
１１１、１１２ ＭＯＳトランジスタ
１２０ 出力ＭＯＳトランジスタ
１３０ エンハンス型ＭＯＳトランジスタ
１４０ （第１の）デプレッション型ＭＯＳトランジスタ
１５０、２５０ 分圧回路
１６０ （第２の）デプレッション型ＭＯＳトランジスタ
Ｉｉｎ 入力電流
Ｉｏｕｔ 出力電流
Ｉｒｅｆ 基準電流
Ｖｄｉｖ 分圧電圧
Ｖｒｅｆ 基準電圧
１１０ カレントミラー回路
１１１、１１２ ＭＯＳトランジスタ
１２０ 出力ＭＯＳトランジスタ
１３０ エンハンス型ＭＯＳトランジスタ
１４０ （第１の）デプレッション型ＭＯＳトランジスタ
１５０、２５０ 分圧回路
１６０ （第２の）デプレッション型ＭＯＳトランジスタ
Ｉｉｎ 入力電流
Ｉｏｕｔ 出力電流
Ｉｒｅｆ 基準電流
Ｖｄｉｖ 分圧電圧
Ｖｒｅｆ 基準電圧
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6】
【図7】
【図8】