特開 2024-104984 半導体集積回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024104984

(43)【公開日】2024-08-06

(54)【発明の名称】半導体集積回路

(51)【国際特許分類】

   G01R 31/28 20060101AFI20240730BHJP

   G01R 31/54 20200101ALI20240730BHJP

   G01R 31/67 20200101ALI20240730BHJP

   H01L 21/822 20060101ALI20240730BHJP

【ＦＩ】

G01R31/28 V

G01R31/54

G01R31/67

H01L27/04 T

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023009461

(22)【出願日】2023-01-25

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000567

【氏名又は名称】弁理士法人サトー

(72)【発明者】

【氏名】杉本 浩一

【テーマコード（参考）】

2G014

2G132

5F038

【Ｆターム（参考）】

2G014AA02

2G014AA13

2G014AB51

2G014AB59

2G014AC18

2G132AA03

2G132AD15

2G132AK09

2G132AK15

2G132AL04

5F038BE07

5F038DF05

5F038DT08

5F038EZ20

(57)【要約】

【課題】電源端子又はグランド端子と半導体基板上のパッドとの接続状態を、製品単独で、且つ簡易な構成で検査できる機能を備えた半導体集積回路を提供する。
【解決手段】半導体集積回路１の内部で、電源端子ＶＤＤとグランド端子ＧＮＤとの間に検査回路３を接続する。検査回路３は、分圧抵抗回路５及び比較器７により、電源端子ＶＤＤ又はグランド端子ＧＮＤと半導体基板上のパッドとの接続状態が正常か否かを確認する。遮断制御部６は、分圧抵抗回路５を両端子間より遮断する。記憶素子８には、比較器７による確認結果が記憶される。制御回路９は、記憶素子８に記憶されている確認結果を読み出し、その確認結果がＮＧであれば通信により外部にアラートを出力する。
【選択図】図１

【特許請求の範囲】

【請求項1】

電源端子とグランド端子との間である端子間に実装され、前記電源端子又は前記グランド端子と半導体基板上のパッドとの接続状態が正常か否かを確認するモニタ部（５、７）と、
このモニタ部を、前記端子間より遮断する遮断部（４、６）と、
前記モニタ部による確認結果が記憶される記憶部（８、１５）と、を備える半導体集積回路。

【請求項2】

前記モニタ部は、外部より前記端子間に電圧が印加された際に通電される分圧抵抗回路（５）と、
この分圧抵抗回路により分圧された電圧と参照電圧とを比較する比較器（７）とを備える請求項１記載の半導体集積回路。

【請求項3】

前記参照電圧は、事前に測定されて記憶部（１５）に記憶された、前記分圧された電圧の初期値である請求項２記載の半導体集積回路。

【請求項4】

前記電源端子が複数であり、
前記分圧抵抗回路を、複数の前記電源端子に対応して複数設け、
複数の前記分圧抵抗回路により分圧された複数の電圧を、前記比較器に選択的に前記記憶部に入力する選択部（１７）を備える請求項２記載の半導体集積回路。

【請求項5】

前記遮断部は、前記分圧抵抗回路と共に直列に接続されるスイッチング素子（４）と、
前記端子間に電圧が印加されると、前記スイッチング素子を一定時間オンにした後にオフにする遮断制御部（６）とを備える請求項２から４の何れか一項に記載の半導体集積回路。

【請求項6】

被ミラー電流側のトランジスタが、前記分圧抵抗回路の分圧点に挿入されるカレントミラー回路（２０）と、
このカレントミラー回路のミラー電流が、入力端子よりシンクされるＩ／Ｖ変換回路（１９）と、を備え、
前記比較器には、前記Ｉ／Ｖ変換回路により変換された電圧が入力される請求項５記載の半導体集積回路。

【請求項7】

電源が投入されて起動すると、前記記憶部に記憶されている確認結果を読み出し、その確認結果がＮＧであれば、通信により外部にアラートを出力するアラート出力部（９）を備える請求項１記載の半導体集積回路。

【請求項8】

前記電源端子が複数であり、
前記モニタ部を、複数の前記電源端子に対応して複数設け、
複数の前記モニタ部の確認結果を選択的に前記記憶部に記憶させる選択部（１７）を備える請求項１記載の半導体集積回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体集積回路の検査に係る構成に関する。

【背景技術】

【0002】

半導体集積回路については、実装技術の向上や、プロセステクノロジーズの進化による開発費の増大等により、１つのパッケージに複数のダイを搭載するチップレット構造が採用される場合がある。チップレット構造では、従来のＦＣ－ＢＧＡの基板上に、インターポーザと呼ばれるシリコンを搭載するための実装緩衝用の基板を用いる。そして、基板のパッドとシリコンダイのパッドとが、マイクロバンプと称されるはんだボールにより接続される。

【0003】

このような構成は概して端子数が多くなり、端子間のピッチは狭くなる。また、チップレット構造の半導体集積回路は、多くの機能を有しているため、使用する電源電圧の種類も多くなり、電源端子のはんだ接続状態の正常性を容易に確認できることが望ましい。加えて、製品が市場に出荷された後においても、半導体集積回路が実装された状態で接続状態を判定する仕組みが求められる。

【0004】

このような、半導体集積回路の検査に関する技術については、標準規格であるＪＴＡＧ（Joint Test Action Group）で定められたバウンダリスキャン方式や、その他例えば特許文献１～３等に開示がある。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０２０－０３５８０４号公報

【特許文献2】特開２０１２－２５１７７２号公報

【特許文献3】特開２００５－３２２７６８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、バウンダリスキャン方式は、製品の出荷時に行う検査を前提としている。また、検査を行う際には、他のＩＣとの接続を行うことを前提としているため、製品単独では検査を行うことができない。特許文献１の構成では、検査対象とする端子の全てについて、半導体装置の内部で電流源を接続する必要がある。特許文献２，３の構成では、やはり市場において製品単独では検査ができない。

【0007】

本発明は上記事情に鑑みてなされたものであり、その目的は、電源端子又はグランド端子と半導体基板上のパッドとの接続状態を、製品単独で、且つ簡易な構成で検査できる機能を備えた半導体集積回路を提供することにある。

【課題を解決するための手段】

【0008】

請求項１記載の半導体集積回路によれば、モニタ部（５、７）は、電源端子とグランド端子との間である端子間に実装され、電源端子又はグランド端子と半導体基板上のパッドとの接続状態が正常か否かを確認する。遮断部（４、６）は、モニタ部を前記端子間より遮断する。記憶部（８、１５）には、モニタ部による確認結果が記憶される。このように、半導体集積回路がモニタ部を内蔵することで、製品として出荷された後においても、市場にて電源端子又はグランド端子と、半導体基板上のパッドとの接続状態が正常かを確認できる。そして、半導体集積回路に通常の動作をさせる際には、遮断部により、モニタ部を前記端子間より遮断できる。

【0009】

より具体的には、請求項２記載の半導体集積回路のように、モニタ部として、外部より前記端子間に電圧が印加された際に通電される分圧抵抗回路（５）と、分圧抵抗回路により分圧された電圧と参照電圧とを比較する比較器（７）とを備える。電源端子又はグランド端子と基板上のパッドとの接続状態が不良になると、その個所における抵抗値が増大するので、分圧抵抗回路により分圧された電圧が変化する。したがって、その電圧を比較器が参照電圧と比較することで、接続状態を判定できる。

【0010】

請求項５記載の半導体集積回路によれば、遮断部として、分圧抵抗回路と共に直列に接続されるスイッチング素子（４）と、前記端子間に電圧が印加されると、スイッチング素子を一定時間オンにした後にオフにする遮断制御部（６）とを備える。これにより、電源端子、グランド端子間に電圧を印加すれば、両端子間に分圧抵抗回路が一定時間だけ接続されるので、比較器は、その間に分圧された電圧を参照電圧と比較できる。一定時間が経過すれば、分圧抵抗回路を両端子間より遮断できる。

【図面の簡単な説明】

【0011】

【図1】第１実施形態であり、半導体集積回路の構成を要部について示す機能ブロック図

【図2】ＯＢＤ２のスキャンツールを用いる際に、車外のツールと複数のＥＣＵとの接続状態を示す図

【図3】電源投入時から、検査回路の動作を示すタイミングチャート

【図4】第２実施形態であり、半導体集積回路の構成を要部について示す機能ブロック図

【図5】初期値の書き込み処理を示すフローチャート

【図6】車両のイグニッションスイッチがＯＮされた場合の検査回路の動作を示すフローチャート

【図7】第３実施形態であり、半導体集積回路の構成を要部について示す機能ブロック図

【図8】第４実施形態であり、半導体集積回路の構成を要部について示す機能ブロック図

【図9】第５実施形態であり、半導体集積回路の構成を要部について示す機能ブロック図

【発明を実施するための形態】

【0012】

（第１実施形態）
図１に示すように、本実施形態の半導体集積回路１は、例えば車両に搭載されるＥＣＵ（Electronic Control Unit）であり、電源端子ＶＤＤとグランド端子ＧＮＤとの間には、内部回路２と共に検査回路３が接続されている。尚、電源端子ＶＤＤ及びグランド端子ＧＮＤは、それぞれ図示しない半導体基板上の電源パターン及びグランドパターンに繋がるパッドに、はんだボール等ではんだ付けされている。

【0013】

電源端子ＶＤＤとグランド端子ＧＮＤとの間には、抵抗素子Ｒ_Ｓ１及びＲ_Ｓ２並びにスイッチング素子であるＮチャネルＭＯＳＦＥＴ４の直列回路が接続されている。抵抗素子Ｒ_Ｓ１及びＲ_Ｓ２は、分圧抵抗回路５を構成する。ＦＥＴ４のゲートは、遮断制御部６により駆動制御される。遮断制御部６は、半導体集積回路１に電源ＶＤＤが投入されると、ＦＥＴ４のゲート電圧を一定時間だけハイレベルにし、その後はローレベルに維持する。ＦＥＴ４及び遮断制御部６は、遮断部に相当する。

【0014】

抵抗素子Ｒ_Ｓ１及びＲ_Ｓ２の共通接続点は、比較器７の反転入力端子に接続されている。比較器７の非反転入力端子には、参照電圧Ｖ_ｒｅｆが与えられている。参照電圧Ｖ_ｒｅｆは、例えばバンドギャップリファレンスにより生成される。分圧抵抗回路５及び比較器７は、モニタ部に相当する。比較器７の出力端子は、記憶部である記憶素子８に接続されている。記憶素子８は、フラッシュメモリや不揮発性のレジスタ等であり、後述する測定期間において、比較器７の出力信号レベルを記憶する。制御回路９は、記憶素子８の記憶内容を読み出すと、車載ＬＡＮ通信による信号として半導体集積回路１の外部に出力する。制御回路９は、アラート出力部に相当する。

【0015】

本実施形態では、例えばＯＢＤ２のスキャンツールを用いて、外部より記憶素子８の記憶内容を読み出すことを想定する。図２に示すように、複数の半導体集積回路１（１）～１（３）はＥＣＵとして、車載ＬＡＮのネットワークにより接続されている。ＯＢＤ２インターフェース１１は、ＯＢＤ２コネクタ１２及び変換ＬＳＩ１３を備えている。ＯＢＤ２コネクタ１２は、スキャンツールが接続されるコネクタであり、変換ＬＳＩ１３は、ＯＢＤ２と車載ＬＡＮとの間で信号変換を行う。

【0016】

次に、本実施形態の作用について説明する。図３には、半導体集積回路１が使用する電源電圧がＡ，Ｂの２種類ある場合を示しているが、本実施形態では、電源電圧Ａのみ、つまり電源ＶＤＤだけとして説明する。検査回路３の遮断制御部６は、半導体集積回路１に電源ＶＤＤが投入されると、ＦＥＴ４のゲート電圧を当初はローレベルにする。そして、時間ｔ_ＯＮ（Ａ）でハイレベルに変化させると、その後、時間ｔ_ＯＦＦ（Ａ）で再びローレベルにする。時間ｔ_ＯＮ（Ａ）～ｔ_ＯＦＦ（Ａ）の間の一定時間が、検査回路３による測定期間となる。

【0017】

上記の測定期間の間はＦＥＴ４がＯＮ状態となり、電源ＶＤＤにより分圧抵抗回路５にも通電が行われる。図１に示すように、電流ｉ（＝ｉ_１＋ｉ_２）のうち、電流ｉ_１は、内部回路２の等価抵抗値Ｒ_Ｌと分圧抵抗回路５の抵抗値とに応じて流れ、電流ｉ_２が分圧抵抗回路５に通電される。電源端子ＶＤＤ及びグランド端子ＧＮＤと、それらに対応する半導体基板上のパッドとのはんだ付けによる接触状態が正常であれば、分圧抵抗回路５により分圧された電圧は、当初の電圧レベルＶ_０を維持する。

【0018】

一方、半導体集積回路１に振動等の外力が作用したり経年的な変化等により、例えば電源端子ＶＤＤとパッドとの接触状態が悪化して不良になると、両者の接触部分における抵抗値が上昇する。すると、分圧抵抗回路５における分圧電圧は、当初の電圧レベルよりも低下してＶ_１となる。

【0019】

そこで、例えば（Ｖ_ｒｅｆ＜Ｖ_０）に設定しておき、（Ｖ_ｒｅｆ＞Ｖ_１）に変化すると、比較器７の出力信号はローレベルからハイレベルに変化する。変化した信号のレベルは、確認結果ＮＧとして記憶素子８に記憶される。制御回路９は、ＯＢＤ２スキャンツールより記憶素子８の記憶内容の出力要求を受けると、記憶内容を読出し、車載ＬＡＮを介してＯＢＤ２スキャンツールに送信する。これがアラート出力となり、電源端子ＶＤＤとパッドとの接触状態が悪化したことが確認される。

【0020】

また、例えばグランド端子ＧＮＤとパッドとの接触状態が悪化して両者の接触部分における抵抗値が上昇すると、分圧抵抗回路５における分圧電圧は、当初の電圧レベルよりも上昇してＶ_２となる。そこで、例えば（Ｖ_ｒｅｆ＞Ｖ_０）に設定しておき、（Ｖ_ｒｅｆ＜Ｖ_２）に変化すると、比較器７の出力信号はハイレベルからローレベルに変化する。このレベル変化に伴い記憶素子８に記憶された内容である確認結果ＮＧを、制御回路９がＯＢＤ２スキャンツールに送信すれば、グランド端子ＧＮＤとパッドとの接触状態が悪化したことが確認される。尚、分圧電圧は、当初の電圧レベルＶ０を維持している場合、記憶素子８に記憶される内容は確認結果ＯＫとなる。

【0021】

尚、半導体集積回路１が電源電圧Ｂも使用する際には、図３に示すように、電源電圧Ｂの立ち上がりに応じて時間ｔ_ＯＮ（Ｂ）～ｔ_ＯＦＦ（Ｂ）を設定して、対応する検査回路３による判定を行えば良い。

【0022】

以上のように本実施形態によれば、半導体集積回路１の内部で、電源端子ＶＤＤとグランド端子ＧＮＤとの間に検査回路３を接続する。検査回路３は、分圧抵抗回路５及び比較器７により、電源端子ＶＤＤ又はグランド端子ＧＮＤと半導体基板上のパッドとの接続状態が正常か否かを確認する。遮断制御部６は、分圧抵抗回路５を両端子間より遮断する。記憶素子８には、比較器７による確認結果が記憶される。制御回路９は、記憶素子８に記憶されている確認結果を読み出し、その確認結果がＮＧであれば、通信により外部にアラートを出力する。

【0023】

このように、半導体集積回路１が検査回路３を内蔵することで、製品として出荷された後においても、市場にて電源端子ＶＤＤ又はグランド端子ＧＮＤと基板上のパッドとの接続状態が正常かを確認できる。そして、半導体集積回路１に通常の動作をさせる際には、遮断制御部６がＦＥＴ４をＯＦＦ状態にして、分圧抵抗回路５を両端子間より遮断できる。その際に、遮断制御部６は、両端子間に電圧が印加されると、ＦＥＴ４を一定時間ＯＮにした後にＯＦＦにする。これにより、両端子間に電圧を印加すれば分圧抵抗回路５が一定時間だけ接続されるので、比較器７は、その間に分圧された電圧を参照電圧Ｖ_ｒｅｆと比較でき、一定時間が経過すれば、分圧抵抗回路５を両端子間より遮断できる。

【0024】

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図４に示すように、第２実施形態の半導体集積回路３１は、比較器７及び記憶素子８に替えて、Ａ／Ｄコンバータ１２、セレクタ１３、デジタルコンパレータ１４及び記憶素子１５を備えている。セレクタ１３は、制御回路９が出力する切換え信号Ｓｅｌに応じて、Ａ／Ｄコンバータ１２のデータをデジタルコンパレータ１４と記憶素子１５とに切り換えて出力する。

【0025】

記憶素子１５が有するレジスタには、電圧Ｖ０に相当する初期値データが書き込まれる。記憶素子１５は、上記のレジスタに書き込まれた初期値データをデジタルコンパレータ１４に出力する。デジタルコンパレータ１４は、その初期値データを参照値として、Ａ／Ｄコンバータ１２により変換された分圧電圧のデータ値と比較する。以上が検査回路１６を構成している。

【0026】

次に、第２実施形態の作用について説明する。制御回路９は、半導体集積回路３１が起動した際に、前述のスキャンツール等からの指示を受けて、セレクタ１３の出力先を記憶素子１５に切り換えるように設定されている。図５に示す初期値書き込み処理では、半導体集積回路３１が起動されると（Ｓ１）、測定対象回路である検査回路１６が動作を開始する（Ｓ２）。ＦＥＴ４をＯＮにして（Ｓ３）、分圧電圧の初期値Ｖ０を、セレクタ１３を介して記憶素子１５に書き込む（Ｓ４）。ＦＥＴ４をＯＦＦにすると（Ｓ５）処理を終了する。図５に示す処理は、製品の出荷前に行われる。

【0027】

図６に示すように、製品の出荷後において、車両のイグニッションスイッチ；ＩＧがＯＮすると、検査回路１６の動作によるダイアグモードとなり（Ｓ１１）測定が実行される（Ｓ１２）。この時、セレクタ１３の出力先はデジタルコンパレータ１４となる。「測定」は、図５に示すステップＳ２～Ｓ４に相当するが、記憶素子１５の書込みアドレスは異なる。Ａ／Ｄコンバータ１２が分圧抵抗回路５の分圧電圧をＡ／Ｄ変換し、変換されたデータがデジタルコンパレータ１４に入力される。デジタルコンパレータ１４は、その入力されたデータを、記憶素子１５より入力される参照値である電圧Ｖ０のデータと比較する（Ｓ１３）。この時、ＬＳＢ側の一部のビットを省いて比較することで、両値の完全一致ではなく、若干の幅を持たせて比較しても良い。比較結果がＯＫであれば半導体集積回路２１の通常動作に移行し（Ｓ１４）、比較結果がＮＧであれば制御回路９がエラー出力を行う（Ｓ１５）。

【0028】

以上のように第２実施形態によれば、分圧電圧の初期値Ｖ０のデータを記憶素子１５に記憶して、Ａ／Ｄコンバータ１２及びデジタルコンパレータ１４によりデジタル的に比較を行うことができる。

【0029】

（第３実施形態）
図７に示す第３実施形態の半導体集積回路３２は、２つの電源端子ＶＡ，ＶＢがある場合に、それぞれの分圧抵抗回路５Ａ，５Ｂによる分圧電圧を、セレクタ１７を用いて１つの比較器７に切り替えて入力する。尚、分圧抵抗回路５は「Ｒ」で示している。以上が検査回路１８を構成している。この場合、それぞれの比較結果を、記憶素子８の異なるアドレスに記憶させても良い。

【0030】

（第４実施形態）
図８に示す第４実施形態の半導体集積回路３３は、同じく２つの電源端子ＶＡ，ＶＢがある場合に、それぞれの比較器７Ａ，７Ｂによる比較結果を、選択部であるセレクタ１７を用いて記憶素子８に切り替えて入力する。以上が検査回路１９を構成している。この場合も、それぞれの比較結果を、記憶素子８の異なるアドレスに記憶させても良い。

【0031】

（第５実施形態）
図９に示す第５実施形態の半導体集積回路３４は、分圧抵抗回路５と比較器７との間を接続する配線が長くなる場合に対応して、分圧抵抗回路５にカレントミラー回路を組み合わせて、分圧電圧を電流に変換して伝送する。抵抗素子Ｒ_Ｓ１，Ｒ_Ｓ２の間には、ＮチャネルＭＯＳＦＥＴのミラー対の一方２０ａが挿入され、他方のＦＥＴ２０ｂは、ＩＶ変換アンプ２１の入力端子に繋がる配線２２とグランドとの間に接続されている。これにより、分圧抵抗回路５に流れる電流をＦＥＴ２０ｂにミラー電流として流す。

【0032】

ＩＶ変換アンプ２１は、図示しない比較器７の前段に配置されており、入力端子からシンクされるミラー電流に応じた電圧を、比較器７に入力する。以上が検査回路２３を構成している。分圧抵抗回路５と比較器７との間を接続する配線が長くなると、抵抗分により電圧降下が発生するため、比較器７での比較精度が低下する。第５実施形態のように、電流で伝送して比較器７の近傍で電圧に変換することで、比較精度が低下することを防止できる。

【0033】

（その他の実施形態）
スイッチング素子は、ＭＯＳＦＥＴに限らず、バイポーラトランジスタ等でも良い。
記憶素子を、半導体集積回路の外部に設け、制御回路を介して外部の記憶素子に記憶させても良い。
３種類以上の電源電圧を使用するものに適用しても良い。
車外で接続するツールは、ＯＢＤ２のスキャンツールに限らない。
半導体集積回路は、車両に搭載されＥＣＵに限らない。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【符号の説明】

【0034】

図面中、１は半導体集積回路、２は内部回路、３は検査回路、４はＮチャネルＭＯＳＦＥＴ、５は分圧抵抗回路、６は遮断制御部、７は比較器、８は記憶素子、９は制御回路を示す。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】