知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024105490
(43)【公開日】2024-08-06
(54)【発明の名称】集積された超音波変換器
(51)【国際特許分類】
H04R 17/00 20060101AFI20240730BHJP
A61B 8/00 20060101ALI20240730BHJP
【ＦＩ】
H04R17/00 332A
H04R17/00 330J
A61B8/00
【審査請求】有
【請求項の数】13
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2024076884
(22)【出願日】2024-05-10
(62)【分割の表示】P 2020549004の分割
【原出願日】2019-03-09
(31)【優先権主張番号】15/933,309
(32)【優先日】2018-03-22
(33)【優先権主張国・地域又は機関】US
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＴＨＵＮＤＥＲＢＯＬＴ
(71)【出願人】
【識別番号】520342725
【氏名又は名称】エコー イメージング，インク．
(74)【代理人】
【識別番号】100118902
【弁理士】
【氏名又は名称】山本 修
(74)【代理人】
【識別番号】100106208
【弁理士】
【氏名又は名称】宮前 徹
(74)【代理人】
【識別番号】100196508
【弁理士】
【氏名又は名称】松尾 淳一
(72)【発明者】
【氏名】ブライゼック，ヤヌシュ
(72)【発明者】
【氏名】アッカラジュ，サンディープ
(72)【発明者】
【氏名】ハク，ユスフ
(72)【発明者】
【氏名】アダム，ジョー
(57)【要約】 （修正有）
【課題】ＣＭＯＳウエハ上のｐＭＵＴ ＭＥＭＳダイのフリップチップによって、電気的接続を可能にし、かつ、低い電磁障害信号を保証する変換器組立体及び撮像デバイスを提供する。
【解決手段】変換器組立体（ＭＥＭＳ－ＣＭＯＳ組立）７００は、複数の圧電素子（ｐＭＵＴ）７２０を含むマイクロ・エレクトロ・メカニカルシステム（ＭＥＭＳ）ダイ７０２と、複数のバンプ７１２によってＭＥＭＳダイに電気的に結合され、複数の圧電素子を制御するために少なくとも１つの回路を含む相補型金属酸化膜半導体（ＣＭＯＳ）ダイ７０４と、粘着剤層７１０によってＣＭＯＳダイに固着され、ＣＭＯＳダイに電気的に接続されたパッケージ７０６と、を含む。
【選択図】図７
【解決手段】変換器組立体（ＭＥＭＳ－ＣＭＯＳ組立）７００は、複数の圧電素子（ｐＭＵＴ）７２０を含むマイクロ・エレクトロ・メカニカルシステム（ＭＥＭＳ）ダイ７０２と、複数のバンプ７１２によってＭＥＭＳダイに電気的に結合され、複数の圧電素子を制御するために少なくとも１つの回路を含む相補型金属酸化膜半導体（ＣＭＯＳ）ダイ７０４と、粘着剤層７１０によってＣＭＯＳダイに固着され、ＣＭＯＳダイに電気的に接続されたパッケージ７０６と、を含む。
【選択図】図７
【特許請求の範囲】
【請求項1】
変換器組立体であって、
複数の圧電素子を含む微小電気機械システム（ＭＥＭＳ）ダイ、
相補性金属酸化膜半導体（ＣＭＯＳ）ダイであって、第１の複数のバンプによってＭＥＭ
Ｓダイに電気的に結合され、および前記複数の圧電素子を制御するための少なくとも１つ
の回路を含んでなる、ＣＭＯＳダイ、および、
粘着剤層によってＣＭＯＳダイに固着され、かつ前記ＣＭＯＳダイに電気的に接続された
パッケージを含んでなる、変換器組立体。
複数の圧電素子を含む微小電気機械システム（ＭＥＭＳ）ダイ、
相補性金属酸化膜半導体（ＣＭＯＳ）ダイであって、第１の複数のバンプによってＭＥＭ
Ｓダイに電気的に結合され、および前記複数の圧電素子を制御するための少なくとも１つ
の回路を含んでなる、ＣＭＯＳダイ、および、
粘着剤層によってＣＭＯＳダイに固着され、かつ前記ＣＭＯＳダイに電気的に接続された
パッケージを含んでなる、変換器組立体。
【請求項2】
前記複数の圧電素子が各々、
基板と、
前記基板に配置された膜と、
前記膜及び基板の少なくとも１つに配置され、底部電極、圧電層および上部電極を有する
層のスタックと、を含む、請求項１に記載の変換器組立体。
基板と、
前記基板に配置された膜と、
前記膜及び基板の少なくとも１つに配置され、底部電極、圧電層および上部電極を有する
層のスタックと、を含む、請求項１に記載の変換器組立体。
【請求項3】
前記ＭＥＭＳダイ上に形成された複数の電線であって、
前記複数の電線の少なくとも１つの電線が前記複数の第１のバンプと直接接触してなる、
複数の電線をさらに含む、請求項２に記載の変換器組立体。
前記複数の電線の少なくとも１つの電線が前記複数の第１のバンプと直接接触してなる、
複数の電線をさらに含む、請求項２に記載の変換器組立体。
【請求項4】
前記複数の圧電素子の基板をカバーするためのカバー層であって、インピーダンス整合材
料から形成されたカバー層を更に含む、請求項２に記載の変換器組立体。
料から形成されたカバー層を更に含む、請求項２に記載の変換器組立体。
【請求項5】
前記基板は空胴を含み、当該空胴によって薄くなった基板の一部が膜に相当し、
前記層のスタックが、前記膜から伝播する圧力波を生成するために膜を振動させる、請求
項２に記載の変換器組立体。
前記層のスタックが、前記膜から伝播する圧力波を生成するために膜を振動させる、請求
項２に記載の変換器組立体。
【請求項6】
前記粘着剤層は、粘着剤層を通り抜ける圧力波を吸収するために音響学的制振材料から形
成される、請求項１に記載の変換器組立体。
成される、請求項１に記載の変換器組立体。
【請求項7】
ＭＥＭＳダイの周囲のまわりに、かつＭＥＭＳダイとＣＭＯＳダイとの間に配置され、そ
れによって囲まれた空間を定義するシールリングを更に含み、
前記囲まれた空間が真空である、請求項１に記載の変換器組立体。
れによって囲まれた空間を定義するシールリングを更に含み、
前記囲まれた空間が真空である、請求項１に記載の変換器組立体。
【請求項8】
ＭＥＭＳダイの周囲のまわりに、かつＭＥＭＳダイとＣＭＯＳダイとの間に配置され、そ
れによって囲まれた空間を定義するシールリングを更に含み、
前記囲まれた空間は不活性ガスと空気の少なくとも１つが充填される、請求項１に記載の
変換器組立体。
れによって囲まれた空間を定義するシールリングを更に含み、
前記囲まれた空間は不活性ガスと空気の少なくとも１つが充填される、請求項１に記載の
変換器組立体。
【請求項9】
ＭＥＭＳダイと、ＣＭＯＳダイの間に配置され、機械的にＭＥＭＳダイをＣＭＯＳダイに
固着してなるアンダーフィル層を更に含む、請求項１に記載の変換器組立体。
固着してなるアンダーフィル層を更に含む、請求項１に記載の変換器組立体。
【請求項10】
前記アンダーフィル層は、圧力波を吸収する材料から形成され、当該圧力波は当該材料を
通り抜ける、請求項９に記載の変換器組立体。
通り抜ける、請求項９に記載の変換器組立体。
【請求項11】
アンダーフィル材料から形成され、ＭＥＭＳダイと、ＣＭＯＳダイとの間に配置され、前
記ＭＥＭＳダイを前記ＣＭＯＳダイに固着してなる層を更に含み、
前記アンダーフィル材料は、前記アンダーフィル材料を通り抜ける圧力波を吸収するため
に音響学的制振材料を含む、請求項１に記載の変換器組立体。
記ＭＥＭＳダイを前記ＣＭＯＳダイに固着してなる層を更に含み、
前記アンダーフィル材料は、前記アンダーフィル材料を通り抜ける圧力波を吸収するため
に音響学的制振材料を含む、請求項１に記載の変換器組立体。
【請求項12】
ＣＭＯＳダイに接続された一端と、パッケージに接続された他端を有する少なくとも１つ
のワイヤーを更に含み、
前記ＣＭＯＳダイは、少なくとも１つのワイヤーによってパッケージと情報を電気的に通
信する、請求項１に記載の変換器組立体。
のワイヤーを更に含み、
前記ＣＭＯＳダイは、少なくとも１つのワイヤーによってパッケージと情報を電気的に通
信する、請求項１に記載の変換器組立体。
【請求項13】
粘着剤層において形成された第２の複数のバンプを更に含み、
前記ＣＭＯＳダイは複数のスルーシリコンビア（ＴＳＶ）を含み、前記第１の複数のバン
プは前記複数のスルーシリコンビアによって、前記第２の複数のバンプに電気的に結合さ
れる、請求項１に記載の変換器組立体。
前記ＣＭＯＳダイは複数のスルーシリコンビア（ＴＳＶ）を含み、前記第１の複数のバン
プは前記複数のスルーシリコンビアによって、前記第２の複数のバンプに電気的に結合さ
れる、請求項１に記載の変換器組立体。
【請求項14】
複数の圧電素子の２つ以上の上部電極に電気的に結合された導体を更に含み、
前記複数の圧電素子のおのおのの底部電極が前記第１の複数のバンプの１つのバンプに電
気的に結合され、
前記導体は、前記第１の複数のバンプの他のバンプに電気的に結合される、請求項１に記
載の変換器組立体。
前記複数の圧電素子のおのおのの底部電極が前記第１の複数のバンプの１つのバンプに電
気的に結合され、
前記導体は、前記第１の複数のバンプの他のバンプに電気的に結合される、請求項１に記
載の変換器組立体。
【請求項15】
上部電極は、前記第１の複数のバンプの１つのバンプに電気的に結合され、底部電極は、
前記第１の複数のバンプの他のバンプに電気的に結合される、請求項１に記載の変換器組
立体。
前記第１の複数のバンプの他のバンプに電気的に結合される、請求項１に記載の変換器組
立体。
【請求項16】
さらに次のものを含む、すなわち、
ＭＥＭＳダイと、ＣＭＯＳダイの少なくとも１つの上に形成され、１つ以上の電気的接続
を形成するためにパタニングされた金属層を更に含む、請求項１に記載の変換器組立体。
ＭＥＭＳダイと、ＣＭＯＳダイの少なくとも１つの上に形成され、１つ以上の電気的接続
を形成するためにパタニングされた金属層を更に含む、請求項１に記載の変換器組立体。
【請求項17】
撮像デバイスであって、
変換器組立体であって、当該変換器組立体は、
複数の圧電素子を含む微小電気機械システム（ＭＥＭＳ）ダイ、
第１の複数のバンプによって前記ＭＥＭＳダイに電気的に結合され、前記複数の圧電素子
を制御するために少なくとも１つの回路を含んでなる相補型金属酸化膜半導体（ＣＭＯＳ
）、
及び、粘着剤層によってＣＭＯＳダイに固着され、前記電気的にＣＭＯＳダイに接続され
てなる、パッケージ、
前記変換器組立体からの信号を処理するためのプロセッサ、
及び、プロセッサによって処理された信号に基づいて画像を表示するためのディスプレイ
、含んでなる、撮像デバイス。
変換器組立体であって、当該変換器組立体は、
複数の圧電素子を含む微小電気機械システム（ＭＥＭＳ）ダイ、
第１の複数のバンプによって前記ＭＥＭＳダイに電気的に結合され、前記複数の圧電素子
を制御するために少なくとも１つの回路を含んでなる相補型金属酸化膜半導体（ＣＭＯＳ
）、
及び、粘着剤層によってＣＭＯＳダイに固着され、前記電気的にＣＭＯＳダイに接続され
てなる、パッケージ、
前記変換器組立体からの信号を処理するためのプロセッサ、
及び、プロセッサによって処理された信号に基づいて画像を表示するためのディスプレイ
、含んでなる、撮像デバイス。
【請求項18】
前記複数の圧電素子の各々は、
基板と、
前記基板に配置された膜と、
前記膜及び基板の少なくとも１つに配置され、底部電極、圧電層および上部電極を有する
層のスタックと、を含む、請求項１７に記載の撮像デバイス。
基板と、
前記基板に配置された膜と、
前記膜及び基板の少なくとも１つに配置され、底部電極、圧電層および上部電極を有する
層のスタックと、を含む、請求項１７に記載の撮像デバイス。
【請求項19】
複数の圧電素子の基板をカバーするためのカバー層であって、インピーダンス整合材料か
ら形成されたカバー層を含み、
前記インピーダンス整合材料が前記複数の圧電素子によって生成された圧力波の伝達を増
加させる、請求項１８に記載の撮像デバイス。
ら形成されたカバー層を含み、
前記インピーダンス整合材料が前記複数の圧電素子によって生成された圧力波の伝達を増
加させる、請求項１８に記載の撮像デバイス。
【請求項20】
前記基板は空胴を含み、当該空胴によって薄くなった基板の一部が前記膜に相当する、請
求項１８に記載の撮像デバイス。
求項１８に記載の撮像デバイス。
【請求項21】
粘着剤層は複数の圧電素子によって生成された圧力波を吸収するために音響学的制振材料
から形成される、請求項１７に記載の撮像デバイス。
から形成される、請求項１７に記載の撮像デバイス。
【請求項22】
ＭＥＭＳダイの周囲のまわりに、かつＭＥＭＳダイとＣＭＯＳダイとの間に配置され、そ
れによって囲まれた空間を定義するシールリングを更に含み、前記囲まれた空間が真空で
ある、請求項１７に記載の撮像デバイス。
れによって囲まれた空間を定義するシールリングを更に含み、前記囲まれた空間が真空で
ある、請求項１７に記載の撮像デバイス。
【請求項23】
ＭＥＭＳダイの周囲のまわりに、かつＭＥＭＳダイとＣＭＯＳダイとの間に配置され、そ
れによって囲まれた空間を定義するシールリングを更に含み、
前記囲まれた空間は不活性ガスと空気の少なくとも１つが充填される、請求項１７に記載
の変換器組立体。
れによって囲まれた空間を定義するシールリングを更に含み、
前記囲まれた空間は不活性ガスと空気の少なくとも１つが充填される、請求項１７に記載
の変換器組立体。
【請求項24】
ＭＥＭＳダイとＣＭＯＳダイの間に配置され、機械的にＭＥＭＳダイをＣＭＯＳダイに固
着するアンダーフィル層を更に含む、請求項１７に記載の撮像デバイス。
着するアンダーフィル層を更に含む、請求項１７に記載の撮像デバイス。
【請求項25】
前記アンダーフィル層は圧力波を吸収する材料から形成され、当該圧力波は前記材料を通
り抜ける、請求項２４に記載の撮像デバイス。
り抜ける、請求項２４に記載の撮像デバイス。
【請求項26】
アンダーフィル材料から形成され、ＭＥＭＳダイとＣＭＯＳダイの間で配置され、ＭＥＭ
ＳダイをＣＭＯＳダイに固着する層を更に含み、
アンダーフィル材料は、アンダーフィル材料を通り抜ける圧力波を吸収するために音響学
的制振材料を含んでいる、請求項１７に記載の撮像デバイス。
ＳダイをＣＭＯＳダイに固着する層を更に含み、
アンダーフィル材料は、アンダーフィル材料を通り抜ける圧力波を吸収するために音響学
的制振材料を含んでいる、請求項１７に記載の撮像デバイス。
【請求項27】
ＣＭＯＳダイに接続された一端とパッケージに接続された他端を有する少なくとも１つの
ワイヤーを更に含み、
ＣＭＯＳダイは、少なくとも１つのワイヤーを介してパッケージと電気的に通信する、請
求項１７に記載の撮像デバイス。
ワイヤーを更に含み、
ＣＭＯＳダイは、少なくとも１つのワイヤーを介してパッケージと電気的に通信する、請
求項１７に記載の撮像デバイス。
【請求項28】
粘着剤層に形成された第２の複数のバンプを更に含み、
ＣＭＯＳダイは複数のスルービアを含み、第１の複数のバンプが前記複数のスルービアに
よって前記第２の複数のバンプに電気的に結合される、請求項１７に記載の撮像デバイス
。
ＣＭＯＳダイは複数のスルービアを含み、第１の複数のバンプが前記複数のスルービアに
よって前記第２の複数のバンプに電気的に結合される、請求項１７に記載の撮像デバイス
。
【請求項29】
ＭＥＭＳダイとＣＭＯＳダイの少なくとも１つの上に形成され、１つ以上の電気的接続を
形成するためにパタニングされた金属層を更に含む、請求項１７に記載の撮像デバイス。
形成するためにパタニングされた金属層を更に含む、請求項１７に記載の撮像デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は撮像デバイスに関し、より詳しくは、相補型金属酸化膜半導体（ＣＭＯＳ）ダイ／ウエハに集積されたマイクロエレクトロメカニカル・システム（ＭＥＭＳ）ダイに関する。
【背景技術】
【0002】
人体の内部臓器の像を作り、内部臓器の像を表示するための侵入しない画像処理システム／プローブは、人体の中への信号の伝達、又は器官から放射されたか、或いは反射された信号を受信とする。典型的には、画像システムにおいて使用される変換器はトランシーバと言われ、トランシーバのいくつかは光音響学的効果又は超音波効果に基づく。
【0003】
医用画像のための使用での従来の超音波探触子は典型的にはジルコニウム酸チタン酸鉛（ＰＺＴ）や、鉛マグネシウム・ニオブ酸塩チタン酸鉛（ＰＭＮ－ＰＴ）などの圧電材料を使用する。プローブは典型的には変換器および表示装置に像を表示する手段を備えた他のいくつかの電子機器を収容する。変換器用の従来の大量の圧電素子を作り上げるために、厚い圧電材料スラブを単に長方形に形成された圧電素子にカットすることができる。しかしながら、これらの長方形に形成された圧電素子を構築することは高価である、なぜなら、製造プロセスには、長方形に形成された厚いＰＺＴを一度に正確に切断することが含まれており、２００Ｖオーダーの高い駆動電圧を必要とするからである。
【0004】
シリコンをベースにした容量性マイクロ加工された超音波振動子（ｃＭＵＴ）は、１９９０年代の終わりに、医療画像を実行する新しいツールとして出現し、シリコンウエハ上のｃＭＵＴのバッチ組立てを可能にしている。予想される利点の１つは、コストと電力削減への別のステップとして、ＣＭＯＳを備えたｃＭＵＴの集積化の可能性であった。いくつかのアプローチはＣＭＯＳプロトタイプを備えたｃＭＵＴの集積化のために実証された。すなわち、ＣＭＯＳ回路上のｃＭＵＴ及び回路に隣接したｃＭＵＴを備えたモノリシックな集積化、中間基板（インタポーザ）上のＭＥＭＳおよびＣＭＯＳのフリップチップ、ＭＥＭＳとＣＭＯＳの間のフリップチップである。しかしながら、これらのコンセプトの商業的な実施は多くの障害に遭遇した。例えば、従来のｃＭＵＴセンサーは、高電圧動作の間にチャージ強化により、特に故障あるいは性能のドリフトを起こしがちであり、高調波撮像を制限する非線形の伝達関数を示し、従来のプローブに匹敵する高い駆動電圧を要する。
【0005】
ＭＥＭＳテクノロジーにおける最近の進歩は、シリコン上に薄いピエゾフィルム蒸着を可能にし、シリコンウエハ上の圧電マイクロ加工した超音波振動子（ｐＭＵＴ）のバッチ組立てを可能にし、ｃＭＵＴの根本問題をなくしている。ｃＭＵＴが超音波を形成するダイアフラムの下のギャップを変調するために高圧を要求する一方で、ｐＭＵＴの圧電層はｃＭＵＴよりはるかに低い電圧を使用して、ダイアフラムをそらすために使用される。ｐＭＵＴの伝達関数は線形で、高調波撮像を可能にし、動作はモバイルの荷電に敏感ではない。
【0006】
典型的には、高機能３Ｄ撮像については、単一のダイに多くのｐＭＵＴを集積する必要がある。一般に、ｐＭＵＴ要素当たり１つ以上の電気的接続が必要とされ、ＰＭＵＴダイと、ＣＭＯＳダイとの間のワイヤボンディングを、艇コストの３Ｄイメージャーの現実的解決にならなくしている。更に、それらが電磁障害信号を拾い上げるかもしれないので、ｐＭＵＴの人体側のワイヤボンドは望ましくない。
【0007】
そのため、ｐＭＵＴ ＭＥＭＳダイと、ＡＳＩＣダイの間の短い接続の要求があり、例えば、ＣＭＯＳウエハ上のｐＭＵＴ ＭＥＭＳダイのフリップチップによって提示され、電気的接続を可能にし、かつ低い電磁障害信号を保証している。
【発明の概要】
【0008】
実施形態において、変換器組立体は、
複数の圧電素子を含む微小電気機械システム（ＭＥＭＳ）ダイと、
相補型金属酸化膜半導体（ＣＭＯＳ）ダイであって、当該ＣＭＯＳダイは第１の複数のバンプ（あるいはピラー）によって電気的に結合され、複数の圧電素子を制御するために少なくとも１つの回路を含んでなるＣＭＯＳダイと、
粘着剤層によって固着され、かつ前記ＣＭＯＳダイに電気的に接続されたパッケージ
を含んでいる。
以下、バンプ、ピラーという用語は交換可能に使用される。
複数の圧電素子を含む微小電気機械システム（ＭＥＭＳ）ダイと、
相補型金属酸化膜半導体（ＣＭＯＳ）ダイであって、当該ＣＭＯＳダイは第１の複数のバンプ（あるいはピラー）によって電気的に結合され、複数の圧電素子を制御するために少なくとも１つの回路を含んでなるＣＭＯＳダイと、
粘着剤層によって固着され、かつ前記ＣＭＯＳダイに電気的に接続されたパッケージ
を含んでいる。
以下、バンプ、ピラーという用語は交換可能に使用される。
【0009】
実施形態において、撮像デバイスは変換器組立体を含んでおり、
変換器組立体は、
複数の圧電素子を含む微小電気機械システム（ＭＥＭＳ）ダイと、
相補型金属酸化膜半導体（ＣＭＯＳ）ダイであって、当該ＣＭＯＳダイは、複数のバンプによってＭＥＭＳダイに電気的に結合され、複数の圧電素子を制御するために少なくとも１つの回路を含んでなるＣＭＯＳダイと、
粘着剤層によって固着され、かつ前記ＣＭＯＳダイに電気的に接続されたパッケージと、
を含んでいる。
前記複数の圧電素子は、圧力波を生成し、外部から受信した圧力波に応答して電荷を発現させ、前記電荷に対応する電気的信号を生成する。前記パッケージは。画像を生成するために電気的信号を処理する。
変換器組立体は、
複数の圧電素子を含む微小電気機械システム（ＭＥＭＳ）ダイと、
相補型金属酸化膜半導体（ＣＭＯＳ）ダイであって、当該ＣＭＯＳダイは、複数のバンプによってＭＥＭＳダイに電気的に結合され、複数の圧電素子を制御するために少なくとも１つの回路を含んでなるＣＭＯＳダイと、
粘着剤層によって固着され、かつ前記ＣＭＯＳダイに電気的に接続されたパッケージと、
を含んでいる。
前記複数の圧電素子は、圧力波を生成し、外部から受信した圧力波に応答して電荷を発現させ、前記電荷に対応する電気的信号を生成する。前記パッケージは。画像を生成するために電気的信号を処理する。
【図面の簡単な説明】
【0010】
本発明の実施形態に言及するが、その例が添付図面で例証される。これらの図は、例証することが意図されており、限定することは意図されていない。本発明は一般的にこれらの実施形態の文脈で述べられているが、本発明をこれら特定の実施形態に限定することは意図されてないことは理解されるべきである。
【発明を実施するための形態】
【0011】
［００２５］
以下の記載では説明の目的のために、特定の詳細については開示についての理解を提供するために述べられる。しかしながら、当該開示が斯かる詳細がなくても実施され得ることは当業者には明白だろう。更に、当業者であれば、以下に述べられた本開示の実施形態が、装置、システム或いはデバイスなどの様々な方法で実施され得ることを認識するだろう、
以下の記載では説明の目的のために、特定の詳細については開示についての理解を提供するために述べられる。しかしながら、当該開示が斯かる詳細がなくても実施され得ることは当業者には明白だろう。更に、当業者であれば、以下に述べられた本開示の実施形態が、装置、システム或いはデバイスなどの様々な方法で実施され得ることを認識するだろう、
【0012】
［００２６］
略図の中で示される要素／成分は、開示の典型的な実施形態の例証であり、開示を不明瞭にしないようにするのが目的である。明細書における「一実施形態」、「好ましい実施形態」、「実施形態」あるいは「いくつかの実施形態」についての言及は、実施形態に関連して記載された特定の特徴、構造、特性が、本開示の少なくとも１つの実施形態に含まれること、および２以上の実施形態であり得ることを意味する。明細書中の種々の場所における「１つの実施形態において」、「特定の実施形態において」、或いは「幾つかの実施形態において」というフレーズの出現は、同一の実施形態或いは同一のいくつかの実施形態に必ずしも言及している必要はない。「含む（ｉｎｃｌｕｄｅ）」、「含んでいる（ｉｎｃｌｕｄｉｎｇ」、「備える（ｃｏｍｐｒｉｓｅ）」および「備えている（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、開放した用語（ｏｐｅｎ ｔｅｒｍ）であり、あとに続く如何なるリストは例示であると理解され、リストされた用語に限定されることを意味していない。本明細書において使用される如何なる見出しもどんなヘッディングも組織的な目的のためのもので、発明の総裁な説明或いは特許請求の範囲記載または請求項のスコープを制限するためには使用されないものとする。更に、明細書中の様々な場所のある用語の使用は、例証のためのものであって、限定と解釈されるべきでない。
略図の中で示される要素／成分は、開示の典型的な実施形態の例証であり、開示を不明瞭にしないようにするのが目的である。明細書における「一実施形態」、「好ましい実施形態」、「実施形態」あるいは「いくつかの実施形態」についての言及は、実施形態に関連して記載された特定の特徴、構造、特性が、本開示の少なくとも１つの実施形態に含まれること、および２以上の実施形態であり得ることを意味する。明細書中の種々の場所における「１つの実施形態において」、「特定の実施形態において」、或いは「幾つかの実施形態において」というフレーズの出現は、同一の実施形態或いは同一のいくつかの実施形態に必ずしも言及している必要はない。「含む（ｉｎｃｌｕｄｅ）」、「含んでいる（ｉｎｃｌｕｄｉｎｇ」、「備える（ｃｏｍｐｒｉｓｅ）」および「備えている（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、開放した用語（ｏｐｅｎ ｔｅｒｍ）であり、あとに続く如何なるリストは例示であると理解され、リストされた用語に限定されることを意味していない。本明細書において使用される如何なる見出しもどんなヘッディングも組織的な目的のためのもので、発明の総裁な説明或いは特許請求の範囲記載または請求項のスコープを制限するためには使用されないものとする。更に、明細書中の様々な場所のある用語の使用は、例証のためのものであって、限定と解釈されるべきでない。
【0013】
［００２７］
実施形態において、ｐＭＵＴおよび変換器組立体／パッケージは、他の治療への適用と同様に人体／動物の体の内部臓器の撮像のために使用され得るのであり、超音波ビームは治療のために組織を加熱するか、あるいはマイクロサージャリー用にハイパワー超音波ビームを集中させるために使用される。実施形態において、ｐＭＵＴおよび変換器組立体／パッケージも超音波断層法への適用のために使用され得る。
実施形態において、ｐＭＵＴおよび変換器組立体／パッケージは、他の治療への適用と同様に人体／動物の体の内部臓器の撮像のために使用され得るのであり、超音波ビームは治療のために組織を加熱するか、あるいはマイクロサージャリー用にハイパワー超音波ビームを集中させるために使用される。実施形態において、ｐＭＵＴおよび変換器組立体／パッケージも超音波断層法への適用のために使用され得る。
【0014】
［００２８］
実施形態において、ｐＭＵＴの製造コストは最近の半導体およびウエハ処理技術の適用により低減され得る。実施形態において、薄膜圧電層は半導体ウエハ上でスピンコーティングされるか、スパッタリングされ得、その後、パタニングされて各々２つ以上の電極を有する圧電変換器を作成する。実施形態において、圧電素子はそれぞれ、特定の周波数範囲で信号を発するか受ける能力を持つように設計され得る。以下、圧電素子、ｐＭＵＴ、センサー、変換器、トランシーバおよび単位画素という用語は、交換可能に使用される。
実施形態において、ｐＭＵＴの製造コストは最近の半導体およびウエハ処理技術の適用により低減され得る。実施形態において、薄膜圧電層は半導体ウエハ上でスピンコーティングされるか、スパッタリングされ得、その後、パタニングされて各々２つ以上の電極を有する圧電変換器を作成する。実施形態において、圧電素子はそれぞれ、特定の周波数範囲で信号を発するか受ける能力を持つように設計され得る。以下、圧電素子、ｐＭＵＴ、センサー、変換器、トランシーバおよび単位画素という用語は、交換可能に使用される。
【0015】
［００２９］
図１は、本開示の実施形態による画像処理システム１００の概略図を示す。表されているように、システム１００は次のものを含み得る。送信モード／プロセスで、心臓などの内臓１１２へ圧力波１２２を生成し送信し、内臓から反射された圧力波を受信する撮像デバイス（省略して、イメージャー）１２０と、通信路１３０および／またはケーブル１３１を介してイメージャーへと信号を送信し、受信するコンピューティング・デバイス（又は、良略して、デバイス）１０２、を含む。実施形態において、内臓１１２は、イメージャー１２０への圧力波１２２の一部を反射するかもしれず、イメージャー１２０は反射圧波を捕らえて、受信モード／プロセス中の電気的信号を生成するかもしれない。イメージャー１２０はデバイス１０２に電気的信号を伝えることができ、また、デバイス１０２は、電気的信号を使用してディスプレイ／スクリーン１０４上に器官或いはターゲットの画像を表示し得る。
図１は、本開示の実施形態による画像処理システム１００の概略図を示す。表されているように、システム１００は次のものを含み得る。送信モード／プロセスで、心臓などの内臓１１２へ圧力波１２２を生成し送信し、内臓から反射された圧力波を受信する撮像デバイス（省略して、イメージャー）１２０と、通信路１３０および／またはケーブル１３１を介してイメージャーへと信号を送信し、受信するコンピューティング・デバイス（又は、良略して、デバイス）１０２、を含む。実施形態において、内臓１１２は、イメージャー１２０への圧力波１２２の一部を反射するかもしれず、イメージャー１２０は反射圧波を捕らえて、受信モード／プロセス中の電気的信号を生成するかもしれない。イメージャー１２０はデバイス１０２に電気的信号を伝えることができ、また、デバイス１０２は、電気的信号を使用してディスプレイ／スクリーン１０４上に器官或いはターゲットの画像を表示し得る。
【0016】
［００３０］
実施形態において、イメージャー１２０はＡスキャンとして知られている１次元撮像、Ｂスキャンとして知られている２次元撮像、Ｃスキャンとして知られている３次元撮像、４次元撮像、そしてドップラー撮像を行なうために使用され得る。また、イメージャーはプログラム制御下で様々な撮像モードに切り替えられ得る。
実施形態において、イメージャー１２０はＡスキャンとして知られている１次元撮像、Ｂスキャンとして知られている２次元撮像、Ｃスキャンとして知られている３次元撮像、４次元撮像、そしてドップラー撮像を行なうために使用され得る。また、イメージャーはプログラム制御下で様々な撮像モードに切り替えられ得る。
【0017】
［００３１］
実施形態において、イメージャー１２０は、また、動物の内部臓器の画像を得るために使用され得る。イメージャー１２０は、また、ドップラー・モード撮像におけるように動脈および静脈の方向および血流速度を決定するために、及び組織の硬化度を測定するために使用され得る。
実施形態において、圧力波１２２は、人体／動物の体を介して移動することができる音響波であり得、かつ内部臓器、組織あるいは動脈によって反射することができる。
実施形態において、イメージャー１２０は、また、動物の内部臓器の画像を得るために使用され得る。イメージャー１２０は、また、ドップラー・モード撮像におけるように動脈および静脈の方向および血流速度を決定するために、及び組織の硬化度を測定するために使用され得る。
実施形態において、圧力波１２２は、人体／動物の体を介して移動することができる音響波であり得、かつ内部臓器、組織あるいは動脈によって反射することができる。
【0018】
［００３２］
実施形態において、イメージャー１２０は携帯機器で、（８０２．１１プロトコルなどのプロトコルを使用して）無線１３０で、或いは（ＵＳＢ２、ＵＳＢ ３、ＵＳＢ ３．１、ＵＳＢ－ＣおよびＵＳＢサンダーボルト（ｔｈｕｎｄｅｒｂｏｌｔ）など）のケーブル１３１のいずれかの通信路を介して信号を伝達し得る。
実施形態において、デバイス１０２は、携帯電話またはｉＰａｄ（登録商標）など移動デバイス、あるいはユーザーに画像を表示することができる移動式コンピューティング装置であり得る。
実施形態において、イメージャー１２０は携帯機器で、（８０２．１１プロトコルなどのプロトコルを使用して）無線１３０で、或いは（ＵＳＢ２、ＵＳＢ ３、ＵＳＢ ３．１、ＵＳＢ－ＣおよびＵＳＢサンダーボルト（ｔｈｕｎｄｅｒｂｏｌｔ）など）のケーブル１３１のいずれかの通信路を介して信号を伝達し得る。
実施形態において、デバイス１０２は、携帯電話またはｉＰａｄ（登録商標）など移動デバイス、あるいはユーザーに画像を表示することができる移動式コンピューティング装置であり得る。
【0019】
［００３３］
実施形態において、２以上のイメージャーは標的器官の画像を表示するために使用され得る。例えば、第１イメージャーは、標的器官へ圧力波を送り得る一方、第２イメージャーは、標的器官から反射された圧力波を受信し、受信波に応答して電荷を発現させ得る。
実施形態において、２以上のイメージャーは標的器官の画像を表示するために使用され得る。例えば、第１イメージャーは、標的器官へ圧力波を送り得る一方、第２イメージャーは、標的器官から反射された圧力波を受信し、受信波に応答して電荷を発現させ得る。
【0020】
［００３４］
図２は、本開示の実施形態による典型的なイメージャー２０１の概略図を示す。実施形態において、イメージャー２０１はイメージャー１２０と同じであり得る。イメージャー２０１が、図２に示した要素より多いか、或いは少ない要素を持ちうることは注目される。
図２は、本開示の実施形態による典型的なイメージャー２０１の概略図を示す。実施形態において、イメージャー２０１はイメージャー１２０と同じであり得る。イメージャー２０１が、図２に示した要素より多いか、或いは少ない要素を持ちうることは注目される。
【0021】
［００３５］
実施形態において、イメージャー２０１は超音波のイメージャーであり得る。図２に表されるように、イメージャー２０１は、
圧力波を送受信するための送受信機タイル２１０、
伝搬方向に設定するため、及び／又は圧力波を集中させるためのレンズとして動作し、前記送受信機タイルと人体１１０の間の音響インピーダンスインターフェースとして機能するコーティング層２１２、
送受信機タイル２１０を制御するためのＡＳＩＣチップ（又は、省略してＡＳＩＣ）などの制御装置２０２であって、バンプによって変換器２１０に結合された制御装置２０２、
イメージャー２０１の要素を制御するためのフィールドプログラマブルゲートアレイ（ＦＰＧＡ）２１４、
信号を処理する／調整する、ためのアナログ・フロントエンド（ＡＦＥ）などの回路２１５、
波を吸収するための音響吸収層２０３であって、当該波は変換器タイル２１０によって生成され、前記回路２１５の方へ伝播してなる、音響吸収層２０３、
１以上のポート２１６を介してデバイス１０２などの外部デバイスとデータを通信するための通信ユニット２０８、
データを格納するためのメモリ２１８、
イメージャーの要素に電力を供給するためのバッテリー２０６、
および随意に、標的器官の画像を表示するためのディスプレイ２１７、を含む。
実施形態において、イメージャー２０１は超音波のイメージャーであり得る。図２に表されるように、イメージャー２０１は、
圧力波を送受信するための送受信機タイル２１０、
伝搬方向に設定するため、及び／又は圧力波を集中させるためのレンズとして動作し、前記送受信機タイルと人体１１０の間の音響インピーダンスインターフェースとして機能するコーティング層２１２、
送受信機タイル２１０を制御するためのＡＳＩＣチップ（又は、省略してＡＳＩＣ）などの制御装置２０２であって、バンプによって変換器２１０に結合された制御装置２０２、
イメージャー２０１の要素を制御するためのフィールドプログラマブルゲートアレイ（ＦＰＧＡ）２１４、
信号を処理する／調整する、ためのアナログ・フロントエンド（ＡＦＥ）などの回路２１５、
波を吸収するための音響吸収層２０３であって、当該波は変換器タイル２１０によって生成され、前記回路２１５の方へ伝播してなる、音響吸収層２０３、
１以上のポート２１６を介してデバイス１０２などの外部デバイスとデータを通信するための通信ユニット２０８、
データを格納するためのメモリ２１８、
イメージャーの要素に電力を供給するためのバッテリー２０６、
および随意に、標的器官の画像を表示するためのディスプレイ２１７、を含む。
【0022】
［００３６］
実施形態において、デバイス１０２はディスプレイ／スクリーンを有し得る。そのような場合では、ディスプレイはイメージャー２０１に含まれていないかもしれない。実施形態において、イメージャー２０１はポート２１６のうちの１つを介してデバイス１０２から電力を受信し得る。
そのような場合では、イメージャー２０１はバッテリー２０６を含めてはならない。イメージャー２０１の構成要素の１つ以上が１つの一体的な電気素子に組み合わせられ得ることは注目される。同様に、イメージャー２０１の構成要素は、それぞれ１つ以上の電気素子で実施され得る。
実施形態において、デバイス１０２はディスプレイ／スクリーンを有し得る。そのような場合では、ディスプレイはイメージャー２０１に含まれていないかもしれない。実施形態において、イメージャー２０１はポート２１６のうちの１つを介してデバイス１０２から電力を受信し得る。
そのような場合では、イメージャー２０１はバッテリー２０６を含めてはならない。イメージャー２０１の構成要素の１つ以上が１つの一体的な電気素子に組み合わせられ得ることは注目される。同様に、イメージャー２０１の構成要素は、それぞれ１つ以上の電気素子で実施され得る。
【0023】
［００３７］
実施形態において、人体１１０がコーティング層２１２とダイレクトコンタクトをする前に、ユーザーは、人体１１０の皮膚上にゲルを塗布してもよい。その結果、コーティング層２１２と人体１１０の間の界面でのインピーダンス・マッチングが改善され得る。すなわち、界面での圧力波１２２の損失は低減され、イメージャー２０１の方へ移動する反射波の損失も、界面で低減される。実施形態において、送受信機タイル２１０は基板にマウントされ得、音響吸収層に付けられ得る。この層は、逆方向の中で放射されるあらゆる超音波信号を吸収する。それはそうでなければ反射され、画像の質に干渉し得る。
実施形態において、人体１１０がコーティング層２１２とダイレクトコンタクトをする前に、ユーザーは、人体１１０の皮膚上にゲルを塗布してもよい。その結果、コーティング層２１２と人体１１０の間の界面でのインピーダンス・マッチングが改善され得る。すなわち、界面での圧力波１２２の損失は低減され、イメージャー２０１の方へ移動する反射波の損失も、界面で低減される。実施形態において、送受信機タイル２１０は基板にマウントされ得、音響吸収層に付けられ得る。この層は、逆方向の中で放射されるあらゆる超音波信号を吸収する。それはそうでなければ反射され、画像の質に干渉し得る。
【0024】
［００３８］
以下に述べられるとおり、コーティング層２１２は、単に変換器から人体まで、およびその逆まで音響信号の伝達を最大限にするために、水平な整合層だけであり得る。ビームの焦点は、この場合必要ではない、なぜなら制御装置２０２で電子的に実行され得るからである。イメージャー２０１は、器官１１２の画像を作成するために反射信号を使用し得る。また、結果は、器官１１２の画像と共に、あるいはその画像なしに示されたグラフ、プロット、統計などの様々なフォーマットでスクリーンに表示され得る。
以下に述べられるとおり、コーティング層２１２は、単に変換器から人体まで、およびその逆まで音響信号の伝達を最大限にするために、水平な整合層だけであり得る。ビームの焦点は、この場合必要ではない、なぜなら制御装置２０２で電子的に実行され得るからである。イメージャー２０１は、器官１１２の画像を作成するために反射信号を使用し得る。また、結果は、器官１１２の画像と共に、あるいはその画像なしに示されたグラフ、プロット、統計などの様々なフォーマットでスクリーンに表示され得る。
【0025】
［００３９］
実施形態において、ＡＳＩＣなどの制御装置２０２は、送受信機タイルと一緒に１ユニットとして組み立てられ得る。他の実施形態において、制御装置２０２はイメージャー１２０の外側に位置づけられ、ケーブルを介して送受信機タイル２１０に電気的に結合され得る。実施形態において、イメージャー２０１は、構成要素２０２－２１５を囲むハウジング、および構成要素によって生成された熱エネルギーを散らすための放熱機構を含め得る。
実施形態において、ＡＳＩＣなどの制御装置２０２は、送受信機タイルと一緒に１ユニットとして組み立てられ得る。他の実施形態において、制御装置２０２はイメージャー１２０の外側に位置づけられ、ケーブルを介して送受信機タイル２１０に電気的に結合され得る。実施形態において、イメージャー２０１は、構成要素２０２－２１５を囲むハウジング、および構成要素によって生成された熱エネルギーを散らすための放熱機構を含め得る。
【0026】
［００４０］
図３は、本開示によるＭＥＭＳパッケージ２１０に含まれる典型的なＭＥＭＳダイ３００の上面図を示す。表されるように、ＭＥＭＳダイ３００は、送受信機基板３０４と、該送受信機基板３０４上で１次元アレイ又は２次元アレイで配列された、１以上の圧電素子（又は、ｐＭＵＴ）３０２を含み得る。
図３は、本開示によるＭＥＭＳパッケージ２１０に含まれる典型的なＭＥＭＳダイ３００の上面図を示す。表されるように、ＭＥＭＳダイ３００は、送受信機基板３０４と、該送受信機基板３０４上で１次元アレイ又は２次元アレイで配列された、１以上の圧電素子（又は、ｐＭＵＴ）３０２を含み得る。
【0027】
［００４１］
大量の圧電素子を使用する従来のシステムと異なり、実施形態において、ｐＭＵＴ３０２はウエハ上で形成され得、ウエハはＭＥＭＳダイ３００を形成するためにダイシング処理され得る。このプロセスは製造コストを下げ得る。なぜなら、ＭＥＭＳダイ３００は、高い容積で、かつ低価格で製作され得るからである。実施形態において、ウエハの直径は６乃至１２インチであり、多くのｐＭＵＴアレイが各ウエハ上でバッチ製造され得る。さらに、実施形態において、以下に述べるように、ｐＭＵＴ３０２を制御するための集積回路は、ＣＭＯＳウエハ／ダイ（例えば、ＡＳＩＣチップ）で形成され得る。その結果、ｐＭＵＴ３０２は、整合集積回路と近接して、好ましくは２５μｍ乃至１００μｍの範囲内で接続され得る。実施形態において、バイポーラ相補型金属酸化膜半導体（ＢＩＣＭＯＳ）あるいは他の適切なプロセスは、ＣＭＯＳウエハ／ダイの代わりに使用され得る。
大量の圧電素子を使用する従来のシステムと異なり、実施形態において、ｐＭＵＴ３０２はウエハ上で形成され得、ウエハはＭＥＭＳダイ３００を形成するためにダイシング処理され得る。このプロセスは製造コストを下げ得る。なぜなら、ＭＥＭＳダイ３００は、高い容積で、かつ低価格で製作され得るからである。実施形態において、ウエハの直径は６乃至１２インチであり、多くのｐＭＵＴアレイが各ウエハ上でバッチ製造され得る。さらに、実施形態において、以下に述べるように、ｐＭＵＴ３０２を制御するための集積回路は、ＣＭＯＳウエハ／ダイ（例えば、ＡＳＩＣチップ）で形成され得る。その結果、ｐＭＵＴ３０２は、整合集積回路と近接して、好ましくは２５μｍ乃至１００μｍの範囲内で接続され得る。実施形態において、バイポーラ相補型金属酸化膜半導体（ＢＩＣＭＯＳ）あるいは他の適切なプロセスは、ＣＭＯＳウエハ／ダイの代わりに使用され得る。
【0028】
［００４２］
実施形態において、各圧電素子３０２の投影域は、正方形、長方形および円などの如何なる適切な形状でも持ち得る。実施形態において、２つ以上の圧電素子がより大きな画素要素を形成するために接続され得る。実施形態において、圧電素子３０２の２次元アレイは直角の方向に配列され得る。実施形態において、線要素を作成するために、Ｎ圧電素子３０２の縦列は、平行に電気的に接続され得る。その後、この線要素は、連続的な圧電素子によって達成されたものに類似した超音波信号の送信および受信を提供し得、当該連続的な圧電素子は各エレメントより約Ｎ倍長い。
実施形態において、各圧電素子３０２の投影域は、正方形、長方形および円などの如何なる適切な形状でも持ち得る。実施形態において、２つ以上の圧電素子がより大きな画素要素を形成するために接続され得る。実施形態において、圧電素子３０２の２次元アレイは直角の方向に配列され得る。実施形態において、線要素を作成するために、Ｎ圧電素子３０２の縦列は、平行に電気的に接続され得る。その後、この線要素は、連続的な圧電素子によって達成されたものに類似した超音波信号の送信および受信を提供し得、当該連続的な圧電素子は各エレメントより約Ｎ倍長い。
【0029】
［００４３］
従来の設計の線要素を模倣するために、所与の幅の圧電素子の形状は非常に高くなっている必要がある。例えば、従来の設計の線要素は、幅２８０μｍで高さ８０００μｍで、厚さ１００μｍであり得る。しかしながら、ＭＥＭＳダイ３００上で、複数の同一の圧電素子３０２を使用して、線要素を設計することが有利であり、ここで各構成要素は特有の中心周波数を有しうる。
実施形態において、複数の圧電素子３０２がともに接続される場合、複合構造（すなわち線要素）は中心周波数を備えた１つの線要素として働き得、当該中心周波数は、すべての要素画素の中心周波数から成る。現今の半導体プロセスでは、これらの中心周波数は、互いによく整合し、線要素の中心周波数からの非常に小さな偏差があるだけである。
従来の設計の線要素を模倣するために、所与の幅の圧電素子の形状は非常に高くなっている必要がある。例えば、従来の設計の線要素は、幅２８０μｍで高さ８０００μｍで、厚さ１００μｍであり得る。しかしながら、ＭＥＭＳダイ３００上で、複数の同一の圧電素子３０２を使用して、線要素を設計することが有利であり、ここで各構成要素は特有の中心周波数を有しうる。
実施形態において、複数の圧電素子３０２がともに接続される場合、複合構造（すなわち線要素）は中心周波数を備えた１つの線要素として働き得、当該中心周波数は、すべての要素画素の中心周波数から成る。現今の半導体プロセスでは、これらの中心周波数は、互いによく整合し、線要素の中心周波数からの非常に小さな偏差があるだけである。
【0030】
［００４４］
実施形態において、圧電素子３０２には１つ以上下垂した膜があり、当該膜は圧電素子フィルム３０２に関連づけられ、中心周波数で振動し、その中心周波数で励振にさらされた時に、共振器のように振舞う。Ｑファクターとして知られているこれらの共振器に関連した選択性がある。実施形態において、超音波イメージャーのために、Ｑは、通常低くなるように（１乃至３、あるいはその辺りに近い）設計され得、画素の設計の組合せおよび実際の使用における画素に適用されるローディングによって達成され得る。実施形態において、ローディングは、圧電素子の最上面にＲＴＶポリジメチルシロキサン（ＰＤＭＳ）の層あるいは他の整合する材料層の適用によって提供され得、ここでローディングは、圧力波を放射し受け入れる、変換器表面と、撮像された人体部分の間でより接近するインピーダンス整合を促進し得る。実施形態において、低いＱと、良好に整合した中心周波数が、線要素が実質的に１つの中心周波数を持つライン撮像素子のように作用することを可能にし得る。
実施形態において、圧電素子３０２には１つ以上下垂した膜があり、当該膜は圧電素子フィルム３０２に関連づけられ、中心周波数で振動し、その中心周波数で励振にさらされた時に、共振器のように振舞う。Ｑファクターとして知られているこれらの共振器に関連した選択性がある。実施形態において、超音波イメージャーのために、Ｑは、通常低くなるように（１乃至３、あるいはその辺りに近い）設計され得、画素の設計の組合せおよび実際の使用における画素に適用されるローディングによって達成され得る。実施形態において、ローディングは、圧電素子の最上面にＲＴＶポリジメチルシロキサン（ＰＤＭＳ）の層あるいは他の整合する材料層の適用によって提供され得、ここでローディングは、圧力波を放射し受け入れる、変換器表面と、撮像された人体部分の間でより接近するインピーダンス整合を促進し得る。実施形態において、低いＱと、良好に整合した中心周波数が、線要素が実質的に１つの中心周波数を持つライン撮像素子のように作用することを可能にし得る。
【0031】
［００４５］
実施形態において、各圧電素子３０２は、互いに他の中心から中心まで１００乃至２５０μｍ離間し得る。さらに単純化するには、言ってみれば、それらが正方形の形状である。ここで、言ってみれば、従来の線要素を模倣するには、圧電素子３０２の縦列は互いに接続され得る。例えば、縦列における２４個の圧電素子３０２は、おのおの０．２５ｍｍの幅を持ち、高さが約８ｍｍの線要素を生成し得る。実施形態において、この接続は、金属相互接続層を使用して、ウエハレベルで達成され得るか、又は制御装置２０２の回路を使用して、平行に接続され得る。
実施形態において、各圧電素子３０２は、互いに他の中心から中心まで１００乃至２５０μｍ離間し得る。さらに単純化するには、言ってみれば、それらが正方形の形状である。ここで、言ってみれば、従来の線要素を模倣するには、圧電素子３０２の縦列は互いに接続され得る。例えば、縦列における２４個の圧電素子３０２は、おのおの０．２５ｍｍの幅を持ち、高さが約８ｍｍの線要素を生成し得る。実施形態において、この接続は、金属相互接続層を使用して、ウエハレベルで達成され得るか、又は制御装置２０２の回路を使用して、平行に接続され得る。
【0032】
［００４６］
従来の大量の圧電素子については、上部＆底部電極を横切る電位は１００Ｖ乃至２００Ｖの範囲である。従来のｐＭＵＴについては、上部＆底部電極を横切る電位は同じ音圧を生成するのに約１０倍低くなり得る。実施形態において、この電圧をさらに低減するために、圧電素子３０２は、縮小した薄い圧電層を含み得、当該圧電層は、約１μｍ以下の厚さを持ち得る。
従来の大量の圧電素子については、上部＆底部電極を横切る電位は１００Ｖ乃至２００Ｖの範囲である。従来のｐＭＵＴについては、上部＆底部電極を横切る電位は同じ音圧を生成するのに約１０倍低くなり得る。実施形態において、この電圧をさらに低減するために、圧電素子３０２は、縮小した薄い圧電層を含み得、当該圧電層は、約１μｍ以下の厚さを持ち得る。
【0033】
［００４７］
図４は本開示の実施形態による、方向線４－４に沿って切断された、典型的な圧電素子３０２の概略断面図を示す。表されるように、圧電素子３０２は基板４３０に支持される薄膜層４３４上に配置され得る。実施形態において、空胴４３２は膜を定義するために基板４３０に形成され得る。すなわち、基板４３０および膜４３４はモノリシック・ボディ（ｍｏｎｏｌｉｔｈｉｃ ｂｏｄｙ）から形成され得る。代替実施形態では、薄膜層４３４は基板４３０にＳｉＯ２を堆積することにより形成され得る。実施形態において、１つ以上の圧電素子３０２が膜に配置され得る代替実施形態では、圧電素子はそれぞれ別々の膜に配置され得る。
図４は本開示の実施形態による、方向線４－４に沿って切断された、典型的な圧電素子３０２の概略断面図を示す。表されるように、圧電素子３０２は基板４３０に支持される薄膜層４３４上に配置され得る。実施形態において、空胴４３２は膜を定義するために基板４３０に形成され得る。すなわち、基板４３０および膜４３４はモノリシック・ボディ（ｍｏｎｏｌｉｔｈｉｃ ｂｏｄｙ）から形成され得る。代替実施形態では、薄膜層４３４は基板４３０にＳｉＯ２を堆積することにより形成され得る。実施形態において、１つ以上の圧電素子３０２が膜に配置され得る代替実施形態では、圧電素子はそれぞれ別々の膜に配置され得る。
【0034】
［００４８］
実施形態において、圧電素子３０２は圧電層４１０および第１の（あるいはボトム）電極（Ｏ）４０２を含み得、第１（あるいは底部）電極（Ｏ）４０２は、信号線（Ｏ）４０４に電気的に接続される。実施形態において、信号線（Ｏ）４０４は、薄膜層４３４上でＴｉＯ２と金属層を堆積することにより形成され得る。実施形態において、圧電層４１０はスパッタリング技術、あるいはゾルゲル法によって形成され得る。
実施形態において、圧電素子３０２は圧電層４１０および第１の（あるいはボトム）電極（Ｏ）４０２を含み得、第１（あるいは底部）電極（Ｏ）４０２は、信号線（Ｏ）４０４に電気的に接続される。実施形態において、信号線（Ｏ）４０４は、薄膜層４３４上でＴｉＯ２と金属層を堆積することにより形成され得る。実施形態において、圧電層４１０はスパッタリング技術、あるいはゾルゲル法によって形成され得る。
【0035】
［００４９］
実施形態において、第２電極（Ｘ）４０６は圧電層４１０上に成長され得、そして、電気的に、第２導電体４０８に接続される。第３電極（Ｔ）４１２も圧電層４１０上に成長され得、そして、第２導電体４１２に隣接して配置される。しかし、電気的に第２導電体（Ｘ）４０８から分離される。実施形態において、第２電極（Ｘ）４０６および第３電極（Ｔ）４１２（又は、等価的に２つの上部電極）は、圧電層４１０上で１つの金属層を堆積し、金属層をパタニングことにより形成され得る。実施形態において、電極４０２、４０６および４１２の投影域は、正方形、長方形、円および楕円などの如何なる適切な形状も有し得る。
実施形態において、第２電極（Ｘ）４０６は圧電層４１０上に成長され得、そして、電気的に、第２導電体４０８に接続される。第３電極（Ｔ）４１２も圧電層４１０上に成長され得、そして、第２導電体４１２に隣接して配置される。しかし、電気的に第２導電体（Ｘ）４０８から分離される。実施形態において、第２電極（Ｘ）４０６および第３電極（Ｔ）４１２（又は、等価的に２つの上部電極）は、圧電層４１０上で１つの金属層を堆積し、金属層をパタニングことにより形成され得る。実施形態において、電極４０２、４０６および４１２の投影域は、正方形、長方形、円および楕円などの如何なる適切な形状も有し得る。
【0036】
［００５０］
実施形態において、第１電極（Ｏ）４０２は、金属、ビア及び層間絶縁膜を使用して、導電体（Ｏ）４０４に電気的に接続され得る。実施形態において、第１電極（Ｏ）４０２は圧電層４１０と直接接触し得る。第３導線（Ｔ）４１４は、第１電極（Ｏ）４０２に関して圧電層４１０の反対側に堆積されるか、成長され得る。圧電素子３０２を製造するための工程についてのより多くの情報が、「ＬＯＷ ＶＯＬＴＡＧＥ、ＬＯＷ ＰＯＷＥＲ ＭＥＭＳ ＴＲＡＮＳＤＵＣＥＲ ＷＩＴＨ ＤＩＲＥＣＴ ＩＮＴＥＲＣＯＮＮＥＣＴ ＣＡＰＡＢＩＬＩＴＹ」と題する、同時係属中の米国特許出願第１５，８２６，６１４号に見出される。この米国出願は、２０１７年１１月２９日付で出願され、引用によって本明細書全体に組み入れられる。
実施形態において、第１電極（Ｏ）４０２は、金属、ビア及び層間絶縁膜を使用して、導電体（Ｏ）４０４に電気的に接続され得る。実施形態において、第１電極（Ｏ）４０２は圧電層４１０と直接接触し得る。第３導線（Ｔ）４１４は、第１電極（Ｏ）４０２に関して圧電層４１０の反対側に堆積されるか、成長され得る。圧電素子３０２を製造するための工程についてのより多くの情報が、「ＬＯＷ ＶＯＬＴＡＧＥ、ＬＯＷ ＰＯＷＥＲ ＭＥＭＳ ＴＲＡＮＳＤＵＣＥＲ ＷＩＴＨ ＤＩＲＥＣＴ ＩＮＴＥＲＣＯＮＮＥＣＴ ＣＡＰＡＢＩＬＩＴＹ」と題する、同時係属中の米国特許出願第１５，８２６，６１４号に見出される。この米国出願は、２０１７年１１月２９日付で出願され、引用によって本明細書全体に組み入れられる。
【0037】
［００５１］
ユニモルフ圧電素子は、あくまでも例証の目的で図４に示されているが、実施形態において、複数の圧電気のサブレイヤと電極からなるマルチプレーヤーの圧電素子が利用され得る。実施形態において、圧電層４１０は、ＰＺＴ、ＫＮＮ、ＰＺＴＮ、ＰＭＮ－Ｐｔ、ＡｌＮ、Ｓｃ－ＡｌＮ、ＺｎＯ、ＰＶＤＦおよびＬｉＮｉＯ３材料の少なくとも１つを含み得る。
ユニモルフ圧電素子は、あくまでも例証の目的で図４に示されているが、実施形態において、複数の圧電気のサブレイヤと電極からなるマルチプレーヤーの圧電素子が利用され得る。実施形態において、圧電層４１０は、ＰＺＴ、ＫＮＮ、ＰＺＴＮ、ＰＭＮ－Ｐｔ、ＡｌＮ、Ｓｃ－ＡｌＮ、ＺｎＯ、ＰＶＤＦおよびＬｉＮｉＯ３材料の少なくとも１つを含み得る。
【0038】
［００５２］
ＭＥＭＳダイ３００の圧電素子が他の適切な数の上部電極を含み得ることが注目される。例えば、圧電素子はたった１つの上部電極（例えばＸ電極）を含んでいるかもしれない。別の例において、圧電素子は２つを超える上部電極を含み得る。上部電極および上部電極との電気的接続の数についてのより多くの情報が、同時係属中の米国特許出願第１５／８２６，６１４号に見出され得る。
ＭＥＭＳダイ３００の圧電素子が他の適切な数の上部電極を含み得ることが注目される。例えば、圧電素子はたった１つの上部電極（例えばＸ電極）を含んでいるかもしれない。別の例において、圧電素子は２つを超える上部電極を含み得る。上部電極および上部電極との電気的接続の数についてのより多くの情報が、同時係属中の米国特許出願第１５／８２６，６１４号に見出され得る。
【0039】
［００５３］
図４が概略図で、そういうものとして、圧電素子の詳細な構造を例証しないことは注目される。例えば、電気的なパッドは、導電体（Ｘ）４０８および電極（Ｘ）４０６の１つの端部間で配置されるかもしれない。さらに、ＭＥＭＳダイ３００は、圧電素子３０２とは異なる構造を有する圧電素子を含み得る。例えば、ＭＥＭＳダイ３００中の圧電素子にはそれぞれたった１つの上部電極があるかもしれない。したがって、圧電素子３０２がＭＥＭＳダイ３００に含まれ得るいくつかのタイプの圧電素子のうちの１つであることは当業者には明らかである。
図４が概略図で、そういうものとして、圧電素子の詳細な構造を例証しないことは注目される。例えば、電気的なパッドは、導電体（Ｘ）４０８および電極（Ｘ）４０６の１つの端部間で配置されるかもしれない。さらに、ＭＥＭＳダイ３００は、圧電素子３０２とは異なる構造を有する圧電素子を含み得る。例えば、ＭＥＭＳダイ３００中の圧電素子にはそれぞれたった１つの上部電極があるかもしれない。したがって、圧電素子３０２がＭＥＭＳダイ３００に含まれ得るいくつかのタイプの圧電素子のうちの１つであることは当業者には明らかである。
【0040】
［００５４］
図５Ａは、本開示の実施形態によるＣＭＯＳウエハ５０２上にマウントされた多数のＭＥＭＳダイス（あるいはＭＥＭＳウエハ）５０４を含んでいるフリップチップ組立体５００の平面図を示す。図５Ｂは、方向線５－５に沿って切られた、本開示の実施形態による、フリップチップ組立体５００の断面図を示す。表されるように、ＭＥＭＳダイス５０４は金属バンプあるいはピラー５０６によってＣＭＯＳウエハ５０２にマウントされ得る。実施形態において、ＣＭＯＳウエハ５０２はＭＥＭＳダイス５０４中のｐＭＵＴを制御するためにＡＳＩＣを含み得る。（以下、ＣＭＯＳ、ＡＳＩＣという用語は交換可能に使用される。）実施形態において、バンプあるいはピラー５０６の間のピッチは、１乃至１００マイクロメートルに及び得、ｐＭＵＴの大きなアレイを有するＭＥＭＳダイスに適用可能な高密度の相互接続を可能にする。実施形態において、多数のｐＭＵＴをもつＭＥＭＳダイス５０４は、２次元、３次元、及び４次元の撮像のために使用され得る。
図５Ａは、本開示の実施形態によるＣＭＯＳウエハ５０２上にマウントされた多数のＭＥＭＳダイス（あるいはＭＥＭＳウエハ）５０４を含んでいるフリップチップ組立体５００の平面図を示す。図５Ｂは、方向線５－５に沿って切られた、本開示の実施形態による、フリップチップ組立体５００の断面図を示す。表されるように、ＭＥＭＳダイス５０４は金属バンプあるいはピラー５０６によってＣＭＯＳウエハ５０２にマウントされ得る。実施形態において、ＣＭＯＳウエハ５０２はＭＥＭＳダイス５０４中のｐＭＵＴを制御するためにＡＳＩＣを含み得る。（以下、ＣＭＯＳ、ＡＳＩＣという用語は交換可能に使用される。）実施形態において、バンプあるいはピラー５０６の間のピッチは、１乃至１００マイクロメートルに及び得、ｐＭＵＴの大きなアレイを有するＭＥＭＳダイスに適用可能な高密度の相互接続を可能にする。実施形態において、多数のｐＭＵＴをもつＭＥＭＳダイス５０４は、２次元、３次元、及び４次元の撮像のために使用され得る。
【0041】
［００５５］
図６は、単一化されたフリップチップ組立体の断面図を示し、それは、本開示の実施形態によるＣＭＯＳダイ６１８上にマウントされたＭＥＭＳダイ６１０を含んでいる。実施形態では、ＭＥＭＳダイ６１０はＭＥＭＳダイ５０４に似ているかもしれない。実施形態において、多数のＭＥＭＳダイスを有するＭＥＭＳウエハが製造され得、シングルチップにダイシングされ得る。同様に、実施形態において、多数のＡＳＩＣチップを有するＣＭＯＳウエハが製造され得、シングルチップにダイシングされ得る。その後、図６に表されるように、ＭＥＭＳダイ６１０は多数のバンプあるいはピラー６１６によってＣＭＯＳダイ６１８上にマウントされ得る。
図６は、単一化されたフリップチップ組立体の断面図を示し、それは、本開示の実施形態によるＣＭＯＳダイ６１８上にマウントされたＭＥＭＳダイ６１０を含んでいる。実施形態では、ＭＥＭＳダイ６１０はＭＥＭＳダイ５０４に似ているかもしれない。実施形態において、多数のＭＥＭＳダイスを有するＭＥＭＳウエハが製造され得、シングルチップにダイシングされ得る。同様に、実施形態において、多数のＡＳＩＣチップを有するＣＭＯＳウエハが製造され得、シングルチップにダイシングされ得る。その後、図６に表されるように、ＭＥＭＳダイ６１０は多数のバンプあるいはピラー６１６によってＣＭＯＳダイ６１８上にマウントされ得る。
【0042】
［００５６］
実施形態において、単一のＭＥＭＳダイはＣＭＯＳウエハ上にマウントされ得る。実施形態において、フリップチップ組立体は、ダイ上のダイ、ウエハ上のダイあるいはウエハ上ウエハ結合によって生成され得る。実施形態において、ウエハ対ウエハ・ボンディング処理が産出増加効果を生じ得る。すなわち、集積された（組み立てられた）ダイの産出は、ＣＭＯＳウエハ産出によって乗算されたＭＥＭＳウエハ産出の積であり得る。実施形態において、よく知られたダイ・オン・ダイ・ボンディングプロセス又はよく知られたウエハ・サイト・ボンディングプロセスのよく知られたダイは、産出増加効果を除去するかもしれない。
実施形態において、単一のＭＥＭＳダイはＣＭＯＳウエハ上にマウントされ得る。実施形態において、フリップチップ組立体は、ダイ上のダイ、ウエハ上のダイあるいはウエハ上ウエハ結合によって生成され得る。実施形態において、ウエハ対ウエハ・ボンディング処理が産出増加効果を生じ得る。すなわち、集積された（組み立てられた）ダイの産出は、ＣＭＯＳウエハ産出によって乗算されたＭＥＭＳウエハ産出の積であり得る。実施形態において、よく知られたダイ・オン・ダイ・ボンディングプロセス又はよく知られたウエハ・サイト・ボンディングプロセスのよく知られたダイは、産出増加効果を除去するかもしれない。
【0043】
［００５７］
図７は、本開示の実施形態によるＭＥＭＳ－ＣＭＯＳ組立体７００の断面図を示す。表されるように、ＭＥＭＳ－ＣＭＯＳ組立体７００は次のものを含み得る。ＭＥＭＳダイ７０２、バンプまたはピラーの７１２によってＭＥＭＳダイに電気的に結合されたＣＭＯＳダイ７０４、および、粘着剤層７１０によってＣＭＯＳダイに固着されたパッケージ７０６を含む。実施形態において、ＣＭＯＳダイ７０４は、１つ以上のワイヤー７０８によってパッケージ７０６に電気的に結合され得る。実施形態において、各ワイヤー７０８のチップは、ワイヤボンディング技術によって、ＣＭＯＳダイ７０４およびパッケージ７０６に結合され得る。
図７は、本開示の実施形態によるＭＥＭＳ－ＣＭＯＳ組立体７００の断面図を示す。表されるように、ＭＥＭＳ－ＣＭＯＳ組立体７００は次のものを含み得る。ＭＥＭＳダイ７０２、バンプまたはピラーの７１２によってＭＥＭＳダイに電気的に結合されたＣＭＯＳダイ７０４、および、粘着剤層７１０によってＣＭＯＳダイに固着されたパッケージ７０６を含む。実施形態において、ＣＭＯＳダイ７０４は、１つ以上のワイヤー７０８によってパッケージ７０６に電気的に結合され得る。実施形態において、各ワイヤー７０８のチップは、ワイヤボンディング技術によって、ＣＭＯＳダイ７０４およびパッケージ７０６に結合され得る。
【0044】
［００５８］
実施形態において、図３のＭＥＭＳダイ３００に類似し得るＭＥＭＳダイ７０２は、ｐＭＵＴ７２０のアレイを含み得、ｐＭＵＴはそれぞれ図４のｐＭＵＴ４００に類似し得る。実施形態において、ｐＭＵＴ７２０は、それぞれ、基板７２６上に形成された膜と７２２と、層７２８のスタックを含み、層７２８のスタックは底部電極、圧電層および１つ以上の上部電極を含む。実施形態では、膜７２２は基板７２６に空胴をエッチングすることにより形成されるかもしれない、すなわち、単一体は空胴を形成するためにエッチングされ得、その結果、エッチングされていない部分が基板になり、エッチングされた部分が膜を定義する。代替実施形態では、膜７２２は基板７２６と異なる材料から作られ得る。実施形態において、ＭＥＭＳダイ７０２は１つ以上の膜７２２を含み得る。
実施形態において、図３のＭＥＭＳダイ３００に類似し得るＭＥＭＳダイ７０２は、ｐＭＵＴ７２０のアレイを含み得、ｐＭＵＴはそれぞれ図４のｐＭＵＴ４００に類似し得る。実施形態において、ｐＭＵＴ７２０は、それぞれ、基板７２６上に形成された膜と７２２と、層７２８のスタックを含み、層７２８のスタックは底部電極、圧電層および１つ以上の上部電極を含む。実施形態では、膜７２２は基板７２６に空胴をエッチングすることにより形成されるかもしれない、すなわち、単一体は空胴を形成するためにエッチングされ得、その結果、エッチングされていない部分が基板になり、エッチングされた部分が膜を定義する。代替実施形態では、膜７２２は基板７２６と異なる材料から作られ得る。実施形態において、ＭＥＭＳダイ７０２は１つ以上の膜７２２を含み得る。
【0045】
［００５９］
実施形態において、ＭＥＭＳダイ７０２の部分は、バンプ７１２に直接付けられ得、ＣＭＯＳダイ７０４に電気的接続を提供する。実施形態において、少なくとも１つの金属層はＭＥＭＳダイの底部表面に堆積され、パタニングされ、それによってワイヤーおよび／またはトレースなどの電気的接続を形成し、電気的接続のうちのいくつかは、ＣＭＯＳダイ７０４との電気通信のためのバンプ７１２と直接接触し得る。例えば、導電体（Ｏ）４０４に類似し得る導電体は、
ＭＥＭＳダイ７０２の底部表面に金属層を堆積しパタニングすることにより形成された電線（あるいはトレース）であり得る。
実施形態において、ＭＥＭＳダイ７０２の部分は、バンプ７１２に直接付けられ得、ＣＭＯＳダイ７０４に電気的接続を提供する。実施形態において、少なくとも１つの金属層はＭＥＭＳダイの底部表面に堆積され、パタニングされ、それによってワイヤーおよび／またはトレースなどの電気的接続を形成し、電気的接続のうちのいくつかは、ＣＭＯＳダイ７０４との電気通信のためのバンプ７１２と直接接触し得る。例えば、導電体（Ｏ）４０４に類似し得る導電体は、
ＭＥＭＳダイ７０２の底部表面に金属層を堆積しパタニングすることにより形成された電線（あるいはトレース）であり得る。
【0046】
［００６０］
ＭＥＭＳ－ＣＭＯＳ組立体７００が不注意に硬い表面に落下する場合、衝撃は約１０，０００ｇの衝撃を生成するかもしれない。それはバンプまたはピラーの７１２をはぎ取るかもしれない。
実施形態において、ＭＥＭＳダイ７０２とＣＭＯＳダイ７０４の間の空間は、アンダーフィル材７３０で充填され得、それは外的応力衝撃を縮小し、衝撃応力に敏感であるバンプ７１２などの構成部品を保護するかもしれない。さらに、アンダーフィル材（層）７３０は、機械的にＣＭＯＳダイ７０４にＭＥＭＳダイ７０２を固着し得る。実施形態において、アンダーフィル材７３０にはさらに音響学的制動性を有し得、アンダーフィル材７３０を通り抜ける圧力波を吸収する。
ＭＥＭＳ－ＣＭＯＳ組立体７００が不注意に硬い表面に落下する場合、衝撃は約１０，０００ｇの衝撃を生成するかもしれない。それはバンプまたはピラーの７１２をはぎ取るかもしれない。
実施形態において、ＭＥＭＳダイ７０２とＣＭＯＳダイ７０４の間の空間は、アンダーフィル材７３０で充填され得、それは外的応力衝撃を縮小し、衝撃応力に敏感であるバンプ７１２などの構成部品を保護するかもしれない。さらに、アンダーフィル材（層）７３０は、機械的にＣＭＯＳダイ７０４にＭＥＭＳダイ７０２を固着し得る。実施形態において、アンダーフィル材７３０にはさらに音響学的制動性を有し得、アンダーフィル材７３０を通り抜ける圧力波を吸収する。
【0047】
［００６１］
実施形態において、ｐＭＵＴ７２０は、（４０４、４０８および４１４のような）適切な電気的導体によってバンプまたはピラー７１２に電気的に結合され得る。実施形態において、電気的接続は、膜７２２の底部表面上と、層７２８のスタック上に形成された金属トレース（およびビア）を含み得る。
実施形態において、ｐＭＵＴ７２０は、（４０４、４０８および４１４のような）適切な電気的導体によってバンプまたはピラー７１２に電気的に結合され得る。実施形態において、電気的接続は、膜７２２の底部表面上と、層７２８のスタック上に形成された金属トレース（およびビア）を含み得る。
【0048】
［００６２］
実施形態において、ＣＭＯＳダイ７０４はｐＭＵＴ７２０を感知し、駆動するための電気回路を含み得、その結果、ｐＭＵＴが送信モード／プロセス中に圧力波を生成し得、受信モード／プロセス中に電荷を発現し得る。送信モード中に、ＣＭＯＳダイ７０４における駆動回路は、バンプ７１２を介してｐＭＵＴ７２０に電気パルスを送り得、パルスに応答して、ｐＭＵＴは、垂直方向で膜７２２を振動させて圧力波７３０を生成し得る。受信モード中に、標的器官から反射された圧力波は膜７２２を変形するかもしれない。それは、次にはｐＭＵＴ７２０の電荷を発現する。更なる処理のためにバンプ７１２を介してＣＭＯＳダイ７０４の電気回路へ電荷が送られ得る。
実施形態において、ＣＭＯＳダイ７０４はｐＭＵＴ７２０を感知し、駆動するための電気回路を含み得、その結果、ｐＭＵＴが送信モード／プロセス中に圧力波を生成し得、受信モード／プロセス中に電荷を発現し得る。送信モード中に、ＣＭＯＳダイ７０４における駆動回路は、バンプ７１２を介してｐＭＵＴ７２０に電気パルスを送り得、パルスに応答して、ｐＭＵＴは、垂直方向で膜７２２を振動させて圧力波７３０を生成し得る。受信モード中に、標的器官から反射された圧力波は膜７２２を変形するかもしれない。それは、次にはｐＭＵＴ７２０の電荷を発現する。更なる処理のためにバンプ７１２を介してＣＭＯＳダイ７０４の電気回路へ電荷が送られ得る。
【0049】
［００６３］
送信モード中に、膜７２２によって生成された圧力波の一部は、ＣＭＯＳダイ７０４の方へ伝播し得る。これらの圧力波が標的器官から反射された圧力波に邪魔をするためにＣＭＯＳダイ７０４および／またはパッケージ７０６から反射され得るので、これらの圧力波は否定的に画質に影響し得る。実施形態において、接着剤７３０は、不適当な圧力波を吸収し、熱エネルギーに放散し得る音響学的制動材料から作られ得る。
送信モード中に、膜７２２によって生成された圧力波の一部は、ＣＭＯＳダイ７０４の方へ伝播し得る。これらの圧力波が標的器官から反射された圧力波に邪魔をするためにＣＭＯＳダイ７０４および／またはパッケージ７０６から反射され得るので、これらの圧力波は否定的に画質に影響し得る。実施形態において、接着剤７３０は、不適当な圧力波を吸収し、熱エネルギーに放散し得る音響学的制動材料から作られ得る。
【0050】
［００６４］
実施形態では、パッケージ７０６は１つ以上のワイヤー７０８によって、ＣＭＯＳダイ７０４へ／ＣＭＯＳダイ７０４から、電気的信号を接続するかもしれない。実施形態において、ＣＭＯＳダイ７０４のＡＳＩＣ部位は、ＡＳＩＣ部位およびパッケージ７０６の間のワイヤボンディングを可能にするために、ＭＥＭＳダイ７０４より多少大きくてもよい。
実施形態では、パッケージ７０６は１つ以上のワイヤー７０８によって、ＣＭＯＳダイ７０４へ／ＣＭＯＳダイ７０４から、電気的信号を接続するかもしれない。実施形態において、ＣＭＯＳダイ７０４のＡＳＩＣ部位は、ＡＳＩＣ部位およびパッケージ７０６の間のワイヤボンディングを可能にするために、ＭＥＭＳダイ７０４より多少大きくてもよい。
【0051】
［００６５］
上述されるように、パッケージ７０６の方へ伝播する圧力波は不適当であり得る。なぜなら、パッケージ７０６から反射されるかもしれないし、標的器官から反射された圧力波の妨げになるかもしれないからである。実施形態において、粘着剤層７１０は音響学的制振材料から形成され得る。その結果、粘着剤層７１０を通り抜ける圧力波が吸収され熱エネルギーに放散する。
上述されるように、パッケージ７０６の方へ伝播する圧力波は不適当であり得る。なぜなら、パッケージ７０６から反射されるかもしれないし、標的器官から反射された圧力波の妨げになるかもしれないからである。実施形態において、粘着剤層７１０は音響学的制振材料から形成され得る。その結果、粘着剤層７１０を通り抜ける圧力波が吸収され熱エネルギーに放散する。
【0052】
［００６６］
図８は、本開示の実施形態によるＭＥＭＳ－ＣＭＯＳ組立体８００の断面図を示す。表されるように、ＭＥＭＳ－ＣＭＯＳ組立体８００は次のものを含み得る。ＭＥＭＳダイ８０２、バンプまたはピラー８１２によってＭＥＭＳダイに電気的に結合されたＣＭＯＳダイ８０４、粘着剤層８１０によってＣＭＯＳダイ８０４に固着されたパッケージ８０６、および、ＣＭＯＳダイ８０４に電気的にパッケージ８０６を結合し得る１つ以上のワイヤー８０８を含む。実施形態において、ＭＥＭＳダイ８０２、ＣＭＯＳダイ８０４およびパッケージ８０６は、ＭＥＭＳ－ＣＭＯＳ組立体７００における相当物として類似の構造および機能であり得る。
図８は、本開示の実施形態によるＭＥＭＳ－ＣＭＯＳ組立体８００の断面図を示す。表されるように、ＭＥＭＳ－ＣＭＯＳ組立体８００は次のものを含み得る。ＭＥＭＳダイ８０２、バンプまたはピラー８１２によってＭＥＭＳダイに電気的に結合されたＣＭＯＳダイ８０４、粘着剤層８１０によってＣＭＯＳダイ８０４に固着されたパッケージ８０６、および、ＣＭＯＳダイ８０４に電気的にパッケージ８０６を結合し得る１つ以上のワイヤー８０８を含む。実施形態において、ＭＥＭＳダイ８０２、ＣＭＯＳダイ８０４およびパッケージ８０６は、ＭＥＭＳ－ＣＭＯＳ組立体７００における相当物として類似の構造および機能であり得る。
【0053】
［００６７］
図７に関連して議論されるように、膜８２２は送信モード中に圧力波を生成し得、圧力波の一部はＣＭＯＳダイ８０４の方へ伝播し得る。この望まれない圧力波の強度を減少するために（あるいは除去するために）、ＭＥＭＳ－ＣＭＯＳ組立体８００はシールリング８３２を含み得、それはＭＥＭＳダイ８０２の周囲のまわりで配置され得、シールリングによって囲まれた空間８３０は、真空あるいは、非常な低圧で、空間を介して圧力波の縮小化／阻止することを維持し得る。例えば、スペース８３０は事前に設定された圧力で、好ましくは大気圧より低い不活性ガスまたは空気で満たされ得る。
図７に関連して議論されるように、膜８２２は送信モード中に圧力波を生成し得、圧力波の一部はＣＭＯＳダイ８０４の方へ伝播し得る。この望まれない圧力波の強度を減少するために（あるいは除去するために）、ＭＥＭＳ－ＣＭＯＳ組立体８００はシールリング８３２を含み得、それはＭＥＭＳダイ８０２の周囲のまわりで配置され得、シールリングによって囲まれた空間８３０は、真空あるいは、非常な低圧で、空間を介して圧力波の縮小化／阻止することを維持し得る。例えば、スペース８３０は事前に設定された圧力で、好ましくは大気圧より低い不活性ガスまたは空気で満たされ得る。
【0054】
［００６８］
実施形態において、カバー層８２４は、人体に面するＭＥＭＳダイ８０２の側部のまわりに配置され得る。カバー層８２４は、ＭＥＭＳダイ８０２と人体の間のインピーダンス整合層として機能し得、界面で音響インピーダンス整合を向上させ、保護機構として、外部インパクト／衝撃に対する保護を提供し、ＭＥＭＳダイがそれによって直接人間の皮膚に触れるのを防ぎ、衰耗に対する保護を提供する。
実施形態において、カバー層８２４は、人体に面するＭＥＭＳダイ８０２の側部のまわりに配置され得る。カバー層８２４は、ＭＥＭＳダイ８０２と人体の間のインピーダンス整合層として機能し得、界面で音響インピーダンス整合を向上させ、保護機構として、外部インパクト／衝撃に対する保護を提供し、ＭＥＭＳダイがそれによって直接人間の皮膚に触れるのを防ぎ、衰耗に対する保護を提供する。
【0055】
［００６９］
図９は、本開示の実施形態によるＭＥＭＳ－ＣＭＯＳ組立体９００の断面図を示す。表されるように、ＭＥＭＳ－ＣＭＯＳ組立体９００は、ＣＭＯＳダイ９０４がスルービア（ＴＶＳ）９１４及びバンプ又はピラー９１６によって電気的にパッケージ９０６と結合され得るという違いがあるものの、ＭＥＭＳ組立体７００に似ている。実施形態において、ＴＶＳ９１４はＣＭＯＳダイ９０４において、スルーホールをエッチングし、電気的伝導材でホールを堆積し／充填するなど適切なウエハ処理技術によって形成され得る。実施形態において、追加のバンプあるいはピラー９１６はＣＭＯＳダイ９０４とパッケージ９０６の間の電気的接続を提供して、ＣＭＯＳダイ９０４あるいはパッケージ９０６上で形成され得る。実施形態において、パッケージ９０６はＴＶＳ ９１４、バンプあるいはピラー９１６を介してＣＭＯＳ９０４に電気的信号を伝え得る。粘着剤層９１０が音響学的制振材料から作られ得、その結果、圧力波が吸収され熱エネルギーへ放散され得ることは注目される。
図９は、本開示の実施形態によるＭＥＭＳ－ＣＭＯＳ組立体９００の断面図を示す。表されるように、ＭＥＭＳ－ＣＭＯＳ組立体９００は、ＣＭＯＳダイ９０４がスルービア（ＴＶＳ）９１４及びバンプ又はピラー９１６によって電気的にパッケージ９０６と結合され得るという違いがあるものの、ＭＥＭＳ組立体７００に似ている。実施形態において、ＴＶＳ９１４はＣＭＯＳダイ９０４において、スルーホールをエッチングし、電気的伝導材でホールを堆積し／充填するなど適切なウエハ処理技術によって形成され得る。実施形態において、追加のバンプあるいはピラー９１６はＣＭＯＳダイ９０４とパッケージ９０６の間の電気的接続を提供して、ＣＭＯＳダイ９０４あるいはパッケージ９０６上で形成され得る。実施形態において、パッケージ９０６はＴＶＳ ９１４、バンプあるいはピラー９１６を介してＣＭＯＳ９０４に電気的信号を伝え得る。粘着剤層９１０が音響学的制振材料から作られ得、その結果、圧力波が吸収され熱エネルギーへ放散され得ることは注目される。
【0056】
［００７０］
図８に示されるように、カバー層８２４に似ているカバー層がＭＥＭＳダイ９０２のまわりに配置され得ることが注目される。さらに、ＭＥＭＳ組立体９００が、シールリング８３２に似ているシールリングを含み得、その結果、シールリングによって囲まれた空間が真空で維持され得、圧力波がＣＭＯＳダイ９０４の方へ伝播するのを防ぐことは注目される。実施形態において、さらに、ＭＥＭＳダイ９０２とＣＭＯＳダイ９０４との間の空間が、材料７３０に似ているアンダーフィル材で充填され得る。
図８に示されるように、カバー層８２４に似ているカバー層がＭＥＭＳダイ９０２のまわりに配置され得ることが注目される。さらに、ＭＥＭＳ組立体９００が、シールリング８３２に似ているシールリングを含み得、その結果、シールリングによって囲まれた空間が真空で維持され得、圧力波がＣＭＯＳダイ９０４の方へ伝播するのを防ぐことは注目される。実施形態において、さらに、ＭＥＭＳダイ９０２とＣＭＯＳダイ９０４との間の空間が、材料７３０に似ているアンダーフィル材で充填され得る。
【0057】
［００７１］
図１０は、本開示の実施形態によるＭＥＭＳ－ＣＭＯＳ組立体（又は、省略して組立体）１０００の典型的な概略図を示す。実施形態において、ＭＥＭＳダイ１００２およびＣＭＯＳダイ（又はＡＳＩＣチップ）１００４は、ＭＥＭＳダイ７０２（８０２及び９０２）と、ＣＭＯＳダイ７０４（８０４及び９０４）にそれぞれ類似し得る。従来のシステムでは、圧電変換器を駆動するための電子機器は、典型的に圧電変換器から著しく遠くに位置づけられ、同軸ケーブルを使用して、圧電変換器に接続される。一般に、同軸ケーブルは、電子機器上の、追加のコンデンサなどの寄生ローディングを増加させ、追加のコンデンサはより多くの熱を引き起こし、電力の損失を引き起こす。対照的に、図１０に表されるように、送信ドライバあるいはドライバ（又は等価的に、回路）１０１２ａ乃至１０１２ｎ（又は、まとめて１０１２）は、（矢印１０２０によって示されるように）、Ｃｕピラーまたはハンダ・バンプ１０３２（バンプ７１２、８１２又は９１２に類似し得る）、又はウエハボンディングまたは、類似のアプローチなどの低インピーダンス２次元（２Ｄ）相互連結機構を使用して、圧電素子（又は等価的に、画素）１００６ａ乃至１００６ｎ＋ｉ（又は、まとめて１００６）に直接接続され得る。実施形態において、ＭＥＭＳダイ１００２をＣＭＯＳダイ１００４と集積すると、回路１０１２は、１００μｍ未満だけ垂直に（或いは略垂直に）圧電素子１００６から遠ざけて位置づけられ得る。実施形態において、ドライバ１０１２と圧電素子１００６の間のインピーダンス整合用の如何なる従来のデバイスは要求され得ず、組立体１０００の設計をさらに単純化し、組立体１０００の電力効率を増加する。回路１０１２のインピーダンスは、圧電素子１００６の要求と一致するように設計され得る。
図１０は、本開示の実施形態によるＭＥＭＳ－ＣＭＯＳ組立体（又は、省略して組立体）１０００の典型的な概略図を示す。実施形態において、ＭＥＭＳダイ１００２およびＣＭＯＳダイ（又はＡＳＩＣチップ）１００４は、ＭＥＭＳダイ７０２（８０２及び９０２）と、ＣＭＯＳダイ７０４（８０４及び９０４）にそれぞれ類似し得る。従来のシステムでは、圧電変換器を駆動するための電子機器は、典型的に圧電変換器から著しく遠くに位置づけられ、同軸ケーブルを使用して、圧電変換器に接続される。一般に、同軸ケーブルは、電子機器上の、追加のコンデンサなどの寄生ローディングを増加させ、追加のコンデンサはより多くの熱を引き起こし、電力の損失を引き起こす。対照的に、図１０に表されるように、送信ドライバあるいはドライバ（又は等価的に、回路）１０１２ａ乃至１０１２ｎ（又は、まとめて１０１２）は、（矢印１０２０によって示されるように）、Ｃｕピラーまたはハンダ・バンプ１０３２（バンプ７１２、８１２又は９１２に類似し得る）、又はウエハボンディングまたは、類似のアプローチなどの低インピーダンス２次元（２Ｄ）相互連結機構を使用して、圧電素子（又は等価的に、画素）１００６ａ乃至１００６ｎ＋ｉ（又は、まとめて１００６）に直接接続され得る。実施形態において、ＭＥＭＳダイ１００２をＣＭＯＳダイ１００４と集積すると、回路１０１２は、１００μｍ未満だけ垂直に（或いは略垂直に）圧電素子１００６から遠ざけて位置づけられ得る。実施形態において、ドライバ１０１２と圧電素子１００６の間のインピーダンス整合用の如何なる従来のデバイスは要求され得ず、組立体１０００の設計をさらに単純化し、組立体１０００の電力効率を増加する。回路１０１２のインピーダンスは、圧電素子１００６の要求と一致するように設計され得る。
【0058】
［００７２］
圧電素子が２つを超える上部電極を有する場合、圧電素子がそれぞれ３つを超えるバンプによって、対応する駆動回路に結合され得ることが注目される。更に、以下に述べるように、圧電素子はそれぞれ３つ未満のバンプによって対応する駆動回路に結合され得る。したがって、図１０がＭＥＭＳダイとＣＭＯＳダイの間の典型的な接続機構を示すことは当業者には明白であろう。
圧電素子が２つを超える上部電極を有する場合、圧電素子がそれぞれ３つを超えるバンプによって、対応する駆動回路に結合され得ることが注目される。更に、以下に述べるように、圧電素子はそれぞれ３つ未満のバンプによって対応する駆動回路に結合され得る。したがって、図１０がＭＥＭＳダイとＣＭＯＳダイの間の典型的な接続機構を示すことは当業者には明白であろう。
【0059】
［００７３］
実施形態では、圧電素子１００６の各々はＸ、ＴおよびＯによって表された三つのリード線を有し得る。圧電素子の各々からのリード線は、バンプ１０３２によってＣＭＯＳダイ１００４に位置づけられた回路１０１２の対応する１つに電気的に接続され得る。実施形態において、１００６ｎ＋１乃至１００６ｎ＋ｉなどの圧電素子のラインは、１つの共通回路１０１２ｎに電気的に結合され得る。実施形態では、送信ドライバ回路１０１２ｎは、送信モード中に圧電素子への送信信号を生成する１つの送信ドライバを含んでいるかもしれない。代替実施形態では、ＭＥＭＳまたはＡＳＩＣ上でトレースを接続することは、例えば、約１μｍの典型的な金属化の代わりに１０μｍの厚い金属を使用した製造であり得る。
実施形態では、圧電素子１００６の各々はＸ、ＴおよびＯによって表された三つのリード線を有し得る。圧電素子の各々からのリード線は、バンプ１０３２によってＣＭＯＳダイ１００４に位置づけられた回路１０１２の対応する１つに電気的に接続され得る。実施形態において、１００６ｎ＋１乃至１００６ｎ＋ｉなどの圧電素子のラインは、１つの共通回路１０１２ｎに電気的に結合され得る。実施形態では、送信ドライバ回路１０１２ｎは、送信モード中に圧電素子への送信信号を生成する１つの送信ドライバを含んでいるかもしれない。代替実施形態では、ＭＥＭＳまたはＡＳＩＣ上でトレースを接続することは、例えば、約１μｍの典型的な金属化の代わりに１０μｍの厚い金属を使用した製造であり得る。
【0060】
［００７４］
ＣＭＯＳダイ１００４は、回路１０１２ｎに似ている如何なる適切な数の回路でも有し得ることは当業者には明らかであろう。実施形態において、制御装置１０４２は、２次元の画素アレイにおいて水平に又は垂直に圧電素子を構成し、当該圧電素子の長さを構成し、送受信モード若しくはポーリング・モード又はアイドルモードにする能力を持ち得る。実施形態において、ＭＥＭＳダイ１００２がバンプ１０３２によってＣＭＯＳダイ１００４と結合した後、制御装置１０４２は分極処理を行ない得る。組立体１０００についてのより多くの情報は、２０１７年１１月２９日に出願され、「ＣＯＮＦＩＧＵＲＡＢＬＥ ＵＬＴＲＡＳＯＮＩＣ ＩＭＡＧＥＲ」と題する同時係属中の米国特許出願Ｎｏ．１５／８２６，６０６号で見出され得、引用によってその全体において本明細書に組み入れられる。
ＣＭＯＳダイ１００４は、回路１０１２ｎに似ている如何なる適切な数の回路でも有し得ることは当業者には明らかであろう。実施形態において、制御装置１０４２は、２次元の画素アレイにおいて水平に又は垂直に圧電素子を構成し、当該圧電素子の長さを構成し、送受信モード若しくはポーリング・モード又はアイドルモードにする能力を持ち得る。実施形態において、ＭＥＭＳダイ１００２がバンプ１０３２によってＣＭＯＳダイ１００４と結合した後、制御装置１０４２は分極処理を行ない得る。組立体１０００についてのより多くの情報は、２０１７年１１月２９日に出願され、「ＣＯＮＦＩＧＵＲＡＢＬＥ ＵＬＴＲＡＳＯＮＩＣ ＩＭＡＧＥＲ」と題する同時係属中の米国特許出願Ｎｏ．１５／８２６，６０６号で見出され得、引用によってその全体において本明細書に組み入れられる。
【0061】
［００７５］
実施形態において、少なくとも１つの金属層はＭＥＭＳダイ１００２の表面に堆積され得、それによって電線（あるいはトレース）１０３４を形成するためにパタニングされ、ここで電線のうちのいくつかは、ＣＭＯＳダイ１００４との電気通信のためにバンプ１０３２と直接接触し得る。電線１０３４は、複数の圧電素子１００６間に信号を伝達するために使用され得る。実施形態において、少なくとも１つの金属層はＣＭＯＳダイ１００４の表面に堆積され得、そのために電線（あるいはトレース）１０３６を形成するためにパタニングされ、また電線のうちのいくつかがＭＥＭＳダイ１００２との電気通信のためのバンプ１０３２と直接接触し得るダイレクトコンタクトであり得る。電線１０３６もＣＭＯＳダイ１００４中の電気部品間の信号を通信するために使用されてもよい。実施形態において、電線（トレース）の多層を形成するために、多重金属層およびビアが、ＭＥＭＳダイおよび／またはＣＭＯＳダイ上でパタニングされ得る。
実施形態において、少なくとも１つの金属層はＭＥＭＳダイ１００２の表面に堆積され得、それによって電線（あるいはトレース）１０３４を形成するためにパタニングされ、ここで電線のうちのいくつかは、ＣＭＯＳダイ１００４との電気通信のためにバンプ１０３２と直接接触し得る。電線１０３４は、複数の圧電素子１００６間に信号を伝達するために使用され得る。実施形態において、少なくとも１つの金属層はＣＭＯＳダイ１００４の表面に堆積され得、そのために電線（あるいはトレース）１０３６を形成するためにパタニングされ、また電線のうちのいくつかがＭＥＭＳダイ１００２との電気通信のためのバンプ１０３２と直接接触し得るダイレクトコンタクトであり得る。電線１０３６もＣＭＯＳダイ１００４中の電気部品間の信号を通信するために使用されてもよい。実施形態において、電線（トレース）の多層を形成するために、多重金属層およびビアが、ＭＥＭＳダイおよび／またはＣＭＯＳダイ上でパタニングされ得る。
【0062】
［００７６］
図７－９に関連して述べたように、実施形態において、ＭＥＭＳダイ１００２およびＣＭＯＳダイ１００４は別々に製造され、バンプ１０３２を用いる金属相互接続技術などの２Ｄ相互接続技術によって互いに組み合わせられ得る。実施形態において、相互接続技術は、ウエハ対ウエハ一体化の低い産出増加効果を除去し得、構成部品の歩留まりを低下する。実施形態において、図１０のＭＥＭＳダイは、図７－９のＭＥＭＳダイに類似した構造と機能を持ち得、図１０のＭＥＭＳダイは、図７－９のＭＥＭＳダイに類似した構造と機能を持ち得る。
図７－９に関連して述べたように、実施形態において、ＭＥＭＳダイ１００２およびＣＭＯＳダイ１００４は別々に製造され、バンプ１０３２を用いる金属相互接続技術などの２Ｄ相互接続技術によって互いに組み合わせられ得る。実施形態において、相互接続技術は、ウエハ対ウエハ一体化の低い産出増加効果を除去し得、構成部品の歩留まりを低下する。実施形態において、図１０のＭＥＭＳダイは、図７－９のＭＥＭＳダイに類似した構造と機能を持ち得、図１０のＭＥＭＳダイは、図７－９のＭＥＭＳダイに類似した構造と機能を持ち得る。
【0063】
［００７７］
図１１Ａは、本開示の実施形態によるｐＭＵＴ１１００の電気的接続の概略図を示す。表されるように、ｐＭＵＴ１１００はそれぞれ上部及び底部電極を有するコンデンサによって象徴的に表わされ得る。実施形態において、各ｐＭＵＴ１１０上部は、バンプ１１０２に電気的に結合され得、各ｐＭＵＴの底部電極はバンプ１１０４に電気的に結合され得、ここでバンプ１１０２および１１０４は、バンプ７１２、８１２、９１２および１０８２に類似し得る。
図１１Ａは、本開示の実施形態によるｐＭＵＴ１１００の電気的接続の概略図を示す。表されるように、ｐＭＵＴ１１００はそれぞれ上部及び底部電極を有するコンデンサによって象徴的に表わされ得る。実施形態において、各ｐＭＵＴ１１０上部は、バンプ１１０２に電気的に結合され得、各ｐＭＵＴの底部電極はバンプ１１０４に電気的に結合され得、ここでバンプ１１０２および１１０４は、バンプ７１２、８１２、９１２および１０８２に類似し得る。
【0064】
［００７８］
電極がそれぞれ１つのバンプに直接結合されるので、駆動回路抵抗は最も小さい、しかし、相互接続（バンプ）の数は最も多く、ＭＥＭＳダイのｐＭＵＴの数が増加すると、潜在的にバンピング歩留まりに影響を与える。バンプおよび駆動回路抵抗の数、いくつかのバンプあるいはポスト形を最適化することは、多数のｐＭＵＴによって共有されるかもしれない。実施形態において、厚い金属層はＭＥＭＳダイとＣＭＯＳダイの少なくとも１つに堆積され得、ｐＭＵＴの中の２つ以上の電極が当該厚い金属層に電気的に結合され得る。図１１Ｂは、本開示の実施形態によるｐＭＵＴの電気的接続の概略図を示す。表されるように、各ｐＭＵＴの上部電極はバンプ１１１２に電気的に結合され得る一方で、アレイ１１１０の８つのｐＭＵＴの底部電極が、共通の導線１１１１を介してバンプ１１１４に電気的に結合され得る。
電極がそれぞれ１つのバンプに直接結合されるので、駆動回路抵抗は最も小さい、しかし、相互接続（バンプ）の数は最も多く、ＭＥＭＳダイのｐＭＵＴの数が増加すると、潜在的にバンピング歩留まりに影響を与える。バンプおよび駆動回路抵抗の数、いくつかのバンプあるいはポスト形を最適化することは、多数のｐＭＵＴによって共有されるかもしれない。実施形態において、厚い金属層はＭＥＭＳダイとＣＭＯＳダイの少なくとも１つに堆積され得、ｐＭＵＴの中の２つ以上の電極が当該厚い金属層に電気的に結合され得る。図１１Ｂは、本開示の実施形態によるｐＭＵＴの電気的接続の概略図を示す。表されるように、各ｐＭＵＴの上部電極はバンプ１１１２に電気的に結合され得る一方で、アレイ１１１０の８つのｐＭＵＴの底部電極が、共通の導線１１１１を介してバンプ１１１４に電気的に結合され得る。
【0065】
［００７９］
実施形態において、導体１１１１は、ＣＭＯＳダイ上（及び／又はＭＥＭＳダイ上）に厚い金属層を堆積し、当該金属層をパタニングすることにより形成され得る。より具体的には、厚い金属層は、ＣＭＯＳダイ１００４の上部表面上（またはＭＥＭＳダイ１００２の底部表面上）で形成され、適切なウエハ処理技術によってパタニングされ得、電線／トレース１０３６（及び／または１０３４）を形成し、電線１０３６（及び／または１０３４）のうちのいくつかが、導体１１１１として使用される。動作中に、導体１１１１を通って流れる電流は約１アンペアのオーダーであり得る。そのため、ワイヤー１０３６（及び／または１０３４）の抵抗は非常に低くする必要があり、ワイヤーの抵抗を低減する必要があり、金属層の厚さは調節され得る。実施形態において、金属層の厚さは約１０μｍであり得る。図１１Ａの接続配列と比較して、導体１１１１は、ＣＭＯＳダイとの底部電極の電気的接続に必要なバンプの数を減らし得る。
実施形態において、導体１１１１は、ＣＭＯＳダイ上（及び／又はＭＥＭＳダイ上）に厚い金属層を堆積し、当該金属層をパタニングすることにより形成され得る。より具体的には、厚い金属層は、ＣＭＯＳダイ１００４の上部表面上（またはＭＥＭＳダイ１００２の底部表面上）で形成され、適切なウエハ処理技術によってパタニングされ得、電線／トレース１０３６（及び／または１０３４）を形成し、電線１０３６（及び／または１０３４）のうちのいくつかが、導体１１１１として使用される。動作中に、導体１１１１を通って流れる電流は約１アンペアのオーダーであり得る。そのため、ワイヤー１０３６（及び／または１０３４）の抵抗は非常に低くする必要があり、ワイヤーの抵抗を低減する必要があり、金属層の厚さは調節され得る。実施形態において、金属層の厚さは約１０μｍであり得る。図１１Ａの接続配列と比較して、導体１１１１は、ＣＭＯＳダイとの底部電極の電気的接続に必要なバンプの数を減らし得る。
【0066】
［００８０］
たとえ図１１Ｂの電気的接続が図１１Ａの電気的接続より少ないバンプの数を必要としても、アレイ１１１０の異なるｐＭＵＴは送信モード中にｐＭＵＴで異なる駆動電圧に帰着する異なる直列抵抗を有し得る。ｐＭＵＴが送信モード中に高いスパイク電流を有するパルスによって駆動され得るので、異なる駆動電圧はｐＭＵＴアレイ１１１０の動作効率を下げ得、画質を劣化させるかもしれない。直列抵抗を著しく危険にさらすことなく、バンプの数を減らすには、共通の導体に結合されたｐＭＵＴの数は調節され得る。図１１Ｃは、本開示の実施形態によるｐＭＵＴの電気的接続の概略図を示す。実施形態において、ＭＥＭＳダイの２つのｐＭＵＴの２つの底部電極が、共通の電気的導体１１２０に電気的に結合され得、電気的導体は、つぎにバンプ１１２２に電気的に結合され得る。
たとえ図１１Ｂの電気的接続が図１１Ａの電気的接続より少ないバンプの数を必要としても、アレイ１１１０の異なるｐＭＵＴは送信モード中にｐＭＵＴで異なる駆動電圧に帰着する異なる直列抵抗を有し得る。ｐＭＵＴが送信モード中に高いスパイク電流を有するパルスによって駆動され得るので、異なる駆動電圧はｐＭＵＴアレイ１１１０の動作効率を下げ得、画質を劣化させるかもしれない。直列抵抗を著しく危険にさらすことなく、バンプの数を減らすには、共通の導体に結合されたｐＭＵＴの数は調節され得る。図１１Ｃは、本開示の実施形態によるｐＭＵＴの電気的接続の概略図を示す。実施形態において、ＭＥＭＳダイの２つのｐＭＵＴの２つの底部電極が、共通の電気的導体１１２０に電気的に結合され得、電気的導体は、つぎにバンプ１１２２に電気的に結合され得る。
【0067】
［００８１］
実施形態において、一例として、図１１ＢのｐＭＵＴはそれぞれ１つの底部電極と１つの上部電極を有し得る。そのような構成において、各ｐＭＵＴの上部電極は別々のバンプに結合され得、２つの隣接するｐＭＵＴの２つの底部電極は導体１１２０を介して１つのバンプに結合され得る。すなわち、３つのバンプだけがＣＭＯＳダイへ２つの ｐＭＵＴを結合するために必要である。言い換えれば、相互接続（すなわちバンプ）の数はｐＭＵＴの数の１．５倍と等しいかもしれない、しかし、直列抵抗は図１１Ａの構成と比較して、２の倍数だけ増加されるかもしれない。
実施形態において、一例として、図１１ＢのｐＭＵＴはそれぞれ１つの底部電極と１つの上部電極を有し得る。そのような構成において、各ｐＭＵＴの上部電極は別々のバンプに結合され得、２つの隣接するｐＭＵＴの２つの底部電極は導体１１２０を介して１つのバンプに結合され得る。すなわち、３つのバンプだけがＣＭＯＳダイへ２つの ｐＭＵＴを結合するために必要である。言い換えれば、相互接続（すなわちバンプ）の数はｐＭＵＴの数の１．５倍と等しいかもしれない、しかし、直列抵抗は図１１Ａの構成と比較して、２の倍数だけ増加されるかもしれない。
【0068】
［００８２］
ｐＭＵＴの他の適切な数が共通の導線に電気的に連結されるかもしれないことは注目される。
例えば、ｐＭＵＴはそれぞれ１つの底部電極および１つの上部電極を含み得る。また、４つの隣接したｐＭＵＴの４つの底部電極が共通の導線に結合され得る一方、各ｐＭＵＴの上部電極は個別のバンプに連結され得る。そのような場合、５つのバンプだけが電気的にＣＭＯＳダイに４つのｐＭＵＴ電気的に接続する必要がある。すなわち、相互接続（すなわちバンプ）の数はｐＭＵＴの数の１．２５倍に等しいかもしれない。
ｐＭＵＴの他の適切な数が共通の導線に電気的に連結されるかもしれないことは注目される。
例えば、ｐＭＵＴはそれぞれ１つの底部電極および１つの上部電極を含み得る。また、４つの隣接したｐＭＵＴの４つの底部電極が共通の導線に結合され得る一方、各ｐＭＵＴの上部電極は個別のバンプに連結され得る。そのような場合、５つのバンプだけが電気的にＣＭＯＳダイに４つのｐＭＵＴ電気的に接続する必要がある。すなわち、相互接続（すなわちバンプ）の数はｐＭＵＴの数の１．２５倍に等しいかもしれない。
【0069】
［００８３］
図４に示されるように、各ｐＭＵＴは、（４０６と４１２などの）２つ以上の上部電極を有し得ることが注目される。そのような場合では、バンプの数を減らすために、隣接するｐＭＵＴの２つ以上のＸ電極が第１共通電極に結合され得る一方で、隣接するｐＭＵＴの２つ以上のＴ電極が第２共通電極に結合され得る。
図４に示されるように、各ｐＭＵＴは、（４０６と４１２などの）２つ以上の上部電極を有し得ることが注目される。そのような場合では、バンプの数を減らすために、隣接するｐＭＵＴの２つ以上のＸ電極が第１共通電極に結合され得る一方で、隣接するｐＭＵＴの２つ以上のＴ電極が第２共通電極に結合され得る。
【0070】
［００８４］
本発明は様々な変更および選択方式がなりたつ一方で、その特定の例は図面で示されており、本明細書に詳細に記述される。しかしながら、本発明は開示された特定の形態に限定されるものではないが、反対に、本発明は、添付の特許請求の範囲内にある、変更、均等物、および代替物をすべてカバーすると、解されるべきである。
本発明は様々な変更および選択方式がなりたつ一方で、その特定の例は図面で示されており、本明細書に詳細に記述される。しかしながら、本発明は開示された特定の形態に限定されるものではないが、反対に、本発明は、添付の特許請求の範囲内にある、変更、均等物、および代替物をすべてカバーすると、解されるべきである。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【手続補正書】
【提出日】2024-05-10
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
複数の圧電素子を含む微小電気機械システム（ＭＥＭＳ）ダイと、
第１の複数のバンプによって前記微小電気機械システム（ＭＥＭＳ）ダイに電気的に結合され、前記複数の圧電素子を制御するために少なくとも１つの回路を含んでなる相補型金属酸化膜半導体（ＣＭＯＳ）ダイと、
微小電気機械システム（ＭＥＭＳ）ダイの周囲のまわりに、かつ微小電気機械システム（ＭＥＭＳ）ダイと相補型金属酸化膜半導体（ＣＭＯＳ）ダイとの間に配置され、それによって囲まれた空間を定義するシールリングと、
粘着剤層によって相補型金属酸化膜半導体（ＣＭＯＳ）ダイに固着され、前記電気的に相補型金属酸化膜半導体（ＣＭＯＳ）ダイに接続されてなる、パッケージと、
を含む変換器組立体。
第１の複数のバンプによって前記微小電気機械システム（ＭＥＭＳ）ダイに電気的に結合され、前記複数の圧電素子を制御するために少なくとも１つの回路を含んでなる相補型金属酸化膜半導体（ＣＭＯＳ）ダイと、
微小電気機械システム（ＭＥＭＳ）ダイの周囲のまわりに、かつ微小電気機械システム（ＭＥＭＳ）ダイと相補型金属酸化膜半導体（ＣＭＯＳ）ダイとの間に配置され、それによって囲まれた空間を定義するシールリングと、
粘着剤層によって相補型金属酸化膜半導体（ＣＭＯＳ）ダイに固着され、前記電気的に相補型金属酸化膜半導体（ＣＭＯＳ）ダイに接続されてなる、パッケージと、
を含む変換器組立体。
【請求項2】
前記複数の圧電素子の各々は、
基板と、
前記基板に配置された膜と、
前記膜及び基板の少なくとも１つに配置され、底部電極、圧電層および上部電極を有する層のスタックと、
を含む、請求項１に記載の変換器組立体。
基板と、
前記基板に配置された膜と、
前記膜及び基板の少なくとも１つに配置され、底部電極、圧電層および上部電極を有する層のスタックと、
を含む、請求項１に記載の変換器組立体。
【請求項3】
前記微小電気機械システム（ＭＥＭＳ）ダイ上に形成された複数の電線であって、前記複数の電線の少なくとも１つの電線が前記複数の第１のバンプと直接接触してなる、複数の電線をさらに含む、請求項２に記載の変換器組立体。
【請求項4】
複数の圧電素子の基板をカバーするためのカバー層であって、インピーダンス整合材料から形成されたカバー層を含む請求項２に記載の変換器組立体。
【請求項5】
前記基板は空胴を含み、当該空胴によって薄くなった基板の一部が前記膜に相当し、前記層のスタックが、前記膜から伝播する圧力波を生成するために膜を振動させる、請求項２に記載の変換器組立体。
【請求項6】
前記粘着剤層は、粘着剤層を通り抜ける圧力波を吸収するために音響学的制振材料から形成される、請求項１に記載の変換器組立体。
【請求項7】
相補型金属酸化膜半導体（ＣＭＯＳ）ダイに接続された一端と、パッケージに接続された他端を有する少なくとも１つのワイヤーを更に含み、
前記相補型金属酸化膜半導体（ＣＭＯＳ）ダイは、少なくとも１つのワイヤーによってパッケージと情報を電気的に通信する、
請求項１に記載の変換器組立体。
前記相補型金属酸化膜半導体（ＣＭＯＳ）ダイは、少なくとも１つのワイヤーによってパッケージと情報を電気的に通信する、
請求項１に記載の変換器組立体。
【請求項8】
複数の圧電素子の２つ以上の上部電極に電気的に結合された導体を更に含み、
前記複数の圧電素子のおのおのの底部電極が前記第１の複数のバンプの１つのバンプに電気的に結合され、
前記導体は、前記第１の複数のバンプの他のバンプに電気的に結合される、
請求項１に記載の変換器組立体。
前記複数の圧電素子のおのおのの底部電極が前記第１の複数のバンプの１つのバンプに電気的に結合され、
前記導体は、前記第１の複数のバンプの他のバンプに電気的に結合される、
請求項１に記載の変換器組立体。
【請求項9】
複数の圧電素子の上部電極は、前記第１の複数のバンプの１つのバンプに電気的に結合され、複数の圧電素子のおのおのの底部電極は、前記第１の複数のバンプの他のバンプに電気的に結合される、請求項１に記載の変換器組立体。
【請求項10】
微小電気機械システム（ＭＥＭＳ）ダイと、相補型金属酸化膜半導体（ＣＭＯＳ）ダイの少なくとも１つの上に形成され、１つ以上の電気的接続を形成するためにパタニングされた金属層を更に含む、請求項１に記載の変換器組立体。
【請求項11】
前記囲まれた空間が真空である、請求項１に記載の変換器組立体。
【請求項12】
前記囲まれた空間は不活性ガスと空気の少なくとも１つが充填される、請求項１に記載の変換器組立体。
【請求項13】
前記変換器組立体からの信号を処理するためのプロセッサと、
前記プロセッサによって処理された信号に基づいて画像を表示するためのディスプレイと、
を含む、請求項１に記載の変換器組立体。
前記プロセッサによって処理された信号に基づいて画像を表示するためのディスプレイと、
を含む、請求項１に記載の変換器組立体。
【外国語明細書】