知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024106221
(43)【公開日】2024-08-07
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H02M 7/48 20070101AFI20240731BHJP
H02M 1/00 20070101ALI20240731BHJP
【ＦＩ】
H02M7/48 M
H02M1/00 H
【審査請求】未請求
【請求項の数】26
【出願形態】ＯＬ
(21)【出願番号】P 2023010427
(22)【出願日】2023-01-26
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110002918
【氏名又は名称】弁理士法人扶桑国際特許事務所
(72)【発明者】
【氏名】熊澤 佑貴
【テーマコード（参考）】
5H740
5H770
【Ｆターム（参考）】
5H740BA12
5H740BB05
5H740BB09
5H740BB10
5H740BC01
5H740BC02
5H740JA01
5H740JB01
5H740KK01
5H740MM11
5H740MM12
5H770AA04
5H770BA01
5H770CA02
5H770DA03
5H770DA10
5H770DA41
5H770GA17
5H770HA03X
5H770JA06X
5H770LA02X
5H770LA08X
(57)【要約】
【課題】回生電流の分流を抑制して逆電圧の発生を防止する。
【解決手段】半導体装置１は、出力回路２０ａおよびスイッチ素子ｓｗ１を備える。出力回路２０ａは、スイッチ素子ｓｗ１ａ、センススイッチ素子ｓｗ２ａおよび分流遮断回路２２ａを含む。上アーム側のスイッチ素子ｓｗ１がターンオンからターンオフになった場合、負荷Ｌの回生動作により負荷Ｌからは回生電流ＩＦが流れる。出力回路２０ａには、センススイッチ素子ｓｗ２ａ内のセンスＭＯＳＦＥＴ１ａ２の低電位側に分流遮断回路２２ａが設けられている。このため、負荷Ｌの回生動作時に発生する回生電流ＩＦのセンススイッチ素子ｓｗ２ａへの分流が、分流遮断回路２２ａによって遮断される。
【選択図】図１
【解決手段】半導体装置１は、出力回路２０ａおよびスイッチ素子ｓｗ１を備える。出力回路２０ａは、スイッチ素子ｓｗ１ａ、センススイッチ素子ｓｗ２ａおよび分流遮断回路２２ａを含む。上アーム側のスイッチ素子ｓｗ１がターンオンからターンオフになった場合、負荷Ｌの回生動作により負荷Ｌからは回生電流ＩＦが流れる。出力回路２０ａには、センススイッチ素子ｓｗ２ａ内のセンスＭＯＳＦＥＴ１ａ２の低電位側に分流遮断回路２２ａが設けられている。このため、負荷Ｌの回生動作時に発生する回生電流ＩＦのセンススイッチ素子ｓｗ２ａへの分流が、分流遮断回路２２ａによって遮断される。
【選択図】図１
【特許請求の範囲】
【請求項1】
下アーム側制御回路によってスイッチング制御され、負荷に電力を供給する下アーム側スイッチ素子と、前記下アーム側制御回路によってスイッチング制御され、前記下アーム側スイッチ素子に流れる電流をモニタする下アーム側電流モニタ素子と、前記下アーム側電流モニタ素子の低電位側端子に電気的に接続された下アーム側分流遮断回路と、を含む下アーム側出力回路を含む下アーム回路と、
前記下アーム側スイッチ素子と直列に接続された上アーム側スイッチ素子とを備え、
前記下アーム側分流遮断回路は、前記上アーム側スイッチ素子がターンオンからターンオフした場合に前記上アーム側スイッチ素子と前記下アーム側スイッチ素子との接続点と前記下アーム側スイッチ素子の低電位側端子と接続される前記負荷から流れる回生電流が前記下アーム側電流モニタ素子に分流することを遮断する、
半導体装置。
前記下アーム側スイッチ素子と直列に接続された上アーム側スイッチ素子とを備え、
前記下アーム側分流遮断回路は、前記上アーム側スイッチ素子がターンオンからターンオフした場合に前記上アーム側スイッチ素子と前記下アーム側スイッチ素子との接続点と前記下アーム側スイッチ素子の低電位側端子と接続される前記負荷から流れる回生電流が前記下アーム側電流モニタ素子に分流することを遮断する、
半導体装置。
【請求項2】
前記下アーム回路は、前記下アーム側電流モニタ素子から出力されるセンス電流を電圧信号に変換するセンス抵抗をさらに備える、
請求項１記載の半導体装置。
請求項１記載の半導体装置。
【請求項3】
前記下アーム回路は、前記下アーム側制御回路をさらに備え、
前記下アーム側制御回路は、前記電圧信号と閾値電圧との比較により、前記下アーム側スイッチ素子の電流状態を検出する電流検出回路とをさらに含む、
請求項２記載の半導体装置。
前記下アーム側制御回路は、前記電圧信号と閾値電圧との比較により、前記下アーム側スイッチ素子の電流状態を検出する電流検出回路とをさらに含む、
請求項２記載の半導体装置。
【請求項4】
前記下アーム側電流モニタ素子の電流検出用端子と前記センス抵抗の高電位側端子との間に、前記下アーム側分流遮断回路が設けられる、請求項３記載の半導体装置。
【請求項5】
前記下アーム側スイッチ素子の低電位側端子と前記センス抵抗の低電位側端子との間に、前記下アーム側分流遮断回路が設けられる、請求項３記載の半導体装置。
【請求項6】
前記上アーム側スイッチ素子は、内蔵ダイオードが付属される上アーム側メインＭＯＳＦＥＴであり、前記下アーム側スイッチ素子は、第１の内蔵ダイオードが付属される下アーム側メインＭＯＳＦＥＴであり、前記下アーム側電流モニタ素子は、第２の内蔵ダイオードが付属されるセンスＭＯＳＦＥＴであり、前記下アーム側分流遮断回路は、ダイオードであって、
前記下アーム側メインＭＯＳＦＥＴのドレインは、前記第１の内蔵ダイオードのカソード、前記センスＭＯＳＦＥＴのドレイン、前記第２の内蔵ダイオードのカソードおよび前記接続点に接続され、前記接続点は、前記上アーム側メインＭＯＳＦＥＴのソースに接続され、
前記ダイオードのアノードは、前記センスＭＯＳＦＥＴのソースおよび前記第２の内蔵ダイオードのアノードに接続され、
前記ダイオードのカソードは、前記センス抵抗の一端および前記電流検出回路の入力端に接続され、
前記センス抵抗の他端は、前記下アーム側メインＭＯＳＦＥＴのソース、前記第１の内蔵ダイオードのアノードに接続される、
請求項４記載の半導体装置。
前記下アーム側メインＭＯＳＦＥＴのドレインは、前記第１の内蔵ダイオードのカソード、前記センスＭＯＳＦＥＴのドレイン、前記第２の内蔵ダイオードのカソードおよび前記接続点に接続され、前記接続点は、前記上アーム側メインＭＯＳＦＥＴのソースに接続され、
前記ダイオードのアノードは、前記センスＭＯＳＦＥＴのソースおよび前記第２の内蔵ダイオードのアノードに接続され、
前記ダイオードのカソードは、前記センス抵抗の一端および前記電流検出回路の入力端に接続され、
前記センス抵抗の他端は、前記下アーム側メインＭＯＳＦＥＴのソース、前記第１の内蔵ダイオードのアノードに接続される、
請求項４記載の半導体装置。
【請求項7】
前記上アーム側スイッチ素子は、内蔵ダイオードが付属される上アーム側メインＭＯＳＦＥＴであり、前記下アーム側スイッチ素子は、第１の内蔵ダイオードが付属される下アーム側メインＭＯＳＦＥＴであり、前記下アーム側電流モニタ素子は、第２の内蔵ダイオードが付属されるセンスＭＯＳＦＥＴであり、前記下アーム側分流遮断回路は、ダイオードであって、
前記下アーム側メインＭＯＳＦＥＴのドレインは、前記第１の内蔵ダイオードのカソード、前記センスＭＯＳＦＥＴのドレイン、前記第２の内蔵ダイオードのカソードおよび前記接続点に接続され、前記接続点は、前記上アーム側メインＭＯＳＦＥＴのソースに接続され、
前記センス抵抗の一端は、前記電流検出回路の入力端、前記センスＭＯＳＦＥＴのソースおよび前記第２の内蔵ダイオードのアノードに接続され、
前記ダイオードのアノードは、前記センス抵抗の他端に接続され、
前記ダイオードのカソードは、前記下アーム側メインＭＯＳＦＥＴのソース、前記第１の内蔵ダイオードのアノードに接続される、
請求項５記載の半導体装置。
前記下アーム側メインＭＯＳＦＥＴのドレインは、前記第１の内蔵ダイオードのカソード、前記センスＭＯＳＦＥＴのドレイン、前記第２の内蔵ダイオードのカソードおよび前記接続点に接続され、前記接続点は、前記上アーム側メインＭＯＳＦＥＴのソースに接続され、
前記センス抵抗の一端は、前記電流検出回路の入力端、前記センスＭＯＳＦＥＴのソースおよび前記第２の内蔵ダイオードのアノードに接続され、
前記ダイオードのアノードは、前記センス抵抗の他端に接続され、
前記ダイオードのカソードは、前記下アーム側メインＭＯＳＦＥＴのソース、前記第１の内蔵ダイオードのアノードに接続される、
請求項５記載の半導体装置。
【請求項8】
前記電流検出回路は、前記センスＭＯＳＦＥＴから出力される前記センス電流が前記センス抵抗を流れることで生じる電圧降下にもとづく前記電圧信号に対し、前記電圧信号が前記閾値電圧以上の場合に前記下アーム側メインＭＯＳＦＥＴが過電流状態であることを検出し、
前記下アーム側制御回路は、前記過電流状態を認識すると、前記下アーム側メインＭＯＳＦＥＴの駆動を停止する、
請求項６記載の半導体装置。
前記下アーム側制御回路は、前記過電流状態を認識すると、前記下アーム側メインＭＯＳＦＥＴの駆動を停止する、
請求項６記載の半導体装置。
【請求項9】
前記電流検出回路は、前記センスＭＯＳＦＥＴから出力される前記センス電流が前記センス抵抗を流れることで生じる電圧降下と、前記センス電流が前記ダイオードを流れることで生じる順方向電圧降下とにもとづく前記電圧信号に対し、前記電圧信号が前記閾値電圧以上の場合に前記下アーム側メインＭＯＳＦＥＴが過電流状態であることを検出し、
前記下アーム側制御回路は、前記過電流状態を認識すると、前記下アーム側メインＭＯＳＦＥＴの駆動を停止する、
請求項７記載の半導体装置。
前記下アーム側制御回路は、前記過電流状態を認識すると、前記下アーム側メインＭＯＳＦＥＴの駆動を停止する、
請求項７記載の半導体装置。
【請求項10】
前記下アーム側出力回路は、前記センス抵抗をさらに含む、
請求項２記載の半導体装置。
請求項２記載の半導体装置。
【請求項11】
前記下アーム側制御回路は、前記センス抵抗をさらに含む、
請求項３記載の半導体装置。
請求項３記載の半導体装置。
【請求項12】
前記下アーム側制御回路は、前記下アーム側分流遮断回路をさらに含む、
請求項１１記載の半導体装置。
請求項１１記載の半導体装置。
【請求項13】
前記下アーム側分流遮断回路は、前記下アーム側出力回路のプリント基板上に設けられ、または前記下アーム側制御回路の内部に設けられる、請求項１記載の半導体装置。
【請求項14】
上アーム側制御回路によってスイッチング制御され、負荷に電力を供給する上アーム側スイッチ素子と、前記上アーム側制御回路によってスイッチング制御され、前記上アーム側スイッチ素子に流れる電流をモニタする上アーム側電流モニタ素子と、前記上アーム側電流モニタ素子の低電位側端子に電気的に接続された上アーム側分流遮断回路と、を含む上アーム側出力回路を含む上アーム回路と、
前記上アーム側スイッチ素子と直列に接続された下アーム側スイッチ素子とを備え、
前記上アーム側分流遮断回路は、前記下アーム側スイッチ素子がターンオンからターンオフした場合に前記下アーム側スイッチ素子と前記上アーム側スイッチ素子との接続点と前記上アーム側スイッチ素子の低電位側端子と接続される前記負荷から流れる回生電流が前記上アーム側制御回路に分流することを遮断する、
半導体装置。
前記上アーム側スイッチ素子と直列に接続された下アーム側スイッチ素子とを備え、
前記上アーム側分流遮断回路は、前記下アーム側スイッチ素子がターンオンからターンオフした場合に前記下アーム側スイッチ素子と前記上アーム側スイッチ素子との接続点と前記上アーム側スイッチ素子の低電位側端子と接続される前記負荷から流れる回生電流が前記上アーム側制御回路に分流することを遮断する、
半導体装置。
【請求項15】
前記上アーム回路は、前記上アーム側電流モニタ素子から出力されるセンス電流を電圧信号に変換するセンス抵抗をさらに備える、
請求項１４記載の半導体装置。
請求項１４記載の半導体装置。
【請求項16】
前記上アーム回路は、前記上アーム側制御回路をさらに備え、
前記上アーム側制御回路は、前記電圧信号と閾値電圧との比較により、前記上アーム側スイッチ素子の電流状態を検出する電流検出回路とをさらに含む、
請求項１５記載の半導体装置。
前記上アーム側制御回路は、前記電圧信号と閾値電圧との比較により、前記上アーム側スイッチ素子の電流状態を検出する電流検出回路とをさらに含む、
請求項１５記載の半導体装置。
【請求項17】
前記上アーム側電流モニタ素子の電流検出用端子と前記センス抵抗の高電位側端子との間に、前記上アーム側分流遮断回路が設けられる、請求項１６記載の半導体装置。
【請求項18】
前記上アーム側スイッチ素子の低電位側端子と前記センス抵抗の低電位側端子との間に、前記上アーム側分流遮断回路が設けられる、請求項１６記載の半導体装置。
【請求項19】
前記下アーム側スイッチ素子は、内蔵ダイオードが付属される下アーム側メインＭＯＳＦＥＴであり、前記上アーム側スイッチ素子は、第１の内蔵ダイオードが付属される上アーム側メインＭＯＳＦＥＴであり、前記上アーム側電流モニタ素子は、第２の内蔵ダイオードが付属されるセンスＭＯＳＦＥＴであり、前記上アーム側分流遮断回路は、ダイオードであって、
前記上アーム側メインＭＯＳＦＥＴのドレインは、前記第１の内蔵ダイオードのカソード、前記センスＭＯＳＦＥＴのドレインおよび前記第２の内蔵ダイオードのカソードおよび前記負荷の一端に接続され、
前記ダイオードのアノードは、前記センスＭＯＳＦＥＴのソースおよび前記第２の内蔵ダイオードのアノードに接続され、
前記ダイオードのカソードは、前記センス抵抗の一端および前記電流検出回路の入力端に接続され、
前記センス抵抗の他端は、前記上アーム側メインＭＯＳＦＥＴのソース、前記第１の内蔵ダイオードのアノード、および前記接続点を介して前記負荷の他端に接続され、前記接続点は、前記下アーム側メインＭＯＳＦＥＴのカソードに接続される、
請求項１７記載の半導体装置。
前記上アーム側メインＭＯＳＦＥＴのドレインは、前記第１の内蔵ダイオードのカソード、前記センスＭＯＳＦＥＴのドレインおよび前記第２の内蔵ダイオードのカソードおよび前記負荷の一端に接続され、
前記ダイオードのアノードは、前記センスＭＯＳＦＥＴのソースおよび前記第２の内蔵ダイオードのアノードに接続され、
前記ダイオードのカソードは、前記センス抵抗の一端および前記電流検出回路の入力端に接続され、
前記センス抵抗の他端は、前記上アーム側メインＭＯＳＦＥＴのソース、前記第１の内蔵ダイオードのアノード、および前記接続点を介して前記負荷の他端に接続され、前記接続点は、前記下アーム側メインＭＯＳＦＥＴのカソードに接続される、
請求項１７記載の半導体装置。
【請求項20】
前記上アーム側スイッチ素子は、内蔵ダイオードが付属される上アーム側メインＭＯＳＦＥＴであり、前記下アーム側スイッチ素子は、第１の内蔵ダイオードが付属される下アーム側メインＭＯＳＦＥＴであり、前記上アーム側電流モニタ素子は、第２の内蔵ダイオードが付属されるセンスＭＯＳＦＥＴであり、前記上アーム側分流遮断回路は、ダイオードであって、
前記上アーム側メインＭＯＳＦＥＴのドレインは、前記第１の内蔵ダイオードのカソード、前記センスＭＯＳＦＥＴのドレイン、前記第２の内蔵ダイオードのカソードおよび前記負荷の一端に接続され、
前記センス抵抗の一端は、前記電流検出回路の入力端、前記センスＭＯＳＦＥＴのソースおよび前記第２の内蔵ダイオードのアノードに接続され、
前記ダイオードのアノードは、前記センス抵抗の他端に接続され、
前記ダイオードのカソードは、前記上アーム側メインＭＯＳＦＥＴのソース、前記第１の内蔵ダイオードのアノード、および前記接続点を介して前記負荷の他端に接続され、前記接続点は、前記下アーム側メインＭＯＳＦＥＴのドレインに接続される、
請求項１８記載の半導体装置。
前記上アーム側メインＭＯＳＦＥＴのドレインは、前記第１の内蔵ダイオードのカソード、前記センスＭＯＳＦＥＴのドレイン、前記第２の内蔵ダイオードのカソードおよび前記負荷の一端に接続され、
前記センス抵抗の一端は、前記電流検出回路の入力端、前記センスＭＯＳＦＥＴのソースおよび前記第２の内蔵ダイオードのアノードに接続され、
前記ダイオードのアノードは、前記センス抵抗の他端に接続され、
前記ダイオードのカソードは、前記上アーム側メインＭＯＳＦＥＴのソース、前記第１の内蔵ダイオードのアノード、および前記接続点を介して前記負荷の他端に接続され、前記接続点は、前記下アーム側メインＭＯＳＦＥＴのドレインに接続される、
請求項１８記載の半導体装置。
【請求項21】
前記電流検出回路は、前記センスＭＯＳＦＥＴから出力される前記センス電流が前記センス抵抗を流れることで生じる電圧降下にもとづく前記電圧信号に対し、前記電圧信号が前記閾値電圧以上の場合に前記上アーム側メインＭＯＳＦＥＴが過電流状態であることを検出し、
前記上アーム側制御回路は、前記過電流状態を認識すると、前記上アーム側メインＭＯＳＦＥＴの駆動を停止する、
請求項１９記載の半導体装置。
前記上アーム側制御回路は、前記過電流状態を認識すると、前記上アーム側メインＭＯＳＦＥＴの駆動を停止する、
請求項１９記載の半導体装置。
【請求項22】
前記電流検出回路は、前記センスＭＯＳＦＥＴから出力される前記センス電流が前記センス抵抗を流れることで生じる電圧降下と、前記センス電流が前記ダイオードを流れることで生じる順方向電圧降下とにもとづく前記電圧信号に対し、前記電圧信号が前記閾値電圧以上の場合に前記上アーム側メインＭＯＳＦＥＴが過電流状態であることを検出し、
前記上アーム側制御回路は、前記過電流状態を認識すると、前記上アーム側メインＭＯＳＦＥＴの駆動を停止する、
請求項２０記載の半導体装置。
前記上アーム側制御回路は、前記過電流状態を認識すると、前記上アーム側メインＭＯＳＦＥＴの駆動を停止する、
請求項２０記載の半導体装置。
【請求項23】
前記上アーム側出力回路は、前記センス抵抗をさらに含む、
請求項１５記載の半導体装置。
請求項１５記載の半導体装置。
【請求項24】
前記上アーム側制御回路は、前記センス抵抗をさらに含む、
請求項１６記載の半導体装置。
請求項１６記載の半導体装置。
【請求項25】
前記上アーム側制御回路は、前記上アーム側分流遮断回路をさらに含む、
請求項２４記載の半導体装置。
請求項２４記載の半導体装置。
【請求項26】
前記上アーム側分流遮断回路は、前記上アーム側出力回路のプリント基板上に設けられ、または前記上アーム側制御回路の内部に設けられる、請求項１４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
半導体装置のパワーモジュールには、Ｓｉ（シリコン）素子のＩＧＢＴ（Si-IGBT：Silicon－Insulated Gate Bipolar Transistor）が用いられてきたが、近年では、Ｓｉ素子のＩＧＢＴの代わりに、ＳｉＣ（シリコンカーバイド）素子のＭＯＳＦＥＴ（SiC-MOSFET：Silicon carbide－Metal Oxide-Semiconductor Field-Effect Transistor）を使用する動きが活発化している。
【0003】
このようなＳｉＣ－ＭＯＳＦＥＴは、ＩＧＢＴに比べて、絶縁破壊電界強度が高いことから高耐圧であり、また不純物濃度をより高く、活性層をより薄くすることができる。このため、高効率かつ高速スイッチング動作が可能であり、電力発生損失の低減化が期待できる。
【0004】
一方、メインスイッチにＳｉＣ－ＭＯＳＦＥＴを用いた半導体装置は、例えば、モータ等の負荷に電力を供給する３相インバータ等の電力変換装置に応用されている。また、負荷が短絡状態になると通常動作時以上の過大な電流が流れてメインスイッチおよび周辺回路の故障を引き起こす可能性がある。このため、半導体装置の故障耐性設計の１つとして、過電流を検出するためにセンススイッチが設けられている。
【0005】
関連技術としては、例えば、逆方向過電流検出回路が逆方向過電流を検出した場合に、メインスイッチング素子およびセンススイッチング素子をオンするように制御する技術が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特許第５７１７９１５号明細書
【発明の概要】
【発明が解決しようとする課題】
【0007】
ＳｉＣ－ＭＯＳＦＥＴを用いたスイッチ素子には内蔵ダイオードが付属されている。このようなＳｉＣ－ＭＯＳＦＥＴをメインスイッチおよびセンススイッチに使用した半導体装置では、負荷に回生電流が生じた場合、メインスイッチおよびセンススイッチを駆動する制御ＩＣに対し、回生電流の一部が制御ＩＣの内部へ分流してしまい、制御ＩＣ内に逆電圧が発生するという問題がある。
【0008】
図１６は回生電流の分流による逆電圧の発生を説明するための図である。半導体装置１００は、上アーム回路１１４、下アーム回路１２４および負荷Ｌを備え、ノードｎを介して接続される。下アーム回路１２４は、出力回路１２０および制御ＩＣ１２１を備え、出力回路１２０は、メインスイッチｓｗ１ｂ、センススイッチｓｗ２ｂを含む。なお、上アーム回路１１４も下アーム回路１２４と同様の構成素子を含む。
【0009】
負荷Ｌを作動するメインスイッチｓｗ１ｂは、メインＭＯＳＦＥＴ１ｂ１を有し、さらにメインＭＯＳＦＥＴ１ｂ１に対して逆並列に接続される内蔵ダイオードＤｂ１が付属されている。同様に、センス電流を検出するセンススイッチｓｗ２ｂは、センスＭＯＳＦＥＴ１ｂ２を有し、さらにセンスＭＯＳＦＥＴ１ｂ２に対して逆並列に接続される内蔵ダイオードＤｂ２が付属されている。なお、メインＭＯＳＦＥＴ１ｂ１およびセンスＭＯＳＦＥＴ１ｂ２には、ＳｉＣ－ＭＯＳＦＥＴが使用される。
【0010】
出力回路１２０において、メインＭＯＳＦＥＴ１ｂ１のドレインは、内蔵ダイオードＤｂ１のカソード、センスＭＯＳＦＥＴ１ｂ２のドレイン、内蔵ダイオードＤｂ２のカソードおよびノードｎに接続される。ノードｎは、上アーム回路１１４内のスイッチ素子（図示せず）の電流出力端子および負荷Ｌの一端に接続される。
【0011】
メインＭＯＳＦＥＴ１ｂ１のゲートは、センスＭＯＳＦＥＴ１ｂ２のゲートおよび制御ＩＣ１２１の出力端子ＯＵＴに接続される。センスＭＯＳＦＥＴ１ｂ２のソースは、内蔵ダイオードＤｂ２のアノードに接続され、さらに制御ＩＣ１２１の入力端子ＩＮを介してセンス抵抗Ｒｓの一端に接続される。センス抵抗Ｒｓの他端は、メインＭＯＳＦＥＴ１ｂ１のソース、内蔵ダイオードＤｂ１のアノードおよび負荷Ｌの他端に接続される。
【0012】
ここで、メインスイッチｓｗ１ｂおよびセンススイッチｓｗ２ｂは、制御ＩＣ１２１の出力端子ＯＵＴから出力される駆動信号ｄｓによってスイッチング駆動される。さらに、制御ＩＣ１２１は、センススイッチｓｗ２ｂから流れるセンス電流Ｉｓを入力端子ＩＮで受けて、センス抵抗Ｒｓによって電圧信号に変換する。そして、電圧信号にもとづいて、後段の処理部でメインスイッチｓｗ１ｂに生じうる過電流の検出を行う。
【0013】
このような構成において、上アーム回路１１４の出力回路内に配置されるスイッチ素子（図示せず）がターンオンからターンオフになった場合、負荷Ｌの回生動作により負荷Ｌには回生電流ＩＦが発生する。また、回生電流ＩＦは、センススイッチｓｗ２ｂに付属している内蔵ダイオードＤｂ２を介して一部が分流する。スイッチ素子にＩＧＢＴを使用している場合、ＩＧＢＴは内蔵ダイオードを有していないため、内蔵ダイオードを介して回生電流ＩＦが分流することはない。
【0014】
しかし、半導体装置１００の構成では、メインスイッチｓｗ１ｂと同様に、センススイッチｓｗ２ｂにもＭＯＳＦＥＴを使用しているため、センススイッチｓｗ２ｂに付属している内蔵ダイオードＤｂ２を介して、回生動作時に発生した回生電流ＩＦの一部が分流することになる。
【0015】
この場合、図１６に示すように、センスＭＯＳＦＥＴ１ｂ２を駆動する制御ＩＣ１２１の内部に対しても回生電流ＩＦの一部の分流電流Ｉ０が入力するため、制御ＩＣ１２１の内部に逆電圧ＶＲが発生してしまう。制御ＩＣ１２１の逆耐圧は低いため、逆電圧ＶＲが発生すると、制御ＩＣ１２１が故障するという危険性がある。
【0016】
なお、上記では、下アーム回路１２４の出力回路１２０に含まれる制御ＩＣ１２１の逆電圧の発生について説明したが、上アーム回路１１４の出力回路に含まれる制御ＩＣにおいても同様に、回生電流の分流による逆電圧の発生の可能性がある。
【0017】
１つの側面では、本発明は、回生電流の分流を抑制して逆電圧の発生を防止した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0018】
上記課題を解決するために、半導体装置が提供される。半導体装置は、下アーム側出力回路、上アーム側スイッチ素子を備える。下アーム側出力回路は、下アーム側スイッチ素子と、下アーム側スイッチ素子に流れる電流をモニタする下アーム側電流モニタ素子と、下アーム側分流遮断回路とを含む。下アーム側スイッチ素子と下アーム側電流モニタ素子は、下アーム側制御回路によって制御され、下アーム側分流遮断回路は下アーム側電流モニタ素子の低電位側と電気的に接続される。上アーム側スイッチ素子は下アーム側スイッチ素子と直列に接続される。負荷は、上アーム側スイッチ素子と下アーム側スイッチ素子との接続点と下アーム側スイッチ素子の低電位側とに接続される。また、下アーム側分流遮断回路は、上アーム側スイッチ素子がターンオンからターンオフした場合に負荷から流れる回生電流が下アーム側電流モニタ素子に分流することを遮断する下アーム側分流遮断回路を含む。
【0019】
また、上記課題を解決するために、半導体装置が提供される。半導体装置は、上アーム側出力回路を備える。上アーム側出力回路は、上アーム側スイッチ素子と、上アーム側スイッチ素子に流れる電流をモニタする上アーム側電流モニタ素子と、上アーム側分流遮断回路とを含む。上アーム側スイッチ素子と上アーム側電流モニタ素子は、上アーム側制御回路によって制御され、上アーム側分流遮断回路は上アーム側電流モニタ素子の低電位側と電気的に接続される。下アーム側スイッチ素子は上アーム側スイッチ素子と直列に接続される。負荷は、上アーム側スイッチ素子と下アーム側スイッチ素子との接続点と上アーム側スイッチ素子の低電位側とに接続される。また、上アーム側分流遮断回路は、下アーム側スイッチ素子がターンオンからターンオフした場合に負荷から流れる回生電流が上アーム側電流モニタ素子に分流することを遮断する上アーム側分流遮断回路を含む。
【発明の効果】
【0020】
１側面によれば、回生電流の分流を抑制して逆電圧の発生を防止することが可能になる。
【図面の簡単な説明】
【0021】
【図1】半導体装置の一例を説明するための図である。
【図2】半導体装置の構成の一例を示す図である。
【図3】半導体装置の構成の一例を示す図である。
【図4】半導体装置の構成の一例を示す図である。
【図5】半導体装置の構成の一例を示す図である。
【図6】電流検出回路の構成の一例を示す図である。
【図7】半導体装置の構成の一例を示す図である。
【図8】半導体装置の構成の一例を示す図である。
【図9】半導体装置の構成の一例を示す図である。
【図10】半導体装置の構成の一例を示す図である。
【図11】電流検出回路の構成の一例を示す図である。
【図12】メイン電流と回生電流との関係を示す図である。
【図13】逆流防止用ダイオードが非設置の場合の回生電流と逆電圧との関係を示す図である。
【図14】逆流防止用ダイオードを設置した場合の回生電流と逆電圧との関係を示す図である。
【図15】電力変換装置の構成の一例を示す図である。
【図16】回生電流の分流による逆電圧の発生を説明するための図である。
【発明を実施するための形態】
【0022】
以下、本実施の形態について図面を参照して説明する。なお、本明細書および図面において実質的に同一の機能を有する要素については、同一の符号を付することにより重複説明を省略する場合がある。
【0023】
図１は半導体装置の一例を説明するための図である。半導体装置１は、上アーム回路１４、下アーム回路２４および負荷Ｌを備える。上アーム回路１４は、出力回路１０ａ（上アーム側出力回路）および制御ＩＣ１１ａ（上アーム側制御回路）を備え、下アーム回路１４は出力回路２０ａ（下アーム側出力回路）および制御ＩＣ２１ａ（下アーム側制御回路）を備える。また、ノードｎを介して、上アーム回路１４が上アーム側に、下アーム回路２４が下アーム側に接続される。
【0024】
出力回路１０ａは、スイッチ素子ｓｗ１（上アーム側スイッチ素子）を含む。出力回路２０ａは、スイッチ素子ｓｗ１ａ（下アーム側スイッチ素子）、センススイッチ素子ｓｗ２ａ（下アーム側電流モニタ素子）および分流遮断回路２２ａを含む。また、制御ＩＣ２１ａは、センス抵抗Ｒｓおよび電流検出回路２１ａ１を含む。
【0025】
負荷Ｌを作動するスイッチ素子ｓｗ１ａは、メインＭＯＳＦＥＴ１ａ１を有し、さらにメインＭＯＳＦＥＴ１ａ１に対して逆並列に接続される内蔵ダイオードＤａ１が付属されている。同様に、センス電流を検出するセンススイッチ素子ｓｗ２ａは、センスＭＯＳＦＥＴ１ａ２を有し、さらにセンスＭＯＳＦＥＴ１ａ２に対して逆並列に接続される内蔵ダイオードＤａ２が付属されている。なお、メインＭＯＳＦＥＴ１ａ１およびセンスＭＯＳＦＥＴ１ａ２に使用されるＭＯＳＦＥＴは、ＳｉＣ－ＭＯＳＦＥＴである。
【0026】
出力回路２０ａにおいて、メインＭＯＳＦＥＴ１ａ１のドレインは、内蔵ダイオードＤａ１のカソード、センスＭＯＳＦＥＴ１ａ２のドレイン、内蔵ダイオードＤａ２のカソードおよびノードｎに接続される。ノードｎは、スイッチ素子ｓｗ１の電流出力端子（低電位側端子）および負荷Ｌの一端（高電位側端子）に接続される。
【0027】
メインＭＯＳＦＥＴ１ａ１のゲートは、センスＭＯＳＦＥＴ１ａ２のゲートおよび制御ＩＣ２１ａの出力端子ＯＵＴに接続される。センスＭＯＳＦＥＴ１ａ２のソース（低電位側端子）は、内蔵ダイオードＤａ２のアノードおよび分流遮断回路２２ａの一方の端子に接続される。分流遮断回路２２ａの他方の端子は、制御ＩＣ２１ａの入力端子ＩＮを介して、電流検出回路２１ａ１の入力端およびセンス抵抗Ｒｓの一端に接続される。センス抵抗Ｒｓの他端は、メインＭＯＳＦＥＴ１ａ１のソース、内蔵ダイオードＤａ１のアノードおよび負荷Ｌの他端に接続される。
【0028】
ここで、メインＭＯＳＦＥＴ１ａ１およびセンスＭＯＳＦＥＴ１ａ２は、制御ＩＣ２１ａの出力端子ＯＵＴから出力される駆動信号ｄｓによってスイッチング駆動される。さらに、制御ＩＣ２１ａは、センスＭＯＳＦＥＴ１ａ２から流れるセンス電流Ｉｓを入力端子ＩＮで受けて、センス電流検出用のセンス抵抗Ｒｓによって電圧信号に変換する。そして、電流検出回路２１ａ１は、電圧信号にもとづいて、メインＭＯＳＦＥＴ１ａ１に生じうる過電流の検出を行う。
【0029】
このような構成において、上アーム側の出力回路１０ａ内に配置されるスイッチ素子ｓｗ１がターンオンからターンオフになった場合、負荷Ｌの回生動作により負荷Ｌには回生電流ＩＦが発生する。
【0030】
この場合、出力回路２０ａには、センスＭＯＳＦＥＴ１ａ２とセンス抵抗Ｒｓとの間に分流遮断回路２２ａが設けられている。このため、負荷Ｌの回生動作時に発生する回生電流ＩＦのセンスＭＯＳＦＥＴ１ａ２への分流が、分流遮断回路２２ａによって遮断される。
【0031】
このため、回生電流ＩＦの分流が起こらず、正規のルート（負荷Ｌから内蔵ダイオードＤａ１の順方向に向かう流れ）のみで回生電流ＩＦを流すことができるため、回生電流ＩＦの分流による逆電圧の発生を防止することができるため、逆電圧の制御ＩＣ２１ａへの印加を防止することが可能になる。
【0032】
次に半導体装置１の具体例の構成および動作について以降詳しく説明する。なお、以降の説明において、ＭＯＳＦＥＴはＳｉＣ－ＭＯＳＦＥＴが使用されるものとする。
図２は半導体装置の構成の一例を示す図である。半導体装置１－１は、上アーム回路１４、下アーム回路２４、負荷Ｌ、コンデンサＣ１（極性付）、コンデンサＣ２および電源部ＶＤＣを備え、ノードｎを介して、上アーム回路１４が上アーム側に、下アーム回路２４が下アーム側に配置して接続される。また、負荷Ｌは、例えば、誘導性負荷である。負荷Ｌの一端はノードｎに接続され、負荷Ｌの他端は電源部ＶＤＣの負極側端子に接続される。
図２は半導体装置の構成の一例を示す図である。半導体装置１－１は、上アーム回路１４、下アーム回路２４、負荷Ｌ、コンデンサＣ１（極性付）、コンデンサＣ２および電源部ＶＤＣを備え、ノードｎを介して、上アーム回路１４が上アーム側に、下アーム回路２４が下アーム側に配置して接続される。また、負荷Ｌは、例えば、誘導性負荷である。負荷Ｌの一端はノードｎに接続され、負荷Ｌの他端は電源部ＶＤＣの負極側端子に接続される。
【0033】
上アーム回路１４は、出力回路１０および制御ＩＣ１３を備え、出力回路１０は、メインスイッチｓｗ１１、センススイッチｓｗ１２および逆流防止用ダイオードＤ１を含む。逆流防止用ダイオードＤ１は上アーム側分流遮断回路に対応する。メインスイッチｓｗ１１は、メインＭＯＳＦＥＴ１１を有し、さらにメインＭＯＳＦＥＴ１１に対して逆並列に接続される内蔵ダイオードＤ１１が付属されている。
【0034】
同様に、センス電流を検出するセンススイッチｓｗ１２は、センスＭＯＳＦＥＴ１２を有し、さらにセンスＭＯＳＦＥＴ１２に対して逆並列に接続される内蔵ダイオードＤ１２が付属されている。また、制御ＩＣ１３は、センス抵抗Ｒｓ１および電流検出回路３ａを含む。
【0035】
下アーム回路２４は、出力回路２０および制御ＩＣ２３を備え、出力回路２０は、メインスイッチｓｗ２１、センススイッチｓｗ２２および逆流防止用ダイオードＤ２を含む。逆流防止用ダイオードＤ２は下アーム側分流遮断回路に対応する。メインスイッチｓｗ２１は、メインＭＯＳＦＥＴ２１を有し、さらにメインＭＯＳＦＥＴ２１に対して逆並列に接続される内蔵ダイオードＤ２１が付属されている。
【0036】
同様に、センス電流を検出するセンススイッチｓｗ２２は、センスＭＯＳＦＥＴ２２を有し、さらにセンスＭＯＳＦＥＴ２２に対して逆並列に接続される内蔵ダイオードＤ２２が付属されている。また、制御ＩＣ２３は、センス抵抗Ｒｓ２および電流検出回路３ｂを含む。
【0037】
各構成素子の接続関係について、電源部ＶＤＣの正極側端子は、コンデンサＣ１の一端、コンデンサＣ２の一端、メインＭＯＳＦＥＴ１１のドレイン、内蔵ダイオードＤ１１のカソード、センスＭＯＳＦＥＴ１２のドレイン、内蔵ダイオードＤ１２のカソードに接続される。
【0038】
メインＭＯＳＦＥＴ１１のゲートは、センスＭＯＳＦＥＴ１２のゲートおよび制御ＩＣ１３の出力端子ＯＵＴに接続される。センスＭＯＳＦＥＴ１２のソースは、内蔵ダイオードＤ１２のアノードおよび逆流防止用ダイオードＤ１のアノードに接続される。
【0039】
逆流防止用ダイオードＤ１のカソードは、制御ＩＣ１３の入力端子ＩＮを介してセンス抵抗Ｒｓ１の一端および電流検出回路３ａの入力端に接続される。センス抵抗Ｒｓ１の他端は、ノードｎを介して、メインＭＯＳＦＥＴ２１のドレイン、内蔵ダイオードＤ２１のカソード、センスＭＯＳＦＥＴ２２のドレイン、内蔵ダイオードＤ２２のカソードおよび負荷Ｌの一端に接続される。
【0040】
メインＭＯＳＦＥＴ２１のゲートは、センスＭＯＳＦＥＴ２２のゲートおよび制御ＩＣ２３の出力端子ＯＵＴに接続される。センスＭＯＳＦＥＴ２２のソースは、内蔵ダイオードＤ２２のアノードおよび逆流防止用ダイオードＤ２のアノードに接続される。
【0041】
逆流防止用ダイオードＤ２のカソードは、制御ＩＣ２３の入力端子ＩＮを介してセンス抵抗Ｒｓ２の一端および電流検出回路３ｂの入力端に接続される。電源部ＶＤＣの負極側端子は、コンデンサＣ１の他端、コンデンサＣ２の他端、センス抵抗Ｒｓ２の他端、メインＭＯＳＦＥＴ２１のソース、内蔵ダイオードＤ２１のアノードおよび負荷Ｌの他端に接続される。
【0042】
ここで、上アーム回路１４において、メインスイッチｓｗ１１およびセンススイッチｓｗ１２は、制御ＩＣ１３の出力端子ＯＵＴから出力される駆動信号ｄｓ１によってスイッチング駆動される。
【0043】
さらに、制御ＩＣ１３は、センススイッチｓｗ１２から流れるセンス電流Ｉｓ１を入力端子ＩＮで受けて、センス電流検出用のセンス抵抗Ｒｓ１によって電圧信号に変換する。そして、電圧信号にもとづいて、電流検出回路３ａでメインスイッチｓｗ１１に生じうる過電流の検出を行う。
【0044】
また、下アーム回路２４において、メインスイッチｓｗ２１およびセンススイッチｓｗ２２は、制御ＩＣ２３の出力端子ＯＵＴから出力される駆動信号ｄｓ２によってスイッチング駆動される。
【0045】
さらに、制御ＩＣ２３は、センススイッチｓｗ２２から流れるセンス電流Ｉｓ２を入力端子ＩＮで受けて、センス電流検出用のセンス抵抗Ｒｓ２によって電圧信号に変換する。そして、電圧信号にもとづいて、電流検出回路３ｂでメインスイッチｓｗ２１に生じうる過電流の検出を行う。
【0046】
このような構成において、上アーム回路１４の出力回路１０内に配置されるメインスイッチｓｗ１１がターンオンからターンオフになった場合、負荷Ｌの回生動作により負荷Ｌには回生電流ＩＦが発生する。
【0047】
この場合、下アーム回路２４の出力回路２０には、センスＭＯＳＦＥＴ２２とセンス抵抗Ｒｓ２との間に逆流防止用ダイオードＤ２が設けられている。このため、負荷Ｌの回生動作時に発生する回生電流ＩＦのセンスＭＯＳＦＥＴ２２側への分流が、逆流防止用ダイオードＤ２によって遮断される。このため、回生電流ＩＦの分流が起こらず、回生電流ＩＦの分流による逆電圧の発生を防止することができるため、逆電圧の制御ＩＣ２３への印加を防止することが可能になる。
【0048】
図３は半導体装置の構成の一例を示す図である。半導体装置１－２は、上アーム回路１４、下アーム回路２４、負荷Ｌ、コンデンサＣ１（極性付）、コンデンサＣ２および電源部ＶＤＣを備え、ノードｎを介して、上アーム回路１４が上アーム側に、下アーム回路２４が下アーム側に配置して接続される。なお、負荷Ｌの一端は電源部ＶＤＣの正極側端子に接続され、負荷Ｌの他端はノードｎに接続される。その他の接続関係は図２と同じである。
【0049】
このような構成において、下アーム側の出力回路２０内に配置されるメインスイッチｓｗ２１がターンオンからターンオフになった場合、負荷Ｌの回生動作により負荷Ｌには回生電流ＩＦが発生する。
【0050】
この場合、出力回路１０には、センスＭＯＳＦＥＴ１２とセンス抵抗Ｒｓ１との間に逆流防止用ダイオードＤ１が設けられている。このため、負荷Ｌの回生動作時に発生する回生電流ＩＦのセンスＭＯＳＦＥＴ１２側への分流が、逆流防止用ダイオードＤ１によって遮断される。このため、回生電流ＩＦの分流が起こらず、回生電流ＩＦの分流による逆電圧の発生を防止することができるため、逆電圧の制御ＩＣ１３への印加を防止することが可能になる。
【0051】
図４、図５は半導体装置の構成の一例を示す図である。図２、図３に示した半導体装置１－１、１－２では、逆流防止用ダイオードＤ１は、制御ＩＣ１３外の上アーム回路１４のプリント基板上に設けられ、逆流防止用ダイオードＤ２は、制御ＩＣ２３外の下アーム回路２４のプリント基板上に設けられている。
【0052】
これに対し、図４、図５に示す半導体装置１－１ａ、１－２ａでは、制御ＩＣ１３ａは、センス抵抗Ｒｓ１、電流検出回路３ａおよび逆流防止用ダイオードＤ１を含み、制御ＩＣ２３ａは、センス抵抗Ｒｓ２、電流検出回路３ｂおよび逆流防止用ダイオードＤ２を含む。
【0053】
このように、逆流防止用ダイオードを制御ＩＣ内に設けて集積化することもできる。このような構成にすることで、上アーム回路１４、下アーム回路２４のプリント基板上の回路実装規模を低減化することが可能になる。
【0054】
図６は電流検出回路の構成の一例を示す図である。制御ＩＣ１３、２３それぞれに含まれる電流検出回路３ａ、３ｂを総称して電流検出回路３とし、センス抵抗Ｒｓ１、Ｒｓ２を総称してセンス抵抗Ｒｓとする。
【0055】
電流検出回路３は、コンパレータｃｍｐ１を含む。コンパレータｃｍｐ１の非反転入力端子（＋）にはセンス抵抗Ｒｓの一端が接続され、コンパレータｃｍｐ１の反転入力端子（－）には閾値電圧Ｖｏｃが印加される。センス抵抗Ｒｓの他端は、ＧＮＤに接続される。
【0056】
ここで、駆動信号にもとづいて、メインＭＯＳＦＥＴがターンオンする場合、センスＭＯＳＦＥＴもターンオンして、センスＭＯＳＦＥＴのソースからセンス電流Ｉｓが出力される。また、センスＭＯＳＦＥＴから出力されるセンス電流Ｉｓがセンス抵抗Ｒｓを流れることで電圧降下が生じ、このときの電圧信号Ｖｓ（＝Ｒｓ×Ｉｓ）が電流検出回路３に入力される。
【0057】
電流検出回路３のコンパレータｃｍｐ１は、電圧信号Ｖｓと閾値電圧Ｖｏｃとの比較を行い、メインＭＯＳＦＥＴが過電流状態であるか否かを検出する。電圧信号Ｖｓが閾値電圧Ｖｏｃ以上の場合（Ｖｏｃ≦Ｖｓ）、コンパレータｃｍｐ１はＨレベルの過電流検出信号ｓ１を出力する。制御ＩＣは、過電流検出信号ｓ１を認識すると、メインＭＯＳＦＥＴの駆動を停止させる。
【0058】
図７は半導体装置の構成の一例を示す図である。半導体装置１－１ｂは、上アーム回路１４、下アーム回路２４、負荷Ｌ、コンデンサＣ１（極性付）、コンデンサＣ２および電源部ＶＤＣを備え、ノードｎを介して、上アーム回路１４が上アーム側に、下アーム回路２４が下アーム側に配置して接続される。負荷Ｌの一端はノードｎに接続され、負荷Ｌの他端は電源部ＶＤＣの負極側端子に接続される。
【0059】
また、逆流防止用ダイオードＤ１は、センス抵抗Ｒｓ１と、メインスイッチｓｗ１１の電流出力端子との間に設けられ、逆流防止用ダイオードＤ２は、センス抵抗Ｒｓ２と、メインスイッチｓｗ２１の電流出力端子との間に設けられる。
【0060】
すなわち、逆流防止用ダイオードＤ１のアノードは、センス抵抗Ｒｓ１の他端に接続され、逆流防止用ダイオードＤ１のカソードは、メインＭＯＳＦＥＴ１１のソースおよび内蔵ダイオードＤ１１のアノードに接続され、さらにノードｎを介して負荷Ｌの一端に接続される。
【0061】
一方、逆流防止用ダイオードＤ２のアノードは、センス抵抗Ｒｓ２の他端に接続され、逆流防止用ダイオードＤ２のカソードは、メインＭＯＳＦＥＴ２１のソース、内蔵ダイオードＤ２１のアノードおよび負荷Ｌの他端に接続される。その他の接続関係は、図２と同様である。
【0062】
このような構成において、上アーム回路１４の出力回路１０内に配置されるメインスイッチｓｗ１１がターンオンからターンオフになった場合、負荷Ｌの回生動作により負荷Ｌには回生電流ＩＦが発生する。
【0063】
この場合、下アーム回路２４の出力回路２０には、センス抵抗Ｒｓ２と、メインスイッチｓｗ２１の電流出力端子との間に逆流防止用ダイオードＤ２が設けられている。このため、負荷Ｌの回生動作時に発生する回生電流ＩＦのセンススイッチｓｗ１２側への分流が、逆流防止用ダイオードＤ２によって遮断される。このため、回生電流ＩＦの分流が起こらず、回生電流ＩＦの分流による制御ＩＣ２３への逆電圧の印加を防止することが可能になる。
【0064】
図８は半導体装置の構成の一例を示す図である。半導体装置１－２ｂは、上アーム回路１４、下アーム回路２４、負荷Ｌ、コンデンサＣ１（極性付）、コンデンサＣ２および電源部ＶＤＣを備え、ノードｎを介して、上アーム回路１４が上アーム側に、下アーム回路２４が下アーム側に配置して接続される。なお、負荷Ｌの一端は電源部ＶＤＣの正極側端子に接続され、負荷Ｌの他端はノードｎに接続される。その他の接続関係は図７と同じである。
【0065】
このような構成において、下アーム回路２４の出力回路２０内に配置されるメインスイッチｓｗ２１がターンオンからターンオフになった場合、負荷Ｌの回生動作により負荷Ｌには回生電流ＩＦが発生する。
【0066】
この場合、上アーム回路１４の出力回路１０には、センス抵抗Ｒｓ１と、メインスイッチｓｗ１１の電流出力端子との間に逆流防止用ダイオードＤ１が設けられている。このため、負荷Ｌの回生動作時に発生する回生電流ＩＦのセンススイッチｓｗ１２側への分流が、逆流防止用ダイオードＤ１によって遮断される。このため、回生電流ＩＦの分流が起こらず、回生電流ＩＦの分流による制御ＩＣ１３への逆電圧の発生を防止することが可能になる。
【0067】
図９、図１０は半導体装置の構成の一例を示す図である。図７、図８に示した半導体装置１－１ｂ、１－２ｂでは、逆流防止用ダイオードＤ１は、制御ＩＣ１３外の上アーム回路１４のプリント基板上に設けられ、逆流防止用ダイオードＤ２は、制御ＩＣ２３外の下アーム回路２４のプリント基板上に設けられている。
【0068】
これに対し、図９、図１０に示す半導体装置１－１ｃ、１－２ｃでは、制御ＩＣ１３ｃは、センス抵抗Ｒｓ１、電流検出回路３ａおよび逆流防止用ダイオードＤ１を含み、制御ＩＣ２３ｃは、センス抵抗Ｒｓ２、電流検出回路３ｂおよび逆流防止用ダイオードＤ２を含む。
【0069】
このように、逆流防止用ダイオードを制御ＩＣ内に設けて集積化することもできる。このような構成にすることで、上アーム回路１４、下アーム回路２４のプリント基板上の回路実装規模を低減化することが可能になる。
【0070】
図１１は電流検出回路の構成の一例を示す図である。電流検出回路３は、コンパレータｃｍｐ１を含む。コンパレータｃｍｐ１の非反転入力端子（＋）にはセンス抵抗Ｒｓの一端が接続され、コンパレータｃｍｐ１の反転入力端子（－）には閾値電圧Ｖｏｃ１が印加されている。センス抵抗Ｒｓの他端は、逆流防止用ダイオードＤ０のアノードが接続され、逆流防止用ダイオードＤ０のカソードは、ＧＮＤに接続される。
【0071】
ここで、駆動信号にもとづいて、メインＭＯＳＦＥＴがターンオンする場合、センスＭＯＳＦＥＴもターンオンして、センスＭＯＳＦＥＴのセンスソースからセンス電流Ｉｓが出力される。また、センスＭＯＳＦＥＴから出力されるセンス電流Ｉｓがセンス抵抗Ｒｓおよび逆流防止用ダイオードＤ０を流れる。
【0072】
このとき、センス電流Ｉｓがセンス抵抗Ｒｓを流れることによる電圧降下（Ｒｓ×Ｉｓ）と、センス電流Ｉｓが逆流防止用ダイオードＤ０を流れることによる順方向電圧降下（Ｖｆ）との総和の電圧降下が生じる。したがって、コンパレータｃｍｐ１には、電圧信号Ｖｓ１（＝Ｒｓ×Ｉｓ＋Ｖｆ）が入力される。
【0073】
電流検出回路３のコンパレータｃｍｐ１は、電圧信号Ｖｓ１と閾値電圧Ｖｏｃ１との比較を行い、メインＭＯＳＦＥＴが過電流状態であるか否かを検出する。電圧信号Ｖｓ１が閾値電圧Ｖｏｃ１以上の場合（Ｖｏｃ１≦Ｖｓ１）、コンパレータｃｍｐ１はＨレベルの過電流検出信号ｓ１を出力する。制御ＩＣは、過電流検出信号ｓ１を認識すると、メインＭＯＳＦＥＴの駆動を停止させる。
【0074】
次に図１２から図１４を用いてシミュレーション結果について説明する。図１２はメイン電流と回生電流との関係を示す図である。縦軸は電流、横軸は時間である。
〔時刻ｔ１〕上アームのメインＭＯＳＦＥＴ１１がオンする。このとき、メインＭＯＳＦＥＴ１１のメイン電流（ドレイン電流）ｉｄが流れ始め、メイン電流ｉｄが上昇する。
〔時刻ｔ１〕上アームのメインＭＯＳＦＥＴ１１がオンする。このとき、メインＭＯＳＦＥＴ１１のメイン電流（ドレイン電流）ｉｄが流れ始め、メイン電流ｉｄが上昇する。
【0075】
〔時刻ｔ２〕上アームのメインＭＯＳＦＥＴ１１がオフする。このとき、メインＭＯＳＦＥＴ１１のメイン電流ｉｄが下降していきメイン電流ｉｄが流れなくなる。また、メインＭＯＳＦＥＴ１１がオンからオフすることによって負荷Ｌが回生動作を行い、回生電流ＩＦが流れ始め、回生電流ＩＦが上昇する。
【0076】
〔時刻ｔ２～時刻ｔ３〕時刻ｔ２のメインＭＯＳＦＥＴ１１のオフから時刻ｔ３のメインＭＯＳＦＥＴ１１がオンするまで、時刻ｔ２から時刻ｔ３の間の時間帯において、負荷Ｌが回生動作を行い、回生電流ＩＦが流れる。
【0077】
〔時刻ｔ３〕上アームのメインＭＯＳＦＥＴ１１がオンする。このとき、メインＭＯＳＦＥＴ１１のメイン電流ｉｄが流れ始め、メイン電流ｉｄが上昇する。また、回生電流ＩＦは流れなくなる。
【0078】
〔時刻ｔ４〕上アームのメインＭＯＳＦＥＴ１１がオフする。このとき、メインＭＯＳＦＥＴ１１のメイン電流ｉｄが下降していきメイン電流ｉｄが流れなくなる。また、メインＭＯＳＦＥＴ１１がオンからオフすることによって負荷Ｌが回生動作を行い、回生電流ＩＦが流れ始め、回生電流ＩＦが上昇する。なお、回生電流ＩＦの電流量は、メイン電流ｉｄの電流量に比例して大きくなる。
【0079】
図１３は逆流防止用ダイオードが非設置の場合の回生電流と逆電圧との関係を示す図である。縦軸は電流または電圧であり、横軸は時間である。
〔時刻ｔ１１〕上アームのメインＭＯＳＦＥＴ１１がオンする。
〔時刻ｔ１１〕上アームのメインＭＯＳＦＥＴ１１がオンする。
【0080】
〔時刻ｔ１２〕上アームのメインＭＯＳＦＥＴ１１がオフする。メインＭＯＳＦＥＴ１１がオンからオフすることによって負荷Ｌが回生動作を行い、回生電流ＩＦが流れ始め、回生電流ＩＦが上昇する。また、回生電流ＩＦの一部が制御ＩＣに分流するため制御ＩＣ内に逆電圧ＶＲが発生する。図１３の例ではおよそ２．６Ｖの逆電圧ＶＲが制御ＩＣ内に発生している。
【0081】
〔時刻ｔ１２～時刻ｔ１３〕時刻ｔ１２のメインＭＯＳＦＥＴ１１のオフから時刻ｔ１３のメインＭＯＳＦＥＴがオンするまで、時刻ｔ１２から時刻ｔ１３の間の時間帯において回生電流ＩＦが流れる。したがって、この時間帯の間、制御ＩＣに逆電圧ＶＲが生じることになる。
【0082】
〔時刻ｔ１３〕上アームのメインＭＯＳＦＥＴ１１がオンする。回生動作が停止し、回生電流ＩＦが流れなくなる。したがって、逆電圧ＶＲの発生も停止する。
〔時刻ｔ１４〕上アームのメインＭＯＳＦＥＴ１１がオフする。メインＭＯＳＦＥＴ１１がオンからオフすることによって負荷Ｌが回生動作を行い、回生電流ＩＦが流れ始め、回生電流ＩＦが上昇する。また、回生電流の一部が制御ＩＣに分流するため制御ＩＣ内に再び逆電圧ＶＲが発生する。
〔時刻ｔ１４〕上アームのメインＭＯＳＦＥＴ１１がオフする。メインＭＯＳＦＥＴ１１がオンからオフすることによって負荷Ｌが回生動作を行い、回生電流ＩＦが流れ始め、回生電流ＩＦが上昇する。また、回生電流の一部が制御ＩＣに分流するため制御ＩＣ内に再び逆電圧ＶＲが発生する。
【0083】
図１４は逆流防止用ダイオードを設置した場合の回生電流と逆電圧との関係を示す図である。縦軸は電流または電圧であり、横軸は時間である。
〔時刻ｔ２１〕上アームのメインＭＯＳＦＥＴ１１がオンする。
〔時刻ｔ２１〕上アームのメインＭＯＳＦＥＴ１１がオンする。
【0084】
〔時刻ｔ２２〕上アームのメインＭＯＳＦＥＴ１１がオフする。メインＭＯＳＦＥＴ１１がオンからオフすることによって負荷Ｌが回生動作を行い、回生電流ＩＦが流れ始め、回生電流ＩＦが上昇する。また、逆流防止用ダイオードによって、制御ＩＣに向かう回生電流ＩＦの分流が遮断されるため制御ＩＣ内に逆電圧ＶＲが発生しない。
【0085】
〔時刻ｔ２２～時刻ｔ２３〕時刻ｔ２２のメインＭＯＳＦＥＴ１１のオフから時刻ｔ２３のメインＭＯＳＦＥＴ１１がオンするまで、時刻ｔ２２から時刻ｔ２３の間の時間帯において回生電流ＩＦが流れるが、逆流防止用ダイオードによって、制御ＩＣに向かう回生電流の分流が遮断され、制御ＩＣ内に逆電圧ＶＲが発生しない。
【0086】
〔時刻ｔ２３〕上アームのメインＭＯＳＦＥＴ１１がオンする。回生動作が停止し、回生電流ＩＦが流れなくなる。
〔時刻ｔ２４〕上アームのメインＭＯＳＦＥＴ１１がオフする。メインＭＯＳＦＥＴ１１がオンからオフすることによって負荷Ｌが回生動作を行い、回生電流ＩＦが流れ始め、回生電流ＩＦが上昇するが、逆流防止用ダイオードによって、制御ＩＣに向かう回生電流の分流が遮断されるため、制御ＩＣ内に逆電圧ＶＲが発生しない。このように、本発明の構成では、逆電圧ＶＲの発生を防止することができる。
〔時刻ｔ２４〕上アームのメインＭＯＳＦＥＴ１１がオフする。メインＭＯＳＦＥＴ１１がオンからオフすることによって負荷Ｌが回生動作を行い、回生電流ＩＦが流れ始め、回生電流ＩＦが上昇するが、逆流防止用ダイオードによって、制御ＩＣに向かう回生電流の分流が遮断されるため、制御ＩＣ内に逆電圧ＶＲが発生しない。このように、本発明の構成では、逆電圧ＶＲの発生を防止することができる。
【0087】
次に本発明の半導体装置を適用した電力変換装置について説明する。図１５は電力変換装置の構成の一例を示す図である。電力変換装置４は、上アーム側にＵ相、Ｖ相、Ｗ相のそれぞれに配置されたスイッチ素子ｓｗ４１、ｓｗ４２、ｓｗ４３と、下アーム側にＸ相、Ｙ相、Ｚ相のそれぞれに配置されたスイッチ素子ｓｗ４４、ｓｗ４５、ｓｗ４６とを備える。
【0088】
さらに、電力変換装置４は、交流電源ＶＡＣ、整流装置４７、平滑コンデンサＣ０、制御装置４０および負荷Ｍを備える。整流装置４７は、交流電源ＶＡＣから出力された交流電圧を直流電圧ＶＤＣ０に変換する。
【0089】
一方、スイッチ素子ｓｗ４１とスイッチ素子ｓｗ４４との接続点であるノードｎ１に繋がる配線４ａと、スイッチ素子ｓｗ４２とスイッチ素子ｓｗ４５との接続点であるノードｎ２に繋がる配線４ｂと、スイッチ素子ｓｗ４３とスイッチ素子ｓｗ４６との接続点であるノードｎ３に繋がる配線４ｃとから電力が負荷Ｍへ供給される。
【0090】
Ｕ相のスイッチ素子ｓｗ４１は、メインＭＯＳＦＥＴ４ｕと内蔵ダイオードＤｕを含み、Ｖ相のスイッチ素子ｓｗ４２は、メインＭＯＳＦＥＴ４ｖと内蔵ダイオードＤｖを含み、Ｗ相のスイッチ素子ｓｗ４３は、メインＭＯＳＦＥＴ４ｗと内蔵ダイオードＤｗを含む。
【0091】
Ｘ相のスイッチ素子ｓｗ４４は、メインＭＯＳＦＥＴ４ｘと内蔵ダイオードＤｘを含み、Ｙ相のスイッチ素子ｓｗ４５は、メインＭＯＳＦＥＴ４ｙと内蔵ダイオードＤｙを含み、Ｚ相のスイッチ素子ｓｗ４６は、メインＭＯＳＦＥＴ４ｚと内蔵ダイオードＤｚを含む。
【0092】
また、スイッチ素子ｓｗ４１、ｓｗ４２、ｓｗ４３それぞれに対して、駆動制御等を行う制御回路４１、４２、４３が配置され、スイッチ素子ｓｗ４４、ｓｗ４５、ｓｗ４６のそれぞれに対して、駆動制御等を行う制御回路４４、４５、４６が配置される。さらに、制御回路４１～４６を一括制御する制御装置４０が配置される。なお、制御回路４１、４２、４３は、例えば、上アーム回路１４の構成（メインスイッチｓｗ１１を除く）および機能を有し、制御回路４４、４５、４６は、例えば、下アーム回路２４（メインスイッチｓｗ２１を除く）の構成および機能を有する。
【0093】
各構成素子の接続関係において、整流装置４７の正極側端子は、平滑コンデンサＣ０の一端、メインＭＯＳＦＥＴ４ｕのドレイン、内蔵ダイオードＤｕのカソード、メインＭＯＳＦＥＴ４ｖのドレイン、内蔵ダイオードＤｖのカソード、メインＭＯＳＦＥＴ４ｗのドレインおよび内蔵ダイオードＤｗのカソードに接続される。
【0094】
整流装置４７の負極側端子は、平滑コンデンサＣ０の他端、メインＭＯＳＦＥＴ４ｘのソース、内蔵ダイオードＤｘのアノード、メインＭＯＳＦＥＴ４ｙのソース、内蔵ダイオードＤｙのアノード、メインＭＯＳＦＥＴ４ｚのソースおよび内蔵ダイオードＤｚのアノードに接続される。
【0095】
メインＭＯＳＦＥＴ４ｕのゲートは、制御回路４１に接続され、内蔵ダイオードＤｕのアノードは、メインＭＯＳＦＥＴ４ｕのソース、制御回路４１およびノードｎ１に接続される。ノードｎ１は、負荷Ｍ、メインＭＯＳＦＥＴ４ｘのドレインおよび内蔵ダイオードＤｘのカソードに接続される。
【0096】
メインＭＯＳＦＥＴ４ｖのゲートは、制御回路４２に接続され、内蔵ダイオードＤｖのアノードは、メインＭＯＳＦＥＴ４ｖのソース、制御回路４２およびノードｎ２に接続される。ノードｎ２は、負荷Ｍ、メインＭＯＳＦＥＴ４ｙのドレインおよび内蔵ダイオードＤｙのカソードに接続される。
【0097】
メインＭＯＳＦＥＴ４ｗのゲートは、制御回路４３に接続され、内蔵ダイオードＤｗのアノードは、メインＭＯＳＦＥＴ４ｗのソース、制御回路４３およびノードｎ３に接続される。ノードｎ３は、負荷Ｍ、メインＭＯＳＦＥＴ４ｚのドレインおよび内蔵ダイオードＤｚのカソードに接続される。
【0098】
なお、制御装置４０は、制御信号Ｖｉｎ－ｕによって制御回路４１を制御し、制御信号Ｖｉｎ－ｖによって制御回路４２を制御し、制御信号Ｖｉｎ－ｗによって制御回路４３を制御する。同様に、制御装置４０は、制御信号Ｖｉｎ－ｘによって制御回路４４を制御し、制御信号Ｖｉｎ－ｙによって制御回路４５を制御し、制御信号Ｖｉｎ－ｚによって制御回路４６を制御する。
【0099】
以上説明したように、本発明によれば、分流遮断回路を備える構成としたので、負荷の回生動作時に生じる回生電流が制御ＩＣに分流することを抑制することができる。これにより、分流電流による制御ＩＣの発熱を抑え、逆電圧の発生による制御ＩＣの故障を防止することが可能になる。
【0100】
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【符号の説明】
【0101】
１ 半導体装置
１０ａ 出力回路（上アーム側出力回路）
１１ａ 制御ＩＣ（上アーム側制御回路）
１４ 上アーム回路
ｓｗ１ スイッチ素子（上アーム側スイッチ素子）
２０ａ 出力回路（下アーム側出力回路）
２１ａ 制御ＩＣ（下アーム側制御回路）
２１ａ１ 電流検出回路
２２ａ 分流遮断回路（下アーム側分流遮断回路）
２４ 下アーム回路
ｓｗ１ａ スイッチ素子（下アーム側スイッチ素子）
ｓｗ２ａ センススイッチ素子（下アーム側電流モニタ素子）
１ａ１ メインＭＯＳＦＥＴ
Ｄａ１、Ｄａ２ 内蔵ダイオード
１ａ２ センスＭＯＳＦＥＴ
Ｒｓ センス抵抗
Ｌ 負荷
ｎ 接続点（ノード）
ｄｓ 駆動信号
Ｉｓ センス電流
ＩＦ 回生電流
１０ａ 出力回路（上アーム側出力回路）
１１ａ 制御ＩＣ（上アーム側制御回路）
１４ 上アーム回路
ｓｗ１ スイッチ素子（上アーム側スイッチ素子）
２０ａ 出力回路（下アーム側出力回路）
２１ａ 制御ＩＣ（下アーム側制御回路）
２１ａ１ 電流検出回路
２２ａ 分流遮断回路（下アーム側分流遮断回路）
２４ 下アーム回路
ｓｗ１ａ スイッチ素子（下アーム側スイッチ素子）
ｓｗ２ａ センススイッチ素子（下アーム側電流モニタ素子）
１ａ１ メインＭＯＳＦＥＴ
Ｄａ１、Ｄａ２ 内蔵ダイオード
１ａ２ センスＭＯＳＦＥＴ
Ｒｓ センス抵抗
Ｌ 負荷
ｎ 接続点（ノード）
ｄｓ 駆動信号
Ｉｓ センス電流
ＩＦ 回生電流
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】