特開 2024-106286 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024106286

(43)【公開日】2024-08-07

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240731BHJP

   H01L 29/12 20060101ALI20240731BHJP

   H01L 29/739 20060101ALI20240731BHJP

   H01L 29/872 20060101ALI20240731BHJP

   H01L 29/861 20060101ALI20240731BHJP

【ＦＩ】

H01L29/78 652S

H01L29/78 653A

H01L29/78 652T

H01L29/78 652Q

H01L29/78 655A

H01L29/86 301F

H01L29/86 301D

H01L29/91 K

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2023010562

(22)【出願日】2023-01-26

(71)【出願人】

【識別番号】518453730

【氏名又は名称】三安ジャパンテクノロジー株式会社

(74)【代理人】

【識別番号】100171077

【弁理士】

【氏名又は名称】佐々木 健

(72)【発明者】

【氏名】綾 淳

(72)【発明者】

【氏名】中村 浩

(72)【発明者】

【氏名】塩井 伸一

(57)【要約】

【課題】ウエハ反りを抑制し、かつ、ウエハハンドリングの困難性を低減することで、より薄いウエハ厚みの半導体の製造を容易ならしめ、オン抵抗が低減され、放熱性が改善された半導体装置を提供する。
【解決手段】第１導電型の半導体で形成されたドレイン層と、前記ドレイン層上に第１導電型の半導体で形成されたドリフト層と、前記ドリフト層上に形成された第２導電型の半導体で形成された長手方向および短手方向を有する複数のトレンチストライプとを備え、前記複数のトレンチストライプは、各トレンチストライプの長手方向が少なくとも２つの方向に配置されている半導体装置。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１導電型の半導体で形成されたドレイン層と、
前記ドレイン層上に第１導電型の半導体で形成されたドリフト層と、
前記ドリフト層上に形成された第２導電型の半導体で形成された長手方向および短手方向を有する複数のトレンチストライプと
を備え、
前記複数のトレンチストライプは、各トレンチストライプの長手方向が少なくとも２つの方向に配置されている半導体装置。

【請求項2】

前記ドレイン層および前記ドリフト層は炭化珪素を主とする層である請求項１に記載の半導体装置。

【請求項3】

ゲート電極およびゲート絶縁膜を備え、
前記ゲート電極は、ゲートパッド、前記ゲートパッドと直接接続されたゲート電極配線および前記複数のトレンチストライプである複数のゲート電極トレンチストライプを含み、
前記複数のゲート電極トレンチストライプは、前記ゲートパッドまたは前記ゲート電極配線と直接接続されている請求項１に記載の半導体装置。

【請求項4】

前記複数のトレンチストライプは、各トレンチストライプの長手方向が３つの方向に配置されている請求項１に記載の半導体装置。

【請求項5】

前記複数のゲート電極トレンチストライプは、各ゲート電極トレンチストライプの長手方向が３つの方向に配置されている請求項３に記載の半導体装置。

【請求項6】

前記半導体装置は四角形であり、前記ゲートパッドは、前記半導体装置の任意の一辺の中央領域に配置されている請求項３に記載の半導体装置。

【請求項7】

前記半導体装置は四角形であり、前記ゲートパッドは、前記半導体装置の任意の一角近傍領域に配置されている請求項３に記載の半導体装置。

【請求項8】

前記ドレイン層および前記ドリフト層は４Ｈ炭化珪素を主とする層であり、前記３つの方向は、それぞれが前記４Ｈ炭化珪素の六方晶の（１１－２０）面、（１－２１０）面、（－２１１０）面の３面に対して略平行に配置されている請求項４また５に記載の半導体装置。

【請求項9】

前記ドレイン層および前記ドリフト層は４Ｈ炭化珪素を主とする層であり、前記３つの方向は、それぞれが前記４Ｈ炭化珪素の六方晶の（１－１００）面、（１０－１０）面、（０－１１０）面の３面に対して略平行に配置されている請求項４また５に記載の半導体装置。

【請求項10】

前記ゲート電極配線は、前記ゲートパッドおよび前記複数のゲート電極トレンチストライプを囲うように配置されている請求項３に記載の半導体装置。

【請求項11】

前記３つの方向は、前記半導体装置が個片化される前のウエハのオリエンテーションフラットに対して－５度から５度の間、５５度から６５度の間および１１５度から１２５度の間に配置されている請求項４また５に記載の半導体装置。

【請求項12】

前記３つの方向は、前記半導体装置が個片化される前のウエハのオリエンテーションフラットに対して２５度から３５度の間、８５度から９５度の間および１４５度から１５５度の間に配置されている請求項４また５に記載の半導体装置。

【請求項13】

前記３つの方向におけるそれぞれの前記複数のトレンチストライプまたは前記複数のゲート電極トレンチストライプの長さの合計は、等しい請求項４また５に記載の半導体装置。

【請求項14】

前記複数のトレンチストライプの少なくとも一部の領域を覆うように形成された電極を備えるジャンクションバリアショットキーダイオード領域を含む請求項１に記載の半導体装置。

【請求項15】

前記複数のトレンチストライプの少なくとも一部の領域を覆うように形成された電極を備え、前記トレンチストライプの長手方向の一部に接する第２導電型の第２半導体領域を備え、前記第２半導体領域の第２導電型の濃度は、前記トレンチストライプの第２導電型の濃度より高い、マージドピンショットキーダイオード領域を含む請求項１に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関連する。

【背景技術】

【0002】

例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）及びＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）などの電力用半導体装置（パワーデバイス）は、産業用モータや自動車用モータなどのインバータ回路、大容量サーバの電源装置、及び無停電電源装置などの半導体スイッチとして広く用いられている。表裏導通型の電力用半導体装置では、オン特性などに代表される通電性能を改善するために、半導体基板が薄く加工される。近年では、コスト面・特性面を改善するため、ＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）法により作製されたウエハ材料をもとに、５０μｍ程度まで薄型化された極薄ウエハプロセスを用いて半導体装置が製造されている。しかし、ウエハ薄肉化と電極厚膜化の動向から、ウエハプロセス中のウエハ反りが問題となる。具体的には、ウエハハンドリング中に予期せぬ場所にウエハ端が接触すると、ウエハ欠け又は割れが発生する。これにより、製造歩留りが低下し、製造コストの高騰を招くといった問題がある。

【0003】

特許文献１は、このようなウエハの反りを防止するための技術を開示する。半導体ウエハの裏面に真空成膜法で裏面電極を形成すると、半導体ウエハは裏面電極の成膜時の温度差に基づく応力によって表面側に凸に反った状態となる。次に、半導体ウエハの裏面をプラズマ処理し、半導体ウエハの裏面に付着する付着物を除去する。次に、めっき処理時の裏面電極汚染を防止し、かつウエハの反りを抑制するために、半導体ウエハの裏面に半導体ウエハの反りに沿って剥離テープを貼り付ける。剥離テープの貼り付け後も、半導体ウエハは、表面側に凸に反った状態を維持する。次に、半導体ウエハの表面にめっき膜を無電解めっき処理により形成する。次に、半導体ウエハから剥離テープを剥離する。その後、半導体ウエハから半導体チップを切り出す。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１１－２２２８９８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１に示された技術では、安定した品質を維持するための成膜条件やテープ貼付条件などの製造条件の管理が難しい。また、裏面電極の保護のために、ウエハへのテープの貼りと剥がし工程を付与してプロセス数を増加させている。これにより、必然的にウエハのハンドリング回数も増加し、そのことに起因したウエハ破損の確率も増加する。また、テープ剥がし後の裏面電極にテープ材料の残渣などがあると、組立時の不良率も増加する。これらの理由から、製造コストを低減するのが難しいという問題がある。

【0006】

本開示は、上述の課題を解決するためになされた。本開示の目的は、ウエハ反りを抑制し、かつ、ウエハハンドリングの困難性を低減することで、より薄いウエハ厚みの半導体の製造を容易ならしめ、オン抵抗が低減され、放熱性が改善された半導体装置を提供することである。

【課題を解決するための手段】

【0007】

本開示に係る半導体装置は、
第１導電型の半導体で形成されたドレイン層と、
前記ドレイン層上に第１導電型の半導体で形成されたドリフト層と、
前記ドリフト層上に形成された第２導電型の半導体で形成された長手方向および短手方向を有する複数のトレンチストライプと
を備え、
前記複数のトレンチストライプは、各トレンチストライプの長手方向が少なくとも２つの方向に配置されている半導体装置である。

【0008】

前記ドレイン層および前記ドリフト層は炭化珪素を主とする層であることが、本開示の一形態とされる。

【0009】

ゲート電極およびゲート絶縁膜を備え、
前記ゲート電極は、ゲートパッド、前記ゲートパッドと直接接続されたゲート電極配線および前記複数のトレンチストライプである複数のゲート電極トレンチストライプを含み、
前記複数のゲート電極トレンチストライプは、前記ゲートパッドまたは前記ゲート電極配線と直接接続されていることが、本開示の一形態とされる。

【0010】

前記複数トレンチストライプは、各トレンチストライプの長手方向が３つの方向に配置されていることが、本開示の一形態とされる。

【0011】

前記複数のゲート電極トレンチストライプは、各ゲート電極トレンチストライプの長手方向が３つの方向に配置されていることが、本発明の一形態とされる。

【0012】

前記半導体装置は四角形であり、前記ゲートパッドは、前記半導体装置の任意の一辺の中央領域に配置されていることが、本開示の一形態とされる。

【0013】

前記半導体装置は四角形であり、前記ゲートパッドは、前記半導体装置の任意の一角近傍領域に配置されていることが、本開示の一形態とされる。

【0014】

前記ドレイン層および前記ドリフト層は４Ｈ炭化珪素を主とする層であり、前記３つの方向は、それぞれが前記ドリフト層を構成する４Ｈ炭化珪素の六方晶の（１１－２０）面、（１－２１０）面、（－２１１０）面の３面に対して略平行に配置されていることが、本開示の一形態とされる。

【0015】

前記ドレイン層および前記ドリフト層は４Ｈ炭化珪素を主とする層であり、前記３つの方向は、それぞれが前記４Ｈ炭化珪素の六方晶の（１－１００）面、（１０－１０）面、（０－１１０）面の３面に対して略平行に配置されていることが、本開示の一形態とされる。

【0016】

前記ゲート電極配線は、前記ゲートパッドおよび前記複数のゲート電極トレンチストライプを囲うように配置されていることが、本開示の一形態とされる。

【0017】

前記３つの方向は、前記半導体装置が個片化される前のウエハのオリエンテーションフラットに対して－５度から５度の間、５５度から６５度の間および１１５度から１２５度の間に配置されていることが、本開示の一形態とされる。

【0018】

前記３つの方向は、前記半導体装置が個片化される前のウエハのオリエンテーションフラットに対して２５度から３５度の間、８５度から９５度の間および１４５度から１５５度の間に配置されていることが、本開示の一形態とされる。

【0019】

前記３つの方向におけるそれぞれの前記複数のトレンチストライプまたは前記複数のゲート電極トレンチストライプの長さの合計は、等しいことが、本開示の一形態とされる。

【0020】

前記複数のトレンチストライプの少なくとも一部の領域を覆うように形成された電極を備えるジャンクションバリアショットキーダイオード領域を含むことが、本開示の一形態とされる。

【0021】

前記複数のトレンチストライプの少なくとも一部の領域を覆うように形成された電極を備え、前記トレンチストライプの長手方向の一部に接する第２導電型の第２半導体領域を備え、前記第２半導体領域の第２導電型の濃度は、前記トレンチストライプの第２導電型の濃度より高い、マージドピンショットキーダイオード領域を含むことが、本開示の一形態とされる。

【発明の効果】

【0022】

本開示によれば、ウエハ反りを抑制し、かつ、ウエハハンドリングの困難性を低減することで、より薄いウエハ厚みの半導体の製造を容易ならしめ、オン抵抗が低減され、放熱性が改善された半導体装置を提供することができる。

【図面の簡単な説明】

【0023】

【図1】図１は実施の形態１における半導体装置の断面図である。

【図2】図２は実施の形態１における半導体装置の上面概要図である。

【図3】図３は４Ｈ炭化珪素結晶の結晶面の図である。

【図4】図４は４Ｈ炭化珪素結晶の結晶面を（０００１）面から見た図と４Ｈ炭化珪素基板の外形図である。

【図5】図５は実施の形態１における半導体装置の製造方法の説明図である。

【図6】図６は実施の形態２における半導体装置の上面概要図である。

【図7】図７は実施の形態３における半導体装置の上面概要図である。

【図8】図８は実施の形態４における半導体装置の上面概要図である。

【図9】図９は比較例としての半導体装置の上面概要図である。

【発明を実施するための形態】

【0024】

実施の形態について添付の図面に従って説明する。なお、各図中、同一または相当する部分には同一の符号が付される。当該部分の重複説明は適宜に簡略化ないし省略される。

【0025】

実施の形態１．
図１は実施の形態１における半導体装置の断面図である。

【0026】

図１において、半導体装置１は、トレンチ型炭化珪素のＭＯＳＦＥＴである。半導体装置１は、ドレイン層２、ドリフト層３、複数のボディ層４、複数のソース層５、複数のボディコンタクト層６、複数のゲート絶縁膜７、複数のゲート電極トレンチストライプ８、複数の層間絶縁層９、複数のソース電極層１０、配線電極層１１およびドレイン電極層１２を備える。トレンチＴは、図１の奥行方向にストライプ状になる。

【0027】

なお、図１において、複数のゲート絶縁膜７、複数のゲート電極トレンチストライプ８および複数の層間絶縁層９は、それぞれ１つのみが図示される。

【0028】

ドレイン層２は、第１導電型の炭化珪素で形成される。例えば、ドレイン層２は、ｎ^＋型の４Ｈ炭化珪素で形成される。例えば、ドレイン層２は、窒素を不純物として形成される。ドリフト層３は、ドレイン層２の第１面（図１においては上面）に形成される。ドリフト層３は、ドレイン層２よりも低不純物濃度の第１導電型の炭化珪素で形成される。例えば、ドリフト層３は、ｎ^－型の層である。例えば、ドリフト層３は、エピタキシャル成長によりドレイン層２の上に形成される。

【0029】

複数のボディ層４は、ドリフト層３の上に形成される。複数のボディ層４は、第２導電型の炭化珪素で形成される。例えば、複数のボディ層４は、ｐ^－型の層である。例えば、複数のボディ層４は、アルミニウムを不純物としてイオン注入法により形成される。例えば、複数のボディ層４は、エピタキシャル法により形成される。複数のソース層５は、複数のボディ層４のそれぞれの上に形成される。複数のソース層５は、ドリフト層３よりも高不純物濃度の第１導電型の炭化珪素で形成される。例えば、複数のソース層５は、ｎ^＋型の層である。例えば、複数のソース層５は、窒素を不純物としてイオン注入法により形成される。複数のボディコンタクト層６は、複数のボディ層４のそれぞれの上に形成される。複数のボディ層４のそれぞれにおいて、ボディコンタクト層６は、ソース層５に囲まれる。複数のボディコンタクト層６は、複数のボディ層４よりも高不純物濃度の第２導電型の炭化珪素で形成される。例えば、複数のボディコンタクト層６は、ｐ^＋型の層である。例えば、複数のボディコンタクト層６は、アルミニウムを不純物としてイオン注入法により形成される。

【0030】

複数のゲート絶縁膜７は、隣接したボディ層４においてボディ層４とソース層５とを貫通してドリフト層３まで達する複数のトレンチＴの内部にそれぞれ形成される。例えば、複数のゲート絶縁膜７は、二酸化珪素である。例えば、複数のゲート絶縁膜７は、酸化アルミニウムである。例えば、複数のゲート絶縁膜７は、熱酸化により形成される。例えば、複数のゲート絶縁膜７は、ＣＶＤ法またはＡＬＤ法により形成される。複数のゲート電極トレンチストライプ８は、複数のトレンチＴのそれぞれの内部において複数のゲート絶縁膜７の上にそれぞれ形成される。例えば、複数のゲート電極トレンチストライプ８は、ＣＶＤ法によりポリシリコンで形成される。

【0031】

複数の層間絶縁層９は、複数のゲート電極トレンチストライプ８をそれぞれ覆うように形成される。例えば、複数の層間絶縁層９は、ＣＶＤ法により形成される。複数のソース電極層１０は、複数のボディ層４のそれぞれに対応して形成される。ソース電極層１０は、ソース層５と接触するように形成される。ソース電極層１０は、ボディコンタクト層６にまたがるように形成されてもよい。例えば、複数のソース電極層１０は、スパッタ法によりＮｉ等を成膜し、熱処理して形成される。例えば、複数のソース電極層１０は、スパッタ法によりＴｉ等を成膜して形成される。配線電極層１１は、複数のソース電極層１０を覆うように形成される。例えば、配線電極層１１は、スパッタ法によりアルミニウム合金などで形成される。

【0032】

ドレイン電極層１２は、ドレイン層２の第２面（図１においては下面）に形成される。例えば、ドレイン電極層１２は、スパッタ法によりＮｉ等を成膜し、熱処理して形成される。

【0033】

図２は実施の形態１における半導体装置の上面概要図である。図２に示すように、半導体装置１上には、ゲートパッド２０、ゲート電極配線２２および複数のゲート電極トレンチストライプ８が形成されている。

【0034】

また、複数のゲート電極トレンチストライプ８に隣接して、複数のソース層５が形成されている。複数のゲート電極トレンチストライプ８のうちの一部は、ゲートパッド２０と直接接続されている。また、複数のゲート電極トレンチストライプ８のうちの一部は、ゲート電極配線２２と直接接続されている。図２に示すように、複数のゲート電極トレンチストライプ８は、長手方向が３つの方向に配置されている。

【0035】

ドリフト層を構成する４Ｈ炭化珪素は、六方晶であり、図３（１）に示すように、その第一の主面は（０００１）Ｓｉ面である。トレンチ型ＭＯＳＦＥＴのゲートチャネル部は、主面に対して垂直に形成される。その際、例えば、図３（２）に示すように、形成される垂直面は、結晶方位の（１１－２０）面が望ましい。

【0036】

また、六方晶は６回対称であるため、その他の結晶面として、図４（１）に示すように、互いに、６０度となる（１－２１０）面や、（－２１１０）面が望ましい。４Ｈ炭化珪素基板の外形は、図４（３）に示されているものである。通常、基板の方向を確認するためのオリエンテーションフラットと、図４（１）に示す（１－１００）面とは概ね一致している。オリエンテーションフラットと結晶の（１－１００）面のなす角は、製造上の誤差により±５度のばらつきがある。このため、３つのゲート電極ストライプ８の長手方向は、オリエンテーションフラットに対して、－５度から５度の間か、５５度から６５度の間か、１１５度から１２５度の間に配置されると良い。これにより、チャネル移動度を高めることができる。

【0037】

図２に示す、複数のゲート電極トレンチストライプ８の長手方向の３つの方向は、それぞれが４Ｈ炭化珪素の六方晶の（１１－２０）面、（１－２１０）面、（－２１１０）面の３面に対して略平行に配置されることが望ましい。あるいは、それぞれが４Ｈ炭化珪素の六方晶の（１－１００）面、（１０－１０）面、（０－１１０）面の３面に対して略平行に配置さることが望ましい。これにより、チャネル移動度が向上する。

【0038】

４Ｈ炭化珪素のエピタキシャル成長は、六方晶が４度または８度傾けて成長させることがある。これにより、例えば、４Ｈ炭化珪素の立方晶の（１０－１０）面、（０－１１０）面、（１－２１０）面、（－２１１０）面が、上面視における角度から、わずかに変化する。

【0039】

例えば、４度傾斜のエピタキシャル成長の場合において、（１－２１０）面と（－２１１０）面がなす角度は、立方晶の上面視においては図４（１）に示すように３０度であるが、ウエハの上面視においては２９．９４度である。

【0040】

このような誤差や、その他の製造上の誤差を含んで、複数のゲート電極トレンチストライプ８の長手方向の３つの方向は、各面と平行（略平行）であればよい。望ましくは、複数のゲート電極トレンチストライプ８の長手方向の３つの方向は、各面と、±０．２度以内で平行（略平行）に配置されているとよい。

【0041】

オリエンテーションフラットと結晶の（１－１００）面のなす角は、製造上の誤差により±５度のばらつきがある。このため、前記ゲート電極ストライプ８の３つの長手方向は、オリエンテーションフラットに対して、２５度から３５度の間か、８５度から９５度の間か、１４５度から１５５度の間に配置されると良い。これにより、チャネル移動度を高めることができる。

【0042】

オリエンテーションフラットのない、ノッチタイプのウエハである場合、ノッチからウエハ中央に向かう線と垂直な線をオリエンテーションフラットとみなす（みなしオリエンテーションフラット）ことができる。前記ゲート電極ストライプ８の３つの長手方向は、みなしオリエンテーションフラットに対して、２５度から３５度の間か、８５度から９５度の間か、１４５度から１５５度の間に配置されると良い。これにより、チャネル移動度を高めることができる。

【0043】

ここで、図９は、比較例としての半導体装置の上面概要図である。図９に示すように、複数のゲート電極トレンチストライプ８は、長手方向が１つの方向に配置されている。図９に示される、ウエハ３０は、個片化される前の比較例としての複数の半導体装置がアレイ状に配置されている状態を示している。

【0044】

ウエハ３０の横軸方向Ｓは、ウエハ反りが小さい。ウエハ３０の縦軸方向Ｂは、ウエハ反りが大きい。複数のゲート電極トレンチストライプ８が、長手方向が１つの方向に向かうように配置されているトレンチストライプトレンチ型ＭＯＳＦＥＴでは、ウエハの反りの異方性が大きい。トレンチ溝へのポリシリコンの埋込や、レーザーアニールなどの各製造プロセスにおいて、応力が発生するからである。これにより、ウエハハンドリングに困難性が伴う。さらには、ピエゾ抵抗効果により半導体装置のオン抵抗が増加してしまうおそれもある。

【0045】

図２は、個片化される前の実施の形態１にかかる半導体装置１がアレイ状に配置されているウエハ３１も示している。ウエハ３１の横軸方向Ｍと縦軸方向Ｍは、いずれもウエハ反りが中程度である。複数のゲート電極トレンチストライプ８が、長手方向が少なくとも２つの方向に向かうように配置されているトレンチストライプトレンチ型ＭＯＳＦＥＴでは、ウエハの反りの異方性が小さくなる。

【0046】

特に、３方向のそれぞれのゲート電極ストライプの長さの合計が等しい場合には、ウエハの反りの異方性が小さくなる。トレンチ溝へのポリシリコンの埋込や、レーザーアニールなどの各製造プロセスにおいて、応力が発生するが、各応力の方向が分散されるからである。

【0047】

これにより、ウエハハンドリングに困難性を回避することができる。ウエハの反りが小さくなれば、ウエハの厚みをより薄くすることもできる。さらには、ピエゾ抵抗効果により半導体装置のオン抵抗が増加してしまうおそれも回避することができる。さらには、放熱性が向上し、デバイス特性が向上する。

【0048】

次に、図５を用いて、半導体装置１の製造方法を説明する。図５は実施の形態１における半導体装置の製造方法を説明するためのフローチャートである。

【0049】

図５に示されるように、半導体装置１は、ドレイン層形成工程とドリフト層形成工程とボディ層形成工程とソース層形成工程とボディコンタクト層形成工程と高温アニール工程とトレンチ形成工程とアニール工程とゲート絶縁膜形成工程とゲート電極層形成工程と層間絶縁層形成工程とソース電極層形成工程と配線電極層形成工程とドレイン電極層形成工程とを経て製造される。

【0050】

ステップＳ１において、ドレイン層形成工程が行われる。ドレイン層形成工程においては、基板がドレイン層２として形成される。その後、ステップＳ２において、ドリフト層形成工程が行われる。ドリフト層形成工程においては、エピタキシャル層がドリフト層３として形成される。

【0051】

その後、ステップＳ３において、ボディ層形成工程が行われる。ボディ層形成工程においては、エピタキシャル法やイオン注入法により複数のボディ層４が形成される。その後、ステップＳ４において、ソース層形成工程が行われる。ソース層形成工程においては、ソース層として、イオン注入法により複数のソース層５が形成される。

【0052】

その後、ステップＳ５において、ボディコンタクト層形成工程が行われる。ボディコンタクト層形成工程においては、イオン注入法により複数のボディコンタクト層６が形成される。その後、ステップＳ６において、高温アニール工程が行われる。高温アニール工程においては、イオン注入された不純物元素（ドーパント）を活性化させるために、アニール処理が高温の雰囲気の中で行われる。

【0053】

その後、ステップＳ７において、トレンチ形成工程が行われる。トレンチ形成工程においては、エッチングにより複数のトレンチＴが形成される。この際、複数のトレンチＴは、ドリフト層３やボディ層４をエッチングすることで形成される。

【0054】

その後、ステップＳ８において、ゲート絶縁膜形成工程が行われる。ゲート絶縁膜形成工程においては、熱酸化法により複数のゲート絶縁膜７が形成される。その後、ステップＳ９において、ゲート電極層形成工程が行われる。ゲート電極層形成工程においては、複数のゲート電極トレンチストライプ８が形成される。

【0055】

その後、ステップＳ１０において、層間絶縁層形成工程が行われる。層間絶縁層形成工程においては、ＣＶＤ法により層間絶縁層９が形成される。その後、ステップＳ１１において、ソース電極層形成工程が行われる。ソース電極層形成工程においては、複数のソース電極層１０がスパッタ法によりＮｉ等を成膜し、熱処理して形成される。その後、ステップＳ１２において、配線電極層形成工程が行われる。配線電極層形成工程においては、スパッタ法によりアルミニウム合金などで配線電極層１１が形成される。

【0056】

その後、ステップＳ１３において、ドレイン電極層形成工程が行われる。ドレイン電極層形成工程においては、スパッタ法によりＮｉ等を成膜し、熱処理してドレイン電極層１２が形成される。

【0057】

以上で説明された実施の形態１によれば、ウエハ反りを抑制し、かつ、ウエハハンドリングの困難性を低減することで、より薄いウエハ厚みの半導体の製造を容易ならしめ、オン抵抗が低減され、放熱性が改善された半導体装置を提供することができる。

【0058】

また、ピエゾ電界の発生を抑制することができる。このため、ピエゾ電界に起因する不均一性を抑制することができる。その結果、性能のばらつきが抑制された高品質の半導体装置１を得ることができる。

【0059】

また、第１導電型をｐ型とし、第２導電型をｎ型としてもよい。この場合も、ウエハ反りを抑制し、かつ、ウエハハンドリングの困難性を低減することで、より薄いウエハ厚みの半導体の製造を容易ならしめ、オン抵抗が低減され、放熱性が改善された半導体装置を提供することができる。

【0060】

また、半導体装置１をトレンチ構造のＩＧＢＴとしてもよい。この場合、第１不純物層としてのドレイン層２を、Ｐ＋型のコレクタ層とすればよい。第２不純物層としてのソース層５をエミッタ層とすればよい。第１電極層としてのソース電極層１０をエミッタ電極層とすればよい。第２電極層としてのドレイン電極層１２をコレクタ電極層とすればよい。

【0061】

また、半導体装置１を、ジャンクションバリアショットキーダイオード領域を含む半導体装置としてもよい。また、半導体装置１を、マージドピンショットキーダイオード領域を含む半導体装置としてもよい。この場合、ソース層５やソース電極層１０などの不要な構造を除き、例えば、配線電極層１１をアノード、ドレイン電極層１２をカソードとし、ショットキーダイオードに必要な構成をとることができる。

【0062】

実施の形態２．
図６は実施の形態２における半導体装置の上面概要図である。図６示すように、半導体装置１上には、ゲートパッド２０、ゲート電極配線２２および複数のゲート電極トレンチストライプ８が形成されている。

【0063】

また、複数のゲート電極トレンチストライプ８に隣接して、複数のソース層５が形成されている。複数のゲート電極トレンチストライプ８のうちの一部は、ゲートパッド２０と直接接続されている。また、複数のゲート電極トレンチストライプ８のうちの一部は、ゲート電極配線２２と直接接続されている。図６に示すように、複数のゲート電極トレンチストライプ８は、長手方向が３つの方向に配置されている。

【0064】

ドリフト層を構成する４Ｈ炭化珪素は、六方晶であり、図３（１）に示すように、その第一の主面は（０００１）Ｓｉ面である。トレンチ型ＭＯＳＦＥＴのゲートチャネル部は、主面に対して垂直に形成される。その際、例えば、図３（２）に示すように、形成される垂直面は、結晶方位の（１－１００）面が望ましい。

【0065】

また、六方晶は６回対称であるため、その他の結晶面として、図４（２）に示すように、互いに、６０度となる（１０－１０）面や、（０－１１０）面が望ましい。４Ｈ炭化珪素基板の外形は、図４（３）に示されているものである。通常、基板の方向を確認するためのオリエンテーションフラットと、図４（２）に示す（１－１００）面とは概ね一致している。オリエンテーションフラットと結晶の（１－１００）面のなす角は、製造上の誤差により±５度のばらつきがある。このため、３つのゲート電極ストライプ８の長手方向は、オリエンテーションフラットに対して、－５度から５度の間か、５５度から６５度の間か、１１５度から１２５度の間に配置されると良い。これにより、チャネル移動度を高めることができる。

【0066】

図６に示す、複数のゲート電極トレンチストライプ８の長手方向の３つの方向は、それぞれが４Ｈ炭化珪素の六方晶の（１１－２０）面、（１－２１０）面、（－２１１０）面の３面に対して略平行に配置されることが望ましい。あるいは、それぞれが４Ｈ炭化珪素の六方晶の（１－１００）面、（１０－１０）面、（０－１１０）面の３面に対して略平行に配置さることが望ましい。これにより、チャネル移動度が向上する。

【0067】

４Ｈ炭化珪素のエピタキシャル成長は、六方晶が４度または８度傾けて成長させることがある。これにより、例えば、４Ｈ炭化珪素の立方晶の（１０－１０）面、（０－１１０）面、（１－２１０）面、（－２１１０）面が、上面視における角度から、わずかに変化する。

【0068】

例えば、４度傾斜のエピタキシャル成長の場合において、（１－２１０）面と（－２１１０）面がなす角度は、立方晶の上面視においては図４（１）に示すように３０度であるが、ウエハの上面視においては２９．９４度である。

【0069】

このような誤差や、その他の製造上の誤差を含んで、複数のゲート電極トレンチストライプ８の長手方向の３つの方向は、各面と平行（略平行）であればよい。望ましくは、複数のゲート電極トレンチストライプ８の長手方向の３つの方向は、各面と、±０．２度以内で平行（略平行）に配置されているとよい。

【0070】

オリエンテーションフラットと結晶の（１－１００）面のなす角は、製造上の誤差により±５度のばらつきがある。このため、前記ゲート電極ストライプ８の３つの長手方向は、オリエンテーションフラットに対して、２５度から３５度の間か、８５度から９５度の間か、１４５度から１５５度の間に配置されると良い。これにより、チャネル移動度を高めることができる。

【0071】

オリエンテーションフラットのない、ノッチタイプのウエハである場合、ノッチからウエハ中央に向かう線と垂直な線をオリエンテーションフラットとみなす（みなしオリエンテーションフラット）ことができる。前記ゲート電極ストライプ８の３つの長手方向は、みなしオリエンテーションフラットに対して、２５度から３５度の間か、８５度から９５度の間か、１４５度から１５５度の間に配置さ

【0072】

また、ゲートパッド２０は、半導体装置１の一辺の中央領域に配置されている。また、ゲート電極配線２２は、半導体装置１の四辺に沿って、ゲートパッド２０、ゲート電極トレンチストライプ８を部分的に囲むように配置されている。

【0073】

その他の構成は、実施の形態１と同様であるため、説明を省略する。

【0074】

図６は、個片化される前の実施の形態２にかかる半導体装置１がアレイ状に配置されているウエハ３１も示している。ウエハ３１の横軸方向Ｍと縦軸方向Ｍは、いずれもウエハ反りが中程度である。

【0075】

複数のゲート電極トレンチストライプ８が、長手方向が少なくとも２つの方向に配置されているトレンチストライプトレンチ型ＭＯＳＦＥＴでは、ウエハの反りの異方性が小さくなる。特に、３方向それぞれのゲート電極ストライプの長さの合計が等しい場合には、ウエハの反りの異方性が小さくなる。

【0076】

それらのトレンチ溝へのポリシリコンの埋込や、レーザーアニールなどの各製造プロセスにおいて、応力が発生するが、各応力の方向が分散されるからである。

【0077】

これにより、ウエハハンドリングに困難性を回避することができる。ウエハの反りが小さくなれば、ウエハの厚みをより薄くすることもできる。さらには、ピエゾ抵抗効果により半導体装置のオン抵抗が増加してしまうおそれも回避することができる。さらには、放熱性が向上し、デバイス特性が向上する。

【0078】

実施の形態３．
図７は実施の形態３における半導体装置の上面概要図である。図７に示すように、半導体装置１上には、ゲートパッド２０、ゲート電極配線２２および複数のゲート電極トレンチストライプ８が形成されている。

【0079】

また、複数のゲート電極トレンチストライプ８に隣接して、複数のソース層５が形成されている。複数のゲート電極トレンチストライプ８のうちの一部は、ゲートパッド２０と直接接続されている。

【0080】

また、複数のゲート電極トレンチストライプ８のうちの一部は、ゲート電極配線２２と直接接続されている。図７に示すように、複数のゲート電極トレンチストライプ８は、長手方向が２つの方向に配置されている。また、ゲートパッド２０は、半導体装置１の一辺の中央領域に配置されている。

【0081】

その他の構成は、実施の形態１と同様であるため、説明を省略する。

【0082】

図７は、個片化される前の実施の形態２にかかる半導体装置１がアレイ状に配置されているウエハ３１も示している。ウエハ３１の横軸方向Ｍと縦軸方向Ｍは、いずれもウエハ反りが中程度である。

【0083】

複数のゲート電極トレンチストライプ８が、長手方向が２つの方向に配置されているトレンチストライプトレンチ型ＭＯＳＦＥＴでは、ウエハの反りの異方性が小さくなる。特に２つの方向のそれぞれにおいて配置されているゲート電極ストライプ８の長さの合計が等しい場合には、ウエハの反りの異方性が小さくなる。トレンチ溝へのポリシリコンの埋込や、レーザーアニールなどの各製造プロセスにおいて、応力が発生するが、各応力の方向が分散されるからである。

【0084】

これにより、ウエハハンドリングに困難性を回避することができる。ウエハの反りが小さくなれば、ウエハの厚みをより薄くすることもできる。さらには、ピエゾ抵抗効果により半導体装置のオン抵抗が増加してしまうおそれも回避することができる。さらには、放熱性が向上し、デバイス特性が向上する。

【0085】

実施の形態４．
図８は実施の形態４における半導体装置の上面概要図である。図８に示すように、半導体装置１上には、ゲートパッド２０、ゲート電極配線２２および複数のゲート電極トレンチストライプ８が形成されている。

【0086】

また、複数のゲート電極トレンチストライプ８に隣接して、複数のソース層５が形成されている。複数のゲート電極トレンチストライプ８のうちの一部は、ゲートパッド２０と直接接続されている。

【0087】

また、複数のゲート電極トレンチストライプ８のうちの一部は、ゲート電極配線２２と直接接続されている。図８に示すように、複数のゲート電極トレンチストライプ８は、長手方向が２つの方向に配置されている。

【0088】

また、ゲートパッド２０は、半導体装置１の一角近傍領域に配置されている。また、ゲート電極配線２２は、ゲートパッド２０が配置された近傍の半導体装置１の角から、対向する角に向かって、半導体装置１を斜めに横断するように配置されている。

【0089】

その他の構成は、実施の形態１と同様であるため、説明を省略する。

【0090】

図８は、個片化される前の実施の形態２にかかる半導体装置１がアレイ状に配置されているウエハ３１も示している。ウエハ３１の横軸方向Ｍと縦軸方向Ｍは、いずれもウエハ反りが中程度である。

【0091】

複数のゲート電極トレンチストライプ８が、長手方向が少なくとも２つの方向に向かうように配置されているトレンチストライプトレンチ型ＭＯＳＦＥＴでは、ウエハの反りの異方性が小さくなる。特に２つの方向のそれぞれにおいて配置されているゲート電極ストライプ８の長さの合計が等しい場合には、ウエハの反りの異方性が小さくなる。

【0092】

トレンチ溝へのポリシリコンの埋込や、レーザーアニールなどの各製造プロセスにおいて、応力が発生するが、各応力の方向が分散されるからである。これにより、ウエハハンドリングに困難性を回避することができる。ウエハの反りが小さくなれば、ウエハの厚みをより薄くすることもできる。

【0093】

さらには、ピエゾ抵抗効果により半導体装置のオン抵抗が増加してしまうおそれも回避することができる。さらには、放熱性が向上し、デバイス特性が向上する。

【0094】

少なくとも一つの実施形態のいくつかの側面が説明されたが、様々な改変、修正および改善が当業者にとって容易に想起されることを理解されたい。かかる改変、修正および改善は、本開示の一部となることが意図され、かつ、本開示の範囲内にあることが意図される。

【0095】

理解するべきことだが、ここで述べられた方法および装置の実施形態は、上記説明に記載され又は添付図面に例示された構成要素の構造および配列の詳細への適用に限られない。方法および装置は、他の実施形態で実装し、様々な態様で実施又は実行することができる。

【0096】

特定の実装例は、例示のみを目的としてここに与えられ、限定されることを意図しない。

【0097】

本開示で使用される表現および用語は、説明目的であって、限定としてみなすべきではない。ここでの「含む」、「備える」、「有する」、「包含する」およびこれらの変形の使用は、以降に列挙される項目およびその均等物並びに付加項目の包括を意味する。

【0098】

「又は（若しくは）」の言及は、「又は（若しくは）」を使用して記載される任意の用語が、当該記載の用語の一つの、一つを超える、およびすべてのものを示すように解釈され得る。

【0099】

前後左右、頂底上下、横縦、表裏への言及は、いずれも、記載の便宜を意図する。当該言及は、本開示の構成要素がいずれか一つの位置的又は空間的配向に限られるものではない。したがって、上記説明および図面は、例示にすぎない。

【符号の説明】

【0100】

１ 半導体装置、 ２ ドレイン層、 ３ ドリフト層、 ４ ボディ層、 ５ ソース層、 ６ ボディコンタクト層、 ７ ゲート絶縁膜、 ８ ゲート電極層、 ９ 層間絶縁層、 １０ ソース電極層、 １１ 配線電極層、 １２ ドレイン電極層、 ２０ ゲートパッド、 ２２ ゲート電極配線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】