特開 2024-106734 半導体装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024106734

(43)【公開日】2024-08-08

(54)【発明の名称】半導体装置および半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20240801BHJP

   H01L 21/225 20060101ALI20240801BHJP

   H01L 21/324 20060101ALI20240801BHJP

   H01L 21/20 20060101ALI20240801BHJP

   H01L 21/337 20060101ALI20240801BHJP

   H01L 29/201 20060101ALI20240801BHJP

   H01L 29/06 20060101ALI20240801BHJP

   H01L 29/861 20060101ALI20240801BHJP

   H01L 21/329 20060101ALI20240801BHJP

   H01L 21/205 20060101ALI20240801BHJP

【ＦＩ】

H01L29/80 H

H01L29/80 E

H01L21/225 C

H01L21/324 C

H01L21/20

H01L29/80 C

H01L29/201

H01L29/06 601N

H01L29/91 F

H01L29/91 C

H01L29/91 A

H01L21/205

【審査請求】未請求

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2023011149

(22)【出願日】2023-01-27

(71)【出願人】

【識別番号】504139662

【氏名又は名称】国立大学法人東海国立大学機構

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】天野 浩

(72)【発明者】

【氏名】王 嘉

【テーマコード（参考）】

5F045

5F102

5F152

【Ｆターム（参考）】

5F045AA05

5F045AB14

5F102GA03

5F102GB01

5F102GC01

5F102GD01

5F102GD04

5F102GJ03

5F102GJ04

5F102GJ10

5F102GK04

5F102GK08

5F102GL04

5F102GL08

5F102GM04

5F102GM08

5F102GQ01

5F102GQ02

5F102GQ03

5F102GQ09

5F102GR01

5F102GR09

5F102HC01

5F102HC05

5F102HC11

5F102HC16

5F102HC21

5F152LL09

5F152LM08

5F152LN07

5F152LN09

5F152LN12

5F152LN17

5F152LN40

5F152MM05

5F152MM18

5F152NN03

5F152NN09

5F152NN13

5F152NP09

5F152NQ09

5F152NQ17

(57)【要約】

【課題】２次元金属がインターカレーションされた半導体装置を提供する。
【解決手段】六方晶ウルツ鉱構造のＧａＮを備えた半導体装置である。ＧａＮの少なくとも一部に、特定領域を備えている。特定領域には、ＧａＮのｃ面に平行なＭｇシートが、複数配置されている。複数のＭｇシートは、ＧａＮのｃ軸方向に互いに離間して配置されている。互いに隣接するＭｇシートの間には、１層以上のＧａＮの原子層が配置されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

六方晶ウルツ鉱構造のＧａＮを備えた半導体装置であって、
前記ＧａＮの少なくとも一部に、特定領域を備えており、
前記特定領域には、前記ＧａＮのｃ面に平行なＭｇシートが、複数配置されており、
複数の前記Ｍｇシートは、前記ＧａＮのｃ軸方向に互いに離間して配置されており、
互いに隣接する前記Ｍｇシートの間には、１層以上の前記ＧａＮの原子層が配置されている、
半導体装置。

【請求項2】

前記ＧａＮは、ｃ軸方向にＡＢＡＢで表される周期積層構造を有しており、
前記Ｍｇシートは、隣接するＡＢ構造の間の格子間サイトにインターカレーションされている、請求項１に記載の半導体装置。

【請求項3】

ｃ軸方向に隣接する前記Ｍｇシートの間には、ｃ軸方向の一軸圧縮歪みが発生している、請求項１に記載の半導体装置。

【請求項4】

隣接する前記Ｍｇシートに挟まれている前記ＧａＮの領域内部には、ｃ面内の二軸引張歪みが発生している、請求項３に記載の半導体装置。

【請求項5】

前記特定領域において、前記Ｍｇシートを挟んで互いに逆側に位置するとともに前記Ｍｇシートに最も近い層である少なくとも２つのＧａＮ原子層は、逆極性を有しており、
前記逆極性は、＋ｃ（金属極性）型と－ｃ（窒素極性）型を備えている、請求項１に記載の半導体装置。

【請求項6】

前記特定領域は、前記ＧａＮの一方面近傍に配置されており、
前記Ｍｇシートのｃ面と平行な方向の幅は、ｃ面に垂直な方向に進むにつれて小さくなっている、請求項１に記載の半導体装置。

【請求項7】

前記ＧａＮは、ｐ型化しているｐ型領域を備えており、
前記半導体装置は、前記ｐ型領域に接触している電極を備えており、
前記ｐ型領域における前記電極との界面には、前記Ｍｇシートが存在している、請求項１に記載の半導体装置。

【請求項8】

前記ＧａＮによって構成されている第１半導体層と、
前記第１半導体層の下面に接触して配置されており、前記ＧａＮとは異なるバンドギャップを有する第２半導体層と、
前記第１半導体層の上方に設けられている第１ソース電極と、
前記第１半導体層の上方に設けられており、前記第１ソース電極から離れて配置されている第１ドレイン電極と、
前記第１ソース電極と前記第１ドレイン電極との間であって前記第１半導体層の上方に設けられている、または、前記第２半導体層の上面に接触して配置されている第１ゲート電極と、
を備えており、
前記第１半導体層の全体が前記特定領域を備えている、請求項１に記載の半導体装置。

【請求項9】

前記ＧａＮによって構成されている第１半導体層と、
前記第１半導体層の下面に接触して配置されており、前記ＧａＮとは異なるバンドギャップを有する第２半導体層と、
前記第２半導体層の下面に接触して配置されており、前記ＧａＮで構成されている第３半導体層と、
前記第２半導体層の上面に配置されている第２ソース電極と、
前記第２半導体層の上面に配置されており、前記第２ソース電極から離れて配置されている第２ドレイン電極と、
前記第１半導体層の上方に設けられており、前記第２ソース電極と前記第２ドレイン電極との間に設けられている第２ゲート電極と、
を備えており、
前記第１半導体層の全体が前記特定領域を備えている、請求項１に記載の半導体装置。

【請求項10】

前記ＧａＮによって構成されている第１半導体層と、
前記第１半導体層の下面に接触して配置されており、前記ＧａＮとは異なるバンドギャップを有する第２半導体層と、
前記第２半導体層の下面に接触して配置されており、前記ＧａＮで構成されている第３半導体層と、
前記第１半導体層の上方に設けられている第１ソース電極と、
前記第１半導体層の上方に設けられており、前記第１ソース電極から離れて配置されている第１ドレイン電極と、
前記第１ソース電極と前記第１ドレイン電極との間であって前記第１半導体層の上方に設けられている、または、前記第２半導体層の上面に接触して配置されている第１ゲート電極と、
前記第２半導体層の上面に配置されている第２ソース電極と、
前記第２半導体層の上面に配置されており、前記第２ソース電極から離れて配置されている第２ドレイン電極と、
前記第１半導体層の上方に設けられており、前記第２ソース電極と前記第２ドレイン電極との間に設けられている第２ゲート電極と、
を備えており、
前記第１半導体層の全体が前記特定領域を備えている、請求項１に記載の半導体装置。

【請求項11】

前記ＧａＮによって構成されている第１半導体層と、
前記第１半導体層の上面に接触して配置されており、ＩｎＧａＮで構成されている第４半導体層と、
を備え、
前記第１半導体層の全体が前記特定領域を備えている、請求項１に記載の半導体装置。

【請求項12】

六方晶ウルツ鉱構造のＧａＮ層を準備する第１工程と、
前記ＧａＮ層の一方面にＭｇ薄膜を成膜する第２工程と、
を備え、
前記第２工程の期間中または前記第２工程の後に、５００℃よりも高く１０５０℃よりも低い温度で前記ＧａＮ層を加熱する、
半導体装置の製造方法。

【請求項13】

前記第１工程は、前記ＧａＮ層をエピタキシャル成長により成膜する工程を含んでおり、
前記第１工程と前記第２工程とが交互に行われ、
前記第２工程の後に行われる前記第１工程では、前記Ｍｇ薄膜の一方面に前記ＧａＮ層が成膜され、
前記第２工程で成膜される前記Ｍｇ薄膜の厚さは、前記第１工程で成膜される前記ＧａＮ層の厚さよりも小さい、
請求項１２に記載の製造方法。

【請求項14】

前記第１工程および前記第２工程では、分子線エピタキシー法によって成膜が行われる、請求項１３に記載の製造方法。

【請求項15】

前記分子線エピタキシー法における成膜温度が、６００－７００℃の範囲である、請求項１４に記載の製造方法。

【請求項16】

ＧａＮによって構成されている第１半導体層を形成する工程と、
前記第１半導体層の上面に接触して配置されており、前記ＧａＮとは異なるバンドギャップを有する第２半導体層を形成する工程と、
前記第１工程と前記第２工程とを交互に繰り返すことで、前記第２半導体層の上面に接触して配置されている第３半導体層を形成する工程と、
前記第３半導体層の上方にソース電極およびドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間であって前記第３半導体層の上方の位置に、または、前記第２半導体層の上面の位置に、ゲート電極を形成する工程と、
を備える、請求項１３に記載の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に開示する技術は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

【0002】

インターカレーション技術は、人工層状構造を作製するための重要な技術である。なお、関連する技術が非特許文献１に開示されている。

【先行技術文献】

【非特許文献】

【0003】

【非特許文献1】M. Rajapakse, B. Karki, U. O. Abu et al. Intercalation as a versatile tool for fabrication, property tuning, and phase transitions in 2D materials. npj 2D Mater Appl 5, 30 (2021).

【発明の概要】

【発明が解決しようとする課題】

【0004】

本明細書では、半導体への２次元金属のインターカレーションを用いた、半導体装置および半導体装置の製造方法を提案する。

【課題を解決するための手段】

【0005】

本明細書に開示する半導体装置の一態様は、六方晶ウルツ鉱構造のＧａＮを備えた半導体装置である。ＧａＮの少なくとも一部に、特定領域を備えている。特定領域には、ＧａＮのｃ面に平行なＭｇシートが、複数配置されている。複数のＭｇシートは、ＧａＮのｃ軸方向に互いに離間して配置されている。互いに隣接するＭｇシートの間には、１層以上のＧａＮの原子層が配置されている。

【0006】

上記の半導体装置は、ＭｇシートがＧａＮ原子層の数層ごとにインターカレーションされた、ナノ構造を備えている。この新規なナノ構造により、半導体の各種の特性を向上させることや、２次元材料の剥離、エネルギー貯蔵、超伝導、熱伝導度制御など、幅広い応用可能性を得ることができる。

【0007】

ＧａＮは、ｃ軸方向にＡＢＡＢで表される周期積層構造を有している。Ｍｇシートは、隣接するＡＢ構造の間の格子間サイトにインターカレーションされていてもよい。

【0008】

ｃ軸方向に隣接するＭｇシートの間には、ｃ軸方向の一軸圧縮歪みが発生していてもよい。

【0009】

隣接するＭｇシートに挟まれているＧａＮの領域内部には、ｃ面内の二軸引張歪みが発生していてもよい。

【0010】

特定領域において、Ｍｇシートを挟んで互いに逆側に位置するとともにＭｇシートに最も近い層である少なくとも２つのＧａＮ原子層は、逆極性を有していてもよい。逆極性は、＋ｃ（金属極性）型と－ｃ（窒素極性）型を備えていてもよい。

【0011】

特定領域は、ＧａＮの一方面近傍に配置されていてもよい。Ｍｇシートのｃ面と平行な方向の幅はｃ面に垂直な方向に進むにつれて小さくなっていてもよい。

【0012】

ＧａＮは、ｐ型化しているｐ型領域を備えていてもよい。半導体装置は、ｐ型領域に接触している電極を備えていてもよい。ｐ型領域における電極との界面には、Ｍｇシートが存在していてもよい。

【0013】

ＧａＮによって構成されている第１半導体層を備えていてもよい。第１半導体層の下面に接触して配置されており、ＧａＮとは異なるバンドギャップを有する第２半導体層を備えていてもよい。第１半導体層の上方に設けられている第１ソース電極を備えていてもよい。第１半導体層の上方に設けられており、第１ソース電極から離れて配置されている第１ドレイン電極を備えていてもよい。第１ソース電極と第１ドレイン電極との間であって第１半導体層の上方に設けられている、または、第２半導体層の上面に接触して配置されている第１ゲート電極を備えていてもよい。第１半導体層の全体が特定領域を備えていてもよい。

【0014】

ＧａＮによって構成されている第１半導体層を備えていてもよい。第１半導体層の下面に接触して配置されており、ＧａＮとは異なるバンドギャップを有する第２半導体層を備えていてもよい。第２半導体層の下面に接触して配置されており、ＧａＮで構成されている第３半導体層を備えていてもよい。第２半導体層の上面に配置されている第２ソース電極を備えていてもよい。第２半導体層の上面に配置されており、第２ソース電極から離れて配置されている第２ドレイン電極を備えていてもよい。第１半導体層の上方に設けられており、第２ソース電極と第２ドレイン電極との間に設けられている第２ゲート電極を備えていてもよい。第１半導体層の全体が特定領域を備えていてもよい。

【0015】

ＧａＮによって構成されている第１半導体層を備えていてもよい。第１半導体層の下面に接触して配置されており、ＧａＮとは異なるバンドギャップを有する第２半導体層を備えていてもよい。第２半導体層の下面に接触して配置されており、ＧａＮで構成されている第３半導体層を備えていてもよい。第１半導体層の上方に設けられている第１ソース電極を備えていてもよい。第１半導体層の上方に設けられており、第１ソース電極から離れて配置されている第１ドレイン電極を備えていてもよい。第１ソース電極と第１ドレイン電極との間であって第１半導体層の上方に設けられている、または、第２半導体層の上面に接触して配置されている第１ゲート電極を備えていてもよい。第２半導体層の上面に配置されている第２ソース電極を備えていてもよい。第２半導体層の上面に配置されており、第２ソース電極から離れて配置されている第２ドレイン電極を備えていてもよい。第１半導体層の上方に設けられており、第２ソース電極と第２ドレイン電極との間に設けられている第２ゲート電極を備えていてもよい。第１半導体層の全体が特定領域を備えていてもよい。

【0016】

ＧａＮによって構成されている第１半導体層を備えていてもよい。第１半導体層の上面に接触して配置されており、ＩｎＧａＮで構成されている第４半導体層を備えていてもよい。第１半導体層の全体が特定領域を備えていてもよい。

【0017】

本明細書に開示する半導体装置の製造方法の一態様は、六方晶ウルツ鉱構造のＧａＮ層を準備する第１工程を備える。製造方法は、ＧａＮ層の一方面にＭｇ薄膜を成膜する第２工程を備える。第２工程の期間中または第２工程の後に、５００℃よりも高く１０５０℃よりも低い温度でＧａＮ層を加熱する。

【0018】

第１工程は、ＧａＮ層をエピタキシャル成長により成膜する工程を含んでいてもよい。第１工程と第２工程とが交互に行われてもよい。第２工程の後に行われる第１工程では、Ｍｇ薄膜の一方面にＧａＮ層が成膜されてもよい。第２工程で成膜されるＭｇ薄膜の厚さは、第１工程で成膜されるＧａＮ層の厚さよりも小さくてもよい。

【0019】

第１工程および第２工程では、分子線エピタキシー法によって成膜が行われてもよい。

【0020】

分子線エピタキシー法における成膜温度が、６００－７００℃の範囲であってもよい。

【0021】

ＧａＮによって構成されている第１半導体層を形成する工程を備えていてもよい。第１半導体層の上面に接触して配置されており、ＧａＮとは異なるバンドギャップを有する第２半導体層を形成する工程を備えていてもよい。第１工程と第２工程とを交互に繰り返すことで、第２半導体層の上面に接触して配置されている第３半導体層を形成する工程を備えていてもよい。第３半導体層の上方にソース電極およびドレイン電極を形成する工程を備えていてもよい。ソース電極とドレイン電極との間であって第３半導体層の上方の位置に、または、第２半導体層の上面の位置に、ゲート電極を形成する工程を備えていてもよい。

【図面の簡単な説明】

【0022】

【図1】ＭｉＧｓナノ構造のＳＴＥＭ像である。

【図2】ＭｉＧｓナノ構造のＥＤＳスペクトルである。

【図3】ＭｉＧｓナノ構造のＥＤＳマップである。

【図4】ｃ面にＭｉＧｓナノ構造を形成する過程を説明する断面模式図である。

【図5】ｃ面に形成されたＭｉＧｓナノ構造のＳＴＥＭ像である。

【図6】ｍ面にＭｉＧｓナノ構造を形成する過程を説明する断面模式図である。

【図7】ｍ面に形成されたＭｉＧｓナノ構造のＳＴＥＭ像である。

【図8】トップダウン法で作成したＭｉＧｓナノ構造の概略断面図である。

【図9】ボトムアップ法で作成したＭｉＧｓナノ構造の概略断面図である。

【図10】ＧａＮとＭｇの基本的な材料構成を示す表である。

【図11】ＭｉＧｓナノ構造の模式図である。

【図12】ＳＴＥＭ像に対して行った弾性ひずみマッピングである。

【図13】ＭｉＧｓナノ構造の端部領域の画像である。

【図14】ＧａＮの原子配列の模式図である。

【図15】ＭｉＧｓナノ構造を備えたｐｎ接合ダイオード１の概略断面図である。

【図16】ｐｎ接合ダイオード１のＩ－Ｖ特性グラフである。

【図17】ｐｎ接合ダイオード１における、電流密度－電圧（Ｊ－Ｖ）特性およびオン抵抗を示すグラフである。

【図18】実施例４に係る半導体装置２の断面概略図である。

【図19】実施例５に係る基板４０の概略断面図である。

【発明を実施するための形態】

【実施例0023】

（ＭｉＧｓナノ構造の概要）
図１－図３を用いて、ＭｇインターカレーションＧａＮ超格子ナノ構造の概要を説明する。以下、「ＭｇインターカレーションＧａＮ超格子」を、ＭｉＧｓ（Mg intercalated GaN superlattices）と略記する場合がある。図１（ａ）－図１（ｅ）において、紙面上方向が、六方晶ウルツ鉱構造のＧａＮのｃ軸方向である。図１（ａ）－図１（ｃ）は、高角度環状暗視野走査透過電子顕微鏡（HAADF-STEM）による、異なる倍率での像である。図１（ａ）－図１（ｃ）において、ｃ面に平行な方向（紙面左右方向）に延びている暗い線が、Ｍｇシートである。またＭｇシートの間に存在している、６原子程度の厚さの明るい帯状の部分が、ＧａＮである。図１（ｄ）は、原子分解能統合微分位相コントラスト（iDPC）ＳＴＥＭ像であり、Ｎ、Ｇａ、Ｍｇ原子の相対位置を示している。図１（ｅ）は、ＭｉＧｓナノ構造の繰返し単位の模式図である。

【0024】

また図２（ａ）に、Ｍｇシートの間に７単層のＧａＮが配置されている超格子の拡大像を示す。紙面右側が［０００１］方向（ｃ軸方向）である。またスケールバーは５００ｐｍである。図２（ｂ）に、図２（ａ）の矢印部分における原子分解ＥＤＳスペクトルを示す。強度ピークの位置は、Ｇａ、Ｎ、Ｍｇの各元素の原子面の相対位置を示している。図３（ａ）－図３（ｃ）は、図２と同一領域における原子分解能のＥＤＳマップである。図３（ａ）はＧａ、図３（ｂ）はＮ、図３（ｃ）はＭｇの分布を示している。

【0025】

図１－図３から分かるように、ＭｉＧｓナノ構造は、六方晶ウルツ鉱構造のＧａＮの少なくとも一部の特定領域に形成することができる。特定領域には、ＧａＮのｃ面に平行なＭｇシートが、複数配置されている。複数のＭｇシートは、ＧａＮのｃ軸方向に互いに離間して配置されている。互いに隣接するＭｇシートの間には、１層以上のＧａＮの原子層が配置されている。

【0026】

Ｍｇシートについて説明する。図１（ｅ）に示すように、ＧａＮは、ｃ軸方向にＡＢＡＢで表される周期積層構造を有している。Ｍｇシートは、隣接するＡＢ構造の間のＣの位置（格子間サイト）にインターカレーションされている。また図１－図３より、Ｍｇシートは、厚さが原子１層分であることが分かる。すなわちＭｇシートは、２次元形状を有している。Ｍｇシートは、格子間に侵入しているため、Ｇａ原子と置換していない。従って、Ｍｇシートを構成するＭｇは、アクセプタとしては機能しない。またＭｉＧｓナノ構造では、ＭｇシートよりもＧａＮ層が支配的に振舞う。従ってＭｉＧｓナノ構造は、半導体として機能する。

【0027】

（ＭｉＧｓナノ構造の製造方法（トップダウン法））
トップダウン法によるＭｉＧｓナノ構造の形成方法を説明する。トップダウン法は、ＧａＮ結晶の表面からＭｇを熱拡散させる方法である。まず、六方晶ウルツ鉱構造のＧａＮ層を準備する。そして、ＧａＮ層の一方面に、アモルファスのＭｇ薄膜を成膜する。その後、５００℃よりも高く１０５０℃よりも低い温度で、ＧａＮ層を加熱する。これにより、高温・大気圧下において、ＧａＮへのＭｇの自発的な相互拡散を発生させることができる。その結果、２次元金属の半導体へのインターカレーションを発生させることができる。

【0028】

図４の断面模式図を用いて、ｃ面にＭｉＧｓナノ構造を形成する過程を説明する。ＧａＮ層３１のｃ面上に、Ｍｇソース３２を配置する。この状態でアニールを開始すると、初期の段階では、ＭｇがＧａＮ層３１の表面から内部へ拡散する（図４（ａ）参照）。図４（ａ）では、Ｍｇ原子を点で示している。ＧａＮ層３１の表面から内部側に行くほど、Ｍｇ濃度は低くなる。

【0029】

さらにアニールを続けることによって、複数のＭｇシート３３が、ｃ軸方向に互いに離間して自己組織化される（図４（ｂ）参照）。これにより、ＭｉＧｓナノ構造が完成する。このとき、ＭｉＧｓナノ構造が形成される領域は、典型的にはピラミッド形状となる。ピラミッド形状は、ＧａＮ層３１の表面に垂直かつ内部に向かう方向（すなわちｃ面に垂直な方向）に進むにつれてＭｇシート３３のｃ面と平行な方向の幅が狭くなる形状である。またピラミッド形状は、複数のＭｇシート３３が、中心軸ＣＡに対して略対称に配置されている形状である。

【0030】

ピラミッド形状が自己組織化されるメカニズムを説明する。Ｍｇシートは、正電荷の有限な平面として扱うことができる。Ｍｇシートによって誘発されるクーロン場は、有限なＭｇシートのエッジ周辺で弱く、中心に行くほど強くなる。またＭｇ濃度は、ＧａＮ層３１の表面から内部側へ行くほど低くなるため、内部側へ行くほどＭｇシートの幅が狭くなる。その結果、トータルエネルギーを減少させるように、ピラミッド形状が自己組織化される。

【0031】

図５に、ｃ面に形成されたＭｉＧｓナノ構造のＳＴＥＭ像を示す。紙面上側がｃ軸方向である。図５（ａ）は、ＡＤＦ－ＳＴＥＭ像である。図５（ａ）の左側の四角は、図４（ｂ）に示す典型的なピラミッド構造を示している。図５（ｂ）は、図５（ａ）の右側の四角部分を拡大した、ＨＡＡＤＦ－ＳＴＥＭ像である。図５（ｂ）では、複数のＭｇシートが、暗い線として観察されている。これにより、ＭｉＧｓナノ構造が形成されていることが確認できた。

【0032】

また図６の断面模式図を用いて、ｍ面にＭｉＧｓナノ構造を形成する過程を説明する。ＧａＮ層３１のｍ面上に、Ｍｇソース３２を配置する。この状態でアニールを開始すると、初期の段階では、ＭｇがＧａＮ層３１の表面から内部へ拡散する（図６（ａ）参照）。さらにアニールを続けることによって、複数のＭｇシート３３が、ｃ軸方向に互いに離間して自己組織化される（図６（ｂ）参照）。図６（ｂ）においても、ｃ面に垂直な方向に進むにつれて、Ｍｇシート３３のｃ面と平行な方向の幅が狭くなっている部分がある。

【0033】

図７に、ｍ面に形成されたＭｉＧｓナノ構造のＳＴＥＭ像を示す。紙面上側がｍ軸方向であり、紙面左側がｃ軸方向である。図７（ａ）は、ＡＤＦ－ＳＴＥＭ像である。図７（ｂ）は、図７（ａ）の右側の四角部分を拡大した、ＨＡＡＤＦ－ＳＴＥＭ像である。図７（ｂ）では、複数のＭｇシートが、暗い線として観察されている。これにより、ＭｉＧｓナノ構造が形成されていることが確認できた。

【0034】

以上より、ｃ面およびｍ面の何れからＭｇを拡散させた場合においても、複数のＭｇシートが、ＧａＮのｃ面（（０００１）面）に平行に形成されることが分かる。理由を説明する。（０００１）面は、ＧａＮおよびＭｇの両方にとって、原子密度が最も高い面である。そして最密面は、より高い結合エネルギーを有しているため、より低い表面エネルギーを有している。これにより、ＧａＮの（０００１）面に沿ってＭｇ原子がインターカレーションされる強力な傾向が生じていると考えられる。

【0035】

（ＭｉＧｓナノ構造の製造方法（ボトムアップ法））
ボトムアップ法によるＭｉＧｓナノ構造の形成方法を説明する。ボトムアップ法は、ＧａＮ層とＭｇ層とを交互に積層させる方法である。ボトムアップ法では、分子線エピタキシー法（ＭＢＥ）によって、第１工程と第２工程とが交互に行われる。

【0036】

第１工程は、ＧａＮ層をエピタキシャル成長により成膜する工程である。具体的には、Ｇａシャッターおよび窒素シャッターを開くとともに、Ｍｇシャッターを閉じる。ＧａＮの１原子層の積層数は、成膜時間によって制御することができる。すなわち、Ｍｇシート間に配置されているＧａＮの１原子層の平均数を、時間で制御可能である。

【0037】

第２工程は、Ｍｇ層を成膜する工程である。具体的には、Ｇａシャッターおよび窒素シャッターを閉じるとともに、Ｍｇシャッターを開く。これにより、Ｍｇの１原子層を成膜することができる。すなわち、第２工程で成膜されるＭｇ層の厚さは、第１工程で成膜されるＧａＮ層の厚さよりも小さい。

【0038】

第２工程の後に行われる第１工程では、Ｍｇ薄膜の表面にＧａＮ層が成膜される。以後、第１工程と第２工程とを交互に繰り返すことによって、数原子層のＧａＮに対して１原子層のＭｇを堆積させることができる。そして、分子線エピタキシー法の成膜温度（５００－９００℃）により、ＧａＮへのＭｇの自発的な相互拡散を発生させることができる。従って、ＧａＮ層およびＭｇ層の成膜と、ＭｉＧｓナノ構造の自己組織化とを、同時に進行させることが可能となる。またＭｉＧｓナノ構造のトータル厚さは、第１工程および第２工程の繰り返し数によって制御することができる。

【0039】

分子線エピタキシー法で成膜する理由を説明する。１０５０℃よりも高い温度でアニールすると、Ｍｇ原子がＧａＮ格子内に置換拡散し始めるため、ＭｉＧｓナノ構造が分解してしまう。例えばＭＯＶＰＥで成膜する場合には、成膜温度（１０００－１１００℃）が高すぎるため、ＭｉＧｓナノ構造が分解してしまう。そこで分子線エピタキシー法を用いることにより、ＭｉＧｓナノ構造の形成に熱力学的に好ましい範囲（５００－９００℃）で成膜することができる。よって、ＭｉＧｓナノ構造の分解を防止できるとともに、ＭｉＧｓナノ構造を自己組織化するためのアニールを成膜中に行うことが可能となる。

【0040】

図８および図９の各々に、トップダウン法およびボトムアップ法で作成したＭｉＧｓナノ構造の概略断面図を示す。図８および図９では、Ｍｇシートを黒線で示している。トップダウン法で形成されたＭｉＧｓナノ構造（図８）は、ＧａＮ層表面の近傍にのみ形成される。またＭｉＧｓナノ構造の深さ方向の分布が不均一になるとともに、表面粗さが大きくなる特徴がある。これは、ＭｉＧｓナノ構造の形成時に、アモルファスＭｇ薄膜とバルクＧａＮとがランダムかつ初歩的な反応を起こすことが一因と考えられる。一方、ボトムアップ法で作成されたＭｉＧｓナノ構造（図９）は、深さ方向の分布を均一にすることができるとともに、表面粗さを小さくすることができる。またＭｉＧｓナノ構造の厚さを、成膜の繰り返し数により任意に設定できるため、深さ方向に大規模なＭｉＧｓナノ構造を形成することが可能である。

【0041】

（ＭｉＧｓナノ構造を自発的に形成するための重要な要素）
図１０の表に、ＧａＮとＭｇの基本的な材料構成を示す。ＧａＮとＭｇとは、同一の結晶構造（ＨＣＰ）を有している。またほぼ同一の格子定数を有しており、格子不整合が０．２％と誤差の範囲にある。この格子不整合が小さいことにより、上述するように、欠陥の無い超格子構造を自発的に形成することが可能となる。

【0042】

またＭｉＧｓナノ構造は、高温・大気圧下でのＧａＮへのＭｇの自発的な相互拡散によって形成されている。よってＭｉＧｓナノ構造は、広い条件下で熱力学的に安定である。

【0043】

（ＭｉＧｓナノ構造による歪み制御）
２次元Ｍｇシート間のＧａＮ単層の平均数を変化させることにより、ＭｉＧｓナノ構造中にＧａＮへの歪み制御を適用することができる。図１１に、ＭｉＧｓナノ構造の模式図を示す。丸はＧａ原子を示し、三角はＭｇ原子を示している。図１１に示すように、一対の２次元ＭｇシートをＫ原子層（Ｋは２以上の自然数）のＧａＮにインターカレーションし、ｃ軸方向の原子層間の間隔を狭くすることが可能である。Ｋが小さいほど、反比例して、ｃ軸方向の一軸圧縮歪みを大きくすることができる。Ｋが５または６になると、ｃ軸方向の一軸圧縮歪みを－１０％以上にすることができる。

【0044】

図１２に、原子分解能ＨＡＡＤＦ－ＳＴＥＭ像に対して行った弾性ひずみマッピングを示す。ＭｉＧｓナノ構造の面外歪み（一軸性歪み）を示している。色の濃い１原子層がＭｇシートである。Ｍｇシート間には、ＧａＮの６原子層が配置されている。弾性ひずみマッピングは、色が濃いほど圧縮歪みが大きいことを示している。図１２から確認できるように、ｃ軸方向の一軸圧縮歪みを発生させることができることが分かる。

【0045】

歪み制御によって解決可能な課題を説明する。ＧａＮなどのIII族窒化物では、窒素原子の強い電子親和力と弱いスピン軌道相互作用により、正孔の有効質量が非常に大きい。そのため、デバイス内での正孔移動度と正孔輸送が制限される問題があった。一方、ウルツ鉱型ＧａＮ格子にｃ軸方向の一軸圧縮歪みを発生させると、価電子帯構造が反転し（結晶場分裂エネルギーが負になり）、軽い正孔有効質量を持つ分裂正孔帯が価電子帯最大（VBM）にまで持ち上げられるようになる。このスプリットオフ・ホールバンドに正孔が多く存在することで、正孔移動度が向上する。具体的には、ウルツ鉱型ＧａＮのｃ軸方向に－４．３％の一軸圧縮歪みを与えると、室温で従来よりも一桁高い２００ｃｍ^２／（Ｖ・ｓ）程度の正孔移動度が得られることが、厳密な第一原理計算により理論的に計算されている。しかし、ＧａＮ格子に高い歪みを導入することが非常に困難であったため、結晶場分裂エネルギーの反転による正孔移動度の向上は、長い間実現が待ち望まれてきた。

【0046】

本明細書の技術では、ＭｉＧｓナノ構造により、ウルツ鉱型ＧａＮ格子にｃ軸方向の一軸圧縮歪みを発生させることができる。高い正孔移動度と高い正孔濃度を同時に実現することが可能となる。また、前述したボトムアップ法を用いることにより、大規模で均一なＭｉＧｓナノ構造を形成できる。よって広範囲かつ均一に、正孔移動度の高いｐ型ＧａＮを形成することが可能となる。

【0047】

（ＭｉＧｓナノ構造による極性反転）
ＭｉＧｓナノ構造により、ＧａＮを極性反転することができる。図１３に、ＭｉＧｓナノ構造の端部領域の画像を示す。図１３（Ａ）は、HAADF-STEM像である。図１３（Ｂ）は、図１３（Ａ）と同一領域のiDPC-STEM像である。図１３（Ｃ）は、iDPC-STEM像の部分拡大図および原子配列の模式図である。iDPCイメージングにより、通常では見えない窒素原子を分解することができる。従って図１３（Ｃ）に示すようにＧａとＮの相対的な原子位置を直接明らかにすることができる。

【0048】

ＧａＮに挿入された２次元Ｍｇシートは、正電荷の一様な平面として扱うことができる。その結果生じるクーロン場は、Ｍｇシート近傍のＧａＮの極性を反転させることで周囲に影響を与える。図１３（Ｃ）に示すように、２次元Ｍｇシートの端から横方向（ｃ面に平行な方向）に数原子分離れた領域Ａ０を中心として、Ｎ極からＧａ極への極性反転が発生している。

【0049】

また図１４に、２次元Ｍｇシートに挟まれたＧａＮの原子配列の模式図を示す。Ｍｇシートに挟まれたＧａＮの中間領域ＩＲにおいて、ｃ面に垂直な方向で極性反転が発生している。この極性反転は、数原子程度の距離で発生させることができる。このような偏光場の空間的な変化によって、中間領域ＩＲでは、正孔のバルクドーピングが余分に誘起される。これにより、正孔濃度をより高めることが可能となる。

【0050】

ここで、Ｍｇシートを挟んで互いに逆側に位置するとともにＭｇシートに最も近い層である、２つのＧａＮ原子層ＡＬ１およびＡＬ２に着目する。ＧａＮ原子層ＡＬ１は＋ｃ（金属極性）型であり、ＧａＮ原子層ＡＬ２は－ｃ（窒素極性）型である。すなわちＧａＮ原子層ＡＬ１とＡＬ２とは、逆極性を有している。

【実施例0051】

（ＭｉＧｓナノ構造を備えたコンタクト構造）
ＭｉＧｓナノ構造を、半導体と金属電極とのコンタクト構造に適用する例について説明する。まず、表面にｐ型領域を備える単結晶ＧａＮ層を準備した。次に、ｐ型領域の表面（ｃ面）にＭｇ薄膜を形成した。そして、アニールすることにより、ｐ型領域の表面にＭｉＧｓナノ構造を形成した（トップダウン法）。このとき、低温条件（５００℃、６００ｓ）および高温条件（５５０℃、６００ｓ）の各々でアニールした、２サンプルを作成した。ＭｉＧｓナノ構造の表面に残存したＭｇを除去した後、ＭｉＧｓナノ構造の表面に、ＴＬＭ（transfer length method）テスト構造用の電極を形成した。これにより、ｐ型領域と電極との界面に、Ｍｇシートを備えたＭｉＧｓナノ構造が存在している構造が完成した。そして、電流密度－電圧（Ｊ－Ｖ）特性を評価した。

【0052】

低温条件のサンプルでは、ノンオーミックコンタクト特性が得られた。一方、高温条件のサンプルでは、完全にリニアなＩ－Ｖ特性を有する、良好なオーミックコンタクト特性が得られた。また、コンタクト抵抗は、１０^－５Ω・ｃｍ^－２のオーダーであり、非常に低かった。以上より、ＭｉＧｓナノ構造を介して金属電極を配置することにより、オーミックコンタクトが実現できるとともに、コンタクト抵抗を非常に低くできることが分かる。また、オーミックコンタクトを可能にするためのアニール温度には、５００℃と５５０℃の間にしきい値があることが分かる。すなわち、ＭｉＧｓナノ構造を用いたオーミックコンタクトを実現するためには、５００℃よりも高い温度でのアニールが必要である。

【0053】

（ＭｉＧｓナノ構造を備えたダイオード）
ＭｉＧｓナノ構造を備えたコンタクト構造を、ダイオードに適用する例について説明する。図１５に、ＭｉＧｓナノ構造を備えたｐｎ接合ダイオード１の概略断面図を示す。ｐｎ接合ダイオード１は、裏面カソード電極１０、ｎ^＋－ＧａＮ基板１１、ｎ^－－ＧａＮ層１２、ｐ－ＧａＮ層１３、ＭｉＧｓナノ構造層１４、アノード電極１５、がこの順に積層された構造を備えている。積層方向は、ｃ軸方向である。ｎ^＋－ＧａＮ基板１１は、厚さ４００μｍとし、電子密度が～１０^１８ｃｍ^－３とした。ｎ^－－ＧａＮ層１２は、厚さ２．５μｍとし、Ｓｉ濃度を７×１０^１６ｃｍ^－３とした。ｐ－ＧａＮ層１３は、厚さ２８０ｎｍとし、Ｍｇ濃度を７×１０^１８ｃｍ^－３とした。ｐ－ＧａＮ層１３は、Ｍｇをドープしたエピタキシャル成長によって成膜することができる。またｐ－ＧａＮ層１３の成膜後に、１０００℃以上の活性化アニールを行ってもよい。

【0054】

ＭｉＧｓナノ構造層１４は、前述したトップダウン法で作成した。具体的には、ｐ－ＧａＮ層１３の表面にＭｇを成膜した。そして５００－１０５０℃の範囲内でアニールすることで、ｐ－ＧａＮ層１３の表面に、ＭｉＧｓナノ構造層１４を形成した。

【0055】

図１６に、ｐｎ接合ダイオード１のＩ－Ｖ特性を示す。カーブＣ０は、ＭｉＧｓナノ構造層を備えない、比較例のダイオードのＩ－Ｖカーブである。カーブＣ１は、ＭｉＧｓナノ構造層を備える、本実施例のｐｎ接合ダイオード１のＩ－Ｖカーブである。また図１６に挿入されたグラフは、本実施例のｐｎ接合ダイオード１のターンオン電圧近傍における理想係数ｎを示している。理想係数は、ｐｎ接合の品質を評価する係数であり、理想では１となり、結晶性が悪い場合には２に近い数値となる。また図１７に、本実施例のｐｎ接合ダイオード１における、電流密度－電圧（Ｊ－Ｖ）特性およびオン抵抗を示す。図１７に挿入されたグラフは、線形目盛りでプロットされた、ターンオン電圧近傍のＩ－Ｖ特性カーブである。

【0056】

図１６から、ＭｉＧｓナノ構造層を備えることによって、順方向電流が非常に良化することが分かる。また、理想係数ｎが１．３であり、１に近い良好な値を示している。また図１７から、電流密度が３．５Ｖで約１ｋＡ／ｃｍ^２（領域Ａ１参照）であり、良好な特性が得られることが分かる。オン抵抗についても、１．９ｍΩ・ｃｍ^２から０．３ｍΩ・ｃｍ^２まで減少しており、良好な特性が得られることが分かる（領域Ａ２参照）。

【0057】

これらの特性向上は、コンタクト抵抗の低減と正孔密度および正孔移動度の改善とのコンビネーションにより、正孔の縦方向（ｃ軸方向）の輸送が強化されたためと考えられる。また、ｃ軸方向（すなわち複数のＭｇシートに垂直な方向）の正孔輸送を強化できることから、Ｍｇシートの存在が、ＧａＮのキャリア輸送を阻害しないことが分かる。