ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024106769
(43)【公開日】2024-08-08
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09G 3/36 20060101AFI20240801BHJP
G09G 3/20 20060101ALI20240801BHJP
G02F 1/133 20060101ALI20240801BHJP
G02F 1/1334 20060101ALI20240801BHJP
【ＦＩ】
G09G3/36
G09G3/20 624B
G09G3/20 624D
G09G3/20 621B
G09G3/20 624E
G09G3/20 611J
G02F1/133 550
G02F1/1334
【審査請求】未請求
【請求項の数】3
【出願形態】ＯＬ
(21)【出願番号】P 2023011202
(22)【出願日】2023-01-27
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】林 宏宜
【テーマコード（参考）】
2H189
2H193
5C006
5C080
【Ｆターム（参考）】
2H189AA03
2H189HA16
2H189LA05
2H189LA10
2H189LA20
2H193ZA04
2H193ZB02
2H193ZB03
2H193ZG04
2H193ZG14
2H193ZG27
2H193ZG34
2H193ZP04
2H193ZQ13
5C006AA16
5C006AA22
5C006AC25
5C006AC26
5C006AC28
5C006AF44
5C006BB16
5C006BC03
5C006BC06
5C006BC11
5C006BC16
5C006BF41
5C006EA01
5C006FA12
5C006FA14
5C006FA33
5C080AA10
5C080BB05
5C080CC03
5C080DD08
5C080DD19
5C080FF01
5C080FF11
5C080JJ02
5C080JJ03
5C080JJ04
5C080JJ06
(57)【要約】
【課題】画素書き込み時間を短縮することができる表示装置を提供する。
【解決手段】画素電極の電位をリセットする電位リセット期間ＲＳＴ、及び、電位リセット期間ＲＳＴに続く共通電位反転期間ＲＶにおいて、スイッチング素子を駆動する駆動電位を走査線に供給し、画素の最大階調値に対応する電位と最小階調値に対応する電位との中間電位を信号線に供給する。共通電位反転期間ＲＶにおいて、第１共通電位と当該第１共通電位よりも大きい第２共通電位とを切り替える。
【選択図】図８
【解決手段】画素電極の電位をリセットする電位リセット期間ＲＳＴ、及び、電位リセット期間ＲＳＴに続く共通電位反転期間ＲＶにおいて、スイッチング素子を駆動する駆動電位を走査線に供給し、画素の最大階調値に対応する電位と最小階調値に対応する電位との中間電位を信号線に供給する。共通電位反転期間ＲＶにおいて、第１共通電位と当該第１共通電位よりも大きい第２共通電位とを切り替える。
【選択図】図８
【特許請求の範囲】
【請求項1】
第１方向に延びる複数の走査線と、
前記第１方向に交差する方向に延びる複数の信号線と、
前記複数の走査線に接続される走査回路と、
前記複数の信号線に接続される信号出力回路と、
前記走査線にスイッチング素子のゲートが接続され、前記スイッチング素子のソース又はドレインの一方に画素電極に接続され、前記スイッチング素子のソース又はドレインの他方に前記信号線が接続される複数の画素と、
前記複数の画素で共有される共通電極と、
前記共通電極に共通電位を供給する共通電極駆動回路と、
を備え、
前記画素電極の電位をリセットする電位リセット期間、及び、前記電位リセット期間に続く共通電位反転期間において、
前記走査回路は、前記スイッチング素子を駆動する駆動電位を前記走査線に供給し、
前記信号出力回路は、前記画素の最大階調値に対応する電位と最小階調値に対応する電位との中間電位を前記信号線に供給し、
前記共通電位反転期間において、
前記共通電極駆動回路は、第１共通電位と当該第１共通電位よりも大きい第２共通電位とを切り替える、
表示装置。
前記第１方向に交差する方向に延びる複数の信号線と、
前記複数の走査線に接続される走査回路と、
前記複数の信号線に接続される信号出力回路と、
前記走査線にスイッチング素子のゲートが接続され、前記スイッチング素子のソース又はドレインの一方に画素電極に接続され、前記スイッチング素子のソース又はドレインの他方に前記信号線が接続される複数の画素と、
前記複数の画素で共有される共通電極と、
前記共通電極に共通電位を供給する共通電極駆動回路と、
を備え、
前記画素電極の電位をリセットする電位リセット期間、及び、前記電位リセット期間に続く共通電位反転期間において、
前記走査回路は、前記スイッチング素子を駆動する駆動電位を前記走査線に供給し、
前記信号出力回路は、前記画素の最大階調値に対応する電位と最小階調値に対応する電位との中間電位を前記信号線に供給し、
前記共通電位反転期間において、
前記共通電極駆動回路は、第１共通電位と当該第１共通電位よりも大きい第２共通電位とを切り替える、
表示装置。
【請求項2】
前記共通電極駆動回路は、
前記共通電位反転期間において、前記第１共通電位と前記第２共通電位との中間電位を前記共通電極に供給する、
請求項１に記載の表示装置。
前記共通電位反転期間において、前記第１共通電位と前記第２共通電位との中間電位を前記共通電極に供給する、
請求項１に記載の表示装置。
【請求項3】
第１方向に延びる複数の走査線と、
前記第１方向に交差する方向に延びる複数の信号線と、
前記複数の走査線に接続される走査回路と、
前記複数の信号線に接続される信号出力回路と、
前記走査線にスイッチング素子のゲートが接続され、前記スイッチング素子のソース又はドレインの一方に画素電極に接続され、前記スイッチング素子のソース又はドレインの他方に前記信号線が接続される複数の画素と、
前記複数の画素で共有される共通電極と、
前記共通電極に共通電位を供給する共通電極駆動回路と、
を備え、
前記画素電極の電位をリセットする電位リセット期間において、
前記走査回路は、前記スイッチング素子を駆動する駆動電位を前記走査線に供給し、
前記電位リセット期間に続く共通電位反転期間において、
前記共通電極駆動回路は、第１共通電位と当該第１共通電位よりも大きい第２共通電位とを切り替え、
前記共通電位が切り替えられた後のプリチャージ期間において、
前記信号出力回路は、前記画素の最大階調値に対応する電位と最小階調値に対応する電位との中間電位を前記信号線に供給し、
前記走査回路は、前記駆動電位を前記走査線に供給する、
表示装置。
前記第１方向に交差する方向に延びる複数の信号線と、
前記複数の走査線に接続される走査回路と、
前記複数の信号線に接続される信号出力回路と、
前記走査線にスイッチング素子のゲートが接続され、前記スイッチング素子のソース又はドレインの一方に画素電極に接続され、前記スイッチング素子のソース又はドレインの他方に前記信号線が接続される複数の画素と、
前記複数の画素で共有される共通電極と、
前記共通電極に共通電位を供給する共通電極駆動回路と、
を備え、
前記画素電極の電位をリセットする電位リセット期間において、
前記走査回路は、前記スイッチング素子を駆動する駆動電位を前記走査線に供給し、
前記電位リセット期間に続く共通電位反転期間において、
前記共通電極駆動回路は、第１共通電位と当該第１共通電位よりも大きい第２共通電位とを切り替え、
前記共通電位が切り替えられた後のプリチャージ期間において、
前記信号出力回路は、前記画素の最大階調値に対応する電位と最小階調値に対応する電位との中間電位を前記信号線に供給し、
前記走査回路は、前記駆動電位を前記走査線に供給する、
表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置に関する。
【背景技術】
【0002】
同一画素から複数色の光をそれぞれ異なるタイミングで透過させるように画素を制御する所謂フィールドシーケンシャルカラー（ＦＳＣ：Field Sequential Color）方式で表示出力を行う液晶表示装置が知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１９－０７８９７９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
一般的に、液晶表示装置では所定時間毎に液晶に印加される電圧の向きを反転させる反転駆動が行われる。このとき、全画素に対してリセット電位を印加し、画素容量に蓄積した電位を放電する。これにより、共通電位を反転させた際に画素容量の容量結合によって画素トランジスタの耐圧を超えることを防ぐことができる。しかしながら、リセット後のサブフレーム期間において画素に最大階調値を書き込む際のマージンを確保するために、書き込み期間を長く設定する必要がある。
【0005】
本発明は、画素書き込み時間を短縮することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一態様に係る表示装置は、第１方向に延びる複数の走査線と、前記第１方向に交差する方向に延びる複数の信号線と、前記複数の走査線に接続される走査回路と、前記複数の信号線に接続される信号出力回路と、前記走査線にスイッチング素子のゲートが接続され、前記スイッチング素子のソース又はドレインの一方に画素電極に接続され、前記スイッチング素子のソース又はドレインの他方に前記信号線が接続される複数の画素と、前記複数の画素で共有される共通電極と、前記共通電極に共通電位を供給する共通電極駆動回路と、を備え、前記画素電極の電位をリセットする電位リセット期間、及び、前記電位リセット期間に続く共通電位反転期間において、前記走査回路は、前記スイッチング素子を駆動する駆動電位を前記走査線に供給し、前記信号出力回路は、前記画素の最大階調値に対応する電位と最小階調値に対応する電位との中間電位を前記信号線に供給し、前記共通電位反転期間において、前記共通電極駆動回路は、第１共通電位と当該第１共通電位よりも大きい第２共通電位とを切り替える。
【0007】
本発明の一態様に係る表示装置は、第１方向に延びる複数の走査線と、前記第１方向に交差する方向に延びる複数の信号線と、前記複数の走査線に接続される走査回路と、前記複数の信号線に接続される信号出力回路と、前記走査線にスイッチング素子のゲートが接続され、前記スイッチング素子のソース又はドレインの一方に画素電極に接続され、前記スイッチング素子のソース又はドレインの他方に前記信号線が接続される複数の画素と、前記複数の画素で共有される共通電極と、前記共通電極に共通電位を供給する共通電極駆動回路と、を備え、前記画素電極の電位をリセットする電位リセット期間において、前記走査回路は、前記スイッチング素子を駆動する駆動電位を前記走査線に供給し、前記電位リセット期間に続く共通電位反転期間において、前記共通電極駆動回路は、第１共通電位と当該第１共通電位よりも大きい第２共通電位とを切り替え、前記共通電位が切り替えられた後のプリチャージ期間において、前記信号出力回路は、前記画素の最大階調値に対応する電位と最小階調値に対応する電位との中間電位を前記信号線に供給し、前記走査回路は、前記駆動電位を前記走査線に供給する。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下に、本開示の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【0010】
図１は、本実施形態の表示装置の一例を表す平面図である。図１には、図２に示す光源装置Ｌは、省略されている。図２は、図１の表示装置の断面の一例を示す断面図である。図３は、図２の一部を拡大した部分断面図である。図４は、本実施形態の表示装置の主要構成を示す模式的な回路図である。
【0011】
図１に示すように、表示装置１００は、表示パネルＰと、回路基板９１と、表示パネルＰと回路基板９１とを接続するフレキシブル基板９２とを有している。ここで、表示パネルＰの平面の一方向が第１方向Ｘとされ、第１方向Ｘと直交する方向が第２方向Ｙとされ、Ｘ－Ｙ平面に直交する方向が第３方向Ｚとされている。
【0012】
表示パネルＰには、表示領域７と、表示領域７の周囲に設けられた第１周辺領域ＰＡ１、第２周辺領域ＰＡ２、第３周辺領域ＰＡ３及び第４周辺領域ＰＡ４がある。第１周辺領域ＰＡ１と第２周辺領域ＰＡ２とは、第１方向Ｘに表示領域７を挟む。第３周辺領域ＰＡ３と第４周辺領域ＰＡ４とは、第２方向Ｙに表示領域７を挟む。
【0013】
第３周辺領域ＰＡ３には、ドライバＩＣ（Integrated Circuit）５と、第１走査回路９Ａ及び第２走査回路９Ｂと、が配置されている。ドライバＩＣ５は、信号出力回路８と、共通電極駆動回路１０とを含む。
【0014】
第１周辺領域ＰＡ１には、複数の第１引き出し配線ＤＷ１が各走査線ＧＬの第１接続端部ＣＥ１より第１方向Ｘの外側に設けられている。第１走査回路９Ａと、第１接続端部ＣＥ１とは、それぞれ、第１引き出し配線ＤＷ１を介して電気的に接続されている。第２周辺領域ＰＡ２には、複数の第２引き出し配線ＤＷ２が各走査線ＧＬの第２接続端部ＣＥ２より第１方向Ｘの外側に設けられている。第２走査回路９Ｂと、第２接続端部ＣＥ２とは、それぞれ、第２引き出し配線ＤＷ２を介して電気的に接続されている。第１引き出し配線ＤＷ１と第２引き出し配線ＤＷ２とは、表示領域７の第１方向Ｘの中央を通る第２方向Ｙの中央線を中心に線対称に配置されている。
【0015】
表示領域７には、第１方向Ｘに延びて、第２方向Ｙに間隔をおいて配置される複数の走査線ＧＬ１，ＧＬ２，・・・，ＧＬｎ（ｎは、１以上の整数）が配置されている。以下、走査線ＧＬ１，ＧＬ２，・・・，ＧＬｎを総称して、走査線ＧＬＮ（Ｎは、１からＮまでの整数）と表記することがある。表示領域７には、第２方向に延びて、第１方向Ｘに間隔をおいて配置される複数の信号線ＳＬ１，ＳＬ２，・・・，ＳＬｍ－１，ＳＬｍ（ｍは、１以上の整数）が配置されている。以下、信号線ＳＬ１，ＳＬ２，・・・，ＳＬｍ－１，ＳＬｍを総称して、信号線ＳＬＭ（Ｍは、１からｍまでの整数）と表記することがある。
【0016】
表示領域７には、複数の画素Ｐｉｘがマトリクス状に配置されている。なお、本開示において、行とは、一方向に配列されるｍ個の画素Ｐｉｘを有する画素行をいう。また、列とは、行が配列される方向と直交する方向に配列されるｎ個の画素Ｐｉｘを有する画素列をいう。そして、ｍとｎとの値は、垂直方向の表示解像度と水平方向の表示解像度に応じて定まる。また、複数の走査線ＧＬＮが行毎に配線され、複数の信号線ＳＬＭが列毎に配線されている。
【0017】
回路基板９１には、タイミングコントローラ１３と、電源回路１４とが配置されている。
【0018】
表示パネルＰは、第１基板３０と、第２基板２０と、液晶層３と、光源装置Ｌとを備えている。第２基板２０は、第１基板３０の表面に垂直な方向（図１に示す第３方向Ｚ）に対向する。液晶層３は、第１基板３０と、第２基板２０と、高分子分散型液晶ＬＣが封入されている。
【0019】
本実施形態の表示パネルＰは、例えば上述の表示面を第１基板３０の第１面３５１とした時に、上述の背面は第２基板の第２面２１１であり、表示面側から見た際に、背面の背景が透けて見え、背面側から見た際に、表示面の背景が透けて見える、表示パネルである。また、表示面が第２面２１１であり、背面が第１面３５１であってもよい。
【0020】
図２に示すように、光源装置Ｌは、第１基板３０及び第２基板２０の第１面３５１に垂直な側面側に配置されるサイドライトである。光の入射面は、第１基板３０の側面に限られず、光源装置Ｌは、第２基板２０の側面に向かって光を照射してもよいし、第１基板３０の側面及び第２基板２０の側面に向かって光を照射してもよい。
【0021】
図３に示すように、第１基板３０は、透光性のガラス基板３５と、ガラス基板３５の第２基板２０側に形成された画素電極２と、画素電極２を覆うように第２基板２０側に積層された第１配向膜５５とを含む。画素電極２は、画素Ｐｉｘ毎に個別に設けられる。第２基板２０は、透光性のガラス基板２１と、ガラス基板２１の第１基板３０側に形成された共通電極６と、共通電極６を覆うように第１基板３０側に積層された第２配向膜５６とを含む。共通電極６は、複数の画素Ｐｉｘで共有される板状又は膜状の形状を有する。第１基板３０は、図３において省略しているが、各画素電極２に接続される各スイッチング素子１は、画素電極２とガラス基板３５との間に形成されている。第１基板３０及び第２基板２０は、さらに、ガラス基板３５及びガラス基板２１の表示面（第１面３５１及び第２面２１１）側において、例えばガラスで形成された保護部材を有していてもよい。保護部材は、透光性を有していれば、樹脂でもよい。
【0022】
本実施形態の液晶層３は、高分子分散型液晶である。具体的には、高分子分散型液晶は、バルク５１と、微粒子５２とを含む。液晶とモノマーを含む溶液が第１基板３０と第２基板２０との間に封入されている。モノマー及び液晶を第１配向膜５５及び第２配向膜５６によって配向させた状態で、紫外線又は熱によってモノマーを重合させ、バルク５１を形成する。これにより、網目状に形成された高分子のネットワークの隙間に液晶が分散されたリバースモードの高分子分散型液晶を有する液晶層３が形成される。
【0023】
このように、高分子分散型液晶は、高分子によって形成されたバルク５１と、バルク５１内に分散された複数の微粒子５２と、を有する。微粒子５２は、液晶によって形成されている。バルク５１及び微粒子５２は、それぞれ光学異方性を有している。
【0024】
微粒子５２に含まれる液晶の配向は、画素電極２と共通電極６との間の電圧差によって制御される。画素電極２への印加電圧により、液晶の配向が変化する。液晶の配向が変化することにより、画素Ｐｉｘを通過する光の散乱の度合いが変化する。
【0025】
バルク５１と微粒子５２の常光屈折率は互いに等しい。画素電極２と共通電極６との間に電圧が印加されていない状態では、あらゆる方向においてバルク５１と微粒子５２との間の屈折率差がゼロになる。液晶層３は、光源装置Ｌの光を散乱しない非散乱状態となる。表示パネルＰの内部の光は、第１基板３０の第１面３５１及び第２基板の第２面２１１で反射しながら、光源装置Ｌ（発光部３１）から遠ざかる方向に伝播する。液晶層３が光を散乱しない非散乱状態であると、第１基板３０の第１面３５１から第２基板の第２面２１１側の背景が視認され、第２基板の第２面２１１から第１基板３０の第１面３５１側の背景が視認される。
【0026】
電圧が印加された画素電極２と共通電極６との間では、微粒子５２の光軸は、画素電極２と共通電極６との間に発生する電界によって傾くことになる。バルク５１の光軸は、電界によって変化しないため、バルク５１の光軸と微粒子５２の光軸の向きは互いに異なる。電圧が印加された画素電極２がある画素Ｐｉｘにおいて、光が散乱される。上述したように散乱された光の一部が第１基板３０の第１面３５１又は第２基板の第２面２１１から外部に放射された光は、観察者に観察される。
【0027】
電圧が印加されていない画素電極２がある画素Ｐｉｘでは、第１基板３０の第１面３５１から第２基板の第２面２１１側の背景が視認され、第２基板の第２面２１１から第１基板３０の第１面３５１側の背景が視認される。そして、本実施形態の表示装置１００は、画像が表示される画素Ｐｉｘの画素電極２に電圧が印加され、画像が背景とともに視認される。このように、高分子分散型液晶が散乱状態にあるとき、表示領域７において画像が表示される。
【0028】
電圧が印加された画素電極２がある画素Ｐｉｘにおいて光が散乱されて、外部に放射された光によって表示された画像は、背景に重なり、表示されることになる。換言すると、本実施形態の表示装置１００は、画像を背景に重ね合わせて表示する。
【0029】
図４に示すように、光源装置Ｌは、光源駆動回路１２と、第１光源１１Ｒ、第２光源１１Ｇ、第３光源１１Ｂを複数含む発光部３１とを備えている。なお、図４には、第１光源１１Ｒ、第２光源１１Ｇ、第３光源１１Ｂの一部が代表として記載されている。図４に示すように、光源駆動回路１２は、光源装置Ｌに取り付けられている。なお、光源駆動回路１２は、光源装置Ｌとは別として、ドライバＩＣに内蔵してもよい。
【0030】
第１光源１１Ｒは、赤色の光を発する。第２光源１１Ｇは、緑色の光を発する。第３光源１１Ｂは、青色の光を発する。第１光源１１Ｒ、第２光源１１Ｇ、第３光源１１Ｂはそれぞれ、光源駆動回路１２の制御下で発光する。本実施形態の第１光源１１Ｒ、第２光源１１Ｇ及び第３光源１１Ｂは、例えば発光ダイオード（ＬＥＤ：Light Emitting Diode）のような発光素子を用いた光源であるが、これに限られるものでなく、発光タイミングを制御可能な光源であればよい。光源駆動回路１２は、タイミングコントローラ１３の制御下で第１光源１１Ｒ、第２光源１１Ｇ、第３光源１１Ｂの発光タイミングを制御する。
【0031】
図４に示すように、タイミングコントローラ１３には、外部の上位制御部１５の画像出力部から、フレキシブル基板などを介して、入力信号（ＲＧＢ信号など）が入力される。
【0032】
表示領域７には、複数の画素Ｐｉｘがマトリクス状に配置され、行方向及び列方向に並んでいる。画素Ｐｉｘは、スイッチング素子１を含む。
【0033】
図４に示すようにスイッチング素子１は、例えば薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等、半導体を用いたスイッチング素子である。スイッチング素子１のソース又はドレインの一方は、２つの電極の一方（画素電極２）と接続される。スイッチング素子１のソース又はドレインの他方が信号線ＳＬＭと接続される。スイッチング素子１のゲートは、走査線ＧＬＮと接続される。走査線ＧＬＮは、第１走査回路９Ａ及び第２走査回路９Ｂの制御下で、スイッチング素子１のソース－ドレイン間を開閉するための電位（以下、「駆動電位」とも称する）を与える。駆動電位の制御は、第１走査回路９Ａ及び第２走査回路９Ｂが行う。
【0034】
図４に示すように、複数の信号線ＳＬＭは、画素Ｐｉｘの並び方向のうち一方（行方向）に沿って並ぶ。信号線ＳＬＭは、画素Ｐｉｘの並び方向のうち他方（列方向）に沿って延出する。信号線ＳＬＭは、列方向に並ぶ複数の画素Ｐｉｘのスイッチング素子１で共有される。複数の走査線ＧＬＮは、列方向に沿って並ぶ。走査線ＧＬＮは、行方向に沿って延出する。走査線ＧＬＮは、行方向に並ぶＭ個の画素Ｐｉｘのスイッチング素子１で共有される。
【0035】
共通電極６は、共通電極駆動回路１０と接続される。共通電極駆動回路１０は、共通電極６に共通電位を与える。第１走査回路９Ａ及び第２走査回路９Ｂが走査線ＧＬＮに対して駆動電位ＶＧＮ（ＶＧ１，ＶＧ２，・・・，ＶＧｎ、図６参照）を与えるタイミングで、信号出力回路８が信号線ＳＬＭに対して画素信号ＳｉｇＭ（図６参照）を出力することで、画素電極２と共通電極６との間に形成された蓄積容量と容量性負荷である液晶（微粒子５２）を充電する。これによって、画素Ｐｉｘの画素電極２の電位は、画素信号ＳｉｇＭに対応した電位となる。駆動電位ＶＧＮの印加の完了後、蓄積容量と容量性負荷である液晶（微粒子５２）は、画素信号ＳｉｇＭに応じた画素Ｐｉｘの画素電極２の電位を保持する。液晶（微粒子５２）の配向は、各画素Ｐｉｘの画素電極２の電位と共通電極駆動回路１０から与えられる共通電極６の共通電位Ｖｃｏｍ（第１共通電位ＶｃｏｍＬ、第２共通電位ＶｃｏｍＨ、図５及び図６参照）との差電圧によって生じる電界に応じて制御される。
【0036】
タイミングコントローラ１３は、信号出力回路８、第１走査回路９Ａ及び第２走査回路９Ｂ、共通電極駆動回路１０及び光源駆動回路１２の動作タイミングを制御する。本実施形態では、ＦＳＣ方式の動作制御が行われる。
【0037】
図５は、本実施形態のＦＳＣ制御の流れの一例を示すタイミングチャートである。図５では、連続する２つのフレーム期間Ｆ（１）,Ｆ（２）の概略的なタイミングチャートを示している。図５に示す２つのフレーム期間Ｆ（１）,Ｆ（２）が周期的に繰り返されることにより、本実施形態に係るＦＳＣ方式の動作制御が行われる。すなわち、本実施形態では、図５に示す２つのフレーム期間Ｆ（１）,Ｆ（２）が交互に繰り返される。また、図５では、共通電極駆動回路１０によって共通電極６に与えられる共通電位Ｖｃｏｍの反転タイミング、及び、発光部３１の各光源（第１光源１１Ｒ、第２光源１１Ｇ、第３光源１１Ｂ）の点灯タイミングを示している。
【0038】
本実施形態のＦＳＣ制御において、フレーム期間Ｆ（１）,Ｆ（２）は、それぞれ複数のサブフレーム期間を含む。言い換えると、フレーム期間Ｆ（１）,Ｆ（２）は、それぞれ複数のサブフレーム期間に時分割される。具体的に、図５に示す例において、フレーム期間Ｆ（１）,Ｆ（２）は、それぞれ第１サブフレーム期間ＲＳＦ、第２サブフレーム期間ＧＳＦ、第３サブフレーム期間ＢＳＦに時分割されている。各フレーム期間Ｆ（１）,Ｆ（２）に含まれるサブフレーム期間の数は、発光部３１の各光源の色数に対応する。本実施形態における発光部３１の各光源の色数ならびに色の種類及び各フレーム期間Ｆ（１）,Ｆ（２）に含まれるサブフレーム期間の数はあくまで一例であってこれに限られるものでなく、適宜変更可能である。
【0039】
また、本実施形態のＦＳＣ制御において、共通電極駆動回路１０は、サブフレーム期間（第１サブフレーム期間ＲＳＦ、第２サブフレーム期間ＧＳＦ、第３サブフレーム期間ＢＳＦ）ごとに、共通電極６に与える共通電位Ｖｃｏｍを切り替える反転駆動を行う。具体的に、共通電極駆動回路１０は、サブフレーム期間ごとに、相対的に低電位な第１共通電位ＶｃｏｍＬと相対的に高電位な第２共通電位ＶｃｏｍＨとを切り替える。
【0040】
各サブフレーム期間（第１サブフレーム期間ＲＳＦ、第２サブフレーム期間ＧＳＦ、第３サブフレーム期間ＢＳＦ）は、それぞれ、画素信号ＳｉｇＭの書き込み期間ＲＷ，ＧＷ，ＢＷ、蓄積容量による画素信号ＳｉｇＭの保持期間ＲＨ，ＧＨ，ＢＨ、画素電極２の電位リセット期間ＲＳＴ、及び共通電位反転期間ＲＶを含む。
【0041】
書き込み期間ＲＷ，ＧＷ，ＢＷは、各サブフレーム期間（第１サブフレーム期間ＲＳＦ、第２サブフレーム期間ＧＳＦ、第３サブフレーム期間ＢＳＦ）において、それぞれ異なる色の階調値に対応する画素信号ＳｉｇＭが書き込まれる期間である。保持期間ＲＨ，ＧＨ，ＢＨは、各サブフレーム期間の書き込み期間ＲＷ，ＧＷ，ＢＷにおいて書き込まれた画素信号ＳｉｇＭが保持される期間である。
【0042】
各サブフレーム期間の書き込み期間ＲＷ，ＢＷ，ＧＷに書き込まれる画素信号ＳｉｇＭは、各画素Ｐｉｘの階調値に応じて、相対的に低電位な第１信号電位ＶｓｉｇＬと相対的に高電位な第２信号電位ＶｓｉｇＨとの間の電位となる。なお、各書き込み期間ＲＷ，ＢＷ，ＧＷにおいて信号出力回路８が出力する画素信号ＳｉｇＭの極性は、共通電極駆動回路１０が共通電極６に与える共通電位Ｖｃｏｍに応じて変化する。
【0043】
具体的に、共通電極６に第１共通電位ＶｃｏｍＬが与えられている各サブフレーム期間（フレーム期間Ｆ（１）の第１サブフレーム期間ＲＳＦ及び第３サブフレーム期間ＢＳＦ、並びにフレーム期間Ｆ（２）の第２サブフレーム期間ＧＳＦ）の各書き込み期間ＲＷ，ＢＷ，ＧＷにおいて、信号出力回路８は、信号線ＳＬＭに対し、第１共通電位ＶｃｏｍＬに対応して相対的に高電位な画素信号ＳｉｇＭを出力する。すなわち、共通電極６に第１共通電位ＶｃｏｍＬが与えられている各サブフレーム期間の各書き込み期間ＲＷ，ＢＷ，ＧＷにおいて、信号出力回路８は、正極性の画素信号ＳｉｇＭを出力する。
【0044】
また、共通電極６に第２共通電位ＶｃｏｍＨが与えられている各サブフレーム期間（フレーム期間Ｆ（１）の第２サブフレーム期間ＧＳＦ、並びにフレーム期間Ｆ（２）の第１サブフレーム期間ＲＳＦ及び第３サブフレーム期間ＢＳＦ）の各書き込み期間ＧＷ，ＲＷ，ＢＷにおいて、信号出力回路８は、信号線ＳＬＭに対し、第２共通電位ＶｃｏｍＨに対応して相対的に低電位な画素信号ＳｉｇＭを出力する。すなわち、共通電極６に第２共通電位ＶｃｏｍＨが与えられている各サブフレーム期間の各書き込み期間ＧＷ，ＲＷ，ＢＷにおいて、信号出力回路８は、負極性の画素信号ＳｉｇＭを出力する。
【0045】
光源装置Ｌが有する複数の色の光源（例えば、第１光源１１Ｒ、第２光源１１Ｇ、及び第３光源１１Ｂ）は、対応するサブフレーム期間（第１サブフレーム期間ＲＳＦ、第２サブフレーム期間ＧＳＦ、第３サブフレーム期間ＢＳＦ）の保持期間ＲＨ，ＧＨ，ＢＨ内に点灯するよう制御される。例えば、第１光源１１Ｒは赤色の光源、第２光源１１Ｇは緑色の光源、第３光源１１Ｂは青色の光源とされる。
【0046】
第１光源１１Ｒは、第１サブフレーム期間ＲＳＦの保持期間ＲＨに点灯する。これにより、第１サブフレーム期間ＲＳＦの書き込み期間ＲＷに書き込まれた赤（Ｒ）の階調値に対応する画素信号ＳｉｇＭの電位に応じた赤色の散乱光が放出される。
【0047】
また、第２光源１１Ｇは、第２サブフレーム期間ＧＳＦの保持期間ＧＨに点灯する。これにより、第２サブフレーム期間ＧＳＦの書き込み期間ＧＷに書き込まれた緑（Ｇ）の階調値に対応する画素信号ＳｉｇＭの電位に応じた緑色の散乱光が放出される。
【0048】
また、第３光源１１Ｂは、第３サブフレーム期間ＲＳＦの保持期間ＢＨに点灯する。これにより、第３サブフレーム期間ＲＳＦの書き込み期間ＢＷに書き込まれた青（Ｂ）の階調値に対応する画素信号ＳｉｇＭの電位に応じた青色の散乱光が放出される。
【0049】
各サブフレーム期間（第１サブフレーム期間ＲＳＦ、第２サブフレーム期間ＧＳＦ、第３サブフレーム期間ＢＳＦ）の保持期間ＲＨ，ＧＨ，ＢＨにおいて保持された画素Ｐｉｘの画素電極２の電位は、各電位リセット期間ＲＳＴにおいてリセットされる。具体的には、電位リセット期間ＲＳＴにおいて、信号出力回路８が表示領域７内の全ての信号線ＳＬＭに共通の電位を与え、第１走査回路９Ａ及び第２走査回路９Ｂが表示領域７内の全ての走査線ＧＬＮに対して一括して駆動電位を与えることにより、全画素Ｐｉｘのスイッチング素子１を一括駆動する。これにより、表示領域７内の全ての画素Ｐｉｘの画素電極２の電位がリセットされる。
【0050】
電位リセット期間ＲＳＴにおいて表示領域７内の全ての画素Ｐｉｘの画素電極２の電位をリセットした後、共通電極駆動回路１０は、共通電位反転期間ＲＶにおいて、共通電極６に与える共通電位Ｖｃｏｍを切り替える。
【0051】
具体的に、例えばフレーム期間Ｆ（１）の第１サブフレーム期間ＲＳＦの共通電位反転期間ＲＶにおいて、共通電極駆動回路１０は、共通電極６に与える共通電位Ｖｃｏｍを第１共通電位ＶｃｏｍＬから第２共通電位ＶｃｏｍＨに切り替える。
【0052】
また、例えばフレーム期間Ｆ（１）の第２サブフレーム期間ＧＳＦの共通電位反転期間ＲＶにおいて、共通電極駆動回路１０は、共通電極６に与える共通電位Ｖｃｏｍを第２共通電位ＶｃｏｍＨから第１共通電位ＶｃｏｍＬに切り替える。
【0053】
また、例えばフレーム期間Ｆ（１）の第３サブフレーム期間ＢＳＦの共通電位反転期間ＲＶにおいて、共通電極駆動回路１０は、共通電極６に与える共通電位Ｖｃｏｍを第１共通電位ＶｃｏｍＬから第２共通電位ＶｃｏｍＨに切り替える。
【0054】
また、例えばフレーム期間Ｆ（２）の第１サブフレーム期間ＲＳＦの共通電位反転期間ＲＶにおいて、共通電極駆動回路１０は、共通電極６に与える共通電位Ｖｃｏｍを第２共通電位ＶｃｏｍＨから第１共通電位ＶｃｏｍＬに切り替える。
【0055】
また、例えばフレーム期間Ｆ（２）の第２サブフレーム期間ＧＳＦの共通電位反転期間ＲＶにおいて、共通電極駆動回路１０は、共通電極６に与える共通電位Ｖｃｏｍを第１共通電位ＶｃｏｍＬから第２共通電位ＶｃｏｍＨに切り替える。
【0056】
また、例えばフレーム期間Ｆ（２）の第３サブフレーム期間ＢＳＦの共通電位反転期間ＲＶにおいて、共通電極駆動回路１０は、共通電極６に与える共通電位Ｖｃｏｍを第２共通電位ＶｃｏｍＨから第１共通電位ＶｃｏｍＬに切り替える。
【0057】
以上のＦＳＣ制御によって２つのフレーム期間Ｆ（１）,Ｆ（２）が周期的に繰り返されることにより、連続するフレーム画像の表示制御が行われる。
【0058】
図６は、比較例に係るＦＳＣ制御における共通電位の反転駆動制御の一例を示すタイミングチャートである。図６では、連続する３つのサブフレーム期間の概略的なタイミングチャートを示している。具体的には、例えば、図５に示すタイミングチャートにおけるフレーム期間Ｆ（１）の各サブフレーム期間（第１サブフレーム期間ＲＳＦ、第２サブフレーム期間ＧＳＦ、第３サブフレーム期間ＢＳＦ）が例示されるが、ここでは、第１サブフレーム期間ＲＳＦ、第２サブフレーム期間ＧＳＦ、第３サブフレーム期間ＢＳＦをそれぞれサブフレーム期間ＳＦ（１），ＳＦ（２），ＳＦ（３）としている。また、サブフレーム期間ＳＦ内の書き込み期間ＲＷ，ＧＷ，ＢＷ及び保持期間ＲＨ，ＧＨ，ＢＨについても、それぞれ、書き込み期間Ｗ及び保持期間Ｈとしている。
【0059】
サブフレーム期間ＳＦ（１），ＳＦ（３）において、共通電極駆動回路１０は、共通電極６に第１共通電位ＶｃｏｍＬを供給する。また、サブフレーム期間ＳＦ（２）において、共通電極駆動回路１０は、共通電極６に第２共通電位ＶｃｏｍＨを供給する。
【0060】
各サブフレーム期間ＳＦ（１），ＳＦ（２），ＳＦ（３）の書き込み期間Ｗは、表示領域７内の走査線ＧＬＮの数Ｎで時分割されたＮの行書き込み期間Ｗ／Ｎを含む。第１走査回路９Ａ及び第２走査回路９Ｂは、行書き込み期間Ｗ／Ｎごとに、各走査線ＧＬＮ（ＧＬ１，ＧＬ２，・・・，ＧＬｎ）に対して、順次、駆動電位ＶＧＮ（ＶＧ１，ＶＧ２，・・・，ＶＧｎ）を供給する。駆動電位ＶＧＮは、例えば、相対的に低電位な第１ゲート電位ＶＧＬに対し、相対的に高電位な第２ゲート電位ＶＧＨとされる。
【0061】
信号出力回路８は、サブフレーム期間ＳＦ（１），ＳＦ（３）の書き込み期間Ｗにおいて、行書き込み期間Ｗ／Ｎごとに、各信号線ＳＬＭ（ＳＬ１，ＳＬ２，・・・，ＳＬｍ－１，ＳＬｍ）に対応する正極性の画素信号ＳｉｇＭ＋（Ｓｉｇ１Ｍ＋，Ｓｉｇ２Ｍ＋，・・・，ＳｉｇｎＭ＋）を出力する。このとき、各走査線ＧＬＮ（ＧＬ１，ＧＬ２，・・・，ＧＬｎ）に駆動電位ＶＧＮ（ＶＧ１，ＶＧ２，・・・，ＶＧｎ）が供給されることにより、各画素Ｐｉｘのスイッチング素子１がオン制御され、各画素Ｐｉｘの画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）がそれぞれ正極性の画素信号ＳｉｇＭ＋（Ｓｉｇ１Ｍ＋，Ｓｉｇ２Ｍ＋，・・・，ＳｉｇｎＭ＋）の電位となる。なお、図６では、サブフレーム期間ＳＦ（１），ＳＦ（３）の書き込み期間Ｗにおける各画素Ｐｉｘの画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）が第２信号電位ＶｓｉｇＨである例を示している。この例では、サブフレーム期間ＳＦ（１），ＳＦ（３）の書き込み期間Ｗにおいて、各画素Ｐｉｘに最大階調値が書き込まれる。なお、サブフレーム期間ＳＦ（１），ＳＦ（３）の書き込み期間Ｗにおいて各画素Ｐｉｘに書き込まれる最小階調値に対応する電位は、第１信号電位ＶｓｉｇＬとなる。
【0062】
また、信号出力回路８は、サブフレーム期間ＳＦ（２）の書き込み期間Ｗにおいて、行書き込み期間Ｗ／Ｎごとに、各信号線ＳＬＭ（ＳＬ１，ＳＬ２，・・・，ＳＬｍ－１，ＳＬｍ）に対応する負極性の画素信号ＳｉｇＭ－（Ｓｉｇ１Ｍ－，Ｓｉｇ２Ｍ－，・・・，ＳｉｇｎＭ－）を出力する。このとき、各走査線ＧＬＮ（ＧＬ１，ＧＬ２，・・・，ＧＬｎ）に駆動電位ＶＧＮ（ＶＧ１，ＶＧ２，・・・，ＶＧｎ）が供給されることにより、各画素Ｐｉｘのスイッチング素子１がオン制御され、各画素Ｐｉｘの画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）がそれぞれ負極性の画素信号ＳｉｇＭ－（Ｓｉｇ１Ｍ－，Ｓｉｇ２Ｍ－，・・・，ＳｉｇｎＭ－）の電位となる。なお、図６では、サブフレーム期間ＳＦ（２）の書き込み期間Ｗにおける各画素Ｐｉｘの画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）が第１信号電位ＶｓｉｇＬである例を示している。この例では、サブフレーム期間ＳＦ（２）の書き込み期間Ｗにおいて、各画素Ｐｉｘに最大階調値が書き込まれる。なお、サブフレーム期間ＳＦ（２）の書き込み期間Ｗにおいて各画素Ｐｉｘに書き込まれる最小階調値に対応する電位は、第２信号電位ＶｓｉｇＨとなる。
【0063】
行書き込み期間Ｗ／Ｎにおいて各画素Ｐｉｘに書き込まれた画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、スイッチング素子１のオフ制御後も維持される。書き込み期間Ｗの後の保持期間Ｈにおいて、各サブフレーム期間ＳＦ（１），ＳＦ（２），ＳＦ（３）に対応する光源（第１光源１１Ｒ、第２光源１１Ｇ、又は第３光源１１Ｂ）を点灯することにより、各画素Ｐｉｘに書き込まれた画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）に応じた画像表示が行われる。
【0064】
図６に示す比較例において、サブフレーム期間ＳＦ（１），ＳＦ（３）の書き込み期間Ｗ後の各信号線ＳＬＭ（ＳＬ１，ＳＬ２，・・・，ＳＬｍ－１，ＳＬｍ）の電位は、第１信号電位ＶｓｉｇＬとされる。
【0065】
サブフレーム期間ＳＦ（１），ＳＦ（３）の電位リセット期間ＲＳＴにおいて、表示領域７内の全ての走査線ＧＬＮに一括して駆動電位ＶＧＮ（ＶＧ１，ＶＧ２，・・・，ＶＧｎ）が供給されることにより、各画素Ｐｉｘのスイッチング素子１がオン制御される。
【0066】
これにより、サブフレーム期間ＳＦ（１），ＳＦ（３）の行書き込み期間Ｗ／Ｎにおいて各画素Ｐｉｘに書き込まれた画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、第１信号電位ＶｓｉｇＬに変位する。その後の共通電位反転期間ＲＶにおいて、共通電極６の電位が第１共通電位ＶｃｏｍＬから第２共通電位ＶｃｏｍＨに切り替わると、図６に上向き矢示したように、共通電極６に容量結合した画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、第２信号電位ＶｓｉｇＨとなる。
【0067】
その後に続くサブフレーム期間ＳＦ（２）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに負極性の画素信号ＳｉｇＭ－（Ｓｉｇ１Ｍ－，Ｓｉｇ２Ｍ－，・・・，ＳｉｇｎＭ－）として第１信号電位ＶｓｉｇＬ（最大階調値）が書き込まれると、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、図６に下向き矢示したように、第２信号電位ＶｓｉｇＨから第１信号電位ＶｓｉｇＬに変化する。
【0068】
また、図６に示す比較例において、サブフレーム期間ＳＦ（２）の書き込み期間Ｗ後の各信号線ＳＬＭ（ＳＬ１，ＳＬ２，・・・，ＳＬｍ－１，ＳＬｍ）の電位は、第２信号電位ＶｓｉｇＨとされる。
【0069】
サブフレーム期間ＳＦ（２）の電位リセット期間ＲＳＴにおいて、表示領域７内の全ての走査線ＧＬＮに一括して駆動電位ＶＧＮ（ＶＧ１，ＶＧ２，・・・，ＶＧｎ）が供給されることにより、各画素Ｐｉｘのスイッチング素子１がオン制御される。
【0070】
これにより、サブフレーム期間ＳＦ（２）の行書き込み期間Ｗ／Ｎにおいて各画素Ｐｉｘに書き込まれた画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、第２信号電位ＶｓｉｇＨに変位する。その後の共通電位反転期間ＲＶにおいて、共通電極６の電位が第２共通電位ＶｃｏｍＨから第１共通電位ＶｃｏｍＬに切り替わると、図６に下向き矢示したように、共通電極６に容量結合した画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、第１信号電位ＶｓｉｇＬとなる。
【0071】
その後に続くサブフレーム期間ＳＦ（１），ＳＦ（３）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに正極性の画素信号ＳｉｇＭ＋（Ｓｉｇ１Ｍ＋，Ｓｉｇ２Ｍ＋，・・・，ＳｉｇｎＭ＋）として第２信号電位ＶｓｉｇＨ（最大階調値）が書き込まれると、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、図６に上向き矢示したように、第１信号電位ＶｓｉｇＬから第２信号電位ＶｓｉｇＨに変化する。
【0072】
図７Ａは、図６に示す比較例において画素に最大階調値が書き込まれた際の画素電極電位変化の第１例を示す概念図である。図７Ｂは、図６に示す比較例において画素に最大階調値が書き込まれた際の画素電極電位変化の第２例を示す概念図である。図７Ａでは、サブフレーム期間ＳＦ（１），ＳＦ（３）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに負極性の画素信号ＳｉｇＭ＋（Ｓｉｇ１Ｍ＋，Ｓｉｇ２Ｍ＋，・・・，ＳｉｇｎＭ＋）として第２信号電位ＶｓｉｇＨ（最大階調値）が書き込まれた例を示している。図７Ｂでは、サブフレーム期間ＳＦ（２）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに負極性の画素信号ＳｉｇＭ－（Ｓｉｇ１Ｍ－，Ｓｉｇ２Ｍ－，・・・，ＳｉｇｎＭ－）として第１信号電位ＶｓｉｇＬ（最大階調値）が書き込まれた例を示している。
【0073】
図７Ａに示すように、比較例では、サブフレーム期間ＳＦ（１），ＳＦ（３）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに正極性の画素信号ＳｉｇＭ＋（Ｓｉｇ１Ｍ＋，Ｓｉｇ２Ｍ＋，・・・，ＳｉｇｎＭ＋）として第２信号電位ＶｓｉｇＨ（最大階調値）が書き込まれる際に、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）が最小階調値に対応する第１信号電位ＶｓｉｇＬから最大階調値に対応する第２信号電位ＶｓｉｇＨまで変化し安定するまでの時間が長くなる。このため、サブフレーム期間ＳＦ（１），ＳＦ（３）における行書き込み期間Ｗ／Ｎが長くなり、結果として、サブフレーム期間ＳＦ（１），ＳＦ（３）の書き込み期間Ｗが長くなる。
【0074】
また、図７Ｂに示すように、比較例では、サブフレーム期間ＳＦ（２）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに負極性の画素信号ＳｉｇＭ－（Ｓｉｇ１Ｍ－，Ｓｉｇ２Ｍ－，・・・，ＳｉｇｎＭ－）として第１信号電位ＶｓｉｇＬ（最大階調値）が書き込まれる際に、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）が最小階調値に対応する第２信号電位ＶｓｉｇＨから最大階調値に対応する第１信号電位ＶｓｉｇＬまで変化し安定するまでの時間が長くなる。このため、サブフレーム期間ＳＦ（２）における行書き込み期間Ｗ／Ｎが長くなり、結果として、サブフレーム期間ＳＦ（２）の書き込み期間Ｗが長くなる。
【0075】
【0076】
実施形態１において、サブフレーム期間ＳＦ（１），ＳＦ（３）の書き込み期間Ｗ後の各信号線ＳＬＭ（ＳＬ１，ＳＬ２，・・・，ＳＬｍ－１，ＳＬｍ）の電位は、第１信号電位ＶｓｉｇＬと第２信号電位ＶｓｉｇＨとの中間電位ＶｓｉｇＭとされる。
【0077】
サブフレーム期間ＳＦ（１），ＳＦ（３）の電位リセット期間ＲＳＴにおいて、表示領域７内の全ての走査線ＧＬＮに一括して駆動電位ＶＧＮ（ＶＧ１，ＶＧ２，・・・，ＶＧｎ）が供給されることにより、各画素Ｐｉｘのスイッチング素子１がオン制御されると、サブフレーム期間ＳＦ（１），ＳＦ（３）の行書き込み期間Ｗ／Ｎにおいて各画素Ｐｉｘに書き込まれた画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、中間電位ＶｓｉｇＭに変位する。
【0078】
また、実施形態１では、共通電位反転期間ＲＶにおいて各画素Ｐｉｘのスイッチング素子１のオン状態を維持する。これにより、共通電極６の電位が第１共通電位ＶｃｏｍＬから第２共通電位ＶｃｏｍＨに切り替わった際に、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）が中間電位ＶｓｉｇＭに維持される。
【0079】
その後に続くサブフレーム期間ＳＦ（２）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに負極性の画素信号ＳｉｇＭ－（Ｓｉｇ１Ｍ－，Ｓｉｇ２Ｍ－，・・・，ＳｉｇｎＭ－）として第１信号電位ＶｓｉｇＬ（最大階調値）が書き込まれると、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、図８に下向き矢示したように、中間電位ＶｓｉｇＭから第１信号電位ＶｓｉｇＬに変化する。
【0080】
また、実施形態１において、サブフレーム期間ＳＦ（２）の書き込み期間Ｗ後の各信号線ＳＬＭ（ＳＬ１，ＳＬ２，・・・，ＳＬｍ－１，ＳＬｍ）の電位は、第２信号電位ＶｓｉｇＨと第１信号電位ＶｓｉｇＬとの中間電位ＶｓｉｇＭとされる。
【0081】
サブフレーム期間ＳＦ（２）の電位リセット期間ＲＳＴにおいて、表示領域７内の全ての走査線ＧＬＮに一括して駆動電位ＶＧＮ（ＶＧ１，ＶＧ２，・・・，ＶＧｎ）が供給されることにより、各画素Ｐｉｘのスイッチング素子１がオン制御されると、サブフレーム期間ＳＦ（２）の行書き込み期間Ｗ／Ｎにおいて各画素Ｐｉｘに書き込まれた画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、中間電位ＶｓｉｇＭに変位する。
【0082】
また、実施形態１では、共通電位反転期間ＲＶにおいて各画素Ｐｉｘのスイッチング素子１のオン状態を維持する。これにより、共通電極６の電位が第２共通電位ＶｃｏｍＨから第１共通電位ＶｃｏｍＬに切り替わった際に、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）が中間電位ＶｓｉｇＭに維持される。
【0083】
その後に続くサブフレーム期間ＳＦ（１），ＳＦ（３）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに正極性の画素信号ＳｉｇＭ＋（Ｓｉｇ１Ｍ＋，Ｓｉｇ２Ｍ＋，・・・，ＳｉｇｎＭ＋）として第２信号電位ＶｓｉｇＨ（最大階調値）が書き込まれると、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、図８に上向き矢示したように、中間電位ＶｓｉｇＭから第２信号電位ＶｓｉｇＨに変化する。
【0084】
図９Ａは、実施形態１において画素に最大階調値が書き込まれた際の画素電極電位変化の第１例を示す概念図である。図９Ｂは、実施形態１において画素に最大階調値が書き込まれた際の画素電極電位変化の第２例を示す概念図である。図９Ａでは、サブフレーム期間ＳＦ（１），ＳＦ（３）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに負極性の画素信号ＳｉｇＭ＋（Ｓｉｇ１Ｍ＋，Ｓｉｇ２Ｍ＋，・・・，ＳｉｇｎＭ＋）として第２信号電位ＶｓｉｇＨ（最大階調値）が書き込まれた例を示している。図９Ｂでは、サブフレーム期間ＳＦ（２）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに負極性の画素信号ＳｉｇＭ－（Ｓｉｇ１Ｍ－，Ｓｉｇ２Ｍ－，・・・，ＳｉｇｎＭ－）として第１信号電位ＶｓｉｇＬ（最大階調値）が書き込まれた例を示している。
【0085】
図９Ａに示すように、実施形態１では、サブフレーム期間ＳＦ（１），ＳＦ（３）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに正極性の画素信号ＳｉｇＭ＋（Ｓｉｇ１Ｍ＋，Ｓｉｇ２Ｍ＋，・・・，ＳｉｇｎＭ＋）として第２信号電位ＶｓｉｇＨ（最大階調値）が書き込まれる際に、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）が第２信号電位ＶｓｉｇＨに安定するまでの時間を、比較例よりも短くすることができる。このため、サブフレーム期間ＳＦ（１），ＳＦ（３）における行書き込み期間Ｗ／Ｎを比較例よりも短縮した（Ｗ／Ｎ）／２とすることができ、結果として、サブフレーム期間ＳＦ（１），ＳＦ（３）の書き込み期間Ｗを短縮することができる。
【0086】
また、図９Ｂに示すように、実施形態１では、サブフレーム期間ＳＦ（２）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに負極性の画素信号ＳｉｇＭ－（Ｓｉｇ１Ｍ－，Ｓｉｇ２Ｍ－，・・・，ＳｉｇｎＭ－）として第１信号電位ＶｓｉｇＬ（最大階調値）が書き込まれる際に、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）が第１信号電位ＶｓｉｇＬに安定するまでの時間を、比較例よりも短くすることができる。このため、サブフレーム期間ＳＦ（２）における行書き込み期間Ｗ／Ｎを比較例よりも短縮した（Ｗ／Ｎ）／２とすることができ、結果として、サブフレーム期間ＳＦ（２）の書き込み期間Ｗを短縮することができる。
【0087】
なお、図８に示す例では、サブフレーム期間ＳＦ（１），ＳＦ（３）の共通電位反転期間ＲＶにおいて共通電極６の電位を第１共通電位ＶｃｏｍＬから第２共通電位ＶｃｏｍＨに切り替える際に、第１共通電位ＶｃｏｍＬと第２共通電位ＶｃｏｍＨとの中間電位ＶｃｏｍＭに切り替えてから、第２共通電位ＶｃｏｍＨに切り替えるようにしている。
【0088】
また、図８に示す例では、サブフレーム期間ＳＦ（２）の共通電位反転期間ＲＶにおいて共通電極６の電位を第２共通電位ＶｃｏｍＨから第１共通電位ＶｃｏｍＬに切り替える際に、第２共通電位ＶｃｏｍＨと第１共通電位ＶｃｏｍＬとの中間電位ＶｃｏｍＭに切り替えてから、第１共通電位ＶｃｏｍＬに切り替えるようにしている。
【0089】
これにより、共通電位反転期間ＲＶにおいて共通電極６の電位が変化した際の過渡的な画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）の電位変動を抑制することができる。
【0090】
【0091】
実施形態２では、共通電極６の電位を第１共通電位ＶｃｏｍＬから第２共通電位ＶｃｏｍＨに切り替えた後に、表示領域７内の全ての走査線ＧＬＮに一括して駆動電位ＶＧＮ（ＶＧ１，ＶＧ２，・・・，ＶＧｎ）を供給して各画素Ｐｉｘのスイッチング素子１をオン制御させるプリチャージ期間ＰＣＨを設けている。
【0092】
実施形態２において、サブフレーム期間ＳＦ（１），ＳＦ（３）の書き込み期間Ｗ後の各信号線ＳＬＭ（ＳＬ１，ＳＬ２，・・・，ＳＬｍ－１，ＳＬｍ）の電位は、比較例と同様に第１信号電位ＶｓｉｇＬとされ、サブフレーム期間ＳＦ（１），ＳＦ（３）の共通電位反転期間ＲＶにおいて、第１信号電位ＶｓｉｇＬと第２信号電位ＶｓｉｇＨとの中間電位ＶｓｉｇＭとされる。
【0093】
サブフレーム期間ＳＦ（１），ＳＦ（３）の電位リセット期間ＲＳＴにおいて、表示領域７内の全ての走査線ＧＬＮに一括して駆動電位ＶＧＮ（ＶＧ１，ＶＧ２，・・・，ＶＧｎ）が供給されることにより、各画素Ｐｉｘのスイッチング素子１がオン制御されると、サブフレーム期間ＳＦ（１），ＳＦ（３）の行書き込み期間Ｗ／Ｎにおいて各画素Ｐｉｘに書き込まれた画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、第１信号電位ＶｓｉｇＬに変位する。
【0094】
その後の共通電位反転期間ＲＶにおいて、共通電極６の電位が第１共通電位ＶｃｏｍＬから第２共通電位ＶｃｏｍＨに切り替わると、比較例と同様に、共通電極６に容量結合した画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、第２信号電位ＶｓｉｇＨとなる。
【0095】
各信号線ＳＬＭ（ＳＬ１，ＳＬ２，・・・，ＳＬｍ－１，ＳＬｍ）の電位が中間電位ＶｓｉｇＭとされた状態で、プリチャージ期間ＰＣＨにおいて表示領域７内の全ての走査線ＧＬＮに一括して駆動電位ＶＧＮ（ＶＧ１，ＶＧ２，・・・，ＶＧｎ）を供給して各画素Ｐｉｘのスイッチング素子１をオン制御させることにより、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）の電位は、第２信号電位ＶｓｉｇＨから中間電位ＶｓｉｇＭに変化する。
【0096】
その後に続くサブフレーム期間ＳＦ（２）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに負極性の画素信号ＳｉｇＭ－（Ｓｉｇ１Ｍ－，Ｓｉｇ２Ｍ－，・・・，ＳｉｇｎＭ－）として第１信号電位ＶｓｉｇＬ（最大階調値）が書き込まれると、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、図１０に下向き矢示したように、中間電位ＶｓｉｇＭから第１信号電位ＶｓｉｇＬに変化する。
【0097】
また、実施形態１において、サブフレーム期間ＳＦ（２）の書き込み期間Ｗ後の各信号線ＳＬＭ（ＳＬ１，ＳＬ２，・・・，ＳＬｍ－１，ＳＬｍ）の電位は、比較例と同様に第２信号電位ＶｓｉｇＨとされ、サブフレーム期間ＳＦ（２）の共通電位反転期間ＲＶにおいて、第２信号電位ＶｓｉｇＨと第１信号電位ＶｓｉｇＬとの中間電位ＶｓｉｇＭとされる。
【0098】
サブフレーム期間ＳＦ（２）の電位リセット期間ＲＳＴにおいて、表示領域７内の全ての走査線ＧＬＮに一括して駆動電位ＶＧＮ（ＶＧ１，ＶＧ２，・・・，ＶＧｎ）が供給されることにより、各画素Ｐｉｘのスイッチング素子１がオン制御されると、サブフレーム期間ＳＦ（２）の行書き込み期間Ｗ／Ｎにおいて各画素Ｐｉｘに書き込まれた画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、第２信号電位ＶｓｉｇＨに変位する。
【0099】
その後の共通電位反転期間ＲＶにおいて、共通電極６の電位が第２共通電位ＶｃｏｍＨから第１共通電位ＶｃｏｍＬに切り替わると、比較例と同様に、共通電極６に容量結合した画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、第１信号電位ＶｓｉｇＬとなる。
【0100】
各信号線ＳＬＭ（ＳＬ１，ＳＬ２，・・・，ＳＬｍ－１，ＳＬｍ）の電位が中間電位ＶｓｉｇＭとされた状態で、プリチャージ期間ＰＣＨにおいて表示領域７内の全ての走査線ＧＬＮに一括して駆動電位ＶＧＮ（ＶＧ１，ＶＧ２，・・・，ＶＧｎ）を供給して各画素Ｐｉｘのスイッチング素子１をオン制御させることにより、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）の電位は、第１信号電位ＶｓｉｇＬから中間電位ＶｓｉｇＭに変化する。
【0101】
その後に続くサブフレーム期間ＳＦ（１），ＳＦ（３）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに正極性の画素信号ＳｉｇＭ＋（Ｓｉｇ１Ｍ＋，Ｓｉｇ２Ｍ＋，・・・，ＳｉｇｎＭ＋）として第２信号電位ＶｓｉｇＨ（最大階調値）が書き込まれると、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）は、図１０に上向き矢示したように、中間電位ＶｓｉｇＭから第２信号電位ＶｓｉｇＨに変化する。
【0102】
実施形態２においても、実施形態１と同様に、サブフレーム期間ＳＦ（１），ＳＦ（３）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに正極性の画素信号ＳｉｇＭ＋（Ｓｉｇ１Ｍ＋，Ｓｉｇ２Ｍ＋，・・・，ＳｉｇｎＭ＋）として第２信号電位ＶｓｉｇＨ（最大階調値）が書き込まれる際に、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）が第２信号電位ＶｓｉｇＨに安定するまでの時間を、比較例よりも短くすることができる。このため、サブフレーム期間ＳＦ（１），ＳＦ（３）における行書き込み期間Ｗ／Ｎを比較例よりも短縮した（Ｗ／Ｎ）／２とすることができ、結果として、サブフレーム期間ＳＦ（１），ＳＦ（３）の書き込み期間Ｗを短縮することができる。
【0103】
また、サブフレーム期間ＳＦ（２）の行書き込み期間Ｗ／Ｎにおいて、各画素Ｐｉｘに負極性の画素信号ＳｉｇＭ－（Ｓｉｇ１Ｍ－，Ｓｉｇ２Ｍ－，・・・，ＳｉｇｎＭ－）として第１信号電位ＶｓｉｇＬ（最大階調値）が書き込まれる際に、画素電極電位ＶｐｉｘＮＭ（Ｖｐｉｘ１Ｍ，Ｖｐｉｘ２Ｍ，・・・，ＶｐｉｘｎＭ）が第１信号電位ＶｓｉｇＬに安定するまでの時間を、比較例よりも短くすることができる。このため、サブフレーム期間ＳＦ（２）における行書き込み期間Ｗ／Ｎを比較例よりも短縮した（Ｗ／Ｎ）／２とすることができ、結果として、サブフレーム期間ＳＦ（２）の書き込み期間Ｗを短縮することができる。
【0104】
以上説明したように、上述した実施形態により、フレーム期間Ｆに占める書き込み期間Ｗを短縮することができる。これにより、例えば、フレームレートを向上させることができる。また、相対的に保持期間Ｈを長くすることができ、発光部３１の各光源（第１光源１１Ｒ、第２光源１１Ｇ、第３光源１１Ｂ）の点灯時間を長くすることができる。これにより、例えば、各光源（第１光源１１Ｒ、第２光源１１Ｇ、第３光源１１Ｂ）の発光強度を抑制することができる。あるいは、各光源の数を減らすことができ、省電力化やコスト低減に寄与することができる。さらには、書き込み期間Ｗの時分割数を増やすことができるので、表示パネルＰにおける画素数を増加して高精細化を図ることができる。
【0105】
以上、好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本開示の技術的範囲に属する。
【符号の説明】
【0106】
１ スイッチング素子
２ 画素電極
３ 液晶層
６ 共通電極
７ 表示領域
８ 信号出力回路
９Ａ 第１走査回路
９Ｂ 第２走査回路
１０ 共通電極駆動回路
１２ 光源駆動回路
１３ タイミングコントローラ
１４ 電源回路
１００ 表示装置
Ｐ 表示パネル
Ｌ 光源装置
ＳＬＭ 信号線
ＧＬＮ 走査線
２ 画素電極
３ 液晶層
６ 共通電極
７ 表示領域
８ 信号出力回路
９Ａ 第１走査回路
９Ｂ 第２走査回路
１０ 共通電極駆動回路
１２ 光源駆動回路
１３ タイミングコントローラ
１４ 電源回路
１００ 表示装置
Ｐ 表示パネル
Ｌ 光源装置
ＳＬＭ 信号線
ＧＬＮ 走査線
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図8】
【図9A】
【図9B】
【図10】