特開 2024-106972 コンピュータメモリシステム及びメモリセグメンテーションの方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024106972

(43)【公開日】2024-08-08

(54)【発明の名称】コンピュータメモリシステム及びメモリセグメンテーションの方法

(51)【国際特許分類】

   G06F 12/02 20060101AFI20240801BHJP

【ＦＩ】

G06F12/02 510A

【審査請求】有

【請求項の数】10

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024002275

(22)【出願日】2024-01-11

(31)【優先権主張番号】18/161,064

(32)【優先日】2023-01-29

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】512167426

【氏名又は名称】華邦電子股▲ふん▼有限公司

【氏名又は名称原語表記】Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ．

(74)【代理人】

【識別番号】100204490

【弁理士】

【氏名又は名称】三上 葉子

(72)【発明者】

【氏名】カルズニー， ウリ

【テーマコード（参考）】

5B160

【Ｆターム（参考）】

5B160AA08

5B160AA12

5B160AA15

5B160AB28

(57)【要約】      （修正有）

【課題】メモリと、メモリセクション属性ストレージ（ＭＳＡＳ）と、メモリアクセス回路（ＭＡＣ）とを含む装置を提供する。
【解決手段】メモリは複数のメモリセクションを含む。ＭＳＡＳは１つ以上のエントリを含み、エントリの少なくともいくつかは、メモリの対応するセクションに対して、対応するセクションセキュリティポリシーと、対応するセクションベースアドレスと、対応するセクションサイズとを指定する。ＭＡＣは、ホストから、メモリ中のアクセスすべきアドレスを指定するメモリアクセス要求を受信し、ＭＳＡＳで指定されたセクションベースアドレス及びセクションサイズに応じて、アドレスに対応する目標メモリセクションを特定し、ＭＳＡＳから、目標メモリセクションに対応するセキュリティポリシーを受信し、セキュリティポリシーをメモリアクセス要求に適用するよう構成される。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数のメモリセクションを含むメモリと、
１つ以上のエントリを含むメモリセクション属性ストレージ（ＭＳＡＳ）と、
メモリアクセス回路（ＭＡＣ）と
を含み、
前記エントリの少なくともいくつかは、前記メモリの対応するセクションのため、対応するセキュリティポリシーと、対応するセクションベースアドレスと、対応するセクションサイズとを指定し、
前記ＭＡＣは、
ホストから、前記メモリ中のアクセスすべきアドレスを指定するメモリアクセス要求を受信し、
前記ＭＳＡＳで指定された前記セクションベースアドレス及び前記セクションサイズに応じて、前記アドレスに対応する目標メモリセクションを特定し、
前記ＭＳＡＳから、前記目標メモリセクションに対応するセキュリティポリシーを受信し、
前記セキュリティポリシーを前記メモリアクセス要求に適用する
よう構成される、
コンピュータメモリシステム。

【請求項2】

前記メモリセクションのサイズは２の整数乗であり、前記セクションベースアドレスは前記メモリセクションの前記対応するセクションサイズの整数倍である、
請求項１に記載のコンピュータメモリシステム。

【請求項3】

前記ＭＡＣは、前記アドレスのセクション指定ビットのセットが前記目標メモリセクションのエントリ中のベースアドレスの対応するビットと等しいことを識別することによって、前記アドレスが前記目標メモリセクションに属すると判定するよう構成され、前記セットのサイズは、前記目標メモリセクションの前記エントリ中のセクションサイズに由来する、
請求項１に記載のコンピュータメモリシステム。

【請求項4】

前記セクション指定ビットはビット位置ｎ～Ｎ－１でのビットであり、ビット位置０が最下位ビットであり、２^ｎが前記セクションサイズであり、２^Ｎが前記メモリの合計サイズである、
請求項３に記載のコンピュータメモリシステム。

【請求項5】

前記ＭＳＡＳは、同一サイズの第１メモリセクションと第２メモリセクションとの間のアドレス再マッピングを、前記第１メモリセクション及び前記第２メモリセクションの前記エントリ間で前記セクション指定ビットを交換することによって実行するよう更に構成される、
請求項３に記載のコンピュータメモリシステム。

【請求項6】

複数のメモリセクションを含むメモリのため、１つ以上のエントリを含むメモリセクション属性ストレージ（ＭＳＡＳ）を格納することであって、前記エントリの少なくともいくつかは、前記メモリの対応するセクションのため、対応するセキュリティポリシーと、対応するセクションベースアドレスと、対応するセクションサイズとを指定することと、
ホストから、前記メモリ中のアクセスすべきアドレスを指定するメモリアクセス要求を受信することと、
前記ＭＳＡＳで指定された前記セクションベースアドレス及び前記セクションサイズに応じて、前記アドレスに対応する目標メモリセクションを特定することと、
前記ＭＳＡＳから、前記目標メモリセクションに対応するセキュリティポリシーを受信することと、
前記セキュリティポリシーを前記メモリアクセス要求に適用することと
を含む、
メモリセグメンテーションのための方法。

【請求項7】

前記メモリセクションのサイズは２の整数乗であり、前記セクションベースアドレスは前記メモリセクションの前記対応するセクションサイズの整数倍である、
請求項６に記載の方法。

【請求項8】

前記目標メモリセクションを特定することは、
前記アドレスのセクション指定ビットのセットが前記目標メモリセクションの前記エントリ中のベースアドレスの対応するビットと等しいことを識別することによって、前記アドレスが前記目標メモリセクションに属すると判定することであって、前記セットのサイズは、前記目標メモリセクションの前記エントリ中のセクションサイズに由来すること
を含む、
請求項６に記載の方法。

【請求項9】

前記セクション指定ビットはビット位置ｎ～Ｎ－１でのビットであり、ビット位置０が最下位ビットであり、２^ｎが前記セクションサイズであり、２^Ｎが前記メモリの合計サイズである、
請求項８に記載の方法。

【請求項10】

同一サイズの第１メモリセクションと第２メモリセクションとの間のアドレス再マッピングを、前記第１メモリセクション及び前記第２メモリセクションの前記エントリ間で前記セクション指定ビットを交換することによって実行すること
を更に含む、
請求項８に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は一般的にコンピュータメモリアクセスに関するものであり、特に、メモリセグメンテーション方式に関するものである。

【背景技術】

【0002】

米国特許出願公開第２００８／０２６３３１５号は、メモリ位置を示すためのメモリセグメント識別子及びメモリセグメントマスクに依存するコンピュータアドレス指定モード及びメモリアクセス方法を記載している。このアドレス指定モードにおいて、プロセッサはメモリセグメント識別子とメモリセグメントマスクを含む命令を受信する。プロセッサは個別のメモリ位置にアクセスするため２段アドレス復号方式を採用する。この複合において、プロセッサは特定のメモリセグメントを選択するためメモリセグメント識別子を復号する。各メモリセグメントは所定の数のメモリ位置を含む。プロセッサは、メモリセグメントマスクに設定されたマスクビットに基づいてメモリセグメント内のメモリ位置を選択する。この開示されているアドレス指定モードは非連続的なメモリ位置に効率的にアクセスすることが可能であるため利点がある。

【0003】

米国特許第１１，３０１，３９１号は、メモリ動作のパフォーマンスに関連付く特定のアクセスサイズを有する第１メモリコンポーネントと、論理－物理データ構造を格納するための第２メモリコンポーネントと、メモリコンポーネントに操作可能に結合された処理装置とを含むシステムを記載しており、論理－物理データ構造のエントリはメモリコンポーネント中の対応する物理位置への管理セグメントをマッピングし、各管理セグメントは特定のアクセスサイズを有する集約された複数の論理アクセス単位に対応する。処理装置は、各対応する管理セグメントのため、対応する管理セグメントに対応する構成アクセス単位へのアクセス要求を追跡し、追跡に基づいて対応する管理セグメントに特定のメモリ管理動作を実行するか否かを判断することにより、管理セグメント毎にメモリ管理動作を実行可能である。

【発明の概要】

【課題を解決するための手段】

【0004】

ここで説明する本発明の１つの実施形態は、メモリと、メモリセクション属性ストレージ（Ｍｅｍｏｒｙ Ｓｅｃｔｉｏｎ Ａｔｔｒｉｂｕｔｅ Ｓｔｏｒａｇｅ、ＭＳＡＳ）と、メモリアクセス回路（ｍｅｍｏｒｙ ａｃｃｅｓｓ ｃｉｒｃｕｉｔ、ＭＡＣ）とを含む装置を提供する。メモリは複数のメモリセクションを含む。ＭＳＡＳは１つ以上のエントリを含み、エントリの少なくともいくつかは、メモリの対応するセクションに対して、対応するセクションセキュリティポリシーと、対応するセクションベースアドレスと、対応するセクションサイズとを指定する。ＭＡＣは、ホストからメモリ中のアクセスすべきアドレスを指定するメモリアクセス要求を受信し、ＭＳＡＳで指定されたセクションベースアドレス及びセクションサイズに応じて、アドレスに対応する目標メモリセクションを特定し、ＭＳＡＳから目標メモリセクションに対応するセキュリティポリシーを受信し、セキュリティポリシーをメモリアクセス要求に適用するよう構成される。

【0005】

いくつかの実施形態において、メモリセクションのサイズは２の整数乗であり、セクションベースアドレスはメモリセクションの対応するセクションサイズの整数倍である。

【0006】

いくつかの実施形態において、ＭＡＣは、アドレスのセクション指定ビットのセットが目標メモリセクションのエントリ中のベースアドレスの対応するビットと等しいことを識別することによって、アドレスが目標メモリセクションに属すると判定するよう構成され、前記セットのサイズは、目標メモリセクションのエントリ中のセクションサイズに由来する。１つの例示的な実施形態において、セクション指定ビットはビット位置ｎ～Ｎ－１でのビットであり、ビット位置０が最下位ビットであり、２^ｎがセクションサイズであり、２^Ｎがメモリの合計サイズである。１つの開示される実施形態において、ＭＳＡＳは、同一サイズの第１メモリセクションと第２メモリセクションとの間のアドレス再マッピングを、第１メモリセクション及び第２メモリセクションのエントリ間でセクション指定ビットを交換することによって実行するよう更に構成される。

【0007】

ここで説明する１つの実施形態によると、以下を含む方法を更に提供する。複数のメモリセクションを含むメモリのため、１つ以上のエントリを含むメモリセクション属性ストレージ（ＭＳＡＳ）を格納することであって、少なくともいくつかのエントリは、メモリの対応するセクションのため、対応するセクションセキュリティポリシーと、対応するセクションベースアドレスと、対応するセクションサイズとを指定する。ホストからメモリ中のアクセスすべきアドレスを指定するメモリアクセス要求を受信する。ＭＳＡＳで指定されたセクションベースアドレス及びセクションサイズに応じて、アドレスに対応する目標メモリセクションを特定する。ＭＳＡＳから目標メモリセクションに対応するセキュリティポリシーを受信する。セキュリティポリシーをメモリアクセス要求に適用する。

【図面の簡単な説明】

【0008】

本発明は、添付図面と併せて下記の実施形態の詳細な説明からより完全に理解される。

【0009】

【図1】本発明の１つの実施形態によるコンピュータメモリシステムの１つの構成例を概略的に表すブロック図である。

【図2】本発明の１つの実施形態によるセクションに分割されたメモリを有するコンピュータを概略的に表すブロック図である。

【図3】本発明の１つの実施形態によるメモリセクション属性ストレージ（ＭＳＡＳ）を概略的に表すブロック図である。

【図4】本発明の１つの実施形態によるコンピュータメモリの１つのセクション再マッピング例を概略的に表すブロック図である。

【図5】本発明の１つの実施形態によるセクション再マッピングを有するコンピュータを概略的に表すブロック図である。

【図6】本発明の１つの実施形態によるメモリセグメンテーションの方法を概略的に表すフロー図である。

【発明を実施するための形態】

【0010】

概要
コンピュータのメモリ空間はメモリセクション又はメモリセグメントに分割されることが多く、メモリセクション又はメモリセグメントは通常、オペレーティングシステム（ＯＳ）対アプリケーションコード、システム対ユーザデータといった、コードとデータの自然分割に対応する。許可コードがメモリセグメントに関連付いてよい。例えば、所与のメモリセクションに対して、書き込みアクセスはオペレーティングシステムのみに許可されてよく、読み出しアクセスは制限されなくてよい。コンピュータシステムによっては、プロセッサは各メモリアクセスにユーザＩＤコードを発行してよく、様々なメモリセクションはそのような各ユーザの許可リスト定義してよい。

【0011】

加えて、コンピュータ又はコンピュータ中の専用回路は時々、ＣＰＵがアクセスするセクションをメモリ中の異なるセクション（典型的に同一のサイズを有する）に再マッピングしてよい（この技術はページに基づく仮想メモリシステム中、並びにセグメントに用いることができる）。

【0012】

ここで開示する本発明の実施形態は効率的なメモリセグメンテーション技術を提供し、装置と方法を含む。１つの実施形態において、コンピュータシステムは、各メモリセクションに対してセクションのベースアドレスとセクションサイズを格納するよう構成されたメモリセクション属性ストレージ（Ｍｅｍｏｒｙ Ｓｅｃｔｉｏｎ Ａｔｔｒｉｂｕｔｅ Ｓｔｏｒａｇｅ、ＭＳＡＳ）を含む。実施形態において、セクションサイズは常に２の整数乗であり、セクションベースアドレスは対応するセクションサイズの整数倍である。よって、実施形態において、アドレスが所与のセクション内にあるかを調べ出すためには、減らされた数のセクション指定最上位アドレスビットを比較すればよく、開示する方式を速く且つ効率的にする。１つの実施形態において、比較するアドレスビットの数＝メモリサイズの底２の対数－セクションサイズの底２の対数である。

【0013】

いくつかの実施形態において、ＭＳＡＳは、プロセッサ（ここではホストとも呼ぶ）からのメモリアクセス要求に応じて、アドレスセクションを突き止めるためにアドレスを全セグメントのベースアドレスと同時に比較する。１つの実施形態において、ＭＳＡＳは、各セグメントに指定されたセキュリティポリシーコード（例えば許可コード）を更に含み、アドレス入力に応じて、アドレス指定されたメモリセクションに係るセキュリティポリシーコードを出力する。

【0014】

いくつかの実施形態において、コンピュータシステムはメモリアクセス制御（Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ、ＭＡＣ）回路を更に含み、ＭＡＣ回路はユーザＩＤと読み出し／書き込み指示を含むアクセス属性をプロセッサから受信し、アクセス属性をＭＳＡＳが出力したセキュリティポリシーコードで検証し、これに基づいてメモリアクセスを許可又は拒否する。

【0015】

実施形態において、コンピュータシステムはユーザ空間から物理メモリ空間へのセクション再マッピングを容易にする。ＭＳＡＳは各セクションに対して再マッピングコードを含み、ＭＳＡＳが入力アドレスと格納されたベースアドレスとセクションサイズとに基づいてセグメントをの位置を見つけたとき、ＭＳＡＳは対応する再マッピングコードに基づいてアドレスを再マッピングする。

【0016】

システムの説明
以下に開示する例示的な実施形態において、総メモリサイズ１３１，０７２（２^１７又は１２８Ｋ）バイト、最小セクションサイズ４，０９６（２^１２又は４Ｋ）と仮定する。ただし、本発明は１３１，０７２バイト及び最小セクションサイズ４，０９６に限定されない。更に、データサイズはバイトに限定されない（例えば、データは３２ビットワードであってよい）。実施形態において、如何なる適切なメモリサイズ、最小セクションサイズ、データサイズが用いられてよい（以下に示すように、セクションサイズは２の整数乗であるべきである）。

【0017】

図１は、本発明の１つの実施形態によるコンピュータメモリシステム１００の１つの構成例を概略的に表すブロック図である。

【0018】

コンピュータメモリシステムは、１２セクションに分割されたメモリ１０２を含む。メモリセクション属性ストレージ（ＭＳＡＳ）１０４は、各セクションのベースアドレス、サイズ、セキュリティポリシーコード（例えば許可コード）を記述する。図１に表す例示的実施形態によると、メモリサイズは０ｘ２００００（１２８Ｋ）であり、最小セクションサイズは０ｘ０１０００又は４Ｋバイトであり、よってＭＳＡＳのベースアドレスフィールドはｌｏｇ_２（１２８Ｋ）－ｌｏｇ_２（４Ｋ）＝５ビットを含む。

【0019】

以下では、セキュリティポリシーコードは許可コードを指す。ただし、開示する技術において、許可コードに限定されず、他の適切なセキュリティポリシーコードが用いられてよい。

【0020】

セクション属性及び対応するＭＳＡＳ内容を下記表に示す：

【0021】

【表1】

【0022】

実施形態において、セグメントのベースアドレスは対応するセグメントサイズの整数積である。この制限は、（図３を参照して）以下に説明するように少数のセクション指定ビットのみが比較される効率的なセグメント検索を可能とする。

【0023】

曖昧さを避けるため、以下ではプロセッサが送信するアドレスのベースアドレスビットをベースアドレスと呼び、ベースアドレスビットを指定するＭＳＡＳビットをベースフィールドと呼ぶことに注意されたい。

【0024】

図１及び上記に表したコンピュータメモリシステム１００の構成は、概念を明確化するために用いた一例である。代替的な実施形態にて他の構成が用いられてよい。いくつかの実施形態において、例えば、セクションのサイズは常に２のべき乗であることから、セクションサイズフィールド中のビットの数は比較的小さくてよい（例えば、可能なセクションサイズ、４Ｋバイトの倍数、が１、２、４、８、１６、３２のみである場合、セクションサイズフィールドは３つのビットのみを含んでよい）。

【0025】

図２は、本発明の１つの実施形態によるセクションに分割されたメモリ１０２を有するコンピュータ２００を概略的に表すブロック図である。プロセッサ２０２は（ホストとも呼ぶ）、メモリ１０２（図１）へのメモリアクセス要求（例えば、メモリ読み出し又はメモリ書き込み要求）を送信し、読み出し出力又は書き込み出力が有効となる（他の実施形態において、プロセッサは単一のＲ／Ｗ出力とアクセスイネーブルワイヤとを含み、他の実施形態において、他の適切なメモリアクセス構成が用いられてよい）。

【0026】

簡潔にするため、以下では用語ｌｇを底２の対数演算を示すために用いる。更に、ｌｇ（メモリサイズ）からメモリ全体のアドレス中のビット数を減算したものをＮと呼び（図１に表した例においてＮ＝１７）、ｌｇ（最小セクションサイズ）から最小セクション中のビット数を減算したものをＬと呼び、１つのセクションのＭＳＡＳのベースフィールド中のビット数をＢと呼ぶ。図２に表した例示的な実施形態において、Ｎ＝１７、Ｌ＝１２、Ｂ＝５である。

【0027】

プロセッサ２０２がメモリにアクセスするとき、プロセッサは、アドレス、読み出し又は書き込み指示、及びユーザＩＤ（例えば、ユーザ／管理者）を送信する。Ｂ個の上位アドレスビットがＭＳＡＳに入力される。

【0028】

入力アドレスビットに応じて、ＭＳＡＳはメモリ中のどのセグメントがアクセスされるかを決定し、対応する許可コードをＭＡＣへ送信する。１つの実施形態において、ベースフィールドと入力アドレスビットの両方がセクションサイズに基づいてマスクされたとき、ＭＳＡＳはベースフィールドが入力アドレスビットに等しいエントリを見つけ出す（以下に図３を参照して説明する）。

【0029】

コンピュータ２００は、メモリへのアクセスを許可又は禁止するよう構成されたメモリアクセス制御（ＭＡＣ）回路２０４を更に含む。ＭＡＣは、ＭＳＡＳが送信したプロセッサによってアドレス指定されるセクションに対応する許可コードを確認し、許可コード、ユーザＩＤ、及び読み出し又は書き込み入力に基づいてアクセスを許可するか決定する。アクセスが許可されなかった場合、ＭＡＣは、例えば、書き込み動作を阻止するため無効（Ｄｉｓａｂｌｅ）信号をゲート２０６に送信することにより、及び／又は、読み出し動作を阻止するためＤｉｓａｂｌｅ信号をゲート２０８に送信することにより、アクセスを防止する。追加的に又は代替的に、ＭＡＣはアボート（Ａｂｏｒｔ）信号をプロセッサへ送信してよい。

【0030】

図２に表し上記で説明したコンピュータ２００の構成は、概念の明確化のために用いた例である。代替的な実施形態において、他の構成が用いられてよい。例えば、いくつかの実施形態において、メモリ１０２はフラッシュメモリといった不揮発性メモリ（ＮＶＭ）を含んでよく、プロセッサ２０２が送信するアクセスタイプは、読み出し、プログラム、消去を含んでよい（許可コードは対応して改変される）。いくつかの実施形態において、メモリ１０２は異なるセクションサイズを有する複数のメモリを含んでよい。実施形態において、メモリは外部ソース（例えばインサーキットデバッガ）によりアクセスされることもでき、ユーザＩＤタイプは１つ以上の外部ユーザＩＤタイプを含んでよい。

【0031】

アドレスのセクションへのマッチング
実施形態において、セクションサイズは２の整数乗であり、セクションのベースアドレスは対応するセクションサイズの整数倍に制限され、この制限は所与のアクセスアドレスの目標セグメントの発見を簡略化する。

【0032】

図１に表した構成例において、プロセッサが送信したＮビットアドレスＡがＢビットベースアドレスフィールドＢＡ_ｋ及びセグメントサイズＳ_ｋを有するセグメントｋにアクセスするかを調べるため、セクション指定ビットと呼ばれるＡの上位ビット及びＢＡ_ｋの上位ビットのみが比較され、ｔ＝Ｂ－（ｌｇ（Ｓ_ｋ）－Ｌ）である。例えば、ベースアドレスフィールドが０ｘ０８（図１のＭＳＡＳ１０４のエントリ５）でありセグメントサイズが３２Ｋであり、ｔ＝５（１５－１２）＝２である場合、アドレスがセクション５に含まれるかを調べるためには、僅かにセクションの２つの上位ビットを比較すればよい。

【0033】

図３は、本発明の１つの実施形態によるＭＳＡＳ１０４を概略的に表すブロック図である。ＭＳＡＳは複数のセクションエントリ３０２を含む。各セクションエントリは、対応するセクションのベースフィールドを格納するベースアドレスストア３０４と、セクションのためのビット比較マスクを格納するサイズマスクストア３０６とを含む。ビット比較マスクは、論理０に設定された（ｌｇ（Ｓ_ｋ）－Ｌ）個の最下位ビットと論理１に設定された残りの（上位）ビットとを含む。（サイズは常に２の整数乗であることから、異なるサイズの数はＢに等しい（例えば、４Ｋ、８Ｋ、１６Ｋ、３２Ｋ、６４Ｋ、１２８Ｋ）ことに注意されたい。いくつかの実施形態において、サイズマスクストアはセグメントサイズの符号化を含み、ｌｇ（Ｂ）ビットを要する。例えば、４Ｋは０ｂ０００に、８Ｋは０ｂ００１に、１６Ｋは０１０に、３２Ｋは０１１に、６４Ｋは１０１に、１２８Ｋは１１１に符号化される。この配置はストレージビットを節約するが、ビットマスクを生成するために復号化ロジックを要する。

【0034】

ＡＮＤゲート３０８（Ｂ個のゲートの総計）は、プロセッサが送信したアドレスのＢ個の上位ビットのそれぞれと、ビットマスクの対応するビットで論理ＡＮＤ演算を実行し、ＡＮＤゲート３１０（Ｂ個のゲート）は、ベースフィールドビットとビットマスクの対応するビットで論理ＡＮＤ演算を実行する（いくつかの実施形態において、ベースアドレスストア３０４はＢ個のビットを含み、（ｌｇ（Ｓ_ｋ）－Ｌ）個の最小ビットは論理０に設定され、よってゲート３１０を必要としない）。

【0035】

ゲート３０８及びゲート３１０のＢ個のビット出力はＢ個の排他的論理和（ＸＯＲ）ゲート３１２に入力される。各ＸＯＲゲートは、一対のアドレスビットを対応するベースフィールドビットと比較する。次いで、全てのマスクされていないＡ［１６：１２］アドレスビットがマスクされていないベースフィールドビットと等しい場合、ＡＮＤゲート３１４は単一の一致指示（Ｍａｔｃｈ ｉｎｄｉｃａｔｉｏｎ）を生成する。

【0036】

図３に表した例示的な実施形態によると、許可テーブル３１６はセクションの許可を格納する（図１のＭＳＡＳ１０４テーブル中のＰ０～Ｐ１９）。エントリ３０２のうちの１つが一致を示した場合、許可テーブルは対応する許可コードをＭＡＣ２０４（図２）へ送信し、ＭＡＣ２０４は該許可を現在のアクセスに適用する。

【0037】

図３に表し上記で説明したＭＳＡＳ１０４の構成は実施の例として引用した一例である。代替的な実施形態において他の構成が用いられてもよい。例えば、いくつかの実施形態において、ＭＳＡＳ１０４は、上述したマスク比較を実行するよう構成された連想メモリ（ＣＡＭ）を含む。他の実施形態において、許可コードは対応するエントリ３０２に格納される。更に他の実施形態において、各エントリは、例えば再マッピング情報（図４を参照して以下で説明する）及び／又は摩耗測定（ｗｅａｒ ｍｅａｓｕｒｅ）（ＮＶＭメモリにて使用するため）を含む他のビットを格納してよい。

【0038】

セグメント再マッピング
コンピュータシステムは時々、例えば仮想メモリをサポートするため、又はコード再利用を許可するため、メモリ再マッピングを行うことができる。本発明による実施形態はメモリ再マッピングをサポートし、ユーザ（典型的にオペレーティングシステム）は、プロセッサが送信したセグメントの、メモリ中の異なるセグメントへの再マッピングを定義する（ユーザメモリは論理メモリと呼ばれることが多く、実際のメモリは物理メモリと呼ばれる）。セグメントは典型的に同一サイズであるが、いくつかの実施形態において、プロセッサがアクセスするセクションはより大きなセクションの下部に再マッピングされてよい（例えば、セキュリティ上の理由によりセクションの一部のみへのアクセスを許可するため）。

【0039】

図４は、本発明の１つの実施形態によるコンピュータメモリの１つのセクション再マッピング例４００を概略的に表すブロック図である。ＭＳＡＳ１０４は、各エントリのための再マッピングフィールドを含み、これはプロセッサ２０２のアクセスが指向するメモリ１０２中のセクションを示す。

【0040】

図４に表した構成例において、ＭＳＡＳはプロセッサがアクセスした論理メモリ中のセグメントを物理メモリ中の同一サイズのセグメントに再マッピングする。例えば、エントリ２中のベースフィールド＝０ｘ０４の４Ｋセクションは、ベースフィールド＝０ｘ１Ｆの同一サイズのセクションに再マッピングされる。セクションによっては（例えば、エントリ５中のセクション）は再マッピングされない。いくつかの実施形態において、実装を容易にするため、再マッピングされないセクションは同一のベースアドレスに再マッピングされる。

【0041】

図５は、本発明の１つの実施形態によるセクション再マッピングを有するコンピュータ５００を概略的に表すブロック図である。図２に表したコンピュータ２００のように、コンピュータ５００は、プロセッサ２０２と、メモリ１０２と、ＭＡＣ２０４戸を含む。ただし、コンピュータ５００はＭＳＡＳ５０４を含み、ＭＳＡＳ５０４はプロセッサ２０２がアクセスするセクションを、ＭＳＡＳ５０４が含む再マッピングエントリに基づいてメモリ１０２中のセクションに再マッピングするよう構成される。

【0042】

ＭＳＡＳ５０４は、ＭＳＡＳ１０４（図２）のように、Ｂ個の上位アドレスビットを受信し、アクセスすべきメモリ中のセグメントを見つけ、対応する許可コードをＭＡＣへ送信するよう構成される。ＭＳＡＳ５０４は、ＭＳＡＳ１０４とは異なり、Ｂ個の上位ビットを、該Ｂ個の入力ビットとは異なるメモリ中のベースアドレスに再マッピングするよう更に構成される。よって、ＭＳＡＳはプロセッサ２０２がアクセスするセクションを再マッピングすることが可能である（ＭＡＣ２０４、ゲート２０６、及びゲート２０８を含む、コンピュータ５００の他のユニットは、同一ユニット数を有するコンピュータ２００の対応するユニットと同一である）。

【0043】

図６は、本発明の１つの実施形態によるメモリセグメンテーションの方法を概略的に表すフロー図である。該フロー図はＭＳＡＳ５０４とＭＡＣ２０４（図５）によって実行される。

【0044】

フロー図はメモリアクセス動作６０２から始まり、プロセッサ２０２が開始するメモリアクセス要求に加えて、ＭＳＡＳは上位アドレスビットを受信し、ＭＡＣはユーザＩＤコード（例えば、ユーザ／管理者）及び読み出し／書き込み指示（例えば、読み出し入力と書き込み入力）を受信する。

【0045】

次に、セクション検索動作６０４にて、ＭＳＡＳはセグメントサイズＳ_ｋ×２^Ｌ及びベースアドレスフィールドＢＡ_ｋのセクション_ｋを検索し、アドレスビットのｔ個の最上位ビットはベースアドレスフィールドＢＡ_ｋと等しく、ｔ＝Ｂ－（ｌｇ（Ｓ_ｋ）－Ｌ）である。

【0046】

フロー図はここで許可取得動作６０６に進入し、ＭＳＡＳはセグメントｋに対応する許可コードＰ_ｋをＭＡＣへ出力する。次に、アクセス許可／拒否動作６０６にて、ＭＡＣはプロセッサが送信したユーザＩＤ指示と読み出し／書き込み指示をＭＳＡＳが送信した許可コードに対して確認する。アクセスを許可しない場合、ＭＡＣはアボート信号をプロセッサへ送信する、及び／又は、メモリアクセスを禁止する（例えば、ゲート２０６、２０８へ無効指示を送信することによる）。

【0047】

動作６０８にてＭＡＣがアクセスを許可した場合、フロー図は再マッピング動作６１０に進入し、ｔ個の最上位ビットを改変することによりアクセスを再マッピングする。

【0048】

動作６１０の後、フロー図は終了する。

【0049】

図６に表し上記で説明したフロー図６００の構成は、１つの構成例である。代替的な実施形態において他のフロー図が用いられてよい。例えば、１つの実施形態において、ＭＳＡＳはアボート信号を送信しなくてよい（ただし、メモリアクセスは阻止する）。もう１つの例において、再マッピングは実施されず、フロー図は動作６０８の後に終了する。

【0050】

ＭＡＣ２０４と、ＭＳＡＳ１０４と、セクションエントリ３０２とを含むコンピュータシステム２００の構成、及び図１～図６に表し上記で説明したフロー図６００の方法は、単純に概念の明確化のために示した構成例及びフロー図である。代替的な実施形態において、他の適切な構成及びフロー図が用いられてよい。

【0051】

ＭＡＣ２０４、ＭＳＡＳ１０４、及びそれらのサブユニットを含む、コンピュータシステム２００の異なるサブユニットは、１つ以上の特定用途向け集積回路（ＡＳＩＣ）又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）といった適切なハードウェアを用いて、ソフトウェアを用いて、又はハードウェアとソフトウェアを用いて実装されてよい。

【0052】

プロセッサ２０２は、ここで説明した機能を実行するようソフトウェアにおいてプログラムされた１つ以上の汎用プロセッサを含んでよい。ソフトウェアは、ネットワークを介して、又はホストから、電子形態でプロセッサにダウンロードされてよい、又は、代替的又は追加的に、磁気、光学、又は電子メモリといった非一時的な有形媒体に提供及び／又は格納されてよい。

【0053】

上記で説明した実施形態は例として引用したものであり、本発明は上記で特に図示し説明したものに限定されないことを理解されたい。むしろ、本発明の範囲は上述した様々な特徴の組合せと副次的組合せの両方、並びに先行技術に開示されていない上記説明を読んで当業者が想到するであろうそれらの変形及び改変が含まれる。本特許出願に参照により組み入れられた文書は本出願の不可欠な部分とみなされるものであり、本明細書において明示的又は黙示的に成された定義と矛盾する形でこれらの組み入れられた文書内で定義された用語については、本明細書の定義を考慮すべきである。

【産業上の利用可能性】

【0054】

本発明のコンピュータメモリシステム及びメモリセグメンテーションのための方法は、メモリデバイスにおいて応用することができる。

【符号の説明】

【0055】

１００：コンピュータメモリシステム
１０２：メモリ
１０４、５０４：メモリセクション属性ストレージ
２００：コンピュータ
２０２：プロセッサ
２０４：メモリアクセス制御回路
２０６、２０８：ゲート
３０２：セクションエントリ
３０４：ベースアドレスストア
３０６：サイズマスクストア
３０８、３１０：ＡＮＤゲート
３１２：ＸＯＲゲート
３１４：ＡＮＤゲート
３１６：許可テーブル
４００：セクション再マッピング
５００：コンピュータ
６００：フロー図
６０２：メモリアクセス取得動作
６０４：セクション検索動作
６０６：許可取得動作
６０８：アクセス許可／拒否動作
６１０：再マッピング動作

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【外国語明細書】