知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024107528
(43)【公開日】2024-08-09
(54)【発明の名称】集合基板、および集合基板を用いた電子部品の製造方法
(51)【国際特許分類】
H01L 23/12 20060101AFI20240802BHJP
【ＦＩ】
H01L23/12 F
H01L23/12 Q
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023011489
(22)【出願日】2023-01-30
(71)【出願人】
【識別番号】000149734
【氏名又は名称】株式会社大真空
(72)【発明者】
【氏名】草井 強
(57)【要約】
【課題】第一の電子素子の特性測定を正確かつ安定して行い、製造効率を向上させることのできる集合基板を提供するとともに、製造効率を向上させ、特性を向上させることができる電子部品の製造方法および当該製造方法から得られる電子部品を提供する。
【解決手段】集合基板ＣＢにおいて、第一の電子素子搭載領域には第一の電子素子用の搭載電極１２Ａ１，１２Ａ２が形成され、他の電子素子搭載領域には他の電子素子用の搭載電極１３Ｂ１～１３Ｂ６が形成される。他の電子素子用の搭載電極１３Ｂ２，１３Ｂ５は、第一の電子素子用の搭載電極１２Ａ１，１２Ａ２と各々独立して導通し、残りの他の電子素子用の搭載電極は、実装電極１４Ｂ１～１４Ｂ４と各々独立して導通している。一部の搭載電極１３Ｂ２，１３Ｂ５と搭載電極１３Ｂ３、１３Ｂ６とは連絡電極１３Ａ７、１３Ａ１５によって集合基板で各々導通している。
【選択図】 図４
【解決手段】集合基板ＣＢにおいて、第一の電子素子搭載領域には第一の電子素子用の搭載電極１２Ａ１，１２Ａ２が形成され、他の電子素子搭載領域には他の電子素子用の搭載電極１３Ｂ１～１３Ｂ６が形成される。他の電子素子用の搭載電極１３Ｂ２，１３Ｂ５は、第一の電子素子用の搭載電極１２Ａ１，１２Ａ２と各々独立して導通し、残りの他の電子素子用の搭載電極は、実装電極１４Ｂ１～１４Ｂ４と各々独立して導通している。一部の搭載電極１３Ｂ２，１３Ｂ５と搭載電極１３Ｂ３、１３Ｂ６とは連絡電極１３Ａ７、１３Ａ１５によって集合基板で各々導通している。
【選択図】 図４
【特許請求の範囲】
【請求項1】
第一の電子素子搭載領域と、他の電子素子搭載領域と、外部と接続される複数の実装電極とを有する単位基板がマトリクス状に一体形成された集合基板であって、
前記第一の電子素子搭載領域には第一の電子素子用の搭載電極が複数形成され、
前記他の電子素子搭載領域には他の電子素子用の搭載電極が複数形成され、
複数の前記他の電子素子用の搭載電極のうち一部の搭載電極は、前記第一の電子素子用の搭載電極と各々独立して導通し、
複数の前記他の電子素子用の搭載電極のうち残りの搭載電極は、前記実装電極と各々独立して導通し、
前記一部の搭載電極と前記残りの搭載電極の一部とは、隣接する単位基板に形成された連絡電極によって集合基板の状態で各々導通接続され、
前記第一の電子素子用の各搭載電極は、前記他の電子素子用の一部の搭載電極並びに前記連絡電極を介して前記実装電極の各々と導通していることを特徴とする集合基板。
前記第一の電子素子搭載領域には第一の電子素子用の搭載電極が複数形成され、
前記他の電子素子搭載領域には他の電子素子用の搭載電極が複数形成され、
複数の前記他の電子素子用の搭載電極のうち一部の搭載電極は、前記第一の電子素子用の搭載電極と各々独立して導通し、
複数の前記他の電子素子用の搭載電極のうち残りの搭載電極は、前記実装電極と各々独立して導通し、
前記一部の搭載電極と前記残りの搭載電極の一部とは、隣接する単位基板に形成された連絡電極によって集合基板の状態で各々導通接続され、
前記第一の電子素子用の各搭載電極は、前記他の電子素子用の一部の搭載電極並びに前記連絡電極を介して前記実装電極の各々と導通していることを特徴とする集合基板。
【請求項2】
平板からなる基体部と、前記基体部の一方の面に設けられた第一枠部と、前記基体部の他方の面に設けられた第二枠部と、前記第二枠部の端部に設けられ、外部と導電接合される複数の実装電極とを有する単位基板をマトリクス状に一体形成された集合基板であって、
前記基体部の一方の主面であって、前記第一枠部の内側には第一の電子素子用の搭載電極が複数形成され、
前記基体部の他方の主面であって、前記第二枠部の内側には第一の電子素子と導通し処理回路を構成する他の電子素子用の搭載電極が複数形成され、
複数の前記他の電子素子用の搭載電極のうち一部の搭載電極は、前記第一の電子素子用の搭載電極と各々独立して導通し、
複数の前記他の電子素子用の搭載電極のうち残りの搭載電極は、前記実装電極と各々独立して導通し、
前記一部の搭載電極と前記残りの搭載電極の一部とは、隣接する単位基板に形成された連絡電極によって集合基板の状態で各々導通接続され、
前記第一の電子素子用の各搭載電極は、前記他の電子素子用の一部の搭載電極並びに前記連絡電極を介して前記実装電極の各々と導通していることを特徴とする集合基板。
前記基体部の一方の主面であって、前記第一枠部の内側には第一の電子素子用の搭載電極が複数形成され、
前記基体部の他方の主面であって、前記第二枠部の内側には第一の電子素子と導通し処理回路を構成する他の電子素子用の搭載電極が複数形成され、
複数の前記他の電子素子用の搭載電極のうち一部の搭載電極は、前記第一の電子素子用の搭載電極と各々独立して導通し、
複数の前記他の電子素子用の搭載電極のうち残りの搭載電極は、前記実装電極と各々独立して導通し、
前記一部の搭載電極と前記残りの搭載電極の一部とは、隣接する単位基板に形成された連絡電極によって集合基板の状態で各々導通接続され、
前記第一の電子素子用の各搭載電極は、前記他の電子素子用の一部の搭載電極並びに前記連絡電極を介して前記実装電極の各々と導通していることを特徴とする集合基板。
【請求項3】
前記第一の電子素子が圧電振動子であり、前記他の電子素子が前記圧電振動子と発振回路を構成するＩＣ素子である請求項１または２記載の集合基板。
【請求項4】
請求項１に記載の集合基板を用いて電子部品を製造する方法であって、
外部と接続する接続電極を有する第一の電子素子を用意する工程と、
前記集合基板の第一の電子素子用の搭載電極に、前記第一の電子素子の前記接続電極を導電接合する第一の電子素子接合工程と、
前記第一の電子素子接合工程の後に、前記実装電極のうち前記第一の電子素子と導通する実装電極を用いて、前記第一の電子素子の特性を測定する測定工程と、
前記測定工程の測定結果に基づいて対応する特性の他の電子素子を、前記他の電子素子用の搭載電極に導電接合する他の電子素子接合工程と、
前記第一の電子素子と前記他の電子素子が接合された集合基板を個別に切り離し、単位基板からなる電子部品を得る分離工程と、
を有する電子部品の製造方法。
外部と接続する接続電極を有する第一の電子素子を用意する工程と、
前記集合基板の第一の電子素子用の搭載電極に、前記第一の電子素子の前記接続電極を導電接合する第一の電子素子接合工程と、
前記第一の電子素子接合工程の後に、前記実装電極のうち前記第一の電子素子と導通する実装電極を用いて、前記第一の電子素子の特性を測定する測定工程と、
前記測定工程の測定結果に基づいて対応する特性の他の電子素子を、前記他の電子素子用の搭載電極に導電接合する他の電子素子接合工程と、
前記第一の電子素子と前記他の電子素子が接合された集合基板を個別に切り離し、単位基板からなる電子部品を得る分離工程と、
を有する電子部品の製造方法。
【請求項5】
請求項２記載の集合基板を用いて電子部品を製造する方法であって、
外部と接続する接続電極を有する第一の電子素子を用意する工程と、
前記第一の電子素子用の搭載電極に、前記第一の電子素子の前記接続電極を導電接合する第一の電子素子接合工程と、
前記第一の電子素子接合工程の後に、前記第一枠部をリッドにて封止する封止工程と、
前記封止工程の後に、前記実装電極のうち前記第一の電子素子と導通する実装電極を用いて、前記第一の電子素子の特性を測定する測定工程と、
前記測定工程の測定結果に基づいて対応する特性の他の電子素子を、前記他の電子素子用の搭載電極に導電接合する他の電子素子接合工程と、
前記第一の電子素子と前記電子素子が接合された集合基板を個別に切り離し、単位基板からなる電子部品を得る分離工程と、
を有する電子部品の製造方法。
外部と接続する接続電極を有する第一の電子素子を用意する工程と、
前記第一の電子素子用の搭載電極に、前記第一の電子素子の前記接続電極を導電接合する第一の電子素子接合工程と、
前記第一の電子素子接合工程の後に、前記第一枠部をリッドにて封止する封止工程と、
前記封止工程の後に、前記実装電極のうち前記第一の電子素子と導通する実装電極を用いて、前記第一の電子素子の特性を測定する測定工程と、
前記測定工程の測定結果に基づいて対応する特性の他の電子素子を、前記他の電子素子用の搭載電極に導電接合する他の電子素子接合工程と、
前記第一の電子素子と前記電子素子が接合された集合基板を個別に切り離し、単位基板からなる電子部品を得る分離工程と、
を有する電子部品の製造方法。
【請求項6】
前記第一の電子素子が圧電振動子であり、前記他の電子素子が前記圧電振動子と発振回路を構成するＩＣ素子である請求項４または５記載の電子部品の製造方法。
【請求項7】
請求項４に記載の電子部品の製造方法において、前記分離工程の後に、前記他の電子素子に対して前記実装電極を介して電気信号印加によるデータ書き込みまたは特性調整を行ったことを特徴とする電子部品の製造方法。
【請求項8】
請求項４に記載の電子部品の製造方法により得られた電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は圧電振動子と発振回路用ＩＣを搭載した圧電発振器等に例示される、電子部品の製造等に用いる集合基板、および当該集合基板を用いた電子部品の製造方法に関する。
【背景技術】
【0002】
電子機器や通信機器のクロック等として圧電発振器等の電子部品の需要が伸びており、これらを効率的に製造する手法が様々に検討されている。例えば特許文献１はシート基板（集合基板）を用い、シート基板の第１の基板領域および複数の第２の基板領域に電子素子を搭載し、当該電子素子を蓋体で閉蓋した後に、隣接する第２の基板領域の蓋体を用いて電子素子に対する信号の入出力を行う構成が開示されている。なお、蓋体は電子素子と導通するよう配線が行われている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許５９２８９８５号
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１においては、電子素子の特性測定を隣接する第２の基板領域に設けられた蓋体を用いて行うため、検査用プローブの接触する電子素子側の電極の面積を確保することができると考えられる。しかしながら、本方法においては導電材料からなる蓋体並びにこれを封止で用いる金属材料の面積が大きくなり、電子素子の特性測定において無用な浮遊容量が生じることになり、測定精度を大きく低下させてしまうことがあった。このような場合、電子素子の特性バラツキが大きくなったり、製造に係るコストが高くなるという問題点も有していた。
【0005】
本発明はかかる点に鑑みてなされたものであり、第一の電子素子の特性測定を正確かつ安定して行い、製造効率を向上させることのできる集合基板を提供するとともに、製造効率を向上させ、また特性を向上させることができる電子部品の製造方法および当該製造方法から得られる電子部品を提供するものである。
【課題を解決するための手段】
【0006】
本発明による集合基板の適用例として、第一の電子素子搭載領域と、他の電子素子搭載領域と、外部と接続される複数の実装電極とを有する単位基板がマトリクス状に一体形成された構成の集合基板をあげることができる。前記第一の電子素子搭載領域には第一の電子素子用の搭載電極が複数形成され、前記他の電子素子搭載領域には他の電子素子用の搭載電極が複数形成される。そして、複数の前記他の電子素子用の搭載電極のうち一部の搭載電極は、前記第一の電子素子用の搭載電極と各々独立して導通し、複数の前記他の電子素子用の搭載電極のうち残りの搭載電極は、前記実装電極と各々独立して導通している。また前記一部の搭載電極と前記残りの搭載電極の一部とは、隣接する単位基板に形成された連絡電極によって集合基板の状態で各々導通接続され、前記第一の電子素子用の各搭載電極は、前記電子素子用の一部の搭載電極並びに前記連絡電極を介して前記実装電極の各々と導通している構成の集合基板である。
【0007】
上記構成によれば、集合基板の状態において、連絡電極の存在により、第一の電子素子用の搭載電極と実装電極の一部が導通した状態とすることができる。このような集合基板の構成により、集合基板の各単位基板各々に第一の電子素子を搭載した状態で、実装電極を用いて各第一の電子素子の特性を安定かつ正確に測定することができ、製造効率の向上を図ることができる。なお、連絡電極は隣接する単位基板の連結部と電気的につながる連結部を複数有する構成である。また、前記連結部は、単位基板における前記連絡電極や連結電極（後述）の周縁部に引き出される部位のことである。
【0008】
また、集合基板を単位基板に分離するにあたっては、集合基板を単位基板に切り離す際に、前記連絡電極も同時に切り離すことになるので、効率的な電極分離（端子分離）を行うことができる。
【0009】
また、上記構成によれば、第一の電子素子に導電材料からなる蓋体（リッド）を必須構成とせず、第一の電子素子が接続電極を有する構成であればよいので、様々な構成の第一の電子素子を用いることができる。なお、前記接続電極とは、第一の電子素子に設けられる外部との接続のための電極である。
【0010】
前記第一の電子素子搭載領域と前記他の電子素子搭載領域は、集合基板において一方の主面と他方の主面に平面視で重なるように厚さ方向に配置してもよいし、一方の主面に並列するように配置してもよい。何れの構成であっても、前記一部の搭載電極と前記残りの搭載電極の一部とは、隣接する単位基板に形成された連絡電極によって集合基板の状態で各々導通接続される。これにより前記第一の電子素子用の各搭載電極は、前記他の電子素子用の一部の搭載電極並びに前記連絡電極を介して前記実装電極の一つと導通している構成とすることができる。
【0011】
集合基板において一方の主面と他方の主面に平面視で重なるように配置する適用例として、平板からなる基体部と、前記基体部の一方の面に設けられた第一枠部と、前記基体部の他方の面に設けられた第二枠部と、前記第二枠部の端部に設けられ、外部と導電接合される複数の実装電極と、を有する単位基板をマトリクス状に一体形成された構成の集合基板をあげることができる。前記基体部の一方の主面であって、前記第一枠部の内側には前記第一の電子素子用の搭載電極が複数形成され、前記基体部の他方の主面であって、前記第二枠部の内側には前記第一の電子素子と導通し機能回路を構成する他の電子素子用の搭載電極が複数形成される。そして複数の前記他の電子素子用の搭載電極のうち一部の搭載電極は、前記第一の電子素子用の搭載電極と各々独立して導通し、複数の前記他の電子素子用の搭載電極のうち残りの搭載電極は、前記実装電極と各々独立して導通している。また前記一部の搭載電極と前記残りの搭載電極の一部とは、隣接する単位基板に形成された連絡電極によって集合基板の状態で各々導通接続され、前記第一の電子素子用の各搭載電極は、前記他の電子素子用の一部の搭載電極並びに前記連絡電極を介して前記実装電極の各々と導通している構成の集合基板である。
【0012】
上記構成によれば、集合基板の状態において、前記基体部の一方の主面であって、前記第一枠部の内側に設けられた前記第一の電子素子用の搭載電極が、前記電子素子用の一部の搭載電極並びに前記連絡電極を介して前記実装電極の一つと導通する構成であるので、第一の電子素子を搭載した状態で、実装電極を用いて各第一の電子素子の特性を測定することができ、製造効率の向上を図ることができる。
【0013】
なお、第一の電子素子は単位基板から得られる電子部品の機能を発揮するための主要電子素子であり、他の電子素子は第一の電子素子と接続され、前記第一の電子素子からの出力を処理する電子素子である。例えば、第一の電子素子が圧電振動子であり、他の電子素子が前記圧電振動子と発振回路を構成するＩＣ素子を適用してもよい。あるいは第一の電子素子がセンサ素子であり、他の電子素子が前記センサ素子からの出力情報を処理し、検出情報として出力する処理回路を構成するＩＣ素子を適用してもよい。なお、他の電子素子は単数（モノリシック構成）でも良いし、複数（ハイブリッド構成）であってもよい。
【0014】
次に本発明による集合基板を用いた電子部品の製造方法の適用例を示す。
集合基板は、第一の電子素子搭載領域と、他の電子素子搭載領域と、外部と接続される実装電極とを有する単位基板がマトリクス状に一体形成された集合基板であって、前記第一の電子素子搭載領域には第一の電子素子用の搭載電極が複数形成され、前記他の電子素子搭載領域には他の電子素子用の搭載電極が複数形成され、複数の前記他の電子素子用の搭載電極のうち一部の搭載電極は、前記第一の電子素子用の搭載電極と各々独立して導通し、複数の前記他の電子素子用の搭載電極のうち残りの搭載電極は、前記実装電極と各々独立して導通し、前記一部の搭載電極と前記残りの搭載電極の一部とは、隣接する単位基板に形成された連絡電極によって集合基板の状態で各々導通接続され、前記第一の電子素子用の各搭載電極は、前記他の電子素子用の一部の搭載電極並びに前記連絡電極を介して前記実装電極の各々と導通している構成の集合基板を用いる。
集合基板は、第一の電子素子搭載領域と、他の電子素子搭載領域と、外部と接続される実装電極とを有する単位基板がマトリクス状に一体形成された集合基板であって、前記第一の電子素子搭載領域には第一の電子素子用の搭載電極が複数形成され、前記他の電子素子搭載領域には他の電子素子用の搭載電極が複数形成され、複数の前記他の電子素子用の搭載電極のうち一部の搭載電極は、前記第一の電子素子用の搭載電極と各々独立して導通し、複数の前記他の電子素子用の搭載電極のうち残りの搭載電極は、前記実装電極と各々独立して導通し、前記一部の搭載電極と前記残りの搭載電極の一部とは、隣接する単位基板に形成された連絡電極によって集合基板の状態で各々導通接続され、前記第一の電子素子用の各搭載電極は、前記他の電子素子用の一部の搭載電極並びに前記連絡電極を介して前記実装電極の各々と導通している構成の集合基板を用いる。
【0015】
製造工程としては、外部と接続する接続電極を有する第一の電子素子を用意する工程と、前記集合基板の第一の電子素子用の搭載電極に、前記第一の電子素子の前記接続電極を導電接合する第一の電子素子接合工程と、前記第一の電子素子接合工程の後に、前記実装電極のうち前記第一の電子素子と導通する実装電極を用いて、前記第一の電子素子の特性を測定する測定工程と、前記測定工程の測定結果に基づいて対応する特性の他の電子素子を、前記他の電子素子用の搭載電極に導電接合する電子素子接合工程と、前記第一の電子素子と前記他の電子素子が接合された集合基板を個別に切り離し、単位基板からなる電子部品を得る分離工程と、を有する電子部品の製造方法である。
【0016】
上記製造方法によれば、第一の電子素子用の搭載電極と実装電極の一部が導通した状態の集合基板を用い、前記第一の電子素子接合工程の後に、前記実装電極のうち第一の電子素子と導通する実装電極を用いて、前記第一の電子素子の特性を測定する測定工程と行う。この段階では第一の電子素子用の搭載電極は、他の電子素子用の搭載電極とつながり、さらに前記連絡電極を介して他の電子素子用の前記残りの搭載電極の一部とつながった状態となる。これにより実装電極を用いて各第一の電子素子の特性を安定かつ正確に測定することができ、製造効率の向上を図ることができる。そして測定結果に基づいて対応する他の電子素子を搭載することにより所望の特性の電子部品を得ることができる。あるいは測定結果に基づいて他の電子素子に対して必要なデータ書き込みまたは特性調整値を決定することができる。
【0017】
また、集合基板を単位基板に分離するにあたっては、集合基板を単位基板に切り離す際に、連絡電極も同時に切り離すことになるので、第一の電子素子とつながる搭載電極と効率的な電極分離（端子分離）を行うことができる。これにより実装電極は第一の電子素子単体ではなく、他の電子素子からの端子電極、すなわち電子部品の端子電極として機能することになる。
【0018】
さらに上記構成によれば、第一の電子素子に導電材料からなる蓋体（リッド）を必須構成とせず、第一の電子素子に接続電極を有する構成であればよいので、様々な構成の第一の電子素子を用いることができる。
【0019】
また電子部品の製造方法の他の適用例を示す。
集合基板は、平板からなる基体部と、前記基体部の一方の面に設けられた第一枠部と、前記基体部の他方の面に設けられた第二枠部と、前記第二枠部の端部に設けられ、外部と導電接合される複数の実装電極とを有する単位基板をマトリクス状に一体形成された集合基板であって、前記基体部の一方の主面であって、前記第一枠部の内側には第一の電子素子用の搭載電極が複数形成され、前記基体部の他方の主面であって、前記第二枠部の内側には第一の電子素子と導通し処理回路を構成する他の電子素子用の搭載電極が複数形成され、複数の前記他の電子素子用の搭載電極のうち一部の搭載電極は、前記第一の電子素子用の搭載電極と各々独立して導通し、複数の前記他の電子素子用の搭載電極のうち残りの搭載電極は、前記実装電極と各々独立して導通し、前記一部の搭載電極と前記残りの搭載電極の一部とは、隣接する単位基板に形成された連絡電極によって集合基板の状態で各々導通接続され、前記第一の電子素子用の各搭載電極は、前記他の電子素子用の一部の搭載電極並びに前記連絡電極を介して前記実装電極の各々と導通している構成の集合基板を用いる。
集合基板は、平板からなる基体部と、前記基体部の一方の面に設けられた第一枠部と、前記基体部の他方の面に設けられた第二枠部と、前記第二枠部の端部に設けられ、外部と導電接合される複数の実装電極とを有する単位基板をマトリクス状に一体形成された集合基板であって、前記基体部の一方の主面であって、前記第一枠部の内側には第一の電子素子用の搭載電極が複数形成され、前記基体部の他方の主面であって、前記第二枠部の内側には第一の電子素子と導通し処理回路を構成する他の電子素子用の搭載電極が複数形成され、複数の前記他の電子素子用の搭載電極のうち一部の搭載電極は、前記第一の電子素子用の搭載電極と各々独立して導通し、複数の前記他の電子素子用の搭載電極のうち残りの搭載電極は、前記実装電極と各々独立して導通し、前記一部の搭載電極と前記残りの搭載電極の一部とは、隣接する単位基板に形成された連絡電極によって集合基板の状態で各々導通接続され、前記第一の電子素子用の各搭載電極は、前記他の電子素子用の一部の搭載電極並びに前記連絡電極を介して前記実装電極の各々と導通している構成の集合基板を用いる。
【0020】
製造工程としては、外部と接続する接続電極を有する第一の電子素子を用意する工程と、前記第一の電子素子用の搭載電極に、前記第一の電子素子の接続電極を導電接合する第一の電子素子接合工程と、前記第一の電子素子接合工程の後に、前記第一枠部をリッドにて封止する封止工程と、前記封止工程の後に、前記実装電極のうち第一の電子素子と導通する実装電極を用いて、前記第一の電子素子の特性を測定する測定工程と、前記測定工程の測定結果に基づいて対応する特性の他の電子素子を、前記他の電子素子用の搭載電極に導電接合する他の電子素子接合工程と、前記第一の電子素子と前記他の電子素子が接合された集合基板を個別に切り離し、単位基板からなる電子部品を得る分離工程と、からなる電子部品の製造方法である。
【0021】
上記製造方法によれば、第一の電子素子用の搭載電極と実装電極の一部が導通した状態の集合基板を用い、前記第一枠部の第一の電子素子用の搭載電極に、前記第一の電子素子の接続電極を導電接合する第一の電子素子接合工程と、その後前記第一枠部をリッドにて封止する封止工程を行うことにより、第一の電子素子が搭載された集合基板を得ることができる。
【0022】
この段階では第一の電子素子用の搭載電極は、他の電子素子用の搭載電極とつながり、さらに前記連絡電極を介して他の電子素子用の前記残りの搭載電極の一部とつながった状態となる。この状態で単位基板毎の実装電極を用いて第一の電子素子の特性を安定かつ正確に測定することができる。そしてこの測定結果に基づいて対応する特性の他の電子素子を、前記第二枠部の他の電子素子用の搭載電極に導電接合することにより、適切な他の電子素子を搭載することができる。あるいは測定結果に基づいて他の電子素子に対して必要なデータ書き込みまたは特性調整値を決定することができる。
【0023】
その後集合基板を個別に切り離し、単位基板とすることにより、所望の特性の電子部品を得ることができる。これにより、第一の電子素子の適切な特性測定ができ、また適切な他の電子素子を搭載することができ、結果として電子部品の製造効率を向上させることができる。
【0024】
また、集合基板を単位基板に分離するにあたっては、集合基板を単位基板に切り離す際に、連絡電極も同時に切り離すことになるので、第一の電子素子とつながる搭載電極と効率的な電極分離（端子分離）を行うことができる。これにより実装電極は第一の電子素子単体ではなく他の電子素子からの端子電極、すなわち電子部品の端子電極として機能することになる。
【0025】
さらに上記製造方法によれば、第一の電子素子に導電材料からなる蓋体（リッド）を必須構成とせず、第一の電子素子に接続電極を有する構成であればよいので、様々な構成の第一の電子素子を用いることができる。
【0026】
なお、前述したとおり、第一の電子素子は単位基板から得られる電子部品の機能を発揮するための主要電子素子であり、他の電子素子は第一の電子素子と接続され、前記第一の電子素子からの出力を処理する電子素子である。上記製造方法の各適用例において、例えば、第一の電子素子が圧電振動子であり、他の電子素子が前記圧電振動子と発振回路を構成するＩＣ素子からなり、電子部品として圧電発振器に適用してもよい。あるいは第一の電子素子がセンサ素子であり、他の電子素子が前記センサ素子からの出力情報を処理し、検出情報として出力する処理回路を構成するＩＣ素子からなり、電子部品として計測部品に適用してもよい。なお、他の電子素子は単数（モノリシック構成）でも良いし、複数（ハイブリッド構成）であってもよい。
【0027】
上記圧電発振器に適用した場合の具体例をあげると、圧電振動子用の搭載電極と実装電極の一部が導通した状態の集合基板を用い、製造工程としては、外部と接続する接続電極を有する圧電振動子を用意する工程と、前記集合基板の圧電振動子用の搭載電極に、前記圧電振動子の接続電極を導電接合する圧電振動子接合工程と、前記圧電振動子接合工程の後に、前記実装電極のうち圧電振動子と導通する実装電極を用いて、前記圧電振動子の特性を測定する測定工程と、前記測定工程の測定結果に基づいて対応する特性のＩＣ素子を、前記ＩＣ素子用の搭載電極に導電接合するＩＣ素子接合工程と、前記圧電振動子と前記ＩＣ素子が接合された集合基板を個別に切り離し、単位基板からなる電子部品を得る分離工程と、からなる電子部品の製造方法である。
【0028】
上記製造方法によれば、圧電振動子用の搭載電極と実装電極の一部が導通した状態の集合基板を用い、圧電振動子が搭載された集合基板を得ることができる。この状態で単位基板毎の実装電極を用いて圧電振動子の特性を測定し、そしてこの測定結果に基づいて対応する特性のＩＣ素子を、前記第二枠部のＩＣ素子用の搭載電極に導電接合することにより、適切なＩＣ素子を搭載することができ、所望の特性の圧電発振器を得ることができる。また、圧電振動子に対して適切な特性測定を行い、また適切なＩＣ素子を搭載することにより製造効率を向上させることができる。またデータ書き込みにより特性調整のできるＩＣ素子を搭載電極に導電接合し、圧電振動子の特性測定結果に基づいて、ＩＣ素子へのデータ書き込み等による特性調整を行ってもよい。
【0029】
また、集合基板を単位基板に分離するにあたっては、集合基板を単位基板に切り離す際に、連絡電極も同時に切り離すことになるので、圧電振動子とつながる搭載電極と効率的な電極分離（端子分離）を行うことができる。これにより実装電極は圧電振動子単体ではなく圧電発振器としての端子機能を有する。
【0030】
さらに上記構成によれば、圧電振動子に導電材料からなる蓋体（リッド）を必須構成とせず、圧電振動子に接続電極を有する構成であればよい。従って圧電振動子の封止構成は、例えば金属製のリッド（導電性）を用いた金属ろうを用いた封止構成や、セラミック製のリッド（絶縁性）を用いたガラスろうを用いた封止構成等、様々な構成の圧電振動子を用いることができる。また、圧電振動子はそれ自体で気密封止された構成を用いてもよく、外部と接続電極を有する構成であればよい。
【0031】
さらに上記各電子部品の製造方法において、前述したとおり前記分離工程の後に、前記他の電子素子（ＩＣ等）に対して前記実装電極を介して電気信号印加によるデータ書き込みまたは特性調整を行ってもよい。例えば第一の電子素子が圧電振動子であり、他の電子素子が前記圧電振動子と発振回路を構成するＩＣ素子である場合、圧電振動子の特性結果に基づいてＩＣ素子にデータ書き込み等による特性調整を行ってもよい。
【0032】
上記製造方法によれば、電子部品各々に対して所望の機能を持たせたり、特性調整を行うことができるので、製品品質を向上させることができる。また、上記製造方法により得られた電子部品は製造効率が向上し、また特性も向上させることができる。
【0033】
また上記各製造方法により得られた電子部品は製造効率が向上し、また特性も向上させることができる。
【発明の効果】
【0034】
以上のように本発明によれば、第一の電子素子の特性測定を正確かつ安定して行い、製造効率を向上させることのできる集合基板を提供するとともに、製造効率を向上させるとともに、特性を向上させることができる電子部品を得ることができる。
【図面の簡単な説明】
【0035】
【図1】第一の実施形態を示す本発明の実施形態に係る集合基板の断面構成並びにこの集合基板を用いた電子部品の製造方法を示す図である。
【図2】第一の実施形態に用いる集合基板の第一枠層上面を示す平面図である。
【図3】第一の実施形態に用いる集合基板の第一基体層上面を示す平面図である。
【図4】第一の実施形態に用いる集合基板の第二基体層上面を示す平面図である。
【図5】第一の実施形態に用いる集合基板の第二基体層下面を示す平面図である。
【図6】第一の実施形態に用いる集合基板の第二枠層下面を示す平面図である。
【図7】第一の実施形態に用いる集合基板の第二基体層に第二枠層を重ねた状態の各々の下面を示す平面図である。
【図8】第一の実施形態に用いる単位基板の第一枠部上面を示す平面図である。
【図9】第一の実施形態に用いる単位基板の第一基体部上面を示す平面図である。
【図10】第一の実施形態に用いる単位基板の第一基体部に第一枠部を重ねた状態の各々の上面を示す平面図である。
【図11】第一の実施形態に用いる単位基板の第二基体部上面を示す平面図である。
【図12】第一の実施形態に用いる単位基板の第二基体部下面を示す平面図である。
【図13】第一の実施形態に用いる単位基板の第二枠部下面を示す平面図である。
【図14】第一の実施形態に用いる単位基板の第二基体部に第二枠部を重ねた状態の各々の下面を示す平面図である。
【図16】第二の実施形態に用いる集合基板の基体層上面を示す平面図である。
【図17】第二の実施形態に用いる集合基板の基体層下面を示す平面図である。
【図18】第二の実施形態に用いる単位基板の第一枠部上面を示す平面図である。
【図19】第二の実施形態に用いる単位基板の基体部上面を示す平面図である。
【図20】第二の実施形態に用いる単位基板の基体部下面を示す平面図である。
【図21】第二の実施形態に用いる単位基板の第二枠部下面を示す平面図である。
【図22】第二の実施形態に用いる単位基板の基体部に第二枠部を重ねた状態の各々の下面を示す平面図である。
【図24】本発明に適用できる電子部品の他の構成例を示す断面図である。
【図25】本発明に適用できる電子部品の他の構成例を示す断面図である。
【図26】本発明に適用できる電子部品の他の構成例を示す断面図である。
【発明を実施するための最良の形態】
【0036】
第１の実施形態
第１の実施形態として、電子部品として圧電発振器を、第一の電子素子として圧電振動子、他の電子素子として発振回路を含むＩＣ素子を、それぞれ例にとり説明する。圧電振動子、および圧電振動子と接続される発振回路を含むＩＣ素子は圧電発振器の構成部材である。
第１の実施形態として、電子部品として圧電発振器を、第一の電子素子として圧電振動子、他の電子素子として発振回路を含むＩＣ素子を、それぞれ例にとり説明する。圧電振動子、および圧電振動子と接続される発振回路を含むＩＣ素子は圧電発振器の構成部材である。
【0037】
図１は集合基板と前記集合基板に搭載される圧電振動子とＩＣ素子の概要について説明する断面図である。図２乃至図７は集合基板の層構成を示す平面図である。図８乃至図１４は単位基板の層構成を示す平面図である。図１５は単位基板からなる圧電発振器の内部構成を示す断面図である。図面は例示であり、各部の形状は模式的なものである。また図中、同様の構成については符号を付していないものもある。なお、図１乃至図７の点線表部分が集合基板から単位基板に分離される部分である。
【0038】
《集合基板と集合基板に搭載される圧電振動子とＩＣ素子の説明》
集合基板ＣＢは複数の単位基板ＵＢを得るためのセラミックスからなる基板であり、全体として平面で見て長辺と短辺を有する長方形状である。また集合基板ＣＢは第一枠層Ｌ１と第一基体層Ｌ２と第二基体層Ｌ３と第二枠層Ｌ４とがセラミックス積層技術により一体形成された構成である。
集合基板ＣＢは複数の単位基板ＵＢを得るためのセラミックスからなる基板であり、全体として平面で見て長辺と短辺を有する長方形状である。また集合基板ＣＢは第一枠層Ｌ１と第一基体層Ｌ２と第二基体層Ｌ３と第二枠層Ｌ４とがセラミックス積層技術により一体形成された構成である。
【0039】
前記単位基板ＵＢは平面で見て長辺と短辺を有する長方形状であり、集合基板ＣＢにマトリクス状に一体的に形成されている。そして、各単位基板ＵＢは第一枠部１１と第一基体部１２と第二基体部１３と第二枠部１４を積層して一体化された構成である。第一枠部１１には中央部分を含んで貫通部１１Ａ３が形成されており、第二枠部１４には中央部分を含んで貫通部１４Ｂ５が形成されている。前記第一枠部１１と前記第二枠部１４は、相互に上下方向に凹形状が背面で対向する構成として形成されており、このような構成により第一凹部１０と第二凹部４０が形成されている。
【0040】
第一枠部１０の上面には、貫通部１１Ａ３の周囲に封止用金属膜１１Ａ１が形成され、また第二枠部４０の側壁部上面には、長方形の貫通部の角部に実装電極１４Ｂ１、１４Ｂ２，１４Ｂ３、１４Ｂ４が形成されている。
【0041】
前記第一凹部１０の内底面すなわち第一基体部上面には搭載電極１２Ａ１、１２Ａ２が所定の間隔を隔てて形成されている。これら搭載電極１２Ａ１、１２Ａ２には第一の電子素子である圧電振動子２が導電接合される。また前記第二枠部４０の内底面すなわち第二基体部の下面には搭載電極１３Ｂ１、１３Ｂ２、１３Ｂ３、１３Ｂ４、１３Ｂ５、１３Ｂ６が２列に並んで形成されている。これら搭載電極１３Ｂ１、１３Ｂ２、１３Ｂ３、１３Ｂ４、１３Ｂ５、１３Ｂ６には他の電子素子であるＩＣ素子３が導電接合される。圧電振動子２およびＩＣ素子３の構成については後述する。
【0042】
《集合基板の各層の説明》
図２は集合基板ＣＢの第一枠層Ｌ１の上面Ｌ１Ａを示す平面図を示している。
第一枠層Ｌ１は全体として長方形で、この中に第一枠部１１がマトリクス状に一体的に形成された構成である。また各第一枠部１１に平面で見て長方形の貫通部１１Ａ３が設けられているとともに、１つの角部にはビア１１Ａ２が形成されている。このような構成により、第一枠層Ｌ１は長方形の貫通部１１Ａ３並びにビア１１Ａ２が各々マトリクス状に形成される。
図２は集合基板ＣＢの第一枠層Ｌ１の上面Ｌ１Ａを示す平面図を示している。
第一枠層Ｌ１は全体として長方形で、この中に第一枠部１１がマトリクス状に一体的に形成された構成である。また各第一枠部１１に平面で見て長方形の貫通部１１Ａ３が設けられているとともに、１つの角部にはビア１１Ａ２が形成されている。このような構成により、第一枠層Ｌ１は長方形の貫通部１１Ａ３並びにビア１１Ａ２が各々マトリクス状に形成される。
【0043】
集合基板ＣＢは最終的には平面で見て長方形の単位基板ＵＢに分離されるが、前記単位基板ＵＢ毎の外周と前記貫通部１１Ａ３の外周部分の間には周状に封止用金属膜１１Ａ１が形成されている。また各単位基板ＵＢの右上部であって、前記封止用金属膜１１Ａ１と重なる位置には、前記ビア１１Ａ２が形成されている。
【0044】
第一枠層Ｌ１の主構成材料はセラミックスからなり、その表面に、封止用金属膜１１Ａ１と表裏貫通したビア１１Ａ２が形成されている。セラミックスの材料は例えばアルミナを用い、封止用金属膜１１Ａ１は例えばセラミックスに接してタングステン（Ｗ）層が形成され、その上部にニッケル（Ｎｉ）層、金（Ａｕ）層の順で形成された多層構成である。タングステン（Ｗ）の形成はセラミックスと焼成により行い、ニッケル（Ｎｉ）層、金（Ａｕ）層の形成はメッキにより行う。なお、これら金属膜の一部形成をメッキに代えて真空蒸着法等のＰＶＤ法により行ってもよい。
【0045】
またビア１１Ａ２は、前記セラミックスを上下に貫通した小さな貫通孔に金属材料が充填された上下導通機能を有する構成体である。ビアの金属材料はタングステン（Ｗ）層を母材として、その上端と下端にはニッケル（Ｎｉ）層、金（Ａｕ）層がメッキ等の手法により形成される。
【0046】
図３は集合基板ＣＢの第一基体層Ｌ２の上面Ｌ２Ａを示す平面図を示している。
第一基体層Ｌ２も全体として長方形で、前記第一枠層と同じ外形形状並びに外形サイズを有している。前記第一基体層Ｌ２のなかに第一基体部１２がマトリクス状に一体的に形成されている。
第一基体層Ｌ２も全体として長方形で、前記第一枠層と同じ外形形状並びに外形サイズを有している。前記第一基体層Ｌ２のなかに第一基体部１２がマトリクス状に一体的に形成されている。
【0047】
各第一基体部１２の上面には、搭載電極１２Ａ１と、前記搭載電極１２Ａ１につながる引出電極１２Ａ１１と、前記引出電極１２Ａ１１につながるビア１２Ａ１２からなる電極パターンが形成され、また搭載電極１２Ａ２と、前記搭載電極１２Ａ２につながる引出電極１２Ａ２１と、前記引出電極１２Ａ２１につながるビア１２Ａ２２からなる電極パターンが形成される。
【0048】
これら搭載電極１２Ａ１がつながる電極パターンと搭載電極１２Ａ２がつながる電極パターンとは、単位基板ＵＢの長辺に平行で、単位基板ＵＢの短辺方向の中心を通る線（中心線）に対して線対称に配置されている。なお、これら電極パターン構成は、例えば搭載電極が長辺方向に並ぶ構成等、上記実施形態に限定されるものではない。
【0049】
また、第一枠層Ｌ１と第一基体層Ｌ２を積層した際、ビア１２Ａ７と前記ビア１１Ａ２とが重畳し、両者が導通可能な状態で相互に配置されている。
【0050】
第一基体層Ｌ２の主構成材料は第一枠層Ｌ１と同様にセラミックスからなり、その表面に前記電極パターンおよび表裏貫通したビアが形成されている。セラミックスの材料は例えばアルミナを用い、電極パターン（搭載電極、引出電極、ビア）は例えばセラミックスに接してタングステン（Ｗ）層が形成され、その上部にニッケル（Ｎｉ）層、金（Ａｕ）層の順で形成された多層構成である。タングステン（Ｗ）の形成はセラミックスと焼成により行い、ニッケル（Ｎｉ）層、金（Ａｕ）層の形成はメッキにより行う。なお、これら金属膜の一部形成をメッキに代えて真空蒸着法等のＰＶＤ法により行ってもよい。
【0051】
またビア１２Ａ７は、前記セラミックスを上下に貫通した小さな貫通孔に金属材料が充填された上下導通機能を有する構成体である。ビアの金属材料はタングステン（Ｗ）層を母材として、その上端と下端にはニッケル（Ｎｉ）層、金（Ａｕ）層がメッキあるいは真空蒸着法等の手法にて形成される。
【0052】
図４は集合基板ＣＢの第二基体層Ｌ３の上面Ｌ３Ａを示す平面図を示している。
第二基体層Ｌ３も全体として長方形で、前記第一基体層と同じ外形形状並びに外形サイズを有している。前記第二基体層Ｌ３のなかに第二基体部１３がマトリクス状に一体的に形成されている。
第二基体層Ｌ３も全体として長方形で、前記第一基体層と同じ外形形状並びに外形サイズを有している。前記第二基体層Ｌ３のなかに第二基体部１３がマトリクス状に一体的に形成されている。
【0053】
各第二基体部の上面には、連結電極１３Ａ１、１３Ａ２、１３Ａ３、１３Ａ４、１３Ａ５、１３Ａ６と、これら連結電極につながる電極が形成されている。図４並びに図１１を参照して説明すると、連結電極１３Ａ１は第二基体部１３の左側最上部に形成され、連結部１３Ａ１１とビア１３Ａ１２、そして連絡電極１３Ａ１５を構成する連結部１３Ａ１３と１３Ａ１４につながっている。なお、連結部１３Ａ１１は短辺方向の中央部分にまで伸長して形成されている。
【0054】
また連結電極１３Ａ２は連結電極１３Ａ１の下方であって、長辺方向の中央部分に形成され、連結部１３Ａ２１とビア１３Ａ２２がつながって形成されている。
【0055】
連結電極１３Ａ３は連結電極１３Ａ２の下方であって、長辺方向の最下部近傍に形成され、連結部１３Ａ３１とビア１３Ａ３２がつながって形成されている。
【0056】
連結電極１３Ａ４は連結電極１３Ａ３の右側（他方の短辺端）であって、長辺方向の最下部近傍に形成され、連結部１３Ａ４１とビア１３Ａ４２がつながって形成されている。なお、連結部１３Ａ４１は短辺方向の中央部分にまで伸長して形成されている。
【0057】
また連結電極１３Ａ５は連結電極１３Ａ４の上方であって、長辺方向の中央部分に形成され、連結部１３Ａ５１とビア１３Ａ５２がつながって形成されている。
【0058】
連結電極１３Ａ６は連結電極１３Ａ５の上方であって、長辺方向の最上部近傍に形成され、連結部１３Ａ６１とビア１３Ａ６２がつながって形成されている。
【0059】
さらに連結電極１３Ａ４と１３Ａ５間には連絡電極１３Ａ７が形成されて、連絡部１３Ａ７１，１３Ａ７２が相互につながって形成されている。なお、上記各連絡部は単位基板の端面まで延出され、集合基板状態では隣接する単位基板の連結部とつながっている。
【0060】
すなわち集合基板の状態では、連結部１３Ａ１３は隣接する単位基板の連結部１３Ａ６１とつながり、連結部１３Ａ１４は隣接する単位基板の連結部１３Ａ５１とつながり、連結部１３Ａ２１は隣接する単位基板の連結部１３Ａ７１とつながり、連結部１３Ａ３１は隣接する単位基板の連結部１３Ａ７２とつながっている。上記説明は図４に記載したＣ１、Ｃ２領域参照。
【0061】
図５は集合基板ＣＢの第二基体層Ｌ３の下面を示す平面図を示している。
各第二基体部の下面には、搭載電極１３Ｂ１、１３Ｂ２、１３Ｂ３、１３Ｂ４、１３Ｂ５、１３Ｂ６と、これら搭載電極につながる電極が形成されている。図５並びに図１２を参照して説明すると、搭載電極１３Ｂ１は第二基体部の左側最上部に形成され、引出電極１３Ｂ１１とビア１３Ｂ１２につながって形成されている。なお前記ビア１３Ｂ１２は上面からつながるビア１３Ａ１２と同じであり、これにより搭載電極１３Ｂ１は上面側の連結電極１３Ａ１と導通している。
各第二基体部の下面には、搭載電極１３Ｂ１、１３Ｂ２、１３Ｂ３、１３Ｂ４、１３Ｂ５、１３Ｂ６と、これら搭載電極につながる電極が形成されている。図５並びに図１２を参照して説明すると、搭載電極１３Ｂ１は第二基体部の左側最上部に形成され、引出電極１３Ｂ１１とビア１３Ｂ１２につながって形成されている。なお前記ビア１３Ｂ１２は上面からつながるビア１３Ａ１２と同じであり、これにより搭載電極１３Ｂ１は上面側の連結電極１３Ａ１と導通している。
【0062】
搭載電極１３Ｂ２は搭載電極１３Ｂ１の下方であって、長辺方向の中央部分に形成され、ビア１３Ｂ２２とつながっている。なお前記ビア１３Ｂ２２は上面からつながるビア１３Ａ２２と同じであり、搭載電極１３Ｂ２は上面側の連結電極１３Ａ２と導通している。
【0063】
搭載電極１３Ｂ３は搭載電極１３Ｂ２の下方であって、長辺方向の最下部近傍に形成され、引出電極１３Ｂ３１とビア１３Ｂ３２につながって形成されている。なお前記ビア１３Ｂ３２は上面からつながるビア１３Ａ３２と同じであり、搭載電極１３Ｂ３は上面側の連結電極１３Ａ３と導通している。
【0064】
搭載電極１３Ｂ４は搭載電極１３Ｂ３の右側（他方の短辺端）であって、長辺方向の最下部近傍に形成され、引出電極１３Ｂ４１とビア１３Ｂ４２につながって形成されている。なお前記ビア１３Ｂ４２は上面からつながるビア１３Ａ４２と同じであり、搭載電極１３Ｂ４は上面側の連結電極１３Ａ４と導通している。
【0065】
また搭載電極１３Ｂ５は搭載電極１３Ｂ４の上方であって、長辺方向の中央部分に形成され、ビア１３Ｂ５２とつながっている。なお前記ビア１３Ｂ５２は上面からつながるビア１３Ａ５２と同じであり、搭載電極１３Ｂ５は上面側の連結電極１３Ａ５と導通している。
【0066】
また搭載電極１３Ｂ６は搭載電極１３Ｂ５の上方であって、長辺方向の最上部に形成され、引出電極１３Ｂ６１とビア１３Ｂ６２につながっている。なお前記ビア１３Ｂ６２は上面からつながるビア１３Ａ６２と同じであり、搭載電極１３Ｂ６は上面側の連結電極１３Ａ６と導通している。
【0067】
第二基体層Ｌ３の主構成材料はセラミックスからなり、その表面に搭載電極や引出電極、連結電極、ビアが形成されている。セラミックスの材料は第一枠層Ｌ１や第一基体層Ｌ２と同じく、例えばアルミナを用い、上記各電極は例えばセラミックスに接してタングステン（Ｗ）層が形成され、その上部にニッケル（Ｎｉ）層、金（Ａｕ）層の順で形成された多層構成である。タングステンの形成はセラミックスと焼成により行い、ニッケル（Ｎｉ）層、金（Ａｕ）層の形成はメッキにより行う。なお、これら金属膜の一部形成をメッキに代えて真空蒸着法等のＰＶＤ法により行ってもよい。
【0068】
またビアは、前記セラミックスを上下に貫通した小さな貫通孔に金属材料が充填された上下導通機能を有する構成体である。ビアの金属材料はタングステン（Ｗ）層を母材として、その上端と下端にはニッケル（Ｎｉ）層、金（Ａｕ）層がメッキあるいは真空蒸着法等の手法にて形成される。
【0069】
図６は集合基板ＣＢの第二枠層Ｌ４の下面Ｌ４Ｂを示す平面図を示している。
第二枠層Ｌ４は全体として長方形で、この中に第二枠部１４がマトリクス状に一体的に形成される構成である。また各第二枠部１４には平面で見て長方形の貫通部１４Ｂ５が設けられているとともに、４つの角部には実装電極１４Ｂ１、１４Ｂ２、１４Ｂ３、１４Ｂ４が形成されている。
第二枠層Ｌ４は全体として長方形で、この中に第二枠部１４がマトリクス状に一体的に形成される構成である。また各第二枠部１４には平面で見て長方形の貫通部１４Ｂ５が設けられているとともに、４つの角部には実装電極１４Ｂ１、１４Ｂ２、１４Ｂ３、１４Ｂ４が形成されている。
【0070】
ところで、集合基板で圧電振動子（第一の電子素子）の特性を測定する前は、金属膜のメッキ形成の関係で実装電極１４Ｂ１は隣接する単位基板の実装電極１４Ｂ２と金属膜の一体形成でつながっており、また実装電極１４Ｂ４は隣接する単位基板の実装電極１４Ｂ３と金属膜の一体形成でつながっている。なおこれら一体形成でのつながりは圧電振動子の特性を測定する際には切断（電気的に分離）している必要がある。
【0071】
図７は集合基板ＣＢにおいて、第二基体層Ｌ３に第二枠層Ｌ４を重ねた状態の各々の下面Ｌ３ＢとＬ４Ｂを示している。第二枠層の貫通部１４Ｂ５から第二基体層に形成された搭載電極１３Ｂ１、１３Ｂ２、１３Ｂ３、１３Ｂ４、１３Ｂ５、１３Ｂ６が露出するとともに、第二枠層の実装電極１４Ｂ１、１４Ｂ２、１４Ｂ３、１４Ｂ４が単位基板の四隅に形成されている。これら実装電極１４Ｂ１、１４Ｂ２、１４Ｂ３、１４Ｂ４は各々ビア１４Ｂ１２、１４Ｂ２２、１４Ｂ３２、１４Ｂ４２を経由して各々搭載電極１３Ｂ１、１３Ｂ３、１３Ｂ４、１３Ｂ６と導通している。
【0072】
集合基板ＣＢの状態では連絡電極および連結部の接続関係により、第一基体層上側の搭載電極１２Ａ１は、ビア１２Ａ１２を介して連結電極１３Ａ２につながり、前記連結電極１３Ａ２は連絡電極１３Ａ７の連結部１３Ａ７１と連結部１３Ａ７２を介して連結電極１３Ａ３につながる。そして、連結電極１３Ａ３は、ビア１３Ａ３２およびビア１３Ｂ３２とビア１４Ｂ２２を介して第二枠層下側の実装電極１４Ｂ２につながっている。
【0073】
また第一基体層上側の搭載電極１２Ａ２は、ビア１２Ａ２２を介して連結電極１３Ａ５につながり、前記連結電極１３Ａ５は連絡電極１３Ａ１５の連結部１３Ａ１３と連結部１３Ａ１４を介して連結電極１３Ａ６につながる。そして、連結電極１３Ａ６は、ビア１３Ａ６２およびビア１３Ｂ６２とビア１４Ｂ４２を介して第二枠層下側の実装電極１４Ｂ４につながっている。
【0074】
以上の接続関係により、集合基板ＣＢの状態では、搭載電極１２Ａ１は実装電極１４Ｂ２につながり、搭載電極１２Ａ２は実装電極１４Ｂ４につながっている。すなわち、集合基板ＣＢの状態では、実装電極１４Ｂ２と実装電極１４Ｂ４は圧電振動子の端子電極として機能する。
【0075】
また、集合基板ＣＢを個々の単位基板ＵＢに切り離した際は、上記搭載電極１２Ａ１と実装電極１４Ｂ２の接続が切断され、また搭載電極１２Ａ２と実装電極１４Ｂ４の接続も切断され、実装電極１４Ｂ１，１４Ｂ２，１４Ｂ３，１４Ｂ４はＩＣ素子３の端子電極として機能する。
【0076】
《単位基板の各層の説明》
次に単位基板ＵＢにおいて、各層（部）の構成並びに積層した構成について説明する。
図８は第一枠部１１の上面を示す平面図である。前述のとおり、各第一枠部１１に平面で見て長方形の貫通部１１Ａ３が設けられているとともに、１つの角部にはビア１１Ａ２が形成されている。単位基板ＵＢ毎の外周すなわち第一枠部の外周と前記貫通部１１Ａ３の外周部分の間の第一枠部上面１１Ａには周状に封止用金属膜１１Ａ１が形成されている。また第一枠部の右上部であって、封止用金属膜１１Ａ１と重なる位置には、ビア１１Ａ２が形成されている。
次に単位基板ＵＢにおいて、各層（部）の構成並びに積層した構成について説明する。
図８は第一枠部１１の上面を示す平面図である。前述のとおり、各第一枠部１１に平面で見て長方形の貫通部１１Ａ３が設けられているとともに、１つの角部にはビア１１Ａ２が形成されている。単位基板ＵＢ毎の外周すなわち第一枠部の外周と前記貫通部１１Ａ３の外周部分の間の第一枠部上面１１Ａには周状に封止用金属膜１１Ａ１が形成されている。また第一枠部の右上部であって、封止用金属膜１１Ａ１と重なる位置には、ビア１１Ａ２が形成されている。
【0077】
図９は第一基体部１２の上面１２Ａを示す平面図である。前述のとおり、第一基体部の上面には、搭載電極１２Ａ１と、前記搭載電極１２Ａ１につながる引出電極１２Ａ１１と、前記引出電極１２Ａ１１につながるビア１２Ａ１２からなる電極パターンが形成され、また搭載電極１２Ａ２と、前記搭載電極１２Ａ２につながる引出電極１２Ａ２１と、前記引出電極１２Ａ２１につながるビア１２Ａ２２からなる電極パターンが形成される。
【0078】
これら搭載電極１２Ａ１がつながる電極パターンと搭載電極１２Ａ２がつながる電極パターンとは、長辺に平行で短辺方向の中心を通る線（中心線）に対して線対称に配置されている。なお、これら電極パターン構成は、例えば搭載電極が長辺方向に並ぶ構成等、上記実施形態に限定されるものではない。
【0079】
図１０は、第一基体部１２上に第一枠部１１を積層した状態の上面の平面図であり、圧電振動子２を搭載した状態も点線で表示している。前記積層状態において、搭載電極１２Ａ１，１２Ａ２が露出し、これら搭載電極に圧電振動子２の接続電極２３が、後述の導電性接合材等により導電接合される。なお、積層状態において前記ビア１１Ａ２とビア１１Ａ７とが重畳し、両者が導通している。
【0080】
また点線により励振電極２１および接続電極の形成された圧電振動子２を図示している。この例示では気密封止を別途リッドにて行うので、励振電極の形成された圧電振動片を搭載電極に接合する例を示しているが、別途容器に気密封止された圧電振動子を搭載電極に接合した構成であってもよい。
【0081】
図１１は第二基体部１３の上面１３Ａを示す平面図である。前述のとおり、第二基体部の上面には、連結電極１３Ａ１、１３Ａ２、１３Ａ３、１３Ａ４、１３Ａ５、１３Ａ６と、これら連結電極につながる電極が形成されている。
【0082】
連結電極１３Ａ１は第二基体部１３の左側最上部に形成され、連結部１３Ａ１１とビア１３Ａ１２、そして連結部１３Ａ１３、１３Ａ１４につながっている。なお、連結部１３Ａ１１は短辺方向の中央部分にまで伸長して形成されている。また連結電極１３Ａ２は連結電極１３Ａ１の下方であって、長辺方向の中央部分に形成され、連結部１３Ａ２１とビア１３Ａ２２がつながって形成されている。連結電極１３Ａ３は連結電極１３Ａ２の下方であって、長辺方向の最下部近傍に形成され、連結部１３Ａ３１とビア１３Ａ３２がつながって形成されている。
【0083】
連結電極１３Ａ４は連結電極１３Ａ３の右側（他方の短辺端）であって、長辺方向の最下部近傍に形成され、連結部１３Ａ４１とビア１３Ａ４２がつながって形成されている。なお、連結部１３Ａ４１は短辺方向の中央部分にまで伸長して形成されている。また連結電極１３Ａ５は連結電極１３Ａ４の上方であって、長辺方向の中央部分に形成され、連結部１３Ａ５１とビア１３Ａ５２がつながって形成されている。連結電極１３Ａ６は連結電極１３Ａ５の上方であって、長辺方向の最上部近傍に形成され、連結部１３Ａ６１とビア１３Ａ６２がつながって形成されている。
【0084】
さらに連結電極１３Ａ４と１３Ａ５間には連絡電極１３Ａ７が形成されて、連結部１３Ａ７１，１３Ａ７２が相互につながって形成されている。なお、上記各連絡部は単位基板の端面まで延出され、集合基板状態では隣接する単位基板の連結部とつながっている。
【0085】
すなわち集合基板の状態では、連結部１３Ａ１３は隣接する単位基板の連結部１３Ａ６１とつながり、連結部１３Ａ１４は隣接する単位基板の連結部１３Ａ５１とつながり、連結部１３Ａ２１は隣接する単位基板の連結部１３Ａ７１とつながり、連結部１３Ａ３１は隣接する単位基板の連結部１３Ａ７２とつながっている。しかしながら、単位基板に分離した後は、連結電極１３Ａ７や各連結部は電子部品の端子機能としては不要な構成となる。
【0086】
図１２は第二基体部１３の下面１３Ｂを示す平面図である。前述のとおり、第二基体部の下面には、搭載電極１３Ｂ１、１３Ｂ２、１３Ｂ３、１３Ｂ４、１３Ｂ５、１３Ｂ６と、これら搭載電極につながる電極が形成されている。
【0087】
搭載電極１３Ｂ１は第二基体部の左側最上部に形成され、引出電極１３Ｂ１１とビア１３Ｂ１２につながって形成されている。なお前記ビア１３Ｂ１２は上面からつながるビア１３Ａ１２と同じであり、これにより搭載電極１３Ｂ１は上面側の連結電極１３Ａ１と導通している。
【0088】
搭載電極１３Ｂ２は搭載電極１３Ｂ１の下方であって、長辺方向の中央部分に形成され、ビア１３Ｂ２２とつながっている。なお前記ビア１３Ｂ２２は上面からつながるビア１３Ａ２２と同じであり、搭載電極１３Ｂ２は上面側の連結電極１３Ａ２と導通している。
【0089】
搭載電極１３Ｂ３は搭載電極１３Ｂ２の下方であって、長辺方向の最下部近傍に形成され、引出電極１３Ｂ３１とビア１３Ｂ３２につながって形成されている。なお前記ビア１３Ｂ３２は上面からつながるビア１３Ａ３２と同じであり、搭載電極１３Ｂ３は上面側の連結電極１３Ａ３と導通している。
【0090】
搭載電極１３Ｂ４は搭載電極１３Ｂ３の右側（他方の短辺端）であって、長辺方向の最下部近傍に形成され、引出電極１３Ｂ４１とビア１３Ｂ４２につながって形成されている。なお前記ビア１３Ｂ４２は上面からつながるビア１３Ａ４２と同じであり、搭載電極１３Ｂ４は上面側の連結電極１３Ａ４と導通している。
【0091】
また搭載電極１３Ｂ５は搭載電極１３Ｂ４の上方であって、長辺方向の中央部分に形成され、ビア１３Ｂ５２とつながっている。なお前記ビア１３Ｂ５２は上面からつながるビア１３Ａ５２と同じであり、搭載電極１３Ｂ５は上面側の連結電極１３Ａ５と導通している。
【0092】
また搭載電極１３Ｂ６は搭載電極１３Ｂ５の上方であって、長辺方向の最上部に形成され、引出電極１３Ｂ６１、ビア１３Ｂ６２とつながっている。なお前記ビア１３Ｂ６２は上面からつながるビア１３Ａ６２と同じであり、搭載電極１３Ｂ６は上面側の連結電極１３Ａ６と導通している。
【0093】
図１３は第二枠部１４の下面を示す平面図である。前述のとおり、第二枠部１４には平面で見て長方形の貫通部１４Ｂ５が設けられているとともに、４つの角部には実装電極１４Ｂ１、１４Ｂ２、１４Ｂ３、１４Ｂ４が形成されている。
【0094】
実装電極１４Ｂ１はビア１４Ｂ１２とつながり、ビア１４Ｂ１２は上面側に貫通してつながっている。実装電極１４Ｂ２はビア１４Ｂ２２とつながり、ビア１４Ｂ２２は上面側に貫通してつながっている。実装電極１４Ｂ３はビア１４Ｂ３２とつながり、ビア１４Ｂ３２は上面側に貫通してつながっている。さらに実装電極１４Ｂ４はビア１４Ｂ４２とつながり、ビア１４Ｂ４２は上面側に貫通してつながっている。
【0095】
図１４は単位基板ＵＢにおいて、第二基体部１３に第二枠部１４を重ねた状態の各々の下面１３Ｂと１４Ｂを示している。第二枠部の貫通部１４Ｂ５（開口領域）から第二基体部に形成された搭載電極１３Ｂ１、１３Ｂ２、１３Ｂ３、１３Ｂ４、１３Ｂ５、１３Ｂ６が露出するとともに、第二枠部の実装電極１４Ｂ１、１４Ｂ２、１４Ｂ３、１４Ｂ４が単位基板の四隅に形成され、これら実装電極１４Ｂ１、１４Ｂ２、１４Ｂ３、１４Ｂ４は各々ビア１４Ｂ１２、１４Ｂ２２、１４Ｂ３２、１４Ｂ４２を経由して各々搭載電極１３Ｂ１、１３Ｂ３、１３Ｂ４、１３Ｂ６と導通している。なお、各搭載電極上に電子部品であるＩＣ素子３が搭載された状態を点線にて表示している。
【0096】
《圧電発振器および集合基板を用いた圧電発振器の製造方法の説明》
図１５は完成した圧電発振器ＥＤの断面図で、図１０および図１４に示したＡ－Ａ断面を示している。圧電発振器（第一の電子素子）ＥＤは断面で見てＨ形のセラミックスからなる容器１と、第一凹部１０に搭載された圧電振動子（第一の電子素子）２と、第二凹部４０に搭載されたＩＣ素子（他の電子素子）３と、第一凹部１０を気密封止するリッド４とからなる。
図１５は完成した圧電発振器ＥＤの断面図で、図１０および図１４に示したＡ－Ａ断面を示している。圧電発振器（第一の電子素子）ＥＤは断面で見てＨ形のセラミックスからなる容器１と、第一凹部１０に搭載された圧電振動子（第一の電子素子）２と、第二凹部４０に搭載されたＩＣ素子（他の電子素子）３と、第一凹部１０を気密封止するリッド４とからなる。
【0097】
圧電振動子２は、例えば、圧電振動片として矩形平板状のＡＴカット水晶板を用い、その表裏面に励振電極２１，２２が対向して形成され、また引出電極２１ａ，２２ａ（不図示）と接続電極（不図示）が形成される。前記励振電極や引出電極の金属材料の例としては、水晶板に接して下地金属膜としてＣｒまたはＴｉが用いられ、前記下地金属膜の上層に上層金属膜としてＡｕが用いられているが、これら金属材料以外の構成であってもよい。これら金属膜形成は、真空蒸着法やスパッタリング法等のＰＶＤ(Physical Vapor Deposition)法により形成される。なお、本実施形態では圧電振動片として、ＡＴカット水晶板の例を挙げたが、ＡＴカット水晶板以外にＳＣカットなど他の種類の水晶板を用いてもよい。また、圧電振動片の形状は平面視矩形の板状のものだけに限らず、例えば音叉形状など他の形状であってもよい。
【0098】
圧電振動子２は搭載電極１２Ａ１，１２Ａ２に導電性接合材Ｓにより導電接合され、リッド４により第一凹部１０を気密封止されている。なお、導電性接合材として、導電性の接着剤や金属製のバンプを用いてもよい。ＩＣ素子３は搭載電極１３Ｂ１、１３Ｂ２、１３Ｂ３、１３Ｂ４、１３Ｂ５、１３Ｂ６にフェイスダウンボンディング技術により導電接合されている。圧電発振器ＥＤの実装電極１４Ｂ１，１４Ｂ２，１４Ｂ３，１４Ｂ４は、例えば入出力端子、電源端子、アース端子等として機能する。
【0099】
続いて上述した集合基板を用いた圧電発振器（電子部品）の製造方法について、図面とともに説明する。集合基板ＣＢの第二枠層Ｌ４は、実装電極１４Ｂ２と１４Ｂ１および実装電極１４Ｂ３と１４Ｂ４が金属膜でつながった状態の場合、事前に両者の境界領域（図６において一部を記号Ｃで例示）をレーザービーム等のエネルギービームによって電気的に切断しておく。また縦方向の分割ラインには、後述の集合基板の分割時の起点とするための細溝ＳＬが形成されている。なお、この細溝ＳＬは集合基板の分割方法（例えばダイシング等）によっては設けなくてもよい場合もある。また予め励振電極が形成された圧電振動子２、ＩＣ素子３、リッド４を必要数用意しておく。
【0100】
まず集合基板ＣＢの搭載電極１２Ａ１，１２Ａ２に導電性接合材Ｓをディスペンサ等により所定量供給する。この導電性接合材Ｓに引出電極２１ａ，２１ｂ（不図示）が接合するように圧電振動子を片持ち保持状態で搭載電極１２Ａ１，１２Ａ２に搭載する。集合基板すべての第一凹部１０内に圧電振動子を搭載した後、導電性接合材Ｓを硬化させるため加熱処理を所定時間行う。これにより、圧電振動子２が搭載電極１２Ａ１，１２Ａ２に電気的機械的に接合される。
【0101】
次に前記第一凹部１０をリッドにて気密封止する。本実施の形態においては、封止用金属膜１１Ａ１に金属ろう材としてＡｕＳｎろう材を用いている。真空雰囲気（減圧状態）あるいは不活性ガス雰囲気の環境で封止用金属膜１１Ａ１上にリッド４を搭載し、加熱炉にてろう材を溶融後硬化させ、気密封止を行う。なお、リッド３はコバール（Ｋｏｖａｒ）を基体とする平面視矩形状の金属性の平板体であり、前記封止用金属膜１１Ａ１はリッド側に予め形成した構成であってもよい。
【0102】
またリッドによる気密封止の他の方法として、シーム溶接法やガラスろう接法をあげることができるが、ガラスろう接法の場合、リッドの材料にセラミックス等の絶縁材料を用いることも可能である。
【0103】
気密封止完了後は、前述したように、搭載電極１２Ａ１は実装電極１４Ｂ２につながり、搭載電極１２Ａ２は実装電極１４Ｂ４につながっている。すなわち、単位基板毎の実装電極１４Ｂ２と実装電極１４Ｂ４は圧電振動子の端子電極として利用できる。
次に、集合基板ＣＢにおいて単位基板ＵＢ毎に圧電振動子の特性を測定する。測定にあたっては上述した単位基板ＵＢの実装電極１４Ｂ２と実装電極１４Ｂ４に測定端子（不図示）を接触させ、その単位基板ＵＢに搭載された圧電振動子２の特性を測定する。
次に、集合基板ＣＢにおいて単位基板ＵＢ毎に圧電振動子の特性を測定する。測定にあたっては上述した単位基板ＵＢの実装電極１４Ｂ２と実装電極１４Ｂ４に測定端子（不図示）を接触させ、その単位基板ＵＢに搭載された圧電振動子２の特性を測定する。
【0104】
測定されたデータは図示していないが、測定装置を介してメモリに格納され、圧電振動子毎の特性判定、例えば良品、不良品の判定、あるいは第二凹部に搭載されるＩＣ素子３の選択やＩＣ素子３へのデータ書き込み内容（特性調整情報）を単位基板毎（圧電発振器毎）に決定する。なお、ＩＣ素子はデータ書き込み型の同一の素子を用い、データ書き込み内容（特性調整情報）を決定してもよい。
【0105】
次に第二凹部４０毎にＩＣ素子３を搭載電極１３Ｂ１、１３Ｂ２、１３Ｂ３、１３Ｂ４、１３Ｂ５、１３Ｂ６にフェイスダウンボンディング技術により導電接合する。このＩＣ素子の搭載においては、圧電振動子は所定の特性を有さない不良品のものにおいては、対応する第二凹部にＩＣ素子を搭載しないという製造上の制御を行う。この制御により集合基板を用いた製造効率並びに製造歩留まりを向上させている。なお、このＩＣ素子３の搭載は、後述の集合基板ＣＢから単位基板ＵＢに分離した後に行ってもよい。
【0106】
その後、集合基板ＣＢから単位基板ＵＢに分離する。分離は前記細溝ＳＬを起点とした破断（ブレイク）またはダイシングにより行い、この分離により独立した圧電発振器が得られる。その後必要に応じて、ＩＣ素子３に対し実装電極を介して電気信号印加によるデータ書き込みまたは特性調整を行ってもよい。
【0107】
第２の実施形態
０１０６～０１３３まで第２の実施形態の説明 基体層（中間層）が一層の例
第２の実施形態として、電子部品として圧電発振器を、第一の電子素子として圧電振動子２、他の電子素子として発振回路を含むＩＣ素子３を、それぞれ例にとり説明する。本実施の形態においては、容器６の構成が３層の積層構成であり、第一枠体層Ｌ１と基体層Ｌ６と第二枠体層Ｌ４とからなり、また圧電振動子７の構成が第１の実施形態と異なり、圧電振動子７自体が気密封止された構成となっている。
０１０６～０１３３まで第２の実施形態の説明 基体層（中間層）が一層の例
第２の実施形態として、電子部品として圧電発振器を、第一の電子素子として圧電振動子２、他の電子素子として発振回路を含むＩＣ素子３を、それぞれ例にとり説明する。本実施の形態においては、容器６の構成が３層の積層構成であり、第一枠体層Ｌ１と基体層Ｌ６と第二枠体層Ｌ４とからなり、また圧電振動子７の構成が第１の実施形態と異なり、圧電振動子７自体が気密封止された構成となっている。
【0108】
図１６は集合基板の基体層Ｌ６の上面Ｌ６Ａの平面図であり、図１７は集合基板の基体層Ｌ６の下面Ｌ６Ｂの平面図である。図１８乃至図２２は単位基板の層構成を示す平面図である。図２３は本実施形態により製造された圧電発振器の断面図である。なお、第一枠層Ｌ１と第二枠層Ｌ４は第一の実施形態と同様の構成である。
【0109】
第一枠層Ｌ１は全体として平面で見て長方形で、基体層Ｌ６、第二枠層Ｌ４と同じ外形形状並びに外形サイズを有している。前記基体層Ｌ１のなかに第一枠部６１がマトリクス状に一体的に形成されている。
【0110】
基体層Ｌ６は全体として平面で見て長方形で、前記第一枠層Ｌ１と同じ外形形状並びに外形サイズを有している。前記基体層Ｌ６のなかに基体部６２がマトリクス状に一体的に形成されている。
【0111】
図１６および図１９に示すように、各基体部６２の上面６２Ａには、搭載電極６２Ａ１と、前記搭載電極６２Ａ１につながる引出電極６２Ａ１１と、前記引出電極６２Ａ１１につながるビア６２Ａ１２からなる電極パターンが形成され、また搭載電極６２Ａ２と、前記搭載電極６２Ａ２につながる引出電極６２Ａ２１と、前記引出電極６２Ａ２１につながるビア６２Ａ２２からなる電極パターンが形成される。
【0112】
これら搭載電極６２Ａ１がつながる電極パターンと搭載電極６２Ａ２がつながる電極パターンとは、短辺に平行で長辺方向の中心を通る線（中心線）に対して線対称に配置されている。なお、これら電極パターン構成は、例えば搭載電極が長辺方向に並ぶ構成等、上記実施形態に限定されるものではない。
【0113】
図１７および図２０に示すように、基体部の下面には、搭載電極６２Ｂ１、６２Ｂ２、６２Ｂ３、６２Ｂ４、６２Ｂ５、６２Ｂ６と、これら搭載電極に連結部、ビア等の各電極がつながって一体形成されている。これら搭載電極には圧電発振器として組み立てた際に、前記ＩＣ素子（他の電子素子）３が搭載される。
【0114】
搭載電極６２Ｂ１は基体部６２の、図１７で長方形の点線Ｄで示す領域において左側最上部に形成され、集合基板の状態では隣接する基体部の連結部と電気的につながる連結部６２Ｂ１１，６２Ｂ１３，６２Ｂ１４とつながっている。なお、連結部６２Ｂ１３、６２Ｂ１４は連絡電極６２Ｂ１５によりつながっている。また、搭載電極６２Ｂ２は搭載電極６２Ｂ１の下方であって、点線Ｄで示す領域における長辺方向の中央部分に形成され、連結部６２Ｂ２１とビア６２Ｂ２２とつながっている。集合基板の状態では隣接する基体部の連結部６２Ｂ７１とつながっている。
【0115】
搭載電極６２Ｂ３は搭載電極６２Ｂ２の下方であって、長辺方向の最下部近傍に形成され、連結部６２Ｂ３１とつながっている。集合基板の状態では連結部６２Ｂ２１は隣接する基体部の連絡電極６２Ｂ７を介して連結部６２Ｂ３１とつながっている。また、搭載電極６２Ｂ４は搭載電極６２Ｂ３の右側（他方の短辺端）であって、点線Ｄで示す領域における長辺方向の最下部近傍に形成され、連結部６２Ｂ４１とつながっている。集合基板の状態では連結部６２Ｂ４１は隣接する基体部の連結部６２Ｂ１１と電気的につながっている。
【0116】
搭載電極６２Ｂ５は搭載電極６２Ｂ４の上方であって、点線Ｄで示す領域における長辺方向の中央部分に形成され、連結部６２Ｂ５１とつながっている。集合基板の状態では連結部６２Ｂ５１は隣接する基体部の連結部６２Ｂ１４とつながっている。また、搭載電極６２Ｂ６は搭載電極６２Ｂ５の上方であって、点線Ｄで示す領域における長辺方向の最上部に形成され、連結部６２Ｂ６１とビア６２Ｂ６１につながっている。集合基板の状態では連結部６２Ｂ６１は隣接する基体部の連結部６２Ｂ１３とつながっている。
【0117】
搭載電極６２Ｂ４と６２Ｂ５間には連結部６２Ｂ７１，６２Ｂ７２を有する連絡電極６２Ｂ７が形成されており、集合基板の状態では連結部６２Ｂ２１と６２Ｂ３１をつないでいる。また、連結部６２Ｂ１３，６２Ｂ１４を有する連絡電極６２Ｂ１５は、集合基板の状態では連結部６２Ｂ５１と６２Ｂ６１をつないでいる。
【0118】
なお、搭載電極６２Ｂ２にはビア６２Ｂ２２が形成され、上面のビア６２Ａ１２につながり、連結部６２Ｂ５１とつながっている。搭載電極６２Ｂ５にはビア６２Ｂ５２が形成され、上面のビア６２Ａ２２につながっている。また、搭載電極６２Ｂ６はビア６２Ｂ６２とつながっている。
【0119】
第二枠層Ｌ４は全体として平面で見て長方形で、第一枠層、基体層と同じ外形形状並びに外形サイズを有している。前記基体層Ｌ４のなかに第二枠部６３がマトリクス状に一体的に形成されている。
【0120】
第一枠層Ｌ１と基体層Ｌ６を積層した際、ビア６１Ａ２とビア６２Ａ７とが重畳し、両者が導通可能な状態で相互に配置されている。また基体層Ｌ６と第二枠層Ｌ４とを積層した際、第二枠層の各ビア６３Ｂ１２，６３Ｂ２２，６３Ｂ３２，６３Ｂ４２は搭載電極６２Ｂ１、６２Ｂ３，６２Ｂ４，６２Ｂ６（ビア６２Ｂ６２）と導通可能な状態で相互に対向配置されている。なお、基体層Ｌ６のビア６２Ａ１２とビア６２Ａ２２は各々ビア６２Ｂ２２と６２Ｂ５２と表裏でつながっている。
【0121】
図２１は第二枠部６３の下面を示す平面図である。前述のとおり、第二枠部６３には中央部分を含んで平面で見て長方形の貫通部６３Ｂ５が設けられているとともに、４つの角部には実装電極６３Ｂ１、６３Ｂ２、６３Ｂ３、６３Ｂ４が形成されている。
【0122】
実装電極６３Ｂ１はビア６３Ｂ１２とつながり、基体部の下面の搭載電極６２Ｂ１につながっている。実装電極６３Ｂ２はビア６３Ｂ２２とつながり、基体部の下面の搭載電極６２Ｂ３につながっている。また、実装電極６３Ｂ３はビア６３Ｂ３２とつながり、基体部の下面の搭載電極６２Ｂ４につながっている。さらに、実装電極６３Ｂ４はビア６３Ｂ４２とつながり、基体部の下面の搭載電極６２Ｂ６につながっている。
【0123】
図２２は単位基板ＵＢにおいて、基体部６２に第二枠部６３を重ねた状態の各々の下面６２Ｂと６３Ｂを示している。第二枠部の貫通部６３Ｂ５（開口領域）から基体部に形成された搭載電極６２Ｂ１、６２Ｂ２、６２Ｂ３、６２Ｂ４、６２Ｂ５、６２Ｂ６が露出するとともに、第二枠部の実装電極６３Ｂ１、６３Ｂ２、６３Ｂ３、６３Ｂ４が単位基板ＵＢの四隅に形成された構成となる。なお、圧電発振器として組み立てた際には、各搭載電極上にＩＣ素子３（点線にて表示）が搭載される。
【0124】
前記第一枠層Ｌ１、前記基体層Ｌ６、前記第二枠層Ｌ４の主構成材料はセラミックスからなり、その表面に前記電極パターンおよび表裏貫通したビアが形成されている。セラミックスの材料は例えばアルミナを用い、電極パターン（搭載電極、引出電極、ビア）は例えばセラミックスに接してタングステン（Ｗ）層が形成され、その上部にニッケル（Ｎｉ）層、金（Ａｕ）層の順で形成された多層構成である。タングステン（Ｗ）の形成はセラミックスと焼成により行い、ニッケル（Ｎｉ）層、金（Ａｕ）層の形成はメッキにより行う。なお、これら金属膜の一部形成をメッキに代えて真空蒸着法等のＰＶＤ法により行ってもよい。
【0125】
また各ビアは、前記セラミックスを上下に貫通した小さな貫通孔に金属材料が充填された上下導通機能を有する構成体である。ビアの金属材料はタングステン（Ｗ）層を母材として、その上端と下端にはニッケル（Ｎｉ）層、金（Ａｕ）層がメッキあるいは真空蒸着法等の手法にて形成される。
【0126】
《圧電発振器および集合基板を用いた圧電発振器の製造方法の説明》
図２３は完成した圧電発振器ＥＤの断面図で、図２２に示したＢ－Ｂ断面を示している。圧電発振器ＥＤは断面で見てＨ形のセラミックスからなる容器６と、第一凹部６０に搭載された圧電振動子（第一の電子素子）２０と、第二凹部４０に搭載されたＩＣ素子（他の電子素子）３と、前記第一凹部６０を気密封止するリッド４とからなる。
図２３は完成した圧電発振器ＥＤの断面図で、図２２に示したＢ－Ｂ断面を示している。圧電発振器ＥＤは断面で見てＨ形のセラミックスからなる容器６と、第一凹部６０に搭載された圧電振動子（第一の電子素子）２０と、第二凹部４０に搭載されたＩＣ素子（他の電子素子）３と、前記第一凹部６０を気密封止するリッド４とからなる。
【0127】
圧電振動子２は、本実施の形態においては、圧電振動子２０自体が気密封止された構成を採用している。詳細に図示はしていないが、外周に枠体を設け一体的に形成した励振電極の形成された水晶振動板を、上下から平板状の絶縁板で気密封止した構成である。圧電振動子２０からは外部との接続電極（不図示）が形成されている。
【0128】
前記圧電振動子２を上述した集合基板に搭載する圧電発振器（電子部品）の製造方法について説明する。集合基板ＣＢの第二枠層Ｌ４は、実装電極６３Ｂ１と６３Ｂ２および実装電極６３Ｂ３と６３Ｂ４が金属膜でつながった状態の場合、事前に両者を電気的に切断しておく。また縦方向の分割ラインには、後述の集合基板の分割時の起点とするための細溝ＳＬが形成されている。なお、この細溝ＳＬは集合基板の分割方法（例えばダイシング等）によっては設けなくてもよい。また予め圧電振動子２、ＩＣ素子３、リッド４を必要数用意しておく。
【0129】
まず集合基板ＣＢに対して、各搭載電極６２Ａ１，６２Ａ２に導電性接合材Ｓをディスペンサ等により所定量供給する。この導電性接合材Ｓに圧電振動子の接続電極（不図示）が接合するように圧電振動子６０を両持ち保持状態（長辺方向両端部で保持）で搭載電極６２Ａ１，６２Ａ２に搭載する。集合基板すべての第一凹部６０に圧電振動子２０を搭載した後、導電性接合材Ｓを硬化させるため加熱処理を所定時間行う。これにより、圧電振動子２０が搭載電極６２Ａ１，６２Ａ２に電気的機械的に接合される。
【0130】
次に前記第一凹部６０をリッドにて気密封止する。本実施の形態においては、圧電振動子２０の状態で気密封止されているが、リッドで気密封止することにより二重の気密封止構成となる。本実施の形態において気密封止はＡｕＳｎろう材によるろう材封止構成を用いているが、シーム溶接法やガラスろう接法により気密封止を行ってもよい。ガラスろう接法の場合、リッドの材料をセラミックス等の絶縁材料を用いることも可能である。
【0131】
気密封止完了後は、前述したように、搭載電極６２Ａ１は実装電極６３Ｂ４につながり、搭載電極６２Ａ２は実装電極６３Ｂ２につながっている。すなわち、単位基板毎の実装電極６３Ｂ２と実装電極６３Ｂ４は圧電振動子の端子電極として利用できる。
【0132】
次に、集合基板ＣＢにおいて単位基板ＵＢ毎に圧電振動子の特性を測定する。測定にあたっては上述した単位基板ＵＢの実装電極１４Ｂ２と実装電極１４Ｂ４に測定端子（不図示）を接触させ、その単位基板ＵＢに搭載された圧電振動子２の特性を測定する。
【0133】
測定されたデータは図示していないが、測定装置を介してメモリに格納され、圧電振動子毎の特性判定、例えば良品、不良品の判定、あるいは第二凹部に搭載されるＩＣ素子３の選択やＩＣ素子３へのデータ書き込み内容（特性調整情報）を単位基板毎（圧電発振器毎）に決定する。なお、ＩＣ素子はデータ書き込み型の同一の素子を用い、データ書き込み内容（特性調整情報）を決定してもよい。
【0134】
次に第二凹部４０毎にＩＣ素子３を搭載電極６２Ｂ１、６２Ｂ２、６２Ｂ３、６２Ｂ４、６２Ｂ５、６２Ｂ６にフェイスダウンボンディング技術により導電接合する。なお、フェイスダウンボンディング技術に代えて、ワイヤボンディング技術により導電接合を行ってもよい。
【0135】
このＩＣ素子の搭載においては、圧電振動子は所定の特性を有さない不良品のものにおいては、対応する第二凹部にＩＣ素子を搭載しないという製造上の制御を行う。この制御により集合基板を用いた製造効率並びに製造歩留まりを向上させている。なお、このＩＣ素子３の搭載は、後述の集合基板ＣＢから単位基板ＵＢに分離した後に行ってもよい。
【0136】
その後、集合基板ＣＢから単位基板ＵＢに分離する。分離はダイシングや前記細溝ＳＬを起点とした破断（ブレイク）により行い、この分離により独立した圧電発振器が得られる。その後必要に応じて、ＩＣ素子３に対し実装電極を介して電気信号印加によるデータ書き込みまたは特性調整を行ってもよい。
【0137】
その他の実施形態
上記実施の形態においては、電子部品として第一の電子素子と他の電子素子を上下方向に搭載する圧電発振器を例示したが、本発明はこのような構成に限定されるものではない。例えば図２４に示すように、１つの容器７１に圧電振動子（第一の電子素子）７２とＩＣ素子（他の電子素子）７３を並列に配置し、リッド７４により気密封止をした構成に適用してもよい。このような構成においても１つの単位基板は隣接する単位基板に連絡電極（連結部）を形成し、集合基板の状態で前記連絡電極（連結部）を介して、搭載された圧電振動子（第一の電子素子）の特性を測定し、その後ＩＣ素子（他の電子素子）を搭載し、単位基板に切り離したのち電子部品としての特性を調整する等を行ってもよい。
上記実施の形態においては、電子部品として第一の電子素子と他の電子素子を上下方向に搭載する圧電発振器を例示したが、本発明はこのような構成に限定されるものではない。例えば図２４に示すように、１つの容器７１に圧電振動子（第一の電子素子）７２とＩＣ素子（他の電子素子）７３を並列に配置し、リッド７４により気密封止をした構成に適用してもよい。このような構成においても１つの単位基板は隣接する単位基板に連絡電極（連結部）を形成し、集合基板の状態で前記連絡電極（連結部）を介して、搭載された圧電振動子（第一の電子素子）の特性を測定し、その後ＩＣ素子（他の電子素子）を搭載し、単位基板に切り離したのち電子部品としての特性を調整する等を行ってもよい。
【0138】
図２５においては、圧電振動子（第一の電子素子）８２とＩＣ素子等（他の電子素子）８３，８４の収納部（凹部）８１Ａ，８１Ｂがそれぞれ用意された容器８１を示している。収納部８１Ａ，８１Ｂは各々リッド８５Ａ，８５Ｂにより気密封止される。ここでは他の電子素子は、複数用いている構成を例示しているが、このような構成にも本発明は適用できる。
【0139】
さらに図２６に示すように、平板状の電子素子用の搭載基板９１に第一の電子素子９２と他の電子素子９３を搭載し、これを樹脂材９４により被覆（樹脂モールド）した構成に適用することもできる。具体的には例えば所定の配線パターンが形成された搭載基板９１（例えばガラスエポキシ樹脂基板）からなる集合基板に第一の電子素子９２を複数個導電接合する。この状態で、搭載基板９１の下面に設けた実装電極を介して第一の電子素子毎の特性を測定し、その後他の電子素子９２を搭載基板に第一の電子素子と一対で搭載して、単位基板に切り離したのち電子部品としての特性を調整する等を行ってもよい。
【0140】
さらに、第一の電子素子として、ＭＥＭＳ素子（Micro Electro Mechanical Systems）を用い、他の電子素子としてＭＥＭＳ素子に対応したＩＣ素子を用いてもよい。
【0141】
ところで、電子部品の例として、圧電発振器を例示したが、他の電子部品であってもよい。例えばセンサモジュールに適用してもよく、具体的には第一の電子素子として、圧力、温度等のセンサ素子を用い、他の電子素子としてセンサ情報処理回路素子に適用してもよい。集合基板の各単位基板領域に設けられたセンサ素子（第一の電子素子）搭載電極にセンサ素子を導電接合し、各単位基板毎の実装電極を用いてセンサ素子の特性を測定する。その後、各センサ素子に対応したセンサ情報処理回路素子（他の電子素子）を集合基板に搭載し、単位基板に切り離したのちセンサモジュール（電子部品）としての特性を調整する等を行ってもよい。
【0142】
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、上述の実施の形態はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は特許請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内のものである。
【産業上の利用可能性】
【0143】
集合基板および圧電発振器等の電子部品の量産に適用できる。
【符号の説明】
【0144】
ＥＤ 圧電発振器（電子部品）
１、６、７１、８１，９１ 容器
２、２０ 圧電振動子（第一の電子素子）
２１，２２ 励振電極
３ ＩＣ素子（他の電子素子）
４ リッド
Ｌ１ 第一枠層
Ｌ２ 第一基体層
Ｌ３ 第二基体層
Ｌ４ 第二枠層
Ｌ６ 基体層
１１、６１ 第一枠部
１２ 第一基体部
１２Ａ１、１２Ａ２、１３Ｂ１、１３Ｂ２、１３Ｂ３、１３Ｂ４、１３Ｂ５、１３Ｂ６、６２Ｂ１、６２Ｂ２、６２Ｂ３、６２Ｂ４、６２Ｂ５、６２Ｂ６ 搭載電極
１３ 第二基体部
１３Ａ７、１３Ａ１５、６２Ｂ７、６２Ｂ１５ 連絡電極
１３Ａ１１、１３Ａ１３、１３Ａ１４、１３Ａ２１、１３Ａ３１、１３Ａ４１、１３Ａ５１、１３Ａ６１、１３Ａ７１、１３Ａ７２、６２Ｂ１１、６２Ｂ１３、６２Ｂ１４、６２Ｂ２１、６２Ｂ３１、６２Ｂ５１、６２Ｂ６１、６２Ｂ７１、６２Ｂ７２ 連結部
１４、６３ 第二枠部
１４Ｂ１、１４Ｂ２，１４Ｂ３，１４Ｂ４、６３Ｂ１、６３Ｂ３、６３Ｂ４ 実装電極
６２ 基体部
１、６、７１、８１，９１ 容器
２、２０ 圧電振動子（第一の電子素子）
２１，２２ 励振電極
３ ＩＣ素子（他の電子素子）
４ リッド
Ｌ１ 第一枠層
Ｌ２ 第一基体層
Ｌ３ 第二基体層
Ｌ４ 第二枠層
Ｌ６ 基体層
１１、６１ 第一枠部
１２ 第一基体部
１２Ａ１、１２Ａ２、１３Ｂ１、１３Ｂ２、１３Ｂ３、１３Ｂ４、１３Ｂ５、１３Ｂ６、６２Ｂ１、６２Ｂ２、６２Ｂ３、６２Ｂ４、６２Ｂ５、６２Ｂ６ 搭載電極
１３ 第二基体部
１３Ａ７、１３Ａ１５、６２Ｂ７、６２Ｂ１５ 連絡電極
１３Ａ１１、１３Ａ１３、１３Ａ１４、１３Ａ２１、１３Ａ３１、１３Ａ４１、１３Ａ５１、１３Ａ６１、１３Ａ７１、１３Ａ７２、６２Ｂ１１、６２Ｂ１３、６２Ｂ１４、６２Ｂ２１、６２Ｂ３１、６２Ｂ５１、６２Ｂ６１、６２Ｂ７１、６２Ｂ７２ 連結部
１４、６３ 第二枠部
１４Ｂ１、１４Ｂ２，１４Ｂ３，１４Ｂ４、６３Ｂ１、６３Ｂ３、６３Ｂ４ 実装電極
６２ 基体部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】