特開2024-107863 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社村田製作所の特許一覧

特開2024-107863バイアスＴ回路

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3A
3B
4A
4B
5A
5B
6
7
8
9
10

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024107863

(43)【公開日】2024-08-09

(54)【発明の名称】バイアスＴ回路

(51)【国際特許分類】

H01L 21/822 20060101AFI20240802BHJP

H05K 1/18 20060101ALI20240802BHJP

H05K 1/02 20060101ALI20240802BHJP

【ＦＩ】

H01L27/04 L

H05K1/18 J

H05K1/02 N

H05K1/02 J

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023012021

(22)【出願日】2023-01-30

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】伊藤健一

(72)【発明者】

【氏名】鍋倉秀一

(72)【発明者】

【氏名】三輪俊介

(72)【発明者】

【氏名】橋本樹明

【テーマコード（参考）】

5E336

5E338

5F038

【Ｆターム（参考）】

5E336AA04

5E336BB03

5E336CC31

5E336CC60

5E336EE03

5E336GG11

5E338AA03

5E338BB75

5E338CC04

5E338CD02

5E338CD12

5E338EE11

5F038AZ04

5F038CD02

5F038CD04

5F038EZ20

(57)【要約】

【課題】ＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分が周辺回路や高周波信号経路に結合することによる性能劣化を抑制することができるバイアスＴ回路を実現する。
【解決手段】バイアスＴ回路１は、一方の電極に電源供給線路４が接続され、他方の電極に高周波信号線路３が接続される第１チップインダクタＬ１と、第１チップインダクタＬ１に並列接続された第２チップインダクタＬ２と、基板と、を含む。第１チップインダクタＬ１及び第２チップインダクタＬ２は、第１チップインダクタＬ１の電源供給線路４側の電極と高周波信号線路３側の電極とを結ぶ仮想直線上に第２チップインダクタＬ２の一部が重なり、第１チップインダクタＬ１に流れる電流の向きＩ１と第２チップインダクタＬ２に流れる電流の向きＩ２とが互いに逆向きとなるように、基板２に実装されている。
【選択図】図２

【特許請求の範囲】

【請求項1】

一方の電極に電源供給線路が接続され、他方の電極に高周波信号線路が接続される第１チップインダクタと、
前記第１チップインダクタに並列接続された第２チップインダクタと、
基板と、
を含み、
前記第１チップインダクタ及び前記第２チップインダクタは、
前記第１チップインダクタの前記電源供給線路側の電極と前記高周波信号線路側の電極とを結ぶ仮想直線上に前記第２チップインダクタの一部が重なり、
前記第１チップインダクタに流れる電流の向きと前記第２チップインダクタに流れる電流の向きとが互いに逆向きとなるように、前記基板に実装されている、
バイアスＴ回路。

【請求項2】

請求項１に記載のバイアスＴ回路であって、
前記基板は、
前記電源供給線路及び前記第１チップインダクタを含む第１電源供給経路と、
前記電源供給線路及び前記第２チップインダクタを含む第２電源供給経路と、
を有し、
前記第１電源供給経路は、前記第２電源供給経路に含まれない第１線路を含み、
前記第２電源供給経路は、前記第１電源供給経路に含まれない第２線路を含む、
バイアスＴ回路。

【請求項3】

請求項２に記載のバイアスＴ回路であって、
前記第１線路及び前記第２線路の少なくとも一方がミアンダ配線を含む、
バイアスＴ回路。

【請求項4】

請求項３に記載のバイアスＴ回路であって、
前記第１線路の線路長と前記第２線路の線路長とは略同一長である、
バイアスＴ回路。

【請求項5】

請求項２に記載のバイアスＴ回路であって、
前記第１線路及び前記第２線路の少なくとも一方が渦巻配線を含む、
バイアスＴ回路。

【請求項6】

請求項５に記載のバイアスＴ回路であって、
前記第１線路の線路長と前記第２線路の線路長とは略同一長である、
バイアスＴ回路。

【請求項7】

請求項３から６の何れか一項に記載のバイアスＴ回路であって、
前記基板は、表層又は内層にＧＮＤ層を含む多層構造を有し、
前記ＧＮＤ層は、前記第１線路及び前記第２線路の少なくとも一方に重なる領域の一部に開口が設けられている、
バイアスＴ回路。

【請求項8】

請求項３から６の何れか一項に記載のバイアスＴ回路であって、
前記基板は、前記第１線路及び前記第２線路の少なくとも一方に重なる領域の一部の表面に誘電体が設けられている、
バイアスＴ回路。

【請求項9】

請求項３から６の何れか一項に記載のバイアスＴ回路であって、
前記基板は、前記第１線路及び前記第２線路の少なくとも一方に重なる領域の一部の表面に磁性体が設けられている、
バイアスＴ回路。

【請求項10】

請求項２に記載のバイアスＴ回路であって、
前記第１電源供給経路と前記第２電源供給経路とは、所定の周波数帯域において略同一のインピーダンスである、
バイアスＴ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、バイアスＴ回路に関する。

【背景技術】

【0002】

高周波回路への電力供給経路には、高周波信号に影響を与えず直流電流や直流電圧といった直流成分を重畳して供給するバイアスＴ（Bias Tee）回路が用いられる（例えば、特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第４６２０６４３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

高周波回路に電力を供給する電源回路としては、一般にＤＣ－ＤＣコンバータが用いられる。ＤＣ－ＤＣコンバータのスイッチング周波数は、数１００ｋＨｚから１００ＭＨｚに及び、スイッチング周波数の高次高調波成分は、数ＧＨｚから数１０ＧＨｚに到達する場合がある。このようなＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分は、バイアスＴ回路のインダクタと高周波回路との電磁結合によって高周波回路に重畳し、高周波回路の出力特性が劣化する場合がある。

【0005】

本開示は、上記に鑑みてなされたものであって、ＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分が周辺回路や高周波信号経路に結合することによる性能劣化を抑制することができるバイアスＴ回路を実現することを目的とする。

【課題を解決するための手段】

【0006】

本開示の一側面のバイアスＴ回路は、一方の電極に電源供給線路が接続され、他方の電極に高周波信号線路が接続される第１チップインダクタと、前記第１チップインダクタに並列接続された第２チップインダクタと、基板と、を含み、前記第１チップインダクタ及び前記第２チップインダクタは、前記第１チップインダクタの前記電源供給線路側の電極と前記高周波信号線路側の電極とを結ぶ仮想直線上に前記第２チップインダクタの一部が重なり、前記第１チップインダクタに流れる電流の向きと前記第２チップインダクタに流れる電流の向きとが互いに逆向きとなるように、前記基板に実装されている。

【0007】

この構成では、第１チップインダクタが発生する磁界と第２チップインダクタが発生する磁界とが互いに打ち消しあう。これにより、ＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分が周辺回路や高周波信号経路に結合することによる性能劣化を抑制することができる。

【発明の効果】

【0008】

本開示によれば、ＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分が周辺回路や高周波信号経路に結合することによる性能劣化を抑制することができる高周波回路を実現することができる。

【図面の簡単な説明】

【0009】

【図1】図１は、実施形態１に係るバイアスＴ回路の一例を示す概略図である。

【図2】図２は、実施形態１に係るバイアスＴ回路の第１チップインダクタ及び第２チップインダクタの基板配置例を示す図である。

【図3A】図３Ａは、第１比較例に係るバイアスＴ回路の第１チップインダクタ及び第２チップインダクタの基板配置例を示す図である。

【図3B】図３Ｂは、第２比較例に係るバイアスＴ回路の第１チップインダクタ及び第２チップインダクタの基板配置例を示す図である。

【図4A】図４Ａは、実施形態２に係るバイアスＴ回路の第１線路の第１例を示す概略図である。

【図4B】図４Ｂは、実施形態２に係るバイアスＴ回路の第２線路の第１例を示す概略図である。

【図5A】図５Ａは、実施形態２に係るバイアスＴ回路の第１線路の第２例を示す概略図である。

【図5B】図５Ｂは、実施形態２に係るバイアスＴ回路の第２線路の第２例を示す概略図である。

【図6】図６は、実施形態３に係るバイアスＴ回路の基板上面視図である。

【図7】図７は、図６に示すＣ－Ｃ’断面図の第１例を示す図である。

【図8】図８は、図６に示すＣ－Ｃ’断面図の第２例を示す図である。

【図9】図９は、図６に示すＣ－Ｃ’断面図の第３例を示す図である。

【図10】図１０は、図６に示すＣ－Ｃ’断面図の第４例を示す図である。

【発明を実施するための形態】

【0010】

以下に、実施形態に係るバイアスＴ（Bias Tee）回路を図面に基づいて詳細に説明する。なお、この実施形態により本開示が限定されるものではない。

【0011】

（実施形態１）
図１は、実施形態１に係るバイアスＴ回路の一例を示す概略図である。本開示において、実施形態１に係るバイアスＴ回路１は、高周波入力信号ＲＦｉｎを電力増幅する増幅回路１００への電源供給経路に設けられる。電源回路２００は、電源供給線路４及びバイアスＴ回路１を介して、増幅回路１００に電力を供給する。

【0012】

図１に示すように、実施形態１に係るバイアスＴ回路１は、第１チップインダクタＬ１、第２チップインダクタＬ２、及びキャパシタＣを含む。増幅回路１００から出力される高周波出力信号ＲＦｏｕｔは、高周波信号線路３及びキャパシタＣを介して出力される。

【0013】

第１チップインダクタＬ１は、第１電源供給経路５１に設けられている。より具体的に、第１チップインダクタＬ１は、一方の電極に電源供給線路４が接続され、他方の電極に高周波信号線路３が接続される。

【0014】

第２チップインダクタＬ２は、電源回路２００からの第２電源供給経路５２に設けられている。より具体的に、第２チップインダクタＬ２は、一方の電極に電源供給線路４が接続され、他方の電極に高周波信号線路３が接続される。

【0015】

本開示において、第１チップインダクタＬ１及び第２チップインダクタＬ２は、同一の表面実装部品（ＳＭＤ：Surface Mount Device）である。第１チップインダクタＬ１と第２チップインダクタＬ２とは、電源供給線路４と高周波信号線路３との間に並列接続される。

【0016】

電源供給線路４は、電源回路２００から基板上に設けられた第１チップインダクタＬ１及び第２チップインダクタＬ２までの間の電源供給線や基板パターン等を含む。

【0017】

また、電源回路２００としては、ＤＣ－ＤＣコンバータが例示される。ＤＣ－ＤＣコンバータのスイッチング周波数は、数１００ｋＨｚから１００ＭＨｚに及び、スイッチング周波数の高次高調波成分は、数ＧＨｚから数１０ＧＨｚに到達する場合がある。

【0018】

バイアスＴ回路のインダクタに電流が流れることにより、インダクタの周囲に磁界が発生する。この磁界が周辺回路や高周波信号経路に結合すると、ＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分が高周波信号に重畳することとなる。

【0019】

本開示では、２つのチップインダクタを並列接続し、互いのチップインダクタによって発生する磁界が互いに打ち消しあうように配置する。これにより、周辺回路や高周波信号経路に結合する高調波成分を抑制することができる。以下、周辺回路や高周波信号経路に結合する高調波成分を抑制可能なバイアスＴ回路１の第１チップインダクタＬ１及び第２チップインダクタＬ２の基板配置について、図２、図３Ａ、図３Ｂを参照して説明する。

【0020】

図２は、実施形態１に係るバイアスＴ回路の第１チップインダクタ及び第２チップインダクタの基板配置例を示す図である。図３Ａは、第１比較例に係るバイアスＴ回路の第１チップインダクタ及び第２チップインダクタの基板配置例を示す図である。図３Ｂは、第２比較例に係るバイアスＴ回路の第１チップインダクタ及び第２チップインダクタの基板配置例を示す図である。図２、図３Ａ、図３Ｂでは、第１チップインダクタＬ１及び第２チップインダクタＬ２の実装面を基板２に平行なＸＹ平面に直交するＺ方向に見た平面図を示している。

【0021】

第１チップインダクタＬ１及び第２チップインダクタＬ２は、電流通過方向の両端部にそれぞれ電極が設けられている。

【0022】

図２、図３Ａ、図３Ｂにおいて、Ａ－Ａ’線は、ＸＹ平面における第１チップインダクタＬ１の電源供給線路４側の電極の中心点７ａと高周波信号線路３側の電極の中心点８ａとを結ぶ仮想直線を示している。言い換えると、Ａ－Ａ’線は、Ｚ方向に見て第１チップインダクタＬ１の電流通過方向に平行な２辺間の中心線を示している。第１チップインダクタＬ１の各電極の中心点７ａ，８ａは、各電極をＺ方向に見た幾何中心を示す位置であっても良い。

【0023】

また、図２、図３Ａ、図３Ｂにおいて、Ｂ－Ｂ’線は、ＸＹ平面における第２チップインダクタＬ２の電源供給線路４側の電極の中心点７ｂと高周波信号線路３側の電極の中心点８ｂとを結ぶ仮想直線を示している。言い換えると、Ｂ－Ｂ’線は、Ｚ方向に見て第２チップインダクタＬ２の電流通過方向に平行な２辺間の中心線を示している。第２チップインダクタＬ２の各電極の中心点７ｂ，８ｂは、各電極をＺ方向に見た幾何中心を示す位置であっても良い。

【0024】

基板２は、複数の配線層が誘電体を挟んで積層された多層構造を有している。ここでは図示しないが、基板２上で各配線層に跨る線路は、例えば非貫通ビア（ＩＶＨ：Interstitial Via Hole）で接続される。電源供給線路４と高周波信号線路３とは、誘電体層を介して交差部６で交差している。

【0025】

本開示において、第１チップインダクタＬ１及び第２チップインダクタＬ２は、第１チップインダクタＬ１の２つの電極の中心点７ａ，８ａ間を結ぶ仮想直線Ａ－Ａ’上に、第２チップインダクタＬ２が配置されている。図２に示す実施形態１に係る基板配置例では、より好ましい態様として、第１チップインダクタＬ１及び第２チップインダクタＬ２は、第１チップインダクタＬ１の２つの電極の中心点７ａ，８ａ間を結ぶ仮想直線Ａ－Ａ’上に、第２チップインダクタＬ２の２つの電極の中心点７ｂ，８ｂ間を結ぶ仮想直線Ｂ－Ｂ’が重なるように配置された例を示している。

【0026】

また、第１チップインダクタＬ１及び第２チップインダクタＬ２は、高周波信号線路３に対して対称配置されている。このような配置とすることにより、第１チップインダクタＬ１及び第２チップインダクタＬ２は、図１に示すように、第１チップインダクタＬ１に流れる電流の向きＩ１と第２チップインダクタＬ２に流れる電流の向きとが互いに逆向きとなるように配置される。

【0027】

これにより、第１チップインダクタＬ１によって発生する磁界と第２チップインダクタＬ２によって発生する磁界とが互いに打ち消しあい、高周波信号線路３に結合する高調波成分が抑制される。

【0028】

図３Ａに示す第１比較例に係る基板配置例において、第１チップインダクタＬ１及び第２チップインダクタＬ２は、第１チップインダクタＬ１の２つの電極の中心点７ａ，８ａ間を結ぶ仮想直線Ａ－Ａ’に対し、第２チップインダクタＬ２の２つの電極の中心点７ｂ，８ｂ間を結ぶ仮想直線Ｂ－Ｂ’がＸ方向にずれて配置されている。

【0029】

図３Ａに示す第１比較例に係る基板配置例では、第１チップインダクタＬ１に流れる電流によって発生する磁界と第２チップインダクタＬ２に流れる電流によって発生する磁界との相殺効果が小さくなる。

【0030】

また、図３Ｂに示す第２比較例に係る基板配置例において、第１チップインダクタＬ１及び第２チップインダクタＬ２は、第１チップインダクタＬ１の２つの電極の中心点７ａ，８ａ間を結ぶ仮想直線Ａ－Ａ’に対し、第２チップインダクタＬ２の２つの電極の中心点７ｂ，８ｂ間を結ぶ仮想直線Ｂ－Ｂ’が直交するように配置されている。

【0031】

図３Ｂに示す第２比較例に係る基板配置例では、第１チップインダクタＬ１に流れる電流によって発生する磁界と第２チップインダクタＬ２に流れる電流によって発生する磁界とが互いに直交する。このため、第１チップインダクタＬ１によって発生する磁界と第２チップインダクタＬ２によって発生する磁界との相殺効果が生じない。

【0032】

実施形態１に係るバイアスＴ回路１の第１チップインダクタＬ１及び第２チップインダクタＬ２の基板配置例では、上述したように、第１チップインダクタＬ１及び第２チップインダクタＬ２は、第１チップインダクタＬ１の電源供給線路４側の電極の中心点７ａと高周波信号線路３側の電極の中心点８ａとを結ぶ仮想直線Ａ－Ａ’上に第２チップインダクタＬ２が重なり、第１チップインダクタＬ１に流れる電流の向きＩ１と第２チップインダクタＬ２に流れる電流の向きＩ２とが互いに逆向きとなるように配置される。

【0033】

これにより、第１チップインダクタＬ１によって発生する磁界と第２チップインダクタＬ２によって発生する磁界とが互いに打ち消しあい、ＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分が周辺回路や高周波信号経路に結合することによる性能劣化を抑制することができる。

【0034】

なお、上述した実施形態１では、第１チップインダクタＬ１の２つの電極の中心点７ａ，８ａ間を結ぶ仮想直線Ａ－Ａ’上に、第２チップインダクタＬ２が配置されている態様について例示したが、これに限定されない。具体的に、本開示は、第１チップインダクタＬ１の電源供給線路４側の電極と高周波信号線路３側の電極とを結ぶ仮想直線上に第２チップインダクタＬ２の一部が重なる態様を含む。

【0035】

（実施形態２）
実施形態１において説明した基板配置例において、ＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分の周辺回路や高周波信号経路への結合抑制効果をより高めるためには、電源供給線路４及び第１チップインダクタＬ１を含む第１電源供給経路５１のインピ－ダンスと、電源供給線路４及び第２チップインダクタＬ２を含む第２電源供給経路５２のインピ－ダンスとを、高調波成分（ノイズ成分）が含まれる所定の周波数帯域において略同一のインピーダンスとする必要がある。

【0036】

なお、具体的に、第１電源供給経路５１のインピ－ダンスと第２電源供給経路５２のインピ－ダンスとが略同一であるとは、電源供給線路４上の第１電源供給経路５１と第２電源供給経路５２との共通インピーダンス部分に含まれる任意の点を第１測定点とし、第１チップインダクタＬ１の高周波信号線路３側の電極を第２測定点とし、第２チップインダクタＬ２の高周波信号線路３側の電極を第３測定点としたとき、第１測定点－第２測定点間のインピーダンスと、第１測定点－第３測定点間のインピーダンスとが、略等しい状態を示している。

【0037】

図４Ａは、実施形態２に係るバイアスＴ回路の第１線路の第１例を示す概略図である。図４Ｂは、実施形態２に係るバイアスＴ回路の第２線路の第１例を示す概略図である。図５Ａは、実施形態に係るバイアスＴ回路の第１線路の第２例を示す概略図である。図５Ｂは、実施形態に係るバイアスＴ回路の第２線路の第２例を示す概略図である。

【0038】

図４Ａでは、第１電源供給経路５１（図１参照）に含まれる第１線路４１をミアンダ配線とした例を示している。

【0039】

図４Ｂでは、第２電源供給経路５２（図１参照）に含まれる第２線路４２をミアンダ配線とした例を示している。

【0040】

図５Ａでは、第１電源供給経路５１（図１参照）に含まれる第１線路４１を渦巻配線とした例を示している。

【0041】

図５Ｂでは、第２電源供給経路５２（図１参照）に含まれる第２線路４２を渦巻配線とした例を示している。

【0042】

実施形態２では、図４Ａ、図４Ｂ、図５Ａ、図５Ｂに示すように、第１電源供給経路５１（図１参照）に含まれる第１線路４１、及び、第２電源供給経路５２（図１参照）に含まれる第２線路４２の少なくとも一方をミアンダ配線又は渦巻配線とすることで、第１線路４１の線路長と第２線路４２の線路長とを略同一長とする。これにより、電源供給線路４及び第１チップインダクタＬ１を含む第１電源供給経路５１のインピ－ダンスと、電源供給線路４及び第２チップインダクタＬ２を含む第２電源供給経路５２のインピ－ダンスとを、高調波成分（ノイズ成分）が含まれる所定の周波数帯域において略同一のインピーダンスとすることができる。

【0043】

これにより、ＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分の周辺回路や高周波信号経路への結合抑制効果をより高めることができる。

【0044】

（実施形態３）
図６は、実施形態３に係るバイアスＴ回路の基板上面視図である。図６では、第１チップインダクタＬ１及び第２チップインダクタＬ２の実装面をＺ方向に見た平面図を示している。また、図６では、第１電源供給経路５１（図１参照）に含まれる第１線路４１をミアンダ配線又は渦巻配線とした構成を例示している。第２電源供給経路５２（図１参照）に含まれる第２線路４２をミアンダ配線又は渦巻配線とした構成については、ここでは説明を省略する。

【0045】

図７は、図６に示すＣ－Ｃ’断面図の第１例を示す図である。図８は、図６に示すＣ－Ｃ’断面図の第２例を示す図である。図９は、図６に示すＣ－Ｃ’断面図の第３例を示す図である。図１０は、図６に示すＣ－Ｃ’断面図の第４例を示す図である。

【0046】

図７では、基板２の部品実装面に第１線路４１が配線され、内層に誘電体ＤＩを挟んでＧＮＤ層が設けられており、ＧＮＤ層の第１線路４１にＺ方向に重なる領域の一部に開口が設けられた構成を例示している。

【0047】

図８では、基板２の内層に第１線路４１が配線され、第１線路４１が設けられる配線層との間に誘電体ＤＩを挟んでＧＮＤ層が設けられており、ＧＮＤ層の第１線路４１にＺ方向に重なる領域の一部に開口が設けられた構成を例示している。なお、図８では、基板２の内層にＧＮＤ層が設けられた態様を例示したが、基板２の表層（部品実装面に設けられた層、又は、部品実装面の裏面に設けられた層）にＧＮＤ層が設けられた態様であっても良い。

【0048】

図９では、基板２の部品実装面に第１線路４１が配線され、基板２の第１線路４１に重なる領域の一部の表面に誘電体ＤＩ（例えば、絶縁テープ）が設けられた構成を例示している。

【0049】

図１０では、基板２の部品実装面に第１線路４１が配線され、基板２の第１線路４１に重なる領域の一部の表面に磁性体ＭＧ（例えば、電波吸収シート）が設けられた構成を例示している。

【0050】

図７、図８、図９、図１０に示す態様の何れか、又は複数の態様を組み合わせることで、電源供給線路４及び第１チップインダクタＬ１を含む第１電源供給経路５１のインピ－ダンス、及び、電源供給線路４及び第２チップインダクタＬ２を含む第２電源供給経路５２のインピ－ダンスの少なくとも一方を微調整することができる。

【0051】

これにより、ＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分の周辺回路や高周波信号経路への結合抑制効果をさらに高めることができる。

【0052】

なお、上記した実施形態は、本開示の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本開示は、その趣旨を逸脱することなく、変更／改良され得るとともに、本開示にはその等価物も含まれる。

【0053】

本開示は、上述したように、あるいは、上述に代えて、以下の構成をとることができる。

【0054】

（１）本開示の一側面のバイアスＴ回路は、一方の電極に電源供給線路が接続され、他方の電極に高周波信号線路が接続される第１チップインダクタと、前記第１チップインダクタに並列接続された第２チップインダクタと、基板と、を含み、前記第１チップインダクタ及び前記第２チップインダクタは、前記第１チップインダクタの前記電源供給線路側の電極と前記高周波信号線路側の電極とを結ぶ仮想直線上に前記第２チップインダクタの一部が重なり、前記第１チップインダクタに流れる電流の向きと前記第２チップインダクタに流れる電流の向きとが互いに逆向きとなるように、前記基板に実装されている。

【0055】

【0056】

（２）上記（１）のバイアスＴ回路において、前記基板は、前記電源供給線路及び前記第１チップインダクタを含む第１電源供給経路と、前記電源供給線路及び前記第２チップインダクタを含む第２電源供給経路と、を有し、前記第１電源供給経路は、前記第２電源供給経路に含まれない第１線路を含み、前記第２電源供給経路は、前記第１電源供給経路に含まれない第２線路を含む。

【0057】

（３）上記（２）のバイアスＴ回路において、前記第１線路及び前記第２線路の少なくとも一方がミアンダ配線を含む。

【0058】

（４）上記（３）のバイアスＴ回路において、前記第１線路の線路長と前記第２線路の線路長とは略同一長である。

【0059】

この構成では、電源供給線路及び第１チップインダクタを含む第１電源供給経路のインピ－ダンスと、電源供給線路及び第２チップインダクタを含む第２電源供給経路のインピ－ダンスとを、高調波成分（ノイズ成分）が含まれる所定の周波数帯域において略同一のインピーダンスとすることができる。これにより、ＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分の周辺回路や高周波信号経路への結合抑制効果をより高めることができる。

【0060】

（５）上記（２）のバイアスＴ回路において、前記第１線路及び前記第２線路の少なくとも一方が渦巻配線を含む。

【0061】

（６）上記（５）のバイアスＴ回路において、前記第１線路の線路長と前記第２線路の線路長とは略同一長である。

【0062】

【0063】

（７）上記（３）から（６）のバイアスＴ回路において、前記基板は、表層又は内層にＧＮＤ層を含む多層構造を有し、前記ＧＮＤ層は、前記第１線路及び前記第２線路の少なくとも一方に重なる領域の一部に開口が設けられている。

【0064】

この構成では、電源供給線路及び第１チップインダクタを含む第１電源供給経路のインピ－ダンス、及び、電源供給線路及び第２チップインダクタを含む第２電源供給経路のインピ－ダンスの少なくとも一方を微調整することができる。これにより、ＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分の周辺回路や高周波信号経路への結合抑制効果をさらに高めることができる。

【0065】

（８）上記（３）から（６）のバイアスＴ回路において、前記基板は、前記第１線路及び前記第２線路の少なくとも一方に重なる領域の一部の表面に誘電体が設けられている。

【0066】

【0067】

（９）上記（３）から（６）のバイアスＴ回路において、前記基板は、前記第１線路及び前記第２線路の少なくとも一方に重なる領域の一部の表面に磁性体が設けられている。

【0068】

【0069】

（１０）上記（２）のバイアスＴ回路において、前記第１電源供給経路と前記第２電源供給経路とは、所定の周波数帯域において略同一のインピーダンスである。

【0070】

この構成では、ＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分の周辺回路や高周波信号経路への結合抑制効果をより高めることができる。

【0071】

本開示により、ＤＣ－ＤＣコンバータのスイッチング動作に由来する高調波成分が周辺回路や高周波信号経路に結合することによる性能劣化を抑制することができるバイアスＴ回路を実現することができる。