特開 2024-107868 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024107868

(43)【公開日】2024-08-09

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/739 20060101AFI20240802BHJP

   H01L 29/12 20060101ALI20240802BHJP

   H01L 29/78 20060101ALI20240802BHJP

   H01L 29/06 20060101ALI20240802BHJP

【ＦＩ】

H01L29/78 655F

H01L29/78 652T

H01L29/78 653A

H01L29/78 652N

H01L29/78 652P

H01L29/06 301G

H01L29/06 301V

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023012029

(22)【出願日】2023-01-30

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】近藤 圭一

(57)【要約】

【課題】静耐圧検査時における素子破壊を抑制する技術を提供する。
【解決手段】半導体装置１の半導体基板１０は、素子領域１０Ａと周辺領域１０Ｂの境界に設けられているディープ領域１５と、周辺領域１０Ｂに設けられているとともにディープ領域１５よりも浅いリサーフ領域１６と、リサーフ領域１６から下方に向けて突出して設けられている局所領域１７と、有する。局所領域１７は、ディープ領域１５から離れて配置されており、その底面がディープ領域１５よりも深い位置にある。
【選択図】図２

【特許請求の範囲】

【請求項1】

デバイス構造が形成されている素子領域（１０Ａ）と、前記素子領域の周囲に設けられている周辺領域（１０Ｂ）と、を有する半導体基板（１０）と、
前記半導体基板の上面に設けられている上部電極（２２）と、
前記半導体基板の下面に設けられている下部電極（２４）と、を備えており、
前記半導体基板は、
前記素子領域と前記周辺領域に設けられている第１導電型のドリフト領域（１２）と、
前記素子領域と前記周辺領域の境界に設けられているとともに前記半導体基板の前記上面に露出する位置に配置されている第２導電型のディープ領域（１５）と、
前記周辺領域に設けられているとともに前記半導体基板の前記上面に露出する位置に配置されている第２導電型のリサーフ領域（１６）であって、前記ディープ領域から延びており、前記ディープ領域よりも浅い、リサーフ領域と、
前記リサーフ領域の底面から下方に向けて突出して設けられている第２導電型の局所領域（１７）であって、前記ディープ領域から離れて配置されており、その底面が前記ディープ領域よりも深い位置にある、局所領域と、を有する、半導体装置。

【請求項2】

前記ディープ領域と前記局所領域の間の間隔は、前記半導体基板の厚さ以上である、請求項１に記載の半導体装置。

【請求項3】

前記局所領域は、前記素子領域から離れる向きに観測したときに、前記リサーフ領域の中心位置よりも外側に配置されている、請求項１に記載の半導体装置。

【請求項4】

複数の前記局所領域が設けられている、請求項１に記載の半導体装置。

【請求項5】

隣り合う前記局所領域間の間隔は、前記半導体基板の厚さ以下である、請求項４に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書が開示する技術は、半導体装置に関する。

【背景技術】

【0002】

特許文献１は、素子領域と周辺領域を有する半導体基板を備えた半導体装置を開示する。この半導体装置では、素子領域に逆導通ＩＧＢＴ構造が形成されており、周辺領域にｐ型のリサーフ領域が形成されている。また、素子領域と周辺領域の境界にリサーフ領域よりも深く形成されたｐ型のディープ領域が設けられている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－１５３６４６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ｐ型のディープ領域とｐ型のリサーフ領域を有する半導体装置では、静耐圧を検査するときに、ブレークダウン後の負性抵抗領域においてディープ領域で電界が集中することが知られている。このような電界集中は、静耐圧検査時における素子破壊の原因となり、静耐圧検査性を悪化させてしまうことが分かってきた。本明細書は、静耐圧検査時における素子破壊を抑制する技術を提供する。

【課題を解決するための手段】

【0005】

本明細書が開示する半導体装置は、デバイス構造が形成されている素子領域（１０Ａ）と、前記素子領域の周囲に設けられている周辺領域（１０Ｂ）と、を有する半導体基板（１０）と、前記半導体基板の上面に設けられている上部電極（２２）と、前記半導体基板の下面に設けられている下部電極（２４）と、を備えていてもよい。ここで、デバイス構造は、特定機能を発揮するために前記半導体基板に形成される構造のことをいう。デバイス構造は、特に限定されるものではないが、例えばスイッチング機能を発揮するためのＩＧＢＴ構造もしくはＭＯＳＦＥＴ構造、整流機能を発揮するためのダイオード構造、又は、これらの組み合わせ構造であってもよい。前記半導体基板は、前記素子領域と前記周辺領域に設けられている第１導電型のドリフト領域（１２）と、前記素子領域と前記周辺領域の境界に設けられているとともに前記半導体基板の前記上面に露出する位置に配置されている第２導電型のディープ領域（１５）と、前記周辺領域に設けられているとともに前記半導体基板の前記上面に露出する位置に配置されている第２導電型のリサーフ領域（１６）であって、前記ディープ領域から延びており、前記ディープ領域よりも浅い、リサーフ領域と、前記リサーフ領域の底面から下方に向けて突出して設けられている第２導電型の局所領域（１７）であって、前記ディープ領域から離れて配置されており、その底面が前記ディープ領域よりも深い位置にある、局所領域と、を有していてもよい。

【0006】

上記半導体装置では、前記リサーフ領域の底面から下方に向けて突出するように前記ディープ領域よりも深い前記局所領域が設けられている。このような前記局所領域は、静耐圧検査時に電界を負担することができる。このため、静耐圧検査時において前記ディープ領域の電界集中が緩和される。この結果、上記半導体装置では、静耐圧検査時における素子破壊が抑制される。

【図面の簡単な説明】

【0007】

【図1】半導体装置の平面図を模式的に示す。

【図2】半導体装置の要部断面図であって、図１のII-II線に対応した要部断面図を模式的に示す。

【図3】半導体装置の要部拡大断面図であって、半導体基板の周辺領域の要部拡大断面図を模式的に示す。

【発明を実施するための形態】

【0008】

以下、図面を参照し、本実施形態の半導体装置について説明する。なお、図示明瞭化を目的として、繰り返し形成されている構造については、その一部のみに符号を付することができる。

【0009】

図１に示す半導体装置１は、半導体基板１０を有している。半導体基板１０の材料は、特に限定されるものではないが、例えばシリコン、炭化珪素又は窒化物半導体であってもよい。半導体基板１０の上面１０ａには、２つの上部電極２２と、複数の信号電極２６と、が設けられている。なお、２つの上部電極２２に代えて、１つの上部電極２２が半導体基板１０の上面１０ａに設けられていてもよい。複数の信号電極２６の各々は、ゲート信号及び各種のセンサ信号を入出力するためのインターフェースである。半導体基板１０は、各上部電極２２の下側の範囲に、スイッチング機能を発揮するＩＧＢＴ構造が形成された素子領域１０Ａを有している。なお、素子領域１０Ａには、特定機能を発揮する構造が形成されていればよく、例えばスイッチング機能を発揮するＭＯＳＦＥＴ構造が形成されていてもよく、整流機能を発揮するダイオード構造が形成されていてもよく、ＩＧＢＴ構造とダイオード構造が組み合わせられた逆導通ＩＧＢＴ構造が形成されていてもよい。半導体基板１０はさらに、各素子領域１０Ａの周囲に、周辺領域１０Ｂを有している。周辺領域１０Ｂは、素子領域１０Ａと半導体基板１０の外周端面１０ｃの間に配置されている。後述するように、周辺領域１０Ｂには、半導体装置１の耐圧を向上させるための耐圧構造が設けられている。なお、以下の説明においては、外周端面１０ｃに近い側を外周側といい、その反対側（外周端面１０ｃから遠い側）を内周側という。

【0010】

図２に示すように、半導体基板１０の下面１０ｂには、下部電極２４が設けられている。下部電極２４は、半導体基板１０の下面１０ｂの全域を覆っている。半導体基板１０のうち素子領域１０Ａの上層部には複数のトレンチゲート３０が形成されている。複数のトレンチゲート３０の各々は、ゲート絶縁膜３２とゲート電極３４を有している。ゲート絶縁膜３２は、半導体基板１０のうち素子領域１０Ａの上層部に形成されたトレンチの内面を被覆するように設けられている。ゲート電極３４は、トレンチ内に充填されており、ゲート絶縁膜３２によって半導体基板１０から絶縁されている。

【0011】

半導体基板１０は、ｐ^＋型のコレクタ領域１１と、ｎ型のドリフト領域１２と、ｐ型のボディ領域１３と、複数のｎ^＋型のエミッタ領域１４と、ｐ型のディープ領域１５と、ｐ型のリサーフ領域１６と、複数のｐ型の局所領域１７と、ｎ^＋型の等電位リング領域１８と、を有している。

【0012】

コレクタ領域１１は、半導体基板１０のうち素子領域１０Ａと周辺領域１０Ｂの双方に設けられており、半導体基板１０の下層部に配置されている。コレクタ領域１１は、下部電極２４にオーミック接触している。

【0013】

ドリフト領域１２は、半導体基板１０のうち素子領域１０Ａと周辺領域１０Ｂの双方に設けられており、コレクタ領域１１上に配置されている。ドリフト領域１２は、複数のトレンチゲート３０の各々の下面及び側面の下側に接している。

【0014】

ボディ領域１３は、半導体基板１０のうち素子領域１０Ａに設けられており、半導体基板１０の上層部に配置されている。ボディ領域１３は、複数のトレンチゲート３０の各々の側面に接しており、ドリフト領域１２とエミッタ領域１４を隔てている。ボディ領域１３は、ｐ型不純物が高濃度に調整されたコンタクト領域を介して上部電極２２にオーミック接触している。

【0015】

複数のエミッタ領域１４の各々は、半導体基板１０のうち素子領域１０Ａに設けられており、半導体基板１０の上面１０ａに露出する位置に配置されている。複数のエミッタ領域１４の各々は、対応するトレンチゲート３０の側面の上側に接している。複数のエミッタ領域１４の各々は上部電極２２にオーミック接触している。

【0016】

ディープ領域１５は、半導体基板１０のうち素子領域１０Ａと周辺領域１０Ｂの境界に設けられており、半導体基板１０の上面１０ａに露出する位置に配置されている。ディープ領域１５は、半導体基板１０を平面視したときに、素子領域１０Ａと周辺領域１０Ｂの境界に沿ってボディ領域１３の周囲を一巡するように配置されている。ディープ領域１５は、イオン注入技術を利用して半導体基板１０の上層部にｐ型不純物を導入することで形成された拡散領域である。ディープ領域１５は、隣接するボディ領域１３及びリサーフ領域１６の双方に接しており、ボディ領域１３及びリサーフ領域１６の双方よりも深く形成されている。ディープ領域１５は上部電極２２にオーミック接触している。

【0017】

リサーフ領域１６は、半導体基板１０のうち周辺領域１０Ｂに設けられており、半導体基板１０の上面１０ａに露出する位置に配置されている。リサーフ領域１６は、ディープ領域１５に接しており、素子領域１０Ａから離れる向きに沿って、即ち、外周側に向けてディープ領域１５から延びている。リサーフ領域１６は、半導体基板１０を平面視したときに、ディープ領域１５の周囲を一巡するように配置されている。リサーフ領域１６は、イオン注入技術を利用して半導体基板１０の上層部にｐ型不純物を導入することで形成された拡散領域である。リサーフ領域１６のｐ型不純物の濃度は、ディープ領域１５のｐ型不純物の濃度よりも低い。また、リサーフ領域１６のｐ型不純物の濃度は、外周側に向けて連続的に又は多段的に低下している。

【0018】

複数の局所領域１７の各々は、半導体基板１０のうち周辺領域１０Ｂに設けられており、リサーフ領域１６の底面に接するように配置されている。複数の局所領域１７の各々は、リサーフ領域１６の底面から下方に向けて突出して設けられている。複数の局所領域１７の各々は、ディープ領域１５から離れて配置されており、その底面がディープ領域１５よりも深い位置にある。複数の局所領域１７の各々は、イオン注入技術を利用して半導体基板１０の上面１０ａから所定深さにｐ型不純物を導入することで形成された拡散領域である。複数の局所領域１７の各々のｐ型不純物の濃度は、ディープ領域１５のｐ型不純物の濃度よりも低い。なお、複数の局所領域１７に代えて、１つの局所領域１７のみが設けられていてもよい。

【0019】

ここで、図３を参照し、各領域の相対的な位置関係及び形状について説明する。半導体基板１０の厚さＴ１は、半導体基板１０の厚み方向に沿って、半導体基板１０の上面１０ａと下面１０ｂの間で測定される長さである。ディープ領域１５の深さＤ１は、半導体基板１０の厚み方向に沿って、半導体基板１０の上面１０ａとディープ領域１５の最深部の間で測定される長さである。この例では、ディープ領域１５の最深部の深さは、幅広なイオン注入を反映して半導体基板１０の面方向に平行に構成された底面の深さである。局所領域１７の深さＤ２は、半導体基板１０の上面１０ａと局所領域１７の最深部の間で測定される長さである。この例では、局所領域１７の最深部の深さは、局所的なイオン注入を反映して下向きの頂点Ｐ２の深さである。複数の局所領域１７のうち最も素子領域１０Ａ側の局所領域１７とディープ領域１５の間隔Ｗ１は、ディープ領域１５の屈曲点Ｐ１と局所領域１７の下向きの頂点Ｐ２の間の最短距離として測定される長さである。ディープ領域１５の屈曲点Ｐ１は、ディープ領域１５の平坦な底面と湾曲した側面の間の接合点である。隣り合う局所領域１７の間隔Ｗ２は、各々の下向きの頂点Ｐ２，Ｐ３の間の最短距離として測定される長さである。なお、局所領域１７が平坦な底面を有するように形成された場合、間隔Ｗ１，Ｗ２の測定には局所領域１７の屈曲点が用いられてもよい。リサーフ領域１６の長さＬ１は、リサーフ領域１６の内周側の端部点Ｐ４と外周側の端部点Ｐ５の間の最短距離として測定される長さである。リサーフ領域１６の内周側の端部点Ｐ４は、リサーフ領域１６とディープ領域１５の接合面が半導体基板１０の上面１０ａに接する接点によって画定される。リサーフ領域１６の外周側の端部点Ｐ５は、リサーフ領域１６とドリフト領域１２の接合面が半導体基板１０の上面１０ａに接する接点によって画定される。

【0020】

半導体装置１では、局所領域１７の深さＤ２がディープ領域１５の深さＤ１よりも大きい。また、半導体装置１では、間隔Ｗ１が半導体基板１０の厚さＴ１以上であり、間隔Ｗ２が半導体基板１０の厚さＴ１以下である。また、半導体装置１では、複数の局所領域１７のうち少なくとも１つは、素子領域１０Ａから離れる向きに、即ち、内周側と外周側を結ぶ方向に沿って観測したときに、リサーフ領域１６の中心位置１６ａ、即ち、Ｌ１／２となる位置よりも外周側に配置されている。この例では、２つの局所領域１７の双方がリサーフ領域１６の中心位置１６ａよりも外周側に配置されている。この例に代えて、複数の局所領域１７のうち外周側の局所領域１７がリサーフ領域１６の中心位置１６ａよりも外周側に配置され、内周側の局所領域１７がリサーフ領域１６の中心位置１６ａよりも内周側に配置されてもよい。

【0021】

図２に戻る。等電位リング領域１８は、半導体基板１０のうち周辺領域１０Ｂに設けられており、半導体基板１０の上面１０ａに露出する位置に配置されている。等電位リング領域１８は、平面視したときに、半導体基板１０の外周端に沿って素子領域１０Ａ及び周辺領域１０Ｂの周囲を一巡するように配置されている。等電位リング領域１８は、半導体基板１０の上面１０ａに形成されたＥＱＲ電極にオーミック接触している。ＥＱＲ電極は下部電極２４と同電位に固定されている。

【0022】

このように、半導体装置１では、半導体基板１０の素子領域１０Ａに複数のトレンチゲート３０及び各種半導体領域で構成されたＩＧＢＴ構造が形成されており、半導体基板１０の周辺領域１０Ｂに耐圧構造としてリサーフ領域１６が形成されている。また、半導体装置１では、素子領域１０Ａと周辺領域１０Ｂの境界に、ボディ領域１３及びリサーフ領域１６よりも深く拡散したディープ領域１５が形成されている。

【0023】

このような半導体装置１では、ＩＧＢＴ構造をオフ（即ち、複数のトレンチゲート３０の各々にゲートオン電圧を印加しない）状態で上部電極２２と下部電極２４の間に上部電極２２よりも下部電極２４が正となる電圧を印加する静耐圧検査が行われる。静耐圧検査では、半導体装置１にブレークダウンを生じさせ、測定されたブレークダウン電圧に基づいて半導体装置１の良否判定が行われる。

【0024】

例えば、複数の局所領域１７が設けられていない比較例では、静耐圧検査を実施すると、ブレークダウン後の負性抵抗領域においてディープ領域１５で電界が集中し、ディープ領域１５に大電流が流れ、素子破壊の発生が懸念される。

【0025】

一方、本実施形態の半導体装置１では、複数の局所領域１７の各々の深さＤ２がディープ領域１５の深さＤ１よりも大きいので、このような複数の局所領域１７の各々が静耐圧検査時に電界を負担することができる。このため、静耐圧検査時におけるディープ領域１５の電界集中が緩和される。この結果、半導体装置１では、静耐圧検査時における素子破壊が抑制される。

【0026】

特に、半導体装置１では、複数の局所領域１７のうち最も素子領域１０Ａ側の局所領域１７とディープ領域１５の間隔Ｗ１が半導体基板１０の厚さＴ１以上である。また、複数の局所領域１７のうち少なくとも１つは、素子領域１０Ａから離れる向きに、リサーフ領域１６の中心位置１６ａよりも外周側に配置されている。即ち、複数の局所領域１７の各々は、ディープ領域１５から十分な距離だけ離れて配置されている。このため、ブレークダウン後の負性抵抗領域において周辺領域１０Ｂ内を流れる電流が分散して流れるので、素子破壊の発生が効果的に抑えられている。なお、このような複数の局所領域１７が設けられていると、ディープ領域１５の電界集中を緩和することができるので、半導体装置１の静耐圧を向上させることもできる。

【0027】

また、半導体装置１では、隣り合う局所領域１７の間隔Ｗ２が半導体基板１０の厚さＴ１以下である。即ち、複数の局所領域１７は、相互に離れ過ぎないように配置されている。このため、半導体装置１がオフしたときに周辺領域１０Ｂに形成される等電位線が滑らかとなり、複数の局所領域１７の各々に対応した箇所で電界が過度に集中することが抑制されている。このため、半導体装置１の静耐圧の悪化が抑制されている。

【0028】

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。

【0029】

（特徴１）
デバイス構造が形成されている素子領域（１０Ａ）と、前記素子領域の周囲に設けられている周辺領域（１０Ｂ）と、を有する半導体基板（１０）と、
前記半導体基板の上面に設けられている上部電極（２２）と、
前記半導体基板の下面に設けられている下部電極（２４）と、を備えており、
前記半導体基板は、
前記素子領域と前記周辺領域に設けられている第１導電型のドリフト領域（１２）と、
前記素子領域と前記周辺領域の境界に設けられているとともに前記半導体基板の前記上面に露出する位置に配置されている第２導電型のディープ領域（１５）と、
前記周辺領域に設けられているとともに前記半導体基板の前記上面に露出する位置に配置されている第２導電型のリサーフ領域（１６）であって、前記ディープ領域から延びており、前記ディープ領域よりも浅い、リサーフ領域と、
前記リサーフ領域の底面から下方に向けて突出して設けられている第２導電型の局所領域（１７）であって、前記ディープ領域から離れて配置されており、その底面が前記ディープ領域よりも深い位置にある、局所領域と、を有する、半導体装置。

【0030】

（特徴２）
前記ディープ領域と前記局所領域の間の間隔は、前記半導体基板の厚さ以上である、特徴１に記載の半導体装置。

【0031】

（特徴３）
前記局所領域は、前記素子領域から離れる向きに観測したときに、前記リサーフ領域の中心位置よりも外側に配置されている、特徴１又は２に記載の半導体装置。

【0032】

（特徴４）
複数の前記局所領域が設けられている、特徴１～３のいずれか１つに記載の半導体装置。

【0033】

（特徴５）
隣り合う前記局所領域間の間隔は、前記半導体基板の厚さ以下である、特徴４に記載の半導体装置。

【0034】

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

【符号の説明】

【0035】

１：半導体装置、 １０：半導体基板、 １０Ａ：素子領域、 １０Ｂ：周辺領域、 １１：コレクタ領域、 １２：ドリフト領域、 １３：ボディ領域、 １４：エミッタ領域、 １５：ディープ領域、 １６：リサーフ領域、 １７：局所領域、 １８：等電位リング領域、 ２２：上部電極、 ２４：下部電極、 ３０：トレンチゲート、 ３２：ゲート絶縁膜、 ３４：ゲート電極

【図1】

【図2】

【図3】