▶ 株式会社デンソーの特許一覧 ▶ トヨタ自動車株式会社の特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024107892
(43)【公開日】2024-08-09
(54)【発明の名称】変調器
(51)【国際特許分類】
H03M 3/02 20060101AFI20240802BHJP
【ＦＩ】
H03M3/02
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2023012068
(22)【出願日】2023-01-30
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(74)【代理人】
【識別番号】110000567
【氏名又は名称】弁理士法人サトー
(72)【発明者】
【氏名】マキンワ コフィ アフォラビ アントニー
(72)【発明者】
【氏名】タン ゾン
【テーマコード（参考）】
5J064
【Ｆターム（参考）】
5J064BA03
5J064BB14
5J064BC06
5J064BC07
5J064BC08
5J064BC09
5J064BC10
5J064BC11
5J064BC15
5J064BC16
(57)【要約】
【課題】連続型積分器を用いた構成において、オフセットを低減できる変調器を提供する。
【解決手段】増幅器１、入力容量Ｃｉｎ、増幅器１の出力側に接続される積分容量Ｃｉｎｔを備え入力信号を連続時間で積分する第一積分器１１、第一積分器１１の出力値を量子化する量子化器６、量子化器６より出力されるデータをＤ／Ａ変換して第一積分器１１の入力にフィードバックするＤＡＣ８、ＤＡＣ８の出力に接続されるＤＡＣ容量ＣＤＡＣ、入力端子と入力容量Ｃｉｎｔとの間、増幅器１の出力部、ＤＡＣ８とＤＡＣ容量ＣＤＡＣとの間にそれぞれ配置され、何れも同じ周波数で動作する第一～第三高周波チョッピング用スイッチ３，４及び１０、入力端子とスイッチ３との間、スイッチ４と積分容量Ｃｉｎｔとの間、ＤＡＣ８の出力とスイッチ１０との間にそれぞれ配置され、何れもよりも低い同じ周波数で動作する第一～第三低周波チョッピング用スイッチ２，５及び９を備える。
【選択図】図１
【解決手段】増幅器１、入力容量Ｃｉｎ、増幅器１の出力側に接続される積分容量Ｃｉｎｔを備え入力信号を連続時間で積分する第一積分器１１、第一積分器１１の出力値を量子化する量子化器６、量子化器６より出力されるデータをＤ／Ａ変換して第一積分器１１の入力にフィードバックするＤＡＣ８、ＤＡＣ８の出力に接続されるＤＡＣ容量ＣＤＡＣ、入力端子と入力容量Ｃｉｎｔとの間、増幅器１の出力部、ＤＡＣ８とＤＡＣ容量ＣＤＡＣとの間にそれぞれ配置され、何れも同じ周波数で動作する第一～第三高周波チョッピング用スイッチ３，４及び１０、入力端子とスイッチ３との間、スイッチ４と積分容量Ｃｉｎｔとの間、ＤＡＣ８の出力とスイッチ１０との間にそれぞれ配置され、何れもよりも低い同じ周波数で動作する第一～第三低周波チョッピング用スイッチ２，５及び９を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
増幅器（１）と、この増幅器の入力側に接続される入力容量（Ｃｉｎ）と、前記増幅器の出力側に接続される積分容量（Ｃｉｎｔ）とを備えて構成され、入力信号を連続時間で積分する第一積分器（１１，１１Ａ，１１Ｂ）と、
この第一積分器の出力値を量子化する量子化器（６）と、
この量子化器より出力されるデータをＤ／Ａ変換して、前記第一積分器の入力にフィードバックするＤ／Ａ変換器（８）と、
このＤ／Ａ変換器の出力に接続されるＤＡＣ容量（ＣＤＡＣ）と、
入力端子と前記入力容量との間、前記増幅器の出力部、前記Ｄ／Ａ変換器と前記ＤＡＣ容量との間にそれぞれ配置され、何れも同じ周波数で動作する第一～第三高周波チョッピング用スイッチ（３，４，１０）と、
前記入力端子と前記第一高周波チョッピング用スイッチとの間、前記第二高周波チョッピング用スイッチと前記積分容量との間、前記Ｄ／Ａ変換器の出力と前記第三高周波チョッピング用スイッチとの間にそれぞれ配置され、何れも前記高周波チョッピング用スイッチよりも低い同じ周波数で動作する第一～第三低周波チョッピング用スイッチ（２，５，９）と、を備える変調器。
この第一積分器の出力値を量子化する量子化器（６）と、
この量子化器より出力されるデータをＤ／Ａ変換して、前記第一積分器の入力にフィードバックするＤ／Ａ変換器（８）と、
このＤ／Ａ変換器の出力に接続されるＤＡＣ容量（ＣＤＡＣ）と、
入力端子と前記入力容量との間、前記増幅器の出力部、前記Ｄ／Ａ変換器と前記ＤＡＣ容量との間にそれぞれ配置され、何れも同じ周波数で動作する第一～第三高周波チョッピング用スイッチ（３，４，１０）と、
前記入力端子と前記第一高周波チョッピング用スイッチとの間、前記第二高周波チョッピング用スイッチと前記積分容量との間、前記Ｄ／Ａ変換器の出力と前記第三高周波チョッピング用スイッチとの間にそれぞれ配置され、何れも前記高周波チョッピング用スイッチよりも低い同じ周波数で動作する第一～第三低周波チョッピング用スイッチ（２，５，９）と、を備える変調器。
【請求項2】
前記Ｄ／Ａ変換器に、第三高周波チョッピング用スイッチ（１０）及び第三低周波チョッピング用スイッチ（９）を加えたＤＡＣユニット（７）を備え、
前記ＤＡＣユニットは、タップ数ｎのＦＩＲ（Finite Impulse Response）型であり、
前記Ｄ／Ａ変換器のサンプリング周波数をｆｓとすると、前記高周波チョッピング用スイッチのチョッピング周波数をｆｓ／ｎにする請求項１記載の変調器。
前記ＤＡＣユニットは、タップ数ｎのＦＩＲ（Finite Impulse Response）型であり、
前記Ｄ／Ａ変換器のサンプリング周波数をｆｓとすると、前記高周波チョッピング用スイッチのチョッピング周波数をｆｓ／ｎにする請求項１記載の変調器。
【請求項3】
前記タップ数ｎが「４」である請求項２記載の変調器。
【請求項4】
前記増幅器の出力と前記積分容量との間に経路断続スイッチ（１３）を備え、
前記Ｄ／Ａ変換器の出力値が前記ＤＡＣ容量に入力されるタイミングで、前記経路断続スイッチをオフにする請求項２記載の変調器。
前記Ｄ／Ａ変換器の出力値が前記ＤＡＣ容量に入力されるタイミングで、前記経路断続スイッチをオフにする請求項２記載の変調器。
【請求項5】
前記増幅器の入力端子と基準電位との間に接続される電位付与スイッチ（１５）及び抵抗素子（１４ａ，１４ｂ）の直列回路を備え、
前記高周波チョッピング用スイッチ及び前記低周波チョッピング用スイッチのオンオフが切り替わるタイミングで、前記電位付与スイッチをオンにする請求項４に記載の変調器。
前記高周波チョッピング用スイッチ及び前記低周波チョッピング用スイッチのオンオフが切り替わるタイミングで、前記電位付与スイッチをオンにする請求項４に記載の変調器。
【請求項6】
前記第一積分器と前記量子化器との間に接続される第二積分器（１７）を備える請求項１から５の何れか一項に記載の変調器。
【請求項7】
前記第二積分器は、離散型である請求項６記載の変調器。
【請求項8】
前記第二積分器の入力部と出力部とにそれぞれ、前記低周波チョッピング用スイッチと同じ周波数で動作する第四、第五低周波チョッピング用スイッチ（１６、１８）を備える請求項７記載の変調器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、変調器に関する。
【背景技術】
【0002】
図１１及び図１２に示すように、非特許文献１には、離散型積分器を用いたΔΣ変調器が開示されており、低オフセット化するために、入力部、出力部及び離散型積分器における積分容量Ｃint1の前後でチョッピングを行っている。また、特許文献１には、連続型積分器を用いたΔΣ変調器が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許第７６２３０５３号公報
【非特許文献】
【0004】
【非特許文献1】Z. Tang, R. Zamparette, Y. Furuta, T. Nezuka and K. A. A. Makinwa, "A ±25A Versatile Shunt-Based Current Sensor with 10kHz Bandwidth and ±0.25% Gain Error from -40°C to 85°C Using 2-Current Calibration," 2022 IEEE International Solid- State Circuits Conference (ISSCC), 2022, pp. 66-68, doi: 10.1109/ISSCC42614.2022.9731777.
【発明の概要】
【発明が解決しようとする課題】
【0005】
非特許文献１の構成では、離散型積分器を用いているため、サンプリングすることで発生するノイズ（ｋＴ／Ｃ１）によってノイズが律速されるという問題がある。尚、ｋはボルツマン定数、Ｔは絶対温度、Ｃ１はサンプリング容量である。特許文献１の構成では連続型積分器を用いているので、非特許文献１のような問題はないが、ジッタノイズの影響を受け易く、非特許文献１のように入力部や出力部、積分容量についてチョッピングを行っていないため、オフセットが低減されない構成である。
本発明は上記事情に鑑みてなされたものであり、その目的は、連続型積分器を用いた構成において、オフセットを低減できる変調器を提供することにある。
本発明は上記事情に鑑みてなされたものであり、その目的は、連続型積分器を用いた構成において、オフセットを低減できる変調器を提供することにある。
【課題を解決するための手段】
【0006】
請求項１記載の変調器によれば、増幅器（１）、入力容量（Ｃｉｎ）、増幅器の出力側に接続される積分容量（Ｃｉｎｔ）を備え、入力信号を連続時間で積分する第一積分器（１１，１１Ａ，１１Ｂ）と、第一積分器の出力値を量子化する量子化器（６）と、量子化器より出力されるデータをＤ／Ａ変換して第一積分器の入力にフィードバックするＤ／Ａ変換器（８）と、Ｄ／Ａ変換器の出力に接続されるＤＡＣ容量（ＣＤＡＣ）と、入力端子と入力容量との間、増幅器の出力部、Ｄ／Ａ変換器とＤＡＣ容量との間にそれぞれ配置され、何れも同じ周波数で動作する第一～第三高周波チョッピング用スイッチ（３，４，１０）と、入力端子と第一高周波チョッピング用スイッチとの間、第二高周波チョッピング用スイッチと積分容量との間、Ｄ／Ａ変換器の出力と第三高周波チョッピング用スイッチとの間にそれぞれ配置され、何れも高周波チョッピング用スイッチよりも低い同じ周波数で動作する第一～第三低周波チョッピング用スイッチ（２，５，９）と、を備える。
【0007】
このように構成すれば、入力信号を連続時間で積分する第一積分器を用いるので、サンプリングノイズが発生せず、ノイズが律速されることがない。また、第一～第三高周波チョッピング用スイッチによるチョッピングを行うことで、オフセットを低減できる。加えて、第一高周波チョッピング用スイッチの入力側と、第二高周波チョッピング用スイッチの出力側と、第三高周波チョッピング用スイッチの入力側とにおいて、それぞれ第一～第三低周波チョッピング用スイッチによるチョッピングを行うことで、スイッチングに起因するオフセットを低減できる。
【図面の簡単な説明】
【0008】
【図1】第１実施形態であり、変調器の構成を示す図
【図2】動作タイミングチャート
【図3】タップ数「４」のＦＩＲ型ＤＡＣユニットの構成及びその動作を説明する図
【図4】変調器を差動構成で示す図
【図5】チョッピング用スイッチを差動構成で示す図
【図6】第２実施形態であり、変調器の構成を示す図
【図7】動作タイミングチャート
【図8】第３実施形態であり、変調器の構成を示す図
【図9】動作タイミングチャート
【図10】第４実施形態であり、変調器の構成を示す図
【図11】非特許文献１に開示されている変調器の構成を示す図
【図12】動作タイミングチャート
【発明を実施するための形態】
【0009】
（第１実施形態）
以降の各実施形態で扱う変調器は、図４に示すように差動型であるが、説明を容易にするため、図１に示すように、シングルエンドタイプで正側、負側のスイッチ等を一纏めにして図示する場合がある。図４に示すように、反転側、非反転側の構成は対称である。反転側、負側の構成の符号には「ｍ」、非反転側、正側の構成の符号には「ｐ」を付しているが、両者を特に区別する必要がない場合には、符号に「ｍ」、「ｐ」を付さない場合もある。
以降の各実施形態で扱う変調器は、図４に示すように差動型であるが、説明を容易にするため、図１に示すように、シングルエンドタイプで正側、負側のスイッチ等を一纏めにして図示する場合がある。図４に示すように、反転側、非反転側の構成は対称である。反転側、負側の構成の符号には「ｍ」、非反転側、正側の構成の符号には「ｐ」を付しているが、両者を特に区別する必要がない場合には、符号に「ｍ」、「ｐ」を付さない場合もある。
【0010】
図４に示すように、差動増幅器１の各入力端子には、入力電圧が、第一低周波チョッピング用スイッチ２、第一高周波チョッピング用スイッチ３及び入力容量である結合容量Ｃｉｎを介して与えられる。差動増幅器１内部の出力段には、第二高周波チョッピング用スイッチ４が配置されている。スイッチ４の出力端子には、第二低周波チョッピング用スイッチ５を介して量子化器６の入力端子が接続されている。スイッチ５の出力端子には、積分容量Ｃｉｎｔが接続されている。尚、増幅器１は、内部で電圧／電流変換を行い、変換した電流を容量で受けて出力する所謂ｇｍ－Ｃ型の増幅器である。
【0011】
量子化器６の出力端子には、Ｄ／Ａ変換器；ＤＡＣ８の入力端子が接続されている。ＤＡＣ８の出力側には、第三低周波チョッピング用スイッチ９及び第三高周波チョッピング用スイッチ１０、並びにＤＡＣ容量ＣＤＡＣの直列回路が接続されている。ＤＡＣ８の出力端子は、上記の直列回路を介して差動増幅器１の入力端子に接続されている。ＤＡＣ８に、スイッチ９及び１０、並びにＤＡＣ容量ＣＤＡＣを加えたものがＤＡＣユニット７を構成している。
【0012】
高周波チョッピング用スイッチ３、４及び１０は共通のチョッピング信号ＣＨＨによりチョッピング動作する。低周波チョッピング用スイッチ２、５及び９は共通のチョッピング信号ＣＨＬによりチョッピング動作する。図２に示すように、ＤＡＣ８のサンプリング周波数をｆｓとすると、チョッピング信号ＣＨＨの周波数は例えばｆｓ／４に設定され、チョッピング信号ＣＨＬの周波数は、信号ＣＨＨの周波数よりも十分小さい例えばｆｓ／２５６に設定されている。尚、本実施形態では、信号とその周波数とを同じ名称で示す。
【0013】
図１ではシンボル的に示しているチョッピングスイッチ２～５，９及び１０は、図５に示すように、反転側、非反転側にそれぞれ直列に接続される２つのスイッチＣＨＬ１ｐと、反転側、非反転側間にたすき掛け状態に接続される２つのスイッチＣＨＬ１ｍからなる。スイッチＣＨＬ１は容量チョッピング用入力スイッチに相当し、スイッチＣＨＬ２は容量チョッピング用出力スイッチに相当する。尚、各スイッチは、例えばＮチャネルＭＯＳＦＥＴ等で構成される。
【0014】
また、図３に示すように、ＤＡＣユニット７は、実際にはタップ数ｎ＝４のＦＩＲ（Finite Impulse Response）型で構成しても良い。量子化器６の出力と各ＤＡＣユニット７（１）～７（４）の入力端子との間には、図示しない４入力のセレクタが挿入されている。各ＤＡＣユニット７（１）～７（４）の出力端子と増幅器１の入力端子との間には、図示しない４入力のセレクタが挿入されている。セレクタの入力選択は、周波数ｆｓで切り替えられる。
【0015】
図３に示すように、量子化器６より出力されるデータ列が例えば「１００１０１１１１」であり、ＤＡＣユニット７がタップ数４である場合、ＤＡＣユニット７（１）、７（２）、７（３）、７（４）の出力はそれぞれデータ列の４つ前の値、３つ前の値、２つ前の値、１つ前の値に対応して出力する。例えばデータ列の直前の４データが１００１のときはＤＡＣユニット７（１）、７（２）、７（３）、７（４）内のＤＡＣ８の出力はそれぞれ「１」「０」「０」「１」に対応した値を出力する。このように出力されるためデータ列が例えば「１００１０１１１１」である場合は、ＤＡＣユニット７（１）～７（４）内のＤＡＣ８の出力は、時系列順にそれぞれ「１００１」、「００１０」、「０１０１」、「１０１１」、「０１１１」、「１１１１」に対応した値を出力する。よって量子化器６の出力データはＤＡＣユニット７（１）～７（４）それぞれによって計４回出力されることになる。
【0016】
高周波チョッピング信号ＣＨＨの極性は２回毎に反転するので、量子化器６の出力データは、チョッピング極性が正のときに計２回、負の時に計２回出力されることになるので、チョッピング極性の正負がバランスした状態になる。以上において、入力容量Ｃｉｎ、増幅器１及び積分容量Ｃｉｎｔは第一積分器１１を構成しており、第一積分器１１にその他の周辺回路等を加えたものが変調器１２を構成している。
【0017】
以上のように本実施形態によれば、変調器１２において、増幅器１、入力容量Ｃｉｎ、増幅器１の出力側に接続される積分容量Ｃｉｎｔを備え、入力信号を連続時間で積分する第一積分器１１、第一積分器１１の出力値を量子化する量子化器６、量子化器６より出力されるデータをＤ／Ａ変換して第一積分器１１の入力にフィードバックするＤＡＣ８、ＤＡＣ８の出力に接続されるＤＡＣ容量ＣＤＡＣ、入力端子と入力容量Ｃｉｎとの間、増幅器１の出力部、ＤＡＣ８とＤＡＣ容量ＣＤＡＣとの間にそれぞれ配置され、何れも同じ周波数で動作する第一～第三高周波チョッピング用スイッチ３，４及び１０、入力端子と第一高周波チョッピング用スイッチ３との間、第二高周波チョッピング用スイッチ４と積分容量Ｃｉｎｔとの間、ＤＡＣ８の出力と第三高周波チョッピング用スイッチ１０との間にそれぞれ配置され、何れも高周波チョッピング用スイッチよりも低い同じ周波数で動作する第一～第三低周波チョッピング用スイッチ２，５及び９を備える。
【0018】
このように構成すれば、入力信号を連続時間で積分する第一積分器１１を用いるので、サンプリングノイズ（ｋＴ／Ｃｉｎ）が発生せず、サンプリングノイズによってノイズが律速されることがない。また、第一～第三高周波チョッピング用スイッチ３，４及び１０によるチョッピングを行うことで、オフセットを低減できる。加えて、第一高周波チョッピング用スイッチ３の入力側と、第二高周波チョッピング用スイッチ４の出力側と、第三高周波チョッピング用スイッチ１０の入力側とにおいて、それぞれ第一～第三低周波チョッピング用スイッチ２，５及び９によるチョッピングを行うことで、スイッチングに起因するオフセットを低減できる。
【0019】
また、ＤＡＣユニット７をタップ数「４」のＦＩＲ型として、ＤＡＣ８のサンプリング周波数をｆｓとすると、高周波チョッピング用スイッチ３，４及び１０のチョッピング周波数をｆｓ／４に設定するので、量子化器６の出力は、高周波チョッピング用スイッチ３，４及び１０のチョッピング極性が正、負それぞれの場合に２回ずつ出力されるようになり、バランスが適正になる。タップ数が１より大きいＦＩＲ型のＤＡＣユニット７を採用することで増幅器１の出力値を小さくでき、チョッピング周波数をタップ数に関連させることで、チョッピング動作により極性の正、負で打ち消し合うことができる。
【0020】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図６に示すように、第２実施形態の変調器２１は、増幅器１の出力端子とスイッチ５との間に、経路断続スイッチに相当するデッドバンドスイッチ１３を挿入した構成である。尚、ＤＡＣユニット７は、１つのみ図示している。以降の実施形態も同様である。
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図６に示すように、第２実施形態の変調器２１は、増幅器１の出力端子とスイッチ５との間に、経路断続スイッチに相当するデッドバンドスイッチ１３を挿入した構成である。尚、ＤＡＣユニット７は、１つのみ図示している。以降の実施形態も同様である。
【0021】
増幅器１の出力端子とスイッチ５との間にはスイッチ１３Ｓが接続され、増幅器１の出力端子と基準電位であるグランドとの間には、スイッチ１３Ｇが接続されている。デッドバンドスイッチ１３は、信号ＤＢによりオンオフ制御され、信号ＤＢがハイレベルであればスイッチ１３Ｇがオン、スイッチ１３Ｓがオフとなり、ローレベルであればスイッチ１３Ｇがオフ、スイッチ１３Ｓがオンとなる。第１実施形態の第一積分器１１にデッドバンドスイッチ１３を加えたものが、第一積分器１１Ａを構成している。
【0022】
次に、第２実施形態の作用について説明する。図７に示すように、信号ＤＢは、サンプリング信号ｆｓの立ち上がりに同期してハイレベルとなる。これにより、増幅器１の出力端子はチョッピングスイッチ５及び積分容量Ｃｉｎｔより切り離されて、基準電位点に接続されるので，積分動作は停止される。ＤＡＣユニット７は、サンプリング信号ｆｓで切り替るタイミングで出力が切り替わる際に過渡的なノイズを導入してしまうが、ＤＡＣユニット７の出力が切り替わるタイミングでデッドバンドスイッチ１３が動作することで、ＤＡＣユニット７の切り替わりによる過渡的なノイズを積分容量Ｃｉｎｔに導入させないことができる。
【0023】
（第３実施形態）
図８に示すように、第３実施形態の変調器２２は、第２実施形態の構成に対し、増幅器１の入力端子と基準電位点との間に抵抗素子１４ａ、スイッチ１５及び抵抗素子１４ｂの直列回路を接続したものである。前記の直列回路を加えたものが第一積分器１１Ｂを構成している。スイッチ１５のオンオフは、信号ｆＲＥＳにより制御される。
図８に示すように、第３実施形態の変調器２２は、第２実施形態の構成に対し、増幅器１の入力端子と基準電位点との間に抵抗素子１４ａ、スイッチ１５及び抵抗素子１４ｂの直列回路を接続したものである。前記の直列回路を加えたものが第一積分器１１Ｂを構成している。スイッチ１５のオンオフは、信号ｆＲＥＳにより制御される。
【0024】
図９に示すように、信号ｆＲＥＳの周波数は、信号ＣＨＨの２倍の周波数に設定されており、スイッチ１５がオンすると、増幅器１の入力端子は、動作可能な範囲の所定電位にバイアスされるので、フローティング状態にはならない。これにより、増幅器１の動作を安定させることができる。
【0025】
（第４実施形態）
図１０に示すように、第４実施形態の変調器２３は、第１実施形態の構成に対し、スイッチ５と量子化器６との間に、第四低周波チョッピング用スイッチ１６、第二積分器に相当する２次積分器１７及び第五低周波チョッピング用スイッチ１８の直列回路を接続した構成である。２次積分器１７は離散型であり、第一積分器１１と同様に、量子化器６の出力が、図示しないＤ／Ａ変換器を介して入力にフィードバックされている。これにより、量子化ノイズをより高い周波数帯に移動させてノイズレベルを低減することができる。
図１０に示すように、第４実施形態の変調器２３は、第１実施形態の構成に対し、スイッチ５と量子化器６との間に、第四低周波チョッピング用スイッチ１６、第二積分器に相当する２次積分器１７及び第五低周波チョッピング用スイッチ１８の直列回路を接続した構成である。２次積分器１７は離散型であり、第一積分器１１と同様に、量子化器６の出力が、図示しないＤ／Ａ変換器を介して入力にフィードバックされている。これにより、量子化ノイズをより高い周波数帯に移動させてノイズレベルを低減することができる。
【0026】
尚、スイッチ１６，１８は、それぞれ２次積分器１７の入力部、出力部に配置されているが、ここでの「入力部」、「出力部」とは、スイッチ１６，１８が２次積分器１７の内部に配置される場合も含まれるとする。例えば入力側においてサンプリング容量の直前に配置される場合や、入力側、出力側において帰還容量を含む帰還経路内に含まれる場合も含むものとする。
【0027】
（その他の実施形態）
タップ数は「４」に限らない。
Ｄ／Ａ変換器はＦＩＲ型に限らない。
サンプリング周波数と高周波チョッピングの周波数の関係は４：１とは限らない。
また、サンプリング周波数と低周波チョッピングの周波数の関係は２５６：１とは限らない。
第二積分器は、離散型に限らない。
タップ数は「４」に限らない。
Ｄ／Ａ変換器はＦＩＲ型に限らない。
サンプリング周波数と高周波チョッピングの周波数の関係は４：１とは限らない。
また、サンプリング周波数と低周波チョッピングの周波数の関係は２５６：１とは限らない。
第二積分器は、離散型に限らない。
【0028】
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【0029】
図面中、１は差動増幅器、２は第一低周波チョッピング用スイッチ、３は第一高周波チョッピング用スイッチ、４は第二高周波チョッピング用スイッチ、５は第二低周波チョッピング用スイッチ、６は量子化器、７はＤＡＣユニット、８はＤＡＣ、１１は第一積分器、１２は変調器、Ｃｉｎは結合容量、Ｃｉｎｔは結合容量，ＣＤＡＣはＤＡＣ容量を示す。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
