特開 2024-107973 基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024107973

(43)【公開日】2024-08-09

(54)【発明の名称】基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造

(51)【国際特許分類】

   G06F 21/87 20130101AFI20240802BHJP

【ＦＩ】

G06F21/87

【審査請求】有

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023012188

(22)【出願日】2023-01-30

(71)【出願人】

【識別番号】510018649

【氏名又は名称】コネクテックジャパン株式会社

(74)【代理人】

【識別番号】100097065

【弁理士】

【氏名又は名称】吉井 雅栄

(72)【発明者】

【氏名】安藤 守

(72)【発明者】

【氏名】沓澤 靖彦

(72)【発明者】

【氏名】町田 秀和

(57)【要約】

【課題】安価な実装技術で高いリバースエンジニア耐性を実現でき、既存のデバイスに対して後加工で汎用性も高い画期的なデバイスセキュリティシールド構造を提供すること。
【解決手段】基板１のデバイス２の上部に、配線３などからなり固有の特性を有するセキュリティ用の配線構造体４を設け、この配線構造体４を合成樹脂５で覆って、この配線構造体４を損傷させない限り、取り外せないまたは外部から動作解析測定できない構成として、前記固有の特性の取得が前記デバイス２の作動条件とされていることで、前記配線構造体４が損傷または除去されていると前記デバイス２は作動せず動作解析が不能となるデバイスセキュリティシールド構造。
【選択図】図２

【特許請求の範囲】

【請求項1】

基板に実装されているデバイスの上部に、配線または配線された受動素子もしくは能動素子により固有の特性を有するセキュリティ用の配線構造体が設けられていて、
前記デバイスおよび前記配線構造体は合成樹脂で覆われていているとともに、この配線構造体の配線位置は、覆われている前記合成樹脂により外側から視認できない構成とされていて、
前記デバイスは、前記配線構造体を損傷させない限り、取り外せないまたは外部から動作解析測定できない構成とされていて、
前記配線構造体の前記配線または配線された前記受動素子もしくは前記能動素子に基づく前記固有の特性の取得、または前記配線構造体の前記固有の特性と前記デバイスの特性との組み合わせの取得が前記デバイスの作動条件とされていて、前記配線構造体が損傷または除去されていると前記デバイスは作動せず動作解析が不能となるセキュリティ機能が備えられている構成であることを特徴とするデバイスセキュリティシールド構造。

【請求項2】

前記デバイスは、ユーザーが回路配線情報をプログラム可能な集積回路であるＦＰＧＡ、またはこのＦＰＧＡの回路配線情報が書き込まれているＲＯＭであることを特徴とする請求項１記載のデバイスセキュリティシールド構造。

【請求項3】

前記デバイスの作動開始時に、前記配線構造体が損傷または除去されていて前記固有の特性が取得できない場合には、前記デバイスは作動しない前記セキュリティ機能が備えられていて、前記デバイスの作動解析ができず前記デバイスの作動信号情報または回路配線情報の取得が不能となる構成とされていることを特徴とする請求項１記載のデバイスセキュリティシールド構造。

【請求項4】

前記配線構造体は、前記デバイスの上部にめぐらし配線されている前記配線または配線された前記受動素子もしくは前記能動素子からなり前記合成樹脂で覆われて前記デバイスと一体化される構成であって、この配線または受動素子もしくは能動素子の所定端子間から出力される信号または異なる端子間から出力される信号の組み合わせを前記固有の特性とし、この固有の特性の取得、または前記配線構造体の前記固有の特性と前記デバイスの特性との組み合わせの取得が前記デバイスの作動条件とされている構成であることを特徴とする請求項１記載のデバイスセキュリティシールド構造。

【請求項5】

前記配線構造体は、前記デバイスの上部に、縦横にめぐらされ且つ５０μm以上の高低差を有する凹凸を繰り返す波線状に配線された構成であることを特徴とする請求項１記載のデバイスセキュリティシールド構造。

【請求項6】

前記配線構造体の前記配線は、前記デバイス上部の縦横にめぐらし配線されている構成であって外側から配線位置または配線された前記受動素子もしくは前記能動素子が視認できないように前記合成樹脂で覆われていて、且つこの合成樹脂を除去する薬品により損傷する材質に設定されていることを特徴とする請求項１記載のデバイスセキュリティシールド構造。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、たとえばユーザーが(回路配線情報を)プログラム可能な集積回路であるフィールドプログラマブルゲートアレイ（ＦＰＧＡ）やその回路配線情報を格納するＲＯＭなどの基板に実装されているデバイスの動作解析により作動信号情報や回路配線情報が不正に取得されてしまうことを防止して、リバースエンジニア耐性を高めることができるデバイスセキュリティシールド構造に関するものである。

【背景技術】

【0002】

たとえば基板に実装されるデバイスであるＦＰＧＡは、回路を構成する素子の位置情報や配線情報などの回路配線情報を与えるプログラミングを行いこれを入力することにより所望の論理回路を生成する集積回路である。具体的には、たとえば予め多数の汎用論理回路を格子状に配置した標準的なチップを備えた構成であり、ユーザーは、所望の集積回路を実現するためこのＦＰＧＡに必要な所定の回路配線情報をプログラムしこれを入力することによって、前記汎用論理回路の接続を行ない、所定の機能を備えた論理回路を生成できるもので、装置の設計、製造を短期間で行うことができ、装置の開発を行う上で非常に有利なデバイスである。

【0003】

また、たとえばＳＲＡＭ方式のＦＰＧＡでは、所望の集積回路を得るために必要な回路配線情報をプログラムしこれを内部に設けたＳＲＡＭ領域に格納し、このプログラムに従って動作するものであるが、この回路配線情報を電源切断時にも保持する必要があるため、外部に不揮発性メモリ（ＲＯＭ）を用意し、電源投入時に自動的に前記回路配線情報をこのＲＯＭからＦＰＧＡにロードして作動する構成としている。

【0004】

すなわちこのようなＦＰＧＡは、作動開始時に所望の機能を果たすようにＲＯＭから回路配線情報をロードしＦＰＧＡ内のＳＲＡＭに書き込むことにより、スイッチマトリックスを制御して、論理回路ブロックの機能を設定し、順次複雑な論理演算を行うことができる所望の集積回路が生成できるデバイスである。

【0005】

しかしながら、従来のＦＰＧＡは、前述のように回路配線情報を記憶しておくＲＯＭを用い、電源投入時にＲＯＭから回路配線情報をロードして使用しているが、このＲＯＭの内容は、ＲＯＭライタ等を使用することにより容易に第３者が読み取り可能で、このようにしてコピーしたＲＯＭを用いてＦＰＧＡの機能を不正使用することができる。

【0006】

そのため、このような基板に実装されているＦＰＧＡやＲＯＭなどのデバイスの内部解析により回路配線情報が不正に取得されてしまうことを防止してリバースエンジニア耐性を高めるために、高度な暗号化技術をこのＦＰＧＡやＲＯＭに組み込んだものも開発されている。

【0007】

たとえば、ＲＯＭを取り出して内部データを読み取ることができないように、ＲＯＭデータを暗号化するだけでなく、ＦＰＧＡの固有のＩＤをキーとして暗号化して他のＦＰＧＡに接続しても回路配線情報が展開されないように構成するものも開発されている。

【0008】

また一方でこのようにデータを暗号化しても、動作信号とその作動を解析する動作解析を行うことで、動作信号情報や回路配線情報が不正に取得されてしまうおそれがあり、これをも防止しリバースエンジニア耐性をより高度にするには、さらに高価な前工程プロセスを要するためコスト高となるため、このようなＦＰＧＡのセキュリティ機能はまだまだ十分とはいえない状況であり、また既存のデバイス(たとえばこのようなＦＰＧＡ)に後付け実装できる技術ではなく汎用性にも劣る。

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明は、このようなＦＰＧＡなどの実装デバイスが抱えているセキュリティの問題点を発想の転換を図り安価に実現可能な技術で解決するもので、安価な実装技術できわめて高いリバースエンジニア耐性を実現でき、また既存のデバイスに対して後加工も可能な技術で汎用性も高く、複数のデバイスに対しても柔軟に対応してシールドでき社会実装も容易となるなどきわめて実用性に優れた画期的なデバイスセキュリティシールド構造を提供することを目的とするものである。

【課題を解決するための手段】

【0010】

添付図面を参照して本発明の要旨を説明する。

【0011】

本発明は、基板１に実装されているデバイス２の上部に、配線３または配線された受動素子もしくは能動素子により固有の特性を有するセキュリティ用の配線構造体４が設けられていて、前記デバイス２および前記配線構造体４は合成樹脂５で覆われていているとともに、この配線構造体４の配線位置は、覆われている前記合成樹脂５により外側から視認できない構成とされていて、前記デバイス２は、前記配線構造体４を損傷させない限り、取り外せないまたは外部から動作解析測定できない構成とされていて、前記配線構造体４の前記配線３または配線された前記受動素子もしくは前記能動素子に基づく前記固有の特性の取得、または前記配線構造体４の前記固有の特性と前記デバイス２の特性との組み合わせの取得が前記デバイス２の作動条件とされていて、前記配線構造体４が損傷または除去されていると前記デバイス２は作動せず動作解析が不能となるセキュリティ機能が備えられている構成であることを特徴とするデバイスセキュリティシールド構造に係るものである。

【0012】

また、前記デバイス２は、ユーザーが回路配線情報をプログラム可能な集積回路であるＦＰＧＡ、またはこのＦＰＧＡの回路配線情報が書き込まれているＲＯＭであることを特徴とする請求項１記載のデバイスセキュリティシールド構造に係るものである。

【0013】

また、前記デバイス２の作動開始時に、前記配線構造体４が損傷または除去されていて前記固有の特性が取得できない場合には、前記デバイス２は作動しない前記セキュリティ機能が備えられていて、前記デバイス２の作動解析ができず前記デバイス２の作動信号情報または回路配線情報の取得が不能となる構成とされていることを特徴とする請求項１記載のデバイスセキュリティシールド構造に係るものである。

【0014】

また、前記配線構造体４は、前記デバイス２の上部にめぐらし配線されている前記配線３または配線された前記受動素子もしくは前記能動素子からなり前記合成樹脂５で覆われて前記デバイス２と一体化される構成であって、この配線３または受動素子もしくは能動素子の所定端子間から出力される信号または異なる端子間から出力される信号の組み合わせを前記固有の特性とし、この固有の特性の取得、または前記配線構造体４の前記固有の特性と前記デバイス２の特性との組み合わせの取得が前記デバイス２の作動条件とされている構成であることを特徴とする請求項１記載のデバイスセキュリティシールド構造に係るものである。

【0015】

また、前記配線構造体４は、前記デバイス２の上部に、縦横にめぐらされ且つ５０μm以上の高低差を有する凹凸を繰り返す波線状に配線された構成であることを特徴とする請求項１記載のデバイスセキュリティシールド構造に係るものである。

【0016】

また、前記配線構造体４の前記配線３は、前記デバイス２上部の縦横にめぐらし配線されている構成であって外側から配線位置または配線された前記受動素子もしくは前記能動素子が視認できないように前記合成樹脂５で覆われていて、且つこの合成樹脂５を除去する薬品により損傷する材質に設定されていることを特徴とする請求項１記載のデバイスセキュリティシールド構造に係るものである。

【発明の効果】

【0017】

本発明は、上述のように構成したから、安価な実装技術できわめて高いリバースエンジニア耐性を実現でき、また既存のデバイスに対して後加工も可能な技術で汎用性も高く、複数のデバイスに対しても柔軟に対応してシールドでき社会実装も容易となるなどきわめて実用性に優れた画期的なデバイスセキュリティシールド構造となる。

【図面の簡単な説明】

【0018】

【図1】本実施例の作動説明チャート図である。

【図2】本実施例の概略構成を示す説明断面図である。

【図3】本実施例の合成樹脂でシールドする前の実装状態の説明斜視図である。

【図4】本実施例の合成樹脂でシールドした実装状態の説明斜視図である。

【発明を実施するための形態】

【0019】

好適と考える本発明の実施形態を、図面に基づいて本発明の作用を示して簡単に説明する。

【0020】

本発明は、基板１に実装されているデバイス２の上部に、セキュリティ機能を果たすセキュリティ用の配線構造体４を設けた構成とし、この配線構造体４の配線３または配線された受動素子もしくは能動素子に基づく前記固有の特性の取得、またはこの配線構造体４の固有の特性と前記デバイス２の特性との組み合わせの取得がデバイス２の作動条件となるように構成している。

【0021】

したがって、もし配線構造体４が損傷または除去されていると前記デバイス２は作動せず動作解析が不能となる構成としている。

【0022】

また本発明は、このデバイス２および配線構造体４を合成樹脂５で覆って一体化し、さらにこの合成樹脂５をたとえば不透明な樹脂とすることによって外側からこの配線構造体４の配線位置または受動素子もしくは能動素子が視認できないように構成している。

【0023】

すなわち本発明は、セキュリティ保護したいデバイス２を、セキュリティ機能を果たすこととなる配線３または配線された受動素子もしくは能動素子からなる配線構造体４およびこれを覆う合成樹脂５でシールドするセキュリティシールド構造を施すことで、このシールドされたデバイス２は、前記配線構造体４の配線３または受動素子もしくは能動素子を損傷させない限り、取り外せないまたは外部から動作解析測定できない構成としている。

【0024】

具体的には、たとえばこの合成樹脂５を物理的に除去しようとすると、配線構造体４の配線位置または受動素子もしくは能動素子は見えないから、たとえばこの配線３を縦横にめぐらし配線したり、上下に凹凸するように波状に配線しておけば、ほぼ必ずこの配線３の少なくとも一部を損傷させ断線させてしまうことになる。

【0025】

またたとえば薬品を使って化学的に溶解除去しようとすれば、たとえば配線３の材質をこの合成樹脂５とともに反応する材質に設定しておけば、やはりほぼ必ずこの配線３の少なくとも一部を損傷させ断線させてしまうことになる。

【0026】

またたとえばこの合成樹脂５をこのままにして外部からデバイス２の動作解析のために測定子を差し入れようとしても配線位置または受動素子もしくは能動素子が見えないことから、たとえばこの配線３を縦横にめぐらし配線したり、上下に凹凸するように波状に配線しておけば、ほぼ必ずこの配線３の少なくとも一部を損傷させ断線させてしまうことになる。

【0027】

したがって、このデバイス２に内部解析のためアクセスし動作解析しようとすれば、ほぼ必ず配線３または受動素子もしくは能動素子を破損してしまうこととなり、これにより不正に動作解析はできないこととなる。すなわち、開封解析を困難とし、物理的踏襲解析に対しても化学的踏襲解析に対しても耐性があり、このようなセキュリティ機能を備えたセキュリティシールド構造とすることで動作解析が不能となり、さらにたとえば既存の暗号化技術との組み合わせによりリバースエンジニア耐性のきわめて高いセキュリティシールドを、このような簡易な配線実装と合成樹脂５のモールドにより実現できることとなる。

【0028】

さらに説明すれば本発明は、この配線構造体４の配線３に基づく固有の特性、たとえばこの配線３または受動素子もしくは能動素子の所定端子間または異なる端子間から出力される信号の組み合わせを固有の特性とし、この固有の特性をたとえばデバイス２がブートし回路配線情報のプログラムを展開し作動するための固有の作動キーとするように構成、すなわちこの配線構造体４の配線３または配線された受動素子もしくは能動素子に基づく固有の特性がデバイス２の作動条件となるように構成することで、もしこの配線構造体４が損傷すれば固有の特性を取得できないことからデバイス２は作動せず不正に作動解析はできないため、前述のとおりリバースエンジニア耐性の高いセキュリティ機能を備えたセキュリティシールド構造を容易に構築できることとなる。

【0029】

すなわち本発明は、デバイス２の作動開始時に、前記配線構造体４の配線３または配線された受動素子もしくは能動素子が損傷または除去されていて前記固有の特性が取得できない場合には、前記デバイス２は作動しないこととなるから、デバイス２の作動解析ができず前記デバイスの作動信号情報や回路配線情報の取得が不能となるため、前述のとおりリバースエンジニア耐性の高いセキュリティ機能を備えたセキュリティシールド構造を容易に構築できることとなる。

【0030】

ゆえに、本発明は、不正な作動解析を防止するためにさらに高価な暗号処理などを施してリバースエンジニア耐性を高めることを要せずに、安価な実装技術できわめて高いリバースエンジニア耐性を実現でき、また既存のデバイスに対して後加工も可能な技術で汎用性も高く、複数のデバイスに対しても柔軟に対応してシールドでき社会実装も容易となるなど画期的なデバイスセキュリティシールド構造となるものである。

【実施例0031】

本発明の具体的な実施例について図面に基づいて説明する。

【0032】

本実施例は、ユーザーが回路配線情報をプログラム可能な集積回路であるＦＰＧＡと、このＦＰＧＡの回路配線情報が書き込まれているＲＯＭの二つのデバイス２の上部に、配線３をめぐらしてこの配線３に基づく固有の特性を有するセキュリティ用の配線構造体４を積層状態に設けた構成とし、さらにこの配線構造体４をその上側から不透明な合成樹脂５で覆い一体化した構成として、この配線構造体４の配線位置が、この覆われている不透明な前記合成樹脂５により外側から視認できない構成とし、これによりこのデバイス２は、配線構造体４を損傷させない限り、基板１から取り外せないまたは外部から動作解析測定できない構成としている。なお、デバイス２をこのように複数まとめて配線構造体４および合成樹脂５で覆ってもよいし、保護すべきデバイス２を個別単独で覆う構成としてもよく、またデバイス２としては、ＦＰＧＡやＲＯＭに限らず、たとえばワンチップマイコンなどを前記デバイス２としこれを覆う構成としてもよい。

【0033】

そして本実施例では、前記配線構造体４の配線３に基づく固有の特性の取得、またはこの配線構造体４の固有の特性とデバイス２の特性との組み合わせの取得がデバイス２の作動条件となる構成とし、この配線構造体４が損傷または除去されると前記デバイス２は作動せずデバイス２の動作解析が不能となるセキュリティ機能を備えた構成としている。なお、本実施例では、デバイス２上部に凹凸するように配線した配線構造体４の配線各所の端子間の出力の組み合わせにより固有の特性を取得する構成としているが、配線だけでなく受動素子あるいは能動素子とを組み合わせた配線により配線構造体４を構成し、この所定端子間の出力の組み合わせにより固有の特性を取得する構成としてもよい。

【0034】

具体的には、デバイス２であるＦＰＧＡやＲＯＭのデータは暗号化処理されているとともに、前述したようにこのデバイス２の作動開始時に、前記配線構造体４が損傷または除去されていて前記固有の特性が取得できない場合には、前記デバイス２は作動しない構成とした前記セキュリティ機能を備えたセキュリティシールドで覆い、前記デバイス２の作動解析しようとすればこのシールドの配線構造体４が損傷してデバイス２が作動せず動作解析不能となり、動作信号情報や回路配線情報の不正取得が不能となる構成としている。

【0035】

さらに説明すると、本実施例の配線構造体４は、デバイス２の上部に配線３をめぐらし回路配線されている構成であって、この配線３の多数の端子から選択した所定端子間から出力される信号、または異なる端子間から出力される信号の組み合わせを前記固有の特性とし、これを前記デバイス２の作動条件(ブート時の固有の作動キー)として用いる構成としている。

【0036】

具体的には、前述のとおりこの配線構造体４の配線３に基づく固有の特性、たとえばこの配線３の所定の端子間から出力される信号の組み合わせを固有の特性とし、この固有の特性をデバイス２が作動するための固有の作動キーとするように構成して、もしこの配線構造体４が損傷すれば固有の特性が取得できないことから、回路配線情報のプログラムをＲＯＭからロードできずゆえにデバイス２は作動せず、また作動途中ではたとえばプログラムの消去なども行われ、再び作動することができない構成としている。

【0037】

たとえば、このＦＰＧＡを作動開始する際、まずこの配線構造体４の固有の特性を検出して取得できればＲＯＭのユーザープログラムをＦＰＧＡにロードし展開して作動開始する構成とし、またこのユーザープログラム展開後は、最初のブートプログラムはＦＰＧＡから消失し、さらにプログラム動作時でも定期的にこの配線構造体４の状態を確認し異常がないか監視する構成としている。なお、設定によるが、異常があったときは作動途中であっても機能制限や一定の状態維持、あるいはプログラムが消失する、または再度作動できないように構成してもよい。

【0038】

また本実施例では、このセキュリティ機能に加えて既存の暗号化技術でデバイス２内のデータを暗号化処理し、内部解析により回路配線情報などが不正に取得できない構成としている。

【0039】

ゆえにこのセキュリティシールド構造により、もしこのシールドが破損、すなわち配線構造体４の配線３が断線すれば少なくともデバイス２は作動せずまた作動停止や再度作動させることは不能となることから、不正な動作解析をも不能となり、きわめてリバースエンジニア耐性の高いセキュリティ機能が発揮される。

【0040】

また本実施例の配線構造体４は、デバイス２の上部に、このデバイス２に接続するとともに縦横にめぐらし配線されて多数の出力用の端子を有し、且つ５０μm以上の高低差を有する凹凸を繰り返す波線状に配線した構成としている。

【0041】

また本実施例では、このような配線が容易となるように、前記合成樹脂５によりデバイス２の上部に、膨出部６を間隔を置いて形成し、この膨出部６上に配線をめぐらすことで、容易に前記所望の高低差で波状に配線できる構成としている。

【0042】

またこの配線３は、前記デバイス２上部の縦横に配線されている構成であって外側から配線位置が視認できないように不透明な前記合成樹脂５で覆われているが、この合成樹脂５を溶解除去することができる薬品により損傷する材質で形成している。

【0043】

したがって、たとえばこの合成樹脂５を少しずつ物理的にすなわちたとえば機械的に研削除去しようとすると、配線構造体４の配線位置は見えずさらにはこの配線３は縦横にめぐらされているうえ、上下に凹凸するように波状に配線してあることから、必ずこの配線３の少なくとも一部を損傷させ断線させてしまうことになる。

【0044】

またたとえば薬品を使って化学的に溶解除去しようとしても、前述のように配線３の材質をこの合成樹脂５とともに反応する材質に設定してあるため、やはり必ずこの配線３の少なくとも一部を損傷させ断線させてしまうことになる。

【0045】

そしてまたこの合成樹脂５をこのままにして外部からデバイス２の動作解析のために測定子を差し入れようとしても、配線位置が見えず困難であり、さらにはこの配線３は縦横にめぐらされているうえ、上下に凹凸するように波状に配線されているため、やはりほぼ必ずこの配線３の少なくとも一部をこの測定子で損傷させ断線させてしまうことになる。

【0046】

ゆえにこのデバイス２に内部解析のためアクセスし動作解析しようとすれば、ほぼ必ず配線３を破損してしまうことになるから、この配線３実装と合成樹脂５のモールドにより動作解析も不能となるリバースエンジニア耐性の高いセキュリティ機能を備えたデバイスシールド構造を容易に実現できることとなる。

【0047】

またさらに説明すれば、本実施例では、動作解析しようとして合成樹脂５を取り除いたり測定子を差し入れば、前述のとおりユーザープログラムをロードできず作動せず、作動途中でも配線３が損傷するなどして異常を検知すれば初期化されプログラムは消去される構成とし、またＲＯＭも載せ替えてもＦＰＧＡ固有のＩＤによる暗号化でブートできない構成とし、さらに前述のとおりＦＰＧＡの機能により異常電圧監視していて、異常があれば作動停止するように構成していて、載せ替えを作動を不能とするとともに動作解析も不能な構成とし、リバースエンジニア耐性の更なる高度化を図っている。

【0048】

またこの配線構造体４の端子を前述のように多数設けておけば、この選択端子間の組み合わせにより作動のための固有の作動キーを、容易に様々な値に設定変更可能で、この点においても高いリバースエンジニア耐性を得ることができる。

【0049】

したがって、本実施例では動作解析をも不能とするための高価な前工程プロセスを使って高度な暗号化処理を使わずに、安価な実装技術により、ブートで検出取得できる作動開始のための固有のキーを生成する配線構造体４をデバイス２上に実装でき、また後付けで合成樹脂５をモールドしこれを一体化してセキュリティ機能を備えたセキュリティシールドを設けることができるもので、汎用性があり安価で高度なリバースエンジニア耐性を実現できる画期的なデバイスセキュリティシールド構造を提供できることとなる。

【0050】

さらには、少数の設備で実現可能であり、配線形成の自由度も大きく、複数のデバイス２に柔軟に形成することも可能で、作動条件となる様々な固有の作動キーの変更設定も容易に可能となる。

【0051】

尚、本発明は、本実施例に限られるものではなく、各構成要件の具体的構成などは適宜設計し得るものである。

【符号の説明】

【0052】

１ 基板
２ デバイス
３ 配線
４ 配線構造体
５ 合成樹脂
６ 膨出部

【図1】

【図2】

【図3】

【図4】

【手続補正書】

【提出日】2024-04-02

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【請求項1】

基板に実装されるデバイスの上部に設けられ、配線または配線された受動素子もしくは能動素子により固有の特性を有するセキュリティ用の配線構造体と、前記デバイスおよび前記配線構造体を覆う合成樹脂とから構成されていて、
前記配線構造体の前記配線の配線位置または前記受動素子もしくは前記能動素子の配設位置が、覆われている前記合成樹脂により外側から視認できない構成とされていて、
前記配線構造体は、前記デバイスを前記基板から取り外すと損傷する構成で、且つ外部から前記デバイスの動作解析測定を行おうとすると損傷する構成とされているとともに、
前記配線構造体は、この配線構造体の前記配線または配線された前記受動素子もしくは前記能動素子に基づく前記固有の特性の前記デバイスでの取得、または前記配線構造体の前記固有の特性と前記デバイスの特性との組み合わせの前記デバイスでの取得が、このデバイスの作動条件とされている構成とされていて、
前記合成樹脂で前記デバイス上部に設けれている前記配線構造体がこのデバイスとともに覆われている構成であり、且つ前記配線構造体が損傷または除去されていると前記デバイスは作動せずこのデバイスの動作解析が不能となる前記配線構造体によるセキュリティ機能が備えられている構成であることを特徴とする基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造。

【請求項2】

前記デバイスは、ユーザーが回路配線情報をプログラム可能な集積回路であるＦＰＧＡ、またはこのＦＰＧＡの回路配線情報が書き込まれているＲＯＭであることを特徴とする請求項１記載の基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造。

【請求項3】

前記デバイスの作動開始時に、前記配線構造体が損傷または除去されていて前記固有の特性が前記デバイスで取得できない場合には、このデバイスは作動しない前記配線構造体による前記セキュリティ機能が備えられていて、前記デバイスの動作解析測定ができず前記デバイスの作動信号情報または回路配線情報の取得が不能となる構成とされていることを特徴とする請求項１記載の基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造。

【請求項4】

前記配線構造体は、前記デバイスの上部にめぐらし配線されている前記配線または配線された前記受動素子もしくは前記能動素子からなり不透明な前記合成樹脂で覆われて前記デバイスと一体化されている構成であって、
前記配線または前記受動素子もしくは前記能動素子の所定端子間から出力される信号または異なる端子間から出力される信号の組み合わせを前記固有の特性とし、この固有の特性の前記デバイスでの取得、または前記配線構造体の前記固有の特性と前記デバイスの特性との前記組み合わせの前記デバイスでの取得がこのデバイスの作動条件とされている構成であることを特徴とする請求項１記載の基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造。

【請求項5】

前記配線構造体は、前記デバイスの上部に、縦横にめぐらされ且つ５０μm以上の高低差を有する凹凸を繰り返す波線状に配線された構成であることを特徴とする請求項１記載の基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造。

【請求項6】

前記配線構造体は、前記配線が前記デバイス上部の縦横にめぐらし配線されている構成とされていて、
この配線構造体が前記デバイスとともに前記合成樹脂により覆われている構成とされていて外側から前記配線の配線位置または前記受動素子もしくは前記能動素子の配設位置が視認できない構成であるとともに、前記合成樹脂を除去する薬品によりこの合成樹脂を除去する際には、前記薬品により前記配線が損傷する材質で前記配線が形成されている構成であることを特徴とする請求項１記載の基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【技術分野】

【0001】

本発明は、たとえばユーザーが(回路配線情報を)プログラム可能な集積回路であるフィールドプログラマブルゲートアレイ（ＦＰＧＡ）やその回路配線情報を格納するＲＯＭなどの基板に実装されているデバイスの動作解析により作動信号情報や回路配線情報が不正に取得されてしまうことを防止して、リバースエンジニア耐性を高めることができる基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造に関するものである。

【背景技術】

【0002】

たとえば基板に実装されるデバイスであるＦＰＧＡは、回路を構成する素子の位置情報や配線情報などの回路配線情報を与えるプログラミングを行いこれを入力することにより所望の論理回路を生成する集積回路である。具体的には、たとえば予め多数の汎用論理回路を格子状に配置した標準的なチップを備えた構成であり、ユーザーは、所望の集積回路を実現するためこのＦＰＧＡに必要な所定の回路配線情報をプログラムしこれを入力することによって、前記汎用論理回路の接続を行ない、所定の機能を備えた論理回路を生成できるもので、装置の設計、製造を短期間で行うことができ、装置の開発を行う上で非常に有利なデバイスである。

【0003】

また、たとえばＳＲＡＭ方式のＦＰＧＡでは、所望の集積回路を得るために必要な回路配線情報をプログラムしこれを内部に設けたＳＲＡＭ領域に格納し、このプログラムに従って動作するものであるが、この回路配線情報を電源切断時にも保持する必要があるため、外部に不揮発性メモリ（ＲＯＭ）を用意し、電源投入時に自動的に前記回路配線情報をこのＲＯＭからＦＰＧＡにロードして作動する構成としている。

【0004】

すなわちこのようなＦＰＧＡは、作動開始時に所望の機能を果たすようにＲＯＭから回路配線情報をロードしＦＰＧＡ内のＳＲＡＭに書き込むことにより、スイッチマトリックスを制御して、論理回路ブロックの機能を設定し、順次複雑な論理演算を行うことができる所望の集積回路が生成できるデバイスである。

【0005】

しかしながら、従来のＦＰＧＡは、前述のように回路配線情報を記憶しておくＲＯＭを用い、電源投入時にＲＯＭから回路配線情報をロードして使用しているが、このＲＯＭの内容は、ＲＯＭライタ等を使用することにより容易に第３者が読み取り可能で、このようにしてコピーしたＲＯＭを用いてＦＰＧＡの機能を不正使用することができる。

【0006】

そのため、このような基板に実装されているＦＰＧＡやＲＯＭなどのデバイスの内部解析により回路配線情報が不正に取得されてしまうことを防止してリバースエンジニア耐性を高めるために、高度な暗号化技術をこのＦＰＧＡやＲＯＭに組み込んだものも開発されている。

【0007】

たとえば、ＲＯＭを取り出して内部データを読み取ることができないように、ＲＯＭデータを暗号化するだけでなく、ＦＰＧＡの固有のＩＤをキーとして暗号化して他のＦＰＧＡに接続しても回路配線情報が展開されないように構成するものも開発されている。

【0008】

また一方でこのようにデータを暗号化しても、作動信号とその作動を解析する動作解析を行うことで、作動信号情報や回路配線情報が不正に取得されてしまうおそれがあり、これをも防止しリバースエンジニア耐性をより高度にするには、さらに高価な前工程プロセスを要するためコスト高となることから、このようなＦＰＧＡのセキュリティ機能はまだまだ十分とはいえない状況であり、また既存のデバイス(たとえばこのようなＦＰＧＡ)に後付け実装できる技術ではなく汎用性にも劣る。

【発明の概要】

【0009】

本発明は、このようなＦＰＧＡなどの実装デバイスが抱えているセキュリティの問題点を発想の転換を図り安価に実現可能な技術で解決するもので、安価な実装技術できわめて高いリバースエンジニア耐性を実現でき、また既存のデバイスに対して後加工も可能な技術で汎用性も高く、複数のデバイスに対しても柔軟に対応してシールドでき社会実装も容易となるなどきわめて実用性に優れた画期的な基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造を提供することを目的とするものである。

【課題を解決するための手段】

【0010】

添付図面を参照して本発明の要旨を説明する。

【0011】

本発明は、基板１に実装されるデバイス２の上部に設けられ、配線３または配線された受動素子もしくは能動素子により固有の特性を有するセキュリティ用の配線構造体４と、前記デバイス２および前記配線構造体４を覆う合成樹脂５とから構成されていて、
前記配線構造体４の前記配線３の配線位置または前記受動素子もしくは前記能動素子の配設位置が、覆われている前記合成樹脂５により外側から視認できない構成とされていて、
前記配線構造体４は、前記デバイス２を前記基板１から取り外すと損傷する構成で、且つ外部から前記デバイス２の動作解析測定を行おうとすると損傷する構成とされているとともに、
前記配線構造体４は、この配線構造体４の前記配線３または配線された前記受動素子もしくは前記能動素子に基づく前記固有の特性の前記デバイス２での取得、または前記配線構造体４の前記固有の特性と前記デバイス２の特性との組み合わせの前記デバイス２での取得が、このデバイス２の作動条件とされている構成とされていて、
前記合成樹脂５で前記デバイス２上部に設けれている前記配線構造体４がこのデバイス２とともに覆われている構成であり、且つ前記配線構造体４が損傷または除去されていると前記デバイス２は作動せずこのデバイス２の動作解析が不能となる前記配線構造体４によるセキュリティ機能が備えられている構成であることを特徴とする基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造に係るものである。

【0012】

また、前記デバイス２は、ユーザーが回路配線情報をプログラム可能な集積回路であるＦＰＧＡ、またはこのＦＰＧＡの回路配線情報が書き込まれているＲＯＭであることを特徴とする請求項１記載の基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造に係るものである。

【0013】

また、前記デバイス２の作動開始時に、前記配線構造体４が損傷または除去されていて前記固有の特性が前記デバイス２で取得できない場合には、このデバイス２は作動しない前記配線構造体４による前記セキュリティ機能が備えられていて、前記デバイス２の動作解析測定ができず前記デバイス２の作動信号情報または回路配線情報の取得が不能となる構成とされていることを特徴とする請求項１記載の基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造に係るものである。

【0014】

また、前記配線構造体４は、前記デバイス２の上部にめぐらし配線されている前記配線３または配線された前記受動素子もしくは前記能動素子からなり不透明な前記合成樹脂５で覆われて前記デバイス２と一体化されている構成であって、前記配線３または前記受動素子もしくは前記能動素子の所定端子間から出力される信号または異なる端子間から出力される信号の組み合わせを前記固有の特性とし、この固有の特性の前記デバイス２での取得、または前記配線構造体４の前記固有の特性と前記デバイス２の特性との前記組み合わせの前記デバイス２での取得がこのデバイス２の作動条件とされている構成であることを特徴とする請求項１記載の基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造に係るものである。

【0015】

また、前記配線構造体４は、前記デバイス２の上部に、縦横にめぐらされ且つ５０μm以上の高低差を有する凹凸を繰り返す波線状に配線された構成であることを特徴とする請求項１記載の基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造に係るものである。

【0016】

また、前記配線構造体４は、前記配線３が前記デバイス２上部の縦横にめぐらし配線されている構成とされていて、この配線構造体４が前記デバイス２とともに前記合成樹脂５により覆われている構成とされていて外側から前記配線３の配線位置または前記受動素子もしくは前記能動素子の配設位置が視認できない構成であるとともに、前記合成樹脂５を除去する薬品によりこの合成樹脂５を除去する際には、前記薬品により前記配線３が損傷する材質で前記配線３が形成されている構成であることを特徴とする請求項１記載の基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造に係るものである。

【発明の効果】

【0017】

本発明は、上述のように構成したから、安価な実装技術できわめて高いリバースエンジニア耐性を実現でき、また既存のデバイスに対して後加工も可能な技術で汎用性も高く、複数のデバイスに対しても柔軟に対応してシールドでき社会実装も容易となるなどきわめて実用性に優れた画期的な基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造となる。

【0018】

【図1】本実施例の作動説明チャート図である。

【図2】本実施例の概略構成を示す説明断面図である。

【図3】本実施例の合成樹脂でシールドする前の実装状態の説明斜視図である。

【図4】本実施例の合成樹脂でシールドした実装状態の説明斜視図である。

【0019】

好適と考える本発明の実施形態を、図面に基づいて本発明の作用を示して簡単に説明する。

【0020】

本発明は、基板１に実装されるデバイス２の上部に設けられる基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造であって、配線３または配線された受動素子もしくは能動素子により固有の特性を有するセキュリティ用の配線構造体４と、前記デバイス２および前記配線構造体４を覆う不透明な合成樹脂５とから構成されていている。また本発明の前記配線構造体４は、前記配線３の配線位置または前記受動素子もしくは前記能動素子の配設位置が、覆われている前記合成樹脂５により外側から視認できない構成とされていて、この配線構造体４の配線３または配線された受動素子もしくは能動素子に基づく前記固有の特性の前記デバイス２での取得、またはこの配線構造体４の固有の特性と前記デバイス２の特性との組み合わせの前記デバイス２での取得がこのデバイス２の作動条件となるように構成している。

【0021】

したがって、もし配線構造体４が損傷または除去されていると前記デバイス２は作動せず動作解析が不能となる構成としている。

【0022】

また本発明は、このデバイス２および配線構造体４を合成樹脂５で覆って一体化し、さらにこの合成樹脂５をたとえば不透明な樹脂とすることによって外側からこの配線構造体４の配線位置または受動素子もしくは能動素子の配設位置が視認できないように構成している。

【0023】

すなわち本発明は、セキュリティ保護したいデバイス２を、セキュリティ機能を果たすこととなる配線３または配線された受動素子もしくは能動素子からなる配線構造体４およびこれを覆う合成樹脂５でシールドするセキュリティシールド構造であり、この本発明でシールドされたデバイス２は、前記配線構造体４の配線３または受動素子もしくは能動素子を損傷させない限り取り外せない構成で、且つ外部から動作解析測定しようとすると損傷させてしまう構成としている。

【0024】

具体的には、たとえばこの合成樹脂５を物理的に除去しようとすると、配線構造体４の配線位置または受動素子もしくは能動素子は見えないから、たとえばこの配線３を縦横にめぐらし配線したり、上下に凹凸するように波状に配線しておけば、ほぼ必ずこの配線３の少なくとも一部を損傷させ断線させてしまうことになる。

【0025】

またたとえば薬品を使って化学的に溶解除去しようとすれば、たとえば配線３の材質をこの合成樹脂５とともに化学的に溶解反応する材質に設定しておけば、やはりほぼ必ずこの配線３の少なくとも一部を損傷させ断線させてしまうことになる。

【0026】

またたとえばこの合成樹脂５をこのままにして外部からデバイス２の動作解析のために測定子を差し入れようとしても配線位置または受動素子もしくは能動素子が見えないことから、たとえばこの配線３を縦横にめぐらし配線したり、上下に凹凸するように波状に配線しておけば、ほぼ必ずこの配線３の少なくとも一部を損傷させ断線させてしまうことになる。

【0027】

したがって、このデバイス２に内部解析のためアクセスし動作解析しようとすれば、ほぼ必ず配線３または受動素子もしくは能動素子を破損してしまうこととなり、これにより不正に動作解析はできないこととなる。すなわち、開封解析を困難とし、物理的踏襲解析に対しても化学的踏襲解析に対しても耐性があり、リバースエンジニア耐性の高いセキュリティシールドを、このような簡易な配線実装と合成樹脂５のモールドにより実現できることとなる。すなわち本発明の配線構造体４によるセキュリティ機能を備えたセキュリティシールド構造を基板１に実装するデバイス２の上部に設けることで、このデバイス２の動作解析が不能となり、リバースエンジニア耐性の高いセキュリティシールドを、このような簡易な配線実装と合成樹脂５のモールドにより実現できることとなる。そしてさらにたとえば既存の暗号化技術との組み合わせによりリバースエンジニア耐性のきわめて高いセキュリティシールドを、このような簡易な配線実装と合成樹脂５のモールドにより実現できることとなる。

【0028】

さらに説明すれば本発明は、この配線構造体４の配線３に基づく固有の特性、たとえばこの配線３または受動素子もしくは能動素子の所定端子間または異なる端子間から出力される信号の組み合わせを固有の特性とし、この固有の特性をたとえばデバイス２がブートし回路配線情報のプログラムを展開し作動するための固有の作動キーとするように構成、すなわちこの配線構造体４の配線３または配線された受動素子もしくは能動素子に基づく固有の特性のデバイス２での取得がデバイス２の作動条件となるように構成することで、もしこの配線構造体４が損傷すれば固有の特性を取得できないことからデバイス２は作動せず不正に動作解析はできないため、前述のとおりリバースエンジニア耐性の高いセキュリティ機能を備えたセキュリティシールド構造を容易に構築できることとなる。

【0029】

すなわち本発明は、デバイス２の作動開始時に、前記配線構造体４の配線３または配線された受動素子もしくは能動素子が損傷または除去されていて前記固有の特性が前記デバイス２で取得できない場合には、このデバイス２は作動しないこととなるから、デバイス２の動作解析ができず前記デバイス２の作動信号情報や回路配線情報の取得が不能となるため、前述のとおりリバースエンジニア耐性の高いセキュリティ機能を備えたセキュリティシールド構造を容易に構築できることとなる。

【0030】

ゆえに、本発明は、不正な動作解析を防止するためにさらに高価な暗号処理などを施してリバースエンジニア耐性を高めることを要せずに、安価な実装技術できわめて高いリバースエンジニア耐性を実現でき、また既存のデバイスに対して後加工も可能な技術で汎用性も高く、複数のデバイスに対しても柔軟に対応してシールドでき社会実装も容易となるなど画期的な基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造となるものである。

【実施例0031】

本発明の具体的な実施例について図面に基づいて説明する。

【0032】

本実施例は、ユーザーが回路配線情報をプログラム可能な集積回路であるＦＰＧＡと、このＦＰＧＡの回路配線情報が書き込まれているＲＯＭの二つのデバイス２の上部に設けた構成であって、これらデバイス２の上部に配線３をめぐらしてこの配線３に基づく固有の特性を有するセキュリティ用の配線構造体４を積層状態に設けた構成とし、さらにこの配線構造体４をその上側から不透明な合成樹脂５で覆い一体化した構成として、この配線構造体４の配線位置が、この覆われている不透明な前記合成樹脂５により外側から視認できない構成とし、これによりこのデバイス２は、配線構造体４を損傷させない限り基板１から取り外せない構成で、且つ外部から動作解析測定しようとすると配線構造体４を損傷させてしまう構成としている。なお、デバイス２をこのように複数まとめて配線構造体４および合成樹脂５で覆ってもよいし、保護すべきデバイス２を個別単独で覆う構成としてもよく、またデバイス２としては、ＦＰＧＡやＲＯＭに限らず、たとえばワンチップマイコンなどを前記デバイス２としこれを覆う構成としてもよい。

【0033】

そして本実施例では、前記配線構造体４の配線３に基づく固有の特性の前記デバイス２での取得、またはこの配線構造体４の固有の特性とデバイス２の特性との組み合わせの前記デバイス２での取得がデバイス２の作動条件となる構成とし、この配線構造体４が損傷または除去されると前記デバイス２は作動せずデバイス２の動作解析が不能となる前記配線構造体４によるセキュリティ機能を備えた構成としている。なお、本実施例では、デバイス２上部に凹凸するように配線した配線構造体４の配線各所の端子間の出力の組み合わせにより固有の特性を取得する構成としているが、配線だけでなく受動素子あるいは能動素子とを組み合わせた配線により配線構造体４を構成し、この所定端子間の出力の組み合わせにより固有の特性を取得する構成としてもよい。

【0034】

具体的には、デバイス２であるＦＰＧＡやＲＯＭのデータは暗号化処理されているとともに、前述したように前記配線構造体４を、このデバイス２の作動開始時に、この配線構造体４が損傷または除去されていて前記固有の特性が前記デバイス２で取得できない場合には、前記デバイス２は作動しない構成とし、前記デバイス２の動作解析をしようとすればこの配線構造体４が損傷してデバイス２が作動せず動作解析不能となり、作動信号情報や回路配線情報の不正取得が不能となる構成としている。

【0035】

さらに説明すると、本実施例の配線構造体４は、デバイス２の上部に配線３をめぐらし回路配線されている構成であって、この配線３の多数の端子から選択した所定端子間から出力される信号、または異なる端子間から出力される信号の組み合わせを前記固有の特性とし、これを前記デバイス２の作動条件(ブート時の固有の作動キー)として用いる構成としている。

【0036】

具体的には、前述のとおりこの配線構造体４の配線３に基づく固有の特性を、たとえばこの配線３の所定の端子間から出力される信号の組み合わせとし、この固有の特性をデバイス２が作動するための固有の作動キーとするように構成して、もしこの配線構造体４が損傷すれば固有の特性が取得できないことから、回路配線情報のプログラムをＲＯＭからロードできずゆえにデバイス２は作動せず、また作動途中ではたとえばプログラムの消去なども行われ、再び作動することができない構成としている。

【0037】

たとえば、このＦＰＧＡを作動開始する際、まずこの配線構造体４の固有の特性を検出して取得できればＲＯＭのユーザープログラムをＦＰＧＡにロードし展開して作動開始する構成とし、またこのユーザープログラム展開後は、最初のブートプログラムはＦＰＧＡから消失し、さらにプログラム動作時でも定期的にこの配線構造体４の状態を確認し異常がないか監視する構成としている。なお、設定によるが、異常があったときは作動途中であっても機能制限や一定の状態維持、あるいはプログラムが消失する、または再度作動できないように構成してもよい。

【0038】

また本実施例では、このセキュリティ機能に加えて既存の暗号化技術でデバイス２内のデータを暗号化処理し、内部解析により回路配線情報などが不正に取得できない構成としている。

【0039】

ゆえにこの本実施例のデバイスセキュリティシールド構造により、もしこのシールド構造の配線構造体４が破損、すなわち配線構造体４の配線３が断線すれば少なくともデバイス２は作動せずまた作動停止や再度作動させることは不能となることから、不正な動作解析をも不能となり、きわめてリバースエンジニア耐性の高いセキュリティ機能が発揮される。

【0040】

また本実施例の配線構造体４は、デバイス２の上部に、このデバイス２に接続するとともに縦横にめぐらし配線されて多数の出力用の端子を有し、且つ５０μm以上の高低差を有する凹凸を繰り返す波線状に配線した構成としている。

【0041】

また本実施例では、このような配線が容易となるように、前記合成樹脂５によりデバイス２の上部に、膨出部６を間隔を置いて形成し、この膨出部６上に配線をめぐらすことで、容易に前記所望の高低差で波状に配線できる構成としている。

【0042】

またこの配線３は、前記デバイス２上部の縦横に配線されている構成であって外側から配線位置が視認できないように不透明な前記合成樹脂５で覆われているが、この合成樹脂５を溶解除去することができる薬品により損傷する材質で形成している。

【0043】

したがって、たとえばこの合成樹脂５を少しずつ物理的にすなわちたとえば機械的に研削除去しようとすると、配線構造体４の配線位置は見えずさらにはこの配線３は縦横にめぐらされているうえ、上下に凹凸するように波状に配線してあることから、必ずこの配線３の少なくとも一部を損傷させ断線させてしまうことになる。

【0044】

またたとえば薬品を使って化学的に溶解除去しようとしても、前述のように配線３の材質をこの合成樹脂５とともに反応する材質に設定してあるため、やはり必ずこの配線３の少なくとも一部を損傷させ断線させてしまうことになる。

【0045】

そしてまたこの合成樹脂５をこのままにして外部からデバイス２の動作解析のために測定子を差し入れようとしても、配線位置が見えず困難であり、さらにはこの配線３は縦横にめぐらされているうえ、上下に凹凸するように波状に配線されているため、やはりほぼ必ずこの配線３の少なくとも一部をこの測定子で損傷させ断線させてしまうことになる。

【0046】

ゆえにこのデバイス２に内部解析のためアクセスし動作解析しようとすれば、ほぼ必ず配線３を破損してしまうことになるから、この配線３実装と合成樹脂５のモールドにより動作解析も不能となるリバースエンジニア耐性の高いセキュリティ機能を備えたデバイスセキュリティシールド構造を容易に実現できることとなる。

【0047】

またさらに説明すれば、本実施例では、動作解析しようとして合成樹脂５を取り除いたり測定子を差し入れば、前述のとおりユーザープログラムをロードできず作動せず、作動途中でも配線３が損傷するなどして異常を検知すれば初期化されプログラムは消去される構成とし、またＲＯＭも載せ替えてもＦＰＧＡ固有のＩＤによる暗号化でブートできない構成とし、さらに前述のとおりＦＰＧＡの機能により異常電圧監視していて、異常があれば作動停止するように構成していて、載せ替え作動を不能とするとともに動作解析も不能な構成とし、リバースエンジニア耐性の更なる高度化を図っている。

【0048】

またこの配線構造体４の端子を前述のように多数設けておけば、この選択端子間の組み合わせにより作動のための固有の作動キーを、容易に様々な値に設定変更可能で、この点においても高いリバースエンジニア耐性を得ることができる。

【0049】

したがって、本実施例では動作解析をも不能とするための高価な前工程プロセスを使って高度な暗号化処理を使わずに、安価な実装技術により、ブートで検出取得できる作動開始のための固有のキーを生成する配線構造体４をデバイス２上に実装でき、また後付けで合成樹脂５をモールドしこれを一体化してセキュリティ機能を備えたデバイスセキュリティシールド構造を基板実装のデバイス２に設けることができるもので、汎用性があり安価で高度なリバースエンジニア耐性を実現できる画期的な基板実装デバイス上部に設けられるセキュリティ機能を備えたデバイスセキュリティシールド構造を提供できることとなる。

【0050】

さらには、少数の設備で実現可能であり、配線形成の自由度も大きく、複数のデバイス２に柔軟に形成することも可能で、作動条件となる様々な固有の作動キーの変更設定も容易に可能となる。

【0051】

尚、本発明は、本実施例に限られるものではなく、各構成要件の具体的構成などは適宜設計し得るものである。