知財求人 - 知財ポータルサイト「IP Force」
▶ エルジー ディスプレイ カンパニー リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024108110
(43)【公開日】2024-08-09
(54)【発明の名称】ゲート駆動回路及びこれを含む表示装置
(51)【国際特許分類】
G06F 3/041 20060101AFI20240802BHJP
G09G 3/3233 20160101ALI20240802BHJP
G09G 3/3266 20160101ALI20240802BHJP
G09G 3/20 20060101ALI20240802BHJP
G11C 19/28 20060101ALI20240802BHJP
【ＦＩ】
G06F3/041 510
G09G3/3233
G09G3/3266
G09G3/20 691D
G09G3/20 622D
G09G3/20 622E
G09G3/20 612T
G09G3/20 621K
G06F3/041 410
G11C19/28 230
【審査請求】有
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2023189737
(22)【出願日】2023-11-07
(31)【優先権主張番号】10-2023-0011717
(32)【優先日】2023-01-30
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】501426046
【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド
(74)【代理人】
【識別番号】110002077
【氏名又は名称】園田・小林弁理士法人
(72)【発明者】
【氏名】李泰官
【テーマコード（参考）】
5B074
5C080
5C380
【Ｆターム（参考）】
5B074CA01
5B074DA01
5B074DB03
5B074EA01
5C080AA06
5C080AA10
5C080BB05
5C080JJ02
5C080JJ03
5C080JJ04
5C380AA01
5C380AA02
5C380AB18
5C380AB28
5C380BA38
5C380BA39
5C380CB31
5C380CC09
5C380CC26
5C380CC33
5C380CC62
5C380CC63
5C380CD013
5C380CF08
5C380CF10
5C380CF24
5C380CF43
5C380DA02
5C380DA35
5C380DA49
(57)【要約】 （修正有）
【課題】タッチセンシングに必要な時間を減らすことができるゲート駆動回路及びこれを含む表示装置を提供する。
【解決手段】表示装置において、ゲート駆動部が有するシフトレジスター部の第ＮステージＳＣＧ［Ｎ］は、第１キャリー信号の受信に応答して外部から供給される選択信号に基づいてＭノードを充電し、リセット信号に応じた高電圧と、選択信号に応じてＭノードに充電された電圧とでＱノードを充電する駆動回路部ＳＣＰと、駆動回路の駆動に応じてＱノード及びＱｂノードを制御するノード制御部ＮＣＰと、を備える。Ｑｂノードの電圧のレベルは、Ｑノードの電圧のレベルと反対である。ゲート駆動回路はまた、ノード制御部に含まれるＱノード及びＱｂノードの電圧に応答して、第２キャリー信号及び少なくとも１つのスキャン信号を出力する出力回路部ＳＯＰを含む。
【選択図】図８
【解決手段】表示装置において、ゲート駆動部が有するシフトレジスター部の第ＮステージＳＣＧ［Ｎ］は、第１キャリー信号の受信に応答して外部から供給される選択信号に基づいてＭノードを充電し、リセット信号に応じた高電圧と、選択信号に応じてＭノードに充電された電圧とでＱノードを充電する駆動回路部ＳＣＰと、駆動回路の駆動に応じてＱノード及びＱｂノードを制御するノード制御部ＮＣＰと、を備える。Ｑｂノードの電圧のレベルは、Ｑノードの電圧のレベルと反対である。ゲート駆動回路はまた、ノード制御部に含まれるＱノード及びＱｂノードの電圧に応答して、第２キャリー信号及び少なくとも１つのスキャン信号を出力する出力回路部ＳＯＰを含む。
【選択図】図８
【特許請求の範囲】
【請求項1】
駆動回路であって、前記駆動回路が第１キャリー信号を受信したことに応答して、前記駆動回路に外部から供給される選択信号でＭノードを充電し、リセット信号に応じた高電圧と、前記選択信号に対応するＭノードに充電された電圧と、でＱノードを充電する、前記駆動回路と、
前記駆動回路に接続され、前記駆動回路の駆動に応答してノードコントローラに含まれる前記Ｑノード及びＱｂノードを制御するように構成されたノードコントローラであって、前記Ｑｂノードの電圧のレベルは、前記Ｑノードの電圧のレベルと反対である、前記ノードコントローラと、
前記ノードコントローラに接続され、前記Ｑノードの電圧と前記Ｑｂノードの電圧に応じて第２キャリー信号と少なくとも１つのスキャン信号を出力する出力回路とを含む、ゲート駆動回路。
前記駆動回路に接続され、前記駆動回路の駆動に応答してノードコントローラに含まれる前記Ｑノード及びＱｂノードを制御するように構成されたノードコントローラであって、前記Ｑｂノードの電圧のレベルは、前記Ｑノードの電圧のレベルと反対である、前記ノードコントローラと、
前記ノードコントローラに接続され、前記Ｑノードの電圧と前記Ｑｂノードの電圧に応じて第２キャリー信号と少なくとも１つのスキャン信号を出力する出力回路とを含む、ゲート駆動回路。
【請求項2】
前記駆動回路が、
受信した第１キャリー信号に応答して、前記選択信号に対応する電圧で前記Ｍノードを充電するように構成された第１トランジスタ、第２トランジスタ、及び第３トランジスタと、
前記選択信号を電圧として保存するホールディングキャパシタと、を含む、請求項１に記載のゲート駆動回路。
受信した第１キャリー信号に応答して、前記選択信号に対応する電圧で前記Ｍノードを充電するように構成された第１トランジスタ、第２トランジスタ、及び第３トランジスタと、
前記選択信号を電圧として保存するホールディングキャパシタと、を含む、請求項１に記載のゲート駆動回路。
【請求項3】
前記第１トランジスタは、前記駆動回路が受信した前記第１キャリー信号を出力する他のゲート駆動回路のキャリー信号出力端子に接続される前記第１トランジスタのゲート電極と、前記選択信号を供給する選択信号ラインに接続される前記第１トランジスタの第１電極と、前記第１トランジスタの第２電極とを含み、
前記第２トランジスタは、前記駆動回路が受信した前記第１キャリー信号を出力する他のゲート駆動回路のキャリー信号出力端子に接続された前記第２トランジスタのゲート電極と、前記第１トランジスタの第２電極に接続された前記第２トランジスタの第１電極と、前記Ｍノードに接続される前記第２トランジスタの第２電極とを含み、
前記第３トランジスタは、Ｍノードにおいて第２トランジスタの第２電極に接続された、前記第３トランジスタのゲート電極と、高電圧を供給する高電圧ラインに接続された、前記第３トランジスタの第１電極と、第１トランジスタの前記第２電極及び第２トランジスタの前記第１電極に接続される前記第３トランジスタの第２電極とを含み、
前記ホールディングキャパシタは第１電極と第２電極を含み、前記ホールディングキャパシタの前記第１電極は高電圧ライン及び前記第３トランジスタの前記第１電極に接続され、前記ホールディングキャパシタの前記第２電極は、前記Ｍノードにおいて前記第３トランジスタの前記ゲート電極及び前記第２トランジスタの前記第２電極に接続される、請求項２に記載のゲート駆動回路。
前記第２トランジスタは、前記駆動回路が受信した前記第１キャリー信号を出力する他のゲート駆動回路のキャリー信号出力端子に接続された前記第２トランジスタのゲート電極と、前記第１トランジスタの第２電極に接続された前記第２トランジスタの第１電極と、前記Ｍノードに接続される前記第２トランジスタの第２電極とを含み、
前記第３トランジスタは、Ｍノードにおいて第２トランジスタの第２電極に接続された、前記第３トランジスタのゲート電極と、高電圧を供給する高電圧ラインに接続された、前記第３トランジスタの第１電極と、第１トランジスタの前記第２電極及び第２トランジスタの前記第１電極に接続される前記第３トランジスタの第２電極とを含み、
前記ホールディングキャパシタは第１電極と第２電極を含み、前記ホールディングキャパシタの前記第１電極は高電圧ライン及び前記第３トランジスタの前記第１電極に接続され、前記ホールディングキャパシタの前記第２電極は、前記Ｍノードにおいて前記第３トランジスタの前記ゲート電極及び前記第２トランジスタの前記第２電極に接続される、請求項２に記載のゲート駆動回路。
【請求項4】
前記駆動回路が、
第４トランジスタであって、前記ホールディングキャパシタの前記第２電極、前記第３トランジスタの前記ゲート電極、及び前記Ｍノードにおける前記第２トランジスタの前記第２電極に接続された、前記第４トランジスタのゲート電極と、高電圧ライン、前記ホールディングキャパシタの前記第１電極、前記第３トランジスタの前記第１電極に接続された、前記第４トランジスタの第１電極と、前記第４トランジスタの第２電極と、を含む、前記第４トランジスタと、
第５トランジスタであって、リセット信号を供給するリセット信号ラインに接続された前記第５トランジスタのゲート電極、前記第４トランジスタの前記第２電極に接続された前記第５トランジスタの第１電極、並びに前記Ｑノードに接続された前記第５トランジスタの第２の電極を含む、前記第５トランジスタとをさらに含む、請求項３に記載のゲート駆動回路。
第４トランジスタであって、前記ホールディングキャパシタの前記第２電極、前記第３トランジスタの前記ゲート電極、及び前記Ｍノードにおける前記第２トランジスタの前記第２電極に接続された、前記第４トランジスタのゲート電極と、高電圧ライン、前記ホールディングキャパシタの前記第１電極、前記第３トランジスタの前記第１電極に接続された、前記第４トランジスタの第１電極と、前記第４トランジスタの第２電極と、を含む、前記第４トランジスタと、
第５トランジスタであって、リセット信号を供給するリセット信号ラインに接続された前記第５トランジスタのゲート電極、前記第４トランジスタの前記第２電極に接続された前記第５トランジスタの第１電極、並びに前記Ｑノードに接続された前記第５トランジスタの第２の電極を含む、前記第５トランジスタとをさらに含む、請求項３に記載のゲート駆動回路。
【請求項5】
前記駆動回路は、第６トランジスタを有し、前記第６トランジスタは、スタート信号を供給するスタート信号ラインに接続された前記第６トランジスタのゲート電極と、前記Ｍノードにおいて、前記第２トランジスタの前記第２電極と、前記第３トランジスタの前記ゲート電極と、前記ホールディングキャパシタの前記第２電極と、前記第４トランジスタの前記ゲート電極と、に接続された前記第６トランジスタの第１電極と、高電圧よりも低い低電圧を供給する低電圧ラインに接続された第２電極と、を有し、前記第６トランジスタは、開始信号に応答して前記Ｍノードを放電するように構成されている、請求項４に記載のゲート駆動回路。
【請求項6】
前記出力回路は、
前記Ｑノードの電位に応じてオン電圧で発生するスキャン信号を同時に出力するスキャン信号出力端を含む、請求項１に記載のゲート駆動回路。
前記Ｑノードの電位に応じてオン電圧で発生するスキャン信号を同時に出力するスキャン信号出力端を含む、請求項１に記載のゲート駆動回路。
【請求項7】
映像の一部を表示するサブピクセル、及び表示パネルへのタッチをセンシングするタッチ電極を含む表示パネルと、
前記表示パネルにスキャン信号を供給する複数のステージを含むゲート駆動回路と、を含む、表示装置であって
前記複数のステージのうちのステージは、
前記複数のステージのうちの他のステージから受信されるキャリー信号を受信したことに応答して、前記駆動回路に外部から供給される選択信号に基づいて駆動回路のＭノードを充電し、リセット信号に応じた高電圧と、前記選択信号に対応する前記駆動回路の前記Ｍノードに充電された電圧と、で前記ステージのＱノードを充電するように構成された駆動回路と、
前記駆動回路に接続され、前記駆動回路の駆動に応答してノードコントローラに含まれる前記Ｑノード及びＱｂノードを制御するように構成されたノードコントローラであって、前記Ｑｂノードの電圧のレベルは、前記Ｑノードの電圧のレベルと反対である、前記ノードコントローラと、
前記ノードコントローラに接続され、前記Ｑノードの電圧と前記Ｑｂノードの電圧に応じてキャリー信号と少なくとも１つのスキャン信号を前記サブピクセルに出力する出力回路とを含み、
前記複数のステージのうちの少なくとも２つのステージは、前記タッチ電極の接触がセンシングされるタッチセンシング期間中に、前記選択信号に応答してオン電圧として生成されるスキャン信号を同時に出力する、表示装置。
前記表示パネルにスキャン信号を供給する複数のステージを含むゲート駆動回路と、を含む、表示装置であって
前記複数のステージのうちのステージは、
前記複数のステージのうちの他のステージから受信されるキャリー信号を受信したことに応答して、前記駆動回路に外部から供給される選択信号に基づいて駆動回路のＭノードを充電し、リセット信号に応じた高電圧と、前記選択信号に対応する前記駆動回路の前記Ｍノードに充電された電圧と、で前記ステージのＱノードを充電するように構成された駆動回路と、
前記駆動回路に接続され、前記駆動回路の駆動に応答してノードコントローラに含まれる前記Ｑノード及びＱｂノードを制御するように構成されたノードコントローラであって、前記Ｑｂノードの電圧のレベルは、前記Ｑノードの電圧のレベルと反対である、前記ノードコントローラと、
前記ノードコントローラに接続され、前記Ｑノードの電圧と前記Ｑｂノードの電圧に応じてキャリー信号と少なくとも１つのスキャン信号を前記サブピクセルに出力する出力回路とを含み、
前記複数のステージのうちの少なくとも２つのステージは、前記タッチ電極の接触がセンシングされるタッチセンシング期間中に、前記選択信号に応答してオン電圧として生成されるスキャン信号を同時に出力する、表示装置。
【請求項8】
前記駆動回路が、
受信したキャリー信号に応答して、前記選択信号に対応する電圧でＭノードを充電するように構成された第１トランジスタ、第２トランジスタ、及び第３トランジスタと、
前記選択信号を電圧として保存するホールディングキャパシタと、を含む、請求項７に記載の表示装置。
受信したキャリー信号に応答して、前記選択信号に対応する電圧でＭノードを充電するように構成された第１トランジスタ、第２トランジスタ、及び第３トランジスタと、
前記選択信号を電圧として保存するホールディングキャパシタと、を含む、請求項７に記載の表示装置。
【請求項9】
前記第１トランジスタは、前記駆動回路が受信した前記キャリー信号を出力する他のステージのキャリー信号出力端子に接続された前記第１トランジスタのゲート電極と、前記選択信号を供給する選択信号ラインに接続された前記第１トランジスタの第１電極と、前記第１トランジスタの第２電極とを含み、
前記第２トランジスタは、前記駆動回路が受信した前記キャリー信号を出力する他のステージのキャリー信号出力端子に接続された前記第２トランジスタのゲート電極と、前記第１トランジスタの第２電極に接続された前記第２トランジスタの第１電極と、前記Ｍノードに接続される前記第２トランジスタの第２電極とを含み、
前記第３トランジスタは、Ｍノードにおいて第２トランジスタの第２電極に接続された前記第３トランジスタのゲート電極と、高電圧を供給する高電圧ラインに接続された前記第３トランジスタの第１電極と、第１トランジスタの前記第２電極及び第２トランジスタの前記第１電極に接続された前記第３トランジスタの第２電極とを含み、
前記ホールディングキャパシタは第１電極と第２電極を含み、前記ホールディングキャパシタの前記第１電極は高電圧ライン及び前記第３トランジスタの前記第１電極に接続され、前記ホールディングキャパシタの前記第２電極は、前記Ｍノードにおいて前記第３トランジスタの前記ゲート電極及び前記第２トランジスタの前記第２電極に接続される、請求項８に記載の表示装置。
前記第２トランジスタは、前記駆動回路が受信した前記キャリー信号を出力する他のステージのキャリー信号出力端子に接続された前記第２トランジスタのゲート電極と、前記第１トランジスタの第２電極に接続された前記第２トランジスタの第１電極と、前記Ｍノードに接続される前記第２トランジスタの第２電極とを含み、
前記第３トランジスタは、Ｍノードにおいて第２トランジスタの第２電極に接続された前記第３トランジスタのゲート電極と、高電圧を供給する高電圧ラインに接続された前記第３トランジスタの第１電極と、第１トランジスタの前記第２電極及び第２トランジスタの前記第１電極に接続された前記第３トランジスタの第２電極とを含み、
前記ホールディングキャパシタは第１電極と第２電極を含み、前記ホールディングキャパシタの前記第１電極は高電圧ライン及び前記第３トランジスタの前記第１電極に接続され、前記ホールディングキャパシタの前記第２電極は、前記Ｍノードにおいて前記第３トランジスタの前記ゲート電極及び前記第２トランジスタの前記第２電極に接続される、請求項８に記載の表示装置。
【請求項10】
前記駆動回路が、第４トランジスタであって、前記ホールディングキャパシタの前記第２電極、前記第３トランジスタの前記ゲート電極、及び前記Ｍノードにおける前記第２トランジスタの前記第２電極とに接続された前記第４トランジスタのゲート電極と、高電圧ライン、前記ホールディングキャパシタの前記第１電極、及び前記第３トランジスタの前記第１電極とに接続された前記第４トランジスタの第１電極と、前記第４トランジスタの第２電極と、を含む、前記第４トランジスタ、並びに
第５トランジスタであって、リセット信号を供給するリセット信号ラインに接続された前記第５トランジスタのゲート電極と、前記第４トランジスタの前記第２電極に接続された前記第５トランジスタの第１電極と、前記Ｑノードに接続された前記第５トランジスタの第２の電極と、を含む、前記第５トランジスタをさらに含む、請求項９に記載の表示装置。
第５トランジスタであって、リセット信号を供給するリセット信号ラインに接続された前記第５トランジスタのゲート電極と、前記第４トランジスタの前記第２電極に接続された前記第５トランジスタの第１電極と、前記Ｑノードに接続された前記第５トランジスタの第２の電極と、を含む、前記第５トランジスタをさらに含む、請求項９に記載の表示装置。
【請求項11】
前記駆動回路が、第６トランジスタをさらに含み、前記第６トランジスタが、スタート信号を供給するスタート信号ラインに接続された、前記第６トランジスタのゲート電極、前記Ｍノードにおいて、前記第２トランジスタの前記第２電極と、前記第３トランジスタの前記ゲート電極と、前記ホールディングキャパシタの前記第２電極と、前記第４トランジスタの前記ゲート電極とに接続された前記第６トランジスタの第１電極、並びに、高電圧よりも低い低電圧を供給する低電圧ラインに接続された前記第６トランジスタの第２電極を含み、前記第６トランジスタは、前記スタート信号に応答して前記Ｍノードを放電するように構成されている、請求項１０に記載の表示装置。
【請求項12】
前記出力回路は、
前記Ｑノードの電位に応じてオン電圧で発生するスキャン信号を同時に出力するスキャン信号出力端を含む、請求項７に記載の表示装置。
前記Ｑノードの電位に応じてオン電圧で発生するスキャン信号を同時に出力するスキャン信号出力端を含む、請求項７に記載の表示装置。
【請求項13】
複数のタッチ電極と、第１サブピクセル及び第２サブピクセルを含む複数のサブピクセルとを含む表示パネルであって、前記複数のタッチ電極は、フレーム期間のタッチセンシング期間中に前記表示パネルのタッチをセンシングするように構成されている、前記表示パネル、及び
複数のスキャン信号を前記複数のサブピクセルに出力するように構成された複数のステージで構成されたゲート駆動回路であって、前記複数のステージは、前記第１サブピクセルに接続された第１ステージと、前記第２サブピクセルに接続された第２ステージとを含む、前記ゲート駆動回路
を含む、表示装置であって、
前記タッチセンシング期間中、前記第１ステージは、前記複数のスキャン信号のうちの第１スキャン信号を前記第１サブピクセルに出力して、前記表示パネルの第１位置のタッチをセンシングするように構成されており、前記第２ステージは、前記第１ステージが、前記表示パネルの第２位置のタッチをセンシングするために前記第１サブピクセルに前記第１スキャン信号を出力するのと同時に、前記第２サブピクセルに第２スキャン信号を出力するように構成されている、表示装置。
複数のスキャン信号を前記複数のサブピクセルに出力するように構成された複数のステージで構成されたゲート駆動回路であって、前記複数のステージは、前記第１サブピクセルに接続された第１ステージと、前記第２サブピクセルに接続された第２ステージとを含む、前記ゲート駆動回路
を含む、表示装置であって、
前記タッチセンシング期間中、前記第１ステージは、前記複数のスキャン信号のうちの第１スキャン信号を前記第１サブピクセルに出力して、前記表示パネルの第１位置のタッチをセンシングするように構成されており、前記第２ステージは、前記第１ステージが、前記表示パネルの第２位置のタッチをセンシングするために前記第１サブピクセルに前記第１スキャン信号を出力するのと同時に、前記第２サブピクセルに第２スキャン信号を出力するように構成されている、表示装置。
【請求項14】
前記第１ステージが、
第１駆動回路であって、前記複数のステージのうちの他のステージからのキャリー信号を受けて前記第１駆動回路に外部から供給される選択信号に基づいて前記第１駆動回路のＭノードを充電し、リセット信号に応じた高電圧と前記選択信号に対応する前記第１駆動回路のＭノードに充電された電圧とで前記第１ステージのＱノードを充電する前記第１駆動回路と、
前記第１駆動回路に接続され、前記第１駆動回路の駆動に応答して第１ノードコントローラに含まれる前記Ｑノード及びＱｂノードを制御する第１ノードコントローラであって、前記第１ノードコントローラの前記Ｑｂノードの電圧レベルは、前記第１ノードコントローラの前記Ｑノードの電圧レベルと反対である、前記第１ノードコントローラと、
前記第１ノードコントローラに接続され、前記第１サブピクセルに前記第１スキャン信号と、前記Ｑノードの電圧と前記Ｑｂノードの電圧に応答する第１キャリー信号とを出力するように構成された第１出力回路と
を含み、
前記第２ステージが、
第２駆動回路であって、前記第１ステージから受信した第１キャリー信号に応答して前記第２駆動回路に外部から供給される前記選択信号に基づいて前記第２駆動回路のＭノードを充電し、前記リセット信号に応じた高電圧と、前記選択信号に応じて前記第２駆動回路の前記Ｍノードに充電された電圧とで、前記第２ステージの前記Ｑノードを充電するように構成されている、前記第２駆動回路と、
前記第２駆動回路に接続され、前記第２駆動回路の駆動に応答して第２ノードコントローラに含まれる前記Ｑノード及びＱｂノードを制御する第２ノードコントローラであって、前記第２ノードコントローラの前記Ｑｂノードの電圧レベルは、前記第２ノードコントローラの前記Ｑノードの電圧レベルと反対である、前記第２ノードコントローラと、
前記第２ノードコントローラに接続され、前記第２スキャン信号を前記第２サブピクセルに出力するとともに、前記Ｑノードの電圧及び前記Ｑｂノードの電圧に応じて第２キャリー信号を出力する第２出力回路と
を含み、
前記第１出力回路は、前記第２出力回路が前記第２スキャン信号を前記第２サブピクセルに出力すると同時に、前記第１スキャン信号を前記第１サブピクセルに出力する、請求項１３に記載の表示装置。
第１駆動回路であって、前記複数のステージのうちの他のステージからのキャリー信号を受けて前記第１駆動回路に外部から供給される選択信号に基づいて前記第１駆動回路のＭノードを充電し、リセット信号に応じた高電圧と前記選択信号に対応する前記第１駆動回路のＭノードに充電された電圧とで前記第１ステージのＱノードを充電する前記第１駆動回路と、
前記第１駆動回路に接続され、前記第１駆動回路の駆動に応答して第１ノードコントローラに含まれる前記Ｑノード及びＱｂノードを制御する第１ノードコントローラであって、前記第１ノードコントローラの前記Ｑｂノードの電圧レベルは、前記第１ノードコントローラの前記Ｑノードの電圧レベルと反対である、前記第１ノードコントローラと、
前記第１ノードコントローラに接続され、前記第１サブピクセルに前記第１スキャン信号と、前記Ｑノードの電圧と前記Ｑｂノードの電圧に応答する第１キャリー信号とを出力するように構成された第１出力回路と
を含み、
前記第２ステージが、
第２駆動回路であって、前記第１ステージから受信した第１キャリー信号に応答して前記第２駆動回路に外部から供給される前記選択信号に基づいて前記第２駆動回路のＭノードを充電し、前記リセット信号に応じた高電圧と、前記選択信号に応じて前記第２駆動回路の前記Ｍノードに充電された電圧とで、前記第２ステージの前記Ｑノードを充電するように構成されている、前記第２駆動回路と、
前記第２駆動回路に接続され、前記第２駆動回路の駆動に応答して第２ノードコントローラに含まれる前記Ｑノード及びＱｂノードを制御する第２ノードコントローラであって、前記第２ノードコントローラの前記Ｑｂノードの電圧レベルは、前記第２ノードコントローラの前記Ｑノードの電圧レベルと反対である、前記第２ノードコントローラと、
前記第２ノードコントローラに接続され、前記第２スキャン信号を前記第２サブピクセルに出力するとともに、前記Ｑノードの電圧及び前記Ｑｂノードの電圧に応じて第２キャリー信号を出力する第２出力回路と
を含み、
前記第１出力回路は、前記第２出力回路が前記第２スキャン信号を前記第２サブピクセルに出力すると同時に、前記第１スキャン信号を前記第１サブピクセルに出力する、請求項１３に記載の表示装置。
【請求項15】
前記第１出力回路が、前記タッチセンシング期間中に前記第１スキャン信号を含む第１の複数のスキャン信号を出力するように構成され、前記第２出力回路は、前記第１出力回路が前記第１の複数のスキャン信号を出力すると同時に、前記タッチセンシング期間中に前記第２スキャン信号を含む第２の複数のスキャン信号を出力するように構成され、
前記第１の複数のスキャン信号の各々と前記第２の複数のスキャン信号の各々は、前記複数のサブピクセルのうちの対応する１つのサブピクセルに印加されて、前記表示パネルのタッチをセンシングする、請求項１４に記載の表示装置。
前記第１の複数のスキャン信号の各々と前記第２の複数のスキャン信号の各々は、前記複数のサブピクセルのうちの対応する１つのサブピクセルに印加されて、前記表示パネルのタッチをセンシングする、請求項１４に記載の表示装置。
【請求項16】
前記第１駆動回路が、
前記第１駆動回路の第１トランジスタであって、前記駆動回路が受信した前記キャリー信号を出力する他のステージのキャリー信号出力端子に接続された前記第１駆動回路の前記第１トランジスタのゲート電極、前記選択信号を供給する選択信号線に接続された前記第１駆動回路の前記第１トランジスタの第１電極、及び前記第１駆動回路の前記第１トランジスタの第２電極を含む、前記第１駆動回路の前記第１トランジスタと、
前記第１駆動回路の第２トランジスタであって、前記第１駆動回路が受信したキャリー信号を出力する他のステージのキャリー信号出力端子に接続された前記第１駆動回路の前記第２トランジスタのゲート電極、前記第１駆動回路の前記第１トランジスタの前記第２電極に接続された前記第１駆動回路の前記第２トランジスタの第１電極、及び前記第１駆動回路の前記Ｍノードに接続された前記第１駆動回路の前記第２トランジスタの第２の電極を含む、前記第１駆動回路の前記第２トランジスタと、
前記第１駆動回路の第３トランジスタであって、前記第１駆動回路の前記Ｍノードにおいて前記第１駆動回路の前記第２トランジスタの前記第２電極に接続された、前記第１駆動回路の前記第３トランジスタのゲート電極、高電圧を供給する高電圧ラインに接続された前記第１駆動回路の前記第３トランジスタの第１電極、前記第１駆動回路の前記第１トランジスタの前記第２電極及び前記第１駆動回路の前記第２トランジスタの前記第１電極に接続された、前記第１駆動回路の前記第３トランジスタの第２電極を含む、前記第１駆動回路の前記第３トランジスタと、
前記第１電極と前記第２電極とを含む前記第１駆動回路の第１ホールディングキャパシタであって、前記第１ホールディングキャパシタの前記第１電極は、高電圧ライン及び前記第１駆動回路の前記第３トランジスタの前記第１電極に接続され、前記第１ホールディングキャパシタの前記第２電極は、前記第１駆動回路の前記Ｍノードにおいて前記第１駆動回路の前記第３トランジスタの前記ゲート電極及び前記第１駆動回路の前記第２トランジスタの前記第２電極に接続されている、前記第１駆動回路の前記第１ホールディングキャパシタと
を含み、
前記第２駆動回路が、
前記第２駆動回路の第１トランジスタであって、前記第２駆動回路が受信した第１キャリー信号を出力する前記第１ステージのキャリー信号出力端子に接続された前記第２駆動回路の前記第１トランジスタのゲート電極、前記選択信号を供給する選択信号線に接続された、前記第２駆動回路の前記第１トランジスタの第１電極、及び前記第２駆動回路の前記第１トランジスタの第２の電極を含む、前記第２駆動回路の前記第１トランジスタと、
前記第２駆動回路の第２トランジスタであって、前記第２駆動回路が受信した前記キャリー信号を出力する前記第１ステージのキャリー信号出力端子に接続された前記第２駆動回路の前記第２トランジスタのゲート電極、前記第２駆動回路の前記第１トランジスタの前記第２電極に接続された第２駆動回路の前記第２トランジスタの第１の電極、及び前記第２駆動回路の前記Ｍノードに接続された前記第２駆動回路の前記第２トランジスタの第２電極を含む、前記第２駆動回路の前記第２トランジスタと、
前記第２駆動回路の第３トランジスタであって、前記第２駆動回路の前記Ｍノードにおいて前記第２駆動回路の前記第２トランジスタの前記第２電極に接続された前記第２駆動回路の前記第３トランジスタのゲート電極、前記高電圧を供給する電圧ラインに接続された前記第２駆動回路の前記第３トランジスタの第１電極、及び前記第２駆動回路の前記第１トランジスタの前記第２電極と前記第２駆動回路の前記第２トランジスタの前記第１電極とに接続された前記第２駆動回路の前記第３トランジスタの第２電極を含む、前記第２駆動回路の前記第３トランジスタと、
第１電極と第２電極とを含む前記第２駆動回路の第２ホールディングキャパシタであって、前記第２ホールディングキャパシタの前記第１電極は、前記高電圧ライン及び前記第２駆動回路の前記第３トランジスタの前記第１の電極に接続され、前記第２ホールディングキャパシタの前記第２電極は、前記第２駆動回路の前記Ｍノードにおいて、前記第２駆動回路の前記第３トランジスタの前記ゲート電極及び前記第２駆動回路の前記第２トランジスタの前記第２電極に接続された前記第２ホールディングキャパシタと
を含む、請求項１４に記載の表示装置。
前記第１駆動回路の第１トランジスタであって、前記駆動回路が受信した前記キャリー信号を出力する他のステージのキャリー信号出力端子に接続された前記第１駆動回路の前記第１トランジスタのゲート電極、前記選択信号を供給する選択信号線に接続された前記第１駆動回路の前記第１トランジスタの第１電極、及び前記第１駆動回路の前記第１トランジスタの第２電極を含む、前記第１駆動回路の前記第１トランジスタと、
前記第１駆動回路の第２トランジスタであって、前記第１駆動回路が受信したキャリー信号を出力する他のステージのキャリー信号出力端子に接続された前記第１駆動回路の前記第２トランジスタのゲート電極、前記第１駆動回路の前記第１トランジスタの前記第２電極に接続された前記第１駆動回路の前記第２トランジスタの第１電極、及び前記第１駆動回路の前記Ｍノードに接続された前記第１駆動回路の前記第２トランジスタの第２の電極を含む、前記第１駆動回路の前記第２トランジスタと、
前記第１駆動回路の第３トランジスタであって、前記第１駆動回路の前記Ｍノードにおいて前記第１駆動回路の前記第２トランジスタの前記第２電極に接続された、前記第１駆動回路の前記第３トランジスタのゲート電極、高電圧を供給する高電圧ラインに接続された前記第１駆動回路の前記第３トランジスタの第１電極、前記第１駆動回路の前記第１トランジスタの前記第２電極及び前記第１駆動回路の前記第２トランジスタの前記第１電極に接続された、前記第１駆動回路の前記第３トランジスタの第２電極を含む、前記第１駆動回路の前記第３トランジスタと、
前記第１電極と前記第２電極とを含む前記第１駆動回路の第１ホールディングキャパシタであって、前記第１ホールディングキャパシタの前記第１電極は、高電圧ライン及び前記第１駆動回路の前記第３トランジスタの前記第１電極に接続され、前記第１ホールディングキャパシタの前記第２電極は、前記第１駆動回路の前記Ｍノードにおいて前記第１駆動回路の前記第３トランジスタの前記ゲート電極及び前記第１駆動回路の前記第２トランジスタの前記第２電極に接続されている、前記第１駆動回路の前記第１ホールディングキャパシタと
を含み、
前記第２駆動回路が、
前記第２駆動回路の第１トランジスタであって、前記第２駆動回路が受信した第１キャリー信号を出力する前記第１ステージのキャリー信号出力端子に接続された前記第２駆動回路の前記第１トランジスタのゲート電極、前記選択信号を供給する選択信号線に接続された、前記第２駆動回路の前記第１トランジスタの第１電極、及び前記第２駆動回路の前記第１トランジスタの第２の電極を含む、前記第２駆動回路の前記第１トランジスタと、
前記第２駆動回路の第２トランジスタであって、前記第２駆動回路が受信した前記キャリー信号を出力する前記第１ステージのキャリー信号出力端子に接続された前記第２駆動回路の前記第２トランジスタのゲート電極、前記第２駆動回路の前記第１トランジスタの前記第２電極に接続された第２駆動回路の前記第２トランジスタの第１の電極、及び前記第２駆動回路の前記Ｍノードに接続された前記第２駆動回路の前記第２トランジスタの第２電極を含む、前記第２駆動回路の前記第２トランジスタと、
前記第２駆動回路の第３トランジスタであって、前記第２駆動回路の前記Ｍノードにおいて前記第２駆動回路の前記第２トランジスタの前記第２電極に接続された前記第２駆動回路の前記第３トランジスタのゲート電極、前記高電圧を供給する電圧ラインに接続された前記第２駆動回路の前記第３トランジスタの第１電極、及び前記第２駆動回路の前記第１トランジスタの前記第２電極と前記第２駆動回路の前記第２トランジスタの前記第１電極とに接続された前記第２駆動回路の前記第３トランジスタの第２電極を含む、前記第２駆動回路の前記第３トランジスタと、
第１電極と第２電極とを含む前記第２駆動回路の第２ホールディングキャパシタであって、前記第２ホールディングキャパシタの前記第１電極は、前記高電圧ライン及び前記第２駆動回路の前記第３トランジスタの前記第１の電極に接続され、前記第２ホールディングキャパシタの前記第２電極は、前記第２駆動回路の前記Ｍノードにおいて、前記第２駆動回路の前記第３トランジスタの前記ゲート電極及び前記第２駆動回路の前記第２トランジスタの前記第２電極に接続された前記第２ホールディングキャパシタと
を含む、請求項１４に記載の表示装置。
【請求項17】
前記第１駆動回路が、
前記第１駆動回路の第４トランジスタであって、前記第１駆動回路の前記Ｍノードにおいて、前記第１ホールディングキャパシタの前記第２電極と、前記第１駆動回路の前記第３トランジスタの前記ゲート電極と、前記第１駆動回路の前記第２トランジスタの前記第２電極とに接続された、前記第１駆動回路の前記第４トランジスタのゲート電極、前記高電圧ラインと、前記第１ホールディングキャパシタの前記第１電極と、前記第１駆動回路の前記第３トランジスタの前記第１電極とに接続された、前記第１駆動回路の前記第４トランジスタの第１の電極、及び前記第１駆動回路の前記第４トランジスタの第２電極を含む、前記第１駆動回路の前記第４トランジスタと、
前記第１駆動回路の第５トランジスタであって、前記リセット信号を供給するリセット信号ラインに接続された前記第１駆動回路の前記第５トランジスタのゲート電極、前記第１駆動回路の前記第４トランジスタの前記第２電極に接続された、前記第１駆動回路の前記第５トランジスタの第１電極、及び前記第１駆動回路の前記Ｑノードに接続された、前記第１駆動回路の前記第５トランジスタの第２電極を含む、前記第１駆動回路の前記第５トランジスタと
をさらに含み、
前記第２駆動回路が、
前記第２駆動回路の第４トランジスタであって、前記第２駆動回路の前記Ｍノードにおいて、前記第２ホールディングキャパシタの前記第２電極と、前記第２駆動回路の前記第３トランジスタの前記ゲート電極と、前記第２駆動回路の前記第２トランジスタの前記第２電極とに接続された前記第２駆動回路の前記第４トランジスタのゲート電極、前記高電圧ラインと、前記第２ホールディングキャパシタの前記第１電極と、前記第２駆動回路の前記第３トランジスタの前記第１電極とに接続された前記第４トランジスタの第１の電極、前記第２駆動回路の前記第４トランジスタの第２電極を含む、前記第２駆動回路の前記第４トランジスタと、
前記第２駆動回路の第５トランジスタであって、前記リセット信号を供給する前記リセット信号ラインに接続された前記第２駆動回路の前記第５トランジスタのゲート電極、前記第２駆動回路の前記第４トランジスタの前記第２電極に接続された、前記第２駆動回路の前記第５トランジスタの第２電極、及び前記第２駆動回路の前記Ｑノードに接続された、前記第２駆動回路の前記第５トランジスタの第２電極を含む、前記第２駆動回路の前記第５トランジスタと
をさらに含む、請求項１６に記載の表示装置。
前記第１駆動回路の第４トランジスタであって、前記第１駆動回路の前記Ｍノードにおいて、前記第１ホールディングキャパシタの前記第２電極と、前記第１駆動回路の前記第３トランジスタの前記ゲート電極と、前記第１駆動回路の前記第２トランジスタの前記第２電極とに接続された、前記第１駆動回路の前記第４トランジスタのゲート電極、前記高電圧ラインと、前記第１ホールディングキャパシタの前記第１電極と、前記第１駆動回路の前記第３トランジスタの前記第１電極とに接続された、前記第１駆動回路の前記第４トランジスタの第１の電極、及び前記第１駆動回路の前記第４トランジスタの第２電極を含む、前記第１駆動回路の前記第４トランジスタと、
前記第１駆動回路の第５トランジスタであって、前記リセット信号を供給するリセット信号ラインに接続された前記第１駆動回路の前記第５トランジスタのゲート電極、前記第１駆動回路の前記第４トランジスタの前記第２電極に接続された、前記第１駆動回路の前記第５トランジスタの第１電極、及び前記第１駆動回路の前記Ｑノードに接続された、前記第１駆動回路の前記第５トランジスタの第２電極を含む、前記第１駆動回路の前記第５トランジスタと
をさらに含み、
前記第２駆動回路が、
前記第２駆動回路の第４トランジスタであって、前記第２駆動回路の前記Ｍノードにおいて、前記第２ホールディングキャパシタの前記第２電極と、前記第２駆動回路の前記第３トランジスタの前記ゲート電極と、前記第２駆動回路の前記第２トランジスタの前記第２電極とに接続された前記第２駆動回路の前記第４トランジスタのゲート電極、前記高電圧ラインと、前記第２ホールディングキャパシタの前記第１電極と、前記第２駆動回路の前記第３トランジスタの前記第１電極とに接続された前記第４トランジスタの第１の電極、前記第２駆動回路の前記第４トランジスタの第２電極を含む、前記第２駆動回路の前記第４トランジスタと、
前記第２駆動回路の第５トランジスタであって、前記リセット信号を供給する前記リセット信号ラインに接続された前記第２駆動回路の前記第５トランジスタのゲート電極、前記第２駆動回路の前記第４トランジスタの前記第２電極に接続された、前記第２駆動回路の前記第５トランジスタの第２電極、及び前記第２駆動回路の前記Ｑノードに接続された、前記第２駆動回路の前記第５トランジスタの第２電極を含む、前記第２駆動回路の前記第５トランジスタと
をさらに含む、請求項１６に記載の表示装置。
【請求項18】
前記第１駆動回路が、前記第１駆動回路の第６トランジスタであって、スタート信号を供給するスタート信号ラインに接続された、前記第１駆動回路の前記第６トランジスタのゲート電極、前記第１駆動回路の前記Ｍノードにおいて、前記第１駆動回路の前記第２トランジスタの前記第２電極と、前記第１駆動回路の前記第３トランジスタの前記ゲート電極と、前記第１ホールディングキャパシタの前記第２電極と、前記第１駆動回路の前記第４トランジスタの前記ゲート電極とに接続された前記第１駆動回路の前記第６トランジスタの第１電極、及び前記高電圧よりも低い低電圧を供給する低電圧ラインに接続された前記第１駆動回路の第２電極を含み、前記スタート信号に応答して前記第１駆動回路の前記Ｍノードを放電するように構成された前記第１駆動回路の前記第６トランジスタをさらに含み、
前記第２駆動回路は、前記第２駆動回路の第６トランジスタであって、スタート信号を供給するスタート信号ラインに接続された前記第２駆動回路の前記第６トランジスタのゲート電極、前記第２駆動回路の前記Ｍノードにおいて、前記第２駆動回路の前記第２トランジスタの前記第２電極と、前記第２駆動回路の前記第３トランジスタの前記ゲート電極と、前記第２ホールディングキャパシタの前記第２電極と、前記第２駆動回路の前記第４トランジスタの前記ゲート電極とに接続された前記第２駆動回路の前記第６トランジスタの第１電極、低電圧を供給する低電圧線に接続された前記第２駆動回路の前記第６トランジスタの第２の電極を含み、前記スタート信号に応答して前記第２駆動回路の前記Ｍノードを放電するように構成された前記第２駆動回路の前記第６トランジスタをさらに含む、請求項１７に記載の表示装置。
前記第２駆動回路は、前記第２駆動回路の第６トランジスタであって、スタート信号を供給するスタート信号ラインに接続された前記第２駆動回路の前記第６トランジスタのゲート電極、前記第２駆動回路の前記Ｍノードにおいて、前記第２駆動回路の前記第２トランジスタの前記第２電極と、前記第２駆動回路の前記第３トランジスタの前記ゲート電極と、前記第２ホールディングキャパシタの前記第２電極と、前記第２駆動回路の前記第４トランジスタの前記ゲート電極とに接続された前記第２駆動回路の前記第６トランジスタの第１電極、低電圧を供給する低電圧線に接続された前記第２駆動回路の前記第６トランジスタの第２の電極を含み、前記スタート信号に応答して前記第２駆動回路の前記Ｍノードを放電するように構成された前記第２駆動回路の前記第６トランジスタをさらに含む、請求項１７に記載の表示装置。
【請求項19】
表示駆動期間中に前記選択信号がある回数供給され、タッチセンシング期間中にスキャン信号を同時に出力する前記複数のステージのうちの総ステージ数が、前記表示駆動期間中に前記選択信号が供給される前記回数に基づく、請求項１４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本出願は、２０２３年１月３０日に出願された大韓民国特許出願第１０－２０２３－００１１７１７号の利益を主張し、その全体が参照により本明細書に援用される。
【0002】
本明細書はゲート駆動回路及びこれを含む表示装置に関するものである。
【背景技術】
【0003】
情報化技術が発達するのに伴って使用者と情報との間の連結媒体である表示装置の市場が拡張している。したがって、発光表示装置（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ：ＬＥＤ）、量子ドット表示装置（Ｑｕａｎｔｕｍ Ｄｏｔ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ：ＱＤＤ）、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ：ＬＣＤ）などのような表示装置の使用が増加している。
前述した表示装置は、サブピクセルを含む表示パネル、表示パネルを駆動する駆動信号を出力する駆動部、及び表示パネルまたは駆動部に供給する電力を生成する電力供給部などを含む。
前述した表示装置は、サブピクセルを含む表示パネル、表示パネルを駆動する駆動信号を出力する駆動部、及び表示パネルまたは駆動部に供給する電力を生成する電力供給部などを含む。
【0004】
このような表示装置は、表示パネルに形成されたサブピクセルに駆動信号、例えばスキャン信号及びデータ信号などが供給されると、選択されたサブピクセルが光を透過させるか光を直接発光することによって映像を表示することができる。
【発明の概要】
【0005】
本実施例は、多数のステージを選択的に駆動し、これから出力されたマルチスキャン信号に応じて多数の位置でタッチセンシング動作が実行されるようにすることで、タッチセンシングに必要な時間を減らすことができるゲート駆動回路及びこれを含む表示装置を提供することである。
【0006】
一実施形態では、ゲート駆動回路は、駆動回路であって、該駆動回路が第１キャリー信号を受信することに応答して、該駆動回路に外部から供給される選択信号でＭノードを充電し、リセット信号に応じた高電圧と、該選択信号に対応する該Ｍノードに充電される電圧と、でＱノードを充電するように構成された、駆動回路と、駆動回路に接続され、駆動回路の駆動に応答してＱノード及びＱｂノードを制御するように構成されたノードコントローラであって、Ｑｂノードの電圧のレベルは、Ｑノードの電圧のレベルと反対である、ノードコントローラと、ノードコントローラに接続され、ノードコントローラに含まれるＱノードの電圧とＱｂノードの電圧に応じて第２キャリー信号と少なくとも１つのスキャン信号を出力する出力回路とを含む。
【0007】
一実施形態では、表示装置は、映像の一部を表示するサブピクセル、及び表示パネルへのタッチをセンシングするタッチ電極とを含む表示パネルと、表示パネルにスキャン信号を供給する複数のステージを含むゲート駆動回路と、を含み、複数のステージのうちのステージは、複数のステージのうちの他のステージから受信したキャリー信号の受信に応じて駆動回路に外部から供給される選択信号に基づいてＭノードを充電し、リセット信号に応じた高電圧と、該選択信号に対応する該Ｍノードに充電される電圧と、でＱノードを充電するように構成された、駆動回路と、駆動回路に接続され、駆動回路の駆動に応答してＱノード及びＱｂノードを制御するように構成されたノードコントローラであって、Ｑｂノードの電圧のレベルはＱノードの電圧のレベルと反対である、ノードコントローラと、ノードコントローラに接続され、ノードコントローラに含まれるＱノードの電圧及びＱｂノードの電圧に応じてキャリー信号と少なくとも１つのスキャン信号を出力するように構成された出力回路と、を含み、複数のステージのうちの少なくとも２つのステージは、タッチ電極のタッチがセンシングされるタッチセンシング期間中に、
選択信号に応答してスキャン信号を同時に出力し、出力スキャン信号は、タッチセンシング期間中にオン電圧として生成される。
選択信号に応答してスキャン信号を同時に出力し、出力スキャン信号は、タッチセンシング期間中にオン電圧として生成される。
【0008】
一実施形態では、表示装置は、複数のタッチ電極と、第１のサブピクセル及び第２サブピクセルを含む複数のサブピクセルとを含み、複数のタッチ電極は、フレーム期間のタッチ感知期間中に表示パネルのタッチをセンシングするように構成されており、複数のサブピクセルは、フレーム期間の表示駆動期間中に映像を表示するように構成されている、表示パネル、並びに、複数のサブピクセルに複数のスキャン信号を出力する複数のステージを含むゲート駆動回路、を含み、複数のステージは、第１のサブピクセルに接続された第1のステージと、第２のサブピクセルに接続された第２のステージとを含み、タッチセンシング期間中、第１ステージは、表示パネルの第１位置のタッチをセンシングするために、複数のスキャン信号のうちの第１スキャン信号を第１サブピクセルに出力するように構成されており、第２ステージは、第１ステージが表示パネルの第２位置のタッチをセンシングするために第１サブピクセルにスキャン第１信号を出力するのと同時に、第２サブピクセルに第２スキャン信号を出力するように構成されている。
【発明の効果】
【0009】
本開示の前述の一般的な説明と以下の詳細な説明は両方とも例示的かつ説明的なものであり、請求される開示のさらなる説明を提供することを意図していることを理解されたい。また、本実施例は、選択信号に基づいて多数のステージを選択的に駆動することができるゲート駆動回路及びこれによって映像表示、タッチセンシング及び実時間センシングができるようにする表示装置を提供することができる効果がある。
【図面の簡単な説明】
【0010】
【図1】本開示の一実施形態による発光表示装置を概略的に示すブロック図である。
【図3】本開示の一実施形態によってタッチセンサーを有する表示装置の構成を概略的に説明するためのブロック図である。
【図4】本開示の一実施形態によってタッチセンサーを有する表示装置の駆動方法を概略的に説明するための波形図である。
【図5】本開示の一実施形態によってマルチセンシングのためのスキャン信号出力方式を示す図である。
【図6】本開示の一実施形態によって実時間センシング可能なサブピクセルを示す例示図である。
【図7】本開示の一実施形態によってマルチスキャン信号を出力することができるゲート駆動部を示すブロック図である。
【図8】本発明の第１実施形態によってシフトレジスター部に含まれた第Ｎステージの一部を示す回路図である。
【図10】シフトレジスター部に含まれた２個のステージでマルチスキャン信号出力が実行されることを示す図である。
【図12】本開示の第２実施形態によってシフトレジスター部に含まれた第Ｎステージの一部を示す回路図である。
【図15】本開示の実施形態によるシフトレジスター部に含まれた２個のステージでマルチスキャン信号出力が実行されることを示す図である。
【発明を実施するための形態】
【0011】
本実施例による表示装置は、テレビ、映像プレーヤー、パソコン（ＰＣ）、ホームシアター、自動車電気装置、スマートフォンなどに具現可能であるが、これらに限定されるものではない。本実施例による表示装置は、発光表示装置（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ：ＬＥＤ）、量子ドット表示装置（Ｑｕａｎｔｕｍ Ｄｏｔ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ；ＱＤＤ）、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ：ＬＣＤ）などに具現可能である。しかし、以下では、説明の便宜のために、無機発光ダイオードまたは有機発光ダイオードを基にして光を直接発光する発光表示装置を一例とする。
【0012】
また、以下で説明する薄膜トランジスタは、ｎ型薄膜トランジスタ、ｐ型薄膜トランジスタまたはｎ型及びｐ型が一緒に存在する形態に具現されることもできる。薄膜トランジスタは、ゲート（ｇａｔｅ）、ソース（ｓｏｕｒｃｅ）、及びドレイン（ｄｒａｉｎ）を含む３電極素子である。ソースはキャリア（ｃａｒｒｉｅｒ）をトランジスタに供給する電極である。薄膜トランジスタ内でキャリアはソースから流れ始める。ドレインは薄膜トランジスタにおいてキャリアが外部に出る電極である。すなわち、薄膜トランジスタにおいてキャリアはソースからドレインに流れる。
【0013】
ｐ型薄膜トランジスタの場合、キャリアが正孔（ｈｏｌｅ）であるので、ソースからドレインに正孔が流れるようにソース電圧がドレイン電圧より高い。ｐ型薄膜トランジスタにおいて正孔がソースからドレイン側に流れるので、電流がソースからドレイン側に流れる。これとは違い、ｎ型薄膜トランジスタの場合、キャリアが電子（ｅｌｅｃｔｒｏｎ）であるので、ソースからドレインに電子が流れるように、ソース電圧がドレイン電圧より低い。ｎ型薄膜トランジスタにおいて電子がソースからドレイン側に流れるので、電流はドレインからソース側に流れる。しかし、薄膜トランジスタのソースとドレインは印加された電圧に基づいて変更されることができる。これを反映して、以下の説明では、ソース及びドレインのうちのいずれか一方を第１電極と、ソース及びドレインのうちの他方を第２電極と説明する。
【0014】
【0015】
図１及び図２に示したように、発光表示装置は、映像供給部１１０、タイミング制御部１２０、ゲート駆動部（ゲート駆動回路）１３０、データ駆動部（データ駆動回路）１４０、表示パネル１５０、及び電力供給部１８０などを含むことができる。
【0016】
映像供給部（セットまたはホストシステム）１１０は、外部から供給された映像データ信号または内部メモリに保存された映像データ信号（イメージデータ信号）と一緒に各種の駆動信号を出力することができる。映像供給部１１０はデータ信号及び各種の駆動信号をタイミング制御部１２０に供給することができる。
【0017】
タイミング制御部１２０は、ゲート駆動部１３０の動作タイミングを制御するためのゲートタイミング制御信号ＧＤＣ、データ駆動部１４０の動作タイミングを制御するためのデータタイミング制御信号ＤＤＣ、及び各種の同期信号（垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ）などを出力することができる。タイミング制御部１２０は、データタイミング制御信号ＤＤＣとともに、映像供給部１１０から供給されたデータ信号ＤＡＴＡをデータ駆動部１４０に供給することができる。タイミング制御部１２０はＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）形態に形成されてプリント基板上に実装されることができるが、これに限定されない。
【0018】
ゲート駆動部１３０は、タイミング制御部１２０から供給されたゲートタイミング制御信号ＧＤＣなどに応じてスキャン信号（またはゲート信号）を出力することができる。ゲート駆動部１３０は、ゲートラインＧＬ１～ＧＬｍを介して表示パネル１５０に含まれたサブピクセルにスキャン信号を供給することができる。ゲート駆動部１３０はＩＣ形態に形成されるかゲートインパネル（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）方式で表示パネル１５０上に直接形成できるが、これに限定されない。
【0019】
データ駆動部１４０は、タイミング制御部１２０から供給されたデータタイミング制御信号ＤＤＣなどに応じてデータ信号ＤＡＴＡをサンプリング及びラッチし、ガンマ基準電圧に基づいてデジタル形態のデータ信号をアナログ形態のデータ電圧に変換して出力することができる。データ駆動部１４０は、データラインＤＬ１～ＤＬｎを介して表示パネル１５０に含まれたサブピクセルにデータ電圧を供給することができる。データ駆動部１４０はＩＣ形態に形成されて表示パネル１５０上に実装されるかプリント基板上に実装されることができるが、これに限定されない。
【0020】
電力供給部１８０は、外部から供給される外部入力電圧に基づいて高電位電圧及び高電位電圧よりも低い低電位電圧を生成し、高電位電源ラインＥＶＤＤ及び低電位電源ラインＥＶＳＳを介して出力することができる。電力供給部１８０は、高電位電圧及び低電位電圧だけでなくゲート駆動部１３０の駆動に必要な電圧またはデータ駆動部１４０の駆動に必要な電圧などを生成及び出力することができる。
【0021】
表示パネル１５０は、スキャン信号及びデータ電圧を含む駆動信号、高電位電圧及び低電位電圧を含む駆動電圧などに対応して映像（イメージ）を表示することができる。表示パネル１５０のサブピクセルは直接光を発光する。表示パネル１５０は、ガラス、シリコン、ポリイミドなどの剛性または軟性を有する基板から製作されることができる。そして、光を発光するサブピクセルは、赤色、緑色及び青色を含むピクセル、または赤色、緑色、青色及び白色を含むピクセルからなることができる。
【0022】
例えば、一つのサブピクセルＳＰは、第１データラインＤＬ１、第１ゲートラインＧＬ１、高電位電源ラインＥＶＤＤ、及び低電位電源ラインＥＶＳＳに連結でき、スイッチングトランジスタ、駆動トランジスタ、キャパシタ、有機発光ダイオードなどからなるピクセル回路を含むことができる。発光表示装置に使われるサブピクセルＳＰは光を直接発光するので、回路の構成が複雑である。また、光を発光する有機発光ダイオードはもちろんのこと、発光ダイオードの駆動に必要な駆動電流を供給する駆動トランジスタなどの劣化を補償する補償回路も多様である。よって、サブピクセルＳＰをブロックの形態で単純に図示したことに留意すべきである。
【0023】
一方、先の説明では、タイミング制御部１２０、ゲート駆動部１３０、データ駆動部１４０などをそれぞれ個別的な構成として説明した。しかし、発光表示装置の具現方式によっては、タイミング制御部１２０、ゲート駆動部１３０、及びデータ駆動部１４０のうちの一つ以上は単一のＩＣ内に統合できる。
【0024】
図３は本願の実施形態によってタッチセンサーを有する表示装置の構成を概略的に説明するためのブロック図であり、図４は本願の実施形態によってタッチセンサーを有する表示装置の駆動方法を概略的に説明するための波形図であり、図５は本開示の実施形態によってマルチセンシングのためのスキャン信号出力方式を示す図である。
【0025】
図３に示すように、映像を表示する表示パネル１５０は、使用者の入力をタッチ方式で受けることができるタッチセンサー１５５を有することができる。タッチセンサー１５５は、表示パネル１５０に対するタッチ有無及び位置情報などを検出するためのタッチ電極を有することができる。タッチセンサー１５５は静電容量方式などで動作することができる。
【0026】
表示パネル１５０は、データラインに連結されたデータ駆動部１４０によって駆動でき、タッチセンサー１５５は、センシングラインに連結されたタッチ駆動部１４５によって駆動できる。表示パネル１５０とタッチセンサー１５５とは別個の構成として区分されて形成できるというのはもちろんのこと、単一のパネルに一体化することができる。
【0027】
表示パネル１５０とタッチセンサー１５５とが単一のパネルに一体化した場合、タッチセンサー１５５は表示パネル１５０に別に形成されるかまたは表示パネル１５０に形成された電極として具現できる。以下、タッチセンサー１５５が表示パネル１５０に形成された電極として具現されたものを一例として説明する。
【0028】
【0029】
例えば、第１フレーム（１Ｆｒａｍｅ）の第１期間（例えば、フレーム期間）であるディスプレイ期間ＤＳＰの間に表示パネル１５０の映像表示動作が実行でき、第２期間であるタッチセンシング期間ＴＳＰの間にタッチセンサー１５５のセンシング動作が実行できる。このような流れは第２フレーム（２Ｆｒａｍｅ）などのすべてのフレームで同一に現れることができる。したがって、第１フレーム（１Ｆｒａｍｅ）及び第２フレーム（２Ｆｒａｍｅ）（例えば、フレーム期間）の各々は、フレーム期間中映像が表示される表示期間ＤＳＰと、フレーム期間中にタッチがセンシングされるタッチセンシング期間ＴＳＰとを含む。
【0030】
実施例による表示装置は、表示パネル１５０内に含まれた素子、例えば、駆動トランジスタまたは有機発光ダイオードの劣化有無を判断及び補償するための実時間センシング期間ＲＴＳを含むことができる。
【0031】
実時間センシング期間ＲＴＳは、ディスプレイ期間ＤＳＰ及びフレームのタッチセンシング期間ＴＳＰを含むアクティブ期間ではないフレームのブランク期間ＶＢに含まれることができる。したがって、フレーム（例えば、第１フレーム（１Ｆｒａｍｅ））は、表示期間ＤＳＰ、タッチセンシング期間ＴＳＰ、及び実時間センシング期間ＲＴＳを含む。実時間センシング期間ＲＴＳの間にセンシング動作に係わる回路は特定のラインのみをセンシングラインＳＬと定義し、センシングラインＳＬに含まれた少なくとも一つのサブピクセルに含まれた素子をセンシングすることができる。
【0032】
図５に示すように、本願の実施形態による表示装置は、タッチセンシング期間ＴＳＰの間に複数のタッチ電極に接続された複数のタッチ電極を駆動及びセンシングし、これに基づいてタッチ有無を判断することができるようにマルチスキャン信号ＭＳＣＯを出力することができる。マルチスキャン信号ＭＳＣＯは同時にオン電圧Ｈで発生するスキャン信号と定義することができる。
【0033】
一方、図５ではオン電圧Ｈとしてハイ電圧を例として示したが、これはサブピクセルに含まれたトランジスタをターンオンさせることができる電圧と理解されなければならないであろう。したがって、オン電圧Ｈはトランジスタのタイプ（ｐ型の場合）によってハイ電圧ではないロー電圧の形態になることもできる。マルチスキャン信号ＭＳＣＯの出力に係わる部分は以下で説明する。
【0034】
【0035】
図６に示すように、実施例によって、実時間センシング可能なサブピクセルＳＰは、スイッチングトランジスタＳＷ、駆動トランジスタＤＴ、センシングトランジスタＳＴ、キャパシタＣＳＴ、有機発光ダイオードＯＬＥＤなどを含むことができる。
【0036】
駆動トランジスタＤＴは、キャパシタＣＳＴの第１電極にゲート電極が連結され、高電位電源ラインＥＶＤＤに第１電極が連結され、有機発光ダイオードＯＬＥＤのアノード電極に第２電極が連結できる。キャパシタＣＳＴは、駆動トランジスタＤＴのゲート電極に第１電極が連結され、有機発光ダイオードＯＬＥＤのアノード電極に第２電極が連結できる。有機発光ダイオードＯＬＥＤは、駆動トランジスタＤＴの第２電極にアノード電極が連結され、低電位電源ラインＥＶＳＳにカソード電極が連結できる。
【0037】
スイッチングトランジスタＳＷは、第１ゲートラインＧＬ１にゲート電極が連結され、第１データラインＤＬ１に第１電極が連結され、駆動トランジスタＤＴのゲート電極に第２電極が連結できる。
【0038】
センシングトランジスタＳＴは、第１ゲートラインＧＬ１にゲート電極が連結され、第１レファレンスラインＲＥＦ１に第１電極が連結され、有機発光ダイオードＯＬＥＤのアノード電極に第２電極が連結できる。
【0039】
センシングトランジスタＳＴは駆動トランジスタＤＴ又は有機発光ダイオードＯＬＥＤの劣化（しきい電圧、移動度など）を補償するために備えられた一種の補償回路である。センシングトランジスタＳＴは駆動トランジスタＤＴのソースフォローイング（Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｉｎｇ）の動作に基づいて物理的センシングすることができる。センシングトランジスタＳＴは駆動トランジスタＤＴと有機発光ダイオードＯＬＥＤとの間に定義されたセンシングノードを介してセンシング電圧を取得することができるように動作することができる。
【0040】
一方、図６では、スイッチングトランジスタＳＷとセンシングトランジスタＳＴが一つの第１ゲートラインＧＬ１に共通して連結され、同時にターンオンになるかまたはターンオフになることを一例として図示及び説明したが、これらはそれぞれ異なるゲートラインに連結されるように分離されることもできる。
【0041】
データ駆動部１４０は、サブピクセルＳＰを駆動するためのパネル駆動回路部１４１と、サブピクセルＳＰをセンシングするためのパネルセンシング回路部１４３とを含むことができる。パネル駆動回路部１４１は第１データラインＤＬ１に連結でき、パネルセンシング回路部１４３は第１レファレンスラインＲＥＦ１に連結できる。
【0042】
パネル駆動回路部１４１は、図４のディスプレイ期間ＤＳＰの間に第１データラインＤＬ１を介してサブピクセルＳＰを駆動するためのデータ電圧などを出力することができる。パネルセンシング回路部１４３は、図４の実時間センシング期間ＲＴＳの間に第１レファレンスラインＲＥＦ１を介してサブピクセルＳＰをセンシングするためのセンシング電圧を取得することができる。
【0043】
データ駆動部１４０はセンシング電圧をタイミング制御部などに伝達することができる。タイミング制御部などは、センシング電圧に基づいて駆動トランジスタＤＴまたは有機発光ダイオードＯＬＥＤの劣化（しきい電圧、移動度など）に対応する補償値を生成し、これに基づいてデータ信号などを補償することができる。
【0044】
一方、サブピクセルＳＰは、有機発光ダイオードＯＬＥＤのアノード電極またはカソード電極を分離させることができるトランジスタを基にしてタッチ電極を構成することができる。また、多数のサブピクセルＳＰを一つにグループ化することができるトランジスタを基にしてタッチ電極を構成することができる。このように、表示パネル内にタッチセンサーを具現するためのタッチ電極を構成する方式は多様に提案されているので、実施例が特定のタッチ電極構造に限定されないようにするために、タッチ電極を構成する部分を図示しない。
【0045】
図７に示すように、実施例によって、マルチスキャン信号を出力することができるゲート駆動部１３０は、制御信号出力部１３５、シフトレジスター部１３１などを含むことができる。
【0046】
制御信号出力部１３５は、タイミング制御部の制御によって、スタート信号Ｖｓｔ、リセット信号Ｒｓｔ、選択信号Ｌｓｐ、キャリークロック信号Ｃｃｌｋｓ、及びスキャンクロック信号Ｓｃｃｌｋｓなどを出力することができる。制御信号出力部１３５は、発光表示装置の具現方式によって、レベルシフターまたは電源供給部などに含まれることもできる。また、制御信号出力部１３５から出力される信号のうちの少なくとも一つはタイミング制御部から直接出力されてシフトレジスター部１３１に印加されることもできる。
【0047】
シフトレジスター部１３１は制御信号出力部１３５から出力されたスタート信号Ｖｓｔ、リセット信号Ｒｓｔ、選択信号Ｌｓｐ、キャリークロック信号Ｃｃｌｋｓ、スキャンクロック信号Ｓｃｃｌｋｓなどに応じて動作し、ゲートラインＧＬ１～ＧＬｍを介してスキャン信号を出力することができる。シフトレジスター部１３１は、ゲートラインＧＬ１～ＧＬｍに対応してスキャン信号を出力するように構成されたステージＳＴＧ１～ＳＴＧｍを含むことができる。ステージＳＴＧ１～ＳＴＧｍは、前端と後端とが互いに連動する形態として動作するように従属的な接続関係を有することができる。
【0048】
シフトレジスター部１３１は、表示パネルの製作の際に実施される薄膜工程によって、表示パネルの非表示領域上にゲートインパネル（Ｇａｔｅ Ｉｎ Ｐａｎｅｌ）方式で形成できる。シフトレジスター部１３１は、表示パネルのゲートラインＧＬ１～ＧＬｍを介して順方向にまたは逆方向（反対方向）にスキャン信号を出力することができる。また、シフトレジスター部１３１は少なくとも二つ以上のゲートラインを選択し、選択されたゲートラインにマルチスキャン信号を出力することができる。これについては以下で説明する。
【0049】
図８は本発明の第１実施例によってシフトレジスター部に含まれた第Ｎステージの一部を示す回路図であり、図９は、本願の実施形態による図８に示すシフトレジスター部のマルチスキャン信号出力の際のノード状態図であり、図１０は、本願の実施形態によるシフトレジスター部に含まれた２個のステージでマルチスキャン信号出力が実行されることを示す図であり、図１１は、本願の実施形態による図１０に示す２個のステージのマルチスキャン信号出力に関連した駆動方式を説明するための波形図である。
【0050】
図８に示すように、第１実施例による第ＮステージＳＣＧ［ｎ］はシフトレジスター部に含まれたスキャン信号出力回路である。第ＮステージＳＣＧ［ｎ］は、駆動回路部ＳＣＰ、ノード制御部ＮＣＰ、及び出力回路部ＳＯＰを含むことができる。
【0051】
駆動回路部ＳＣＰは、スタート信号ラインＶＳＴを介して入力されたスタート信号、リセット信号ラインＲＳＴを介して入力されたリセット信号、及び選択信号ラインＬＳＰを介して入力された選択信号などに応じて動作を開始することができる。駆動回路部ＳＣＰは、第１高電圧ラインＧＶＤＤを介して入力された第１高電圧、ゲートローラインＶＧＬ（または第３低電圧ラインＧＶＳＳ２）を介して入力されたゲートロー電圧、及び第３低電圧ラインＧＶＳＳ２を介して入力された第３低電圧に基づいて駆動し、ノード制御部ＮＣＰを制御することができる。
【0052】
一実施形態では、駆動回路部ＳＣＰは、第１トランジスタＴａ、第２トランジスタＴｂ、第３トランジスタＴｃ、第４トランジスタＴ１ｂ、第５トランジスタＴ１ｃ、第６トランジスタＴ３ｎｂ、第７トランジスタＴ３ｎｃ、第８トランジスタＴ３ｍｄ、及びホールディングキャパシタＣｍを含むことができる。
【0053】
第１トランジスタＴａは、第Ｎ－ｉ番目キャリー信号出力端Ｃ［ｎ－ｉ］（ここで、ｉは１以上の整数）にゲート電極が連結され、選択信号ラインＬＳＰに第１電極が連結できる。第１トランジスタＴａは第Ｎ－ｉ番目キャリー信号出力端Ｃ［ｎ－ｉ］を介して出力された第Ｎ－ｉ番目キャリー信号に応じてターンオンされ、選択信号ラインＬＳＰを介して入力された選択信号を第１トランジスタＴａの第２電極に伝達することができる。
【0054】
第２トランジスタＴｂは、第Ｎ－ｉ番目キャリー信号出力端Ｃ［ｎ－ｉ］にゲート電極が連結され、第１トランジスタＴａの第２電極に第１電極が連結され、ＭノードＭｎに第２電極が連結されることができる。第２トランジスタＴｂは第Ｎ－ｉ番目キャリー信号出力端Ｃ［ｎ－ｉ］を介して出力された第Ｎ－ｉ番目キャリー信号に応じてターンオンされ、第１トランジスタＴａの第２電極を介して出力された選択信号をＭノードＭｎに伝達することができる。
【0055】
第３トランジスタＴｃは、ＭノードＭｎにゲート電極が連結され、第１高電圧ラインＧＶＤＤに第１電極が連結され、第１トランジスタＴａの第２電極及び第２トランジスタＴｂの第１電極に第２電極が連結されることができる。第３トランジスタＴｃはＭノードＭｎの電位に応じてターンオンされ、第１高電圧ラインＧＶＤＤを介して入力された第１高電圧を第２トランジスタＴｂの第１電極に伝達することができる。
【0056】
第４トランジスタＴ１ｂは、ＭノードＭｎにゲート電極が連結され、第１高電圧ラインＧＶＤＤに第１電極が連結され、第５トランジスタＴ１ｃの第１電極に第２電極が連結されることができる。第４トランジスタＴ１ｂはＭノードＭｎの電位に応じてターンオンされ、第１高電圧ラインＧＶＤＤを介して入力された第１高電圧を第５トランジスタＴ１ｃの第１電極に伝達することができる。
【0057】
第５トランジスタＴ１ｃは、リセット信号ラインＲＳＴにゲート電極が連結され、第４トランジスタＴ１ｂの第２電極に第１電極が連結され、ＱノードＱに第２電極が連結されることができる。第５トランジスタＴ１ｃはリセット信号ラインＲＳＴを介して入力されたリセット信号に応じてターンオンされ、第４トランジスタＴ１ｂの第２電極を介して入力された第１高電圧をＱノードＱに伝達することができる。すなわち、第５トランジスタＴ１ｃがターンオンされると、ＱノードＱは充電状態になることができる。
【0058】
第６トランジスタＴ３ｎｂは、スタート信号ラインＶＳＴにゲート電極が連結され、ＱノードＱに第１電極が連結され、第７トランジスタＴ３ｎｃの第１電極に第２電極が連結されることができる。第６トランジスタＴ３ｎｂはスタート信号ラインＶＳＴを介して入力されたスタート信号に応じてターンオンされ、第７トランジスタＴ３ｎｃの第１電極を介して入力された第３低電圧をＱノードＱに伝達することができる。
【0059】
第７トランジスタＴ３ｎｃは、スタート信号ラインＶＳＴにゲート電極が連結され、第６トランジスタＴ３ｎｂの第２電極に第１電極が連結され、第３低電圧ラインＧＶＳＳ２に第２電極が連結されることができる。第７トランジスタＴ３ｎｃはスタート信号ラインＶＳＴを介して入力されたスタート信号に応じてターンオンされ、第３低電圧ラインＧＶＳＳ２を介して入力された第３低電圧を第６トランジスタＴ３ｎｂの第２電極に伝達することができる。すなわち、第６トランジスタＴ３ｎ及び第７トランジスタＴ３ｎｃが同時にターンオンされると、ＱノードＱは放電状態になることができる。
【0060】
第８トランジスタＴ３ｍｄは、スタート信号ラインＶＳＴにゲート電極が連結され、ＭノードＭｎに第１電極が連結され、ゲートローラインＶＧＬ（または第３低電圧ラインＧＶＳＳ２）に第２電極が連結されることができる。第８トランジスタＴ３ｍｄはスタート信号ラインＶＳＴを介して入力されたスタート信号に応じてターンオンされ、第３低電圧ラインＧＶＳＳ２を介して入力された第３低電圧をＭノードＭｎに伝達することができる。すなわち、第８トランジスタＴ３ｍｄがターンオンされると、ＭノードＭｎは放電状態（リセットのための放電）になることができる。
【0061】
ホールディングキャパシタＣｍは、第１高電圧ラインＧＶＤＤに第１電極が連結され、第４トランジスタＴ１ｂのゲート電極及び第３トランジスタＴｃのゲート電極に第２電極が連結されることができる。ホールディングキャパシタＣｍは、ＭノードＭｎに印加された選択信号を電圧形態として保存することができる。ホールディングキャパシタＣｍは、タッチセンシング期間の間に第４トランジスタＴ１ｂをターンオンさせることができる電圧を提供することができる。
【0062】
ノード制御部ＮＣＰは駆動回路部ＳＣＰによって制御されてＱノードＱ、ＱｈノードＱｈ、及びＱｂノードＱｂを制御することができる。ノード制御部ＮＣＰは、駆動回路部ＳＣＰから伝達された電位（電圧）に応じてＱノードＱ、ＱｈノードＱｈ、及びＱｂノードＱｂのうちの少なくとも一つを充電または放電させることができる。一方、ＱノードＱとＱｂノードＱｂとは互いに相反する動作状態、例えばいずれか一方のノードが充電状態になると、他方のノードは放電状態になることができる。
【0063】
ノード制御部ＮＣＰは、第１高電圧ラインＧＶＤＤを介して入力された第１高電圧、第２高電圧ラインＧＶＤＤ１を介して入力された第２高電圧、第２低電圧ラインＧＶＳＳ１を介して入力された第２低電圧、第３低電圧ラインＧＶＳＳ２を介して入力された第３低電圧に基づいて駆動し、ＱノードＱ、ＱｈノードＱｈ、及びＱｂノードＱｂを制御することができる。ノード制御部ＮＣＰは多様な回路を基にして具現できるので、これをボックス状として示した。
【0064】
出力回路部ＳＯＰはノード制御部ＮＣＰに含まれたＱノードＱ及びＱｂノードＱｂの充電または放電状態に対応して動作し、キャリー信号出力端Ｃ［ｎ］及びスキャン信号出力端ＳＣＯ［ｎ］を介してキャリー信号及びスキャン信号をそれぞれ出力することができる。出力回路部ＳＯＰは、ＱノードＱの充電の際、キャリークロック信号ラインＣＲＣＬＫ［ｎ］を介して入力されたキャリークロック信号をオン電圧のキャリー信号として出力し、スキャンクロック信号ラインＳＣＣＬＫ［ｎ］を介して入力されたスキャンクロック信号をオン電圧のスキャン信号として出力することができる。出力回路部ＳＯＰは、ＱｂノードＱｂの充電の際、第３低電圧ラインＧＶＳＳ２を介して入力された第３低電圧をオフ電圧のキャリー信号として出力し、第１低電圧ラインＧＶＳＳ０を介して入力された第１低電圧をオフ電圧のスキャン信号として出力することができる。
【0065】
出力回路部ＳＯＰは、第１－１キャリー出力トランジスタＴ６ｃ、第１－２キャリー出力トランジスタＴ７ｃ、第１キャリー出力キャパシタＣＣ、第１－１スキャン出力トランジスタＴ６１、第１－２スキャン出力トランジスタＴ７１、及び第１スキャン出力キャパシタＣ１を含むことができる。
【0066】
第１キャリー出力キャパシタＣＣはブートストラッピングキャパシタであり、ＱノードＱ及び第１－１キャリー出力トランジスタＴ６ｃのゲート電極に第１電極が連結され、キャリー信号出力端Ｃ［ｎ］に第２電極が連結されることができる。第１キャリー出力キャパシタＣＣは、オン電圧のキャリー信号出力の際、出力レベルを高める役割を果たすことができる。
【0067】
第１－１キャリー出力トランジスタＴ６ｃはプルアップトランジスタであり、ＱノードＱにゲート電極が連結され、キャリークロック信号ラインＣＲＣＬＫ［ｎ］に第１電極が連結され、キャリー信号出力端Ｃ［ｎ］に第２電極が連結されることができる。第１－１キャリー出力トランジスタＴ６ｃはＱノードＱの電位に応じてターンオンされ、キャリークロック信号をオン電圧のキャリー信号として出力することができる。
【0068】
第１－２キャリー出力トランジスタＴ７ｃはプルダウントランジスタであり、ＱｂノードＱｂにゲート電極が連結され、キャリー信号出力端Ｃ［ｎ］に第１電極が連結され、第３低電圧ラインＧＶＳＳ２に第２電極が連結されることができる。第１－２キャリー出力トランジスタＴ７ｃはＱｂノードＱｂの電位に応じてターンオンされ、第３低電圧をオフ電圧のキャリー信号として出力することができる。
【0069】
第１スキャン出力キャパシタＣ１はブートストラッピングキャパシタであり、ＱノードＱ及び第１－１スキャン出力トランジスタＴ６１のゲート電極に第１電極が連結され、スキャン信号出力端ＳＣＯ［ｎ］に第２電極が連結されることができる。第１スキャン出力キャパシタＣ１は、オン電圧のスキャン信号出力の際、出力レベルを高める役割を果たすことができる。
【0070】
第１－１スキャン出力トランジスタＴ６１はプルアップトランジスタであり、ＱノードＱにゲート電極が連結され、スキャンクロック信号ラインＳＣＣＬＫ［ｎ］に第１電極が連結され、スキャン信号出力端ＳＣＯ［ｎ］に第２電極が連結されることができる。第１－１スキャン出力トランジスタＴ６１はＱノードＱの電位に応じてターンオンされ、スキャンクロック信号をオン電圧のスキャン信号として出力することができる。
【0071】
第１－２スキャン出力トランジスタＴ７１はプルダウントランジスタであり、ＱｂノードＱｂにゲート電極が連結され、スキャン信号出力端ＳＣＯ［ｎ］に第１電極が連結され、第１低電圧ラインＧＶＳＳ０に第２電極が連結されることができる。第１－２スキャン出力トランジスタＴ７１はＱｂノードＱｂの電位に応じてターンオンされ、第１低電圧をオフ電圧のスキャン信号として出力することができる。
【0072】
一方、前述した第１高電圧と第２高電圧とは同じ電圧レベルを有するかまたは少しのレベル差があり得る。また、前述した第１低電圧、第２低電圧、及び第３低電圧は同じ電圧レベルを有するかまたは少しのレベル差があり得る。それにもかかわらず、電圧ラインを区分する理由は、目的及び効果によって電圧レベルを同一にするかまたは異にすることができるからである。
【0073】
図９に示すように、第１実施例による第ＮステージＳＣＧ［ｎ］は、図４のタッチセンシング期間ＴＳＰの間にＭノードＭｎ及びＱノードＱが充電されると、マルチスキャン信号を出力することができる。マルチスキャン信号は、一実施形態によれば、単一のステージではない複数のステージからスキャン信号が同時に出力されるスキャン信号である。
【0074】
図１０に示すように、第１実施例によれば、第ＮステージＳＣＧ［ｎ］と第Ｎ＋１ステージＳＣＧ［ｎ＋１］とは同じ回路に基づいて構成できるが、信号ラインの接続関係で次のような違いがあり得る。
【0075】
第ＮステージＳＣＧ［ｎ］は、前端である第Ｎ－１ステージのキャリー信号出力端Ｃ［ｎ－１］に第１トランジスタＴａ及び第２トランジスタＴｂのゲート電極が連結できる。第ＮステージＳＣＧ［ｎ］は、第Ｎキャリークロック信号ラインＣＲＣＬＫ［ｎ］に第１－１キャリー出力トランジスタＴ６ｃの第１電極が連結され、第Ｎスキャンクロック信号ラインＳＣＣＬＫ［ｎ］に第１－１スキャン出力トランジスタＴ６１の第１電極が連結されることができる。
【0076】
第Ｎ＋１ステージＳＣＧ［ｎ＋１］は、前端である第Ｎステージのキャリー信号出力端Ｃ［ｎ］に第１トランジスタＴａ及び第２トランジスタＴｂのゲート電極が連結できる。第Ｎ＋１ステージＳＣＧ［ｎ＋１］は、第Ｎ＋１キャリークロック信号ラインＣＲＣＬＫ［ｎ＋１］に第１－１キャリー出力トランジスタＴ６ｃの第１電極が連結され、第Ｎ＋１スキャンクロック信号ラインＳＣＣＬＫ［ｎ＋１］に第１－１スキャン出力トランジスタＴ６１の第１電極が連結されることができる。
【0077】
図１０及び図１１に示すように、第１実施例によれば、第ＮステージＳＣＧ［ｎ］及び第Ｎ＋１ステージＳＣＧ［ｎ＋１］は初期駆動期間ＩＤＲＶの間に印加されたオン電圧Ｈのリセット信号Ｒｓｔに応じてリセットできる。次いで、第ＮステージＳＣＧ［ｎ］及び第Ｎ＋１ステージＳＣＧ［ｎ＋１］は初期駆動期間ＩＤＲＶの間に印加されたオン電圧Ｈのスタート信号Ｖｓｔ及び選択信号Ｌｓｐに応じて駆動を開始することができる。
【0078】
次いで、第ＮステージＳＣＧ［ｎ］及び第Ｎ＋１ステージＳＣＧ［ｎ＋１］はディスプレイ期間ＤＳＰの間に印加されたオン電圧Ｈの選択信号Ｌｓｐ、キャリークロック信号Ｃｃｌｋ１～Ｃｃｌｋ３、及びスキャンクロック信号Ｓｃｃｌｋ１～Ｓｃｃｌｋ８に応じてキャリー信号及びスキャン信号を出力することができる。
【0079】
次いで、第ＮステージＳＣＧ［ｎ］及び第Ｎ＋１ステージＳＣＧ［ｎ＋１］はタッチセンシング期間ＴＳＰの間にリセット信号Ｒｓｔに応じてリセットでき、ディスプレイ期間ＤＳＰの間に印加された選択信号Ｌｓｐに応じてＭノードＭｎ及びＱノードＱが充電されることによって多数のステージが駆動することにより、マルチスキャン信号ＭＳＣＯを出力することができる。ここで、駆動可能なステージの総個数は選択信号Ｌｓｐが表示期間ＤＳＰ中に出力される総個数に対応することができる。例えば、図１１のように、表示期間ＤＳＰ中に２個の選択信号Ｌｓｐが印加された場合、マルチスキャン信号ＭＳＣＯを集合的に形成するスキャン信号を同時に出力することができるように、駆動が可能なステージの個数は２個であり得る。
【0080】
その結果、表示パネルに形成されたタッチセンサーは、第ＮステージＳＣＧ［ｎ］及び第Ｎ＋１ステージＳＣＧ［ｎ＋１］から出力されたマルチスキャン信号ＭＳＣＯに応じて多数の位置でタッチ有無をセンシングするためのタッチセンシング動作を実行することができる。例えば、集合的にマルチスキャン信号ＭＳＣＯを形成する第ＮステージＳＣＧ［ｎ］及び第（Ｎ＋１）ステージＳＣＧ［ｎ＋１］によって出力されるスキャン信号に応答して、タッチセンシング期間ＴＳＰ中に第１位置及び第２位置がタッチとしてセンシングされ得る。
【0081】
図１２は本発明の第２実施例によってシフトレジスター部に含まれた第Ｎステージの一部を示す回路図であり、図１３は、本開示の第２の実施形態による図１２に示すノード制御部の回路構成を示す例示図であり、図１４は、本開示の第２の実施形態による図１２に示すシフトレジスター部のマルチスキャン信号出力の際のノード状態図であり、図１５は、本開示の第２の実施形態によるシフトレジスター部に含まれた２個のステージでマルチスキャン信号出力が実行されることを示す図であり、図１６は、本開示の第２の実施形態による図１５に示す２個のステージのマルチスキャン信号出力に関連した駆動方式を説明するための波形図である。
【0082】
図１２に示すように、第２実施例による第ＮステージＳＣＧ［ｎ］はシフトレジスター部に含まれたスキャン信号出力回路である。第ＮステージＳＣＧ［ｎ］は、駆動回路部ＳＣＰ、ノード制御部ＮＣＰ、及び出力回路部ＳＯＰを含むことができる。第２実施例による第ＮステージＳＣＧ［ｎ］は、第１実施例と比較して、ノード制御部ＮＣＰ及び出力回路部ＳＯＰの構成に違いがある。これを説明すると次のようである。
【0083】
第２実施例による第ＮステージＳＣＧ［ｎ］の出力回路部ＳＯＰは、合計４個のスキャン信号を出力するために、第１－１スキャン出力トランジスタＴ６１、第１－２スキャン出力トランジスタＴ７１、第１スキャン出力キャパシタＣ１、第２－１スキャン出力トランジスタＴ６２、第２－２スキャン出力トランジスタＴ７２、第２スキャン出力キャパシタＣ２、第３－１スキャン出力トランジスタＴ６３、第３－２スキャン出力トランジスタＴ７３、第３スキャン出力キャパシタＣ３、第４－１スキャン出力トランジスタＴ６４、第４－２スキャン出力トランジスタＴ７４、及び第４スキャン出力キャパシタＣ４をさらに含むことができる。
【0084】
第１－１スキャン出力トランジスタＴ６１、第１－２スキャン出力トランジスタＴ７１、及び第１スキャン出力キャパシタＣ１は、第Ｎスキャン信号出力端ＳＣＯ［ｎ］を介して第Ｎスキャン信号（第１スキャン信号）を出力することができる。第２－１スキャン出力トランジスタＴ６２、第２－２スキャン出力トランジスタＴ７２、及び第２スキャン出力キャパシタＣ２は、第Ｎ＋１スキャン信号出力端ＳＣＯ［ｎ＋１］を介して第Ｎ＋１スキャン信号（第２スキャン信号）を出力することができる。第３－１スキャン出力トランジスタＴ６３、第３－２スキャン出力トランジスタＴ７３、及び第３スキャン出力キャパシタＣ３は、第Ｎ＋２スキャン信号出力端ＳＣＯ［ｎ＋２］を介して第Ｎ＋２スキャン信号（第３スキャン信号）を出力することができる。第４－１スキャン出力トランジスタＴ６４、第４－２スキャン出力トランジスタＴ７４、及び第４スキャン出力キャパシタＣ４は、第Ｎ＋３スキャン信号出力端ＳＣＯ［ｎ＋３］を介して第Ｎ＋３スキャン信号（第４スキャン信号）を出力することができる。
【0085】
図１３に示すように、第２実施例による第ＮステージＳＣＧ［ｎ］のノード制御部ＮＣＰは、第１ノード制御トランジスタＴ１、第２ノード制御トランジスタＴ１ａ、第３ノード制御トランジスタＴ３ｑ、第４ノード制御トランジスタＴ３ｑ’、第５ノード制御トランジスタＴ３ｎ、第６ノード制御トランジスタＴ３ｎａ、第７ノード制御トランジスタＴ３、第８ノード制御トランジスタＴ３ａ、第９ノード制御トランジスタＴ４、第１０ノード制御トランジスタＴ４１、第１１ノード制御トランジスタＴ４１’、第１２ノード制御トランジスタＴ４ｑ、第１３ノード制御トランジスタＴ５ｑ、第１４ノード制御トランジスタＴ５、第１５ノード制御トランジスタＴ５ｓ、第１６ノード制御トランジスタＴ５ｎ、第１７ノード制御トランジスタＴ５ｈ、第１８ノード制御トランジスタＴ５ａ、及び第１９ノード制御トランジスタＴ５ｂを含むことができる。
【0086】
第１ノード制御トランジスタＴ１及び第２ノード制御トランジスタＴ１ａは第Ｎ－ｉ番目キャリー信号出力端Ｃ［ｎ－ｉ］（ここで、ｉは１以上の整数）を介して出力された第Ｎ－ｉ番目キャリー信号に応じてターンオンされ、フォーワード端子ＦＷを介して入力されたフォーワード信号に応じてＱノードＱを制御することができる。
【0087】
第３ノード制御トランジスタＴ３ｑ及び第４ノード制御トランジスタＴ３ｑ’はＱノードＱの電位に応じてターンオンされ、第１高電圧ラインＧＶＤＤを介して入力された第１高電圧に基づいてＱｈノードＱｈを制御することができる。
【0088】
第５ノード制御トランジスタＴ３ｎ及び第６ノード制御トランジスタＴ３ｎａは第Ｎ＋ｉ番目キャリー信号出力端Ｃ［ｎ＋ｉ］（ここで、ｉは１以上の整数）を介して出力された第Ｎ＋ｉ番目キャリー信号に応じてターンオンされ、バックワード端子ＢＷを介して入力されたバックワード信号に応じてＱノードＱ及びＱｈノードＱｈを制御することができる。
【0089】
第７ノード制御トランジスタＴ３及び第８ノード制御トランジスタＴ３ａはＱｂノードＱｂの電位に応じてターンオンされ、第３低電圧ラインＧＶＳＳ２を介して入力された第３低電圧に基づいてＱノードＱ及びＱｈノードＱｈを制御することができる。
【0090】
第９ノード制御トランジスタＴ４、第１０ノード制御トランジスタＴ４１、第１１ノード制御トランジスタＴ４１’、及び第１２ノード制御トランジスタＴ４ｑはＱノードＱの電位に応じてターンオンされ、第２高電圧ラインＧＶＤＤ１を介して入力された第２高電圧に基づいて第１３ノード制御トランジスタＴ５ｑを制御することができる。第１３ノード制御トランジスタＴ５ｑがターンオンされると、ＱｂノードＱｂは第３低電圧ラインＧＶＳＳ２）を介して入力された第３低電圧に基づいて放電することができる。
【0091】
第１４ノード制御トランジスタＴ５は第１５ノード制御トランジスタＴ５ｓから伝達されたフォーワード信号または第１６ノード制御トランジスタＴ５ｎから伝達されたバックワード信号に応じてターンオンされ、第３低電圧ラインＧＶＳＳ２を介して入力された第３低電圧に基づいてＱｂノードＱｂを放電することができる。
【0092】
第１５ノード制御トランジスタＴ５ｓは第Ｎ－ｉ番目キャリー信号出力端Ｃ［ｎ－ｉ］（ここで、ｉは１以上の整数）から伝達された第Ｎ－ｉ番目キャリー信号に応じてターンオンされ、フォーワード端子ＦＷを介して入力されたフォーワード信号を第１４ノード制御トランジスタＴ５のゲート電極及び第１７ノード制御トランジスタＴ５ｈの第１電極に伝達することができる。
【0093】
第１６ノード制御トランジスタＴ５ｎは第Ｎ＋ｉ番目キャリー信号出力端（Ｃ［ｎ＋ｉ］）（ここで、ｉは１以上の整数）から伝達された第Ｎ＋ｉ番目キャリー信号に応じてターンオンされ、バックワード端子ＢＷを介して入力されたバックワード信号を第１４ノード制御トランジスタＴ５のゲート電極及び第１７ノード制御トランジスタＴ５ｈの第１電極に伝達することができる。
【0094】
第１７ノード制御トランジスタＴ５ｈはＱｂノードＱｂの電位に応じてターンオンされ、第３低電圧ラインＧＶＳＳ２を介して入力された第３低電圧に基づいてＱｂノードＱｂを放電することができる。
【0095】
第１８ノード制御トランジスタＴ５ａはリセット信号ラインＲＳＴを介して入力されたリセット信号に応じてターンオンされ、第１９ノード制御トランジスタＴ５ｂから伝達された第３低電圧に基づいてＱｂノードＱｂを放電することができる。
【0096】
第１９ノード制御トランジスタＴ５ｂはＭノードＭｎの電位に応じてターンオンされ、第３低電圧ラインＧＶＳＳ２を介して入力された第３低電圧を第１８ノード制御トランジスタＴ５ａの第２電極に伝達することができる。
【0097】
図１４に示すように、第２実施例による第ＮステージＳＣＧ［ｎ］は、図４のタッチセンシング期間ＴＳＰの間にＭノードＭｎ及びＱノードＱが充電されると、マルチスキャン信号を出力することができる。マルチスキャン信号は単一のステージではない多数のステージからスキャン信号が出力される場合を意味することができる。
【0098】
図１５に示すように、第２実施例によれば、第ＮステージＳＣＧ［ｎ］と第Ｎ＋１ステージＳＣＧ［ｎ＋１］とは同じ回路を基にして構成できるが、信号ラインの接続関係で次のような違いがあり得る。
【0099】
第ＮステージＳＣＧ［ｎ］は、前端である第Ｎ－１ステージのキャリー信号出力端Ｃ［ｎ－１］に第１トランジスタＴａ及び第２トランジスタＴｂのゲート電極が連結できる。第ＮステージＳＣＧ［ｎ］は、第Ｎキャリークロック信号ラインＣＲＣＬＫ［ｎ］に第１－１キャリー出力トランジスタＴ６ｃの第１電極が連結できる。第ＮステージＳＣＧ［ｎ］は、第Ｎスキャンクロック信号ラインＳＣＣＬＫ［ｎ］に第１－１スキャン出力トランジスタＴ６１の第１電極が連結され、第Ｎ＋１スキャンクロック信号ラインＳＣＣＬＫ［ｎ＋１］に第２－１スキャン出力トランジスタＴ６２の第１電極が連結され、第Ｎ＋２スキャンクロック信号ラインＳＣＣＬＫ［ｎ＋２］に第３－１スキャン出力トランジスタＴ６３の第１電極が連結され、第Ｎ＋３スキャンクロック信号ラインＳＣＣＬＫ［ｎ＋３］に第４－１スキャン出力トランジスタＴ６４の第１電極が連結されることができる。
【0100】
第Ｎ＋１ステージＳＣＧ［ｎ＋１］は、前端である第Ｎステージのキャリー信号出力端Ｃ［ｎ］に第１トランジスタＴａ及び第２トランジスタＴｂのゲート電極が連結できる。第Ｎ＋１ステージＳＣＧ［ｎ＋１］は、第Ｎ＋１キャリークロック信号ラインＣＲＣＬＫ［ｎ＋１］に第１－１キャリー出力トランジスタＴ６ｃの第１電極が連結できる。第Ｎ＋１ステージＳＣＧ［ｎ＋１］は、第Ｎ＋４スキャンクロック信号ラインＳＣＣＬＫ［ｎ＋４］に第１－１スキャン出力トランジスタＴ６１の第１電極が連結され、第Ｎ＋５スキャンクロック信号ラインＳＣＣＬＫ［ｎ＋５］に第２－１スキャン出力トランジスタＴ６２の第１電極が連結され、第Ｎ＋６スキャンクロック信号ラインＳＣＣＬＫ［ｎ＋６］に第３－１スキャン出力トランジスタＴ６３の第１電極が連結され、第Ｎ＋７スキャンクロック信号ラインＳＣＣＬＫ［ｎ＋７］に第４－１スキャン出力トランジスタＴ６４の第１電極が連結されることができる。
【0101】
図１５及び図１６に示すように、第２実施例によれば、第ＮステージＳＣＧ［ｎ］及び第Ｎ＋１ステージＳＣＧ［ｎ＋１］は初期駆動期間ＩＤＲＶの間に印加されたオン電圧Ｈのリセット信号Ｒｓｔに応じてリセットできる。次いで、第ＮステージＳＣＧ［ｎ］及び第Ｎ＋１ステージＳＣＧ［ｎ＋１］は初期駆動期間ＩＤＲＶの間に印加されたオン電圧Ｈのスタート信号Ｖｓｔ及び選択信号Ｌｓｐに応じて駆動を開始することができる。
【0102】
次いで、第ＮステージＳＣＧ［ｎ］及び第Ｎ＋１ステージＳＣＧ［ｎ＋１］はディスプレイ期間ＤＳＰの間に印加されたオン電圧Ｈの選択信号Ｌｓｐ、キャリークロック信号Ｃｃｌｋ１～Ｃｃｌｋ３、及びスキャンクロック信号Ｓｃｃｌｋ１～Ｓｃｃｌｋ８に応じてキャリー信号及びスキャン信号を出力することができる。
【0103】
次いで、第ＮステージＳＣＧ［ｎ］及び第Ｎ＋１ステージＳＣＧ［ｎ＋１］はタッチセンシング期間ＴＳＰの間にリセット信号Ｒｓｔに応じてリセットでき、ディスプレイ期間ＤＳＰの間に印加された選択信号Ｌｓｐに応じてＭノードＭｎ及びＱノードＱが充電されることによって多数のステージが駆動することにより、マルチスキャン信号ＭＳＣＯを出力することができる。ここで、駆動可能なステージの総個数は表示期間ＤＳＰ中に出力される選択信号Ｌｓｐの総個数に対応することができる。例えば、図１６のように、表示期間ＤＳＰ中に４個の選択信号Ｌｓｐが印加された場合、マルチスキャン信号ＭＳＣＯを集合的に形成するスキャン信号を同時に出力することができるように駆動可能なステージの個数は４個であり得る。
【0104】
その結果、表示パネルに形成されたタッチセンサーは第ＮステージＳＣＧ［ｎ］及び第Ｎ＋１ステージＳＣＧ［ｎ＋１］から出力されたマルチスキャン信号ＭＳＣＯに応じて多数の位置でタッチ有無をセンシングするためのタッチセンシング動作を実行することができる。
【0105】
以上で説明したように、本実施例は、多数のステージを選択的に駆動し、これから出力されたマルチスキャン信号に応じて多数の位置でタッチセンシング動作が実行されるようにすることで、タッチセンシングに必要な時間を減らすことができる効果がある。また、本実施例は、選択信号に基づいて多数のステージを選択的に駆動することができるゲート駆動回路及びこれによって映像表示、タッチセンシング及び実時間センシングができるようにする表示装置を提供することができる効果がある。
【符号の説明】
【0106】
１５０ 表示パネル
１４０ データ駆動部
ＤＳＰ ディスプレイ期間
ＴＳＰ タッチセンシング期間
ＳＣＧ［ｎ］ 第Ｎステージ
ＳＣＰ 駆動回路部
ＮＣＰ ノード制御部
ＳＯＰ 出力回路部
ＬＳＰ 選択信号ライン
ＶＳＴ スタート信号ライン
ＭＳＣＯ マルチスキャン信号
１４０ データ駆動部
ＤＳＰ ディスプレイ期間
ＴＳＰ タッチセンシング期間
ＳＣＧ［ｎ］ 第Ｎステージ
ＳＣＰ 駆動回路部
ＮＣＰ ノード制御部
ＳＯＰ 出力回路部
ＬＳＰ 選択信号ライン
ＶＳＴ スタート信号ライン
ＭＳＣＯ マルチスキャン信号
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】