▶ ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングの特許一覧
特開2024-108153少なくとも２つの電界効果トランジスタを有する処理装置を使って入力量を処理するための方法、この方法を実行するための装置、計算機構、および使用
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024108153
(43)【公開日】2024-08-09
(54)【発明の名称】少なくとも２つの電界効果トランジスタを有する処理装置を使って入力量を処理するための方法、この方法を実行するための装置、計算機構、および使用
(51)【国際特許分類】
H03K 19/185 20060101AFI20240802BHJP
G06F 7/523 20060101ALI20240802BHJP
【ＦＩ】
H03K19/185
G06F7/523
【審査請求】未請求
【請求項の数】26
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2024010740
(22)【出願日】2024-01-29
(31)【優先権主張番号】10 2023 200 723.1
(32)【優先日】2023-01-30
(33)【優先権主張国・地域又は機関】DE
(71)【出願人】
【識別番号】591245473
【氏名又は名称】ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング
【氏名又は名称原語表記】ＲＯＢＥＲＴ ＢＯＳＣＨ ＧＭＢＨ
(74)【代理人】
【識別番号】100118902
【弁理士】
【氏名又は名称】山本 修
(74)【代理人】
【識別番号】100196508
【弁理士】
【氏名又は名称】松尾 淳一
(72)【発明者】
【氏名】タハ・ソリマン
(72)【発明者】
【氏名】トビアス・キルヒナー
(57)【要約】
【課題】少なくとも２つの電界効果トランジスタを有する処理装置を使って入力量を処理するための方法、この方法を実行するための装置、計算機構、および使用を提供すること。
【解決手段】少なくとも２つの電界効果トランジスタ、例えば強誘電体電界効果トランジスタを有する処理装置を使って入力量を処理するための方法であって、この少なくとも２つの電界効果トランジスタの負荷区間がそれぞれ第１の回路節点と接続されており、この方法が、第１の電界効果トランジスタと関連付けられた第１の入力量の特徴をなしている第１の制御信号を、第１の電界効果トランジスタのゲート電極に印加するステップ、第２の電界効果トランジスタと関連付けられた第１の入力量の特徴をなしている第２の制御信号を、第２の電界効果トランジスタのゲート電極に印加するステップを有し、この第１の制御信号および／または第２の制御信号の少なくとも１つが、少なくとも一時的に、一定でない振幅を有する、方法。
【選択図】図１
【解決手段】少なくとも２つの電界効果トランジスタ、例えば強誘電体電界効果トランジスタを有する処理装置を使って入力量を処理するための方法であって、この少なくとも２つの電界効果トランジスタの負荷区間がそれぞれ第１の回路節点と接続されており、この方法が、第１の電界効果トランジスタと関連付けられた第１の入力量の特徴をなしている第１の制御信号を、第１の電界効果トランジスタのゲート電極に印加するステップ、第２の電界効果トランジスタと関連付けられた第１の入力量の特徴をなしている第２の制御信号を、第２の電界効果トランジスタのゲート電極に印加するステップを有し、この第１の制御信号および／または第２の制御信号の少なくとも１つが、少なくとも一時的に、一定でない振幅を有する、方法。
【選択図】図１
【特許請求の範囲】
【請求項1】
少なくとも２つの電界効果トランジスタ（１１０－１、１１０－２、．．．）、例えば強誘電体電界効果トランジスタを有する処理装置（１００；１００ａ）を使って入力量を処理するための方法であって、前記少なくとも２つの電界効果トランジスタ（１１０－１、１１０－２、．．．）の負荷区間（１１０－１－ＬＳ、１１０－２－ＬＳ）がそれぞれ第１の回路節点（Ｎ－１）と接続されており、前記方法が、前記第１の電界効果トランジスタ（１１０－１）と関連付けられた第１の入力量（１１０－１－Ｅ１）の特徴をなしている第１の制御信号（ＡＳ－１）を、前記第１の電界効果トランジスタ（１１０－１）のゲート電極（１１０－１ａ）に印加（２００）するステップ、前記第２の電界効果トランジスタ（１１０－２）と関連付けられた第１の入力量（１１０－２－Ｅ１）の特徴をなしている第２の制御信号（ＡＳ－２）を、前記第２の電界効果トランジスタ（１１０－２）のゲート電極（１１０－２ａ）に印加（２０２）するステップを有し、前記第１の制御信号（ＡＳ－１）および／または前記第２の制御信号（ＡＳ－２）の少なくとも１つが、少なくとも一時的に、一定でない振幅を有する、方法。
【請求項2】
前記第１の回路節点（Ｎ－１）と関連付けられた合計電流（Ｉ－Ｎ１）の経時的推移の特徴をなしている第１の量（Ｇ１）に基づいて出力量（Ａ－１）を確定（２０４）するステップを有し、前記出力量（Ａ－１）が、例えば少なくとも、前記第１の制御信号（ＡＳ－１）および前記第２の制御信号（ＡＳ－２）に基づいて生成可能なおよび／または生成された合計の特徴をなしている、請求項１に記載の方法。
【請求項3】
前記確定（２０４）が、
ａ）例えば電流ベースのアナログ／デジタル変換器（１０ａ）を使った、前記合計電流（Ｉ－Ｎ１）の例えば第１のデジタル量（ＤＧ１）への変換（２０４ａ）、
ｂ）例えば前記合計電流（Ｉ－Ｎ１）でコンデンサ（１２）を充電することによる、前記合計電流（Ｉ－Ｎ１）の、第１の電圧（Ｕ－１）への変換（２０４ｂ）、および例えば電圧ベースのアナログ／デジタル変換器（１０ｂ）を使った、前記第１の電圧（Ｕ－１）の例えば第２のデジタル量（ＤＧ２）への変換（２０４ｃ）、
の少なくとも１つを有する、請求項２に記載の方法。
ａ）例えば電流ベースのアナログ／デジタル変換器（１０ａ）を使った、前記合計電流（Ｉ－Ｎ１）の例えば第１のデジタル量（ＤＧ１）への変換（２０４ａ）、
ｂ）例えば前記合計電流（Ｉ－Ｎ１）でコンデンサ（１２）を充電することによる、前記合計電流（Ｉ－Ｎ１）の、第１の電圧（Ｕ－１）への変換（２０４ｂ）、および例えば電圧ベースのアナログ／デジタル変換器（１０ｂ）を使った、前記第１の電圧（Ｕ－１）の例えば第２のデジタル量（ＤＧ２）への変換（２０４ｃ）、
の少なくとも１つを有する、請求項２に記載の方法。
【請求項4】
ａ）前記第１の電界効果トランジスタ（１１０－１）と関連付けられた第２の入力量（１１０－１－Ｅ２）の特徴をなしている第１の閾値電圧（Ｖｔｈ－１）をもつ前記第１の電界効果トランジスタ（１１０－１）の提供（２１０）、
ｂ）前記第２の電界効果トランジスタ（１１０－２）と関連付けられた第２の入力量（１１０－２－Ｅ２）の特徴をなしている第２の閾値電圧（Ｖｔｈ－２）をもつ前記第２の電界効果トランジスタ（１１０－２）の提供（２１２）、
ｃ）例えば任意選択のプログラミング機構（１４）を使った、前記第１の電界効果トランジスタ（１１０－１）の前記第１の閾値電圧（Ｖｔｈ－１）のプログラミング、例えば再プログラミング（２１４；ａ３）、
ｄ）例えば前記任意選択のプログラミング機構（１４）を使った、前記第２の電界効果トランジスタ（１１０－２）の前記第２の閾値電圧（Ｖｔｈ－２）のプログラミング、例えば再プログラミング（２１６；ａ３）、
の少なくとも１つを有する、請求項１～３のいずれか一項に記載の方法。
ｂ）前記第２の電界効果トランジスタ（１１０－２）と関連付けられた第２の入力量（１１０－２－Ｅ２）の特徴をなしている第２の閾値電圧（Ｖｔｈ－２）をもつ前記第２の電界効果トランジスタ（１１０－２）の提供（２１２）、
ｃ）例えば任意選択のプログラミング機構（１４）を使った、前記第１の電界効果トランジスタ（１１０－１）の前記第１の閾値電圧（Ｖｔｈ－１）のプログラミング、例えば再プログラミング（２１４；ａ３）、
ｄ）例えば前記任意選択のプログラミング機構（１４）を使った、前記第２の電界効果トランジスタ（１１０－２）の前記第２の閾値電圧（Ｖｔｈ－２）のプログラミング、例えば再プログラミング（２１６；ａ３）、
の少なくとも１つを有する、請求項１～３のいずれか一項に記載の方法。
【請求項5】
前記少なくとも２つの電界効果トランジスタ（１１０－１、１１０－２、．．．）の少なくとも１つが、その負荷区間（１１０－１－ＬＳ、１１０－２－ＬＳ）を通る電流を制限するためのそれぞれの電流制限機能（ＳＢＦ－１、ＳＢＦ－２）を有し、前記電流制限機能（ＳＢＦ－１、ＳＢＦ－２）が、
ａ）例えば前記負荷区間（１１０－１－ＬＳ、１１０－２－ＬＳ）を通る最大設定可能電流が上回られないような、ゲート電圧の調整、
ｂ）前記負荷区間（１１０－１－ＬＳ、１１０－２－ＬＳ）に直列する電流制限要素、例えば抵抗（Ｒ－１、Ｒ－２、Ｒ－３；Ｒ－１’、Ｒ－２’、Ｒ－３’）または抵抗として構成されたトランジスタ（ＳＢＴ－１、ＳＢＴ－２）、例えば電界効果トランジスタ、
の少なくとも１つによって実装される、請求項１～４のいずれか一項に記載の方法。
ａ）例えば前記負荷区間（１１０－１－ＬＳ、１１０－２－ＬＳ）を通る最大設定可能電流が上回られないような、ゲート電圧の調整、
ｂ）前記負荷区間（１１０－１－ＬＳ、１１０－２－ＬＳ）に直列する電流制限要素、例えば抵抗（Ｒ－１、Ｒ－２、Ｒ－３；Ｒ－１’、Ｒ－２’、Ｒ－３’）または抵抗として構成されたトランジスタ（ＳＢＴ－１、ＳＢＴ－２）、例えば電界効果トランジスタ、
の少なくとも１つによって実装される、請求項１～４のいずれか一項に記載の方法。
【請求項6】
前記第１の制御信号（ＡＳ－１）および／または前記第２の制御信号（ＡＳ－２）の少なくとも１つが、少なくとも一時的に、以下の経時的推移、すなわちａ）階段形、例えば上昇する階段形（ＴＦ）（前記階段形（ＴＦ）は例えば
ａ１）段幅（ＳＢ）、
ａ２）段高さ（ＳＨ）、
ａ３）例えば基準時点（ｔ０）に対する時間的ずれ（ＺＶ）、の少なくとも１つによって特徴づけ可能、ｂ）上昇、例えば単調な上昇（ＭＳＶ）、
の少なくとも１つを有する、請求項１～５のいずれか一項に記載の方法。
ａ１）段幅（ＳＢ）、
ａ２）段高さ（ＳＨ）、
ａ３）例えば基準時点（ｔ０）に対する時間的ずれ（ＺＶ）、の少なくとも１つによって特徴づけ可能、ｂ）上昇、例えば単調な上昇（ＭＳＶ）、
の少なくとも１つを有する、請求項１～５のいずれか一項に記載の方法。
【請求項7】
前記第１の制御信号（ＡＳ－１）の前記階段形（ＴＦ）に対して第１の段幅（ＳＢ－１）を設定（２２０）、例えば使用するステップ、前記第２の制御信号（ＡＳ－２）の前記階段形（ＴＦ）に対して第２の段幅（ＳＢ－２）を設定（２２２）、例えば使用するステップを有し、その際、前記第１の段幅（ＳＢ－１）の前記設定（２２０）が、例えば、前記第１の電界効果トランジスタ（１１０－１）と関連付けられた前記第１の入力量（１１０－１－Ｅ１）をベースとして前記第１の段幅（ＳＢ－１）を設定（２２０ａ）するステップを有し、前記第２の段幅（ＳＢ－２）の前記設定（２２２）が、例えば、前記第２の電界効果トランジスタ（１１０－２）と関連付けられた前記第１の入力量（１１０－２－Ｅ１）をベースとして前記第２の段幅（ＳＢ－２）を設定（２２２ａ）するステップを有する、請求項６に記載の方法。
【請求項8】
ａ）前記第１の制御信号（ＡＳ－１）による前記第１の電界効果トランジスタ（１１０－１）の前記ゲート電極（１１０－１ａ）の前記印加（２００）に関する、例えば基準時点（ｔ０）に対する第１の時間的ずれ（ＺＶ－１）の設定（２３０）、例えば使用（これに関し、前記第１の時間的ずれ（ＺＶ－１）の前記設定（２３０）は、例えば、前記第１の電界効果トランジスタ（１１０－１）と関連付けられた前記第１の入力量（１１０－１－Ｅ１）をベースとして前記第１の時間的ずれ（ＺＶ－１）を設定（２３０ａ）するステップを有する）、
ｂ）前記第２の制御信号（ＡＳ－２）による前記第２の電界効果トランジスタ（１１０－２）の前記ゲート電極（１１０－２ａ）の前記印加（２０２）に関する、例えば前記基準時点（ｔ０）に対する第２の時間的ずれ（ＺＶ－２）の設定（２３２）、例えば使用（これに関し、前記第２の時間的ずれ（ＺＶ－２）の前記設定（２３２）は、例えば、前記第２の電界効果トランジスタ（１１０－２）と関連付けられた前記第１の入力量（１１０－２－Ｅ１）をベースとして前記第２の時間的ずれ（ＺＶ－２）を設定（２３２ａ）するステップを有する）、
の少なくとも１つを有する、請求項１～７のいずれか一項に記載の方法。
ｂ）前記第２の制御信号（ＡＳ－２）による前記第２の電界効果トランジスタ（１１０－２）の前記ゲート電極（１１０－２ａ）の前記印加（２０２）に関する、例えば前記基準時点（ｔ０）に対する第２の時間的ずれ（ＺＶ－２）の設定（２３２）、例えば使用（これに関し、前記第２の時間的ずれ（ＺＶ－２）の前記設定（２３２）は、例えば、前記第２の電界効果トランジスタ（１１０－２）と関連付けられた前記第１の入力量（１１０－２－Ｅ１）をベースとして前記第２の時間的ずれ（ＺＶ－２）を設定（２３２ａ）するステップを有する）、
の少なくとも１つを有する、請求項１～７のいずれか一項に記載の方法。
【請求項9】
当該の前記第１および／または第２の電界効果トランジスタ（１１０－１、１１０－２）と関連付けられた前記第１の入力量（１１０－１－Ｅ１、１１０－２－Ｅ１）が、設定可能な最小値、例えばゼロの値より小さな値を有する場合に、前記第１の制御信号（ＡＳ－１）および／または前記第２の制御信号（ＡＳ－２）の少なくとも１つに対して第１の振幅値（ＡＷ－１）を設定（２４０）、例えば使用（２４２）するステップを有し、前記第１の振幅値（ＡＷ－１）が、当該の前記第１および／または第２の電界効果トランジスタ（１１０－１、１１０－２）の閾値電圧、例えば最小限の閾値電圧（Ｖｔｈ３）より、例えば設定可能な程度だけ小さい、請求項１～８のいずれか一項に記載の方法。
【請求項10】
前記第１の制御信号（ＡＳ－１）の前記上昇する経時的推移に対して第１の勾配（ＳＴＧ－１）を設定（２５０）、例えば使用するステップ、前記第２の制御信号（ＡＳ－２）の前記上昇する経時的推移に対して第２の勾配（ＳＴＧ－２）を設定（２５２）、例えば使用するステップを有し、これに関し、前記第１の勾配（ＳＴＧ－１）の前記設定（２５０）が、例えば、前記第１の電界効果トランジスタ（１１０－１）と関連付けられた前記第１の入力量（１１０－１－Ｅ１）をベースとして前記第１の勾配（ＳＴＧ－１）を設定（２５０ａ）するステップを有し、前記第２の勾配（ＳＴＧ－２）の前記設定（２５２）が、例えば、前記第２の電界効果トランジスタ（１１０－２）と関連付けられた前記第１の入力量（１１０－２－Ｅ１）をベースとして前記第２の勾配（ＳＴＧ－２）を設定（２５２ａ）するステップを有する、請求項６～９のいずれか一項に記載の方法。
【請求項11】
ａ）例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する例えば第１の電流制限要素（ＳＢＥ－１）を使った、前記第１の電界効果トランジスタ（１１０－１）の前記負荷区間（１１０－１－ＬＳ）を通る第１の電流（Ｉ－１）の少なくとも一時的な制限（２６０）（これに関し、前記第１の電界効果トランジスタ（１１０－１）の前記負荷区間（１１０－１－ＬＳ）を通る前記第１の電流（Ｉ－１）の前記制限（２６０）は、例えば、前記第１の電界効果トランジスタ（１１０－１）と関連付けられた前記第１の入力量（１１０－１－Ｅ１）をベースとして前記第１の電流（Ｉ－１）を制限（２６０ａ）するステップを有する）、
ｂ）例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する例えば第２の電流制限要素（ＳＢＥ－２）を使った、前記第２の電界効果トランジスタ（１１０－２）の前記負荷区間（１１０－２－ＬＳ）を通る第２の電流（Ｉ－２）の少なくとも一時的な制限（２６２）（これに関し、前記第２の電界効果トランジスタ（１１０－２）の前記負荷区間（１１０－２－ＬＳ）を通る前記第２の電流（Ｉ－２）の前記制限（２６２）は、例えば、前記第２の電界効果トランジスタ（１１０－２）と関連付けられた前記第１の入力量（１１０－２－Ｅ１）をベースとして前記第２の電流（Ｉ－２）を制限（２６２ａ）するステップを有する）、
の少なくとも１つを有する、請求項１～１０のいずれか一項に記載の方法。
ｂ）例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する例えば第２の電流制限要素（ＳＢＥ－２）を使った、前記第２の電界効果トランジスタ（１１０－２）の前記負荷区間（１１０－２－ＬＳ）を通る第２の電流（Ｉ－２）の少なくとも一時的な制限（２６２）（これに関し、前記第２の電界効果トランジスタ（１１０－２）の前記負荷区間（１１０－２－ＬＳ）を通る前記第２の電流（Ｉ－２）の前記制限（２６２）は、例えば、前記第２の電界効果トランジスタ（１１０－２）と関連付けられた前記第１の入力量（１１０－２－Ｅ１）をベースとして前記第２の電流（Ｉ－２）を制限（２６２ａ）するステップを有する）、
の少なくとも１つを有する、請求項１～１０のいずれか一項に記載の方法。
【請求項12】
前記第１の制御信号（ＡＳ－１）の前記階段形（ＴＦ）に対し、経時的に対数的に変化する、例えば増大する第１の対数的な段幅（ＳＢ－ＬＯＧ－１）を設定（２７０）、例えば使用するステップ、前記第２の制御信号（ＡＳ－２）の前記階段形（ＴＦ）に対し、経時的に対数的に変化する、例えば増大する第２の対数的な段幅（ＳＢ－ＬＯＧ－２）を設定（２７２）、例えば使用するステップを有し、その際、前記第１の対数的な段幅（ＳＢ－ＬＯＧ－１）の前記設定（２７０）が、例えば、前記第１の電界効果トランジスタ（１１０－１）と関連付けられた前記第１の入力量（１１０－１－Ｅ１）をベースとして前記第１の対数的な段幅（ＳＢ－ＬＯＧ－１）を設定（２７０ａ）するステップを有し、前記第２の対数的な段幅（ＳＢ－ＬＯＧ－２）の前記設定（２７２）が、例えば、前記第２の電界効果トランジスタ（１１０－２）と関連付けられた前記第１の入力量（１１０－２－Ｅ１）をベースとして前記第２の対数的な段幅（ＳＢ－ＬＯＧ－２）を設定（２７２ａ）するステップを有する、請求項６～１１のいずれか一項に記載の方法。
【請求項13】
前記処理装置（１００；１００ａ）が、前記少なくとも２つの電界効果トランジスタ（１１０－１、１１０－２、．．．）より多くの電界効果トランジスタ（１１０－１、１１０－２、１１０－３、．．．）を有し、この場合、請求項１～１２のいずれか一項の、少なくともかなりの態様が、前記２つより多くの電界効果トランジスタ（１１０－１、１１０－２、．．．）の少なくともかなりの電界効果トランジスタ（１１０－３、．．．）に適用（２８２）される、請求項１～１２のいずれか一項に記載の方法。
【請求項14】
基準時点（ｔ０）に、前記第１の制御信号（ＡＳ－１）による前記第１の電界効果トランジスタ（１１０－１）の前記ゲート電極（１１０－１ａ）の前記印加（２００）および前記第２の制御信号（ＡＳ－２）による前記第２の電界効果トランジスタ（１１０－２）の前記ゲート電極（１１０－２ａ）の前記印加（２０２）を開始（２９０）するステップ、設定可能な期間（ＺＤ）後に前記出力量（Ａ－１）を確定（２９２）するステップを有する、請求項１～１３のいずれか一項に記載の方法。
【請求項15】
請求項１～１４のいずれか一項に記載の方法を実行するための装置（１０００）。
【請求項16】
少なくとも２つの電界効果トランジスタ（１１０－１、１１０－２、．．．）、例えば強誘電体電界効果トランジスタを有する処理装置（１００；１００ａ）を有し、前記処理装置（１００；１００ａ）が、例えば、ｎ個（ｎ＞１）の電界効果トランジスタ、例えば強誘電体電界効果トランジスタを有する、請求項１５に記載の装置（１０００）。
【請求項17】
少なくとも１つのアナログ／デジタル変換器（１０ａ、１０ｂ）、例えば電流ベースのアナログ／デジタル変換器（１０ａ）および／または電圧ベースのアナログ／デジタル変換器（１０ｂ）を有する、請求項１５または１６に記載の装置（１０００）。
【請求項18】
前記合計電流（Ｉ－Ｎ１）を使って少なくとも一時的に充電可能な少なくとも１つのコンデンサ（１２）を有する、請求項２～１４のいずれか一項に関連する請求項１５～１７のいずれか一項に記載の装置（１０００）。
【請求項19】
前記コンデンサ（１２）を少なくとも一時的に放電させるための放電機構（１３）を有する、請求項１８に記載の装置（１０００）。
【請求項20】
ａ）前記第１の電界効果トランジスタ（１１０－１）の第１の閾値電圧（Ｖｔｈ－１）、
ｂ）前記第２の電界効果トランジスタ（１１０－２）の第２の閾値電圧（Ｖｔｈ－２）、
の少なくとも１つをプログラミング、例えば再プログラミング（２１４；２１６；ａ３）するためのプログラミング機構（１４）を有する、請求項２～１４のいずれか一項に関連する請求項１５～１９のいずれか一項に記載の装置（１０００）。
ｂ）前記第２の電界効果トランジスタ（１１０－２）の第２の閾値電圧（Ｖｔｈ－２）、
の少なくとも１つをプログラミング、例えば再プログラミング（２１４；２１６；ａ３）するためのプログラミング機構（１４）を有する、請求項２～１４のいずれか一項に関連する請求項１５～１９のいずれか一項に記載の装置（１０００）。
【請求項21】
ａ）前記第１の電界効果トランジスタ（１１０－１）の前記負荷区間（１１０－１－ＬＳ）を通る第１の電流（Ｉ－１）を少なくとも一時的に制限（２６０）するための、例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する第１の電流制限要素（ＳＢＥ－１）、
ｂ）前記第２の電界効果トランジスタ（１１０－２）の前記負荷区間（１１０－２－ＬＳ）を通る第２の電流（Ｉ－２）を少なくとも一時的に制限（２６２）するための、例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する第２の電流制限要素（ＳＢＥ－２）、
の少なくとも１つを有する、請求項１５～２０のいずれか一項に記載の装置（１０００）。
ｂ）前記第２の電界効果トランジスタ（１１０－２）の前記負荷区間（１１０－２－ＬＳ）を通る第２の電流（Ｉ－２）を少なくとも一時的に制限（２６２）するための、例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する第２の電流制限要素（ＳＢＥ－２）、
の少なくとも１つを有する、請求項１５～２０のいずれか一項に記載の装置（１０００）。
【請求項22】
ａ）前記第１の電流制限要素（ＳＢＥ－１）が、例えば前記第１の電界効果トランジスタ（１１０－１）と関連付けられた前記第１の入力量（１１０－１－Ｅ１）をベースとして、前記第１の電流（Ｉ－１）を、経時的に一定でなく、例えば可変に制限（２６０）するために形成されており、かつ／または
ｂ）前記第２の電流制限要素（ＳＢＥ－２）が、例えば前記第２の電界効果トランジスタ（１１０－２）と関連付けられた前記第１の入力量（１１０－２－Ｅ１）をベースとして、前記第２の電流（Ｉ－２）を、経時的に一定でなく、例えば可変に制限（２６２）するために形成されている、
請求項２１に記載の装置（１０００）。
ｂ）前記第２の電流制限要素（ＳＢＥ－２）が、例えば前記第２の電界効果トランジスタ（１１０－２）と関連付けられた前記第１の入力量（１１０－２－Ｅ１）をベースとして、前記第２の電流（Ｉ－２）を、経時的に一定でなく、例えば可変に制限（２６２）するために形成されている、
請求項２１に記載の装置（１０００）。
【請求項23】
少なくとも一時的に以下の要素、
ａ）前記第１の制御信号（ＡＳ－１）、
ｂ）前記第２の制御信号（ＡＳ－２）、
の少なくとも１つを提供するために形成された少なくとも１つの制御機構（１６）を有し、
前記制御機構（１６）が、例えば、少なくとも一時的に
ｃ１）前記第１の制御信号（ＡＳ－１）を前記第１の電界効果トランジスタ（１１０－１）の前記ゲート電極（１１０－１ａ）に印加（２００）するために、および／または
ｃ２）前記第２の制御信号（ＡＳ－２）を前記第２の電界効果トランジスタ（１１０－２）の前記ゲート電極（１１０－２ａ）に印加（２０２）するために
形成されている、請求項１５～２０のいずれか一項に記載の装置（１０００）。
ａ）前記第１の制御信号（ＡＳ－１）、
ｂ）前記第２の制御信号（ＡＳ－２）、
の少なくとも１つを提供するために形成された少なくとも１つの制御機構（１６）を有し、
前記制御機構（１６）が、例えば、少なくとも一時的に
ｃ１）前記第１の制御信号（ＡＳ－１）を前記第１の電界効果トランジスタ（１１０－１）の前記ゲート電極（１１０－１ａ）に印加（２００）するために、および／または
ｃ２）前記第２の制御信号（ＡＳ－２）を前記第２の電界効果トランジスタ（１１０－２）の前記ゲート電極（１１０－２ａ）に印加（２０２）するために
形成されている、請求項１５～２０のいずれか一項に記載の装置（１０００）。
【請求項24】
ａ）前記装置（１０００）の少なくとも１つのコンポーネントのコントロール、
ｂ）請求項１～１４のいずれか一項に記載の方法の少なくとも１つの態様の実行、
の少なくとも１つを実行するために形成されたコントロール機構（３００）を有する、請求項１５～２３のいずれか一項に記載の装置（１０００）。
ｂ）請求項１～１４のいずれか一項に記載の方法の少なくとも１つの態様の実行、
の少なくとも１つを実行するために形成されたコントロール機構（３００）を有する、請求項１５～２３のいずれか一項に記載の装置（１０００）。
【請求項25】
請求項１５～２４のいずれか一項に記載の少なくとも１つの装置（１０００）を有する計算機構、例えばベクトル行列乗算機構（ＶＭＭ）。
【請求項26】
ａ）例えばそれぞれ複数ビットを有し得る例えば重みおよび／または入力量を用いたＣｏｍｐｕｔｅ－ｉｎ－Ｍｅｍｏｒｙ法の実行（４０１）、
ｂ）人工ニューラルネットワーク（４０２）、例えば人工ディープニューラルネットワーク、
ｃ）画像処理（４０３）、
ｄ）計算の効率的な実行（４０４）、
ｅ）計算の実行に関する効率の向上（４０５）、
ｆ）自動運転（４０６）、
ｇ）機械学習（４０７）、例えば推論（４０８）、
の少なくとも１つのための、請求項１～１４のいずれか一項に記載の方法および／または請求項１５～２４のいずれか一項に記載の装置（１０００）および／または請求項２５に記載の計算機構（ＶＭＭ）の使用（４００）。
ｂ）人工ニューラルネットワーク（４０２）、例えば人工ディープニューラルネットワーク、
ｃ）画像処理（４０３）、
ｄ）計算の効率的な実行（４０４）、
ｅ）計算の実行に関する効率の向上（４０５）、
ｆ）自動運転（４０６）、
ｇ）機械学習（４０７）、例えば推論（４０８）、
の少なくとも１つのための、請求項１～１４のいずれか一項に記載の方法および／または請求項１５～２４のいずれか一項に記載の装置（１０００）および／または請求項２５に記載の計算機構（ＶＭＭ）の使用（４００）。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、少なくとも２つの電界効果トランジスタを有する処理装置を使って入力量を処理するための方法に関する。
本開示はさらに、少なくとも２つの電界効果トランジスタを有する処理装置を使って入力量を処理するための方法を実行するための装置に関する。
本開示はさらに、少なくとも２つの電界効果トランジスタを有する処理装置を使って入力量を処理するための方法を実行するための装置に関する。
【発明の概要】
【課題を解決するための手段】
【0002】
例示的な実施形態は、少なくとも２つの電界効果トランジスタ（ＦＥＴ）、例えば強誘電体電界効果トランジスタ（ＦｅＦＥＴ）を有する処理装置を使って入力量を処理するための方法に関し、この少なくとも２つの電界効果トランジスタの負荷区間（ドレイン・ソース区間）はそれぞれ第１の回路節点と接続されており、この方法は、第１の電界効果トランジスタと関連付けられた第１の入力量の特徴をなしている第１の制御信号を、第１の電界効果トランジスタのゲート電極に印加するステップ、第２の電界効果トランジスタと関連付けられた第１の入力量の特徴をなしている第２の制御信号を、第２の電界効果トランジスタのゲート電極に印加するステップを有し、この第１の制御信号および／または第２の制御信号の少なくとも１つは、少なくとも一時的に、一定でない振幅を有する。言い換えれば、さらなる例示的な実施形態では、第１の制御信号および／または第２の制御信号が、少なくとも一時的に、一定でない振幅を有する。さらなる例示的な実施形態では、例えば第１の入力量をベースとする計算が、電界効果トランジスタを使用して、つまり例えばハードウェアベースで実行され得る。
【0003】
さらなる例示的な実施形態では、本方法は、第１の回路節点と関連付けられた合計電流の経時的推移の特徴をなしている第１の量に基づいて出力量を確定するステップを有し、この出力量は、例えば少なくとも、第１の制御信号および第２の制御信号に基づいて生成可能なおよび／または生成された合計の特徴をなしている。
【0004】
さらなる例示的な実施形態では、確定は、以下の要素、すなわちａ）例えば合計電流を入力量として取得して合計電流を第１のデジタル量に変換する例えば電流ベースのアナログ／デジタル変換器を使った、合計電流の例えば第１のデジタル（時間離散型および／または値離散型）量への変換、ｂ）例えば合計電流でコンデンサを充電することによる、合計電流の、第１の電圧への変換、および例えば電圧ベースのアナログ／デジタル変換器を使った、第１の電圧の例えば第２のデジタル量への変換、の少なくとも１つを有する。
【0005】
さらなる例示的な実施形態では、本方法は、以下の要素、すなわちａ）第１の電界効果トランジスタと関連付けられた第２の入力量の特徴をなしている第１の閾値電圧をもつ第１の電界効果トランジスタの提供、ｂ）第２の電界効果トランジスタと関連付けられた第２の入力量の特徴をなしている第２の閾値電圧をもつ第２の電界効果トランジスタの提供、ｃ）例えば任意選択のプログラミング機構を使った、（例えば第１の電界効果トランジスタをＦｅＦＥＴとして形成する場合の）第１の電界効果トランジスタの第１の閾値電圧のプログラミング、例えば再プログラミング、ｄ）例えば任意選択のプログラミング機構を使った、（例えば第２の電界効果トランジスタをＦｅＦＥＴとして形成する場合の）第２の電界効果トランジスタの第２の閾値電圧のプログラミング、例えば再プログラミング、の少なくとも１つを有する。
【0006】
さらなる例示的な実施形態では、少なくとも２つの電界効果トランジスタの少なくとも１つが、その負荷区間を通る電流を制限するためのそれぞれの電流制限機能を有し、この電流制限機能は、以下の要素、すなわちａ）例えば負荷区間を通る最大設定可能電流が上回られないような、ゲート電圧の調整、ｂ）負荷区間に直列する（例えばドレイン電極および／またはソース電極に接続された）電流制限要素、例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタ、の少なくとも１つによって実装されている。
【0007】
さらなる例示的な実施形態では、第１の制御信号および／または第２の制御信号の少なくとも１つが、少なくとも一時的に、以下の経時的推移、すなわちａ）階段形、例えば上昇する階段形（この階段形は例えば以下の要素、すなわちａ１）段幅、ａ２）段高さ、ａ３）例えば基準時点に対する時間的ずれ、の少なくとも１つによって特徴づけ可能、ｂ）上昇、例えば単調な上昇、の少なくとも１つを有する。さらなる例示的な実施形態では、制御信号の少なくとも１つが、一定でない例えば経時的に変化する段幅および／または段高さを有してもよい。
【0008】
言い換えれば、さらなる例示的な実施形態では、第１の制御信号および／または第２の制御信号の少なくとも１つに対し、少なくとも一時的に、例えば階段形の代わりに、線形軌道を有する、例えば少なくとも時間平均では単調な上昇を有する経時的推移が使用され得る。
【0009】
さらなる例示的な実施形態では、本方法は、第１の制御信号の階段形に対して第１の段幅を設定、例えば使用するステップ、第２の制御信号の階段形に対して第２の段幅を設定、例えば使用するステップを有し、その際、第１の段幅の設定は、例えば、第１の電界効果トランジスタと関連付けられた第１の入力量をベースとして第１の段幅を設定するステップを有し、第２の段幅の設定は、例えば、第２の電界効果トランジスタと関連付けられた第１の入力量をベースとして第２の段幅を設定するステップを有する。さらなる例示的な実施形態では、第１の段幅は第２の段幅と相違する。さらなる例示的な実施形態では、第１の段幅は第２の段幅と同じである。
【0010】
さらなる例示的な実施形態では、本方法は、以下の要素、すなわちａ）第１の制御信号による第１の電界効果トランジスタのゲート電極の印加に関する、例えば基準時点（例えば測定の開始時点）に対する第１の時間的ずれの設定、例えば使用（これに関し、第１の時間的ずれの設定は、例えば、第１の電界効果トランジスタと関連付けられた第１の入力量をベースとして第１の時間的ずれを設定するステップを有する）、ｂ）第２の制御信号による第２の電界効果トランジスタのゲート電極の印加に関する、例えば基準時点に対する第２の時間的ずれの設定、例えば使用（これに関し、第２の時間的ずれの設定は、例えば、第２の電界効果トランジスタと関連付けられた第１の入力量をベースとして第２の時間的ずれを設定するステップを有する）、の少なくとも１つを有する。さらなる例示的な実施形態では、第１の時間的ずれは第２の時間的ずれと相違する。さらなる例示的な実施形態では、第１の時間的ずれは第２の時間的ずれと同じである。
【0011】
さらなる例示的な実施形態では、本方法は、当該の第１および／または第２の電界効果トランジスタと関連付けられた第１の入力量が、設定可能な最小値、例えばゼロの値より小さな値を有する場合に、第１の制御信号および／または第２の制御信号の少なくとも１つに対して第１の振幅値を設定、例えば使用するステップを有し、この第１の振幅値は、当該の第１および／または第２の電界効果トランジスタの閾値電圧、例えば最小限の閾値電圧より、例えば設定可能な程度だけ小さい。これにより、さらなる例示的な実施形態では、例えば第１の入力量が値ゼロを有する場合のリーク電流が減少し得る。さらなる例示的な実施形態では、第１の振幅値は例えば負であってもよい。
【0012】
さらなる例示的な実施形態では、本方法は、第１の制御信号の上昇する経時的推移に対して第１の勾配を設定、例えば使用するステップ、第２の制御信号の上昇する経時的推移に対して第２の勾配を設定、例えば使用するステップを有し、これに関し、第１の勾配の設定は、例えば、第１の電界効果トランジスタと関連付けられた第１の入力量をベースとして第１の勾配を設定するステップを有し、第２の勾配の設定は、例えば、第２の電界効果トランジスタと関連付けられた第１の入力量をベースとして第２の勾配を設定するステップを有する。さらなる例示的な実施形態では、第１の勾配は第２の勾配と相違する。さらなる例示的な実施形態では、第１の勾配は第２の勾配と同じである。
【0013】
さらなる例示的な実施形態では、本方法は、以下の要素、すなわちａ）例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する例えば第１の電流制限要素を使った、第１の電界効果トランジスタの負荷区間を通る第１の電流の少なくとも一時的な制限（これに関し、第１の電界効果トランジスタの負荷区間を通る第１の電流の制限は、例えば、第１の電界効果トランジスタと関連付けられた第１の入力量をベースとして第１の電流を制限するステップを有する）、ｂ）例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する例えば第２の電流制限要素を使った、第２の電界効果トランジスタの負荷区間を通る第２の電流の少なくとも一時的な制限（これに関し、第２の電界効果トランジスタの負荷区間を通る第２の電流の制限は、例えば、第２の電界効果トランジスタと関連付けられた第１の入力量をベースとして第２の電流を制限するステップを有する）、の少なくとも１つを有する。
【0014】
さらなる例示的な実施形態では、本方法は、第１の制御信号の階段形に対し、経時的に対数的に変化する、例えば増大する第１の対数的な段幅を設定、例えば使用するステップ、第２の制御信号の階段形に対し、経時的に対数的に変化する、例えば増大する第２の対数的な段幅を設定、例えば使用するステップを有し、その際、第１の対数的な段幅の設定は、例えば、第１の電界効果トランジスタと関連付けられた第１の入力量をベースとして第１の対数的な段幅を設定するステップを有し、第２の対数的な段幅の設定は、例えば、第２の電界効果トランジスタと関連付けられた第１の入力量をベースとして第２の対数的な段幅を設定するステップを有する。
【0015】
さらなる例示的な実施形態では、例えば第１の制御信号および／または第２の（または場合によってはさらなる）制御信号の少なくとも１つに関し、例えば段高さを変えて、例えば段幅は維持することもできる。
【0016】
さらなる例示的な実施形態では、例えば第１の制御信号および／または第２の（または場合によってはさらなる）制御信号の少なくとも１つに関し、例えば段高さを変えて、例えば段幅も変えることもできる。
【0017】
さらなる例示的な実施形態では、処理装置は、少なくとも２つの電界効果トランジスタより多くの電界効果トランジスタを有し、この場合、上記実施形態の少なくとも１つの、少なくともかなりの態様が、２つより多くの電界効果トランジスタの少なくともかなりの電界効果トランジスタに適用される。言い換えれば、これらの実施形態に基づく原理は、さらなる例示的な実施形態では、２つより多くの電界効果トランジスタにも適用可能である。さらなる例示的な実施形態では、複数の電界効果トランジスタの少なくともかなりの数が、ＦｅＦＥＴとして形成されている。
【0018】
さらなる例示的な実施形態では、本方法は、基準時点に、第１の制御信号による第１の電界効果トランジスタのゲート電極の印加および第２の制御信号による第２の電界効果トランジスタのゲート電極の印加を開始するステップ、設定可能な期間後に出力量を確定するステップを有する。さらなる例示的な実施形態では、設定可能な期間中ずっと、例えば合計電流またはそれを基に（例えば上で既に説明した合計電流でコンデンサを充電することによって）導出可能な電圧を評価することができ、その際、個々の電界効果トランジスタはそれぞれ合計電流への経時的寄与を果たしており、この経時的寄与は、それぞれの第１および／または第２の入力量をベースとしている。
【0019】
さらなる例示的な実施形態は、実施形態に基づく方法を実行するための装置に関する。
さらなる例示的な実施形態では、本装置は、少なくとも２つの電界効果トランジスタ、例えば強誘電体電界効果トランジスタを有する処理装置を有し、この処理装置は、例えば、ｎ個（ｎ＞１）の電界効果トランジスタ、例えば強誘電体電界効果トランジスタを有する。かなりの例示的な実施形態では、ｎ＞１０またはｎ＞１００またはそれ以上が当てはまり得る。
さらなる例示的な実施形態では、本装置は、少なくとも２つの電界効果トランジスタ、例えば強誘電体電界効果トランジスタを有する処理装置を有し、この処理装置は、例えば、ｎ個（ｎ＞１）の電界効果トランジスタ、例えば強誘電体電界効果トランジスタを有する。かなりの例示的な実施形態では、ｎ＞１０またはｎ＞１００またはそれ以上が当てはまり得る。
【0020】
さらなる例示的な実施形態では、本装置は、少なくとも１つのアナログ／デジタル変換器、例えば電流ベースのアナログ／デジタル変換器および／または電圧ベースのアナログ／デジタル変換器を有する。
【0021】
さらなる例示的な実施形態では、本装置は、合計電流を使って少なくとも一時的に充電可能な少なくとも１つのコンデンサを有する。さらなる例示的な実施形態では、コンデンサが、個々の電界効果トランジスタの例えば経時的に変化する電流寄与を蓄え、例えば積分し、したがって出力量は、例えば（例えば測定時間の終わりに考察された）コンデンサの電圧に基づいて確定可能である。
【0022】
さらなる例示的な実施形態では、本装置は、コンデンサを少なくとも一時的に放電させるための放電機構を有し、これにより、例えば処理装置を使ったその前の計算の「結果」がリセット可能であり、したがって例えばさらなる計算が実行可能である。例えば、放電機構は少なくとも１つの放電トランジスタまたはスイッチを有し得る。
【0023】
さらなる例示的な実施形態では、本装置は、以下の要素、すなわちａ）第１の電界効果トランジスタ（例えばＦｅＦＥＴ）の第１の閾値電圧、ｂ）第２の電界効果トランジスタ（例えばＦｅＦＥＴ）の第２の閾値電圧、の少なくとも１つをプログラミング、例えば再プログラミングするためのプログラミング機構を有する。２つより多くの電界効果トランジスタの場合、プログラミング機構は、例えば２つより多くの電界効果トランジスタのプログラミングにも使用され得る。
【0024】
さらなる例示的な実施形態では、本装置は、以下の要素、すなわちａ）第１の電界効果トランジスタの負荷区間を通る第１の電流を少なくとも一時的に制限するための、例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する第１の電流制限要素、ｂ）第２の電界効果トランジスタの負荷区間を通る第２の電流を少なくとも一時的に制限するための、例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する第２の電流制限要素、の少なくとも１つを有する。
【0025】
さらなる例示的な実施形態では、ａ）第１の電流制限要素は、例えば第１の電界効果トランジスタと関連付けられた第１の入力量をベースとして、第１の電流を、経時的に一定でなく、例えば可変に制限するために形成されており、かつ／またはｂ）第２の電流制限要素は、例えば第２の電界効果トランジスタと関連付けられた第１の入力量をベースとして、第２の電流を、経時的に一定でなく、例えば可変に制限するために形成されている。
【0026】
さらなる例示的な実施形態では、本装置は、少なくとも一時的に以下の要素、すなわちａ）第１の制御信号、ｂ）第２の制御信号、の少なくとも１つを提供するために形成された少なくとも１つの制御機構を有し、この制御機構は、例えば、少なくとも一時的にｃ１）第１の制御信号を第１の電界効果トランジスタのゲート電極に印加するために、および／またはｃ２）第２の制御信号を第２の電界効果トランジスタのゲート電極に印加するために形成されている。
【0027】
さらなる例示的な実施形態では、本装置は、以下の要素、すなわちａ）本装置の少なくとも１つのコンポーネントのコントロール、ｂ）実施形態に基づく方法の少なくとも１つの態様の実行、の少なくとも１つを実行するために形成されたコントロール機構を有する。
【0028】
さらなる例示的な実施形態は、実施形態に基づく少なくとも１つの装置を有する計算機構、例えばベクトル行列乗算機構に関する。
さらなる例示的な実施形態は、以下の要素、すなわちａ）例えばそれぞれ複数ビットを有し得る例えば重みおよび／または入力量を用いたＣｏｍｐｕｔｅ－ｉｎ－Ｍｅｍｏｒｙ法の実行、ｂ）人工ニューラルネットワーク、例えば人工ディープニューラルネットワーク、ｃ）画像処理、ｄ）計算の効率的な実行、ｅ）計算の実行に関する効率の向上、ｆ）自動運転、ｇ）機械学習、例えば推論、の少なくとも１つのための、実施形態に基づく方法および／または実施形態に基づく装置および／または実施形態に基づく計算機構の使用に関する。
さらなる例示的な実施形態は、以下の要素、すなわちａ）例えばそれぞれ複数ビットを有し得る例えば重みおよび／または入力量を用いたＣｏｍｐｕｔｅ－ｉｎ－Ｍｅｍｏｒｙ法の実行、ｂ）人工ニューラルネットワーク、例えば人工ディープニューラルネットワーク、ｃ）画像処理、ｄ）計算の効率的な実行、ｅ）計算の実行に関する効率の向上、ｆ）自動運転、ｇ）機械学習、例えば推論、の少なくとも１つのための、実施形態に基づく方法および／または実施形態に基づく装置および／または実施形態に基づく計算機構の使用に関する。
【0029】
本発明のさらなる特徴、適用可能性、および利点は、図面の図に示した本発明の例示的実施形態の以下の説明から明らかである。これに関し、全ての説明されるおよび図示される特徴は、請求項またはその関連部分でのまとまりとは関係なく、および明細書または図面での表現または表示とは関係なく、単独でまたは任意の組合せで、本発明の対象である。
【図面の簡単な説明】
【0030】
【図1】例示的な実施形態に基づく簡易フロー図を概略的に示す図である。
【図2】さらなる例示的な実施形態に基づく簡易ブロック図を概略的に示す図である。
【図3】さらなる例示的な実施形態に基づく簡易フロー図を概略的に示す図である。
【図4】さらなる例示的な実施形態に基づく簡易図を概略的に示す図である。
【図5】さらなる例示的な実施形態に基づく振幅の経時的推移を概略的に示すグラフである。
【図6】さらなる例示的な実施形態に基づく振幅の経時的推移を概略的に示すグラフである。
【図7】さらなる例示的な実施形態に基づく簡易フロー図を概略的に示す図である。
【図8】さらなる例示的な実施形態に基づく簡易フロー図を概略的に示す図である。
【図9】さらなる例示的な実施形態に基づく簡易フロー図を概略的に示す図である。
【図10】さらなる例示的な実施形態に基づく簡易フロー図を概略的に示す図である。
【図11】さらなる例示的な実施形態に基づく簡易フロー図を概略的に示す図である。
【図12】さらなる例示的な実施形態に基づく簡易フロー図を概略的に示す図である。
【図13】さらなる例示的な実施形態に基づく簡易フロー図を概略的に示す図である。
【図14】さらなる例示的な実施形態に基づく経時的推移を概略的に示すグラフである。
【図16A】さらなる例示的な実施形態に基づく簡易回路図を概略的に示す図である。
【図16B】さらなる例示的な実施形態に基づく簡易回路図を概略的に示す図である。
【図17A】さらなる例示的な実施形態に基づく簡易回路図を概略的に示す図である。
【図17B】さらなる例示的な実施形態に基づく簡易回路図を概略的に示す図である。
【図18】ゲート・ソース電圧に対するさらなる例示的な実施形態に基づく電流を概略的に示すグラフである。
【図20】さらなる例示的な実施形態に基づく制御信号の経時的推移を概略的に示すグラフである。
【図21】さらなる例示的な実施形態に基づく簡易回路図を概略的に示す図である。
【図23】さらなる例示的な実施形態に基づく経時的推移を概略的に示すグラフである。
【図24】さらなる例示的な実施形態に基づく簡易ブロック図を概略的に示す図である。
【図25】さらなる例示的な実施形態に基づく使用の態様を概略的に示す図である。
【発明を実施するための形態】
【0031】
例示的な実施形態（図１、図２を参照）は、少なくとも２つの電界効果トランジスタ（ＦＥＴ）、例えば強誘電体電界効果トランジスタ（ＦｅＦＥＴ）（さらなる例示的な実施形態では、その他のＦＥＴタイプも可能である）１１０－１、１１０－２、．．．（図２）を有する処理装置１００を使って入力量を処理するための方法に関し、この少なくとも２つの電界効果トランジスタ１１０－１、１１０－２、．．．の負荷区間（ドレイン・ソース区間）１１０－１－ＬＳ、１１０－２－ＬＳはそれぞれ第１の回路節点Ｎ－１と接続されており（接続線ａ１、ａ２を参照）、この方法は、第１の電界効果トランジスタ１１０－１と関連付けられた第１の入力量１１０－１－Ｅ１の特徴をなしている第１の制御信号ＡＳ－１（例えば第１の制御電圧）を、第１の電界効果トランジスタ１１０－１のゲート電極１１０－１ａ（図２）に印加２００（図１）するステップ、第２の電界効果トランジスタ１１０－２と関連付けられた第１の入力量１１０－２－Ｅ１の特徴をなしている第２の制御信号ＡＳ－２（例えば第２の制御電圧）を、第２の電界効果トランジスタ１１０－２のゲート電極１１０－２ａに印加２０２するステップを有し、この第１の制御信号ＡＳ－１および／または第２の制御信号ＡＳ－２の少なくとも１つは、少なくとも一時的に、一定でない振幅を有する。言い換えれば、さらなる例示的な実施形態では、第１の制御信号ＡＳ－１および／または第２の制御信号ＡＳ－２が、少なくとも一時的に、一定でない振幅を有する。さらなる例示的な実施形態では、例えば第１の入力量１１０－１－Ｅ１、１１０－２－Ｅ１をベースとする計算が、電界効果トランジスタ１１０－１、１１０－２を使用して、つまり例えばハードウェアベースで実行され得る。
【0032】
さらなる例示的な実施形態、図２では、２つの電界効果トランジスタ１１０－１、１１０－２より多く設けることもでき、これは、図２では点々「．．．」および破線ａｎによって示唆されている。任意選択で、さらなる例示的な実施形態では、例えば、場合によっては設けられるさらなる電界効果トランジスタにも、それぞれの制御信号が印加され得る（例示的に図１に基づく任意選択のブロック２０３および例示的に示したさらなる制御信号ＡＳ－３を参照）。
【0033】
さらなる例示的な実施形態、図１では、本方法は、第１の回路節点Ｎ－１と関連付けられた合計電流Ｉ－Ｎ１の経時的推移の特徴をなしている第１の量Ｇ１に基づいて出力量Ａ－１を確定２０４するステップを有し、この出力量Ａ－１は、例えば少なくとも、第１の制御信号ＡＳ－１および第２の制御信号ＡＳ－２に基づいて生成可能なおよび／または生成された合計の特徴をなしている。
【0034】
さらなる例示的な実施形態では、出力量Ａ－１が、例えばなかでも、第１の制御信号ＡＳ－１および第２の制御信号ＡＳ－２に基づいて生成可能な重み付け合計の特徴をなしていてもよく、これは例えば、さらなる例示的な実施形態に基づき、ＦＥＴ１１０－１、１１０－２、．．．と関連付けられた任意選択の第２の入力量１１０－１－Ｅ２、１１０－２－Ｅ２、．．．を設けることで可能である（例えば下の図４についてを参照）。
【0035】
さらなる例示的な実施形態、図３では、確定２０４（図１）は、以下の要素、すなわちａ）例えば合計電流Ｉ－Ｎ１を入力量として取得して合計電流Ｉ－Ｎ１を第１のデジタル量ＤＧ１に変換する例えば電流ベースのアナログ／デジタル変換器１０ａ（図２）を使った、合計電流Ｉ－Ｎ１の例えば第１のデジタル（時間離散型および／または値離散型）量ＤＧ１への変換２０４ａ、ｂ）例えば合計電流Ｉ－Ｎ１でコンデンサ１２（図２）を充電することによる、合計電流Ｉ－Ｎ１の、第１の電圧Ｕ－１への変換２０４ｂ（図３）、および例えば電圧ベースのアナログ／デジタル変換器１０ｂを使った、第１の電圧Ｕ－１の例えば第２のデジタル量ＤＧ２への変換２０４ｃ（図３）、の少なくとも１つを有する。
【0036】
さらなる例示的な実施形態、図４では、本方法は、以下の要素、すなわちａ）第１の電界効果トランジスタ１１０－１と関連付けられた第２の入力量１１０－１－Ｅ２（図２）の特徴をなしている第１の閾値電圧Ｖｔｈ－１をもつ第１の電界効果トランジスタ１１０－１の提供２１０、ｂ）第２の電界効果トランジスタ１１０－２と関連付けられた第２の入力量１１０－２－Ｅ２の特徴をなしている第２の閾値電圧Ｖｔｈ－２をもつ第２の電界効果トランジスタ１１０－２の提供２１２、ｃ）例えば任意選択のプログラミング機構１４を使った（図２に基づく矢印ａ３も参照）、（例えば第１の電界効果トランジスタをＦｅＦＥＴとして形成する場合の）第１の電界効果トランジスタ１１０－１の第１の閾値電圧Ｖｔｈ－１のプログラミング２１４、例えば再プログラミング、ｄ）例えば任意選択のプログラミング機構１４を使った、（例えば第２の電界効果トランジスタをＦｅＦＥＴとして形成する場合の）第２の電界効果トランジスタ１１０－２の第２の閾値電圧Ｖｔｈ－２のプログラミング２１６、例えば再プログラミング、の少なくとも１つを有する。
【0037】
さらなる例示的な実施形態では、異なる閾値電圧をプログラミングすることにより、例えば、（Ｆｅ）ＦＥＴ１１０－１、１１０－２のゲート・ソース電圧に対するドレイン電流を示す特性曲線の位置を変えることができ、例えばゲート・ソース電圧座標に沿ってずらすことができ、これにより、処理装置１００（図２）を使った計算に対し、さらなる自由度が付与されている。
【0038】
さらなる例示的な実施形態、図２では、少なくとも２つの電界効果トランジスタ１１０－１、１１０－２の少なくとも１つが、その負荷区間１１０－１－ＬＳ、１１０－２－ＬＳを通る電流Ｉ－１、Ｉ－２を制限するためのそれぞれの電流制限機能ＳＢＦ－１、ＳＢＦ－２を有し、この電流制限機能ＳＢＦ－１、ＳＢＦ－２は、以下の要素、すなわちａ）例えばそれぞれの負荷区間１１０－１－ＬＳ、１１０－２－ＬＳを通る最大設定可能電流が上回られないような、ゲート電圧の調整、ｂ）それぞれの負荷区間１１０－１－ＬＳ、１１０－２－ＬＳに直列する（例えば当該ＦＥＴ１１０－１、１１０－２のドレイン電極および／またはソース電極に接続された）電流制限要素ＳＢＥ－１、ＳＢＥ－２、例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタ、の少なくとも１つによって実装されている。
【0039】
さらなる例示的な実施形態、図５、図６では、第１の制御信号ＡＳ－１および／または第２の制御信号ＡＳ－２の少なくとも１つが、少なくとも一時的に、以下の経時的推移、すなわちａ）階段形、例えば上昇する階段形ＴＦ（図５に基づく振幅ＡＭＰの例示的な経時的推移を参照）（この階段形ＴＦは例えば以下の要素、すなわちａ１）段幅ＳＢ、ａ２）段高さＳＨ、ａ３）例えば基準時点ｔ０に対する時間的ずれＺＶ、の少なくとも１つによって特徴づけ可能、ｂ）上昇、例えば単調な上昇（例えば図６に基づく振幅ＡＭＰの単調に上昇する経時的推移ＭＳＶを参照）、の少なくとも１つを有する。
【0040】
さらなる例示的な実施形態、図５では、制御信号ＡＳ－１、ＡＳ－２の少なくとも１つが、一定でない例えば経時的に変化する段幅ＳＢおよび／または段高さＳＨを有してもよい。
【0041】
さらなる例示的な実施形態、図７では、本方法は、第１の制御信号ＡＳ－１の階段形ＴＦ（図５）に対して第１の段幅ＳＢ－１を設定２２０、例えば使用するステップ、第２の制御信号ＡＳ－２の階段形ＴＦに対して第２の段幅ＳＢ－２を設定２２２、例えば使用するステップを有し、その際、第１の段幅ＳＢ－１の設定２２０は、例えば、第１の電界効果トランジスタ１１０－１と関連付けられた第１の入力量１１０－１－Ｅ１をベースとして第１の段幅ＳＢ－１を設定２２０ａするステップを有し、第２の段幅ＳＢ－２の設定２２２は、例えば、第２の電界効果トランジスタ１１０－２と関連付けられた第１の入力量１１０－２－Ｅ１をベースとして第２の段幅ＳＢ－２を設定２２２ａするステップを有する。さらなる例示的な実施形態では、第１の段幅ＳＢ－１は第２の段幅ＳＢ－２と相違する。さらなる例示的な実施形態では、第１の段幅ＳＢ－１は第２の段幅ＳＢ－２と同じである。
【0042】
さらなる例示的な実施形態、図８では、本方法は、以下の要素、すなわちａ）第１の制御信号ＡＳ－１による第１の電界効果トランジスタ１１０－１のゲート電極１１０－１ａの印加２００に関する、例えば基準時点ｔ０（図５）（例えば測定の開始時点）に対する第１の時間的ずれＺＶ－１の設定２３０、例えば使用（これに関し、第１の時間的ずれＺＶ－１の設定２３０は、例えば、第１の電界効果トランジスタ１１０－１と関連付けられた第１の入力量１１０－１－Ｅ１をベースとして第１の時間的ずれＺＶ－１を設定２３０ａするステップを有する）、ｂ）第２の制御信号ＡＳ－２による第２の電界効果トランジスタ１１０－２のゲート電極１１０－２ａの印加２０２に関する、例えば基準時点ｔ０に対する第２の時間的ずれＺＶ－２の設定２３２、例えば使用（これに関し、第２の時間的ずれＺＶ－２の設定２３２は、例えば、第２の電界効果トランジスタ１１０－２と関連付けられた第１の入力量１１０－２－Ｅ１をベースとして第２の時間的ずれＺＶ－２を設定２３２ａするステップを有する）、の少なくとも１つを有する。さらなる例示的な実施形態では、第１の時間的ずれＺＶ－１は第２の時間的ずれＺＶ－２と相違する。さらなる例示的な実施形態では、第１の時間的ずれＺＶ－１は第２の時間的ずれＺＶ－２と同じである。
【0043】
さらなる例示的な実施形態、図９では、本方法は、当該の第１および／または第２の電界効果トランジスタ１１０－１、１１０－２と関連付けられた第１の入力量１１０－１－Ｅ１、１１０－２－Ｅ１が、設定可能な最小値、例えばゼロの値より小さな値を有する場合に、第１の制御信号ＡＳ－１および／または第２の制御信号ＡＳ－２の少なくとも１つに対して第１の振幅値ＡＷ－１を設定２４０、例えば使用２４２するステップを有し、この第１の振幅値ＡＷ－１は、当該の第１および／または第２の電界効果トランジスタ１１０－１、１１０－２の閾値電圧、例えば最小限の閾値電圧Ｖｔｈ３より、例えば設定可能な程度だけ小さい。これにより、さらなる例示的な実施形態では、例えば第１の入力量１１０－１－Ｅ１、１１０－２－Ｅ１が値ゼロを有する場合のリーク電流が減少し得る。さらなる例示的な実施形態では、第１の振幅値ＡＷ－１が例えば負であってもよい。
【0044】
さらなる例示的な実施形態、図１０では、本方法は、第１の制御信号ＡＳ－１の上昇する経時的推移ＭＳＶ（図６）に対して第１の勾配ＳＴＧ－１を設定２５０、例えば使用するステップ、第２の制御信号ＡＳ－２の上昇する経時的推移に対して第２の勾配ＳＴＧ－２を設定２５２、例えば使用するステップを有し、これに関し、第１の勾配ＳＴＧ－１の設定２５０は、例えば、第１の電界効果トランジスタ１１０－１と関連付けられた第１の入力量１１０－１－Ｅ１をベースとして第１の勾配ＳＴＧ－１を設定２５０ａするステップを有し、第２の勾配ＳＴＧ－２の設定２５２は、例えば、第２の電界効果トランジスタ１１０－２と関連付けられた第１の入力量１１０－２－Ｅ１をベースとして第２の勾配ＳＴＧ－２を設定２５２ａするステップを有する。さらなる例示的な実施形態では、第１の勾配ＳＴＧ－１は第２の勾配ＳＴＧ－２と相違する。さらなる例示的な実施形態では、第１の勾配ＳＴＧ－１は第２の勾配ＳＴＧ－２と同じである。
【0045】
さらなる例示的な実施形態、図１１Ａでは、本方法は、以下の要素、すなわちａ）例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する例えば第１の電流制限要素ＳＢＥ－１を使った、第１の電界効果トランジスタ１１０－１の負荷区間１１０－１－ＬＳ（図２）を通る第１の電流Ｉ－１の少なくとも一時的な制限２６０（これに関し、第１の電界効果トランジスタの負荷区間を通る第１の電流Ｉ－１の制限２６０は、例えば、第１の電界効果トランジスタ１１０－１と関連付けられた第１の入力量１１０－１－Ｅ１をベースとして第１の電流Ｉ－１を制限２６０ａするステップを有する）、ｂ）例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する例えば第２の電流制限要素ＳＢＥ－２を使った、第２の電界効果トランジスタ１１０－２の負荷区間１１０－２－ＬＳを通る第２の電流Ｉ－２の少なくとも一時的な制限２６２（これに関し、第２の電界効果トランジスタの負荷区間を通る第２の電流Ｉ－２の制限２６２は、例えば、第２の電界効果トランジスタ１１０－２と関連付けられた第１の入力量１１０－２－Ｅ１をベースとして第２の電流Ｉ－２を制限２６２ａするステップを有する）、の少なくとも１つを有する。
【0046】
さらなる例示的な実施形態、図１１Ｂでは、本方法は、第１の制御信号ＡＳ－１の階段形ＴＦに対し、経時的に対数的に変化する、例えば増大する第１の対数的な段幅ＳＢ－ＬＯＧ－１を設定２７０、例えば使用するステップ、第２の制御信号ＡＳ－２の階段形ＴＦに対し、経時的に対数的に変化する、例えば増大する第２の対数的な段幅ＳＢ－ＬＯＧ－２を設定２７２、例えば使用するステップを有し、その際、第１の対数的な段幅ＳＢ－ＬＯＧ－１の設定２７０は、例えば、第１の電界効果トランジスタ１１０－１と関連付けられた第１の入力量１１０－１－Ｅ１をベースとして第１の対数的な段幅ＳＢ－ＬＯＧ－１を設定２７０ａするステップを有し、第２の対数的な段幅ＳＢ－ＬＯＧ－２の設定２７２は、例えば、第２の電界効果トランジスタ１１０－２と関連付けられた第１の入力量１１０－２－Ｅ１をベースとして第２の対数的な段幅ＳＢ－ＬＯＧ－２を設定２７２ａするステップを有する。
【0047】
さらなる例示的な実施形態、図１２では、例えば、少なくとも１つのさらなる例えば第３の電界効果トランジスタ１１０－３、．．．の提供２８０により、処理装置１００（図２）が、少なくとも２つの電界効果トランジスタ１１０－１、１１０－２より多くの電界効果トランジスタを有し、この場合、実施形態に基づく少なくともかなりの態様が、２つより多くの電界効果トランジスタ１１０－１、１１０－２、１１０－３、．．．の少なくともかなりの電界効果トランジスタに適用される（図１２に基づく任意選択のブロック２８２を参照）。言い換えれば、これらの実施形態に基づく原理は、さらなる例示的な実施形態では、２つより多くの、例えばｎ個（ｎ＞２）の電界効果トランジスタにも適用可能である。
【0048】
さらなる例示的な実施形態では、処理装置１００の複数の電界効果トランジスタ１１０－１、１１０－２、１１０－３、．．．の少なくともかなりの数が、ＦｅＦＥＴとして形成されている。
【0049】
さらなる例示的な実施形態では、処理装置１００の複数の電界効果トランジスタ１１０－１、１１０－２、１１０－３、．．．の全てが、ＦｅＦＥＴとして形成されている。
さらなる例示的な実施形態、図１３では、本方法は、基準時点ｔ０に、第１の制御信号による第１の電界効果トランジスタのゲート電極の印加および第２の制御信号による第２の電界効果トランジスタのゲート電極の印加２００、２０２を開始２９０するステップ、基準時点ｔ０から計算された設定可能な期間ＺＤ後に出力量Ａ－１を確定２９２するステップを有する。
さらなる例示的な実施形態、図１３では、本方法は、基準時点ｔ０に、第１の制御信号による第１の電界効果トランジスタのゲート電極の印加および第２の制御信号による第２の電界効果トランジスタのゲート電極の印加２００、２０２を開始２９０するステップ、基準時点ｔ０から計算された設定可能な期間ＺＤ後に出力量Ａ－１を確定２９２するステップを有する。
【0050】
さらなる例示的な実施形態では、設定可能な期間ＺＤ中ずっと、例えば合計電流Ｉ－Ｎ１またはそれを基に（例えば上で既に説明した合計電流Ｉ－Ｎ１でコンデンサ１２を充電することによって）導出可能な電圧Ｕ－１を評価することができ、その際、個々の電界効果トランジスタ１１０－１、１１０－２、．．．はそれぞれ合計電流Ｉ－Ｎ１への寄与Ｉ－１、Ｉ－２を果たしており、この寄与は、それぞれの第１および／または第２の入力量１１０－１－Ｅ１、１１０－２－Ｅ１、１１０－１－Ｅ２、１１０－２－Ｅ２をベースとしている。さらなる例示的な実施形態、図２は、実施形態に基づく方法を実行するための装置１０００に関する。
【0051】
さらなる例示的な実施形態では、本装置１０００は、少なくとも２つの電界効果トランジスタ１１０－１、１１０－２、．．．、例えば強誘電体電界効果トランジスタを有する処理装置１００を有し、この処理装置１００は、例えば、ｎ個（ｎ＞１）の電界効果トランジスタ、例えば強誘電体電界効果トランジスタを有する。かなりの例示的な実施形態では、ｎ＞１０またはｎ＞１００またはそれ以上が当てはまり得る。
【0052】
さらなる例示的な実施形態では、本装置１０００は、少なくとも１つのアナログ／デジタル変換器、例えば電流ベースのアナログ／デジタル変換器１０ａおよび／または電圧ベースのアナログ／デジタル変換器１０ｂを有する。
【0053】
さらなる例示的な実施形態では、本装置１０００は、合計電流Ｉ－Ｎ１を使って少なくとも一時的に充電可能な少なくとも１つのコンデンサ１２を有する。さらなる例示的な実施形態では、コンデンサ１２が、個々の電界効果トランジスタ１１０－１、１１０－２、．．．の例えば経時的に変化する電流寄与Ｉ－１、Ｉ－２、．．．を蓄え、例えば積分し、したがって出力量Ａ－１は、例えば（例えば測定時間の終わりに考察された）コンデンサ１２の電圧Ｕ－１に基づいて確定可能である。
【0054】
さらなる例示的な実施形態、図２では、本装置１０００は、コンデンサ１２を少なくとも一時的に放電させるための放電機構１３を有し、これにより、例えば処理装置１００を使ったその前の計算の「結果」がリセット可能であり、したがって例えばさらなる計算が実行可能である。例えば、放電機構１３は少なくとも１つの放電トランジスタまたはスイッチ（不図示）を有し得る。
【0055】
さらなる例示的な実施形態、図２では、本装置１０００は、以下の要素、すなわちａ）第１の電界効果トランジスタ１１０－１（例えばＦｅＦＥＴ）の第１の閾値電圧Ｖｔｈ－１、ｂ）第２の電界効果トランジスタ１１０－２（例えばＦｅＦＥＴ）の第２の閾値電圧Ｖｔｈ－２、の少なくとも１つをプログラミング、例えば再プログラミングするためのプログラミング機構１４を有する。２つより多くの電界効果トランジスタの場合、プログラミング機構１４は、例えば２つより多くの電界効果トランジスタのプログラミングにも使用され得る。
【0056】
さらなる例示的な実施形態、図２では、本装置１０００は、以下の要素、すなわちａ）第１の電界効果トランジスタの負荷区間を通る第１の電流を少なくとも一時的に制限するための、例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する第１の電流制限要素ＳＢＥ－１、ｂ）第２の電界効果トランジスタの負荷区間を通る第２の電流を少なくとも一時的に制限するための、例えば抵抗または抵抗として構成されたトランジスタ、例えば電界効果トランジスタを有する第２の電流制限要素ＳＢＥ－２、の少なくとも１つを有する。
【0057】
さらなる例示的な実施形態、図２では、ａ）第１の電流制限要素ＳＢＥ－１は、例えば第１の電界効果トランジスタ１１０－１と関連付けられた第１の入力量１１０－１－Ｅ１をベースとして、第１の電流Ｉ－１を、経時的に一定でなく、例えば可変に制限するために形成されており、かつ／またはｂ）第２の電流制限要素ＳＢＥ－２は、例えば第２の電界効果トランジスタ１１０－２と関連付けられた第１の入力量１１０－２－Ｅ１をベースとして、第２の電流Ｉ－２を、経時的に一定でなく、例えば可変に制限するために形成されている。
【0058】
さらなる例示的な実施形態、図２では、本装置１０００は、少なくとも一時的に以下の要素、すなわちａ）第１の制御信号ＡＳ－１、ｂ）第２の制御信号ＡＳ－２、の少なくとも１つを提供するために形成された少なくとも１つの制御機構１６を有し、この制御機構１６は、例えば、少なくとも一時的にｃ１）第１の制御信号ＡＳ－１を第１の電界効果トランジスタ１１０－１のゲート電極に印加するために、および／またはｃ２）第２の制御信号ＡＳ－２を第２の電界効果トランジスタ１１０－２のゲート電極に印加するために形成されている。
【0059】
さらなる例示的な実施形態、図２では、本装置１０００は、以下の要素、すなわちａ）本装置１０００の少なくとも１つのコンポーネント１０ａ、１０ｂ、１２、１３、１４、１６のコントロール、ｂ）実施形態に基づく方法の少なくとも１つの態様の実行、の少なくとも１つを実行するために形成されたコントロール機構３００を有する。さらなる例示的な実施形態に基づくコントロール機構３００の構成についての詳細は、さらに下で図２４を参照しながら説明する。
【0060】
さらなる例示的な実施形態、図２は、実施形態に基づく少なくとも１つの装置１０００を有する計算機構、例えばベクトル行列乗算機構ＶＭＭに関する。
以下では、さらなる例示的な実施形態に基づき、上で例示的に説明した実施形態の１つまたは複数と組合せ可能な、さらなる例示的な態様および実施形態を説明する。
以下では、さらなる例示的な実施形態に基づき、上で例示的に説明した実施形態の１つまたは複数と組合せ可能な、さらなる例示的な態様および実施形態を説明する。
【0061】
図１４は、さらなる例示的な実施形態に基づく電界効果トランジスタ１１０－１、１１０－２、．．．（図２）の少なくとも１つに関し、例えばそれぞれ入力電圧Ｖｉｎの形態での可能な制御信号の経時的推移を概略的に示している。要素Ｅ１は、電界効果トランジスタ１１０－１、１１０－２、．．．（図２）の少なくとも１つのゲート電極に印加するために使用可能な電圧の、階段状に上昇する経時的推移を例示的に象徴している。時点ｔ０では軌道Ｅ１が振幅の第１の上昇を有し、時点ｔ１では軌道Ｅ１が振幅の第２の上昇を有し、時点ｔ２では軌道Ｅ１が振幅の第３の上昇を有する。段幅ＳＢは、例示的に一定であり、例示的な実施形態に基づき、例えば時間単位ｔ２－ｔ１に相当する。
【0062】
図１４では、４つの可能な閾値電圧Ｖｔｈ０、Ｖｔｈ１、Ｖｔｈ２、Ｖｔｈ３も示されており、これらの閾値電圧に基づいて、例えばＦｅＦＥＴ１１０－１、１１０－２、１１０－３、．．．の少なくとも１つがプログラミングされ得る。例えばＦｅＦＥＴ１１０－１が、４つの可能な閾値電圧Ｖｔｈ０、Ｖｔｈ１、Ｖｔｈ２、Ｖｔｈ３のどれに基づいてプログラミングされているかに応じて、ＦｅＦＥＴ１１０－１のゲート電極１１０－１ａを制御するための第１の制御信号ＡＳ－１として軌道Ｅ１が使用される場合に、しかも制御信号ＡＳ－１または軌道Ｅ１が、その時にプログラミングされている閾値電圧を上回る場合に、ＦｅＦＥＴ１１０－１の負荷区間１１０－１－ＬＳが導通される。その際、負荷区間１１０－１－ＬＳを通って第１の回路節点Ｎ－１内へ、一瞬ではない第１の電流Ｉ－１が生じ、この第１の電流Ｉ－１は、例えば電流ベースのアナログ／デジタル変換器１０ａによって直接的に確定可能であり、または任意選択のコンデンサ１２の充電に利用可能である。さらなる例示的な実施形態では、第１の電流Ｉ－１の経時的推移またはそれと関連付けられた（例えばコンデンサ１２での）電荷は、第１のＦｅＦＥＴ１１０－１の（第１の制御信号ＡＳ－１と関連付けられた）第１の入力量１１０－１－Ｅ１および（プログラミングされた閾値電圧と関連付けられた）第２の入力量１１０－１－Ｅ２に依存する。例示的に、時点ｔ０（例えば測定の開始「ＳＯＭ」）と時点ｔ３（例えば測定の終了「ＥＯＭ」）との間の測定時間中に第１の電流Ｉ－１に基づいて確定可能な電荷または相応のコンデンサ電圧またはコンデンサ１２の電圧変化は、第１の制御信号ＡＳ－１およびプログラミングされた閾値電圧に比例する。
【0063】
さらなるＦｅＦＥＴ１１０－２、．．．が、測定時間（ｔ０，ｔ３）中に一瞬ではない電流寄与Ｉ－２、．．．をもたらす場合には、測定時間中に複数の電流寄与に基づいて確定可能な電荷または相応のコンデンサ電圧またはコンデンサ１２の電圧変化は、当該ＦｅＦＥＴ１１０－１、１１０－２、．．．のそれぞれの制御信号ＡＳ－１、ＡＳ－２、．．．と、それぞれのプログラミングされた閾値電圧との積の合計に比例し、したがって例えば重み付け合計の特徴をなしており、これに関し、例えば当該ＦｅＦＥＴ１１０－１、１１０－２、．．．のそれぞれプログラミングされた閾値電圧が、重みを特徴づけている。
【0064】
図１４から、例示的に第１の振幅値ＡＷ－１（図９に基づくブロック２４０も参照）も明らかであり、第１の振幅値ＡＷ－１は、値ゼロでの第１の入力量の特徴をなすために、プログラミング可能な閾値電圧の最小限の値Ｖｔｈ３を下回るように小さく選択されており、それにより当該ＦｅＦＥＴは、測定時間中に決して導通状態をとらず、よって電流寄与をもたらさない。
【0065】
さらなる例示的な実施形態では、軌道Ｅ１の振幅、例えば段高さＳＨは、１段分の段高さＳＨに相当（例えば時間（ｔ０，ｔ１）を参照）する１つの振幅を達成すると最小限の閾値電圧Ｖｔｈ３が十分に上回られるように、これにより、相応に閾値電圧Ｖｔｈ３に基づいてプログラミングされたＦｅＦＥＴ（またはその負荷区間）が導通されるように、つまり低抵抗になるように選択され得る。
【0066】
したがって例示的に、例えばプログラミング可能な閾値電圧に関する可能な値Ｖｔｈ０、Ｖｔｈ１、．．．に基づいて、軌道Ｅ１の振幅、例えば段高さＳＨは、２段分の段高さ２＊ＳＨを達成すると例えば２番目に小さな可能な閾値電圧Ｖｔｈ２が上回られるように、例えば十分に上回られるように、これにより、軌道Ｅ１が２段分の段高さ２＊ＳＨに相当する振幅をとる場合には、相応に２番目に小さな閾値電圧Ｖｔｈ２に基づいてプログラミングされたＦｅＦＥＴ（またはその負荷区間）が導通されるように、つまり低抵抗になるように選択され得る。
【0067】
例示的に、例えばプログラミング可能な閾値電圧に関する可能な値Ｖｔｈ０、Ｖｔｈ１、．．．に基づいて、軌道Ｅ１の振幅、例えば段高さＳＨは、３段分の段高さ３＊ＳＨを達成すると例えば３番目に小さな可能な閾値電圧Ｖｔｈ１が上回られるように、例えば十分に上回られるように、これにより、軌道Ｅ１が３段分の段高さ３＊ＳＨに相当する振幅をとる場合には、相応に３番目に小さな閾値電圧Ｖｔｈ１に基づいてプログラミングされたＦｅＦＥＴ（またはその負荷区間）が導通されるように、つまり低抵抗になるように選択され得る、等々。
【0068】
図１５Ａは、さらなる例示的な実施形態に基づき、例えば第１のＦｅＦＥＴ１１０－１（図２）のための可能な第１の制御信号ＡＳ－１Ａ、ＡＳ－１Ｂ、例えば制御電圧Ｖを概略的に示している。階段状の第１の制御信号ＡＳ－１Ａは、第１の段幅ＳＢ－Ａを有し、および単調に上昇する第１の制御信号ＡＳ－１Ｂは、第１の勾配を有する。図１５Ａに基づく両方の第１の制御信号ＡＳ－１Ａ、ＡＳ－１Ｂの時間的ずれＺＶ－Ａはゼロである。可能な閾値電圧は、それに基づいて処理装置１００（図２）のＦｅＦＥＴをプログラミングでき、図１５Ａでは、水平な破線の直線および垂直軸Ｖに沿った数字「０」、「１」、「２」、「３」によって象徴されている。さらなる例示的な実施形態では、制御信号は、振幅ゼロの基準時点ｔ０から、設定可能な最大値（不図示）まで上昇し、つまり階段状の第１の制御信号ＡＳ－１Ａは、例示的にそれぞれ時点ｔ０、ｔ３、ｔ６（図１５Ｃに基づく共通の時間軸を参照）での３段で上昇し、かつ単調に上昇する第１の制御信号ＡＳ－１Ｂは、１／ｘ１に相当する第１の勾配で上昇し、この値「ｘ１」は、例えば第１のＦｅＦＥＴ１１０－１と関連付けられた第１の入力量１１０－１－Ｅ１に関する数値的な入力値に相当する。
【0069】
図１５Ｂは、さらなる例示的な実施形態に基づき、例えば第２のＦｅＦＥＴ１１０－２（図２）のための可能な第２の制御信号ＡＳ－２Ａ、ＡＳ－２Ｂ、例えば制御電圧Ｖを概略的に示している。階段状の第２の制御信号ＡＳ－２Ａは、図１５Ａに基づく第１の段幅ＳＢ－Ａより小さな第２の段幅ＳＢ－Ｂを有し、かつ単調に上昇する第２の制御信号ＡＳ－２Ｂは、図１５Ａに基づく制御信号ＡＳ－１Ｂの第１の勾配より大きな第２の勾配を有する。図１５Ｂに基づく両方の第２の制御信号ＡＳ－２Ａ、ＡＳ－２Ｂの時間的ずれＺＶ－Ｂはゼロより大きい。よって制御信号ＡＳ－２Ａ、ＡＳ－２Ｂは、振幅ゼロの時点ｔ３から、設定可能な最大値（不図示）まで上昇し、つまり第２の制御信号ＡＳ－２Ａは、例示的にそれぞれ時点ｔ３、ｔ５、ｔ７での３段で上昇し、かつ第２の制御信号ＡＳ－２Ｂは、１／ｘ２に相当する第２の勾配で上昇し、この値「ｘ２」は、例えば第２のＦｅＦＥＴ１１０－２と関連付けられた第１の入力量１１０－２－Ｅ１に関する数値的な入力値に相当する。
【0070】
図１５Ｃは、さらなる例示的な実施形態に基づき、例えば第３のＦｅＦＥＴのための可能な第３の制御信号ＡＳ－３Ａ、ＡＳ－３Ｂ、例えば制御電圧Ｖを概略的に示している。階段状の第３の制御信号ＡＳ－３Ａは、図１５Ｂに基づく第２の段幅ＳＢ－Ｂより小さな第３の段幅ＳＢ－Ｃを有し、かつ単調に上昇する第３の制御信号ＡＳ－３Ｂは、図１５Ｂに基づく制御信号ＡＳ－２Ｂの第２の勾配より大きな第３の勾配を有する。図１５Ｃに基づく両方の第３の制御信号ＡＳ－３Ａ、ＡＳ－３Ｂの時間的ずれＺＶ－Ｃは、図１５Ｂからの時間的ずれＺＶ－Ｂより大きい。よって制御信号ＡＳ－３Ａ、ＡＳ－３Ｂは、振幅ゼロの時点ｔ６から、設定可能な最大値（不図示）まで上昇し、つまり第３の制御信号ＡＳ－３Ａは、例示的にそれぞれ時点ｔ６、ｔ７、ｔ８での３段で上昇し、かつ第３の制御信号ＡＳ－３Ｂは、１／ｘ３に相当する第３の勾配で上昇し、この値「ｘ３」は、例えば第３のＦｅＦＥＴと関連付けられた第１の入力量に関する数値的な入力値に相当する。
【0071】
さらなる例示的な実施形態では、階段状の制御信号ＡＳ－１Ａ、ＡＳ－２Ａ、ＡＳ－３Ａは、単調に上昇する制御信号ＡＳ－１Ｂ、ＡＳ－２Ｂ、ＡＳ－３Ｂと同等に、数値的な入力値ｘ１、ｘ２、ｘ３の特徴をなしている。さらなる例示的な実施形態では、階段状の制御信号ＡＳ－１Ａ、ＡＳ－２Ａ、ＡＳ－３Ａは、単調に上昇する制御信号ＡＳ－１Ｂ、ＡＳ－２Ｂ、ＡＳ－３Ｂに比べて、ＦｅＦＥＴでのリーク電流を最小限に抑える。
【0072】
図１６Ａは、さらなる例示的な実施形態に基づき、３つのＦｅＦＥＴ１１０－１、１１０－２、１１０－３を有する処理装置１００ａの簡易回路図を概略的に示している。負荷区間１１０－１－ＬＳ、１１０－２－ＬＳ、１１０－３－ＬＳはそれぞれ、第１の回路節点Ｎ－１と接続されており、それも、それぞれ例えば図２に基づく要素ＳＢＥ－１、ＳＢＥ－２、．．．に相当する電流制限のための抵抗Ｒ－１、Ｒ－２、Ｒ－３を介して接続されている。さらなる例示的な実施形態（不図示）では、抵抗Ｒ－１、Ｒ－２、Ｒ－３の代わりに、電流制限の意味において、ＦｅＦＥＴ１１０－１、１１０－２、１１０－３の少なくともかなりの数に対し、ゲート電圧の適合が行われ得る。
【0073】
要素１６ａは、例えば電圧源Ｖ１を使って少なくとも一時的に第１のＦｅＦＥＴ１１０－１のゲート電極に印加するための第１の制御信号ＡＳ－１を提供するために、例えば電圧源Ｖ２を使って少なくとも一時的に第２のＦｅＦＥＴ１１０－２のゲート電極に印加するための第２の制御信号ＡＳ－２を提供するために、例えば電圧源Ｖ３を使って少なくとも一時的に第３のＦｅＦＥＴ１１０－３のゲート電極に印加するための第３の制御信号ＡＳ－３を提供するために形成された（例えば図２に基づく要素１６に倣った）制御機構を象徴している。要素Ｖ０は、処理装置１００ａのための動作電圧供給部を象徴している。要素ＢＰ１は、第１の基準電位、例えば接地電位を象徴している。
【0074】
図１６Ｂは、さらなる例示的な実施形態に基づき、図１６Ａに倣って３つのＦｅＦＥＴ１１０－１、１１０－２、１１０－３を有する処理装置１００ｂの簡易回路図を概略的に示している。図１６Ａとは異なり、図１６Ｂに基づく処理装置１００ｂでは、電流制限抵抗Ｒ－１’、Ｒ－２’、Ｒ－３’が、基準電位ＢＰ１とＦｅＦＥＴのそれぞれのソース電極との間に配置されており、これに対して図１６Ａの電流制限抵抗Ｒ－１、Ｒ－２、Ｒ－３はそれぞれ、第１の回路節点Ｎ－１とＦｅＦＥＴのそれぞれのドレイン電極との間に配置されている。
【0075】
図１６Ａ、図１６Ｂに基づく両方の実施形態１００ａ、１００ｂでは、電流ベースのアナログ／デジタル変換器１０ａが、合計電流Ｉ－Ｎ１を捕捉してデジタル表現に変換することができ、このデジタル表現は、例えば、処理装置１００ａ、１００ｂを使ってハードウェアベースで、３つのＦｅＦＥＴによって実行可能な（例えば制御信号ＡＳ－１、．．．および／またはプログラミングされた閾値電圧に基づく）計算の計算結果の特徴をなしている。
【0076】
図１７Ａは、さらなる例示的な実施形態に基づき、図１６Ａに倣って３つのＦｅＦＥＴ１１０－１、１１０－２、１１０－３を有する処理装置１００ｃの簡易回路図を概略的に示している。図１６Ａとは異なり、図１７Ａからの処理装置１００ｃでは、合計電流Ｉ－Ｎ１を使って充電可能なコンデンサ１２および電圧ベースのアナログ／デジタル変換器１０ｂが設けられている。
【0077】
図１７Ｂは、さらなる例示的な実施形態に基づき、図１６Ｂに倣って３つのＦｅＦＥＴ１１０－１、１１０－２、１１０－３を有する処理装置１００ｄの簡易回路図を概略的に示している。図１６Ｂとは異なり、図１７Ｂからの処理装置１００ｄでは、合計電流Ｉ－Ｎ１を使って充電可能なコンデンサ１２および電圧ベースのアナログ／デジタル変換器１０ｂが設けられている。
【0078】
上で例示的に図１６Ａ、図１６Ｂ、図１７Ａ、図１７Ｂを参照しながら説明した構成１００ａ、１００ｂ、１００ｃ、１００ｄは、さらなる例示的な実施形態では、例えばそれぞれ例示的に図１５Ａ、図１５Ｂ、図１５Ｃで説明した制御信号で制御可能である。
【0079】
図１８は、さらなる例示的な実施形態に基づき、異なる閾値電圧Ｖｔｈ０、Ｖｔｈ１、Ｖｔｈ２、Ｖｔｈ３でプログラミングされたＦｅＦＥＴによる、ゲート・ソース電圧Ｖｇに対するドレイン電流のシミュレーション結果を概略的に示している。したがって例示的に、ＦｅＦＥＴは全部で４つの異なる状態へプログラミング可能であり、これに関し、さらなる例示的な実施形態では、４つの例示的に考察された状態より多くてもまたは少なくてもよい。４つの異なる状態またはそれぞれの閾値電圧は、例えば第２の入力量１１０－１－Ｅ２、１１０－２－Ｅ２、．．．のそれぞれ異なる値の特徴をなしている。図１８に基づく領域Ｂ０では、（例えば状態「０」または第２の入力量の値ゼロに相当する）第１の閾値電圧Ｖｔｈ０でプログラミングされたＦｅＦＥＴの、シミュレーションされたドレイン電流が示されており、領域Ｂ１では、（例えば状態「１」または第２の入力量の値「１」に相当する）第２の閾値電圧Ｖｔｈ１でプログラミングされたＦｅＦＥＴの、シミュレーションされたドレイン電流が示されており、領域Ｂ２では、（例えば状態「２」または第２の入力量の値「２」に相当する）第３の閾値電圧Ｖｔｈ２でプログラミングされたＦｅＦＥＴの、シミュレーションされたドレイン電流が示されており、領域Ｂ３では、（例えば状態「３」または第２の入力量の値「３」に相当する）第４の閾値電圧Ｖｔｈ３でプログラミングされたＦｅＦＥＴの、シミュレーションされたドレイン電流が示されている。
【0080】
図１８から明らかなのは、例えば印加２００（図１）に使用される制御信号に応じて、および第１のＦｅＦＥＴ１１０－１のプログラミングされた状態に基づいて、第１のＦｅＦＥＴ１１０－１が、ある程度の時間、例えば測定時間（ｔ０，ｔ３）（図１４を参照）中はアクティブであり、つまりその負荷区間が低抵抗に接続され、それにより第１のＦｅＦＥＴ１１０－１が、このある程度の時間、例えば制御信号ＡＳ－１によって特徴が示されている第１の入力量１１０－１－Ｅ１に比例して、相応の電流寄与を第１の電流Ｉ－１（図２）の形態で第１の回路節点Ｎ－１に導入するということである。同等のことが、処理装置のさらなるＦｅＦＥＴに当てはまる。
【0081】
図１９Ａは、さらなる例示的な実施形態に基づき、制御信号、例えば第１の制御信号ＡＳ－１として使用可能な（つまり例えば第１のＦｅＦＥＴ１１０－１のゲート電極１１０－１ａ（図２）に印加するための）電圧Ｖｉｎの経時的推移ＺＶＬ－１を概略的に示している。図１９Ａに示した制御信号は、（ここでは例えば１つの「時間ステップ」ｔ４－ｔ３（図１９Ｂを参照）の）第１の段幅ＳＢ－１およびここでは例えば３つの時間ステップｔ３－ｔ０の一瞬ではない第１の時間的ずれＺＶ－１を有し、かつ例えば第１の入力量１１０－１－Ｅ１に関する値「１」の特徴をなしている。
【0082】
図１９Ｂは、さらなる例示的な実施形態に基づき、制御信号、例えば第１の制御信号ＡＳ－１として使用可能な（つまり例えば第１のＦｅＦＥＴ１１０－１のゲート電極１１０－１ａ（図２）に印加するための）電圧Ｖｉｎの経時的推移ＺＶＬ－２を概略的に示している。図１９Ｂに示した制御信号は、（ここでは例えば２つの「時間ステップ」ｔ４－ｔ２の）第２の段幅ＳＢ－２および一瞬の第２の時間的ずれＺＶ－２を有し、かつ例えば第１の入力量１１０－１－Ｅ１に関する値「２」の特徴をなしている。言い換えれば、図１９Ｂに基づく経時的推移ＺＶＬ－２は、図１９Ａからの経時的推移ＺＶＬ－１に対し、時間的に２倍に「延びて」おり、これにより例えば、図１９Ｂに基づく経時的推移ＺＶＬ－２の使用時には、図１９Ａからの経時的推移ＺＶＬ－１と比較して、第１の入力量に関する２倍の値「２」と対応している２倍の電荷がコンデンサ１２に導入される。
【0083】
図２０は、さらなる例示的な実施形態に基づく制御信号の経時的推移を概略的に示している。第１の時間軸ｔ－１では、例えば図１６Ａまたは図１７Ａに基づく第１のＦｅＦＥＴ１１０－１のための第１の制御信号ＡＳ－１に関する第１の経時的推移ＺＶＬ－１および第１のＦｅＦＥＴ１１０－１のプログラミングされた第１の閾値電圧Ｖｔｈ１が示されている。第１の経時的推移ＺＶＬ－１は、例示的に第１の入力量１１０－１－Ｅ１の値「３」に相当し、かつ第１の閾値電圧Ｖｔｈ１は、例示的に第２の入力量１１０－１－Ｅ２の値「１」に相当する。これにより、第１のＦｅＦＥＴ１１０－１の結果寄与は３＊１＝３となり、これが、例えば第１の電流Ｉ－１またはそれと関連付けられた、測定時間（ｔ０，ｔ９）中の、つまりＳＯＭからＥＯＭまでの、例えばコンデンサ１２（図１７Ａ）に施される電荷の特徴となる。
【0084】
図２０に基づく第２の時間軸ｔ－２では、例えば図１６Ａまたは図１７Ａに基づく第２のＦｅＦＥＴ１１０－２のための第２の制御信号ＡＳ－２に関する第２の経時的推移ＺＶＬ－２および第２のＦｅＦＥＴ１１０－２のプログラミングされた第２の閾値電圧Ｖｔｈ３が示されている。第２の経時的推移ＺＶＬ－２は、例示的に第１の入力量１１０－２－Ｅ１の値「２」に相当し、かつ第２の閾値電圧Ｖｔｈ３は、例示的に第２の入力量１１０－２－Ｅ２の値「３」に相当する。これにより、第２のＦｅＦＥＴ１１０－２の結果寄与は２＊３＝６となり、これが、例えば第２の電流Ｉ－２またはそれと関連付けられた、測定時間（ｔ０，ｔ９）中の、例えばコンデンサ１２（図１７Ａ）に施される電荷の特徴となる。
【0085】
図２０に基づく第３の時間軸ｔ－３では、例えば図１６Ａまたは図１７Ａに基づく第３のＦｅＦＥＴ１１０－３のための第３の制御信号ＡＳ－３に関する第３の経時的推移ＺＶＬ－３および第３のＦｅＦＥＴ１１０－３のプログラミングされた第３の閾値電圧Ｖｔｈ２が示されている。第３の経時的推移ＺＶＬ－３は、例示的に第１の入力量１１０－３－Ｅ１の値「１」に相当し、かつ第３の閾値電圧Ｖｔｈ２は、例示的に第２の入力量１１０－３－Ｅ２の値「２」に相当する。これにより、第３のＦｅＦＥＴ１１０－３の結果寄与は１＊２＝２となり、これが、例えば第３のＦｅＦＥＴ１１０－３の負荷区間を通る第３の電流またはそれと関連付けられた、測定時間（ｔ０，ｔ９）中の、例えばコンデンサ１２（図１７Ａ）に施される電荷の特徴となる。
【0086】
したがって、例えば時点ｔ９でのコンデンサ１２のコンデンサ電圧によって特徴づけ可能であるような総合結果は、例えば３＋６＋２＝１１であり、これは、図２０で例示的に示した量に基づいて、ＦｅＦＥＴ１１０－１、１１０－２、１１０－３によって寄与される例えばそれぞれ１００ｎＡの（制限された）電流での、例えばコンデンサ１２の１１回の充電サイクルに相当する。
【0087】
図２０に基づく例示的な機能原理では、例えば第１の入力量の分解能に関する各々のさらなるビットのために、測定時間の持続期間の例えば指数関数的な上昇が生じ得る（閾値電圧に関する最大４つの値は、例えば２ビット分解能に相当する）。
【0088】
したがって、さらなる例示的な実施形態では、少なくとも１つの電界効果トランジスタ、例えばＦｅＦＥＴの負荷区間を通る電流の電流制限を、動的に設計すること、つまり例えば、図１６Ａに基づく抵抗Ｒ－１、Ｒ－２、Ｒ－３の場合に例えばそうであるように一定には設計しないことが提案される。
【0089】
図２１は、さらなる例示的な実施形態に基づき、例示的に第１のＦｅＦＥＴ１１０－１および第２のＦｅＦＥＴ１１０－２を有する処理装置１００ｅの簡易回路図を概略的に示している。ＦｅＦＥＴ１１０－１、１１０－２の負荷区間を通る電流Ｉ－１、Ｉ－２（図２）を制限するため、ここでは２つの電流制限トランジスタＳＢＴ－１、ＳＢＴ－２が設けられており、その負荷区間はそれぞれ、ＦｅＦＥＴ１１０－１、１１０－２のそれぞれの負荷区間に直列に、例えばＦｅＦＥＴ１１０－１、１１０－２のそれぞれのソース電極と、第１の基準電位ＢＰ１との間で接続されている。
【0090】
第１の電流制限トランジスタＳＢＴ－１は、第１の電流制限機構ＳＢＥ－１’により、第１の制御信号ＡＳ－１に基づいて制御され、例えば比較的大きな入力信号または第１の入力量１１０－１－Ｅ１の値の場合は、例えば第１の電流制限トランジスタＳＢＴ－１の負荷区間の抵抗の減少により、比較的大きな値への電流制限が引き起こされるように、その一方で例えば比較的小さな入力信号または第１の入力量１１０－１－Ｅ１の値の場合は、例えば第１の電流制限トランジスタＳＢＴ－１の負荷区間の抵抗の上昇により、比較的小さな値への電流制限が引き起こされるように制御される。例示的に、第１の電流制限機構ＳＢＥ－１’はさらに、第１のＦｅＦＥＴ１１０－１のゲート電極を、第１の制御信号ＡＳ－１で（または第１の制御信号ＡＳ－１に基づいて生成された信号（不図示）で）印加するために形成されている。ここでは、第１の電流制限機構ＳＢＥ－１’の上述の機能が、例えば２つの詳しくは示していない電圧源によって象徴されており、さらなる例示的な実施形態では、当業者に既知のその他の回路バリエーションも考慮される。
【0091】
第２の電流制限トランジスタＳＢＴ－２は、第１の電流制限機構ＳＢＥ－１’と同等の形態で、第２の電流制限機構ＳＢＥ－２’によって制御される。第２の電流制限機構ＳＢＥ－２’は、例示的に、（例えば第２の制御信号ＡＳ－２による印加に関しても）第１の電流制限機構ＳＢＥ－１’と同等の機能を有し得る。
【0092】
上で例示的に示した構成１００ｅにより、さらなる例示的な実施形態では、例えば、測定時間が、ｍ個の時間ステップを有することを達成でき、これに関しｍは、ＦｅＦＥＴの可能な状態、つまりプログラミングされた閾値電圧の数に相当する。
【0093】
図２２Ａ、図２２Ｂ、図２２Ｃ、図２２Ｄはそれぞれ、さらなる例示的な実施形態に基づき、図２１に基づく構成１００ｅと関連付けられた量の経時的推移を概略的に示している。要素ＺＶ－１’、ＺＶ－２’は、図２１に基づく制御信号ＡＳ－１、ＡＳ－２の経時的推移を象徴しており、要素Ｖｔｈ２’、Ｖｔｈ１’は、図２１に基づくＦｅＦＥＴ１１０－１、１１０－２のプログラミングされた閾値電圧を象徴している。図２２Ｂからの要素ＳＢ＿１は、第１の制御信号ＡＳ－１に基づく、第１のＦｅＦＥＴ１１０－１に対する電流制限を象徴しており、図２２Ｄからの要素ＳＢ＿２は、第２の制御信号ＡＳ－２に基づく、第２のＦｅＦＥＴ１１０－２に対する電流制限を象徴している。図２２Ｂ内の面積Ｃ１は、第１のＦｅＦＥＴ１１０－１によってコンデンサ１２に供給される電荷を象徴しており、図２２Ｄ内の面積Ｃ２は、第２のＦｅＦＥＴ１１０－２によってコンデンサ１２に供給される電荷を象徴している。
【0094】
図２３は、さらなる例示的な実施形態に基づく経時的推移を概略的に示しており、これらの経時的推移では、制御信号の階段形に関し、例示的に、経時的に対数的に変化する様々な段幅が使用されている。これに関し、制御信号ＡＳ－１’は、例えば第１の入力量１１０－１－Ｅ１に関する第１の値に相当し、制御信号ＡＳ－２’は、例えば第１の入力量１１０－１－Ｅ１に関する第２の値に相当し、制御信号ＡＳ－３’は、例えば第１の入力量１１０－１－Ｅ１に関する第３の値に相当する。
【0095】
図２４は、さらなる例示的な実施形態に基づき、コントロール機構３００の構成を例示的に示している。
例示的に、コントロール機構３００は、少なくとも１つの計算コア（不図示）を備えた計算機構（「コンピュータ」）３０２を有し、計算機構３０２に割り当てられたメモリ機構３０４を、以下の要素、すなわちａ）データＤＡＴ（例えば装置１０００または処理装置１００の少なくとも１つのコンポーネントと関連付けられたデータ、例えば第１の入力量１１０－１－Ｅ１、．．．に関する可能な値および／または第２の入力量１１０－１－Ｅ２、．．．に関する可能な値および／またはその時々の構成についてのデータ（例えば、ＦｅＦＥＴ１１０－１、１１０－２、．．．がその時々にどのようにプログラミング（閾値電圧）されているか、および／または制御信号ＡＳ－１、ＡＳ－２、．．．にどの値が提供されるか、を特徴づけている））、ｂ）例えば実施形態に基づく方法を実行するためのコンピュータプログラムＰＲＧ、の少なくとも１つを少なくとも一時的に記憶するために有する。
例示的に、コントロール機構３００は、少なくとも１つの計算コア（不図示）を備えた計算機構（「コンピュータ」）３０２を有し、計算機構３０２に割り当てられたメモリ機構３０４を、以下の要素、すなわちａ）データＤＡＴ（例えば装置１０００または処理装置１００の少なくとも１つのコンポーネントと関連付けられたデータ、例えば第１の入力量１１０－１－Ｅ１、．．．に関する可能な値および／または第２の入力量１１０－１－Ｅ２、．．．に関する可能な値および／またはその時々の構成についてのデータ（例えば、ＦｅＦＥＴ１１０－１、１１０－２、．．．がその時々にどのようにプログラミング（閾値電圧）されているか、および／または制御信号ＡＳ－１、ＡＳ－２、．．．にどの値が提供されるか、を特徴づけている））、ｂ）例えば実施形態に基づく方法を実行するためのコンピュータプログラムＰＲＧ、の少なくとも１つを少なくとも一時的に記憶するために有する。
【0096】
さらなる例示的な実施形態では、メモリ機構３０４は、揮発性メモリ（例えばメインメモリ（ＲＡＭ））３０４ａ、および／もしくは不揮発性（ＮＶＭ）メモリ（例えばフラッシュＥＥＰＲＯＭ）３０４ｂ、またはこれらの組合せもしくはその他の明確には挙げていないメモリタイプとの組合せを有する。
【0097】
その代わりにコントロール機構３００は、例えばＡＳＩＣ（特定用途向け集積回路）として、および／もしくはプログラミング可能な論理回路、例えばＦＰＧＡとして、および／もしくはマイクロコントローラとして、および／もしくはデジタルシグナルプロセッサとして、および／もしくは例えば行列算術演算のためのアクセラレータ回路として、および／もしくは例えば純粋なハードウェア回路、例えばデジタル回路として形成されていてもよく、かつ／またはこれらの要素の少なくとも１つを有し得る。
【0098】
さらなる例示的な実施形態、図２４は、コンピュータ３０２によって実行される際にコンピュータ３０２に実施形態に基づく方法を実行させる命令ＰＲＧ’を含むコンピュータ可読のメモリ媒体ＳＭに関する。
【0099】
さらなる例示的な実施形態は、コンピュータ３０２によるプログラムＰＲＧの実行時にコンピュータ３０２に実施形態に基づく方法を実行させる命令を含むコンピュータプログラムＰＲＧに関する。
【0100】
さらなる例示的な実施形態はデータキャリア信号ＤＣＳに関し、データキャリア信号ＤＣＳは、実施形態に基づくコンピュータプログラムＰＲＧの特徴をなしており、かつ／または実施形態に基づくコンピュータプログラムＰＲＧを伝送する。データキャリア信号ＤＣＳは、例えば、コントロール機構３００の任意選択のデータインターフェイス３０６を介して受信可能である。
【0101】
さらなる例示的な実施形態、図２は、実施形態に基づく少なくとも１つの装置１０００を有する計算機構、例えばベクトル行列乗算機構ＶＭＭに関する。
さらなる例示的な実施形態、図２５は、以下の要素、すなわちａ）例えばそれぞれ複数ビットを有し得る例えば重みおよび／または入力量１１０－１－Ｅ１、１１０－２－Ｅ１を用いたＣｏｍｐｕｔｅ－ｉｎ－Ｍｅｍｏｒｙ法の実行４０１、ｂ）人工ニューラルネットワーク４０２、例えば人工ディープニューラルネットワーク４０３、ｃ）画像処理４０４、ｄ）計算の効率的な実行４０５、ｅ）計算の実行に関する効率の向上４０６、ｆ）自動運転４０７、ｇ）機械学習４０８、例えば推論、の少なくとも１つのための、実施形態に基づく方法および／または実施形態に基づく装置１０００および／または実施形態に基づく計算機構ＶＭＭの使用４００に関する。
さらなる例示的な実施形態、図２５は、以下の要素、すなわちａ）例えばそれぞれ複数ビットを有し得る例えば重みおよび／または入力量１１０－１－Ｅ１、１１０－２－Ｅ１を用いたＣｏｍｐｕｔｅ－ｉｎ－Ｍｅｍｏｒｙ法の実行４０１、ｂ）人工ニューラルネットワーク４０２、例えば人工ディープニューラルネットワーク４０３、ｃ）画像処理４０４、ｄ）計算の効率的な実行４０５、ｅ）計算の実行に関する効率の向上４０６、ｆ）自動運転４０７、ｇ）機械学習４０８、例えば推論、の少なくとも１つのための、実施形態に基づく方法および／または実施形態に基づく装置１０００および／または実施形態に基づく計算機構ＶＭＭの使用４００に関する。
【0102】
「助成および支援についての情報
本出願に至ったプロジェクトは、合同事業ＥＣＳＥＬ（ＪＵ）の助成金協定Ｎｏ．８２６６５５の枠組みの中で助成された。このＪＵは、欧州連合およびベルギー、フランス、ドイツ、オランダ、スイスの、研究およびイノベーションプログラム ホライズン２０２０による支援を得ている」
本出願に至ったプロジェクトは、合同事業ＥＣＳＥＬ（ＪＵ）の助成金協定Ｎｏ．８２６６５５の枠組みの中で助成された。このＪＵは、欧州連合およびベルギー、フランス、ドイツ、オランダ、スイスの、研究およびイノベーションプログラム ホライズン２０２０による支援を得ている」
【符号の説明】
【0103】
１０ａ 電流ベースのアナログ／デジタル変換器
１０ｂ 電圧ベースのアナログ／デジタル変換器
１２ コンデンサ
１３ 放電機構
１４ プログラミング機構
１６ 制御機構
１００ 処理装置
１１０－１、１１０－２、．．． 電界効果トランジスタ
１１０－１ａ 第１の電界効果トランジスタ（１１０－１）のゲート電極
１１０－２ａ 第２の電界効果トランジスタ（１１０－２）のゲート電極
１１０－１－Ｅ１ 第１の電界効果トランジスタ（１１０－１）と関連付けられた第１の入力量
１１０－２－Ｅ１ 第２の電界効果トランジスタ（１１０－２）と関連付けられた第１の入力量
１１０－１－Ｅ２ 第１の電界効果トランジスタ（１１０－１）と関連付けられた第２の入力量
１１０－２－Ｅ２ 第２の電界効果トランジスタ（１１０－２）と関連付けられた第２の入力量
１１０－１－ＬＳ、１１０－２－ＬＳ 負荷区間
３００ コントロール機構
１０００ 装置
Ａ－１ 出力量
ＡＳ－１ 第１の制御信号
ＡＳ－２ 第２の制御信号
ＡＷ－１ 第１の振幅値
ＤＧ１ 第１のデジタル量
ＤＧ２ 第２のデジタル量
Ｇ１ 第１の量
Ｉ－１ 第１の電流
Ｉ－２ 第２の電流
Ｉ－Ｎ１ 合計電流
ＭＳＶ 単調な上昇
Ｎ－１ 第１の回路節点
Ｒ－１、Ｒ－２、Ｒ－３；Ｒ－１’、Ｒ－２’、Ｒ－３’ 抵抗
ＳＢ 段幅
ＳＢ－ＬＯＧ－１ 第１の対数的な段幅
ＳＢ－ＬＯＧ－２ 第２の対数的な段幅
ＳＢＥ－１ 第１の電流制限要素
ＳＢＥ－２ 第２の電流制限要素
ＳＢＦ－１、ＳＢＦ－２ 電流制限機能
ＳＢＴ－１、ＳＢＴ－２ 抵抗として構成されたトランジスタ
ＳＨ 段高さ
ＳＴＧ－１ 第１の勾配
ＳＴＧ－２ 第２の勾配
ＴＦ 階段形
ｔ０ 基準時点
Ｕ－１ 第１の電圧
ＶＭＭ ベクトル行列乗算機構
Ｖｔｈ－０、Ｖｔｈ－１、．．． 閾値電圧
ＺＤ 設定可能な期間
ＺＶ 時間的ずれ
１０ｂ 電圧ベースのアナログ／デジタル変換器
１２ コンデンサ
１３ 放電機構
１４ プログラミング機構
１６ 制御機構
１００ 処理装置
１１０－１、１１０－２、．．． 電界効果トランジスタ
１１０－１ａ 第１の電界効果トランジスタ（１１０－１）のゲート電極
１１０－２ａ 第２の電界効果トランジスタ（１１０－２）のゲート電極
１１０－１－Ｅ１ 第１の電界効果トランジスタ（１１０－１）と関連付けられた第１の入力量
１１０－２－Ｅ１ 第２の電界効果トランジスタ（１１０－２）と関連付けられた第１の入力量
１１０－１－Ｅ２ 第１の電界効果トランジスタ（１１０－１）と関連付けられた第２の入力量
１１０－２－Ｅ２ 第２の電界効果トランジスタ（１１０－２）と関連付けられた第２の入力量
１１０－１－ＬＳ、１１０－２－ＬＳ 負荷区間
３００ コントロール機構
１０００ 装置
Ａ－１ 出力量
ＡＳ－１ 第１の制御信号
ＡＳ－２ 第２の制御信号
ＡＷ－１ 第１の振幅値
ＤＧ１ 第１のデジタル量
ＤＧ２ 第２のデジタル量
Ｇ１ 第１の量
Ｉ－１ 第１の電流
Ｉ－２ 第２の電流
Ｉ－Ｎ１ 合計電流
ＭＳＶ 単調な上昇
Ｎ－１ 第１の回路節点
Ｒ－１、Ｒ－２、Ｒ－３；Ｒ－１’、Ｒ－２’、Ｒ－３’ 抵抗
ＳＢ 段幅
ＳＢ－ＬＯＧ－１ 第１の対数的な段幅
ＳＢ－ＬＯＧ－２ 第２の対数的な段幅
ＳＢＥ－１ 第１の電流制限要素
ＳＢＥ－２ 第２の電流制限要素
ＳＢＦ－１、ＳＢＦ－２ 電流制限機能
ＳＢＴ－１、ＳＢＴ－２ 抵抗として構成されたトランジスタ
ＳＨ 段高さ
ＳＴＧ－１ 第１の勾配
ＳＴＧ－２ 第２の勾配
ＴＦ 階段形
ｔ０ 基準時点
Ｕ－１ 第１の電圧
ＶＭＭ ベクトル行列乗算機構
Ｖｔｈ－０、Ｖｔｈ－１、．．． 閾値電圧
ＺＤ 設定可能な期間
ＺＶ 時間的ずれ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16A】
【図16B】
【図17A】
【図17B】
【図18】
【図19A】
【図19B】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【外国語明細書】