特開 2024-108184 ロウパスフィルタ及び半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024108184

(43)【公開日】2024-08-13

(54)【発明の名称】ロウパスフィルタ及び半導体装置

(51)【国際特許分類】

   H03H 11/04 20060101AFI20240805BHJP

【ＦＩ】

H03H11/04 H

H03H11/04 G

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023012407

(22)【出願日】2023-01-31

(71)【出願人】

【識別番号】715010864

【氏名又は名称】エイブリック株式会社

(72)【発明者】

【氏名】澤井 英幸

(72)【発明者】

【氏名】黒蔵 忠

【テーマコード（参考）】

5J098

【Ｆターム（参考）】

5J098AA03

5J098AA14

5J098AB03

5J098AB08

5J098AB12

5J098AB13

5J098AC06

5J098AC09

5J098AC14

5J098AC30

5J098AD07

5J098CA02

5J098CB09

(57)【要約】

【課題】電源投入時に早く定常状態へ到達可能なロウパスフィルタを提供する。
【解決手段】第１の第１導電型ＭＯＳトランジスタ２１と、静電容量２２と、バッファ回路３００と、バイアス回路２００と、入力端子５１と、出力端子５２と、を備え、前記入力端子５１は、前記第１の第１導電型ＭＯＳトランジスタ２１のソース端子に接続され、前記第１の第１導電型ＭＯＳトランジスタ２１のドレイン端子は、前記静電容量２２の第１端子と、前記出力端子５２と、前記バッファ回路の入力端子３０１に接続され、前記バッファ回路の出力端子３０２は、前記バイアス回路の入力端子２０１に接続され、前記バイアス回路の出力端子２０２は、前記第１の第１導電型ＭＯＳトランジスタ２１のゲート端子に接続されるロウパスフィルタとした。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１の第１導電型ＭＯＳトランジスタと、静電容量と、バッファ回路と、バイアス回路と、入力端子と、出力端子と、を備え、
前記入力端子は、前記第１の第１導電型ＭＯＳトランジスタのソース端子に接続され、
前記第１の第１導電型ＭＯＳトランジスタのドレイン端子は、前記静電容量の第１端子と、前記出力端子と、前記バッファ回路の入力端子に接続され、
前記バッファ回路の出力端子は、前記バイアス回路の入力端子に接続され、
前記バイアス回路の出力端子は、前記第１の第１導電型ＭＯＳトランジスタのゲート端子に接続されることを特徴とするロウパスフィルタ。

【請求項2】

前記静電容量の第２端子は、第１の電源端子に接続される請求項１記載のロウパスフィルタ。

【請求項3】

前記バイアス回路は、電流源と、第１の第２導電型ＭＯＳトランジスタと、第２の第２導電型ＭＯＳトランジスタと、第２の第１導電型ＭＯＳトランジスタと、前記バイアス回路の入力端子と、前記バイアス回路の出力端子と、を有し、
前記電流源の第１端子は、第２の電源端子に接続され、
前記電流源の第２端子は、前記第１の第２導電型ＭＯＳトランジスタのドレイン端子とゲート端子と、前記第２の第２導電型ＭＯＳトランジスタのゲート端子と、に接続され、
前記第１の第２導電型ＭＯＳトランジスタのソース端子と前記第２の第２導電型ＭＯＳトランジスタのソース端子は、第１の電源端子に接続され、
前記第２の第２導電型ＭＯＳトランジスタのドレイン端子は、前記第２の第１導電型ＭＯＳトランジスタのドレイン端子とゲート端子と、前記バイアス回路の出力端子と、に接続され、
前記バイアス回路の入力端子は、前記第２の第１導電型ＭＯＳトランジスタのソース端子に接続される請求項１記載のロウパスフィルタ。

【請求項4】

前記バッファ回路は、オペアンプ回路と、前記バッファ回路の入力端子と、前記バッファ回路の出力端子と、を有し、
前記バッファ回路の入力端子は、前記オペアンプ回路の非反転入力端子に接続され、
前記オペアンプ回路の出力端子は、前記オペアンプ回路の反転入力端子と前記バッファ回路の出力端子に接続される請求項１記載のロウパスフィルタ。

【請求項5】

請求項１から４のいずれか１項に記載のロウパスフィルタが半導体基板上に形成されていることを特徴とする半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ロウパスフィルタ及び半導体装置に関する。

【背景技術】

【0002】

雑音が除去された直流電圧が必要な場合、抵抗と、静電容量と、から構成されるロウパスフィルタが使用される。一例として、抵抗よりも面積を縮小可能なＭＯＳトランジスタと、静電容量と、バイアス回路と、から構成されたロウパスフィルタがある（例えば、特許文献１、図２ａ参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】米国特許出願公開第２０１６／０１４９５５９号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、従来のロウパスフィルタは、電源投入時にフィルタ容量を充電する時間が必要であって、定常状態へ到達するまで大幅に時間を必要としてしまうという点で改善の余地がある。

【0005】

本発明は、電源投入時に早く定常状態へ到達可能なロウパスフィルタを提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係るロウパスフィルタは、第１の第１導電型ＭＯＳトランジスタと、静電容量と、バッファ回路と、バイアス回路と、入力端子と、出力端子と、を備え、前記入力端子は、前記第１の第１導電型ＭＯＳトランジスタのソース端子に接続され、前記第１の第１導電型ＭＯＳトランジスタのドレイン端子は、前記静電容量の第１端子と、前記出力端子と、前記バッファ回路の入力端子に接続され、前記バッファ回路の出力端子は、前記バイアス回路の入力端子に接続され、前記バイアス回路の出力端子は、前記第１の第１導電型ＭＯＳトランジスタのゲート端子に接続されることを特徴とする。

【発明の効果】

【0007】

本発明によれば、電源投入時に早く定常状態へ到達可能なロウパスフィルタを提供することができる。

【図面の簡単な説明】

【0008】

【図1】本発明の実施形態に係るロウパスフィルタの回路図である。

【図2】本発明の実施形態に係る半導体装置の模式図である。

【発明を実施するための形態】

【0009】

以下、本発明の実施形態に係るロウパスフィルタ及び半導体装置を、図面に基づいて説明する。

【0010】

［第１の実施形態］
図１は、第１の実施形態に係るロウパスフィルタの構成例を示した回路図である。ロウパスフィルタ５０は、ＲＣ回路１００と、バイアス回路２００と、バッファ回路３００と、入力端子５１と、出力端子５２と、を備えている。接地端子６は、回路動作の基準となる電源電圧の一例として、０Ｖ（ゼロボルト）の電源電圧（以下、「接地電圧」とする）を供給する電源端子である。電源端子５は、バイアス回路２００と、バッファ回路３００とを動作させる電源電圧を供給するものである。

【0011】

ＲＣ回路１００は、抵抗としてのエンハンスメント型のＰチャネル型ＭＯＳトランジスタ（以下ＰＭＯＳトランジスタと記す）２１と、静電容量２２と、を有している。ＰＭＯＳトランジスタ２１のソース端子は、入力端子５１に接続されている。ＰＭＯＳトランジスタ２１のドレイン端子は、出力端子５２に接続されている。静電容量２２の第１端子は、出力端子５２に接続されている。静電容量２２の第２端子は、接地端子６に接続されている。

【0012】

バイアス回路２００は、電流源１１と、第１のエンハンスメント型のＮチャネル型ＭＯＳトランジスタ（以下ＮＭＯＳトランジスタと記す）１２と、第２のＮＭＯＳトランジスタ１３と、第２のＰＭＯＳトランジスタ１４と、バイアス回路２００の入力端子２０１と、バイアス回路２００の出力端子２０２と、を有している。

【0013】

電流源１１の第１端子は、電源端子５に接続されている。電流源１１の第２端子は、第１のＮＭＯＳトランジスタ１２のドレイン端子とゲート端子と第２のＮＭＯＳトランジスタ１３のゲート端子に接続されている。第１のＮＭＯＳトランジスタ１２のソース端子と第２のＮＭＯＳトランジスタ１３のソース端子は、接地端子６に接続されている。第２のＮＭＯＳトランジスタ１３のドレイン端子は、第２のＰＭＯＳトランジスタ１４のドレイン端子とゲート端子と出力端子２０２に接続されている。入力端子２０１は、第２のＰＭＯＳトランジスタ１４のソース端子に接続されている。

【0014】

バッファ回路３００は、オペアンプ回路３０と、入力端子３０１と、出力端子３０２と、を有している。入力端子３０１は、オペアンプ回路３０の非反転入力端子３１に接続されている。オペアンプ回路３０の出力端子３３は、オペアンプ回路３０の反転入力端子３２とバッファ回路３００の出力端子３０２に接続されている。オペアンプ回路３０の第１電源端子は、電源端子５に接続されている。第２電源端子は、接地端子６に接続されている。

【0015】

ＲＣ回路１００の第１のＰＭＯＳトランジスタ２１のゲート端子は、バイアス回路２００の出力端子２０２に接続されている。バイアス回路２００の入力端子２０１は、バッファ回路３００の出力端子３０２と接続されている。バッファ回路３００の入力端子３０１は、出力端子５２と接続されている。

【0016】

次にロウパスフィルタ５０の動作について説明する。
電源端子５は、所定の電源電圧を供給する。接地端子６は、接地電圧を供給する。ＲＣ回路１００の第１のＰＭＯＳトランジスタ２１は、ソースゲート間電圧の絶対値が大きいほど、ソースドレイン間のオン抵抗は小さくなる。逆にソースゲート間電圧の絶対値が小さいほど、ソースドレイン間のオン抵抗は、大きくなる。静電容量２２に蓄えられた電荷は、電源投入時に零である。静電容量２２の第２端子は、接地端子６に接続されており、出力端子５２の電圧は、０Ｖである。

【0017】

出力端子５２の電圧は、上述の接続関係により、オペアンプ回路３０の非反転入力端子３１に伝えられる。すなわち、非反転入力端子３１は、０Ｖが伝えられる。オペアンプ回路３０は、出力端子３３と反転入力端子３２とが直接接続されており、ボルテージフォロワと呼ばれている動作を行う。すなわち、オペアンプ回路３０は、非反転入力端子３１の電圧と等しい電圧を出力端子３３に出力するように動作する。よって、出力端子３３は、出力端子５２の電圧である０Ｖを出力する。

【0018】

バッファ回路３００の出力端子３０２は、オペアンプ回路３０の出力端子３３が持つ電流供給能力を有する。この瞬間では出力端子３３の出力する電圧が０Ｖであるから、バッファ回路３００の出力端子３０２は、電流を供給しない。上述の接続関係により、バイアス回路２００の入力端子２０１は、０Ｖが入力される。

【0019】

一方、電流源１１は、既に電源電圧が加わっているから、所定の電流を出力する。第１のＮＭＯＳトランジスタ１２のドレイン端子とゲート端子は、直接接続されている。第１のＮＭＯＳトランジスタ１２のドレイン電流が、電流源１１の電流と等しい値となるように、第１のＮＭＯＳトランジスタ１２のゲート電圧が生成される。第２のＮＭＯＳトランジスタ１３のゲート端子は、第１のＮＭＯＳトランジスタ１２のゲート端子の電圧が加えられている。第２のＮＭＯＳトランジスタ１３は、オンしている。上述の接続関係により、第２のＰＭＯＳトランジスタ１４のソース端子の電圧は、０Ｖとなっている。よって、この瞬間では、第２のＰＭＯＳトランジスタ１４は、電流が流れない。バイアス回路の出力端子２０２は、０Ｖを出力する。上述の接続関係により、ＲＣ回路１００の第１のＰＭＯＳトランジスタ２１のゲート端子の電圧が０Ｖなので、第１のＰＭＯＳトランジスタ２１は、フルオン状態（小さいオン抵抗のオン状態）となる。このようにして、電源投入時に、ＲＣ回路１００の静電容量２２は、直ちに充電される。

【0020】

静電容量２２が充電されると、出力端子５２の電圧は、入力端子５１の電圧とほぼ等しくなる。そうすると、バッファ回路３００の入力端子３０１及び出力端子３０２は、出力端子５２の電圧と等しくなる。バッファ回路３００の出力端子３０２の電圧は、バイアス回路２００の入力端子２０１に入力される。この時、第１のＮＭＯＳトランジスタ１２と第２のＮＭＯＳトランジスタ１３とは、カレントミラーを構成している。電流源１１の出力する電流と同じ大きさの電流が、第２のＮＭＯＳトランジスタ１３のドレイン端子に流れようとする。入力端子２０１と第２のＮＭＯＳトランジスタ１３の間に接続されている第２のＰＭＯＳトランジスタ１４のドレイン端子にも、電流源１１の電流と同じ大きさの電流が流れようとする。そうすると、第２のＰＭＯＳトランジスタ１４のソースゲート間電圧は、電流源１１の電流の大きさと、第１のＮＭＯＳトランジスタ１２と第２のＮＭＯＳトランジスタ１３のサイズ比に応じた値となる。

【0021】

この時に第２のＰＭＯＳトランジスタ１４のドレイン電圧は、出力端子２０２を介して第１のＰＭＯＳトランジスタ２１のゲートに与えられる。第１のＰＭＯＳトランジスタ２１は、第２のＰＭＯＳトランジスタ１４のソースゲート間電圧と等しいソースゲート間電圧で動作する。このようにして、第１のＰＭＯＳトランジスタ２１は、等価的に大きな抵抗値の抵抗として動作する。

【0022】

第１のＰＭＯＳトランジスタ２１と静電容量２２とは、入力端子５１に入力された電圧の雑音を減衰させるロウパスフィルタとして動作する。本実施形態のロウパスフィルタ５０は、出力端子５２から、雑音の取り除かれた直流電圧を得ることができる。

【0023】

本実施形態のロウパスフィルタ５０は、接地端子６に対して、電源端子５に正電圧を印加する正電圧系の回路で説明した。本実施形態のロウパスフィルタ５０は、接地端子６に対して、電源端子５に負電圧を印加し、ＮＭＯＳトランジスタをＰＭＯＳトランジスタに置換し、ＰＭＯＳトランジスタをＮＭＯＳトランジスタに置換した負電圧系の回路としてもよい。

【0024】

以上説明したように、本実施形態のロウパスフィルタ５０は、第１のＰＭＯＳトランジスタ２１の起動時の制御回路などを増設することなしに、電源投入時に早く定常状態へ到達可能なロウパスフィルタを提供することができる。また、ロウパスフィルタ５０は、第１のＰＭＯＳトランジスタ２１の起動時の制御回路などを増設する必要が無いので、消費電流の増加を生じないで済ませることができる。

【0025】

［第２の実施形態］
図２は、第２の実施形態に係る半導体装置１の構成例を示した模式図である。半導体装置１は、ロウパスフィルタ５０を形成した半導体基板２を内蔵している。本実施形態の半導体装置１は、電源回路にロウパスフィルタ５０を適用することで、雑音が除去された直流電圧で動作することができる。また、本実施形態の半導体装置１は、電源投入時に早く定常状態へ到達できる。

【0026】

なお、本発明は上述した実施形態そのままに限定されるものではなく、実施段階では、上述した実施例以外にも様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、追加、置き換え又は変更することができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0027】

１ 半導体装置
２ 半導体基板
５ 電源端子
６ 接地端子
１１ 電流源
１２、１３ ＮＭＯＳトランジスタ
１４、２１ ＰＭＯＳトランジスタ
２２ 静電容量
３０ オペアンプ
５０ ロウパスフィルタ
５１ 入力端子
５２ 出力端子
１００ ＲＣ回路
２００ バイアス回路
２０１ バイアス回路の入力端子
２０２ バイアス回路の出力端子
３００ バッファ回路
３０１ バッファ回路の入力端子
３０２ バッファ回路の出力端子

【図1】

【図2】