(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024108495
(43)【公開日】2024-08-13
(54)【発明の名称】表示装置用マザー基板および表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20240805BHJP
H10K 50/844 20230101ALI20240805BHJP
H10K 59/122 20230101ALI20240805BHJP
H10K 77/10 20230101ALI20240805BHJP
H10K 71/20 20230101ALI20240805BHJP
【FI】
G09F9/30 349Z
H10K50/844
H10K59/122
H10K77/10
H10K71/20
G09F9/30 365
G09F9/30 309
G09F9/30 348A
【審査請求】未請求
【請求項の数】13
【出願形態】OL
(21)【出願番号】P 2023012894
(22)【出願日】2023-01-31
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】福田 加一
【テーマコード(参考)】
3K107
5C094
【Fターム(参考)】
3K107AA01
3K107BB01
3K107BB08
3K107CC23
3K107CC33
3K107CC45
3K107DD14
3K107DD89
3K107DD92
3K107EE48
3K107FF15
3K107GG12
3K107GG52
5C094AA42
5C094BA03
5C094BA27
5C094CA19
5C094CA20
5C094DA13
5C094EB00
5C094EC04
5C094FA02
5C094FB15
5C094HA05
5C094HA08
(57)【要約】
【課題】 歩留まりを改善することが可能な表示装置用マザー基板を提供する。
【解決手段】 一実施形態に係る表示装置用マザー基板は、複数の表示素子が配置された表示領域をそれぞれ含む複数のパネル部と、前記複数のパネル部の周囲の余白領域と、前記余白領域に設けられた第1隔壁と、を備えている。前記複数の表示素子の各々は、下電極と、前記下電極に対向する上電極と、前記下電極と前記上電極の間に配置され前記下電極と前記上電極の電位差に応じて発光する有機層と、を含む。前記第1隔壁は、第1下部と、前記第1下部の側面から突出した端部を有する第1上部と、を含む。
【選択図】
図5
【特許請求の範囲】
【請求項1】
複数の表示素子が配置された表示領域をそれぞれ含む複数のパネル部と、
前記複数のパネル部の周囲の余白領域と、
前記余白領域に設けられた第1隔壁と、
を備え、
前記複数の表示素子の各々は、下電極と、前記下電極に対向する上電極と、前記下電極と前記上電極の間に配置され前記下電極と前記上電極の電位差に応じて発光する有機層と、を含み、
前記第1隔壁は、第1下部と、前記第1下部の側面から突出した端部を有する第1上部と、を含む、
表示装置用マザー基板。
【請求項2】
前記パネル部は、前記表示領域の周囲の周辺領域をさらに有し、
前記第1隔壁は、前記余白領域および前記周辺領域に配置されている、
請求項1に記載の表示装置用マザー基板。
【請求項3】
前記余白領域と前記周辺領域の境界において、前記第1隔壁が分断されている、
請求項2に記載の表示装置用マザー基板。
【請求項4】
前記第1隔壁は、互いに平行に配置された複数の線状部を有し、
前記複数の線状部は、200μm以下の間隔で並んでいる、
請求項1に記載の表示装置用マザー基板。
【請求項5】
前記第1隔壁は、平面視において複数の閉領域を形成している、
請求項1に記載の表示装置用マザー基板。
【請求項6】
前記パネル部は、前記表示領域において前記複数の表示素子の間に配置された第2隔壁を備え、
前記第2隔壁は、第2下部と、前記第2下部の側面から突出した端部を有する第2上部と、を含む、
請求項1に記載の表示装置用マザー基板。
【請求項7】
前記第1隔壁および前記第2隔壁は、平面視において実質的に同じパターンを有している、
請求項6に記載の表示装置用マザー基板。
【請求項8】
前記余白領域において前記第1隔壁の下に位置する絶縁層と、
前記有機層および前記上電極を含み、前記絶縁層および前記第1隔壁を覆う積層膜と、
前記積層膜を覆う封止層と、
をさらに備え、
前記積層膜は、前記第1隔壁により複数の部分に分断されており、
前記封止層は、前記複数の部分を連続的に覆っている、
請求項1乃至7のうちいずれか1項に記載の表示装置用マザー基板。
【請求項9】
複数の表示素子が配置された表示領域と、
前記表示領域の周囲の周辺領域と、
前記周辺領域に設けられた第1隔壁と、
を備え、
前記複数の表示素子の各々は、下電極と、前記下電極に対向する上電極と、前記下電極と前記上電極の間に配置され前記下電極と前記上電極の電位差に応じて発光する有機層と、を含み、
前記第1隔壁は、第1下部と、前記第1下部の側面から突出した端部を有する第1上部と、を含む、
表示装置。
【請求項10】
前記第1隔壁は、互いに平行に配置された複数の線状部を有し、
前記複数の線状部は、200μm以下の間隔で並んでいる、
請求項9に記載の表示装置。
【請求項11】
前記第1隔壁は、平面視において複数の閉領域を形成している、
請求項9に記載の表示装置。
【請求項12】
前記パネル部は、前記表示領域において前記複数の表示素子の間に配置された第2隔壁を備え、
前記第2隔壁は、第2下部と、前記第2下部の側面から突出した端部を有する第2上部と、を含む、
請求項9乃至11のうちいずれか1項に記載の表示装置。
【請求項13】
前記第1隔壁および前記第2隔壁は、平面視において実質的に同じパターンを有している、
請求項12に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、マザー基板および表示装置に関する。
【背景技術】
【0002】
近年、表示素子として有機発光ダイオード(OLED)を適用した表示装置が実用化されている。この表示素子は、下電極と、下電極を覆う有機層と、有機層を覆う上電極とを備えている。
【0003】
表示装置の製造にあたっては、多数の表示素子が配置された表示領域をそれぞれ含む複数のパネル部が大型のマザー基板に形成される。さらに、各パネル部を切り出すことにより、表示装置の主要な要素である表示パネルが製造される。このような製造工程において、歩留まりを改善するための技術が必要とされている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2000-195677号公報
【特許文献2】特開2004-207217号公報
【特許文献3】特開2008-135325号公報
【特許文献4】特開2009-32673号公報
【特許文献5】特開2010-118191号公報
【特許文献6】国際公開第2018/179308号
【特許文献7】米国特許出願公開第2022/0077251号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、歩留まりを改善することが可能な表示装置用マザー基板および表示装置を提供することを目的の一つとする。
【課題を解決するための手段】
【0006】
一実施形態に係る表示装置用マザー基板は、複数の表示素子が配置された表示領域をそれぞれ含む複数のパネル部と、前記複数のパネル部の周囲の余白領域と、前記余白領域に設けられた第1隔壁と、を備えている。前記複数の表示素子の各々は、下電極と、前記下電極に対向する上電極と、前記下電極と前記上電極の間に配置され前記下電極と前記上電極の電位差に応じて発光する有機層と、を含む。前記第1隔壁は、第1下部と、前記第1下部の側面から突出した端部を有する第1上部と、を含む。
【0007】
一実施形態に係る表示装置は、複数の表示素子が配置された表示領域と、前記表示領域の周囲の周辺領域と、前記周辺領域に設けられた第1隔壁と、を備えている。前記複数の表示素子の各々は、下電極と、前記下電極に対向する上電極と、前記下電極と前記上電極の間に配置され前記下電極と前記上電極の電位差に応じて発光する有機層と、を含む。前記第1隔壁は、第1下部と、前記第1下部の側面から突出した端部を有する第1上部と、を含む。
【図面の簡単な説明】
【0008】
【
図1】
図1は、第1実施形態に係る表示装置の構成例を示す図である。
【
図2】
図2は、副画素のレイアウトの一例を示す概略的な平面図である。
【
図3】
図3は、
図2中のIII-III線に沿う表示パネルの概略的な断面図である。
【
図4】
図4は、第1実施形態に係るマザー基板の概略的な平面図である。
【
図5】
図5は、第1実施形態に係るマザー基板の一部の概略的な平面図である。
【
図6】
図6は、
図5におけるVI-VI線に沿う余白領域の概略的な断面図である。
【
図7】
図7は、第1実施形態に係るマザー基板および表示装置の製造方法の一例を示すフローチャートである。
【
図8A】
図8Aは、製造途中のマザー基板における表示領域の概略的な断面図である。
【
図8B】
図8Bは、製造途中のマザー基板における余白領域の概略的な断面図である。
【
図16】
図16は、比較例に係るマザー基板の余白領域の概略的な断面図である。
【
図17】
図17は、第1実施形態に係るマザー基板の余白領域の概略的な断面図である。
【
図18】
図18は、第2実施形態に係る隔壁の概略的な平面図である。
【発明を実施するための形態】
【0009】
いくつかの実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【0010】
なお、図面には、必要に応じて理解を容易にするために、互いに直交するX軸、Y軸およびZ軸を記載する。X軸に沿った方向を第1方向Xと称し、Y軸に沿った方向を第2方向Yと称し、Z軸に沿った方向を第3方向Zと称する。第3方向Zは、第1方向Xと第2方向Yを含む平面に対して法線方向である。また、第3方向Zと平行に各種要素を見ることを平面視という。
【0011】
各実施形態に係る表示装置は、表示素子として有機発光ダイオード(OLED)を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末、ウェアラブル端末等の各種の電子機器に搭載され得る。
【0012】
[第1実施形態]
図1は、第1実施形態に係る表示装置DSPの構成例を示す図である。表示装置DSPは、絶縁性の基板10を含む表示パネルPNLを備えている。表示パネルPNLは、画像を表示する表示領域DAと、表示領域DAの周辺の周辺領域SAとを有している。基板10は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。
【0013】
本実施形態においては、平面視における基板10の形状が長方形である。ただし、基板10の平面視における形状は長方形に限られず、正方形、円形あるいは楕円形などの他の形状であってもよい。
【0014】
表示領域DAは、第1方向Xおよび第2方向Yにマトリクス状に配列された複数の画素PXを備えている。画素PXは、複数の副画素SPを含む。一例では、画素PXは、青色の副画素SP1、緑色の副画素SP2および赤色の副画素SP3を含む。なお、画素PXは、副画素SP1,SP2,SP3とともに、あるいは副画素SP1,SP2,SP3のいずれかに代えて、白色などの他の色の副画素SPを含んでもよい。
【0015】
副画素SPは、画素回路1と、画素回路1によって駆動される表示素子DEとを備えている。画素回路1は、画素スイッチ2と、駆動トランジスタ3と、キャパシタ4とを備えている。画素スイッチ2および駆動トランジスタ3は、例えば薄膜トランジスタにより構成されたスイッチング素子である。
【0016】
画素スイッチ2のゲート電極は、走査線GLに接続されている。画素スイッチ2のソース電極およびドレイン電極の一方は信号線SLに接続され、他方は駆動トランジスタ3のゲート電極およびキャパシタ4に接続されている。駆動トランジスタ3において、ソース電極およびドレイン電極の一方は電源線PLおよびキャパシタ4に接続され、他方は表示素子DEに接続されている。
【0017】
なお、画素回路1の構成は図示した例に限られない。例えば、画素回路1は、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。
【0018】
図2は、副画素SP1,SP2,SP3のレイアウトの一例を示す概略的な平面図である。
図2の例においては、副画素SP2,SP3がそれぞれ副画素SP1と第1方向Xに並んでいる。さらに、副画素SP2と副画素SP3が第2方向Yに並んでいる。
【0019】
副画素SP1,SP2,SP3がこのようなレイアウトである場合、表示領域DAには、副画素SP2,SP3が第2方向Yに交互に配置された列と、複数の副画素SP1が第2方向Yに繰り返し配置された列とが形成される。これらの列は、第1方向Xに交互に並ぶ。なお、副画素SP1,SP2,SP3のレイアウトは
図2の例に限られない。
【0020】
表示領域DAには、リブ5が配置されている。リブ5は、副画素SP1,SP2,SP3においてそれぞれ画素開口AP1,AP2,AP3を有している。
図2の例においては、画素開口AP1が画素開口AP2よりも大きく、画素開口AP2が画素開口AP3よりも大きい。
【0021】
副画素SP1は、画素開口AP1とそれぞれ重なる下電極LE1、上電極UE1および有機層OR1を備えている。副画素SP2は、画素開口AP2とそれぞれ重なる下電極LE2、上電極UE2および有機層OR2を備えている。副画素SP3は、画素開口AP3とそれぞれ重なる下電極LE3、上電極UE3および有機層OR3を備えている。
【0022】
下電極LE1、上電極UE1および有機層OR1のうち画素開口AP1と重なる部分は、副画素SP1の表示素子DE1を構成する。下電極LE2、上電極UE2および有機層OR2のうち画素開口AP2と重なる部分は、副画素SP2の表示素子DE2を構成する。下電極LE3、上電極UE3および有機層OR3のうち画素開口AP3と重なる部分は、副画素SP3の表示素子DE3を構成する。表示素子DE1,DE2,DE3は、後述するキャップ層をさらに含んでもよい。リブ5は、これら表示素子DE1,DE2,DE3の各々を囲っている。
【0023】
下電極LE1は、コンタクトホールCH1を通じて副画素SP1の画素回路1(
図1参照)に接続されている。下電極LE2は、コンタクトホールCH2を通じて副画素SP2の画素回路1に接続されている。下電極LE3は、コンタクトホールCH3を通じて副画素SP3の画素回路1に接続されている。
【0024】
リブ5の上には、隔壁6が配置されている。隔壁6は、全体的にリブ5と重なっており、リブ5と同様の平面形状を有している。すなわち、隔壁6は、副画素SP1,SP2,SP3においてそれぞれ開口AP61,AP62,AP63を有している。他の観点からいうと、リブ5および隔壁6は、表示素子DE1,DE2,DE3の間に配置されており、平面視において格子状である。
【0025】
図3は、
図2中のIII-III線に沿う表示パネルPNLの概略的な断面図である。上述の基板10の上に回路層11が配置されている。回路層11は、
図1に示した画素回路1、走査線GL、信号線SLおよび電源線PLなどの各種回路や配線を含む。
【0026】
回路層11は、有機絶縁層12により覆われている。有機絶縁層12は、回路層11により生じる凹凸を平坦化する平坦化膜として機能する。
図3の断面には表れていないが、上述のコンタクトホールCH1,CH2,CH3は有機絶縁層12に設けられている。
【0027】
下電極LE1,LE2,LE3は、有機絶縁層12の上に配置されている。リブ5は、有機絶縁層12および下電極LE1,LE2,LE3の上に配置されている。下電極LE1,LE2,LE3の端部は、リブ5により覆われている。
【0028】
隔壁6は、リブ5の上に配置された導電性を有する下部61と、下部61の上に配置された上部62とを含む。上部62は、下部61よりも大きい幅を有している。これにより、上部62の両端部が下部61の側面よりも突出している。このような隔壁6の形状は、オーバーハング状と呼ばれる。
【0029】
有機層OR1は、画素開口AP1を通じて下電極LE1を覆っている。上電極UE1は、有機層OR1を覆い、下電極LE1と対向している。有機層OR2は、画素開口AP2を通じて下電極LE2を覆っている。上電極UE2は、有機層OR2を覆い、下電極LE2と対向している。有機層OR3は、画素開口AP3を通じて下電極LE3を覆っている。上電極UE3は、有機層OR3を覆い、下電極LE3と対向している。上電極UE1,UE2,UE3は、隔壁6の下部61の側面に接触している。
【0030】
図3の例においては、上電極UE1の上にキャップ層CP1が配置され、上電極UE2の上にキャップ層CP2が配置され、上電極UE3の上にキャップ層CP3が配置されている。キャップ層CP1,CP2,CP3は、それぞれ有機層OR1,OR2,OR3が発する光の取り出し効率を向上させる光学調整層としての役割を有している。
【0031】
以下の説明においては、有機層OR1、上電極UE1およびキャップ層CP1を含む多層体を積層膜FL1と呼び、有機層OR2、上電極UE2およびキャップ層CP2を含む多層体を積層膜FL2と呼び、有機層OR3、上電極UE3およびキャップ層CP3を含む多層体を積層膜FL3と呼ぶ。
【0032】
積層膜FL1の一部は、上部62の上に位置している。当該一部は、積層膜FL1のうち隔壁6の下に位置する部分(表示素子DE1を構成する部分)と離間している。同様に、積層膜FL2の一部は上部62の上に位置し、当該一部は積層膜FL2のうち隔壁6の下に位置する部分(表示素子DE2を構成する部分)と離間している。さらに、積層膜FL3の一部は上部62の上に位置し、当該一部は積層膜FL3のうち隔壁6の下に位置する部分(表示素子DE3を構成する部分)と離間している。
【0033】
副画素SP1,SP2,SP3には、封止層SE1,SE2,SE3がそれぞれ配置されている。封止層SE1は、積層膜FL1や副画素SP1の周囲の隔壁6を連続的に覆っている。封止層SE2は、積層膜FL2や副画素SP2の周囲の隔壁6を連続的に覆っている。封止層SE3は、積層膜FL3や副画素SP3の周囲の隔壁6を連続的に覆っている。
【0034】
図3の例においては、副画素SP1,SP2の間の隔壁6上の積層膜FL1および封止層SE1が、当該隔壁6上の積層膜FL2および封止層SE2と離間している。また、副画素SP1,SP3の間の隔壁6上の積層膜FL1および封止層SE1が、当該隔壁6上の積層膜FL3および封止層SE3と離間している。
【0035】
封止層SE1,SE2,SE3は、樹脂層13により覆われている。樹脂層13は、封止層14により覆われている。封止層14は、樹脂層15により覆われている。樹脂層13,15および封止層14は、少なくとも表示領域DAの全体に連続的に設けられ、その一部が周辺領域SAにも及んでいる。
【0036】
偏光板、タッチパネル、保護フィルムまたはカバーガラスなどのカバー部材が樹脂層15の上方にさらに配置されてもよい。このようなカバー部材は、例えばOCA(Optical Clear Adhesive)などの接着層を介して樹脂層15に接着されてもよい。
【0037】
有機絶縁層12は、有機絶縁材料で形成されている。リブ5および封止層14,SE1,SE2,SE3は、シリコン窒化物(SiNx)、シリコン酸化物(SiOx)、シリコン酸窒化物(SiON)または酸化アルミニウム(Al2O3)などの無機絶縁材料で形成されている。一例では、リブ5がシリコン酸窒化物で形成され、封止層14,SE1,SE2,SE3がシリコン窒化物で形成されている。樹脂層13,15は、例えばエポキシ樹脂やアクリル樹脂などの樹脂材料(有機絶縁材料)で形成されている。
【0038】
下電極LE1,LE2,LE3は、例えば銀(Ag)で形成された反射層と、この反射層の上面および下面をそれぞれ覆う一対の導電性酸化物層とを有している。各導電性酸化物層は、例えばITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)またはIGZO(Indium Gallium Zinc Oxide)などの透明な導電性酸化物で形成することができる。
【0039】
上電極UE1,UE2,UE3は、例えばマグネシウムと銀の合金(MgAg)などの金属材料で形成されている。例えば、下電極LE1,LE2,LE3はアノードに相当し、上電極UE1,UE2,UE3はカソードに相当する。
【0040】
有機層OR1,OR2,OR3は、例えば、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層および電子注入層の積層構造を有している。有機層OR1,OR2,OR3は、複数の発光層を含むいわゆるタンデム構造を有してもよい。
【0041】
キャップ層CP1,CP2,CP3は、例えば透明な複数の薄膜が重ねられた積層構造を有している。当該複数の薄膜は、無機材料によって形成された薄膜および有機材料によって形成された薄膜を含んでもよい。また、当該複数の薄膜は、互いに異なる屈折率を有している。これら薄膜の材料は、上電極UE1,UE2,UE3の材料とは異なり、また、封止層SE1,SE2,SE3の材料とも異なる。なお、キャップ層CP1,CP2,CP3の少なくとも1つが省略されてもよい。
【0042】
隔壁6の下部61は、例えばアルミニウムによって形成されている。下部61は、アルミニウム-ネオジム合金(AlNd)、アルミニウム-イットリウム合金(AlY)およびアルミニウム-シリコン合金(AlSi)などのアルミニウム合金によって形成されてもよいし、アルミニウム層とアルミニウム合金層の積層構造を有してもよい。さらに、下部61は、アルミニウム層またはアルミニウム合金層の下に、アルミニウムやアルミニウム合金とは異なる金属材料で形成されたボトム層を有してもよい。このようなボトム層を形成する金属材料としては、例えばモリブデン(Mo)、窒化チタン(TiN)、モリブデン-タングステン合金(MoW)またはモリブデン-ニオブ合金(MoNb)を用いることができる。
【0043】
例えば、隔壁6の上部62は、金属材料で形成された下層と、導電性酸化物で形成された上層との積層構造を有している。下層を形成する金属材料としては、例えばチタン、窒化チタン、モリブデン、タングステン、モリブデン-タングステン合金またはモリブデン-ニオブ合金を用いることができる。上層を形成する導電性酸化物としては、例えばITOまたはIZOを用いることができる。なお、上部62は、金属材料の単層構造を有してもよい。
【0044】
隔壁6には、共通電圧が供給されている。この共通電圧は、下部61の側面に接触した上電極UE1,UE2,UE3にそれぞれ供給される。下電極LE1,LE2,LE3には、副画素SP1,SP2,SP3がそれぞれ有する画素回路1を通じて画素電圧が供給される。
【0045】
有機層OR1,OR2,OR3は、電圧の印加に応じて発光する。具体的には、下電極LE1と上電極UE1の間に電位差が形成されると、有機層OR1の発光層が青色の波長域の光を放つ。下電極LE2と上電極UE2の間に電位差が形成されると、有機層OR2の発光層が緑色の波長域の光を放つ。下電極LE3と上電極UE3の間に電位差が形成されると、有機層OR3の発光層が赤色の波長域の光を放つ。
【0046】
他の例として、有機層OR1,OR2,OR3の発光層が同一色(例えば白色)の光を放ってもよい。この場合において、表示装置DSPは、発光層が放つ光を副画素SP1,SP2,SP3に対応する色の光に変換するカラーフィルタを備えてもよい。また、表示装置DSPは、発光層が放つ光により励起して副画素SP1,SP2,SP3に応じた色の光を生成する量子ドットを含んだ層を備えてもよい。
【0047】
表示装置DSPの製造時には、それぞれ表示パネルPNLに相当する複数の領域(パネル部)が形成された大型のマザー基板が作製される。このマザー基板に適用し得る構成について以下に説明する。
【0048】
図4は、本実施形態に係るマザー基板MB(表示装置用マザー基板)の概略的な平面図である。マザー基板MBは、例えば図示したように矩形状であるが、円形などの他の形状であってもよい。マザー基板MBは、マトリクス状に配置された複数のパネル部PPと、これらパネル部PPの周囲の余白領域BAとを有している。
【0049】
図5は、マザー基板MBの一部の概略的な平面図である。各パネル部PPの外形は、マザー基板MBからパネル部PPを切り出すためのカットラインCLに相当する。各パネル部PPは、上述の表示領域DAおよび周辺領域SAを有している。
【0050】
図5において拡大して示すように、余白領域BAには隔壁7(ドット模様を付した部分)が配置されている。隔壁7は、互いに平行に配置された複数の第1線状部7xと、互いに平行に配置された複数の第2線状部7yとを有している。
【0051】
複数の第1線状部7xは、第2方向Yに延びるとともに、第1方向Xに並んでいる。複数の第2線状部7yは、第1方向Xに延びるとともに、第2方向Yに並んでいる。
図5の例においては、各第1線状部7xと各第2線状部7yが交差している。これにより、隔壁7は、全体として格子状である。
【0052】
他の観点からいうと、隔壁7は、複数の閉領域CAを形成している。閉領域CAは、隣り合う2本の第1線状部7xと、隣り合う2本の第2線状部7yとで囲われた正方形または長方形の領域である。
【0053】
第1線状部7xは、第1方向Xにおいて幅Wx1を有している。第2線状部7yは、第2方向Yにおいて幅Wy1を有している。閉領域CAは、第1方向Xにおいて幅Wx2を有し、第2方向Yにおいて幅Wy2を有している。幅Wx2は、複数の第1線状部7xの配置間隔に相当する。幅Wy2は、複数の第2線状部7yの配置間隔に相当する。
【0054】
例えば、幅Wx2は、副画素SP1,SP2,SP3それぞれの第1方向Xにおける幅よりも大きい。また、幅Wy2は、副画素SP1,SP2,SP3それぞれの第2方向Yにおける幅よりも大きい。
図5の例においては、幅Wx2,Wy2がそれぞれ幅Wx1,Wy1よりも大きい(Wx2>Wx1,Wy2>Wy1)。詳しくは後述するが、幅Wx2,Wy2の少なくとも一方は200μm以下であることが好ましい(Wx2,Wy2≦200μm)。
【0055】
図5のマザー基板MBにおける格子状の模様は、隔壁7が設けられる領域を示している。すなわち、
図5の例においては、余白領域BAに加え、周辺領域SAにも隔壁7が設けられている。表示領域DAには隔壁7が設けられていない。周辺領域SAに設けられた隔壁7は、カットラインCLに沿ってパネル部PPが切り出された後にも、パネル部PP(表示パネルPNL)に残る。
【0056】
パネル部PPを効率よく切り出す観点からは、カットラインCLに隔壁7が設けられていないことが好ましい。この場合においては、周辺領域SAに設けられた隔壁7と、余白領域BAに設けられた隔壁7とが、周辺領域SAおよび余白領域BAの境界において分断される。
【0057】
なお、隔壁7は、周辺領域SAおよび余白領域BAの全体に設けられる必要はない。周辺領域SAおよび余白領域BAの一部に隔壁7が設けられ、残りの部分に隔壁7が設けられていなくてもよい。
【0058】
図6は、
図5におけるVI-VI線に沿う余白領域BAの概略的な断面図である。マザー基板MBは、絶縁性の基板10aを備えている。マザー基板MBからパネル部PPを切り出す際には、基板10aがカットラインCLに沿って切断される。切り出されたパネル部PPの基板10aは、
図3等に示した基板10に相当する。
【0059】
マザー基板MBは、余白領域BAにおいて基板10aの上方に配置された無機絶縁層100を備えている。無機絶縁層100は、例えばリブ5と同じ材料で形成されている。無機絶縁層100およびリブ5は、一体的に形成されていてもよい。また、無機絶縁層100およびリブ5は、カットラインCLに沿って分断されていてもよい。
図6の例においては、基板10aと無機絶縁層100の間に有機絶縁層12が配置されている。
【0060】
隔壁7は、無機絶縁層100の上に配置された下部71と、下部71の上に配置された上部72とを含む。上部72は、下部71よりも大きい幅を有している。これにより、上部72の両端部が下部71の側面よりも突出している。このように、隔壁7は、
図3に示した隔壁6と同じくオーバーハング状である。例えば、隔壁7の下部71および上部72は、それぞれ隔壁6の下部61および上部62と同じ材料で形成されている。
【0061】
なお、余白領域BAの構造は
図6の例に限られない。基板10aと有機絶縁層12の間に他の絶縁層や導電層が介在してもよい。また、無機絶縁層100および隔壁7は、他の絶縁層または導電層によって覆われていてもよい。
【0062】
続いて、マザー基板MBおよび表示装置DSPの製造方法について説明する。
図7は、マザー基板MBおよび表示装置DSPの製造方法の一例を示すフローチャートである。
図8A乃至
図15Aは、それぞれ製造途中のマザー基板MBにおける表示領域DAの概略的な断面図である。
図8B乃至
図15Bは、それぞれ製造途中のマザー基板MBにおける余白領域BAの概略的な断面図である。周辺領域SAにも
図8B乃至
図15Bと同様の製造工程を適用できる。なお、
図8A乃至
図15Aおよび
図8B乃至
図15Bにおいては基板10aおよび回路層11を省略している。
【0063】
表示装置DSPの製造においては、先ず基板10aの上に回路層11、有機絶縁層12および下電極LE1,LE2,LE3が形成される(工程PR1)。さらに、リブ5、隔壁6および隔壁7が形成される(工程PR2)。
【0064】
工程PR2においては、
図8Aおよび
図8Bに示すように、リブ5に加工するための無機絶縁層100がマザー基板MBの全体に形成される。さらに、下部61,71に加工するための第1層101が無機絶縁層100の上に形成され、上部62,72に加工するための第2層102が第1層101の上に形成される。
【0065】
続いて、
図9Aおよび
図9Bに示すように、第1層101および第2層102がパターニングされる。このパターニングは、第2層102を上部62,72の形状に加工するエッチングと、第1層101を下部61,71の形状に加工するエッチングとを含む。これらのエッチングにより、下部71(第1下部)および上部72(第1上部)を含む隔壁7(第1隔壁)が余白領域BAおよび周辺領域SAに形成されるとともに、下部61(第2下部)および上部62(第2上部)を含む隔壁6(第2隔壁)が表示領域DAに形成される。
【0066】
隔壁6,7の形成の後、
図9Aに示すように、無機絶縁層100に画素開口AP1,AP2,AP3が形成される。これにより、表示領域DAにおいてリブ5が形成される。なお、
図8Aおよび
図9Aにおいては、隔壁6が形成された後に画素開口AP1,AP2,AP3が形成される場合を示した。他の例として、画素開口AP1,AP2,AP3が形成された後に隔壁6が形成されてもよい。
【0067】
リブ5、隔壁6および隔壁7の形成の後、表示素子DE1,DE2,DE3を形成するための工程が実施される。本実施形態においては、表示素子DE1が最初に形成され、表示素子DE2が次に形成され、表示素子DE3が最後に形成される場合を想定する。ただし、表示素子DE1,DE2,DE3の形成順はこの例に限られない。
【0068】
表示素子DE1の形成にあたっては、先ず
図10Aおよび
図10Bに示すように、積層膜FL1および封止層SE1がマザー基板MBの全体に形成される(工程PR3)。積層膜FL1は、
図3に示したように、画素開口AP1を通じて下電極LE1に接触する有機層OR1、有機層OR1を覆う上電極UE1、および、上電極UE1を覆うキャップ層CP1を含む。有機層OR1、上電極UE1およびキャップ層CP1は、蒸着によって形成される。また、封止層SE1は、CVD(Chemical Vapor Deposition)によって形成される。
【0069】
積層膜FL1は、オーバーハング状の隔壁6,7によって複数の部分に分断される。
図10Aに示すように、表示領域DAにおける積層膜FL1は、画素開口AP1,AP2,AP3を通じて露出した下電極LE1,LE2,LE3、リブ5および隔壁6を覆う。また、
図10Bに示すように、余白領域BAおよび周辺領域SAにおける積層膜FL1は、無機絶縁層100および隔壁7を覆う。封止層SE1は、積層膜FL1の分割された各部分および隔壁6,7を連続的に覆う。
【0070】
工程PR3の後、積層膜FL1および封止層SE1がパターニングされる(工程PR4)。このパターニングにおいては、
図10Aに示すように、封止層SE1の上にレジストR1が配置される。レジストR1は、副画素SP1とその周囲の隔壁6の一部を覆っている。余白領域BAや周辺領域SAにはレジストR1が配置されない。
【0071】
その後、レジストR1をマスクとしたエッチングにより、
図11Aに示すように積層膜FL1および封止層SE1のうちレジストR1から露出した部分が除去される。これにより、副画素SP1に表示素子DE1が形成される。例えば、当該エッチングは、封止層SE1、キャップ層CP1、上電極UE1および有機層OR1に対して順に実施されるウェットエッチングやドライエッチングを含む。
【0072】
余白領域BAおよび周辺領域SAも当該エッチングに晒される。したがって、
図11Bに示すように、余白領域BAおよび周辺領域SAに配置された積層膜FL1および封止層SE1が除去される。当該エッチングの後、レジストR1が除去される。
【0073】
表示素子DE2は、表示素子DE1と同様の手順で形成される。すなわち、表示素子DE2の形成にあたっては、先ず
図12Aおよび
図12Bに示すように、積層膜FL2および封止層SE2がマザー基板MBの全体に形成される(工程PR5)。積層膜FL2は、
図3に示したように、画素開口AP2を通じて下電極LE2に接触する有機層OR2、有機層OR2を覆う上電極UE2、および、上電極UE2を覆うキャップ層CP2を含む。有機層OR2、上電極UE2およびキャップ層CP2は、蒸着によって形成される。また、封止層SE2は、CVDによって形成される。
【0074】
積層膜FL2は、オーバーハング状の隔壁6,7によって複数の部分に分断される。封止層SE2は、積層膜FL2の分断された各部分および隔壁6,7を連続的に覆う。
【0075】
工程PR5の後、積層膜FL2および封止層SE2がパターニングされる(工程PR6)。このパターニングにおいては、
図12Aに示すように、封止層SE2の上にレジストR2が配置される。レジストR2は、副画素SP2とその周囲の隔壁6の一部を覆っている。余白領域BAや周辺領域SAにはレジストR2が配置されない。
【0076】
その後、レジストR2をマスクとしたエッチングにより、
図13Aに示すように積層膜FL2および封止層SE2のうちレジストR2から露出した部分が除去される。これにより、副画素SP2に表示素子DE2が形成される。例えば、当該エッチングは、封止層SE2、キャップ層CP2、上電極UE2および有機層OR2に対して順に実施されるウェットエッチングやドライエッチングを含む。
【0077】
余白領域BAも当該エッチングに晒される。したがって、
図13Bに示すように、余白領域BAおよび周辺領域SAに配置された積層膜FL2および封止層SE2が除去される。当該エッチングの後、レジストR2が除去される。
【0078】
表示素子DE3は、表示素子DE1,DE2と同様の手順で形成される。すなわち、表示素子DE3の形成にあたっては、先ず
図14Aおよび
図14Bに示すように、積層膜FL3および封止層SE3がマザー基板MBの全体に形成される(工程PR7)。積層膜FL3は、
図3に示したように、画素開口AP3を通じて下電極LE3に接触する有機層OR3、有機層OR3を覆う上電極UE3、および、上電極UE3を覆うキャップ層CP3を含む。有機層OR3、上電極UE3およびキャップ層CP3は、蒸着によって形成される。また、封止層SE3は、CVDによって形成される。
【0079】
積層膜FL3は、オーバーハング状の隔壁6,7によって複数の部分に分断される。封止層SE3は、積層膜FL3の分断された各部分および隔壁6,7を連続的に覆う。
【0080】
工程PR7の後、積層膜FL3および封止層SE3がパターニングされる(工程PR8)。このパターニングにおいては、
図14Aに示すように、封止層SE3の上にレジストR3が配置される。レジストR3は、副画素SP3とその周囲の隔壁6の一部を覆っている。余白領域BAや周辺領域SAにはレジストR3が配置されない。
【0081】
その後、レジストR3をマスクとしたエッチングにより、
図15Aに示すように積層膜FL3および封止層SE3のうちレジストR3から露出した部分が除去される。これにより、副画素SP3に表示素子DE3が形成される。例えば、当該エッチングは、封止層SE3、キャップ層CP3、上電極UE3および有機層OR3に対して順に実施されるウェットエッチングやドライエッチングを含む。
【0082】
余白領域BAおよび周辺領域SAも当該エッチングに晒される。したがって、
図15Bに示すように、余白領域BAおよび周辺領域SAに配置された積層膜FL3および封止層SE3が除去される。当該エッチングの後、レジストR3が除去される。
【0083】
表示素子DE1,DE2,DE3が形成された後、各パネル部PPに対し、
図3に示した樹脂層13、封止層14および樹脂層15が順に形成される(工程PR9)。さらに、マザー基板MBから各パネル部PPが切り出される(工程PR10)。切り出されたパネル部PPは、表示パネルPNLに相当する。
【0084】
本実施形態に係る表示装置DSPおよびマザー基板MBによれば、製造時の歩留まりを改善することが可能である。この効果につき、
図16および
図17を用いて以下に説明する。
【0085】
図16は、比較例に係るマザー基板MBcの余白領域BA(あるいは周辺領域SA)の概略的な断面図である。マザー基板MBcは、隔壁7を備えていない点で本実施形態に係るマザー基板MBと相違する。
図16(a)の断面は、
図10Bと同様の工程に相当するものであり、余白領域BAに積層膜FL1および封止層SE1が形成されている。
【0086】
積層膜FL1および封止層SE1のパターニング(
図7の工程PR4)においては、マザー基板MBが大気中での水洗などの洗浄処理やレジストの現像処理に晒される。また、無機絶縁材料で形成された封止層SE1には、微小なピンホールが生じることがある。洗浄処理等において水分が当該ピンホールから積層膜FL1に浸入し、有機層OR1と無機絶縁層100の界面に到達すると、有機層OR1が無機絶縁層100の表面から浮き上がった剥離部Gが生じ得る。
【0087】
水分が有機層OR1を伝わると、
図16(b)に示すように剥離部Gが拡大し、積層膜FL1と無機絶縁層100の密着力が弱まる。これにより、
図16(c)に示すように、積層膜FL1および封止層SE1の一部が剥落する可能性がある。剥落した積層膜FL1および封止層SE1は、製造ラインのチャンバ等を汚染する一因となる。そのため、汚染部分の清掃が必要となり、製造ラインを停止しなければならない。
【0088】
図17は、本実施形態に係るマザー基板MBの余白領域BA(あるいは周辺領域SA)の概略的な断面図である。
図17(a)においては、
図16(a)と同じく余白領域BAに積層膜FL1および封止層SE1が形成されている。また、水分が積層膜FL1に浸入し、剥離部Gが生じている。
【0089】
さらに、
図17(b)においては剥離部Gが拡大している。しかしながら、本実施形態においては余白領域BAおよび周辺領域SAに隔壁7が配置され、この隔壁7によって積層膜FL1が分断されている。そのため、剥離部Gの拡大が抑制される。
【0090】
具体的には、
図17に示すように積層膜FL1と無機絶縁層100の間に剥離部Gが生じた場合、この剥離部Gの拡がりは閉領域CA内に抑制される。また、隔壁7の上に位置する積層膜FL1に剥離部Gが生じた場合には、この剥離部Gの拡がりが隔壁7上に抑制される。
【0091】
なお、
図17(b)のように剥離部Gが生じた箇所において、積層膜FL1は、封止層SE1によって抑えられる。そのため、積層膜FL1および封止層SE1が剥落しにくい。
【0092】
図5に示したように隔壁7が複数の第1線状部7xおよび複数の第2線状部7yで構成される場合には、隣り合う第1線状部7xの間隔(閉領域CAの幅Wx2)や隣り合う第2線状部7yの間隔(閉領域CAの幅Wy2)がそれぞれ200μm以下であることが好ましい。これにより、閉領域CAにおける剥離部Gの幅が200μm以下の狭い範囲に抑えられ、積層膜FL1および封止層SE1が剥落に至りにくい。
【0093】
なお、
図16および
図17においては積層膜FL1および封止層SE1に着目したが、積層膜FL2,FL3および封止層SE2,SE3についても同様の剥離が生じ得る。本実施形態によれば、これら積層膜FL2,FL3および封止層SE2,SE3の剥落も抑制することができる。
【0094】
[第2実施形態]
第2実施形態においては、隔壁7に適用し得る構成の他の一例を開示する。特に言及しない構成は第1実施形態と同様である。
【0095】
図18は、本実施形態に係る隔壁7の概略的な平面図である。この図の例において、隔壁7は、
図2に示した隔壁6と実質的に同じパターンを有している。具体的には、隔壁7は、
図2に示した隔壁6の開口AP61,AP62,AP63と同一または類似した形状の開口AP71,AP72,AP73を有している。開口AP71,AP72,AP73の内側の領域は、第1実施形態と同様の閉領域CAに相当する。
【0096】
開口AP71,AP72,AP73の位置関係は、開口AP61,AP62,AP63の位置関係と同様である。開口AP71,AP72,AP73の大きさは、例えば開口AP61,AP62,AP63と同様であるが、この例に限られない。
【0097】
隔壁6,7の形状が大きく異なる場合、マザー基板MBの面内において、
図8Aおよび
図8Bに示した第1層101および第2層102をパターニングする際のエッチングにむらが生じる可能性がある。これに対し、本実施形態のように隔壁7が隔壁6と実質的に同じパターンを有する場合、第1層101および第2層102をパターニングする際のエッチングの均一性を改善することができる。
【0098】
なお、隔壁7の形状は、第1および第2実施形態にて開示したものに限られない。例えば、隔壁7は、必ずしも閉領域CAを形成する必要はない。他の例として、隔壁7は、互いに平行に配置された複数の線状部により構成され、これら線状部が互いに接続されていなくてもよい。このような構成であっても、線状部の配列方向への剥離部Gの拡がりが抑制される。
【0099】
また、余白領域BAに配置された隔壁7と、周辺領域SAに配置された隔壁7とが異なる形状を有してもよい。一例として、余白領域BAには
図5に示した形状の隔壁7が配置され、周辺領域SAには
図18に示した形状の隔壁7が配置されてもよい。さらに他の例として、周辺領域SAに隔壁7が配置されていなくてもよい。
【0100】
第1実施形態においては、隔壁6,7が同じプロセスによって形成される場合を例示した。しかしながら、隔壁6,7は別々の工程によって形成されてもよい。
【0101】
以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り本発明の範囲に属する。
【0102】
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【0103】
また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0104】
DSP…表示装置、PNL…表示パネル、DA…表示領域、SA…周辺領域、PX…画素、SP1,SP2,SP3…副画素、DE1,DE2,DE3…表示素子、LE1,LE2,LE3…下電極、OR1,OR2,OR3…有機層、UE1,UE2,UE3…上電極、SE1,SE2,SE3…封止層、CA…閉領域、5…リブ、6,7…隔壁、61,71…下部、62,72…上部、100…無機絶縁層。