特開 2024-108518 基準電流源

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024108518

(43)【公開日】2024-08-13

(54)【発明の名称】基準電流源

(51)【国際特許分類】

   G05F 3/26 20060101AFI20240805BHJP

【ＦＩ】

G05F3/26

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023012933

(22)【出願日】2023-01-31

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000567

【氏名又は名称】弁理士法人サトー

(72)【発明者】

【氏名】マキンワ コフィ アフォラビ アントニー

(72)【発明者】

【氏名】タン ゾン

【テーマコード（参考）】

5H420

【Ｆターム（参考）】

5H420NA21

5H420NA27

5H420NB03

5H420NB12

5H420NB25

5H420NC02

5H420NC17

5H420NC23

(57)【要約】

【課題】回路規模の増加を抑制しつつ、基準電流の精度を向上する。
【解決手段】基準電流源１は、１つのダイオード接続されたバイポーラトランジスタからなる第１半導体素子２と、複数のダイオード接続されたバイポーラトランジスタを並列接続してなる第２半導体素子３と、第１半導体素子２および第２半導体素子３の各ベース・エミッタ間電圧の差である差電圧ΔＶｂｅを電流に変換する抵抗４と、一方の入力端子とグランドとの間に第１半導体素子２が接続されるとともに他方の入力端子とグランドとの間に抵抗４および第２半導体素子３が直列接続されるアンプ５と、アンプ５の出力により出力電流が制御されるカレントミラー回路６と、を備える。基準電流源１は、抵抗４により変換された電流に応じた電流を基準電流ＩＲＥＦとして出力する。抵抗４は、差電圧ΔＶｂｅと同程度の温度特性を有する抵抗である。
【選択図】図１

【特許請求の範囲】

【請求項1】

１つのダイオードまたは１つのダイオード接続されたバイポーラトランジスタからなる第１半導体素子（２）と、
複数のダイオードまたは複数のダイオード接続されたバイポーラトランジスタを並列接続してなる第２半導体素子（３）と、
前記第１半導体素子および前記第２半導体素子の各順方向電圧または各ベース・エミッタ間電圧の差である差電圧を電流に変換する変換用抵抗（４、２２）と、
一方の入力端子とグランドとの間に前記第１半導体素子が接続されるとともに他方の入力端子とグランドとの間に前記変換用抵抗および前記第２半導体素子が直列接続されるアンプ（５、３２）と、
前記アンプの出力により出力電流が制御されるカレントミラー回路（６、３３）と、
を備え、
前記変換用抵抗により変換された電流に応じた電流を基準電流として出力し、
前記変換用抵抗は、前記差電圧と同程度の温度特性を有する抵抗である基準電流源。

【請求項2】

前記変換用抵抗は、シリサイド化した抵抗により構成されている請求項１に記載の基準電流源。

【請求項3】

前記変換用抵抗（２２）は、前記差電圧と同程度の温度特性を有する少なくとも２つの抵抗（２２ａ、２２ｂ）の組み合わせからなり、
前記２つの抵抗のうち一方は、前記差電圧の温度特性に対して負方向に大きい温度特性を有し、
前記２つの抵抗のうち他方は、前記差電圧の温度特性に対して正方向に大きい温度特性を有している請求項１または２に記載の基準電流源。

【請求項4】

前記アンプ（３２）は、チョッピングの機能を有している請求項１または２に記載の基準電流源。

【請求項5】

さらに、
前記カレントミラー回路（３３）のばらつき成分を補正するダイナミックエレメントマッチング回路（４２）を備える請求項１または２に記載の基準電流源。

【請求項6】

さらに、
前記カレントミラー回路（３３）のばらつき成分を補正するダイナミックエレメントマッチング回路（４２）を備える請求項４に記載の基準電流源。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、基準電流を出力する基準電流源に関する。

【背景技術】

【0002】

基準電流源は、例えば電流センサに用いられるシャント抵抗に流す電流、Ａ／Ｄ変換器などにおけるアナログ回路の基準となる電流などを供給する用途に用いられることが多い。このような基準電流源は、温度に依存して変動することがない、つまり温度特性の無い一定の基準電流を出力できることが望ましい。特許文献１には、基準電流源における温度特性を小さく抑えるための構成が開示されている。なお、以下の説明では、特許文献１に開示された構成のことを従来技術と称することとする。

【0003】

従来技術は、１つの第１ダイオードの順方向電圧ＶＦ１と、その順方向電圧ＶＦ１と電流密度を変えた第２ダイオード、具体的には複数の並列接続された第２ダイオードの順方向電圧ＶＦ２との差である差電圧ｄＶＦと、に基づいて、温度特性が略ゼロの基準電流Ｉｒｅｆを生成する構成となっている。差電圧ｄＶＦは、下記（Ａ）式により表される。ただし、ｋはボルツマン定数であり、Ｔは絶対温度であり、ｑは電子の電荷量であり、Ｎは第２ダイオードの並列接続数である。

【0004】

【数1】

【0005】

この場合、第１ダイオードに電流を供給するための第１ＰＭＯＳトランジスタ、第２ダイオードに電流を供給するための第２ＰＭＯＳトランジスタおよび基準電流Ｉｒｅｆを出力するための第３ＰＭＯＳトランジスタはカレントミラー回路を構成している。そのため、第１ＰＭＯＳトランジスタＰ１および第２ＰＭＯＳトランジスタＰ２のそれぞれに流れる電流Ｉ１、Ｉ２は、下記（Ｂ）式に示すように等しい値となる。また、この場合、基準電流Ｉｒｅｆは、下記（Ｃ）式により表される。ただし、Ｉ２Ａは第１抵抗と第１ダイオードとの直列回路に流れる電流であり、Ｉ２Ｂは上記直列回路に並列接続された第２抵抗に流れる電流であり、Ｒ１は第１抵抗の抵抗値であり、Ｒ２は第２抵抗の抵抗値である。

【0006】

【数2】

【0007】

ここで、素子の特性から下記（Ｄ）式および（Ｅ）式により表されるように、差電圧ｄＶｆが正の温度特性を持つとともに、順方向電圧ＶＦ１が負の温度特性を持つことが分かっている。

【0008】

【数3】

【0009】

これらを踏まえると、基準電流Ｉｒｅｆの温度特性は、下記（Ｆ）式のように表される。

【0010】

【数4】

【0011】

従来技術では、上記（Ｆ）式から明らかなように、Ｎ、Ｒ１、Ｒ２の各定数を任意の値に設定することにより、差電圧ｄＶｆが持つ正の温度特性と順方向電圧ＶＦ１が持つ負の温度特性とを相殺する形で基準電流Ｉｒｅｆの温度特性を略ゼロにすること、つまり温度特性をキャンセルすることが可能となっている。

【先行技術文献】

【特許文献】

【0012】

【特許文献1】特開平１１－４５１２５号公報

【発明の概要】

【発明が解決しようとする課題】

【0013】

従来技術の構成をＩＣ化することを考えた場合、第１抵抗は、面積効率を重視することから、シリサイド化していない抵抗である非シリサイド抵抗が用いられることが一般的である。なお、ＩＣは、Integrated Circuitの略称である。非シリサイド抵抗は、その温度特性が、例えば０．０１％／Ｋ程度であり、比較的小さい。そのため、第１抵抗として非シリサイド抵抗を用いた場合、差電圧ｄＶｆと第１抵抗だけでは温度特性のキャンセルは不可能である。このようなことから、従来技術では、温度特性のキャンセルを可能にするため、第１ダイオードに並列接続された第４抵抗と、第１抵抗と第２ダイオードとの直列回路に並列接続された第２抵抗と、の追加が必要となっており、その分だけ回路規模が大きくならざるを得ない。

【0014】

また、従来技術では、上記（Ｆ）式に示されるように、順方向電圧ＶＦ１の値が、基準電流Ｉｒｅｆの値に影響を及ぼすようになっているため、順方向電圧ＶＦ１の絶対値が例えばＩＣのパッケージに加わる応力により変動した場合、基準電流Ｉｒｅｆの精度を良好に維持することができなくなるおそれがある。

【0015】

本発明は上記事情に鑑みてなされたものであり、その目的は、回路規模の増加を抑制しつつ、基準電流の精度を向上することができる基準電流源を提供することにある。

【課題を解決するための手段】

【0016】

請求項１に記載の基準電流源は、１つのダイオードまたは１つのダイオード接続されたバイポーラトランジスタからなる第１半導体素子（２）と、複数のダイオードまたは複数のダイオード接続されたバイポーラトランジスタを並列接続してなる第２半導体素子（３）と、前記第１半導体素子および前記第２半導体素子の各順方向電圧または各ベース・エミッタ間電圧の差である差電圧を電流に変換する変換用抵抗（４、２２）と、一方の入力端子とグランドとの間に前記第１半導体素子が接続されるとともに他方の入力端子とグランドとの間に前記変換用抵抗および前記第２半導体素子が直列接続されるアンプ（５、３２）と、前記アンプの出力により出力電流が制御されるカレントミラー回路（６、３３）と、を備える。前記基準電流源は、前記変換用抵抗により変換された電流に応じた電流を基準電流として出力する。前記変換用抵抗は、前記差電圧と同程度の温度特性を有する抵抗である。

【0017】

このような構成によれば、変換用抵抗および差電圧の特性だけで正の温度特性と負の温度特性との相殺が可能となり、基準電流の温度特性を小さく抑えることができる。また、上記構成では、従来技術のように温度特性のキャンセルを可能にするために別途２つの抵抗を追加する必要はなく、その分だけ回路規模を小さく抑えることができる。さらに、上記構成において、各順方向電圧または各ベース・エミッタ間電圧は応力により変動するおそれがあるものの、それらの差である差電圧は応力による変動は極めて小さくなる。上記構成では、基準電流が変換用抵抗の抵抗値および差電圧の値だけにより定まることから、応力による変動の影響が小さい基準電流を生成することができる。このように、上記構成によれば、回路規模の増加を抑制しつつ、基準電流の精度を向上することができるという優れた効果が得られる。

【図面の簡単な説明】

【0018】

【図1】第１実施形態に係る基準電流源の構成を模式的に示す図

【図2】第２実施形態に係る基準電流源の構成を模式的に示す図

【図3】第２実施形態に係る変換用抵抗を１つの抵抗により構成した場合と２つの抵抗の組み合わせにより構成した場合とにおける基準電流の温度特性の一例を示す図

【図4】第３実施形態に係る基準電流源の構成を模式的に示す図

【図5】第４実施形態に係る基準電流源の構成を模式的に示す図

【図6】第５実施形態に係る基準電流源の構成を模式的に示す図

【発明を実施するための形態】

【0019】

以下、複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、第１実施形態について図１を参照して説明する。

【0020】

図１に示すように、本実施形態の基準電流源１は、一定の基準電流ＩＲＥＦを生成して出力する回路であり、第１半導体素子２、第２半導体素子３、抵抗４、アンプ５およびカレントミラー回路６を備えている。基準電流源１は、出力する基準電流ＩＲＥＦの供給先となる各種の回路とともにＩＣとして構成されている。

【0021】

第１半導体素子２は、１つのＰＮＰ形のバイポーラトランジスタから構成される。第１半導体素子２のコレクタは、回路の基準電位が与えられるグランドに接続されているとともに、そのベースに接続されている。つまり、第１半導体素子２を構成するバイポーラトランジスタはダイオード接続されている。第１半導体素子２のエミッタは、ノードＮ１に接続されている。

【0022】

第２半導体素子３は、複数のＰＮＰ形のバイポーラトランジスタを並列接続した構成となっている。本実施形態では、第２半導体素子３におけるバイポーラトランジスタの並列接続数がＰ個であるものとする。ただし、Ｐは、２以上の正の整数である。この場合、第１半導体素子２を構成する１つのバイポーラトランジスタおよび第２半導体素子３を構成する複数のバイポーラトランジスタのそれぞれは、同一のサイズのトランジスタとなっている。

【0023】

第２半導体素子３のコレクタは、グランドに接続されているとともに、そのベースに接続されている。つまり、第２半導体素子３を構成する複数のバイポーラトランジスタのそれぞれは、ダイオード接続されている。第２半導体素子３のエミッタは、抵抗４を介してノードＮ２に接続されている。抵抗４は、第１半導体素子２のベース・エミッタ間電圧である電圧Ｖｂｅ１および第２半導体素子のベース・エミッタ間電圧である電圧Ｖｂｅ２の差である差電圧ΔＶｂｅを電流に変換する変換用抵抗として機能する。差電圧ΔＶｂｅは、下記（１）式により表される。

【0024】

【数5】

【0025】

アンプ５は、その一方の入力端子である反転入力端子がノードＮ１に接続されている。つまり、アンプ５の一方の入力端子とグランドとの間には第１半導体素子２が接続されている。また、アンプ５は、その他方の入力端子である非反転入力端子がノードＮ２に接続されている。つまり、アンプ５の他方の入力端子とグランドとの間には抵抗４および第２半導体素子３が直列接続されている。アンプ５の出力端子は、ノードＮ３に接続されている。

【0026】

カレントミラー回路６は、アンプ５の出力により出力電流が制御される回路であり、３つのトランジスタＱ１、Ｑ２、Ｑ３を備えている。トランジスタＱ１～Ｑ３は、いずれもＰチャネル型のＭＯＳトランジスタである。トランジスタＱ１～Ｑ３の各ゲートは、共通接続されているとともにノードＮ３に接続されている。トランジスタＱ１～Ｑ３の各ソースは、共通接続されているとともに回路の電源電圧ＶＤＤが与えられる電源線７に接続されている。トランジスタＱ１のドレインは、ノードＮ１に接続されており、トランジスタＱ２のドレインは、ノードＮ２に接続されている。トランジスタＱ３のドレインは、基準電流ＩＲＥＦの出力ノードであるノードＮｏに接続されている。

【0027】

上記構成によれば、アンプ５の動作により、互いに面積比が異なる第１半導体素子２および第２半導体素子３に、互いに同等のコレクタ電流が流れる。つまり、上記構成によれば、第１半導体素子２および第２半導体素子３が互いに異なる電流密度で動作する。このとき、抵抗４の低電位側端子の電圧が電圧Ｖｂｅ２になるとともに抵抗４の高電位側端子の電圧が電圧Ｖｂｅ１になり、その結果、抵抗４の各端子間の電圧が差電圧ΔＶｂｅになる。そのため、差電圧ΔＶｂｅが抵抗４により電流に変換される。

【0028】

カレントミラー回路６を構成する各トランジスタＱ１～Ｑ３のドレイン電流は、このように抵抗４により変換された電流に応じた電流となる。そのため、上記構成の基準電流源１によれば、抵抗４により変換された電流に応じた電流が基準電流ＩＲＥＦとして出力される。本実施形態では、抵抗４は、差電圧ΔＶｂｅと同程度の温度特性を有する抵抗であり、具体的には、シリサイド化したポリ抵抗、拡散抵抗などにより構成されている。

【0029】

次に、上記構成の基準電流源１により生成される基準電流ＩＲＥＦの温度特性がキャンセルされる仕組みについて説明する。差電圧ΔＶｂｅの温度特性および抵抗４の温度特性は、それぞれ下記（２）式および（３）式により表される。ただし、Ｔ０は任意の温度であり、ΔＶｂｅ０は温度Ｔ０での差電圧ΔＶｂｅであり、Ｒは抵抗４の抵抗値であり、Ｒ０は温度Ｔ０での抵抗値Ｒであり、αおよびβは温度係数である。

【0030】

【数6】

【0031】

上記構成における基準電流ＩＲＥＦは、下記（４）式により表されるように、差電圧ΔＶｂｅと抵抗４の抵抗値Ｒとにより定まる。そして、上記（２）式および（３）式を踏まえると、基準電流ＩＲＥＦは、下記（５）式のように表すことができる。

【0032】

【数7】

【0033】

ここで、差電圧ΔＶｂｅの温度係数αは、下記（６）式に示すように、０．３３％／Ｋ程度の値となる。また、抵抗４の温度係数βは、シリサイド化した抵抗の種類にもよるが、概ね０．３％／Ｋ程度の値となる。

【0034】

【数8】

【0035】

このように、上記構成では、温度係数αと温度係数βとが概ね同じ値となっている。温度係数α、βが同一の値であれば、上記（６）式における温度に依存する項「α（Ｔ－Ｔ０）－β（Ｔ－Ｔ０）」をゼロにすることができ、そうすると、基準電流ＩＲＥＦは、温度に依存して変動することがない電流となる。したがって、上記構成によれば、基準電流ＩＲＥＦの温度特性をキャンセルすることが可能となっている。

【0036】

以上説明した本実施形態によれば、次のような効果が得られる。
一般的には、シリサイド化した抵抗は、シート抵抗値が小さいために、面積効率が悪い、ばらつきが大きい、といった課題があり、使用されることが少ない。ただし、シリサイド化した抵抗は、その温度特性が差電圧ΔＶｂｅの温度特性と非常に近いというメリットがある。本実施形態の基準電流源１では、このような点に着目し、差電圧ΔＶｂｅを電流に変換する変換用抵抗である抵抗４として、シリサイド化した抵抗、つまり差電圧ΔＶｂｅと同程度の温度特性を有する抵抗が用いられている。

【0037】

このようにすることで、本実施形態の基準電流源１では、抵抗４および差電圧ΔＶｂｅの特性だけで正の温度特性と負の温度特性との相殺が可能となり、基準電流ＩＲＥＦの温度特性を小さく抑えることができる。また、本実施形態の基準電流源１では、従来技術のように温度特性のキャンセルを可能にするために別途２つの抵抗を追加する必要はなく、その分だけ回路規模を小さく抑えることができる。

【0038】

本実施形態の基準電流源１では、第１半導体素子２および第２半導体素子３の各逆飽和電流が応力により変動することが要因で電圧Ｖｂｅ１、Ｖｂｅ２が変動するおそれがある。しかし、本実施形態の基準電流源１によれば、差電圧ΔＶｂｅは、電圧Ｖｂｅ１、Ｖｂｅ２の差から決まることから、各逆飽和電流に差分が無ければ、その応力変動は極めて小さくなる。本実施形態の基準電流源１では、基準電流ＩＲＥＦが抵抗４の抵抗値Ｒおよび差電圧ΔＶｂｅの値だけにより定まることから、応力による変動の影響が小さい基準電流ＩＲＥＦを生成することができる。このように、本実施形態によれば、回路規模の増加を抑制しつつ、基準電流ＩＲＥＦの精度を向上することができるという優れた効果が得られる。

【0039】

（第２実施形態）
以下、第２実施形態について図２および図３を参照して説明する。
図２に示すように、本実施形態の基準電流源２１は、図１に示した第１実施形態の基準電流源１に対し、抵抗４に代えて抵抗２２を備えている点などが異なる。抵抗２２は、２つの抵抗２２ａ、２２ｂの組み合わせ、具体的には２つの抵抗２２ａ、２２ｂが直列接続された直列回路から構成される。抵抗２２ａは、差電圧ΔＶｂｅと同程度の温度特性を有する抵抗であり、具体的には、シリサイド化したポリ抵抗により構成されている。抵抗２２ｂは、差電圧ΔＶｂｅと同程度の温度特性を有する抵抗であり、具体的には、シリサイド化した拡散抵抗により構成されている。

【0040】

２つの抵抗２２ａ、２２ｂのうち一方である抵抗２２ａの温度係数β１は、０．２８％／Ｋ程度の値であり、差電圧ΔＶｂｅの温度係数αよりも小さい値である。言い換えると、抵抗２２ａは、差電圧ΔＶｂｅの温度特性に対して負方向に大きい温度特性を有している。また、２つの抵抗２２ａ、２２ｂのうち他方である抵抗２２ｂの温度係数β２は、０．３３５％／Ｋ程度の値であり、差電圧ΔＶｂｅの温度係数αよりも大きい値である。言い換えると、抵抗２２ｂは、差電圧ΔＶｂｅの温度特性に対して正方向に大きい温度特性を有している。

【0041】

次に、上記構成の基準電流源２１により生成される基準電流ＩＲＥＦの温度特性がキャンセルされる仕組みについて説明する。抵抗２２の温度特性は、下記（７）式により表される。ただし、Ｒは抵抗２２の抵抗値であり、Ｒ１０は温度Ｔ０での抵抗２２ａの抵抗値であり、Ｒ２０は温度Ｔ０での抵抗２２ｂの抵抗値である。

【0042】

【数9】

【0043】

上記構成における基準電流ＩＲＥＦは、第１実施形態と同様、（４）式により表されるように、差電圧ΔＶｂｅと抵抗４の抵抗値Ｒとにより定まる。そして、上記（７）式を踏まえると、基準電流ＩＲＥＦは、下記（８）式のように表すことができる。

【0044】

【数10】

【0045】

ここで、上記（８）式を、下記（９）式のように温度に依存する項を無くすように変形できるように抵抗２２ａ、２２ｂを選択すれば、基準電流ＩＲＥＦは、温度に依存して変動することがない電流となる。したがって、上記構成によれば、基準電流ＩＲＥＦの温度特性を精度良くキャンセルすることが可能となっている。

【0046】

以上説明したように、本実施形態の基準電流源２１では、差電圧ΔＶｂｅを電流に変換する変換用抵抗である抵抗２２が、差電圧ΔＶｂｅと同程度の温度特性を有する２つの抵抗２２ａ、２２ｂの組み合わせから構成されている。この場合、抵抗２２ａは、差電圧ΔＶｂｅの温度特性に対して負方向に大きい温度特性を有し、抵抗２２ｂは、差電圧ΔＶｂｅに対して正方向に大きい温度特性を有している。このような構成によれば、変換用抵抗を１つのシリサイド化した抵抗により構成する場合に比べて温度特性をキャンセルする効果を一層高めることができる。その理由は、以下の通りである。

【0047】

すなわち、変換用抵抗を１つのシリサイド化した抵抗により構成する場合、その１つのシリサイド化した抵抗の温度特性と差電圧ΔＶｂｅの温度特性とが完全に一致していないと、それらのずれ分に応じた温度特性が基準電流ＩＲＥＦに現れることになる。例えば、変換用抵抗を１つのシリサイド化したポリ抵抗である抵抗２２ａにより構成した場合、図３に点線で示すように、基準電流ＩＲＥＦは、温度が高くなるにつれて大きくなるような正の温度特性を有するものとなる。

【0048】

また、例えば、変換用抵抗を１つのシリサイド化した拡散抵抗である抵抗２２ｂにより構成した場合、図３に一点鎖線で示すように、基準電流ＩＲＥＦは、温度が高くなるにつれて小さくなるような負の温度特性を有するものとなる。これに対し、本実施形態のように、変換用抵抗である抵抗２２を２つのシリサイド化した抵抗２２ａ、２２ｂの組み合わせから構成した場合、図３に実線で示すように、基準電流ＩＲＥＦは、温度に依存する変動がほとんど無いものとなり、変換用抵抗を１つの抵抗２２ａまたは２２ｂにより構成する場合に現れるような温度特性をほぼ完全に相殺することができる。

【0049】

また、本実施形態では、変換用抵抗である抵抗２２を２つの抵抗２２ａ、２２ｂの直列回路により構成している。このようにすれば、変換用抵抗である抵抗２２を２つの抵抗２２ａ、２２ｂの並列回路により構成する場合に比べ、抵抗２２の抵抗値を小さくすることができるというメリットがある。

【0050】

（第３実施形態）
以下、第３実施形態について図４を参照して説明する。
図４に示すように、本実施形態の基準電流源３１は、図１に示した第１実施形態の基準電流源１に対し、アンプ５に代えてアンプ３２を備えている点、カレントミラー回路６に代えてカレントミラー回路３３を備えている点などが異なっている。

【0051】

アンプ３２は、チョッピングの機能を有するチョッパーアンプとして構成されており、その動作クロックとしてクロック信号ｆｃｐが供給されている。アンプ３２は、入力された信号の極性をクロック信号ｆｃｐにより交互に反転を行うことにより変調し、入力の信号帯域をクロック周波数帯域に変換している。アンプ３２では、増幅された信号が再度クロック信号ｆｃｐにより極性を交互に反転することにより本来の入力の信号帯域に復調される。

【0052】

カレントミラー回路３３は、カレントミラー回路６が備える構成に加え、３つのトランジスタＱ３１、Ｑ３２、Ｑ３３を備えている。トランジスタＱ３１～Ｑ３３は、いずれもＰチャネル型のＭＯＳトランジスタである。トランジスタＱ３１～Ｑ３３の各ゲートは、共通接続されている。トランジスタＱ１のドレインは、トランジスタＱ３１のソース・ドレイン間を介してノードＮ１に接続されている。

【0053】

トランジスタＱ２のドレインは、トランジスタＱ３２のソース・ドレイン間を介してノードＮ２に接続されている。トランジスタＱ３のドレインは、トランジスタＱ３３のソース・ドレイン間を介して基準電流ＩＲＥＦの出力ノードであるノードＮｏに接続されている。このように、カレントミラー回路３３は、カスコード接続された構成となっている。

【0054】

トランジスタのミスマッチなどの要因で引き起こされるオフセット成分は温度特性を有するため、上記オフセット成分が原因となって基準電流ＩＲＥＦの精度が低下するおそれがある。そこで、本実施形態の基準電流源３１では、アンプ３２としてチョッピングの機能を有するチョッパーアンプを用いるようにした。このような構成によれば、アンプ３２が有するチョッピングの機能により上記オフセット成分が除去されることから、基準電流ＩＲＥＦの精度を一層向上させることができる。

【0055】

（第４実施形態）
以下、第４実施形態について図５を参照して説明する。
図５に示すように、本実施形態の基準電流源４１は、図１に示した第１実施形態の基準電流源１に対し、カレントミラー回路６に代えて第３実施形態と同様のカレントミラー回路３３を備えている点、ダイナミックエレメントマッチング回路４２が追加されている点などが異なっている。なお、図５などの図面および以下の説明では、ダイナミックエレメントマッチングのことをＤＥＭと省略することがある。

【0056】

ＤＥＭ回路４２は、複数のスイッチなどから構成されており、それらスイッチのオンオフを切り替えることによりカレントミラー回路３３のばらつき成分を補正することができる。ＤＥＭ回路４２は、カレントミラー回路３３において、トランジスタＱ１～Ｑ３のそれぞれとトランジスタＱ３１～Ｑ３３のそれぞれとの間に介在するように設けられている。なお、ＤＥＭ回路４２は、トランジスタＱ３１～Ｑ３３のそれぞれとノードＮ１、Ｎ２、Ｎｏのそれぞれとの間に介在するように設けることもできる。

【0057】

本実施形態の基準電流源４１は、カレントミラー回路３３のばらつき成分を補正するＤＥＭ回路４２を備えている。このような構成によれば、ＤＥＭ回路４２によりカレントミラー回路３３の各出力電流の一致度合いが高められることから、基準電流ＩＲＥＦの精度を一層向上させることができる。

【0058】

（第５実施形態）
以下、第５実施形態について図６を参照して説明する。
図６に示すように、本実施形態の基準電流源５１は、図５に示した第４実施形態の基準電流源４１に対し、アンプ５に代えて第３実施形態と同様のアンプ３２を備えている点などが異なっている。このような構成によれば、アンプ３２が有するチョッピングの機能によりオフセット成分が除去されるとともに、ＤＥＭ回路４２によりカレントミラー回路３３の各出力電流の一致度合いが高められることから、基準電流ＩＲＥＦの精度をより一層向上させることができる。

【0059】

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
上記各実施形態で示した数値などは例示であり、それに限定されるものではない。
変換用抵抗は、シリサイド化した抵抗である抵抗４に限らず、差電圧ΔＶｂｅと同程度の温度特性を有する抵抗であればよく、例えば配線抵抗などであってもよい。

【0060】

第１実施形態などでは、互いに面積比が異なる第１半導体素子２および第２半導体素子３に互いに同等のコレクタ電流が流れるような構成となっていたが、これに代えて、互いに同じ面積比の第１半導体素子および第２半導体素子に互いに異なるコレクタ電流が流れるような構成とすることもできる。

【0061】

第１実施形態などでは、第１半導体素子２として１つのダイオード接続されたＰＮＰ形のバイポーラトランジスタからなるものを採用するとともに第２半導体素子３として複数のダイオード接続されたＰＮＰ形のバイポーラトランジスタを並列接続してなるものを採用していたが、これに代えて、次のような構成とすることもできる。すなわち、第１半導体素子２として１つのダイオード接続されたＮＰＮ形のバイポーラトランジスタからなるものを採用するとともに第２半導体素子３として複数のダイオード接続されたＮＰＮ形のバイポーラトランジスタを並列接続してなるものを採用することもできる。また、第１半導体素子として１つのダイオードからなるものを採用するとともに第２半導体素子として複数のダイオードを並列接続してなるものを採用することもできる。このようにする場合、変換用抵抗は、第１半導体素子および第２半導体素子の各順方向電圧の差である差電圧を電流に変換することになる。

【0062】

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【0063】

本開示は、特許請求の範囲に記載の発明に加え、以下のような発明を含む。
［１］
１つのダイオードまたは１つのダイオード接続されたバイポーラトランジスタからなる第１半導体素子（２）と、
複数のダイオードまたは複数のダイオード接続されたバイポーラトランジスタを並列接続してなる第２半導体素子（３）と、
前記第１半導体素子および前記第２半導体素子の各順方向電圧または各ベース・エミッタ間電圧の差である差電圧を電流に変換する変換用抵抗（４、２２）と、
一方の入力端子とグランドとの間に前記第１半導体素子が接続されるとともに他方の入力端子とグランドとの間に前記変換用抵抗および前記第２半導体素子が直列接続されるアンプ（５、３２）と、
前記アンプの出力により出力電流が制御されるカレントミラー回路（６、３３）と、
を備え、
前記変換用抵抗により変換された電流に応じた電流を基準電流として出力し、
前記変換用抵抗は、前記差電圧と同程度の温度特性を有する抵抗である基準電流源。
［２］
前記変換用抵抗は、シリサイド化した抵抗により構成されている［１］に記載の基準電流源。
［３］
前記変換用抵抗（２２）は、前記差電圧と同程度の温度特性を有する少なくとも２つの抵抗（２２ａ、２２ｂ）の組み合わせからなり、
前記２つの抵抗のうち一方は、前記差電圧の温度特性に対して負方向に大きい温度特性を有し、
前記２つの抵抗のうち他方は、前記差電圧の温度特性に対して正方向に大きい温度特性を有している請求項［１］または［２］に記載の基準電流源。
［４］
前記アンプ（３２）は、チョッピングの機能を有している請求項［１］から［３］のいずれか一項に記載の基準電流源。
［５］
さらに、
前記カレントミラー回路（３３）のばらつき成分を補正するダイナミックエレメントマッチング回路（４２）を備える［１］から［４］のいずれか一項に記載の基準電流源。

【符号の説明】

【0064】

１、２１、３１、４１、５１…基準電流源、２…第１半導体素子、３…第２半導体素子、４、２２…抵抗、２２ａ、２２ｂ…抵抗、５、３２…アンプ、６、３３…カレントミラー回路、４２…ダイナミックエレメントマッチング回路。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】