特開 2024-108626 プログラム構造解析装置、プログラム構造解析方法、およびプログラム構造解析用コンピュータプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024108626

(43)【公開日】2024-08-13

(54)【発明の名称】プログラム構造解析装置、プログラム構造解析方法、およびプログラム構造解析用コンピュータプログラム

(51)【国際特許分類】

   G06F 8/75 20180101AFI20240805BHJP

【ＦＩ】

G06F8/75

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2023013080

(22)【出願日】2023-01-31

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】100099759

【弁理士】

【氏名又は名称】青木 篤

(74)【代理人】

【識別番号】100123582

【弁理士】

【氏名又は名称】三橋 真二

(74)【代理人】

【識別番号】100092624

【弁理士】

【氏名又は名称】鶴田 準一

(74)【代理人】

【識別番号】100147555

【弁理士】

【氏名又は名称】伊藤 公一

(74)【代理人】

【識別番号】100123593

【弁理士】

【氏名又は名称】関根 宣夫

(74)【代理人】

【識別番号】100133835

【弁理士】

【氏名又は名称】河野 努

(74)【代理人】

【識別番号】100122116

【弁理士】

【氏名又は名称】井上 浩二

(72)【発明者】

【氏名】木戸 肩吾

(72)【発明者】

【氏名】ニューイェン トゥー クィンフ ヌー

【テーマコード（参考）】

5B376

【Ｆターム（参考）】

5B376BB01

5B376BB09

5B376BB13

(57)【要約】

【課題】プログラムを構成する機能単位であるブロックのそれぞれにおける入力－出力間の依存関係を解析することができるプログラム構造解析装置を提供する。
【解決手段】コンピュータに所定の処理を実行させるためのプログラムの構造を解析するプログラム構造解析装置は、対象ブロックに設定された出力ポートから特定された基準ポートに対応づけられた起点ピンについて、起点ピンに対応する動作における入力元を特定し、対象ブロックにより実行可能な動作に対応する出力ピンが入力元として特定されなくなるまで、特定された入力元を起点ピンとして入力元の特定を繰り返し、対象ブロックにより実行可能な動作に対応する出力ピンでない入力元からの入力を受け付ける入力ピンに対応する入力ポートを依存ポートとして特定し、対象ブロックに設定された出力ポートのそれぞれについて、当該出力ポートが依存する依存ポートを表す依存関係データを出力する。
【選択図】図７

【特許請求の範囲】

【請求項1】

コンピュータに所定の処理を実行させるためのプログラムを構成する複数のブロックのうちの対象ブロックと、前記対象ブロックにおいて実行可能な１以上の動作のそれぞれとの第１の対応関係を記憶し、前記対象ブロックと、前記対象ブロックの外部のデータ提供部から前記対象ブロックがデータを受け付けるためのメモリ空間に対応する１以上の入力ポートのそれぞれ、および、前記対象ブロックの外部のデータ受領部にデータを渡すためのメモリ空間に対応する１以上の出力ポートのそれぞれとの第２の対応関係を記憶し、前記１以上の動作のそれぞれについて、当該動作に用いるデータを前記データ提供部または前記１以上の動作のうちのいずれかの動作である入力元から受け付けるためのメモリ空間に対応する入力ピンおよび当該入力元、および、当該動作により生成されるデータを前記データ受領部または前記１以上の動作のうちのいずれかの動作である出力先に渡すためのメモリ空間に対応する出力ピンおよび当該出力先との第３の対応関係を記憶し、さらに、前記１以上の動作のそれぞれに対応する前記入力ピンのうち前記１以上の入力ポートのいずれかに割り当てられる入力ピンと当該入力ピンが割り当てられる入力ポートとの対応関係、および、前記１以上の動作のそれぞれに対応する前記出力ピンのうち前記１以上の出力ポートのいずれかに割り当てられる出力ピンと当該出力ピンが割り当てられる出力ポートとの対応関係を含む第４の対応関係とを記憶する記憶部から、前記第２の対応関係、前記第３の対応関係および前記第４の対応関係を参照して、前記対象ブロックに対応する前記１以上の出力ポートのうちの基準ポートに割り当てられた１以上の前記出力ピンのうちの起点ピンについて、前記起点ピンに対応する動作における前記入力元を特定し、前記第１の対応関係および前記第３の対応関係を参照して、前記１以上の動作のいずれかに対応する出力ピンが前記入力元として特定されなくなるまで、前記特定された入力元を前記起点ピンとして前記入力元の特定を繰り返し、前記第４の対応関係を参照して、前記１以上の入力ポートのうち、前記１以上の動作のいずれかに対応する出力ピンでない前記入力元からの入力を受け付ける入力ピンが割り当てられた入力ポートを前記基準ポートが依存する依存ポートとして特定する解析部と、
前記対象ブロックに設定された前記１以上の出力ポートのそれぞれについて、当該出力ポートが依存する前記依存ポートを表す依存関係データを出力する出力部と、
を備えるプログラム構造解析装置。

【請求項2】

前記出力部は、前記複数のポートのそれぞれがノードとして表され、前記複数のポートのうち一の出力ポートと前記一の出力ポートが依存する依存ポートとの依存関係が前記一の出力ポートに対応する前記ノードと前記依存ポートに対応する前記ノードとを接続するエッジにより表された依存関係チャートを、前記依存関係データとして出力する請求項１に記載のプログラム構造解析装置。

【請求項3】

コンピュータに所定の処理を実行させるためのプログラムの構造を解析するプログラム構造解析装置が、
前記プログラムを構成する複数のブロックのうちの対象ブロックと、前記対象ブロックにおいて実行可能な１以上の動作のそれぞれとの第１の対応関係を記憶し、前記対象ブロックと、前記対象ブロックの外部のデータ提供部から前記対象ブロックがデータを受け付けるためのメモリ空間に対応する１以上の入力ポートのそれぞれ、および、前記対象ブロックの外部のデータ受領部にデータを渡すためのメモリ空間に対応する１以上の出力ポートのそれぞれとの第２の対応関係を記憶し、前記１以上の動作のそれぞれについて、当該動作に用いるデータを前記データ提供部または前記１以上の動作のうちのいずれかの動作である入力元から受け付けるためのメモリ空間に対応する入力ピンおよび当該入力元、および、当該動作により生成されるデータを前記データ受領部または前記１以上の動作のうちのいずれかの動作である出力先に渡すためのメモリ空間に対応する出力ピンおよび当該出力先との第３の対応関係を記憶し、さらに、前記１以上の動作のそれぞれに対応する前記入力ピンのうち前記１以上の入力ポートのいずれかに割り当てられる入力ピンと当該入力ピンが割り当てられる入力ポートとの対応関係、および、前記１以上の動作のそれぞれに対応する前記出力ピンのうち前記１以上の出力ポートのいずれかに割り当てられる出力ピンと当該出力ピンが割り当てられる出力ポートとの対応関係を含む第４の対応関係を記憶する記憶部から、前記第２の対応関係、前記第３の対応関係および前記第４の対応関係を参照して、前記対象ブロックに対応する前記１以上の出力ポートのうちの基準ポートに割り当てられた１以上の前記出力ピンのうちの起点ピンについて、前記起点ピンに対応する動作における前記入力元を特定し、
前記第１の対応関係および前記第３の対応関係を参照して、前記１以上の動作のいずれかに対応する出力ピンが前記入力元として特定されなくなるまで、前記特定された入力元を前記起点ピンとして前記入力元の特定を繰り返し、
前記第４の対応関係を参照して、前記１以上の入力ポートのうち、前記１以上の動作のいずれかに対応する出力ピンでない前記入力元からの入力を受け付ける入力ピンが割り当てられた入力ポートを前記基準ポートが依存する依存ポートとして特定し、
前記対象ブロックに設定された前記１以上の出力ポートのそれぞれについて、当該出力ポートが依存する前記依存ポートを表す依存関係データを出力する、
ことを含むプログラム構造解析方法。

【請求項4】

コンピュータに所定の処理を実行させるためのプログラムを構成する複数のブロックのうちの対象ブロックと、前記対象ブロックにおいて実行可能な１以上の動作のそれぞれとの第１の対応関係を記憶し、前記対象ブロックと、前記対象ブロックの外部のデータ提供部から前記対象ブロックがデータを受け付けるためのメモリ空間に対応する１以上の入力ポートのそれぞれ、および、前記対象ブロックの外部のデータ受領部にデータを渡すためのメモリ空間に対応する１以上の出力ポートのそれぞれとの第２の対応関係を記憶し、前記１以上の動作のそれぞれについて、当該動作に用いるデータを前記データ提供部または前記１以上の動作のうちのいずれかの動作である入力元から受け付けるためのメモリ空間に対応する入力ピンおよび当該入力元、および、当該動作により生成されるデータを前記データ受領部または前記１以上の動作のうちのいずれかの動作である出力先に渡すためのメモリ空間に対応する出力ピンおよび当該出力先との第３の対応関係を記憶し、さらに、前記１以上の動作のそれぞれに対応する前記入力ピンのうち前記１以上の入力ポートのいずれかに割り当てられる入力ピンと当該入力ピンが割り当てられる入力ポートとの対応関係、および、前記１以上の動作のそれぞれに対応する前記出力ピンのうち前記１以上の出力ポートのいずれかに割り当てられる出力ピンと当該出力ピンが割り当てされる出力ポートとの対応関係を含む第４の対応関係とを記憶する記憶部から、前記第２の対応関係、前記第３の対応関係および前記第４の対応関係を参照して、前記対象ブロックに対応する前記１以上の出力ポートのうちの基準ポートに割り当てられた１以上の前記出力ピンのうちの起点ピンについて、前記起点ピンに対応する動作における前記入力元を特定することと、
前記第１の対応関係および前記第３の対応関係を参照して、前記１以上の動作のいずれかに対応する出力ピンが前記入力元として特定されなくなるまで、前記特定された入力元を前記起点ピンとして前記入力元の特定を繰り返すことと、
前記第４の対応関係を参照して、前記１以上の入力ポートのうち、前記１以上の動作のいずれかに対応する出力ピンでない前記入力元からの入力を受け付ける入力ピンが割り当てられた入力ポートを前記基準ポートが依存する依存ポートとして特定することと、
前記対象ブロックに設定された前記１以上の出力ポートのそれぞれについて、当該出力ポートが依存する前記依存ポートを表す依存関係データを出力することと、
をコンピュータに実行させる、プログラム構造解析用コンピュータプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、コンピュータに所定の処理を実行させるためのプログラムの構造を解析するプログラム構造解析装置に関する。

【背景技術】

【0002】

プログラムを構成する機能単位であるブロックが階層化される、複数のブロックが並列に実行されるなどの複雑な構造を有するプログラムでは、あるブロックの変更は、その出力を入力として用いることで当該ブロックに依存する他のブロックに影響を与える。プログラムの構造を解析しブロック間の依存関係を把握することで、プログラムの開発・変更を効率的に行うことができる。

【0003】

特許文献１には、オブジェクトのフィールドから変更されたフィールドへ向かうエッジを形成した有向グラフを生成するプログラム解析装置が記載されている。特許文献１に記載のプログラム解析装置は、解析対象プログラムを１ステップずつ実行した実行結果から、オブジェクトのフィールドの変更履歴とその変更の原因となったオブジェクトのフィールドの情報を取得してオブジェクト間の因果関係を抽出する。そして、特許文献１に記載のプログラム解析装置は、オブジェクト間の因果関係に基づいて、各オブジェクトの各フィールドをノードとし、変更の原因となったフィールドから変更されたフィールドへ向かうエッジを形成した有向グラフを生成する。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００６－１８５２１１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

入力－出力間の依存関係は、通常、ブロックの動作を様々な側面から規定する多数の要求仕様によって表される。一つの要求仕様はブロックが実行する動作の一部を規定するものであるため、プログラムの構造の解析において、各ブロックにおける入力－出力間の依存関係を統合して把握することは容易ではない。

【0006】

本開示は、プログラムを構成する機能単位であるブロックのそれぞれにおける入力－出力間の依存関係を解析することができるプログラム構造解析装置を提供することを目的とする。

【課題を解決するための手段】

【0007】

本開示の要旨は以下のとおりである。

【0008】

（１）コンピュータに所定の処理を実行させるためのプログラムを構成する複数のブロックのうちの対象ブロックと、前記対象ブロックにおいて実行可能な１以上の動作のそれぞれとの第１の対応関係を記憶し、前記対象ブロックと、前記対象ブロックの外部のデータ提供部から前記対象ブロックがデータを受け付けるためのメモリ空間に対応する１以上の入力ポートのそれぞれ、および、前記対象ブロックの外部のデータ受領部にデータを渡すためのメモリ空間に対応する１以上の出力ポートのそれぞれとの第２の対応関係を記憶し、前記１以上の動作のそれぞれについて、当該動作に用いるデータを前記データ提供部または前記１以上の動作のうちのいずれかの動作である入力元から受け付けるためのメモリ空間に対応する入力ピンおよび当該入力元、および、当該動作により生成されるデータを前記データ受領部または前記１以上の動作のうちのいずれかの動作である出力先に渡すためのメモリ空間に対応する出力ピンおよび当該出力先との第３の対応関係を記憶し、さらに、前記１以上の動作のそれぞれに対応する前記入力ピンのうち前記１以上の入力ポートのいずれかに割り当てられる入力ピンと当該入力ピンが割り当てられる入力ポートとの対応関係、および、前記１以上の動作のそれぞれに対応する前記出力ピンのうち前記１以上の出力ポートのいずれかに割り当てられる出力ピンと当該出力ピンが割り当てられる出力ポートとの対応関係を含む第４の対応関係とを記憶する記憶部から、前記第２の対応関係、前記第３の対応関係および前記第４の対応関係を参照して、前記対象ブロックに対応する前記１以上の出力ポートのうちの基準ポートに割り当てられた１以上の前記出力ピンのうちの起点ピンについて、前記起点ピンに対応する動作における前記入力元を特定し、前記第１の対応関係および前記第３の対応関係を参照して、前記１以上の動作のいずれかに対応する出力ピンが前記入力元として特定されなくなるまで、前記特定された入力元を前記起点ピンとして前記入力元の特定を繰り返し、前記第４の対応関係を参照して、前記１以上の入力ポートのうち、前記１以上の動作のいずれかに対応する出力ピンでない前記入力元からの入力を受け付ける入力ピンが割り当てられた入力ポートを前記基準ポートが依存する依存ポートとして特定する解析部と、
前記対象ブロックに設定された前記１以上の出力ポートのそれぞれについて、当該出力ポートが依存する前記依存ポートを表す依存関係データを出力する出力部と、
を備えるプログラム構造解析装置。

【0009】

（２）前記出力部は、前記複数のポートのそれぞれがノードとして表され、前記複数のポートのうち一の出力ポートと前記一の出力ポートが依存する依存ポートとの依存関係が前記一の出力ポートに対応する前記ノードと前記依存ポートに対応する前記ノードとを接続するエッジにより表された依存関係チャートを、前記依存関係データとして出力する上記（１）に記載のプログラム構造解析装置。

【0010】

（３）コンピュータに所定の処理を実行させるためのプログラムの構造を解析するプログラム構造解析装置が、
前記プログラムを構成する複数のブロックのうちの対象ブロックと、前記対象ブロックにおいて実行可能な１以上の動作のそれぞれとの第１の対応関係を記憶し、前記対象ブロックと、前記対象ブロックの外部のデータ提供部から前記対象ブロックがデータを受け付けるためのメモリ空間に対応する１以上の入力ポートのそれぞれ、および、前記対象ブロックの外部のデータ受領部にデータを渡すためのメモリ空間に対応する１以上の出力ポートのそれぞれとの第２の対応関係を記憶し、前記１以上の動作のそれぞれについて、当該動作に用いるデータを前記データ提供部または前記１以上の動作のうちのいずれかの動作である入力元から受け付けるためのメモリ空間に対応する入力ピンおよび当該入力元、および、当該動作により生成されるデータを前記データ受領部または前記１以上の動作のうちのいずれかの動作である出力先に渡すためのメモリ空間に対応する出力ピンおよび当該出力先との第３の対応関係を記憶し、さらに、前記１以上の動作のそれぞれに対応する前記入力ピンのうち前記１以上の入力ポートのいずれかに割り当てられる入力ピンと当該入力ピンが割り当てられる入力ポートとの対応関係、および、前記１以上の動作のそれぞれに対応する前記出力ピンのうち前記１以上の出力ポートのいずれかに割り当てられる出力ピンと当該出力ピンが割り当てられる出力ポートとの対応関係を含む第４の対応関係を記憶する記憶部から、前記第２の対応関係、前記第３の対応関係および前記第４の対応関係を参照して、前記対象ブロックに対応する前記１以上の出力ポートのうちの基準ポートに割り当てられた１以上の前記出力ピンのうちの起点ピンについて、前記起点ピンに対応する動作における前記入力元を特定し、
前記第１の対応関係および前記第３の対応関係を参照して、前記１以上の動作のいずれかに対応する出力ピンが前記入力元として特定されなくなるまで、前記特定された入力元を前記起点ピンとして前記入力元の特定を繰り返し、
前記第４の対応関係を参照して、前記１以上の入力ポートのうち、前記１以上の動作のいずれかに対応する出力ピンでない前記入力元からの入力を受け付ける入力ピンが割り当てられた入力ポートを前記基準ポートが依存する依存ポートとして特定し、
前記対象ブロックに設定された前記１以上の出力ポートのそれぞれについて、当該出力ポートが依存する前記依存ポートを表す依存関係データを出力する、
ことを含むプログラム構造解析方法。

【0011】

（４）コンピュータに所定の処理を実行させるためのプログラムを構成する複数のブロックのうちの対象ブロックと、前記対象ブロックにおいて実行可能な１以上の動作のそれぞれとの第１の対応関係を記憶し、前記対象ブロックと、前記対象ブロックの外部のデータ提供部から前記対象ブロックがデータを受け付けるためのメモリ空間に対応する１以上の入力ポートのそれぞれ、および、前記対象ブロックの外部のデータ受領部にデータを渡すためのメモリ空間に対応する１以上の出力ポートのそれぞれとの第２の対応関係を記憶し、前記１以上の動作のそれぞれについて、当該動作に用いるデータを前記データ提供部または前記１以上の動作のうちのいずれかの動作である入力元から受け付けるためのメモリ空間に対応する入力ピンおよび当該入力元、および、当該動作により生成されるデータを前記データ受領部または前記１以上の動作のうちのいずれかの動作である出力先に渡すためのメモリ空間に対応する出力ピンおよび当該出力先との第３の対応関係を記憶し、さらに、前記１以上の動作のそれぞれに対応する前記入力ピンのうち前記１以上の入力ポートのいずれかに割り当てられる入力ピンと当該入力ピンが割り当てられる入力ポートとの対応関係、および、前記１以上の動作のそれぞれに対応する前記出力ピンのうち前記１以上の出力ポートのいずれかに割り当てられる出力ピンと当該出力ピンが割り当てされる出力ポートとの対応関係を含む第４の対応関係とを記憶する記憶部から、前記第２の対応関係、前記第３の対応関係および前記第４の対応関係を参照して、前記対象ブロックに対応する前記１以上の出力ポートのうちの基準ポートに割り当てられた１以上の前記出力ピンのうちの起点ピンについて、前記起点ピンに対応する動作における前記入力元を特定することと、
前記第１の対応関係および前記第３の対応関係を参照して、前記１以上の動作のいずれかに対応する出力ピンが前記入力元として特定されなくなるまで、前記特定された入力元を前記起点ピンとして前記入力元の特定を繰り返すことと、
前記第４の対応関係を参照して、前記１以上の入力ポートのうち、前記１以上の動作のいずれかに対応する出力ピンでない前記入力元からの入力を受け付ける入力ピンが割り当てられた入力ポートを前記基準ポートが依存する依存ポートとして特定することと、
前記対象ブロックに設定された前記１以上の出力ポートのそれぞれについて、当該出力ポートが依存する前記依存ポートを表す依存関係データを出力することと、
をコンピュータに実行させる、プログラム構造解析用コンピュータプログラム。

【0012】

本開示にかかるプログラム解析装置によれば、プログラムを構成する機能単位であるブロックのそれぞれにおける入力－出力間の依存関係を解析することができる。

【図面の簡単な説明】

【0013】

【図1】プログラムの内部ブロック図の例である。

【図2】プログラムのアクティビティ図の例である。

【図3】プログラム構造解析装置のハードウェア構成図である。

【図4】（ａ）はブロックと動作との対応関係を表す図であり、（ｂ）はブロックとポートとの対応関係を表す図であり、（ｃ）は動作とピンおよび接続先との対応関係を表す図であり、（ｄ）はピンとポートとの対応関係を表す図である。

【図5】プログラム構造解析装置が有するプロセッサの機能ブロック図である。

【図6】依存関係チャートの例を表す図である。

【図7】プログラム構造解析処理のフローチャートである。

【発明を実施するための形態】

【0014】

以下、図面を参照して、プログラム構造解析装置について詳細に説明する。プログラム構造解析装置は、コンピュータに所定の処理を実行させるためのプログラムの構造を解析する。

【0015】

プログラムは、それぞれ１以上の動作を実行可能な複数のブロックで構成される。複数のブロックのそれぞれは、当該ブロックの外部の入力元または出力先との間でデータの受け渡しを行うために、入力元または出力先ごとに設定される複数のポートを有する。実行形式のプログラムにおいて、ポートは、メモリ空間における所定範囲に相当する。各動作に用いるデータは、入力ピンを介して入力元から受け付けられる。各動作により生成されるデータは、出力ピンを介して出力先に出力される。実行形式のプログラムにおいて、ピンは、メモリ空間における所定範囲に相当する。ブロックの外部の入力元から入力を受け付ける入力ピン、および、ブロックの外部の出力先に出力する出力ピンには、ポートに相当するメモリ空間の所定範囲内の一部が割り当てられる。なお、本開示では、SysML v1.3の用語を用いてプログラムの構造を説明するが、本開示のプログラム構造解析装置は他のモデリング言語（例えばSysMLの他のバージョン、UML等）に従って構造を記述されたプログラムに対しても適用可能である。

【0016】

図１は、プログラムの内部ブロック図の例であり、プログラムの構成要素における接続関係を表す。

【0017】

図１に示すプログラムＰＧ１は、本開示のプログラム構造解析装置の解析対象となるプログラムの一例であり、ブロックＢＬ１とブロックＢＬ２とから構成される。ブロックＢＬ１は、入力ポートＰＴ１１を介して入力元ＤＳ１から入力を受け付け、動作ＡＣ１１および動作ＡＣ１２を実行し、出力ポートＰＴ１２を介してブロックＢＬ２に実行結果を出力する。ブロックＢＬ２は、入力ポートＰＴ２１を介してブロックＢＬ１から、また、入力ポートＰＴ２２を介して入力元ＤＳ２から、入力を受け付ける。ブロックＢＬ２は、動作ＡＣ２１および動作ＡＣ２２を実行し、出力ポートＰＴ２３を介して出力先ＤＤ１に、また、出力ポートＰＴ２４を介して出力先ＤＤ２に、実行結果を出力する。なお、本開示では、入力ポートと出力ポートとをあわせて「ポート」ともいう。

【0018】

入力ポートは、ポートに対応するブロックの外部のデータ提供部からデータを受け付ける。入力元ＤＳ１および入力元ＤＳ２は、データ提供部の一例である。出力ポートは、ポートに対応するブロックの外部のデータ受領部にデータを渡す。出力先ＤＤ１および出力先ＤＤ２は、データ受領部の一例である。

【0019】

プログラムＰＧ１は、例えば車両の自動運転のために車両の周辺状況を表す周辺画像および車両の速度に基づいて車両の前後方向の加速度を算出する加速度算出プログラムである。このようなプログラムＰＧ１において、ブロックＢＬ１は、周辺画像から周辺物体の検出する処理ブロックに対応する。入力元ＤＳ１は例えば車両の周辺状況を表す周辺画像を生成する周辺カメラである。また、ブロックＢＬ２は、車両の走行経路を作成する処理ブロックに対応する。入力元ＤＳ２は例えば車両の速度情報を出力する速度センサであり、出力先ＤＤ１は例えば先行車両の情報を表示するディスプレイであり、出力先ＤＤ２は例えば指定された加速度に従って車両の加速度を変更する走行機構である。

【0020】

図２は、プログラムＰＧ１のアクティビティ図の例であり、プログラムＰＧ１を構成する各ブロックで実行される動作におけるデータおよび制御の流れを表す。

【0021】

ブロックＢＬ１は、動作ＡＣ１１と動作ＡＣ１２とを実行可能である。ブロックＢＬ１は、動作ＡＣ１１において、入力ピンＰＮ１１１からデータを受け付けて出力ピンＰＮ１１２からデータを出力する。また、ブロックＢＬ１は、動作ＡＣ１２において、入力ピンＰＮ１２１からデータを受け付けて出力ピンＰＮ１２２からデータを出力する。なお、本開示では、入力ピンと出力ピンとをあわせて「ピン」ともいう。

【0022】

上述した加速度算出プログラムであるプログラムＰＧ１の例において、ブロックＢＬ１は、入力ピンＰＮ１１１を介して入力元ＤＳ１（周辺カメラ）から受け付けた周辺画像を処理する動作ＡＣ１１を実行し、出力ピンＰＮ１１２を介して実行結果を出力する。また、ブロックＢＬ１は、入力ピンＰＮ１２１を介して出力ピンＰＮ１１２から受け付けた周辺画像の処理結果に基づいて先行車両の位置および速度を算出する動作ＡＣ１２を実行し、出力ピンＰＮ１２２を介して算出結果を出力する。

【0023】

ブロックＢＬ２は、動作ＡＣ２１と動作ＡＣ２２とを実行可能である。ブロックＢＬ２は、動作ＡＣ２１において、入力ピンＰＮ２１１からデータを受け付けて出力ピンＰＮ２１２からデータを出力する。また、ブロックＢＬ２は、動作ＡＣ２２において、入力ピンＰＮ２２１および入力ピンＰＮ２２２からデータを受け付けて出力ピンＰＮ２２３からデータを出力する。

【0024】

入力ピンは、データ提供部、または、当該入力ピンに対応するブロックにおける１以上の動作のうちのいずれかからデータを受け付ける。出力ピンは、データ受領部、または、当該出力ピンに対応するブロックにおける１以上の動作のうちのいずれかにデータを渡す。

【0025】

上述した加速度算出プログラムであるプログラムＰＧ１の例において、ブロックＢＬ２は、入力ピンＰＮ２１１を介して出力ピンＰＮ１２２から受け付けた先行車両の位置および速度に基づいて先行車両に関する表示情報を生成する動作ＡＣ２１を実行する。そして、ブロックＢＬ２は、出力ピンＰＮ２１２を介して出力先ＤＤ１（ディスプレイ）に表示情報を出力する。また、ブロックＢＬ２は、入力ピンＰＮ２２１を介して出力ピンＰＮ１２２から受け付けた先行車両の位置および速度と、入力ピンＰＮ２２２を介して入力元ＤＳ２（速度センサ）から受け付けた速度情報とに基づいて、前後方向の目標加速度を算出する動作ＡＣ２２を実行する。そして、ブロックＢＬ２は、出力ピンＰＮ２２３を介して出力先ＤＤ２（走行機構）に算出結果を出力する。

【0026】

プログラムＰＧ１の開発にあたり、構成する各ブロックの動作は、そのブロックが実行可能な動作ごとに、要件により定義される。複雑なプログラムでは、各ブロックに数千から数万といった多数の要件が定義されるため、一つのアクティビティ図ですべての動作を表すことは現実的ではない。

【0027】

プログラムＰＧ１の一部が変更される場合に、その変更により影響を受ける範囲を適切に把握するには、内部ブロック図に表された各ブロックにおける複数のポートの間の依存関係を知る必要がある。図２の例では、ブロックＢＬ１の変更により出力ポートＰＴ１２から出力される出力データの仕様が変更される場合、出力ポートＰＴ１２からデータを受け付ける入力ポートＰＴ２１を有するブロックＢＬ２が影響を受けることは把握できる。しかし、このとき出力先ＤＤ２が影響を受けるか否かを判定するには、データを受け付ける入力ポートＰＴ２１と出力先ＤＤ２にデータを出力する出力ポートＰＴ２４との間の依存関係が明らかになっている必要がある。

【0028】

図３は、プログラム構造解析装置１のハードウェア模式図である。プログラム構造解析装置１は、通信インタフェース１１と、メモリ１２と、プロセッサ１３とを備えるコンピュータである。

【0029】

通信インタフェース１１は、通信部の一例であり、プログラム構造解析装置１を外部機器に対し通信可能に接続するための通信インタフェース回路を有する。通信インタフェース１１は、受信したデータをプロセッサ１３に供給する。また、通信インタフェース１１は、プロセッサ１３から供給されたデータを外部に出力する。通信インタフェース１１は、例えばＩＥＥＥ８０２．３に準拠した通信を行う。

【0030】

メモリ１２は、記憶部の一例であり、揮発性の半導体メモリおよび不揮発性の半導体メモリを有する。メモリ１２は、プロセッサ１３による処理に用いられる各種データ、例えばプログラムを構成する各要素の対応関係を表すアロケーション情報等を保存する。また、メモリ１２は、各種アプリケーションプログラム、例えばプログラム構造解析処理を実行するプログラム構造解析用コンピュータプログラム等を保存する。なお、プログラム構造解析装置１は、記憶部として、通信インタフェース１１を介して通信可能に接続された記憶装置を有していてもよい。記憶装置は、通信インタフェースと、メモリと、通信インタフェースを介してプログラム構造解析装置１から受信した読み出し命令に応じてメモリから読み出したデータをプログラム構造解析装置１に送信する読み出し処理を実行するプロセッサとを有する。

【0031】

図４（ａ）－図４（ｄ）は、メモリ１２に記憶される、プログラムＰＧ１を構成する各要素の対応関係を表すアロケーション情報の例を説明する図である。図４（ａ）は動作とブロックとの対応関係を表す図であり、図４（ｂ）はピンと動作および接続先との対応関係を表す図であり、図４（ｃ）はポートとブロックとの対応関係を表す図であり、図４（ｄ）はピンとポートとの対応関係を表す図である。

【0032】

図４（ａ）は、プログラムＰＧ１を構成する複数のブロックのそれぞれにおける、当該ブロックにおいて実行される動作のそれぞれとのブロック－動作対応関係１２１を表す。ブロック－動作対応関係１２１は、第１の対応関係の一例である。ブロック－動作対応関係１２１は、例えば、動作ＡＣ１１がブロックＢＬ１により実行可能であることを表している。

【0033】

ブロック－動作対応関係１２１は、プログラムＰＧ１を構成する各ブロックが実行可能な動作をそれぞれ定義する要件に応じて、プログラムＰＧ１の設計者により設定される。ブロック－動作対応関係１２１は、図２に示すアクティビティ図の作成に用いられる。

【0034】

図４（ｂ）は、プログラムＰＧ１を構成する複数のブロックのそれぞれにおける、当該ブロックに対応するポートおよび当該ポートが当該ブロックの入力用であるか出力用であるかの別とのブロック－ポート対応関係１２２を表す。ブロック－ポート対応関係１２２は、第２の対応関係の一例である。ブロック－ポート対応関係１２２は、例えば、ポートＰＴ１１がブロックＢＬ１の入力に用いられる入力ポートであることを表している。

【0035】

ブロック－ポート対応関係１２２は、プログラムＰＧ１を構成する各ブロックへのポートを作成する際に、プログラムＰＧ１の設計者により設定される。

【0036】

図４（ｃ）は、プログラムＰＧ１を構成する複数のブロックがそれぞれ実行可能な１以上の動作のそれぞれにおける、当該動作に対応するピンおよび当該ピンが当該動作の入力用であるか出力用であるかの別との動作－ピン対応関係１２３を表す。動作－ピン対応関係は、第３の対応関係の一例である。動作－ピン対応関係１２３は、例えば、ポートＰＴ１１がブロックＢＬ１の入力に用いられる入力ポートであることを表している。

【0037】

動作－ピン対応関係１２３は、プログラムＰＧ１を構成する各ブロックが実行可能な動作をそれぞれ定義する要件に応じて、プログラムＰＧ１の設計者により設定される。動作－ピン対応関係１２３は、図２に示すアクティビティ図の作成に用いられる。

【0038】

図４（ｄ）は、プログラムＰＧ１を構成する複数のブロックがそれぞれ実行可能な１以上の動作のそれぞれに対応するピンのうち、いずれかのポートに割り当てられるピンと当該ピンが割り当てられるポートとのピン－ポート対応関係１２４を表す。ピン－ポート対応関係１２４においてピンが割り当てられるポートには、入力ポートと出力ポートとが含まれる。入力ポートに割り当てられるピンは入力ピンに該当し、出力ポートに割り当てられるピンは出力ピンに該当する。したがって、ピン－ポート対応関係１２４は、入力ピンと入力ポートとの対応関係および出力ピンと出力ポートとの対応関係を含む。ピン－ポート対応関係１２４は、第４の対応関係の一例である。ピン－ポート対応関係１２４は、例えば、ブロックＢＬ１が実行可能な動作のうちの動作ＡＣ１１に設定されたピンのうちピンＰＮ１１１が、ブロックＢＬ１が有するポートＰＴ１１に対応することを表している。

【0039】

ピン－ポート対応関係１２４は、プログラムＰＧ１の開発段階において、プログラムＰＧ１の開発者により設定される。なお、プログラムＰＧ１の開発段階において、ポートおよびピンの名称を、これらを用いてやりとりされるデータの内容に応じた名称としておき、プログラム構造解析装置１は、名称に基づいてポートとピンとを対応づけてもよい。例えばブロックＢＬ１が入力元ＤＳ１（周辺カメラ）から入力を受け付ける入力ポートＰＴ１１の名称が「ImageDataPort」であり、動作ＡＣ１１が周辺画像を受け付ける入力ピンＰＮ１１１の名称が「ImageData」であるとする。このようにポートおよびピンの名称を設定しておくことで、プログラム構造解析装置１は、それぞれの名称に含まれる文字列の一致度に基づいて入力ポートＰＴ１１と入力ピンＰＮ１１１とを対応づけたピン－ポート対応関係１２４を作成し、メモリ１２に記憶させることができる。

【0040】

メモリ１２には、上記以外の対応関係が記憶されていてもよい。

【0041】

図３に戻り、プロセッサ１３は、制御部の一例であり、１以上のプロセッサおよびその周辺回路を有する。プロセッサ１３は、論理演算ユニット、数値演算ユニット、またはグラフィック処理ユニットといった他の演算回路をさらに有していてもよい。

【0042】

図５は、プログラム構造解析装置１が有するプロセッサ１３の機能ブロック図である。

【0043】

プログラム構造解析装置１のプロセッサ１３は、機能ブロックとして、解析部１３１と、出力部１３２とを有する。プロセッサ１３が有するこれらの各部は、プロセッサ１３上で実行されるプログラムによって実装される機能モジュールである。プロセッサ１３の各部の機能を実現するコンピュータプログラムは、半導体メモリ、磁気記録媒体または光記録媒体といった、コンピュータ読取可能な可搬性の記録媒体に記録された形で提供されてもよい。あるいは、プロセッサ１３が有するこれらの各部は、独立した集積回路、マイクロプロセッサ、またはファームウェアとしてプログラム構造解析装置１に実装されてもよい。

【0044】

解析部１３１は、メモリ１２に記憶されたブロック－ポート対応関係１２２を参照して、プログラムＰＧ１を構成する複数のブロックのうちの対象ブロックに設定された１以上の出力ポートから、一の出力ポートを基準ポートとして選択する。対象ブロックは、プログラム構造解析装置１の解析対象となるブロックである。対象ブロックは、プログラム構造解析装置１のユーザにより指定されてもよく、複数のブロックから所定の順序により（例えばブロックに付与された符号の昇順で）選択されてもよく、ランダムに選択されてもよい。解析部１３１は、対象ブロックに対応するポートのうちの出力用の出力ポートから基準ポートを選択する。対象ブロックに設定された出力ポートが複数の場合、解析部１３１は、対象ブロックに設定された複数の出力ポートから所定の順序により（例えば出力ポートに付与された符号の昇順で）選択する。また、解析部１３１は、対象ブロックに設定された複数の出力ポートからランダムに基準ポートを選択してもよい。

【0045】

解析部１３１は、メモリ１２に記憶されたピン－ポート対応関係１２４を参照して、基準ポートに割り当てられたピンを選択する。解析部１３１は、メモリ１２に記憶された動作－ピン対応関係１２３を参照して、選択されたピンのうち出力用の出力ピンをさらに選択する。解析部１３１は、選択された出力ピンから起点ピンを選択する。選択された出力ピンが複数の場合、解析部１３１は、選択された複数の出力ピンから所定の順序により（例えば出力ピンに付与された符号の昇順で）起点ピンを選択する。また、解析部１３１は、選択された複数の出力ピンからランダムに起点ピンを選択してもよい。

【0046】

解析部１３１は、メモリ１２に記憶された動作－ピン対応関係１２３を参照して、起点ピンに対応する動作を特定する。解析部１３１は、動作－ピン対応関係１２３を参照して、起点ピンに対応づけられた動作に設定された入力ピンを特定する。そして、解析部１３１は、動作－ピン対応関係１２３を参照して、特定された入力ピンの接続先を、起点ピンに対応づけられた動作における入力元として特定する。

【0047】

解析部１３１は、対象ブロックにより実行可能な１以上の動作のいずれかに対応する出力ピンが入力元として特定されなくなるまで、特定された入力元を起点ピンとして入力元の特定を繰り返す。なお、起点ピンに対応づけられた動作に設定された入力ピンが複数ある場合、解析部１３１は、それぞれの入力ピンについて、入力先の特定を行う。解析部１３１は、メモリ１２に記憶されたブロック－動作対応関係１２１を参照して、起点ピンに対応づけられた動作を実行するブロックを特定する。解析部１３１は、特定されたブロックが対象ブロックと同一であるか否かを判定することで、入力元が対象ブロックの外部にあるか否かを判定することができる。なお、入力元が対象ブロックの内部にある場合、当該入力元は対象ブロックが実行可能な動作の出力ピンとなる。

【0048】

解析部１３１は、メモリ１２に記憶されピン－ポート対応関係１２４を参照して、対象ブロックにおける１以上の動作のいずれかに対応する出力ピンでない入力元からの入力を受け付ける入力ピンが割り当てられた入力ポートを特定する。解析部１３１は、特定された入力ポートを、基準ポートが依存する依存ポートとしてメモリ１２に記憶する。

【0049】

解析部１３１は、対象ブロックに設定された１以上の出力ポートのうち、まだ基準ポートとして特定されていない一のポートを新たな基準ポートとして特定し、上述の処理を繰り返す。

【0050】

出力部１３２は、メモリ１２に記憶された、対象ブロックに設定された１以上の出力ポートと依存ポートとの関係を参照して、１以上の出力ポートのそれぞれが依存する依存ポートを表す依存関係データを出力する。

【0051】

図６は、依存関係データの例を表す図である。図６は、ブロックＢＲ２を対象ブロックとしたときの、出力ポートＰＴ２３、ＰＴ２４とそれぞれが依存する依存ポートとの依存関係を画像により表す依存関係チャートである。

【0052】

依存関係チャートは、例えば、複数のポートのそれぞれがノードとして表され、出力ポートと依存ポートとの依存関係が、出力ポートに対応するノードと依存ポートに対応するノードとを接続するエッジにより表される画像である。

【0053】

図６の例において、依存関係ＤＲ１は、出力ポートＰＴ２３が入力ポートＰＴ２１に依存することを表す。依存関係ＤＲ２は、出力ポートＰＴ２４が入力ポートＰＴ２１に依存することを表す。依存関係ＤＲ３は、出力ポートＰＴ２４が入力ポートＰＴ２２に依存することを表す。

【0054】

出力部１３２は、出力ポートと入力ポートとの依存関係を文字データにより表した依存関係リストを、依存関係データとして出力してもよい。

【0055】

図７は、プログラム構造解析処理のフローチャートである。プログラム構造解析装置１のプロセッサ１３は、プログラムＰＧ１を構成する複数のブロックのうち解析対象となる対象ブロックの指定を伴うユーザのプログラム解析指示に応じて、以下に記載するプログラム構造解析処理を実行する。

【0056】

まず、プログラム構造解析装置１のプロセッサ１３の解析部１３１は、対象ブロックに設定された１以上の出力ポートから基準ポートを選択する（ステップＳ１）。また、解析部１３１は、基準ポートに対応づけられた１以上の出力ピンから起点ピンを選択する（ステップＳ２）。そして、解析部１３１は、起点ピンに対応づけられた動作における入力元を特定する（ステップＳ３）。

【0057】

解析部１３１は、起点ピンに対応づけられた動作における入力元が対象ブロックにおける１以上の動作のいずれかに対応する出力ピンであるか否かを判定する（ステップＳ４）。起点ピンに対応づけられた動作における入力元が対象ブロックにおける１以上の動作のいずれかに対応する出力ピンである場合（ステップＳ４：Ｙ）、解析部１３１は当該入力元である出力ピンとして（ステップＳ５）、ステップＳ３以降の処理を繰り返す。

【0058】

起点ピンに対応づけられた動作における入力元が対象ブロックにおける１以上の動作のいずれかに対応する出力ピンでない場合（ステップＳ４：Ｎ）、解析部１３１は、当該入力元からの入力を受け付ける入力ピンに対応する入力ポートを依存ポートとして特定する（ステップＳ６）。

【0059】

解析部１３１は、ステップＳ６までの処理の実行にあたりステップＳ２で起点ピンとして特定された出力ピンが、基準ポートに対応する１以上の出力ピンの最後であるか否かを判定する（ステップＳ７）。最後でなかった場合（ステップＳ７：Ｎ）、解析部１３１の処理はステップＳ２に戻り、基準ポートに対応する１以上の出力ピンのうち過去のステップＳ２の処理においてまだ起点ピンとして選択されていない出力ピンから起点ピンを選択する。

【0060】

起点ピンとして特定された出力ピンが最後であった場合（ステップＳ７：Ｙ）、解析部１３１は、ステップＳ７までの処理の実行にあたりステップＳ１で基準ポートとして選択された出力ポートが、対象ブロックに設定された１以上の出力ポートの最後であるか否かを判定する（ステップＳ８）。最後でなかった場合（ステップＳ８：Ｎ）、解析部１３１の処理はステップＳ１に戻り、対象ブロックに設定された１以上の出力ポートのうち過去のステップＳ１の処理においてまだ基準ポートとして選択されていない出力ポートから基準ポートを選択する。

【0061】

基準ポートとして選択された出力ポートが最後であった場合（ステップＳ８：Ｙ）、出力部１３２は、対象ブロックに設定された１以上の出力ポートのそれぞれが依存する依存ポートを表す依存関係データを出力し（ステップＳ９）、プログラム構造解析処理を終了する。

【0062】

このようにプログラム構造解析処理を実行することにより、プログラム構造解析装置１は、プログラムを構成する機能単位であるブロックのそれぞれにおける入力－出力間の依存関係を解析することができる。

【0063】

当業者は、本開示の精神および範囲から外れることなく、種々の変更、置換および修正をこれに加えることが可能であることを理解されたい。

【符号の説明】

【0064】

１ プログラム構造解析装置
１３１ 解析部
１３２ 出力部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】