知財求人 - 知財ポータルサイト「IP Force」
▶ 富士電機株式会社の特許一覧 ▶ 独立行政法人物質・材料研究機構の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024108828
(43)【公開日】2024-08-13
(54)【発明の名称】窒化物半導体装置及び窒化物半導体装置の製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20240805BHJP
H01L 29/12 20060101ALI20240805BHJP
H01L 21/336 20060101ALI20240805BHJP
H01L 29/861 20060101ALI20240805BHJP
H01L 29/739 20060101ALI20240805BHJP
【ＦＩ】
H01L29/78 652D
H01L29/78 652T
H01L29/78 652J
H01L29/78 653A
H01L29/78 652C
H01L29/78 658A
H01L29/91 C
H01L29/91 F
H01L29/78 655A
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2023013421
(22)【出願日】2023-01-31
【新規性喪失の例外の表示】特許法第３０条第２項適用申請有り （１）公益社団法人応用物理学会 第８３回「応用物理学会 秋季学術講演会」予稿集 第１２－２２１頁 令和４年８月２６日発行 （２）第８３回「応用物理学会 秋季学術講演会」令和４年９月２２日開催
【国等の委託研究の成果に係る記載事項】（出願人による申告）令和４年度、文部科学省、科学技術試験研究委託事業「革新的パワーエレクトロニクス創出基盤技術開発事業」、産業技術力強化法第１７条の適用を受ける特許出願
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(71)【出願人】
【識別番号】301023238
【氏名又は名称】国立研究開発法人物質・材料研究機構
(74)【代理人】
【識別番号】100105854
【弁理士】
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(72)【発明者】
【氏名】田中 亮
(72)【発明者】
【氏名】高島 信也
(72)【発明者】
【氏名】埋橋 淳
(72)【発明者】
【氏名】大久保 忠勝
(72)【発明者】
【氏名】宝野 和博
(57)【要約】
【課題】高濃度で、濃度のばらつきが小さいＰ型領域を実現可能な窒化物半導体装置及び窒化物半導体装置の製造方法を提供する。
【解決手段】窒化物半導体装置は、窒化物半導体と、窒化物半導体に設けられたＰ型領域と、を備える。Ｐ型領域におけるアクセプタ元素の濃度は５×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。Ｐ型領域には、（０００１）面に平行で、［１－１００］方向の長さが２ｎｍ以上の積層欠陥が、１×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の密度で存在する。
【選択図】図８
【解決手段】窒化物半導体装置は、窒化物半導体と、窒化物半導体に設けられたＰ型領域と、を備える。Ｐ型領域におけるアクセプタ元素の濃度は５×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。Ｐ型領域には、（０００１）面に平行で、［１－１００］方向の長さが２ｎｍ以上の積層欠陥が、１×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の密度で存在する。
【選択図】図８
【特許請求の範囲】
【請求項1】
窒化物半導体と、
前記窒化物半導体に設けられたＰ型領域と、を備え、
前記Ｐ型領域におけるアクセプタ元素の濃度は５×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下であり、
前記Ｐ型領域には、（０００１）面に平行で、［１－１００］方向の長さが２ｎｍ以上の積層欠陥が、１×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の密度で存在する、窒化物半導体装置。
前記窒化物半導体に設けられたＰ型領域と、を備え、
前記Ｐ型領域におけるアクセプタ元素の濃度は５×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下であり、
前記Ｐ型領域には、（０００１）面に平行で、［１－１００］方向の長さが２ｎｍ以上の積層欠陥が、１×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の密度で存在する、窒化物半導体装置。
【請求項2】
前記Ｐ型領域の厚さは６０ｎｍ未満である、請求項１に記載の窒化物半導体装置。
【請求項3】
前記Ｐ型領域には、前記積層欠陥が、１×１０１６ｃｍ－３以上１×１０１８ｃｍ－３以下の密度で存在する、請求項１又は２に記載の窒化物半導体装置。
【請求項4】
前記窒化物半導体は、貫通転位密度の密度が１×１０７ｃｍ－２未満である低転位自立窒化ガリウム（ＧａＮ）基板を含む、請求項１又は２に記載の窒化物半導体装置。
【請求項5】
前記アクセプタ元素は、マグネシウム（Ｍｇ）及びベリリウム（Ｂｅ）の少なくとも一方を含む、請求項１又は２に記載の窒化物半導体装置。
【請求項6】
前記窒化物半導体に設けられ、前記Ｐ型領域よりも前記アクセプタ元素の濃度が低いＰ型ウェル領域、をさらに備え、
前記Ｐ型領域は、前記Ｐ型ウェル領域の表面側に設けられている、請求項１又は２に記載の窒化物半導体装置。
前記Ｐ型領域は、前記Ｐ型ウェル領域の表面側に設けられている、請求項１又は２に記載の窒化物半導体装置。
【請求項7】
前記Ｐ型ウェル領域の表面側に設けられたＮ型ソース領域と、
前記Ｐ型ウェル領域上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記窒化物半導体上に設けられ、Ｎ型ソース領域と接しているソース電極と、
前記窒化物半導体において前記ソース電極が設けられる面の反対側に設けられたドレイン電極と、をさらに備える請求項６に記載の窒化物半導体装置。
前記Ｐ型ウェル領域上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記窒化物半導体上に設けられ、Ｎ型ソース領域と接しているソース電極と、
前記窒化物半導体において前記ソース電極が設けられる面の反対側に設けられたドレイン電極と、をさらに備える請求項６に記載の窒化物半導体装置。
【請求項8】
前記Ｐ型領域は前記ソース電極と接している、請求項７に記載の窒化物半導体装置。
【請求項9】
窒化物半導体の表面の側から前記窒化物半導体の一部領域にアクセプタ元素をイオン注入する工程と、
前記アクセプタ元素をイオン注入する工程の前又は後で、前記表面の側から前記一部領域に窒素元素をイオン注入する工程と、
前記アクセプタ元素及び前記窒素元素がイオン注入された前記窒化物半導体に熱処理を施して、前記一部領域にＰ型領域を形成する工程と、を備え、
前記アクセプタ元素をイオン注入する工程では、
前記アクセプタ元素の注入ピーク位置における濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下で、かつ、前記表面から前記アクセプタ元素の注入ピーク位置までの深さが５０ｎｍ以下となるように前記アクセプタ元素の注入条件を設定する、窒化物半導体装置の製造方法。
前記アクセプタ元素をイオン注入する工程の前又は後で、前記表面の側から前記一部領域に窒素元素をイオン注入する工程と、
前記アクセプタ元素及び前記窒素元素がイオン注入された前記窒化物半導体に熱処理を施して、前記一部領域にＰ型領域を形成する工程と、を備え、
前記アクセプタ元素をイオン注入する工程では、
前記アクセプタ元素の注入ピーク位置における濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下で、かつ、前記表面から前記アクセプタ元素の注入ピーク位置までの深さが５０ｎｍ以下となるように前記アクセプタ元素の注入条件を設定する、窒化物半導体装置の製造方法。
【請求項10】
前記窒素元素をイオン注入する工程では、
前記窒素元素の注入ピーク位置における前記窒素元素の濃度が、前記アクセプタ元素の注入ピーク位置における前記アクセプタ元素の濃度の０．１倍以上１０倍以下となるように前記窒素元素の注入条件を設定する、請求項９に記載の窒化物半導体装置の製造方法。
前記窒素元素の注入ピーク位置における前記窒素元素の濃度が、前記アクセプタ元素の注入ピーク位置における前記アクセプタ元素の濃度の０．１倍以上１０倍以下となるように前記窒素元素の注入条件を設定する、請求項９に記載の窒化物半導体装置の製造方法。
【請求項11】
前記窒素元素をイオン注入する工程では、
前記表面から前記窒素元素の注入ピーク位置まので深さが５０ｎｍ以下となるように前記窒素元素の注入条件を設定する、請求項９又は１０に記載の窒化物半導体装置の製造方法。
前記表面から前記窒素元素の注入ピーク位置まので深さが５０ｎｍ以下となるように前記窒素元素の注入条件を設定する、請求項９又は１０に記載の窒化物半導体装置の製造方法。
【請求項12】
前記一部領域上に絶縁性の保護膜を形成する工程、をさらに備え、
前記熱処理を施す工程では、前記一部領域が前記保護膜で覆われた状態で前記窒化物半導体に熱処理を施す、請求項９又は１０に記載の窒化物半導体装置の製造方法。
前記熱処理を施す工程では、前記一部領域が前記保護膜で覆われた状態で前記窒化物半導体に熱処理を施す、請求項９又は１０に記載の窒化物半導体装置の製造方法。
【請求項13】
前記熱処理は最大温度が１３００℃以上である、請求項９又は１０に記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物半導体装置及び窒化物半導体装置の製造方法に関する。
【背景技術】
【0002】
縦型のＭＯＳ構造を有する窒化物半導体装置が知られている（例えば、特許文献１参照）。また、窒化物半導体装置では、マグネシウム（Ｍｇ）をドーパントとして用いることによりＰ型の伝導度制御が可能である（例えば、特許文献２参照）。Ｍｇを高濃度にイオン注入して高温度で熱処理すると、Ｍｇが高密度に偏析したり、Ｍｇが深く拡散したりして、Ｍｇ濃度が低下する（例えば、非特許文献１、２参照）。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】Ｋｕｍａｒ ｅｔ．ａｌ．，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１２６（２０１９）２３５７０４．
【非特許文献2】Ｈ． Ｓａｋｕｒａｉ ｅｔ． ａｌ．， Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ． １１５， １４２１０４ （２０１９）．
【発明の概要】
【発明が解決しようとする課題】
【0004】
窒化物半導体装置において、高濃度で、濃度のばらつきが小さいＰ型領域を実現することが望まれている。
【0005】
本発明は、高濃度で、濃度のばらつきが小さいＰ型領域を実現可能な窒化物半導体装置及び窒化物半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記課題を解決するために、本発明の一態様に係る窒化物半導体装置は、窒化物半導体と、前記窒化物半導体に設けられたＰ型領域と、を備える。前記Ｐ型領域におけるアクセプタ元素の濃度は５×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。前記Ｐ型領域には、（０００１）面に平行で、［１－１００］方向の長さが２ｎｍ以上の積層欠陥が、１×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の密度で存在する。
【0007】
本発明の一態様に係る窒化物半導体装置の製造方法は、窒化物半導体の表面の側から前記窒化物半導体の一部領域にアクセプタ元素をイオン注入する工程と、前記アクセプタ元素をイオン注入する工程の前又は後で、前記表面の側から前記一部領域に窒素元素をイオン注入する工程と、前記アクセプタ元素及び前記窒素元素がイオン注入された前記窒化物半導体に熱処理を施して、前記一部領域にＰ型領域を形成する工程と、を備える。前記アクセプタ元素をイオン注入する工程では、前記アクセプタ元素の注入ピーク位置における濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下で、かつ、前記表面から前記アクセプタ元素の注入ピーク位置までの深さが５０ｎｍ以下となるように前記アクセプタ元素の注入条件を設定する。
【発明の効果】
【0008】
本発明の一態様によれば、高濃度で、濃度のばらつきが小さいＰ型領域を実現可能な窒化物半導体装置及び窒化物半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
以下に、本開示の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【0011】
また、以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｘ軸方向及びＹ軸方向は、後述のＧａＮ基板１０の表面１０ａに平行な方向である。Ｘ軸方向及びＹ軸方向を水平方向ともいう。また、Ｚ軸方向は、ＧａＮ基板１０の表面１０ａと垂直に交わる方向である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。
【0012】
また、以下の説明では、Ｚ軸の正方向を「上」と称し、Ｚ軸の負方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、領域、層、膜及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本開示の技術的思想を限定するものではない。例えば、紙面を１８０度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。
【0013】
また以下の説明において、導電型を示すＰやＮに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。ただし同じＰとＰ（または、ＮとＮ）とが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。
【0014】
＜実施形態１＞
（窒化ガリウム半導体装置の構成例）
図１は、本開示の実施形態１に係る窒化ガリウム半導体装置（本開示の「窒化物半導体装置」の一例；以下、ＧａＮ半導体装置）１００の構成例を示す平面図である。図１は、Ｘ－Ｙ平面図である。図１に示すように、ＧａＮ半導体装置１００は、活性領域１１０とエッジ終端領域１３０とを有する。活性領域１１０は、ゲートパッド１１２及びソースパッド１１４を有する。ゲートパッド１１２及びソースパッド１１４は、後述のゲート電極４４及びソース電極５４にそれぞれ電気的に接続された電極パッドである。
（窒化ガリウム半導体装置の構成例）
図１は、本開示の実施形態１に係る窒化ガリウム半導体装置（本開示の「窒化物半導体装置」の一例；以下、ＧａＮ半導体装置）１００の構成例を示す平面図である。図１は、Ｘ－Ｙ平面図である。図１に示すように、ＧａＮ半導体装置１００は、活性領域１１０とエッジ終端領域１３０とを有する。活性領域１１０は、ゲートパッド１１２及びソースパッド１１４を有する。ゲートパッド１１２及びソースパッド１１４は、後述のゲート電極４４及びソース電極５４にそれぞれ電気的に接続された電極パッドである。
【0015】
Ｚ軸方向からの平面視で、エッジ終端領域１３０は、活性領域１１０の周囲を囲んでいる。エッジ終端領域１３０は、ガードリング構造、フィールドプレート構造及びＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造の一以上を有してよい。エッジ終端領域１３０は、活性領域１１０で発生した空乏層をエッジ終端領域１３０まで広げることにより、活性領域１１０での電界集中を防ぐ機能を有してよい。
【0016】
（縦型ＭＯＳＦＥＴの構成例）
図２は、本開示の実施形態１に係るＧａＮ半導体装置１００の構成例を示す断面図である。図２は、図１に示す活性領域１１０をＩＩ－ＩＩ´線で切断した断面図である。なお、図２において、図１に示したゲートパッド１１２及びソースパッド１１４の図示は省略している。ＧａＮ半導体装置１００は、図２に示す縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１を複数備える。ＧａＮ半導体装置１００では、縦型ＭＯＳＦＥＴ１がＹ軸方向に繰り返し設けられている。
図２は、本開示の実施形態１に係るＧａＮ半導体装置１００の構成例を示す断面図である。図２は、図１に示す活性領域１１０をＩＩ－ＩＩ´線で切断した断面図である。なお、図２において、図１に示したゲートパッド１１２及びソースパッド１１４の図示は省略している。ＧａＮ半導体装置１００は、図２に示す縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１を複数備える。ＧａＮ半導体装置１００では、縦型ＭＯＳＦＥＴ１がＹ軸方向に繰り返し設けられている。
【0017】
図３は、本開示の実施形態１に係る縦型ＭＯＳＦＥＴ１の繰り返しの単位構造を拡大して示す断面図である。図３に示すように、縦型ＭＯＳＦＥＴ１は、窒化ガリウム基板（本開示の「窒化物半導体」の一例；以下、ＧａＮ基板）１０と、ゲート絶縁膜４２と、ゲート絶縁膜４２上に設けられたゲート電極４４と、ソース電極５４及びドレイン電極５６を有する。
【0018】
ＧａＮ基板１０（本開示の「窒化物半導体」の一例）は、ＧａＮ単結晶基板である。ＧａＮ基板１０は、例えばＮ－型の基板である。ＧａＮ基板１０は、表面１０ａと、表面１０ａの反対側に位置する裏面１０ｂとを有する。例えば、ＧａＮ基板１０は、貫通転位密度が１×１０７ｃｍ－２未満である低転位自立ＧａＮ基板である。
【0019】
ＧａＮ基板１０に含まれるドナー（Ｎ型不純物）は、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、及びＯ（酸素）の一種類以上の元素であってよい。また、ＧａＮ基板１０に含まれるアクセプタ元素（Ｐ型不純物）は、Ｍｇ（マグネシウム）、Ｃａ（カルシウム）、Ｂｅ（ベリリウム）及びＺｎ（亜鉛）の一種類以上の元素であってよい。
【0020】
ＧａＮ基板１０が低転位自立ＧａＮ基板であることにより、ＧａＮ基板１０に大面積のパワーデバイスが形成される場合でも、パワーデバイスにおけるリーク電流を少なくすることができる。これにより、パワーデバイスを高い良品率で製造することが可能となる。また、縦型ＭＯＳＦＥＴ１の製造工程に含まれる熱処理において、イオン注入された不純物が転位に沿って深く拡散することを防止することができる。
【0021】
なお、ＧａＮ基板１０は、ＧａＮ単結晶基板と、ＧａＮ単結晶基板上にエピタキシャル成長された単結晶のＧａＮ層とを含んでもよい。この場合、ＧａＮ単結晶基板はＮ＋型又はＮ型であってもよく、ＧａＮ層はＮ型又はＮ－型であってもよい。
【0022】
縦型ＭＯＳＦＥＴ１において、半導体材料はＧａＮであるが、半導体材料はアルミニウム（Ａｌ）及びインジウム（Ｉｎ）の一以上の元素を含んでもよい。半導体材料は、Ａｌ及びＩｎを微量に含んだ混晶半導体、即ちＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＜１、０≦ｙ＜１）であってもよい。なお、ＧａＮは、ＡｌｘＩｎｙＧａ１－ｘ－ｙＮにおいてｘ＝ｙ＝０とした場合である。
【0023】
ＧａＮ基板１０には、ドリフト領域２２、ウェル領域２３（本開示の「Ｐ型ウェル領域」の一例）、コンタクト領域２５（本開示の「Ｐ型領域」の一例）及びソース領域２６（本開示の「Ｎ型ソース領域」の一例）が設けられている。ウェル領域２３、コンタクト領域２５及びソース領域２６は、それぞれ、ＧａＮ基板１０の表面１０ａから所定の深さに不純物がイオン注入され、熱処理により不純物が活性化された領域である。
【0024】
例えば、ウェル領域２３の表面側にコンタクト領域２５が設けられている。ウェル領域２３はＰ型の領域であり、コンタクト領域２５はＰ＋型の領域である。ウェル領域２３よりもコンタクト領域２５の方が、アクセプタ元素の濃度（Ｐ型の不純物濃度）が高い。ウェル領域２３及びコンタクト領域２５は、アクセプタ元素（Ｐ型不純物）として、Ｍｇ及びＢｅの少なくとも一方を含む。
【0025】
例えば、ウェル領域２３及びコンタクト領域２５は、アクセプタ元素として、Ｍｇを含む。ウェル領域２３におけるＭｇの濃度は、１×１０１６ｃｍ－３以上３×１０１８ｃｍ－３以下である。コンタクト領域２５におけるＭｇの濃度は、５×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下であり、より好ましくは１×１０１９ｃｍ－３以上２×１０２０ｃｍ－３以下である。
【0026】
ドリフト領域２２はＮ－型の領域であり、ソース領域２６はＮ＋型の領域である。ドリフト領域２２よりもソース領域２６の方が、ドナー元素の濃度（Ｎ型の不純物濃度）が低い。ドリフト領域２２及びソース領域２６は、Ｎ型の不純物として、例えばＳｉを含む。例えば、ドリフト領域２２のＮ型の不純物濃度は、ＧａＮ基板１０のＮ型の不純物濃度と同じである。この場合、ドリフト領域２２には、Ｎ型の不純物がイオン注入されていなくてもよい。ソース領域２６はウェル領域２３の表面側に設けられている。ソース領域２６は、ウェル領域２３の表面側にＳｉがイオン注入され、熱処理によりＳｉが活性化されることにより形成される。
【0027】
図２に示すように、ソース領域２６の上部は、ＧａＮ基板１０の表面１０ａに露出している。ソース領域２６は、底部と第１側部とがウェル領域２３に接し、第２側部がコンタクト領域２５に接している。ソース領域２６の第１側部は、縦型ＭＯＳＦＥＴ１のチャネルが形成される領域（以下、チャネル領域）２３１側に位置する。ソース領域２６の第２側部は、Ｙ軸方向において、第１側部の反対側に位置する。
【0028】
コンタクト領域２５の上部は、ＧａＮ基板１０の表面１０ａに露出している。コンタクト領域２５は、側部がソース領域２６に接し、底部がウェル領域２３に接している。コンタクト領域２５の厚さ（すなわち、ＧａＮ基板１０の表面１０ａからコンタクト領域２５の底面までの深さ）は、例えば６０ｎｍ未満であり、より好ましくは５０ｎｍ未満である。
【0029】
また、コンタクト領域２５には、（０００１）面（すなわち、Ｃ面）に平行で、［１－１００］方向の長さが２ｎｍ以上の積層欠陥が１×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の密度で存在し、より好ましくは１×１０１６ｃｍ－３以上１×１０１８ｃｍ－３以下の密度で存在する。
【0030】
ウェル領域２３、コンタクト領域２５及びソース領域２６のＺ軸方向からの平面視による形状は特に限定されないが、一例を挙げると、各々がＸ軸方向に直線状に延設された形状を有する。すなわち、ウェル領域２３、コンタクト領域２５及びソース領域２６は、Ｘ軸方向に延伸するストライプ形状を有する。
【0031】
ドリフト領域２２の上部（以下、上部領域）は、ＧａＮ基板１０の表面１０ａに露出している。上部領域２２１は、表面１０ａにおいてゲート絶縁膜４２と接している。上部領域２２１は、Ｙ軸方向で向かい合う一対のウェル領域２３間に位置する。上部領域２２１はＪＦＥＴ領域と呼んでもよい。
【0032】
ドリフト領域２２の下部（以下、下部領域）２２２は、ウェル領域２３の底部と接している。下部領域２２２は、上部領域２２１とドレイン電極５６との間、及び、ウェル領域２３とドレイン電極５６との間にそれぞれ位置する。下部領域２２２は、Ｙ軸方向で繰り返される複数の縦型ＭＯＳＦＥＴ１（すなわち、複数の単位構造）間で、Ｙ軸方向に連続して設けられていてもよい。
【0033】
ドリフト領域２２は、ドレイン電極５６とチャネル領域２３１との間の電流経路として機能する。コンタクト領域２５は、ソース電極５４との接触抵抗を低減する機能を有する。また、コンタクト領域２５は、ゲートオフ時の正孔引き抜き経路としても機能する。
【0034】
ゲート絶縁膜４２は、例えばシリコン酸化膜（ＳｉＯ２膜）である。ゲート絶縁膜４２は、例えば平坦な表面１０ａ上に設けられる。
【0035】
ゲート電極４４は、ゲート絶縁膜４２を介してチャネル領域２３１の上方に設けられている。例えば、ゲート電極４４は、平坦なゲート絶縁膜４２上に設けられたプレーナ型である。ゲート電極４４は、ゲートパッド１１２と異なる材料で形成されている。ゲート電極４４は不純物をドープしたポリシリコンで形成され、ゲートパッド１１２はＡｌ又はＡｌ‐Ｓｉの合金で形成されている。
【0036】
ソース電極５４は、ＧａＮ基板１０の表面１０ａ上に設けられている。ソース電極５４は、ソース領域２６の一部とコンタクト領域２５とに接している。ソース電極５４は、図示しない層間絶縁膜を介してゲート電極４４上にも設けられてもよい。層間絶縁膜は、ゲート電極４４とソース電極５４とが電気的に接続しないように、ゲート電極４４の上部及び側部を覆ってもよい。
【0037】
ソース電極５４は、ソースパッド１１４と同一の材料で形成されている。例えば、Ａｌ又はＡｌ－Ｓｉの合金からなるソース電極５４が、ソースパッド１１４を兼ねている。ソース電極５４は、ＧａＮ基板１０の表面１０ａとＡｌ（または、Ａｌ－Ｓｉ）との間にバリアメタル層を有してもよい。バリアメタル層の材料としてチタン（Ｔｉ）を使用してもよい。ドレイン電極５６は、ＧａＮ基板１０の裏面１０ｂ側に設けられており、裏面１０ｂに接している。ドレイン電極５６もソース電極５４と同様の材料で構成されている。
【0038】
図２において、ゲート端子、ソース端子及びドレイン端子を、それぞれＧ、Ｄ及びＳで示す。例えば、ゲート端子Ｇを介してゲート電極４４に閾値電圧以上の電位が与えられると、チャネル領域２３１に反転層が形成される。チャネル領域２３１に反転層が形成されている状態で、ドレイン電極５６に所定の高電位が与えられ、かつ、ソース電極５４に低電位（例えば、接地電位）が与えられると、ドレイン端子Ｄからソース端子Ｓへ電流が流れる。また、ゲート電極４４に閾値電圧よりも低い電位が与えられるとチャネル領域２３１に反転層は形成されず、電流は遮断される。これにより、縦型ＭＯＳＦＥＴ１は、ソース端子Ｓ及びドレイン端子Ｄ間における電流をスイッチングすることができる。
【0039】
（縦型ＭＯＳＦＥＴの製造方法）
次に、本開示の実施形態１に係る縦型ＭＯＳＦＥＴ１の製造方法について説明する。図４Ａから図４Ｆは、本開示の実施形態１に係る縦型ＭＯＳＦＥＴ１の製造方法を工程順に示す断面図である。縦型ＭＯＳＦＥＴ１は、成膜装置、露光装置、エッチング装置など、各種の装置によって製造される。以下、これらの装置を製造装置と総称する。
次に、本開示の実施形態１に係る縦型ＭＯＳＦＥＴ１の製造方法について説明する。図４Ａから図４Ｆは、本開示の実施形態１に係る縦型ＭＯＳＦＥＴ１の製造方法を工程順に示す断面図である。縦型ＭＯＳＦＥＴ１は、成膜装置、露光装置、エッチング装置など、各種の装置によって製造される。以下、これらの装置を製造装置と総称する。
【0040】
図４Ａに示すように、製造装置は、ＧａＮ基板１０において、ウェル領域２３（図３参照）が形成される領域（以下、ウェル形成領域）２３´に、アクセプタ元素としてＭｇをイオン注入する。例えば、製造装置は、ＧａＮ基板１０の表面１０ａ上にマスクＭ１を形成する。マスクＭ１は、ＧａＮ基板１０に対して選択的に除去可能なＳｉＯ２膜又はフォトレジストである。活性領域１１０（図１参照）において、マスクＭ１は、ウェル形成領域２３´の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ１が形成されたＧａＮ基板１０にＭｇをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスクＭ１を除去する。
【0041】
図４Ａに示すＭｇのイオン注入工程では、イオン注入されるＭｇについて、ＧａＮ基板１０の表面１０ａ付近におけるＭｇ濃度が１×１０１６ｃｍ－３以上３×１０１８ｃｍ－３以下となるように、Ｍｇの注入エネルギー（加速電圧）とドーズ量とが設定される。表面付近とは、例えば、表面１０ａから深さ５０ｎｍまでの範囲をいう。
【0042】
または、図４Ａに示すＭｇのイオン注入工程では、ＧａＮ基板１０の表面１０ａ付近だけでなく、ウェル形成領域２３´全体におけるＭｇ濃度が１×１０１６ｃｍ－３以上３×１０１８ｃｍ－３以下となるように、Ｍｇの注入エネルギーとドーズ量とが設定されてもよい。図４Ａに示すＭｇのイオン注入工程は、加速エネルギーが１条件である一段イオン注入で行ってもよいし、加速エネルギーが複数条件ある多段イオン注入で行ってもよい。
【0043】
次に、図４Ｂに示すように、製造装置は、ＧａＮ基板１０において、ソース領域が形成される領域（以下、ソース形成領域）２６´にＮ型の不純物としてＳｉをイオン注入する。例えば、製造装置は、ＧａＮ基板１０上にマスクＭ２を形成する。マスクＭ２は、ＳｉＯ２膜又はフォトレジストである。活性領域１１０において、マスクＭ２は、ソース形成領域２６´の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ２が形成されたＧａＮ基板１０にＳｉをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスクＭ２を除去する。
【0044】
次に、図４Ｃに示すように、製造装置は、ＧａＮ基板１０において、コンタクト領域が形成される領域（本開示の「一部領域」の一例；以下、コンタクト形成領域）２５´にＰ型不純物としてＭｇをイオン注入する。例えば、製造装置は、ＧａＮ基板１０上にマスクＭ３を形成する。マスクＭ３は、ＳｉＯ２膜又はフォトレジストである。活性領域１１０において、マスクＭ３は、コンタクト形成領域２５´の上方を開口し、他の領域の上方を覆う形状を有する。製造装置は、マスクＭ３が形成されたＧａＮ基板１０にＭｇをイオン注入する。
【0045】
図４Ｃに示すＭｇのイオン注入工程では、ＧａＮ基板１０の表面１０ａから注入ピーク位置までの深さが例えば５０ｎｍ以下となるように、注入エネルギー（加速電圧）が設定される。また、この工程では、イオン注入されるＭｇについて、注入ピーク位置におけるＭｇ濃度が例えば１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下であり、一例として１×１０１９ｃｍ－３となるようにＭｇ（アクセプタ元素）のドーズ量が設定される。
【0046】
次に、図４Ｄに示すように、製造装置は、ＧａＮ基板１０のコンタクト形成領域２５´にＮ（窒素元素）をイオン注入する。例えば、製造装置は、マスクＭ３が形成されたＧａＮ基板１０にＮをイオン注入する。イオン注入後、製造装置は、ＧａＮ基板１０上からマスクＭ３を除去する。
【0047】
図４Ｄに示すＮのイオン注入工程では、ＧａＮ基板１０の表面１０ａから注入ピーク位置までの深さが例えば５０ｎｍ以下となるように、注入エネルギー（加速電圧）が設定される。この工程では、図４Ｃに示したＭｇのイオン注入工程と同じ注入エネルギーで、Ｎをイオン注入してよい。また、この工程では、イオン注入されるＮについて、Ｎの注入ピーク位置におけるＮ濃度が、Ｍｇの注入ピーク位置におけるＭｇ濃度の０．１倍以上１０倍以下であり、一例として１倍となるようにＮのドーズ量が設定される。
【0048】
また、図４Ｄに示すＮのイオン注入工程では、コンタクト形成領域２５´だけでなく、ウェル形成領域２３´にもＮを注入してよい。
【0049】
なお、本開示の実施形態１では、図４Ｃに示したＭｇのイオン注入工程と、図４Ｄに示したＮのイオン注入工程とを入れ替えた工程順としてもよい。すなわち、図４Ｄに示したＮイオン注入工程の後で、図４Ｃに示したＭｇのイオン注入工程を行ってもよい。
【0050】
次に、図４Ｅに示すように、製造装置は、ＧａＮ基板１０の表面１０ａ上に絶縁性の保護膜３１を形成する。保護膜３１は、熱処理中においてＧａＮ基板１０から窒素原子が放出されることを抑制する機能を有する。窒素原子がＧａＮ基板１０から放出された位置には窒素空孔が形成される。窒素空孔は、ドナー型欠陥として機能し得るので、Ｐ型特性の発現が阻害される可能性がある。これを防ぐことを目的に、製造装置は、ＧａＮ基板１０上に保護膜３１を設ける。
【0051】
保護膜３１は、耐熱性が高く、ＧａＮ基板１０と良好な密着性を有し、保護膜３１からＧａＮ基板１０側へ不純物が拡散せず、かつ、ＧａＮ基板１０に対して選択的に除去可能であることが好ましい。保護膜３１は、窒化アルミニウム（ＡｌＮ）膜、ＳｉＯ２膜又は窒化シリコン（ＳｉＮ）膜である。保護膜３１は、ＡｌＮ膜、ＳｉＯ２膜及びＳｉＮ膜の少なくとも１つ以上を含む積層膜であってもよい。また、ＧａＮ基板１０と保護膜３１との間に、保護膜３１の下地となる絶縁膜が設けられていてもよい。下地となる絶縁膜として、例えばＳｉＯ２膜が挙げられる。
【0052】
次に、製造装置は、保護膜３１で覆われたＧａＮ基板１０に、最大温度が１３００℃以上２０００℃以下の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理により、ＧａＮ基板１０に導入されたＭｇとＳｉとが活性化される。これにより、図４Ｆに示すように、ＧａＮ基板１０に、Ｐ型のウェル領域２３と、Ｐ＋型のコンタクト領域２５と、Ｎ＋型のソース領域２６とが形成されるとともに、ドリフト領域２２が画定される。また、この熱処理により、ＧａＮ基板１０において、イオン注入により生じた欠陥をある程度回復することができる。熱処理後、製造装置は、ＧａＮ基板１０上から保護膜３１を除去する。
【0053】
次に、製造装置は、ＧａＮ基板１０の表面１０ａ上にゲート絶縁膜４２（図３参照）を形成する。次に、製造装置は、ゲート電極４４（図３参照）、ソース電極５４（図３参照）を形成する。次に、製造装置は、ゲート電極４４上に層間絶縁膜（図示せず）を形成する。次に、製造装置は、ゲート電極４４に電気的に接続するゲートパッド１１２（図１参照）と、ソース電極５４に電気的に接続するソースパッド１１４（図１参照）とを形成する。また、これらの工程と前後して、製造装置は、ＧａＮ基板１０の裏面１０ｂ側にドレイン電極５６を形成する。これにより、図３に示した縦型ＭＯＳＦＥＴ１が完成する。
【0054】
（エピタキシャル成長法で形成される構造との相違点）
本開示の実施形態において、Ｐ型のコンタクト領域２５は、Ｍｇのイオン注入と、この後に続くＮのイオン注入（または、Ｎのイオン注入と、この後に続くＭｇのイオン注入）とで形成する。コンタクト領域２５をイオン注入で形成するため、同様の構造をエピタキシャル成長法で形成する場合に対して、以下（１）から（３）が相違点となりうる。
（１）コンタクト領域２５は、周辺領域（Ｐ型のウェル領域２３、Ｎ＋型のソース領域２６など）とＭｇ以外の不純物濃度が同じである点。例えば、コンタクト領域２５とウェル領域２３とで、Ｍｇ以外の不純物濃度が互いに同じである点。また、コンタクト領域２５とソース領域２６とで、Ｍｇ及びＳｉ以外の不純物濃度が互いに同じである点。コンタクト領域２５と同様の構造をエピタキシャル成長法で形成すると、コンタクト領域と周辺領域との間で、Ｍｇ以外（または、Ｍｇ及びＳｉ以外）の不純物濃度に差が生じてしまう。本開示の実施形態では、このような差は生じない。
（２）コンタクト領域２５は、周辺領域（Ｐ型のウェル領域２３、Ｎ＋型のソース領域２６など）との界面にＳｉのピークがない点。コンタクト領域２５と同様の構造をエピタキシャル成長法で形成すると、コンタクト領域と周辺領域との界面に、Ｓｉのピークが生じる。このＳｉのピークは、チャンバ内の雰囲気に存在するＳｉが、再成長の際に上記界面に取り込まれることで生じる。本開示の実施形態では、このようなＳｉのピークは生じない。
（３）コンタクト領域２５の表面と、周辺領域（例えば、Ｐ型のウェル領域２３、Ｎ＋型のソース領域２６など）の表面との間に段差が無い（または、ほぼ無い）点。コンタクト領域２５と同様の構造をエピタキシャル成長法で形成すると、コンタクト領域の表面と周辺領域の表面との間に、エッチング又は選択エピタキシャル成長による段差が生じてしまう。本開示の実施形態では、このような段差は生じない。
本開示の実施形態において、Ｐ型のコンタクト領域２５は、Ｍｇのイオン注入と、この後に続くＮのイオン注入（または、Ｎのイオン注入と、この後に続くＭｇのイオン注入）とで形成する。コンタクト領域２５をイオン注入で形成するため、同様の構造をエピタキシャル成長法で形成する場合に対して、以下（１）から（３）が相違点となりうる。
（１）コンタクト領域２５は、周辺領域（Ｐ型のウェル領域２３、Ｎ＋型のソース領域２６など）とＭｇ以外の不純物濃度が同じである点。例えば、コンタクト領域２５とウェル領域２３とで、Ｍｇ以外の不純物濃度が互いに同じである点。また、コンタクト領域２５とソース領域２６とで、Ｍｇ及びＳｉ以外の不純物濃度が互いに同じである点。コンタクト領域２５と同様の構造をエピタキシャル成長法で形成すると、コンタクト領域と周辺領域との間で、Ｍｇ以外（または、Ｍｇ及びＳｉ以外）の不純物濃度に差が生じてしまう。本開示の実施形態では、このような差は生じない。
（２）コンタクト領域２５は、周辺領域（Ｐ型のウェル領域２３、Ｎ＋型のソース領域２６など）との界面にＳｉのピークがない点。コンタクト領域２５と同様の構造をエピタキシャル成長法で形成すると、コンタクト領域と周辺領域との界面に、Ｓｉのピークが生じる。このＳｉのピークは、チャンバ内の雰囲気に存在するＳｉが、再成長の際に上記界面に取り込まれることで生じる。本開示の実施形態では、このようなＳｉのピークは生じない。
（３）コンタクト領域２５の表面と、周辺領域（例えば、Ｐ型のウェル領域２３、Ｎ＋型のソース領域２６など）の表面との間に段差が無い（または、ほぼ無い）点。コンタクト領域２５と同様の構造をエピタキシャル成長法で形成すると、コンタクト領域の表面と周辺領域の表面との間に、エッチング又は選択エピタキシャル成長による段差が生じてしまう。本開示の実施形態では、このような段差は生じない。
【0055】
（積層欠陥の発生）
本開示の実施形態において、Ｐ型のコンタクト領域２５は、Ｍｇのイオン注入と、この後に続くＮのイオン注入（または、Ｎのイオン注入と、この後に続くＭｇのイオン注入）とで形成する。本明細書では、Ｍｇのイオン注入に続いてＮをイオン注入すること（または、Ｎのイオン注入に続いてＭｇをイオン注入すること）を連続注入ともいう。連続注入では、Ｍｇのイオン注入とＮのイオン注入との間で、熱処理は行われない。
本開示の実施形態において、Ｐ型のコンタクト領域２５は、Ｍｇのイオン注入と、この後に続くＮのイオン注入（または、Ｎのイオン注入と、この後に続くＭｇのイオン注入）とで形成する。本明細書では、Ｍｇのイオン注入に続いてＮをイオン注入すること（または、Ｎのイオン注入に続いてＭｇをイオン注入すること）を連続注入ともいう。連続注入では、Ｍｇのイオン注入とＮのイオン注入との間で、熱処理は行われない。
【0056】
ＧａＮ基板１０に浅くＭｇとＮを連続注入することで、Ｍｇの偏析と拡散を抑制し、母相中のＭｇを高濃度に維持することができる。また、ＧａＮ基板１０に浅くＭｇとＮを連続注入してＰ型のコンタクト領域２５を形成すると、コンタクト領域２５には、（０００１）面に平行で、［１－１００］方向の長さが２ｎｍ以上の積層欠陥が、１×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の密度で生じることが確認された。
【0057】
この積層欠陥の発生メカニズムの詳細は現時点で不明であるが、以下の過程を経て生じるものと考えられる。以下、積層欠陥の発生メカニズムについて、Ｍｇのみを注入する場合（すなわち、連続注入しない場合）と、ＭｇとＮとを連続注入する場合とを例に挙げて、仮説を説明する。
【0058】
（１）ＭｇとＮを連続注入する場合
図５は、ＧａＮにＭｇとＮを連続注入する場合に、ＧａＮ結晶に生じる空孔及び格子間原子を模式的に示す図である。図５において、ステップＳＴ１はＭｇとＮのイオン注入工程を示し、ステップＳＴ２はＭｇとＮのイオン注入後を示し、ステップＳＴ３は熱処理後を示す。また、図５及び後述の図６において、「Ｇａｉ」は格子間Ｇａを示し、「Ｎｉ」は格子間Ｎを示し、「Ｍｇｉ」は格子間Ｍｇを示す。「ＶＧａ」はＧａ空孔を示し、「ＶＮ」はＮ空孔を示す。
図５は、ＧａＮにＭｇとＮを連続注入する場合に、ＧａＮ結晶に生じる空孔及び格子間原子を模式的に示す図である。図５において、ステップＳＴ１はＭｇとＮのイオン注入工程を示し、ステップＳＴ２はＭｇとＮのイオン注入後を示し、ステップＳＴ３は熱処理後を示す。また、図５及び後述の図６において、「Ｇａｉ」は格子間Ｇａを示し、「Ｎｉ」は格子間Ｎを示し、「Ｍｇｉ」は格子間Ｍｇを示す。「ＶＧａ」はＧａ空孔を示し、「ＶＮ」はＮ空孔を示す。
【0059】
図５のステップＳＴ１に示すように、ＭｇとＮの連続注入前は、ＧａとＮが規則正しく配列している。ステップＳＴ２に示すように、Ｍｇをイオン注入すると、ＧａＮ結晶中に、格子間Ｇａ（Ｇａｉ）、格子間Ｎ（Ｎｉ）、格子間Ｍｇ（Ｍｇｉ）、Ｇａ空孔（ＶＧａ）、Ｎ空孔（ＶＮ）が形成される。また、Ｎをイオン注入すると、ＧａＮ結晶中の格子間Ｎ（Ｎｉ）の割合が相対的に増加する。
【0060】
この状態で、熱処理をすると、まず格子間Ｎ（Ｎｉ）が動く。動いた格子間Ｎ（Ｎｉ）の一部はＮ空孔（ＶＮ）を埋め、他の一部はＧａＮ結晶の外側へ抜けていく。ＭｇとＮを連続注入する場合は、Ｎのイオン注入により格子間Ｎ（Ｎｉ）の割合は相対的に増えているため、ステップＳＴ３に示すように、熱処理によりＮ空孔（ＶＮ）は減り、空孔クラスタが形成されにくくなる。
【0061】
さらに、ＧａＮ結晶の歪みを緩和するために、格子間Ｇａ（Ｇａｉ）と格子間Ｎ（Ｎｉ）が集まって積層欠陥ＳＦを形成する。その結果、Ｇａ空孔（ＶＧａ）が余り、Ｇａ空孔（ＶＧａ）に格子間Ｍｇ（Ｍｇｉ）が入り易くなる。これにより、格子間Ｍｇ（Ｍｇｉ）の拡散や偏析を抑制しつつ、アクセプタを活性化する可能となる。例えば、積層欠陥ＳＦ中のＧａ原子数≒ＭｇＧａ数となり得る。ＧａＮ結晶において、積層欠陥ＳＦが形成されることにより、ＭｇＧａの増加が可能となる。
【0062】
ＭｇとＮの注入が浅いと、Ｇａ空孔（ＶＧａ）、Ｎ空孔（ＶＮ）に対して格子間Ｎ（Ｎｉ）、格子間Ｍｇ（Ｍｇｉ）の量が相対的に増加するため、上記効果（すなわち、積層欠陥ＳＦの発生とＭｇＧａの増加）が発現しやすくなる。これにより、母相におけるＭｇ濃度を高濃度に維持することが可能となる。
【0063】
（２）Ｍｇのみを注入する場合
図６は、ＧａＮにＭｇのみを注入する場合に、ＧａＮ結晶に生じる空孔及び格子間原子を模式的に示す図である。図６において、ステップＳＴ１１はＭｇのイオン注入工程を示し、ステップＳＴ１２はＭｇのイオン注入後を示し、ステップＳＴ１３は熱処理後を示す。
図６は、ＧａＮにＭｇのみを注入する場合に、ＧａＮ結晶に生じる空孔及び格子間原子を模式的に示す図である。図６において、ステップＳＴ１１はＭｇのイオン注入工程を示し、ステップＳＴ１２はＭｇのイオン注入後を示し、ステップＳＴ１３は熱処理後を示す。
【0064】
図６のステップＳＴ１１に示すように、Ｍｇの注入前は、ＧａとＮが規則正しく配列している。ステップＳＴ１２に示すように、Ｍｇをイオン注入すると、ＧａＮ結晶中には、格子間Ｇａ（Ｇａｉ）、格子間Ｎ（Ｎｉ）、格子間Ｍｇ（Ｍｇｉ）、Ｇａ空孔（ＶＧａ）、Ｎ空孔（ＶＮ）が生じる。
【0065】
この状態で、熱処理をすると、まず格子間Ｎ（Ｎｉ）が動く。動いた格子間Ｎ（Ｎｉ）の一部はＮ空孔（ＶＮ）を埋め、他の一部はＧａＮ結晶の外側へ抜けていく。ＭｇとＮを連続注入する場合とは異なり、Ｎは注入されていないので、格子間Ｎ（Ｎｉ）の割合は相対的に小さく、Ｎ空孔（ＶＮ）が残る。
【0066】
その結果、Ｇａ空孔（ＶＧａ）はＮ空孔（ＶＮ）と巨大クラスタを形成する。多数の格子間Ｇａ（Ｇａｉ）と格子間Ｍｇ（Ｍｇｉ）が、残されたＧａ空孔（ＶＧａ）を取り合う。Ｍｇは巨大クラスタに偏析しやすく、偏析した分だけ母相におけるＭｇ濃度が低くなるため、アクセプタが出来にくくなる。
【0067】
（実験結果）
次に、本開示者が行った実験結果を示す。この実験では、ＧａＮ単結晶基板の表面からのイオン注入の注入ピーク深さが２０ｎｍ、注入ピーク位置における濃度が１×１０１９ｃｍ－３となるようにＧａＮ基板にＭｇとＮを連続注入し、連続注入後のＧａＮ単結晶基板を１３００℃で熱処理することで、実施例に係るＧａＮ基板を得た。
次に、本開示者が行った実験結果を示す。この実験では、ＧａＮ単結晶基板の表面からのイオン注入の注入ピーク深さが２０ｎｍ、注入ピーク位置における濃度が１×１０１９ｃｍ－３となるようにＧａＮ基板にＭｇとＮを連続注入し、連続注入後のＧａＮ単結晶基板を１３００℃で熱処理することで、実施例に係るＧａＮ基板を得た。
【0068】
また、この実験では、ＧａＮ単結晶基板の表面からのイオン注入の注入ピーク深さが２０ｎｍ、注入ピーク位置における濃度が１×１０１９ｃｍ－３となるようにＧａＮ単結晶基板にＭｇのみを注入し、注入後のＧａＮ単結晶基板を１３００℃で熱処理することで、比較例に係るＧａＮ基板を得た。
【0069】
（１）積層欠陥のＳＴＥＭ像とＭｇ偏析、Ｍｇ濃度について
図７は、本開示の実施例に係るＧａＮ基板に生じた積層欠陥を示すＳＴＥＭ像（広範囲図）である。図７に示すＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像は、ＧａＮ基板の表面からの注入ピーク深さが２０ｎｍ、注入ピーク位置における濃度が１×１０１９ｃｍ－３となるようにＧａＮ基板にＭｇとＮを連続注入し、連続注入後のＧａＮ基板を１３００℃で熱処理することで得られた試料の断面を測定したものである。図８は、本開示の実施例に係るＧａＮ基板に生じた積層欠陥を示すＳＴＥＭ像（拡大図）である。図９は、図８に示す積層欠陥のフーリエフィルター像である。図７及び図８に示すＳＴＥＭ像において、白く光っている箇所に積層欠陥ＳＦが存在し、結晶歪みが生じているものと考えられる。
図７は、本開示の実施例に係るＧａＮ基板に生じた積層欠陥を示すＳＴＥＭ像（広範囲図）である。図７に示すＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像は、ＧａＮ基板の表面からの注入ピーク深さが２０ｎｍ、注入ピーク位置における濃度が１×１０１９ｃｍ－３となるようにＧａＮ基板にＭｇとＮを連続注入し、連続注入後のＧａＮ基板を１３００℃で熱処理することで得られた試料の断面を測定したものである。図８は、本開示の実施例に係るＧａＮ基板に生じた積層欠陥を示すＳＴＥＭ像（拡大図）である。図９は、図８に示す積層欠陥のフーリエフィルター像である。図７及び図８に示すＳＴＥＭ像において、白く光っている箇所に積層欠陥ＳＦが存在し、結晶歪みが生じているものと考えられる。
【0070】
図１０は、本開示の実施例に係るＧａＮ基板のＭｇ偏析の分析結果を示す３ＤＡＰ（３－Ｄｉｍｅｎｓｉｏｎ Ａｔｏｍ Ｐｒｏｂｅ Ｍｉｃｒｏｓｃｏｐｅ）図である。図１０の矢印で示すドットの集合箇所が、Ｍｇが偏析している箇所である。
【0071】
図１１は、図１０に示す３ＤＡＰ像から算出されたＭｇ濃度の深さプロファイルを示すグラフである。図１１の横軸はＧａＮ基板の表面からの深さ（ｎｍ）を示し、縦軸はＭｇ濃度（ｃｍ－３）を示している。また、図１１のグラフ中の実線（太線）は、３ＤＡＰ像から算出されたＭｇ濃度であって、Ｍｇ偏析箇所とＭｇ非偏析箇所を含む全領域のＭｇ濃度を示している。図１１のグラフ中の実線（細線）は、３ＤＡＰ像から算出されたＭｇ濃度であって、Ｍｇ非偏析箇所のＭｇ濃度を示している。図１１のグラフ中の破線は、後述する図１２のＳＩＭＳ測定で得られたＭｇ濃度（Ｍｇ＋Ｎ：実施例）を示している。
【0072】
図１１のグラフ中において、実線（太線）と実線（細線）との間のＭｇ濃度差が小さいことから、ＧａＮ基板の表面から５０ｎｍ付近までの浅い領域では、Ｍｇの偏析が抑制されていることがわかる。本開示の実施例によれば、ＧａＮ基板にＭｇとＮを浅く連続注入することで、Ｍｇ拡散とＭｇ偏析を大幅に抑制することができ、母相中のＭｇ濃度を５×１０１８ｃｍ－３以上に維持可能であることが確認された。
【0073】
図１２は、本開示の実施例に係るＧａＮ基板と比較例に係るＧａＮ基板について、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で得られたＭｇ濃度の深さプロファイルを示すグラフである。図１２の横軸はＧａＮ基板の表面からの深さ（μｍ）を示し、縦軸はＭｇ濃度（ｃｍ－３）を示している。なお、図１２のグラフ中で、Ａｓ－ｉｍｐ．の破線は、実施例及び比較例に共通するデータであり、熱処理前のＭｇ濃度の深さプロファイルを示している。
【0074】
図１２に示すように、本開示の実施例によれば、比較例と比べて、ＧａＮ基板の表面から深さ０．３μｍ（＝３００ｎｍ）までの範囲おいて、Ｍｇ濃度を高く保持できることが確認された。比較例で示されるように、Ｍｇのイオン注入が浅いと、１３００℃の熱処理でも深さ方向に激しく拡散し、表面近傍のＭｇ濃度が大きく低下する傾向がある。しかし、本開示の実施例によれば、ＭｇとＮを浅く連続注入することによって、Ｍｇの深さ方向への拡散を、ＧａＮ基板の表面から深さ０．３μｍまでの範囲において、大幅に抑制することができることが確認された。
【0075】
（２）積層欠陥の密度について
本開示者は、本開示の実施例に係るＧａＮ基板（実サンプル）を用いて、積層欠陥密度を導出した。
本開示者は、本開示の実施例に係るＧａＮ基板（実サンプル）を用いて、積層欠陥密度を導出した。
【0076】
図１３は、本開示の実施例に係るＧａＮ基板であって、積層欠陥密度の導出に用いたＬＡＡＤＦ（Ｌｏｗ Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）－ＳＴＥＭ像である。図１３に示すＬＡＡＤＦ－ＳＴＥＭ像において、白く光っている箇所に積層欠陥ＳＦが存在し、結晶歪みが生じているものと考えられるため、白い箇所の数をカウントした。
【0077】
（ａ）積層欠陥の密度
図１３に示すＧａＮ基板（実サンプル）において、厚み４０ｎｍ×深さ６０ｎｍ×視野幅３７５ｎｍの範囲内に積層欠陥５６個を確認した。この結果から、積層欠陥の密度は、６．２×１０１６個／ｃｍ３と算出された。
図１３に示すＧａＮ基板（実サンプル）において、厚み４０ｎｍ×深さ６０ｎｍ×視野幅３７５ｎｍの範囲内に積層欠陥５６個を確認した。この結果から、積層欠陥の密度は、６．２×１０１６個／ｃｍ３と算出された。
【0078】
（ｂ）積層欠陥のサイズ
図１３に示すＬＡＡＤＦ－ＳＴＥＭ像は断面図であり、この断面図の横方向が［１－１００］方向である。図１３に示す断面図において、積層欠陥の［１－１００］方向の長さは、最大８．６ｎｍ、最小２．３ｎｍ、平均５．０４ｎｍであった。
図１３に示すＬＡＡＤＦ－ＳＴＥＭ像は断面図であり、この断面図の横方向が［１－１００］方向である。図１３に示す断面図において、積層欠陥の［１－１００］方向の長さは、最大８．６ｎｍ、最小２．３ｎｍ、平均５．０４ｎｍであった。
【0079】
（ｃ）積層欠陥を構成するＧａ原子の空間平均密度
上述したように、図１３に示す断面図において、積層欠陥の［１－１００］方向の長さの平均値は５．０４ｎｍであった。積層欠陥の平面視による形状が円形で、その円の直径の平均値が５ｎｍであるとすると、１個の積層欠陥に含まれるＧａ原子の個数は約３００個となる。したがって、積層欠陥を構成するＧａ原子の空間平均密度は、６．２×１０１６個／ｃｍ３×３００≒１．９×１０１９個／ｃｍ３となる。
上述したように、図１３に示す断面図において、積層欠陥の［１－１００］方向の長さの平均値は５．０４ｎｍであった。積層欠陥の平面視による形状が円形で、その円の直径の平均値が５ｎｍであるとすると、１個の積層欠陥に含まれるＧａ原子の個数は約３００個となる。したがって、積層欠陥を構成するＧａ原子の空間平均密度は、６．２×１０１６個／ｃｍ３×３００≒１．９×１０１９個／ｃｍ３となる。
【0080】
（ｄ）仮説との合致
このＧａ原子の空間平均密度１．９×１０１９個／ｃｍ３は、実施例に係るＧａＮ基板（実サンプル）にイオン注入されたＭｇの注入ピーク位置におけるＭｇ濃度と同等の値である。これは、図５を参照しながら説明した積層欠陥の発生メカニズムの仮説（すなわち、ＧａＮ結晶において、Ｍｇのイオン注入により生じた格子間Ｍｇ（Ｍｇｉ）がＧａ空孔（ＶＧａ）に入り、余った格子間Ｇａ（Ｇａｉ）が積層欠陥ＳＦを形成して、ＧａＮ結晶の歪みを緩和する）と合致する。これは、上記仮説を裏付ける根拠となり得る。
このＧａ原子の空間平均密度１．９×１０１９個／ｃｍ３は、実施例に係るＧａＮ基板（実サンプル）にイオン注入されたＭｇの注入ピーク位置におけるＭｇ濃度と同等の値である。これは、図５を参照しながら説明した積層欠陥の発生メカニズムの仮説（すなわち、ＧａＮ結晶において、Ｍｇのイオン注入により生じた格子間Ｍｇ（Ｍｇｉ）がＧａ空孔（ＶＧａ）に入り、余った格子間Ｇａ（Ｇａｉ）が積層欠陥ＳＦを形成して、ＧａＮ結晶の歪みを緩和する）と合致する。これは、上記仮説を裏付ける根拠となり得る。
【0081】
（実施形態１の効果）
以上説明したように、本開示の実施形態１に係るＧａＮ半導体装置１００は、ＧａＮ基板１０と、ＧａＮ基板１０に設けられたＰ型のコンタクト領域２５と、を備える。コンタクト領域２５におけるアクセプタ元素（例えば、Ｍｇ）の濃度は５×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。コンタクト領域２５には、（０００１）面に平行で、［１－１００］方向の長さが２ｎｍ以上の積層欠陥ＳＦが、１×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の密度で存在し、より好ましくは１×１０１６ｃｍ－３以上１×１０１８ｃｍ－３以下の密度で存在する。
以上説明したように、本開示の実施形態１に係るＧａＮ半導体装置１００は、ＧａＮ基板１０と、ＧａＮ基板１０に設けられたＰ型のコンタクト領域２５と、を備える。コンタクト領域２５におけるアクセプタ元素（例えば、Ｍｇ）の濃度は５×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。コンタクト領域２５には、（０００１）面に平行で、［１－１００］方向の長さが２ｎｍ以上の積層欠陥ＳＦが、１×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の密度で存在し、より好ましくは１×１０１６ｃｍ－３以上１×１０１８ｃｍ－３以下の密度で存在する。
【0082】
これによれば、コンタクト領域２５では、格子間Ｇａ（Ｇａｉ）と格子間Ｎ（Ｎｉ）とが集まって積層欠陥ＳＦを形成しているものと考えられる。積層欠陥ＳＦの形成により、Ｇａ空孔（ＶＧａ）が余るため、Ｇａ空孔（ＶＧａ）にＭｇが入り易くなると考えられる。これにより、Ｍｇの偏析と拡散を抑制することができ、母相中のＭｇを高濃度に維持することができる。高濃度で、濃度のばらつきが小さいコンタクト領域２５を実現することができる。
【0083】
本開示の実施形態１に係るＧａＮ半導体装置１００の製造方法は、ＧａＮ基板１０の表面１０ａの側からＧａＮ基板１０のコンタクト形成領域２５´にアクセプタ元素（例えば、Ｍｇ）をイオン注入する工程と、Ｍｇをイオン注入する工程の前又は後で、表面１０ａの側からコンタクト形成領域２５´にＮ（窒素元素）をイオン注入する工程と、Ｍｇ及びＮがイオン注入された（すなわち、Ｍｇ及びＮが連続注入された）ＧａＮ基板１０に熱処理を施して、コンタクト形成領域２５´にＰ型のコンタクト領域２５を形成する工程と、を備える。Ｍｇをイオン注入する工程では、Ｍｇの注入ピーク位置における濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下で、かつ、表面１０ａからＭｇの注入ピーク位置までの深さが５０ｎｍ以下となるようにＭｇの注入条件を設定する。
【0084】
これによれば、ＧａＮ基板１０の結晶中で、格子間Ｎ（Ｎｉ）の割合を相対的に増やすことができ、Ｎ空孔（ＶＮ）を格子間Ｎ（Ｎｉ）で埋めることが容易となる。これにより、Ｎ空孔（ＶＮ）を減らすことができるので、Ｇａ空孔（ＶＧａ）とＮ空孔（ＶＮ）とが集まって巨大クラスタが形成されることを抑制することができる。Ｍｇは巨大クラスタに偏析し易いが、巨大クラスタの形成が抑制されるため、Ｍｇの偏析を抑制することができる。
【0085】
また、格子間Ｎ（Ｎｉ）の割合を相対的に増やすことができるため、格子間Ｇａ（Ｇａｉ）と格子間Ｎ（Ｎｉ）とが集まって積層欠陥ＳＦが形成されることを促すことができる。積層欠陥ＳＦの形成により、Ｇａ空孔（ＶＧａ）が余るため、Ｇａ空孔（ＶＧａ）にＭｇが入り易くなると考えられる。これにより、Ｍｇの偏析と拡散を抑制することができ、母相中のＭｇを高濃度に維持することができる。高濃度で、濃度のばらつきが小さいコンタクト領域２５を有するＭＯＳＦＥＴ１を製造することができる。
【0086】
＜実施形態２＞
本開示の実施形態では、ドリフト領域２２にＮ型の不純物濃度を高めるドープ（カウンタドープ）が施されていてもよい。
本開示の実施形態では、ドリフト領域２２にＮ型の不純物濃度を高めるドープ（カウンタドープ）が施されていてもよい。
【0087】
図１４は、本開示の実施形態２に係る縦型ＭＯＳＦＥＴ１Ａの構成を示す断面図である。図１４に示すように、実施形態２に係る縦型ＭＯＳＦＥＴ１Ａは、Ｎ－型のドリフト領域２２に設けられたＮ型のドープ領域ｃｄを備える。ドープ領域ｃｄは、Ｎ型の不純物（例えば、Ｓｉ）がドープされた領域である。ドリフト領域２２において、ドープ領域ｃｄ以外の領域は、非ドープ領域ｕｃｄである。ドープ領域ｃｄは、非ドープ領域ｕｃｄよりもＮ型不純物（例えば、Ｓｉ）の濃度が高い。
【0088】
ドープ領域ｃｄは、非ドープ領域ｕｃｄよりもＧａＮ基板１０の表面１０ａに近い側に位置する。例えば、ドープ領域ｃｄは、上部領域（ＪＦＥＴ領域）２２１の全体と、下部領域２２２において上部領域２２１と接する側の端部とに連続して設けられている。
【0089】
このような構成であっても、高濃度で、濃度のばらつきが小さいコンタクト領域２５を実現することができる。また、縦型ＭＯＳＦＥＴ１Ａは、ドリフト領域２２においてチャネル領域２３１に隣接する領域のＮ型不純物濃度を高くすることができるため、耐圧の低下を抑制しつつ、オン抵抗を低減することができる。
【0090】
＜実施形態３＞
上記の実施形態１、２では、ＧａＮ半導体装置１００がプレーナゲート構造の縦型ＭＯＳＦＥＴを備える場合を説明した。しかしながら、縦型ＭＯＳＦＥＴはプレーナゲート構造に限定されない。縦型ＭＯＳＦＥＴはトレンチゲート構造であってもよい。例えば、ＧａＮ半導体装置１００は、以下に説明するトレンチゲート構造の縦型ＭＯＳＦＥＴ１Ｂを備えてもよい。
上記の実施形態１、２では、ＧａＮ半導体装置１００がプレーナゲート構造の縦型ＭＯＳＦＥＴを備える場合を説明した。しかしながら、縦型ＭＯＳＦＥＴはプレーナゲート構造に限定されない。縦型ＭＯＳＦＥＴはトレンチゲート構造であってもよい。例えば、ＧａＮ半導体装置１００は、以下に説明するトレンチゲート構造の縦型ＭＯＳＦＥＴ１Ｂを備えてもよい。
【0091】
図１５は、本開示の実施形態３に係る縦型ＭＯＳＦＥＴ１Ｂの構成例を示す断面図である。図１５に示すように、縦型ＭＯＳＦＥＴ１Ｂは、ＧａＮ基板１０に設けられたトレンチＨを有する。トレンチＨは、ＧａＮ基板１０の表面１０ａ側に開口している。トレンチＨはＰ型のウェル領域２３よりも深く形成されており、トレンチＨの底部はＮ－型の領域まで達している。
【0092】
トレンチＨの内側には、ゲート絶縁膜４２とゲート電極４４とが配置されている。トレンチＨの内側の側面と底面とをゲート絶縁膜４２が覆っている。また、ゲート電極４４は、ゲート絶縁膜４２を介してトレンチＨに埋め込まれている。縦型ＭＯＳＦＥＴ１Ｂでは、トレンチＨの内側の側面に設けられたゲート絶縁膜４２を介してゲート電極４４と向かい合う領域がチャネル領域２３１となる。
【0093】
このような構成であっても、高濃度で、濃度のばらつきが小さいコンタクト領域２５を実現することができる。また、縦型ＭＯＳＦＥＴ１Ｂは、トレンチゲート構造を採用することにより、チャネル領域２３１をより密に配置することが可能となる。縦型ＭＯＳＦＥＴ１Ｂは、素子サイズの微細化とチャネル密度の向上とが可能となる。
【0094】
＜その他の実施形態＞
上記のように、本開示は実施形態１から３によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
上記のように、本開示は実施形態１から３によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
【0095】
例えば、ゲート絶縁膜４２は、ＳｉＯ２膜に限定されるものではなく、他の絶縁膜であってもよい。ゲート絶縁膜４２には、シリコン酸窒化（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、シリコン窒化物（Ｓｉ３Ｎ４）膜、アルミニウム酸化物（Ａｌ２Ｏ３）膜も使用可能である。また、ゲート絶縁膜４２には、単層の絶縁膜をいくつか積層した複合膜等も使用可能である。ゲート絶縁膜４２としてＳｉＯ２膜以外の絶縁膜を用いた縦型ＭＯＳＦＥＴは、縦型ＭＩＳＦＥＴと呼んでもよい。ＭＩＳＦＥＴは、ＭＯＳＦＥＴを含む、より包括的な絶縁ゲート型トランジスタを意味する。
【0096】
また、上記の実施形態では、コンタクト領域２５が縦型ＭＩＳＦＥＴに含まれることを説明した。しかしながら、本開示の実施形態はこれに限定されない。コンタクト領域２５は、ＧａＮ基板の垂直方向に電流が流れる縦型ＭＩＳＦＥＴではなく、ＧａＮ基板の水平方向に電流が流れる横型ＭＩＳＦＥＴに含まれていてもよい。
【0097】
また、上記の実施形態では、コンタクト領域２５と接触する電極がソース電極５４であることを説明した。しかしながら、本開示の実施形態はこれに限定されない。コンタクト領域２５は、ソース電極以外の電極と接触してもよい。また、コンタクト領域２５に例示されるＰ型領域は、ＭＯＳＦＥＴ以外の他の素子に含まれていてもよく、例えば、バイポーラトランジスタ、ダイオード、容量素子又は抵抗素子等に含まれていてもよい。
【0098】
また、上記の実施形態では、製造方法の例として、図４Ａ、４Ｂ、４Ｃ、４Ｄの各工程では、ＧａＮ基板１０の表面１０ａを絶縁膜（スルー膜）で保護した状態で、イオン注入してもよい。スルー膜として、例えばＳｉＯ２膜、ＳｉＮ膜又はＡｌＮ膜を用いてもよい。
【0099】
このように、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。
【0100】
なお、本開示は以下のような構成も取ることができる。
（１）
窒化物半導体と、
前記窒化物半導体に設けられたＰ型領域と、を備え、
前記Ｐ型領域におけるアクセプタ元素の濃度は５×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下であり、
前記Ｐ型領域には、（０００１）面に平行で、［１－１００］方向の長さが２ｎｍ以上の積層欠陥が、１×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の密度で存在する、窒化物半導体装置。
（２）
前記Ｐ型領域の厚さは６０ｎｍ未満である、前記（１）に記載の窒化物半導体装置。
（３）
前記Ｐ型領域には、前記積層欠陥が、１×１０１６ｃｍ－３以上１×１０１８ｃｍ－３以下の密度で存在する、前記（１）又は（２）に記載の窒化物半導体装置。
（４）
前記窒化物半導体は、貫通転位密度の密度が１×１０７ｃｍ－２未満である低転位自立窒化ガリウム（ＧａＮ）基板を含む、前記（１）から（３）のいずれか１項に記載の窒化物半導体装置。
（５）
前記アクセプタ元素は、マグネシウム（Ｍｇ）及びベリリウム（Ｂｅ）の少なくとも一方を含む、前記（１）から（４）のいずれか１項に記載の窒化物半導体装置。
（６）
前記窒化物半導体に設けられ、前記Ｐ型領域よりも前記アクセプタ元素の濃度が低いＰ型ウェル領域、をさらに備え、
前記Ｐ型領域は、前記Ｐ型ウェル領域の表面側に設けられている、前記（１）から（５）のいずれか１項に記載の窒化物半導体装置。
（７）
前記Ｐ型ウェル領域の表面側に設けられたＮ型ソース領域と、
前記Ｐ型ウェル領域上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記窒化物半導体上に設けられ、Ｎ型ソース領域と接しているソース電極と、
前記窒化物半導体において前記ソース電極が設けられる面の反対側に設けられたドレイン電極と、をさらに備える前記（６）に記載の窒化物半導体装置。
（８）
前記Ｐ型領域は前記ソース電極と接している、前記（７）に記載の窒化物半導体装置。
（９）
窒化物半導体の表面の側から前記窒化物半導体の一部領域にアクセプタ元素をイオン注入する工程と、
前記アクセプタ元素をイオン注入する工程の前又は後で、前記表面の側から前記一部領域に窒素元素をイオン注入する工程と、
前記アクセプタ元素及び前記窒素元素がイオン注入された前記窒化物半導体に熱処理を施して、前記一部領域にＰ型領域を形成する工程と、を備え、
前記アクセプタ元素をイオン注入する工程では、
前記アクセプタ元素の注入ピーク位置における濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下で、かつ、前記表面から前記アクセプタ元素の注入ピーク位置までの深さが５０ｎｍ以下となるように前記アクセプタ元素の注入条件を設定する、窒化物半導体装置の製造方法。
（１０）
前記窒素元素をイオン注入する工程では、
前記窒素元素の注入ピーク位置における前記窒素元素の濃度が、前記アクセプタ元素の注入ピーク位置における前記アクセプタ元素の濃度の０．１倍以上１０倍以下となるように前記窒素元素の注入条件を設定する、前記（９）に記載の窒化物半導体装置の製造方法。
（１１）
前記窒素元素をイオン注入する工程では、
前記表面から前記窒素元素の注入ピーク位置まので深さが５０ｎｍ以下となるように前記窒素元素の注入条件を設定する、前記（９）又は（１０）に記載の窒化物半導体装置の製造方法。
（１２）
前記一部領域上に絶縁性の保護膜を形成する工程、をさらに備え、
前記熱処理を施す工程では、前記一部領域が前記保護膜で覆われた状態で前記窒化物半導体に熱処理を施す、前記（９）から（１１）のいずれか１項に記載の窒化物半導体装置の製造方法。
（１３）
前記熱処理は最大温度が１３００℃以上である、前記（１０）から（１２）のいずれか１項に記載の窒化物半導体装置の製造方法。
（１）
窒化物半導体と、
前記窒化物半導体に設けられたＰ型領域と、を備え、
前記Ｐ型領域におけるアクセプタ元素の濃度は５×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下であり、
前記Ｐ型領域には、（０００１）面に平行で、［１－１００］方向の長さが２ｎｍ以上の積層欠陥が、１×１０１５ｃｍ－３以上１×１０１９ｃｍ－３以下の密度で存在する、窒化物半導体装置。
（２）
前記Ｐ型領域の厚さは６０ｎｍ未満である、前記（１）に記載の窒化物半導体装置。
（３）
前記Ｐ型領域には、前記積層欠陥が、１×１０１６ｃｍ－３以上１×１０１８ｃｍ－３以下の密度で存在する、前記（１）又は（２）に記載の窒化物半導体装置。
（４）
前記窒化物半導体は、貫通転位密度の密度が１×１０７ｃｍ－２未満である低転位自立窒化ガリウム（ＧａＮ）基板を含む、前記（１）から（３）のいずれか１項に記載の窒化物半導体装置。
（５）
前記アクセプタ元素は、マグネシウム（Ｍｇ）及びベリリウム（Ｂｅ）の少なくとも一方を含む、前記（１）から（４）のいずれか１項に記載の窒化物半導体装置。
（６）
前記窒化物半導体に設けられ、前記Ｐ型領域よりも前記アクセプタ元素の濃度が低いＰ型ウェル領域、をさらに備え、
前記Ｐ型領域は、前記Ｐ型ウェル領域の表面側に設けられている、前記（１）から（５）のいずれか１項に記載の窒化物半導体装置。
（７）
前記Ｐ型ウェル領域の表面側に設けられたＮ型ソース領域と、
前記Ｐ型ウェル領域上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記窒化物半導体上に設けられ、Ｎ型ソース領域と接しているソース電極と、
前記窒化物半導体において前記ソース電極が設けられる面の反対側に設けられたドレイン電極と、をさらに備える前記（６）に記載の窒化物半導体装置。
（８）
前記Ｐ型領域は前記ソース電極と接している、前記（７）に記載の窒化物半導体装置。
（９）
窒化物半導体の表面の側から前記窒化物半導体の一部領域にアクセプタ元素をイオン注入する工程と、
前記アクセプタ元素をイオン注入する工程の前又は後で、前記表面の側から前記一部領域に窒素元素をイオン注入する工程と、
前記アクセプタ元素及び前記窒素元素がイオン注入された前記窒化物半導体に熱処理を施して、前記一部領域にＰ型領域を形成する工程と、を備え、
前記アクセプタ元素をイオン注入する工程では、
前記アクセプタ元素の注入ピーク位置における濃度が１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下で、かつ、前記表面から前記アクセプタ元素の注入ピーク位置までの深さが５０ｎｍ以下となるように前記アクセプタ元素の注入条件を設定する、窒化物半導体装置の製造方法。
（１０）
前記窒素元素をイオン注入する工程では、
前記窒素元素の注入ピーク位置における前記窒素元素の濃度が、前記アクセプタ元素の注入ピーク位置における前記アクセプタ元素の濃度の０．１倍以上１０倍以下となるように前記窒素元素の注入条件を設定する、前記（９）に記載の窒化物半導体装置の製造方法。
（１１）
前記窒素元素をイオン注入する工程では、
前記表面から前記窒素元素の注入ピーク位置まので深さが５０ｎｍ以下となるように前記窒素元素の注入条件を設定する、前記（９）又は（１０）に記載の窒化物半導体装置の製造方法。
（１２）
前記一部領域上に絶縁性の保護膜を形成する工程、をさらに備え、
前記熱処理を施す工程では、前記一部領域が前記保護膜で覆われた状態で前記窒化物半導体に熱処理を施す、前記（９）から（１１）のいずれか１項に記載の窒化物半導体装置の製造方法。
（１３）
前記熱処理は最大温度が１３００℃以上である、前記（１０）から（１２）のいずれか１項に記載の窒化物半導体装置の製造方法。
【符号の説明】
【0101】
１、１Ａ、１Ｂ 縦型ＭＯＳＦＥＴ
１０ ＧａＮ基板
１０ａ 表面
１０ｂ 裏面
２２ ドリフト領域
２３ ウェル領域
２３´ ウェル形成領域
２５ コンタクト領域
２５´ コンタクト形成領域
２６ ソース領域
２６´ ソース形成領域
３１ 保護膜
４２ ゲート絶縁膜
４４ ゲート電極
５４ ソース電極
５６ ドレイン電極
１００ ＧａＮ半導体装置
１１０ 活性領域
１１２ ゲートパッド
１１４ ソースパッド
１３０ エッジ終端領域
２２１ 上部領域（ＪＦＥＴ領域）
２２２ 下部領域
２３１ チャネル領域
ｃｄ ドープ領域
Ｄ ドレイン端子
Ｇ ゲート端子
Ｇａｉ 格子間Ｇａ
Ｈ トレンチ
Ｍ１、Ｍ２、Ｍ３ マスク
Ｍｇｉ 格子間Ｍｇ
Ｎｉ 格子間Ｎ
Ｓ ソース端子
ＳＦ 積層欠陥
ｕｃｄ 非ドープ領域
ＶＧａ Ｇａ空孔
ＶＮ Ｎ空孔
１０ ＧａＮ基板
１０ａ 表面
１０ｂ 裏面
２２ ドリフト領域
２３ ウェル領域
２３´ ウェル形成領域
２５ コンタクト領域
２５´ コンタクト形成領域
２６ ソース領域
２６´ ソース形成領域
３１ 保護膜
４２ ゲート絶縁膜
４４ ゲート電極
５４ ソース電極
５６ ドレイン電極
１００ ＧａＮ半導体装置
１１０ 活性領域
１１２ ゲートパッド
１１４ ソースパッド
１３０ エッジ終端領域
２２１ 上部領域（ＪＦＥＴ領域）
２２２ 下部領域
２３１ チャネル領域
ｃｄ ドープ領域
Ｄ ドレイン端子
Ｇ ゲート端子
Ｇａｉ 格子間Ｇａ
Ｈ トレンチ
Ｍ１、Ｍ２、Ｍ３ マスク
Ｍｇｉ 格子間Ｍｇ
Ｎｉ 格子間Ｎ
Ｓ ソース端子
ＳＦ 積層欠陥
ｕｃｄ 非ドープ領域
ＶＧａ Ｇａ空孔
ＶＮ Ｎ空孔
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】