知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024108886
(43)【公開日】2024-08-13
(54)【発明の名称】配線基板及び半導体装置
(51)【国際特許分類】
H01L 23/12 20060101AFI20240805BHJP
H01L 25/04 20230101ALI20240805BHJP
H05K 3/46 20060101ALI20240805BHJP
H05K 3/28 20060101ALI20240805BHJP
【ＦＩ】
H01L23/12 Q
H01L23/12 N
H01L25/04 Z
H05K3/46 G
H05K3/46 Q
H05K3/28 B
【審査請求】未請求
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2023013511
(22)【出願日】2023-01-31
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110001612
【氏名又は名称】弁理士法人きさらぎ国際特許事務所
(72)【発明者】
【氏名】瀬戸 基司
【テーマコード（参考）】
5E314
5E316
【Ｆターム（参考）】
5E314BB03
5E314GG26
5E316AA02
5E316AA42
5E316CC04
5E316CC09
5E316CC32
5E316FF07
5E316HH40
5E316JJ02
(57)【要約】
【課題】長寿命な配線基板及び半導体装置を提供する。
【解決手段】一の実施形態に係る配線基板は、積層方向に交互に積層された複数の配線層及び複数の絶縁層を備える。複数の配線層は、配線基板の積層方向の一方側の面に１番目に近い第１配線層と、この面に２番目に近い第２配線層と、を備える。上記面から第１配線層までの距離は、第１配線層から第２配線層までの距離よりも大きい。
【選択図】図６
【解決手段】一の実施形態に係る配線基板は、積層方向に交互に積層された複数の配線層及び複数の絶縁層を備える。複数の配線層は、配線基板の積層方向の一方側の面に１番目に近い第１配線層と、この面に２番目に近い第２配線層と、を備える。上記面から第１配線層までの距離は、第１配線層から第２配線層までの距離よりも大きい。
【選択図】図６
【特許請求の範囲】
【請求項1】
積層方向に交互に積層された複数の配線層及び複数の絶縁層を備える配線基板であって、
前記複数の配線層は、
前記配線基板の前記積層方向の一方側の面に１番目に近い第１配線層と、
前記一方側の面に２番目に近い第２配線層と
を備え、
前記一方側の面から前記第１配線層までの前記積層方向の距離が、前記第１配線層から前記第２配線層までの前記積層方向の距離よりも大きい
配線基板。
前記複数の配線層は、
前記配線基板の前記積層方向の一方側の面に１番目に近い第１配線層と、
前記一方側の面に２番目に近い第２配線層と
を備え、
前記一方側の面から前記第１配線層までの前記積層方向の距離が、前記第１配線層から前記第２配線層までの前記積層方向の距離よりも大きい
配線基板。
【請求項2】
前記複数の配線層及び前記複数の絶縁層に対して前記積層方向の前記一方側に設けられたソルダーレジストを更に備え、
前記ソルダーレジストのガラス転移温度は、１１０℃より大きい
請求項１記載の配線基板。
前記ソルダーレジストのガラス転移温度は、１１０℃より大きい
請求項１記載の配線基板。
【請求項3】
前記ソルダーレジストに対して前記積層方向の前記一方側に設けられた防水コートを更に備え、
前記防水コートは、前記一方側の面を備える
請求項２記載の配線基板。
前記防水コートは、前記一方側の面を備える
請求項２記載の配線基板。
【請求項4】
前記複数の配線層は、
前記配線基板の前記積層方向の他方側の面に１番目に近い第３配線層と、
前記他方側の面に２番目に近い第４配線層と
を更に備え、
前記他方側の面から前記第３配線層までの前記積層方向の距離が、前記第３配線層から前記第４配線層までの前記積層方向の距離よりも大きい
請求項１記載の配線基板。
前記配線基板の前記積層方向の他方側の面に１番目に近い第３配線層と、
前記他方側の面に２番目に近い第４配線層と
を更に備え、
前記他方側の面から前記第３配線層までの前記積層方向の距離が、前記第３配線層から前記第４配線層までの前記積層方向の距離よりも大きい
請求項１記載の配線基板。
【請求項5】
前記複数の配線層及び前記複数の絶縁層に対して前記積層方向の前記一方側及び前記他方側に設けられたソルダーレジストを更に備え、
前記ソルダーレジストのガラス転移温度は、１１０℃より大きい
請求項４記載の配線基板。
前記ソルダーレジストのガラス転移温度は、１１０℃より大きい
請求項４記載の配線基板。
【請求項6】
前記複数の配線層、前記複数の絶縁層、及び、前記ソルダーレジストに対して前記積層方向の前記一方側及び前記他方側に設けられた防水コートを更に備え、
前記複数の配線層、前記複数の絶縁層、及び、前記ソルダーレジストに対して前記積層方向の前記一方側に設けられた防水コートは、前記一方側の面を備え、
前記複数の配線層、前記複数の絶縁層、及び、前記ソルダーレジストに対して前記積層方向の前記他方側に設けられた防水コートは、前記他方側の面を備える
請求項５記載の配線基板。
前記複数の配線層、前記複数の絶縁層、及び、前記ソルダーレジストに対して前記積層方向の前記一方側に設けられた防水コートは、前記一方側の面を備え、
前記複数の配線層、前記複数の絶縁層、及び、前記ソルダーレジストに対して前記積層方向の前記他方側に設けられた防水コートは、前記他方側の面を備える
請求項５記載の配線基板。
【請求項7】
前記複数の配線層及び前記複数の絶縁層に対して前記積層方向の一方側から他方側にかけて前記積層方向に延伸し、前記積層方向と交差する第１方向、並びに、前記積層方向及び前記第１方向と交差する第２方向に並ぶ複数の導電性の貫通部材を更に備え、
前記複数の貫通部材は、それぞれ、前記積層方向の一方側及び他方側の少なくとも一方の端部に設けられたランドを備え、
前記第１方向又は前記第２方向に隣り合う２つの前記ランドの間の距離は、０．２ｍｍ以上である
請求項１記載の配線基板。
前記複数の貫通部材は、それぞれ、前記積層方向の一方側及び他方側の少なくとも一方の端部に設けられたランドを備え、
前記第１方向又は前記第２方向に隣り合う２つの前記ランドの間の距離は、０．２ｍｍ以上である
請求項１記載の配線基板。
【請求項8】
前記複数の配線層及び前記複数の絶縁層に対して前記積層方向の一方側から他方側にかけて前記積層方向に延伸し、前記積層方向と交差する第１方向、並びに、前記積層方向及び前記第１方向と交差する第２方向に並ぶ複数の導電性の貫通部材を更に備え、
前記複数の配線層のうちの一つは、第１配線を含み、
前記第１配線は複数の空洞部を含み、
前記複数の空洞部の一部には、前記複数の貫通部材のいずれかが設けられ、
前記複数の空洞部の他の一部には、前記積層方向から見て、前記複数の貫通部材のいずれも設けられていない
請求項１記載の配線基板。
前記複数の配線層のうちの一つは、第１配線を含み、
前記第１配線は複数の空洞部を含み、
前記複数の空洞部の一部には、前記複数の貫通部材のいずれかが設けられ、
前記複数の空洞部の他の一部には、前記積層方向から見て、前記複数の貫通部材のいずれも設けられていない
請求項１記載の配線基板。
【請求項9】
積層方向に交互に積層された複数の配線層及び複数の絶縁層と、
前記複数の配線層及び前記複数の絶縁層に対して前記積層方向の一方側から他方側にかけて前記積層方向に延伸し、前記積層方向と交差する第１方向、並びに、前記積層方向及び前記第１方向と交差する第２方向に並ぶ複数の導電性の貫通部材と
を備える配線基板であって、
前記複数の貫通部材は、それぞれ、前記積層方向の一方側及び他方側の少なくとも一方の端部に設けられたランドを備え、
前記第１方向又は前記第２方向に隣り合う２つの前記ランドの間の距離は、０．２ｍｍ以上である
配線基板。
前記複数の配線層及び前記複数の絶縁層に対して前記積層方向の一方側から他方側にかけて前記積層方向に延伸し、前記積層方向と交差する第１方向、並びに、前記積層方向及び前記第１方向と交差する第２方向に並ぶ複数の導電性の貫通部材と
を備える配線基板であって、
前記複数の貫通部材は、それぞれ、前記積層方向の一方側及び他方側の少なくとも一方の端部に設けられたランドを備え、
前記第１方向又は前記第２方向に隣り合う２つの前記ランドの間の距離は、０．２ｍｍ以上である
配線基板。
【請求項10】
前記複数の配線層及び前記複数の絶縁層に対して前記積層方向の一方側に設けられたソルダーレジストを更に備え、
前記ソルダーレジストのガラス転移温度は、１１０℃より大きい
請求項９記載の配線基板。
前記ソルダーレジストのガラス転移温度は、１１０℃より大きい
請求項９記載の配線基板。
【請求項11】
前記複数の配線層のうちの一つは、第１配線を含み、
前記第１配線は複数の空洞部を含み、
前記複数の空洞部の一部には、前記複数の貫通部材のいずれかが設けられ、
前記複数の空洞部の他の一部には、前記積層方向から見て、前記複数の貫通部材のいずれも設けられていない
請求項９記載の配線基板。
前記第１配線は複数の空洞部を含み、
前記複数の空洞部の一部には、前記複数の貫通部材のいずれかが設けられ、
前記複数の空洞部の他の一部には、前記積層方向から見て、前記複数の貫通部材のいずれも設けられていない
請求項９記載の配線基板。
【請求項12】
配線基板と、
前記配線基板に搭載された半導体チップと
を備え、
前記配線基板は、
積層方向に交互に積層された複数の配線層及び複数の絶縁層と、
前記複数の配線層及び前記複数の絶縁層に対して前記積層方向の一方側から他方側にかけて前記積層方向に延伸し、前記積層方向と交差する第１方向、並びに、前記積層方向及び前記第１方向と交差する第２方向に延伸する複数の導電性の貫通部材と
を備え、
前記複数の配線層は、
前記配線基板の前記積層方向の一方側の面に１番目に近い第１配線層と、
前記一方側の面に２番目に近い第２配線層と
を備え、
前記一方側の面から前記第１配線層までの前記積層方向の距離が、前記第１配線層から前記第２配線層までの前記積層方向の距離よりも大きく、
前記複数の貫通部材は、それぞれ、前記積層方向の一方側及び他方側の少なくとも一方に設けられたランドを備え、
前記第１方向又は前記第２方向に隣り合う２つの前記ランドの間の距離は、０．２ｍｍ以上である
半導体装置。
前記配線基板に搭載された半導体チップと
を備え、
前記配線基板は、
積層方向に交互に積層された複数の配線層及び複数の絶縁層と、
前記複数の配線層及び前記複数の絶縁層に対して前記積層方向の一方側から他方側にかけて前記積層方向に延伸し、前記積層方向と交差する第１方向、並びに、前記積層方向及び前記第１方向と交差する第２方向に延伸する複数の導電性の貫通部材と
を備え、
前記複数の配線層は、
前記配線基板の前記積層方向の一方側の面に１番目に近い第１配線層と、
前記一方側の面に２番目に近い第２配線層と
を備え、
前記一方側の面から前記第１配線層までの前記積層方向の距離が、前記第１配線層から前記第２配線層までの前記積層方向の距離よりも大きく、
前記複数の貫通部材は、それぞれ、前記積層方向の一方側及び他方側の少なくとも一方に設けられたランドを備え、
前記第１方向又は前記第２方向に隣り合う２つの前記ランドの間の距離は、０．２ｍｍ以上である
半導体装置。
【請求項13】
前記配線基板は、前記複数の配線層及び前記複数の絶縁層に対して前記積層方向の一方側に設けられたソルダーレジストを更に備え、
前記ソルダーレジストのガラス転移温度は、１１０℃より大きい
請求項１２記載の半導体装置。
前記ソルダーレジストのガラス転移温度は、１１０℃より大きい
請求項１２記載の半導体装置。
【請求項14】
前記ソルダーレジストに対して前記積層方向の一方側に設けられた防水コートを備え、
前記防水コートは、前記一方側の面を備える
請求項１３記載の半導体装置。
前記防水コートは、前記一方側の面を備える
請求項１３記載の半導体装置。
【請求項15】
前記複数の配線層は、
前記配線基板の前記積層方向の他方側の面に１番目に近い第３配線層と、
前記他方側の面に２番目に近い第４配線層と
を更に備え、
前記他方側の面から前記第３配線層までの前記積層方向の距離が、前記第３配線層から前記第４配線層までの前記積層方向の距離よりも大きい
請求項１２記載の半導体装置。
前記配線基板の前記積層方向の他方側の面に１番目に近い第３配線層と、
前記他方側の面に２番目に近い第４配線層と
を更に備え、
前記他方側の面から前記第３配線層までの前記積層方向の距離が、前記第３配線層から前記第４配線層までの前記積層方向の距離よりも大きい
請求項１２記載の半導体装置。
【請求項16】
前記複数の配線層及び前記複数の絶縁層に対して前記積層方向の前記一方側及び前記他方側に設けられたソルダーレジストを更に備え、
前記ソルダーレジストのガラス転移温度は、１１０℃より大きい
請求項１５記載の半導体装置。
前記ソルダーレジストのガラス転移温度は、１１０℃より大きい
請求項１５記載の半導体装置。
【請求項17】
前記複数の配線層、前記複数の絶縁層、及び、前記ソルダーレジストに対して前記積層方向の前記一方側及び前記他方側に設けられた防水コートを更に備え、
前記複数の配線層、前記複数の絶縁層、及び、前記ソルダーレジストに対して前記積層方向の前記一方側に設けられた防水コートは、前記一方側の面を備え、
前記複数の配線層、前記複数の絶縁層、及び、前記ソルダーレジストに対して前記積層方向の前記他方側に設けられた防水コートは、前記他方側の面を備える
請求項１６記載の半導体装置。
前記複数の配線層、前記複数の絶縁層、及び、前記ソルダーレジストに対して前記積層方向の前記一方側に設けられた防水コートは、前記一方側の面を備え、
前記複数の配線層、前記複数の絶縁層、及び、前記ソルダーレジストに対して前記積層方向の前記他方側に設けられた防水コートは、前記他方側の面を備える
請求項１６記載の半導体装置。
【請求項18】
前記複数の配線層のうちの一つは、第１配線を含み、
前記第１配線は複数の空洞部を含み、
前記複数の空洞部の一部には、前記複数の貫通部材のいずれかが設けられ、
前記複数の空洞部の他の一部には、前記積層方向から見て、前記複数の貫通部材のいずれも設けられていない
請求項１２記載の半導体装置。
前記第１配線は複数の空洞部を含み、
前記複数の空洞部の一部には、前記複数の貫通部材のいずれかが設けられ、
前記複数の空洞部の他の一部には、前記積層方向から見て、前記複数の貫通部材のいずれも設けられていない
請求項１２記載の半導体装置。
【請求項19】
前記半導体チップは、ＮＡＮＤフラッシュメモリを含む
請求項１２記載の半導体装置。
請求項１２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、配線基板及び半導体装置に関する。
【背景技術】
【0002】
積層方向に交互に積層された複数の配線層及び複数の絶縁層を備える配線基板が知られている。この様な配線基板は、種々の用途で利用されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許第５１５８１７９号明細書
【特許文献2】特開２００４－３１１５２７号公報
【特許文献3】特開２００２－４３７２３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
長寿命な配線基板及び半導体装置を提供する。
【課題を解決するための手段】
【0005】
一の実施形態に係る配線基板は、積層方向に交互に積層された複数の配線層及び複数の絶縁層を備える。複数の配線層は、配線基板の積層方向の一方側の面に１番目に近い第１配線層と、この面に２番目に近い第２配線層と、を備える。上記面から第１配線層までの距離は、第１配線層から第２配線層までの距離よりも大きい。
【図面の簡単な説明】
【0006】
【図1】半導体デバイス１０の構成を示す模式的な斜視図である。
【図2】半導体デバイス１０の裏面１２を示す模式的な下面図である。
【図3】テストボード１００の構成を示す模式的な平面図である。
【図4】テストボード１００の構成を示す模式的な斜視図である。
【図5】テストボード１００の一部の構成を示す模式的な斜視図である。
【図6】配線基板１０１の一部の構成を示す模式的な断面図である。
【図7】配線基板２０１の一部の構成を示す模式的な断面図である。
【図8】第１のサンプルの一部の構成を示す模式的な平面図である。
【図9】第１のサンプルの一部の構成を示す模式的な平面図である。
【図10】第１のサンプルの一部の構成を示す模式的な平面図である。
【図11】第１のサンプルの一部の構成を示す模式的な平面図である。
【図12】第１のサンプルの一部の構成を示す模式的な平面図である。
【図13】第１の実験の結果を示すグラフである。
【図14】第１の実験の結果を示すグラフである。
【図15】第１の実験の結果を示すグラフである。
【図16】第２の実験の結果を示すグラフである。
【図17】第１の実験の結果を示すグラフである。
【図18】複数の配線層１１２の一部の構成を示す模式的な平面図である。
【図19】第２実施形態に係るテストボードの一部の構成を示す模式的な平面図である。
【図20】第３実施形態に係る半導体記憶装置４００の構成を示す模式的な斜視図である。
【発明を実施するための形態】
【0007】
実施形態に係る配線基板は、種々の用途で利用される。以下の例では、実施形態に係る配線基板を、テストボードに利用する例について説明する。テストボードは、半導体デバイスのテストに用いられる。
【0008】
［半導体デバイス１０］
次に、実施形態に係るテストボードによってテストされる半導体デバイス１０を例示する。図１は、半導体デバイス１０の構成を示す模式的な斜視図である。図２は、半導体デバイス１０の裏面１２を示す模式的な下面図である。
次に、実施形態に係るテストボードによってテストされる半導体デバイス１０を例示する。図１は、半導体デバイス１０の構成を示す模式的な斜視図である。図２は、半導体デバイス１０の裏面１２を示す模式的な下面図である。
【0009】
半導体デバイス１０は、例えば、ｅＭＭＣ（embedded Multimedia Card）であっても良いし、ＵＦＳ（Universal Flash Storage）であっても良い。尚、図１及び図２には、ｅＭＭＣ又はＵＦＳを例示しているが、本明細書で言うところの「半導体デバイス」は、ｅＭＭＣ及びＵＦＳに限られない。
【0010】
図１には、半導体デバイス１０の表面１１を例示している。図２には、半導体デバイス１０の裏面１２を例示している。半導体デバイス１０の裏面１２には、複数の端子１３が設けられている。複数の端子１３は、０．５ｍｍ程度のピッチで、Ｘ方向及びＹ方向に並んでいる。これら複数の端子１３の一部は、半導体デバイス１０内部の回路に電源電圧ＶＣＣを供給する、電圧供給用の端子として機能する。また、これら複数の端子１３の一部は、半導体デバイス１０内部の回路に接地電圧ＶＳＳを供給する、電圧供給用の端子として機能する。また、これら複数の端子１３の一部は、半導体デバイス１０内部の回路にデータ信号を供給する、信号供給用の端子として機能する。また、これら複数の端子１３の一部は、半導体デバイス１０内部の回路に制御信号を供給する、信号供給用の端子として機能する。また、これら複数の端子１３の一部には、機能が割り当てられていない。
【0011】
［第１実施形態に係るテストボード１００］
図３は、第１実施形態に係るテストボード１００の構成を示す模式的な平面図である。図４は、テストボード１００の構成を示す模式的な斜視図である。図５は、テストボード１００の一部の構成を示す模式的な斜視図であり、図４の一部を拡大して示している。
図３は、第１実施形態に係るテストボード１００の構成を示す模式的な平面図である。図４は、テストボード１００の構成を示す模式的な斜視図である。図５は、テストボード１００の一部の構成を示す模式的な斜視図であり、図４の一部を拡大して示している。
【0012】
図３及び図４に示す様に、テストボード１００は、配線基板１０１と、配線基板１０１に搭載された複数のソケット１０２と、を備える。また、図５に示す様に、テストボード１００は、ソケット１０２に設けられた複数のコネクタピン１０３を備える。また、図３に示す様に、テストボード１００は、これら複数のコネクタピン１０３に電源電圧ＶＣＣ又は接地電圧ＶＳＳを供給可能な２つの外部端子１０４と、複数のコネクタピン１０３及び外部端子１０４の間の電流経路に設けられたジャンパブロック１０５と、を備える。
【0013】
ソケット１０２は、図１及び図２を参照して説明した様な半導体デバイス１０を装着可能に構成されている。テストボード１００の使用に際しては、例えば図５に示す様に、半導体デバイス１０の裏面１２がソケット１０２側となる様に、半導体デバイス１０をソケット１０２に装着する。
【0014】
コネクタピン１０３（図５）は、それぞれ、配線基板１０１に設けられた複数の配線に電気的に接続されている。コネクタピン１０３は、例えば図５に例示する様に、半導体デバイス１０の裏面１２に設けられた複数の端子１３（図２）の少なくとも一部に対応するパターンで、ソケット１０２に設けられている。従って、例えば図５に示す様に半導体デバイス１０をソケット１０２に装着すると、半導体デバイス１０の裏面１２に設けられた複数の端子１３（図２）の少なくとも一部が、それぞれ、ソケット１０２に設けられた複数のコネクタピン１０３と接触する。
【0015】
外部端子１０４（図３）は、それぞれ、配線基板１０１に設けられた配線及びジャンパブロック１０５を介して、コネクタピン１０３（図５）に電気的に接続可能に構成されている。尚、図示の例では、電源電圧ＶＣＣが供給される外部端子１０４を、外部端子１０４（ＶＣＣ）として示している。また、接地電圧ＶＳＳが供給される外部端子１０４を、外部端子１０４（ＶＳＳ）として示している。
【0016】
ジャンパブロック１０５は、複数のコネクタピン１０３に対応して設けられた複数のジャンパスイッチを備える。例えば、図５に例示する様に、１つのソケット１０２に対応して９３個のコネクタピン１０３が設けられる場合、ジャンパブロック１０５には、少なくとも９３個のジャンパスイッチが設けられる。ジャンパスイッチは、それぞれ、複数の（図３及び図４の例では３５個の）ソケット１０２に対応して設けられた複数の（例えば３５個の）コネクタピン１０３を、外部端子１０４（ＶＣＣ）に電気的に接続することも出来るし、外部端子１０４（ＶＳＳ）に電気的に接続することも出来る。
【0017】
［配線基板１０１］
図６は、配線基板１０１の一部の構成を示す模式的な断面図である。配線基板１０１は、Ｚ方向に交互に積層された複数のガラスクロス１１１及び複数の配線層１１２を備える。これら複数のガラスクロス１１１及び複数の配線層１１２の間の領域、最上層のガラスクロス１１１の上面、及び、最下層のガラスクロス１１１の下面には、樹脂１１３が設けられている。また、配線基板１０１は、複数のガラスクロス１１１、複数の配線層１１２及び樹脂１１３を貫通してＺ方向に延伸する導電性の貫通部材１２１を備える。貫通部材１２１には、上述したコネクタピン１０３が挿通されている。また、樹脂１１３の上面及び下面には、ソルダーレジスト１３１と、防水コート１３２と、が設けられている。
図６は、配線基板１０１の一部の構成を示す模式的な断面図である。配線基板１０１は、Ｚ方向に交互に積層された複数のガラスクロス１１１及び複数の配線層１１２を備える。これら複数のガラスクロス１１１及び複数の配線層１１２の間の領域、最上層のガラスクロス１１１の上面、及び、最下層のガラスクロス１１１の下面には、樹脂１１３が設けられている。また、配線基板１０１は、複数のガラスクロス１１１、複数の配線層１１２及び樹脂１１３を貫通してＺ方向に延伸する導電性の貫通部材１２１を備える。貫通部材１２１には、上述したコネクタピン１０３が挿通されている。また、樹脂１１３の上面及び下面には、ソルダーレジスト１３１と、防水コート１３２と、が設けられている。
【0018】
ガラスクロス１１１は、ガラス繊維によって構成される、絶縁性の織布である。
【0019】
配線層１１２は、それぞれ、配線１１４を備える。配線１１４は、銅（Ｃｕ）を含む。図６には、Ｚ方向に並ぶ８つの配線層１１２が例示されている。図示の例では、下から１番目及び５番目の配線層１１２に、電源電圧ＶＣＣが供給される。即ち、下から１番目及び５番目の配線層１１２中の配線１１４が、電源電圧ＶＣＣに対応する外部端子１０４（図３）と、電気的に導通している。また、図示の例では、上から１番目の配線層１１２に、接地電圧ＶＳＳが供給される。即ち、上から１番目の配線層１１２中の配線１１４が、接地電圧ＶＳＳに対応する外部端子１０４（図３）と、電気的に導通している。
【0020】
尚、図６には、配線基板１０１の上面（上方に設けられた防水コート１３２の上面）から、この上面に１番目に近い配線層１１２の上面までのＺ方向における距離Ｚ１１を示している。また、配線基板１０１の下面（下方に設けられた防水コート１３２の下面）から、この下面に１番目に近い配線層１１２の下面までのＺ方向における距離Ｚ１２を示している。また、Ｚ方向に隣り合う２つの配線層１１２のうち、上方に設けられたものの下面から、下方に設けられたものの上面までのＺ方向における距離Ｚ１３を示している。距離Ｚ１１及び距離Ｚ１２は、ソルダーレジスト１３１及び防水コート１３２の厚みの分だけ、距離Ｚ１３より大きい。
【0021】
樹脂１１３は、エポキシ樹脂等の絶縁性の樹脂である。樹脂１１３の、複数の配線層１１２の間の領域に設けられた複数の部分は、それぞれ、ガラスクロス１１１と共に、絶縁層を構成する。また、樹脂１１３の、最上層の配線層１１２の上面に設けられた部分、及び、最下層の配線層１１２の下面に設けられた部分は、それぞれ、ガラスクロス１１１、ソルダーレジスト１３１及び防水コート１３２と共に、絶縁層を構成する。
【0022】
貫通部材１２１は、複数の（例えば３５個の）グループに分かれて配置されている。これら複数のグループは、ソケット１０２に対応するパターンで、Ｘ方向及びＹ方向に並んでいる。また、これら複数のグループは、それぞれ、複数の（例えば９３個の）貫通部材１２１を含む。これら複数の貫通部材１２１は、コネクタピン１０３に対応するパターン（図５参照）で、Ｘ方向及びＹ方向に並んでいる。貫通部材１２１は、銅（Ｃｕ）を含む。貫通部材１２１は、Ｚ方向に延伸する略円筒状の円筒部を備える。円筒部の上端には、ランド１２２が形成されている。円筒部の下端には、ランド１２３が形成されている。ランド１２２，１２３は、略円盤状の形状を備える。ランド１２３の下面には、半田１２４が設けられている。貫通部材１２１及びコネクタピン１０３は、半田１２４を介して、電気的に導通している。
【0023】
ランド１２２，１２３の直径は、貫通部材１２１の円筒部の外径よりも大きく、０．３ｍｍ以下である。ここで、貫通部材１２１は、半導体デバイス１０の裏面１２に設けられた複数の端子１３（図２）に対応して、０．５ｍｍ程度のピッチで、Ｘ方向及びＹ方向に並んでいる。従って、Ｘ方向又はＹ方向において隣り合う２つのランド１２２，１２３の間の距離は、０．２ｍｍ以上である。
【0024】
ソルダーレジスト１３１は、例えば、テスト実行時の温度よりも高いガラス転移温度を有する。例えば、テストボード１００が、後述するＨＡＳＴに用いられる場合、ソルダーレジスト１３１のガラス転移温度は、ＨＡＳＴ実行時の温度（例えば、１１０℃）よりも大きい。ソルダーレジスト１３１は、例えば、１１６℃のガラス転移温度を有していても良い。ソルダーレジスト１３１は、例えば、太陽ホールディングス株式会社のＰＳＲ－４０００ Ｄ１０ＭＥであっても良い。
【0025】
［比較例に係るテストボード２００］
次に、比較例に係るテストボード２００について説明する。比較例に係るテストボード２００は、配線基板１０１のかわりに、配線基板２０１を備える。
次に、比較例に係るテストボード２００について説明する。比較例に係るテストボード２００は、配線基板１０１のかわりに、配線基板２０１を備える。
【0026】
図７は、配線基板２０１の一部の構成を示す模式的な断面図である。
【0027】
配線基板２０１は、樹脂１１３の上面及び下面に設けられた配線層２１３を備える。配線層２１３は、それぞれ、配線２１４を含む。配線２１４は、銅（Ｃｕ）を含む。
【0028】
尚、図７には、配線基板２０１の上面から、この上面に１番目に近い配線層２１３の上面までのＺ方向における距離Ｚ２１を示している。また、配線基板２０１の下面から、この下面に１番目に近い配線層２１３の下面までのＺ方向における距離Ｚ２２を示している。また、Ｚ方向に隣り合う２つの配線層１１２，２１３のうち、上方に設けられたものの下面から、下方に設けられたものの上面までのＺ方向における距離Ｚ１３を示している。距離Ｚ２１及び距離Ｚ２２は、防水コート１３２の厚みと同程度であり、距離Ｚ１３よりも小さい。
【0029】
尚、図示の例において、配線基板２０１の上面は、上方に設けられた防水コート１３２の上面である。また、配線基板２０１の下面は、下方に設けられた防水コート１３２の下面である。
【0030】
また、配線基板２０１は、貫通部材１２１のかわりに、貫通部材２２１を備える。貫通部材２２１は、Ｚ方向に延伸する略円筒状の円筒部を備える。円筒部の上端には、ランド２２２が形成されている。円筒部の下端には、ランド２２３が形成されている。
【0031】
ランド２２２，２２３の直径は、０．４ｍｍである。ここで、一部の貫通部材２２１は、半導体デバイス１０の裏面１２に設けられた複数の端子１３（図２）に対応して、０．５ｍｍ程度のピッチで、Ｘ方向及びＹ方向に並んでいる。従って、Ｘ方向又はＹ方向において隣り合う２つのランド２２２，２２３の間の距離は、０．１ｍｍ程度である。
【0032】
また、配線基板２０１は、ソルダーレジスト１３１のかわりに、ソルダーレジスト２３１を備える。ソルダーレジスト２３１は、例えば、１０６℃のガラス転移温度を有する。ソルダーレジスト２３１は、例えば、太陽ホールディングス株式会社のＰＳＲ－４０００ ＳＰ１９であっても良い。
【0033】
［テスト］
テストボード１００，２００は、半導体デバイス１０のテストに使用可能である。この様なテストとしては、例えば、ＨＡＳＴ（High Accelerated temperature and humidity Stress Test）が挙げられる。ただし、本明細書で言うところの「テスト」は、ＨＡＳＴに限られない。
テストボード１００，２００は、半導体デバイス１０のテストに使用可能である。この様なテストとしては、例えば、ＨＡＳＴ（High Accelerated temperature and humidity Stress Test）が挙げられる。ただし、本明細書で言うところの「テスト」は、ＨＡＳＴに限られない。
【0034】
ＨＡＳＴでは、半導体デバイス１０をテストボード１００，２００にセットして、テストを実行する。ＨＡＳＴでは、半導体デバイス１０を高温高湿環境下に置き、この状態で、各端子１３（図２）に、所定時間の間、固定電圧を供給する。この際、半導体デバイス１０は、例えば、１１０℃の環境下に置かれる。次に、半導体デバイス１０をテストボード１００，２００から取り外し、テスタによって半導体デバイス１０を測定する。例えば、半導体デバイス１０に対してデータの読出や書込を行い、半導体デバイス１０が正常に動作するか否かを確認する。
【0035】
［第１の実験］
ＨＡＳＴにおいては、テストボード１００，２００を比較的長時間、高温高湿環境下に置き、通電を行う。従って、例えば、比較例に係るテストボード２００は、数回テストを行うと故障してしまう。より具体的には、リーク電流が発生してしまう。
ＨＡＳＴにおいては、テストボード１００，２００を比較的長時間、高温高湿環境下に置き、通電を行う。従って、例えば、比較例に係るテストボード２００は、数回テストを行うと故障してしまう。より具体的には、リーク電流が発生してしまう。
【0036】
そこで、発明者らは、比較例に係るテストボード２００と類似の第１のサンプルを作成し、第１の実験を行って、リーク電流の発生原因について検討した。以下、その検討内容について説明する。
【0037】
【0038】
第１のサンプルは、基本的には、比較例に係るテストボード２００と同様に構成した。
【0039】
ただし、第１のサンプルにおいては、配線層１１２中に、図８に示す様なパターンＰ１を複数形成した。パターンＰ１は、一対の配線１１４を備える。また、一方の配線１１４は、複数の貫通部材２２１に接続されている。また、一方の配線１１４には電圧ＶＬが供給され、他方の配線１１４には電圧ＶＨが供給される。図８には、一方の配線１１４に接続された貫通部材２２１と、他方の配線１１４との間の距離を、距離Ｘ１として示している。第１のサンプルには、距離Ｘ１を、０．１ｍｍ，０．２ｍｍ，０．３ｍｍ，０．５ｍｍとする、４通りのパターンＰ１を形成した。
【0040】
また、第１のサンプルにおいては、配線層１１２中に、図９に示す様なパターンＰ２を複数作成した。パターンＰ２は、一対の配線１１４を備える。これら２つの配線１１４は、それぞれ、櫛状の形状を備える。図９には、Ｘ方向に延伸しＹ方向に隣り合う２つの配線間の距離を、距離Ｙ２として示している。第１のサンプルには、距離Ｙ２を、０．１ｍｍ，０．２ｍｍ，０．５ｍｍ，１．０ｍｍとする、４通りのパターンＰ２を形成した。
【0041】
また、第１のサンプルにおいては、配線層２１３中に、図１０に示す様なパターンＰ３を複数形成した。パターンＰ３は、一対の配線２１４を備える。また、一方の配線２１４は、複数の貫通部材２２１に接続されている。また、一方の配線２１４には電圧ＶＬが供給され、他方の配線２１４には電圧ＶＨが供給される。図１０には、一方の配線２１４に接続された貫通部材２２１と、他方の配線２１４との間の距離を、距離Ｘ３として示している。第１のサンプルには、距離Ｘ３を、０．１ｍｍ，０．２ｍｍ，０．３ｍｍ，０．５ｍｍとする、４通りのパターンＰ３を形成した。
【0042】
また、第１のサンプルにおいては、配線層２１３中に、図１１に示す様なパターンＰ４を複数作成した。パターンＰ４は、一対の配線２１４を備える。これら２つの配線２１４は、それぞれ、櫛状の形状を備える。また、一方の配線２１４には電圧ＶＬが供給され、他方の配線２１４には電圧ＶＨが供給される。図１１には、Ｘ方向に延伸しＹ方向に隣り合う２つの配線間の距離を、距離Ｙ４として示している。第１のサンプルには、距離Ｙ４を、０．１ｍｍ，０．２ｍｍ，０．５ｍｍ，１．０ｍｍとする、４通りのパターンＰ４を形成した。
【0043】
また、第１のサンプルには、図１２に示す様なパターンＰ５を複数作成した。パターンＰ５は、Ｘ方向及びＹ方向に並ぶ複数のランド２２２（複数の貫通部材２２１）を備える。Ｘ方向に並ぶ複数のランド２２２には、電圧ＶＬ又は電圧ＶＨが共通に供給される。Ｙ方向に隣り合う２つのランド２２２には、異なる電圧が供給される。図１２には、Ｙ方向に隣り合う２つのランド２２２間の距離を、距離Ｙ５として示している。第１のサンプルには、距離Ｙ５を、０．１ｍｍとするパターンＰ５を形成した。また、第１のサンプルには、Ｙ方向の一方側から数えて偶数番目のランド２２２（Ｙ方向の一方側から数えて偶数番目の貫通部材２２１）を省略し、これによって距離Ｙ５を、０．６ｍｍとするパターンＰ５を形成した。
【0044】
第１の実験においては、第１のサンプルをＨＡＳＴよりも厳しい条件で高温高湿環境下に置き、電圧ＶＬ及び電圧ＶＨを供給して、端子間の抵抗値を測定した。電圧ＶＬ及び電圧ＶＨの差は、接地電圧ＶＳＳ及び電源電圧ＶＣＣの差よりも大きい。また、テストの開始から抵抗値の減少（リーク電流の発生）までの時間を計測した。
【0045】
【0046】
次に、図１３を参照して、パターンＰ３（図１０）におけるリーク電流の発生率について説明する。図１３は、第１の実験の結果を示すグラフである。図１３の横軸は、実験開始からリーク電流が発生するまでの時間を、対数軸で示している。図１３の縦軸は、累積不良率を示している。図１３に示す様に、図１０を参照して説明した距離Ｘ３が大きくなる程、リーク電流が発生するまでの時間が長くなった。また、距離Ｘ３が０．５ｍｍの場合、リーク電流は発生しなかった。
【0047】
次に、図１４を参照して、パターンＰ４（図１１）におけるリーク電流の発生率について説明する。図１４は、第１の実験の結果を示すグラフである。図１４の横軸は、実験開始からリーク電流が発生するまでの時間を、対数軸で示している。図１４の縦軸は、累積不良率を示している。図１４に示す様に、図１１を参照して説明した距離Ｙ４が大きくなる程、リーク電流が発生するまでの時間が長くなった。また、距離Ｙ４が０．５ｍｍ，１．０ｍｍの場合、リーク電流は発生しなかった。
【0048】
次に、図１５を参照して、パターンＰ５（図１２）におけるリーク電流の発生率について説明する。図１５は、第１の実験の結果を示すグラフである。図１５の横軸は、実験開始からリーク電流が発生するまでの時間を、対数軸で示している。図１５の縦軸は、累積不良率を示している。図１５に示す様に、図１２を参照して説明した距離Ｙ５が０．１ｍｍの場合、リーク電流が発生した。一方、距離Ｙ５が０．６ｍｍの場合、リーク電流は発生しなかった。
【0049】
第１の実験の実行後、発明者らは、リーク電流の発生個所を観察した。その結果、パターンＰ３（図１０）においては、電圧ＶＨが供給された配線２１４中の銅（Ｃｕ）がソルダーレジスト２３１中に拡散し、電圧ＶＬが供給されたランド２２２に達している様子が観察された。同様に、パターンＰ４（図１１）においては、電圧ＶＨが供給された配線２１４中の銅（Ｃｕ）がソルダーレジスト２３１中に拡散し、電圧ＶＬが供給された配線２１４に達している様子が観察された。同様に、パターンＰ５（図１２）においては、電圧ＶＨが供給されたランド２２２中の銅（Ｃｕ）がソルダーレジスト２３１中に拡散し、電圧ＶＬが供給されたランド２２２に達している様子が観察された。
【0050】
［第２の実験］
第１の実験の結果を考慮すると、テストボード２００においてリーク電流が発生する際、ソルダーレジスト２３１がガラス転移温度に達して軟化し、且つ、銅イオン（Ｃｕ２＋）が軟化したソルダーレジスト２３１中にマイグレーションしているものと考えられる。これを考慮すると、ソルダーレジスト２３１を、ガラス転移温度の高いものに変更することにより、リーク電流の発生を抑制可能と考えられる。
第１の実験の結果を考慮すると、テストボード２００においてリーク電流が発生する際、ソルダーレジスト２３１がガラス転移温度に達して軟化し、且つ、銅イオン（Ｃｕ２＋）が軟化したソルダーレジスト２３１中にマイグレーションしているものと考えられる。これを考慮すると、ソルダーレジスト２３１を、ガラス転移温度の高いものに変更することにより、リーク電流の発生を抑制可能と考えられる。
【0051】
そこで、発明者らは、第２のサンプルを作成し、第２の実験を行った。第２のサンプルは、基本的には、第１のサンプルと同様に構成されている。ただし、第２のサンプルでは、比較例に係るソルダーレジスト２３１のかわりに、第１実施形態に係るソルダーレジスト１３１を使用している。
【0052】
第２の実験は、第１の実験と同様の条件で行った。
【0053】
図１６は、第２の実験の結果を示すグラフである。図１６の横軸は、実験開始からリーク電流が発生するまでの時間を、対数軸で示している。図１６の縦軸は、累積不良率を示している。尚、図１６には、比較のために、第１の実験の結果も示している。第２の実験の結果、ソルダーレジスト２３１のかわりにソルダーレジスト１３１を使用することにより、テストの開始から抵抗値の減少（リーク電流の発生）までの時間が１０倍以上に延びることがわかった。
【0054】
［第３の実験］
第１の実験の結果では、配線層１１２中のパターンＰ１，Ｐ２においては不良が発生せず、配線層２１３中のパターンＰ３，Ｐ４においては不良が発生した。従って、テストボードの長寿命化の観点からは、配線層２１３（配線２１４）を省略することも考えられる。
第１の実験の結果では、配線層１１２中のパターンＰ１，Ｐ２においては不良が発生せず、配線層２１３中のパターンＰ３，Ｐ４においては不良が発生した。従って、テストボードの長寿命化の観点からは、配線層２１３（配線２１４）を省略することも考えられる。
【0055】
ここで、第１の実験の結果では、パターンＰ５においても不良が発生した。従って、テストボードの長寿命化の観点からは、ランド２２２，２２３を省略することも考えられる。しかしながら、ランド２２２，２２３は、省略することが困難である。
【0056】
ここで、ランド２２２，２２３を省略しない場合であっても、ランド２２２，２２３間の距離を広げることが出来れば、テストボードの長寿命化を図ることが可能と考えられる。
【0057】
例えば、図１７は、第１の実験の結果を示すグラフである。図１７のグラフでは、図１３のグラフに対応するデータを、他の観点からプロットしている。図１７の横軸は、配線等の間の電界を、対数軸で示している。図１７の縦軸は、実験開始からリーク電流が発生するまでの時間を、対数軸で示している。図１７に示す様に、配線等の間の電界を小さくすれば、リーク電流が発生するまでの時間を長くすることが可能である。配線等の間の電界を小さくするためには、例えば、配線等の間の距離を広げることが考えられる。従って、ランド２２２，２２３間の距離を広げることにより、テストボードの長寿命化を図ることが可能と考えられる。
【0058】
そこで、発明者らは、第３のサンプルを作成し、第３の実験を行った。第３のサンプルは、基本的には、第２のサンプルと同様に構成されている。ただし、第３のサンプルにおいては、図１２を参照して説明した距離Ｙ５が、０．２ｍｍである。
【0059】
第３の実験は、第１の実験と同様の条件で行った。その結果、第３の実験では、不良が発生しなかった。
【0060】
［第１実施形態に係るテストボード１００の効果］
第１実施形態に係るテストボード１００では、第１の実験及び第２の実験の結果を考慮して、ソルダーレジスト２３１ではなく、ソルダーレジスト１３１を使用している。従って、比較例に係るテストボード２００と比較して、長寿命である。
第１実施形態に係るテストボード１００では、第１の実験及び第２の実験の結果を考慮して、ソルダーレジスト２３１ではなく、ソルダーレジスト１３１を使用している。従って、比較例に係るテストボード２００と比較して、長寿命である。
【0061】
また、第１実施形態に係るテストボード１００では、第１の実験の結果を考慮して、配線層２１３を省略している。従って、比較例に係るテストボード２００と比較して、長寿命である。
【0062】
尚、第１実施形態に係るテストボード１００では、配線層２１３を省略しているため、図６を参照して説明した様に、距離Ｚ１１及び距離Ｚ１２が、ソルダーレジスト１３１及び防水コート１３２の厚みの分だけ、距離Ｚ１３より大きい。
【0063】
また、第１実施形態に係るテストボード１００では、第１の実験及び第３の実験の結果を考慮して、Ｘ方向又はＹ方向において隣り合う２つのランド１２２，１２３の間の距離を、０．２ｍｍ以上としている。従って、比較例に係るテストボード２００と比較して、長寿命である。
【0064】
［第２実施形態に係るテストボード］
図１８は、図６を参照して説明した複数の配線層１１２の一部の構成を示す模式的な平面図である。図１８に示す様に、複数の配線層１１２の一部（例えば、電源電圧ＶＣＣが供給される配線層１１２、及び、接地電圧ＶＳＳが供給される配線層１１２）は、配線１１４として、ベタ配線１１４ａを含む。ベタ配線１１４ａは、Ｘ方向及びＹ方向に延伸する略板状の配線である。
図１８は、図６を参照して説明した複数の配線層１１２の一部の構成を示す模式的な平面図である。図１８に示す様に、複数の配線層１１２の一部（例えば、電源電圧ＶＣＣが供給される配線層１１２、及び、接地電圧ＶＳＳが供給される配線層１１２）は、配線１１４として、ベタ配線１１４ａを含む。ベタ配線１１４ａは、Ｘ方向及びＹ方向に延伸する略板状の配線である。
【0065】
ベタ配線１１４ａは、複数の貫通部材１２１に対応してＸ方向及びＹ方向に並ぶ複数の空洞部１１４Ｖを備える。空洞部１１４Ｖは、複数の（例えば３５個の）グループに分かれて配置されている。これら複数のグループは、ソケット１０２に対応するパターンで、Ｘ方向及びＹ方向に並んでいる。また、これら複数のグループは、それぞれ、複数の空洞部１１４Ｖを含む。これら複数の空洞部１１４Ｖは、例えば図１８に示す様に、コネクタピン１０３の一部に対応するパターンで、Ｘ方向及びＹ方向に並んでいる。
【0066】
空洞部１１４Ｖ中の貫通部材１２１は、樹脂１１３を介して、ベタ配線１１４ａから離間し、ベタ配線１１４ａから絶縁されている。尚、一部の貫通部材１２１（例えば、電源電圧ＶＣＣ又は接地電圧ＶＳＳに対応する外部端子１０４（図３）と、電気的に導通する貫通部材１２１）は、外周面においてベタ配線１１４ａに接し、ベタ配線１１４ａと電気的に導通している。
【0067】
尚、本明細書において配線の「空洞部」と言った場合には、配線を構成する金属部材が含まれていない領域であって、且つ、ＸＹ平面において、配線を構成する金属部材によって全周にわたって囲まれている領域を意味することとする。例えば、いずれかの配線層にラインアンドスペースのパターンが形成されており、且つ、このラインアンドスペースのライン部分に対応する複数の配線が電気的に独立である場合、スペース部分の領域には金属部材が含まれていない。しかしながら、このスペース部分の領域は、いずれかの配線を構成する金属部材によって全周にわたって囲まれてはいない。従って、このスペース部分の領域は、本明細書で言う所の「空洞部」には相当しない。
【0068】
ここで、ベタ配線１１４ａは、他の配線層１１２中の配線１１４と比較して、金属の体積が大きいため、比較的、エレクトロマイグレーションが生じやすいと考えられる。例えば、エレクトロマイグレーションによって空洞部１１４Ｖ中にヒロックが形成されてしまい、このヒロックが貫通部材１２１と接してしまうと、リーク電流が発生してしまう。
【0069】
そこで、第２実施形態においては、ベタ配線１１４ａを使用しない。
【0070】
図１９は、第２実施形態に係るテストボードの一部の構成を示す模式的な平面図である。第２実施形態に係るテストボードは、基本的には、第１実施形態に係るテストボード１００と同様に構成されている。ただし、第２実施形態に係るテストボードにおいては、複数の配線層１１２の一部（例えば、電源電圧ＶＣＣが供給される配線層１１２、及び、接地電圧ＶＳＳが供給される配線層１１２）のかわりに、複数の配線層３１２が設けられている。
【0071】
配線層３１２は、基本的には、配線層１１２と同様に構成されている。ただし、配線層３１２は、ベタ配線１１４ａのかわりに、配線３１４を備える。配線３１４は、基本的には、ベタ配線１１４ａと同様に構成されている。ただし、配線３１４は、貫通部材１２１に対応する空洞部１１４Ｖに加えて、複数の空洞部３１４Ｖを備える。空洞部１１４Ｖには、貫通部材１２１が設けられている。一方、空洞部３１４Ｖには、貫通部材１２１が設けられていない。図示の例において、複数の空洞部３１４Ｖは、それぞれ、空洞部１１４Ｖよりも大きく、円状に形成されている。
【0072】
上述の通り、空洞部１１４Ｖは、複数の（例えば３５個の）グループに分かれて配置されている。また、これら複数のグループは、ソケット１０２に対応するパターンで、Ｘ方向及びＹ方向に並んでいる。ここで、図１９の例において、複数の空洞部３１４Ｖは、ソケット１０２に対応する領域（Ｚ方向から見て、ソケット１０２と重ならない領域）に設けられている。
【0073】
複数の空洞部３１４Ｖは、千鳥状のパターンで設けられている。例えば、図１９では、Ｙ方向に並ぶ複数の空洞部３１４Ｖからなる列が、Ｘ方向に複数並んでいる。また、Ｘ方向に隣り合う２つの列の一方に含まれる空洞部３１４ＶのＹ方向の位置は、他方に含まれる空洞部３１４ＶのＹ方向の位置と異なる。
【0074】
ここで、配線３１４には、複数の空洞部３１４Ｖが形成されている。この様な構成は、配線３１４を構成する金属原子が逃げられる様な隙間を、数多く含んでいる。従って、空洞部１１４Ｖに、上述の様なヒロックが形成されてしまうことを抑制可能である。
【0075】
また、空洞部３１４Ｖは、円状に形成されている。これにより、例えば空洞部３１４Ｖを矩形に形成する場合と比較して、配線３１４における電流の阻害を抑制可能であり、空洞部３１４Ｖの形成に伴う抵抗値の上昇を抑制可能である。
【0076】
また、空洞部３１４Ｖは、千鳥状のパターンで設けられている。これにより、例えば空洞部３１４Ｖをマトリクス状のパターンで設ける場合と比較して、配線３１４における電流の阻害を抑制可能であり、空洞部３１４Ｖの形成に伴う抵抗値の上昇を抑制可能である。
【0077】
尚、図１９に示す様なパターンは例示に過ぎず、具体的なパターンは適宜調整可能である。
【0078】
例えば、空洞部３１４Ｖの形状は、円状ではなく矩形でも良いし、正六角形、三角形又はその他の多角形でも良いし、それ以外の形状でも良い。
【0079】
また、例えば、図１９に示す様な千鳥状のパターンは、Ｘ方向とＹ方向とを入れ換えても良い。即ち、Ｘ方向に並ぶ複数の空洞部３１４Ｖからなる列が、Ｙ方向に複数並んでいても良い。また、Ｙ方向に隣り合う２つの列の一方に含まれる空洞部３１４ＶのＸ方向の位置は、他方に含まれる空洞部３１４ＶのＸ方向の位置と異なっていても良い。
【0080】
また、空洞部３１４ＶのＸ方向及びＹ方向における大きさは、空洞部１１４ＶのＸ方向及びＹ方向における大きさより、大きくても良いし、小さくても良い。また、これらの大きさは、一致していても良い。尚、空洞部３１４Ｖの大きさは、均一でなくても良い。
【0081】
［第３実施形態に係る半導体記憶装置４００］
以上、第１実施形態及び第２実施形態に係る配線基板について例示した。しかしながら、以上の構成は例示に過ぎず、具体的な構成は適宜調整可能である。例えば、第１実施形態及び第２実施形態に係る配線基板は、テストボード以外の半導体装置に対しても適用可能である。
以上、第１実施形態及び第２実施形態に係る配線基板について例示した。しかしながら、以上の構成は例示に過ぎず、具体的な構成は適宜調整可能である。例えば、第１実施形態及び第２実施形態に係る配線基板は、テストボード以外の半導体装置に対しても適用可能である。
【0082】
図２０は、第３実施形態に係る半導体記憶装置４００の構成を示す模式的な斜視図である。半導体記憶装置４００は、例えば、ＳＳＤ（Solid State Drive）であっても良い。半導体記憶装置４００は、配線基板４１０と、配線基板４１０上に搭載された複数のＮＡＮＤフラッシュメモリ４２０と、配線基板４１０上に搭載されたＤＲＡＭ（Dynamic Random Access Memory）４３０と、配線基板４１０上に搭載されたコントローラ４４０と、を備える。
【0083】
配線基板４１０は、例えば、第１実施形態又は第２実施形態に係る配線基板と同様に構成されている。ＮＡＮＤフラッシュメモリ４２０、ＤＲＡＭ４３０及びコントローラ４４０は、集積回路を含むパッケージであり、ピン、ＢＧＡ又はその他の手段によって、配線基板４１０内の配線１１４に電気的に接続されている。
【0084】
［その他］
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0085】
１０…半導体デバイス、１１…表面、１２…裏面、１３…端子、１００…テストボード、１０１…配線基板、１０２…ソケット、１０３…コネクタピン、１０４…外部端子、１０５…ジャンパブロック、１１１…ガラスクロス、１１２…配線層、１１３…樹脂、１１４…配線、１２１…貫通部材、１２２，１２３…ランド、１２４…半田、１３１…ソルダーレジスト、１３２…防水コート。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】