知財求人 - 知財ポータルサイト「IP Force」
▶ エスティーマイクロエレクトロニクス インターナショナル エヌ．ブイ．の特許一覧
特開2024-109061改善された性能を有するシリコンカーバイドパワーＭＯＳＦＥＴデバイス及びその製造プロセス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024109061
(43)【公開日】2024-08-13
(54)【発明の名称】改善された性能を有するシリコンカーバイドパワーＭＯＳＦＥＴデバイス及びその製造プロセス
(51)【国際特許分類】
H01L 29/78 20060101AFI20240805BHJP
H01L 29/12 20060101ALI20240805BHJP
H01L 21/336 20060101ALI20240805BHJP
【ＦＩ】
H01L29/78 652F
H01L29/78 652T
H01L29/78 652D
H01L29/78 658A
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2024005486
(22)【出願日】2024-01-17
(31)【優先権主張番号】102023000001482
(32)【優先日】2023-01-31
(33)【優先権主張国・地域又は機関】IT
(31)【優先権主張番号】18/408,474
(32)【優先日】2024-01-09
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】312014443
【氏名又は名称】エスティーマイクロエレクトロニクス インターナショナル エヌ．ブイ．
(74)【代理人】
【識別番号】100079108
【弁理士】
【氏名又は名称】稲葉 良幸
(74)【代理人】
【識別番号】100109346
【弁理士】
【氏名又は名称】大貫 敏史
(74)【代理人】
【識別番号】100117189
【弁理士】
【氏名又は名称】江口 昭彦
(74)【代理人】
【識別番号】100134120
【弁理士】
【氏名又は名称】内藤 和彦
(74)【代理人】
【識別番号】100126480
【弁理士】
【氏名又は名称】佐藤 睦
(72)【発明者】
【氏名】サッジョ，マリオ ジュゼッペ
(72)【発明者】
【氏名】カマッレリ，カテノ マルコ
(72)【発明者】
【氏名】スカリア，ローラ レティジア
(72)【発明者】
【氏名】グアルネラ，アルフィオ
(57)【要約】 （修正有）
【課題】改善された性能を有するシリコンカーバイドパワーＭＯＳＦＥＴデバイス及びその製造プロセスを提供する。
【解決手段】主面５５Ａを有し第１導電型のシリコンカーバイド基板５５を有する垂直導電型のＭＯＳＦＥＴデバイス５０であって、第２導電型のボディ領域６０は、主面から基板内に延在し、第１方向Ｚに沿って第１深さを有する。第１導電型の第１、第２ソース領域６５は、主面から始まりボディ領域内に互いに平行に延在し、第１方向に沿って第１深さより小さい第２深さを有し、第１方向に垂直な第２方向Ｘにある距離だけ互いに離間している。第２導電型のボディコンタクト領域８０は、ボディ領域内の第１ソース領域と第２ソース領域との間に延在し、第１方向に沿って第２深さ以上の第３深さを有する。
【選択図】図３
【解決手段】主面５５Ａを有し第１導電型のシリコンカーバイド基板５５を有する垂直導電型のＭＯＳＦＥＴデバイス５０であって、第２導電型のボディ領域６０は、主面から基板内に延在し、第１方向Ｚに沿って第１深さを有する。第１導電型の第１、第２ソース領域６５は、主面から始まりボディ領域内に互いに平行に延在し、第１方向に沿って第１深さより小さい第２深さを有し、第１方向に垂直な第２方向Ｘにある距離だけ互いに離間している。第２導電型のボディコンタクト領域８０は、ボディ領域内の第１ソース領域と第２ソース領域との間に延在し、第１方向に沿って第２深さ以上の第３深さを有する。
【選択図】図３
【特許請求の範囲】
【請求項1】
垂直導電型のＭＯＳＦＥＴデバイスであって、
第１導電型及び主面を有するシリコンカーバイドの基板と、
前記主面から前記基板内に延在し、第１方向に沿って第１深さを有する第２導電型のボディ領域と、
前記主面から前記ボディ領域内に互いに平行に延在する第１導電型の第１及び第２ソース領域であって、それぞれ、前記第１方向に沿って前記第１深さより小さい第２深さを有し、前記第１方向に垂直な第２方向にある距離だけ互いに離間し、前記第１及び前記第２方向に局所的に垂直な延在方向に延在する、第１及び第２ソース領域と、
前記ボディ領域内の前記第１ソース領域と前記第２ソース領域との間に延在し、前記第１方向に沿って前記第２深さ以上の第３深さを有する前記第２導電型のボディコンタクト領域であって、前記第２方向における幅と、前記幅より大きい前記延在方向における長さとを有する、ボディコンタクト領域と、
を備える、ＭＯＳＦＥＴデバイス。
第１導電型及び主面を有するシリコンカーバイドの基板と、
前記主面から前記基板内に延在し、第１方向に沿って第１深さを有する第２導電型のボディ領域と、
前記主面から前記ボディ領域内に互いに平行に延在する第１導電型の第１及び第２ソース領域であって、それぞれ、前記第１方向に沿って前記第１深さより小さい第２深さを有し、前記第１方向に垂直な第２方向にある距離だけ互いに離間し、前記第１及び前記第２方向に局所的に垂直な延在方向に延在する、第１及び第２ソース領域と、
前記ボディ領域内の前記第１ソース領域と前記第２ソース領域との間に延在し、前記第１方向に沿って前記第２深さ以上の第３深さを有する前記第２導電型のボディコンタクト領域であって、前記第２方向における幅と、前記幅より大きい前記延在方向における長さとを有する、ボディコンタクト領域と、
を備える、ＭＯＳＦＥＴデバイス。
【請求項2】
前記ボディ領域の長さは、前記ボディ領域の幅の少なくとも１００倍である、請求項１に記載のＭＯＳＦＥＴデバイス。
【請求項3】
前記ボディコンタクト領域は、前記延在方向に沿って連続的に延在する、請求項１に記載のＭＯＳＦＥＴデバイス。
【請求項4】
前記ボディコンタクト領域は、前記ソース領域の長さ全体にわたって延在する、請求項１に記載のＭＯＳＦＥＴデバイス。
【請求項5】
前記ボディコンタクト領域は、単一のボディコンタクト領域である、請求項１に記載のＭＯＳＦＥＴデバイス。
【請求項6】
前記ボディコンタクト領域の前記第２方向の幅は、前記ソース領域間の距離に等しい、請求項１に記載のＭＯＳＦＥＴデバイス。
【請求項7】
前記ボディコンタクト領域は、前記ソース領域に隣接している、請求項１に記載のＭＯＳＦＥＴデバイス。
【請求項8】
前記ボディ領域は、第１ドーピングレベルを有し、前記ボディコンタクト領域は、前記第１ドーピングレベルより高い第２ドーピングレベルを有する、請求項１に記載のＭＯＳＦＥＴデバイス。
【請求項9】
前記延在方向は直線的な長手方向であり、前記第１、第２及び第３方向はデカルト軸である、請求項１に記載のＭＯＳＦＥＴデバイス。
【請求項10】
前記第１導電型はＮ型であり、前記第２導電型はＰ型である、請求項１に記載のＭＯＳＦＥＴデバイス。
【請求項11】
ＭＯＳＦＥＴデバイスを製造するためのプロセスであって、
第１導電型及び主面を有するシリコンカーバイドの基板内に、前記主面から延在し、第１方向に沿って第１深さを有する第２導電型のボディ領域を形成することと、
前記ボディ領域内に、前記主面から互いに平行に延在する前記第１導電型の第１及び第２ソース領域を形成することであって、前記第１及び前記第２ソース領域は、前記第１方向に沿って前記第１深さより小さい第２深さを有し、前記第１方向に垂直な第２方向に第１距離だけ互いに離間し、かつ、前記第１及び前記第２方向に局所的に垂直な延在方向に延在する、第１及び第２ソース領域を形成すること、
前記ボディ領域内の前記第１ソース領域と前記第２ソース領域との間に、前記主面から延在し、前記第１方向に沿って前記第２深さ以上の第３深さを有する前記第２導電型のボディコンタクト領域を形成することであって、前記ボディコンタクト領域は、前記第２方向における幅と、前記幅よりはるかに大きい前記延在方向における長さとを有する、ボディコンタクト領域を形成することと、
を含む、プロセス。
第１導電型及び主面を有するシリコンカーバイドの基板内に、前記主面から延在し、第１方向に沿って第１深さを有する第２導電型のボディ領域を形成することと、
前記ボディ領域内に、前記主面から互いに平行に延在する前記第１導電型の第１及び第２ソース領域を形成することであって、前記第１及び前記第２ソース領域は、前記第１方向に沿って前記第１深さより小さい第２深さを有し、前記第１方向に垂直な第２方向に第１距離だけ互いに離間し、かつ、前記第１及び前記第２方向に局所的に垂直な延在方向に延在する、第１及び第２ソース領域を形成すること、
前記ボディ領域内の前記第１ソース領域と前記第２ソース領域との間に、前記主面から延在し、前記第１方向に沿って前記第２深さ以上の第３深さを有する前記第２導電型のボディコンタクト領域を形成することであって、前記ボディコンタクト領域は、前記第２方向における幅と、前記幅よりはるかに大きい前記延在方向における長さとを有する、ボディコンタクト領域を形成することと、
を含む、プロセス。
【請求項12】
前記第１及び前記第２ソース領域を形成することは、第１マスクを使用して、前記第１導電型を付与することができる第１ドーピングイオンを導入することを含み、
ボディコンタクト領域を形成することは、前記第１距離に等しい第２距離まで延在し、前記第１及び前記第２ソース領域上に重なるマスキング部分を有する第２マスクを使用して、前記第２導電型を付与することができる第２ドーピングイオンを導入することを含む、請求項１１に記載のプロセス。
ボディコンタクト領域を形成することは、前記第１距離に等しい第２距離まで延在し、前記第１及び前記第２ソース領域上に重なるマスキング部分を有する第２マスクを使用して、前記第２導電型を付与することができる第２ドーピングイオンを導入することを含む、請求項１１に記載のプロセス。
【請求項13】
前記第２マスクは、前記ボディ領域の上に、前記第１マスクと相補的なマスキング部分を有する、請求項１２に記載のプロセス。
【請求項14】
第１マスクを形成し、前記第１マスクの存在下で第１イオン注入プロセスを実行して、前記ボディ領域を形成することと、
第２マスクを形成し、前記第２マスクの存在下で第２イオン注入プロセスを実行して、前記第１及び前記第２ソース領域を形成することと、
第３マスクを形成し、前記第３マスクの存在下で第３イオン注入プロセスを実行して、前記ボディコンタクト領域を形成することと、を含む、請求項１１に記載のプロセス。
第２マスクを形成し、前記第２マスクの存在下で第２イオン注入プロセスを実行して、前記第１及び前記第２ソース領域を形成することと、
第３マスクを形成し、前記第３マスクの存在下で第３イオン注入プロセスを実行して、前記ボディコンタクト領域を形成することと、を含む、請求項１１に記載のプロセス。
【請求項15】
前記第１イオン注入プロセスと前記第２イオン注入プロセスとの間に第１熱アニーリングプロセスを実行することと、
前記第２イオン注入プロセスと前記第３イオン注入プロセスとの間に第２熱アニーリングプロセスを実行することと、
前記第３イオン注入プロセスの後に、第３熱アニーリングプロセスを実行することと、を含む、請求項１４に記載のプロセス。
前記第２イオン注入プロセスと前記第３イオン注入プロセスとの間に第２熱アニーリングプロセスを実行することと、
前記第３イオン注入プロセスの後に、第３熱アニーリングプロセスを実行することと、を含む、請求項１４に記載のプロセス。
【請求項16】
前記第１マスクの上に少なくとも部分的に前記第２マスクを形成することを含む、請求項１４に記載のプロセス。
【請求項17】
垂直導電型のＭＯＳＦＥＴデバイスであって、
第１導電型を有するシリコンカーバイドの基板と、
前記基板の上面から前記基板内に延在する第２導電型のボディ領域と、
前記基板の前記上面から前記ボディ領域内に延在する前記第１導電型の第１ソース領域と、
前記基板の前記上面から前記ボディ領域内に延在する前記第１導電型の第２ソース領域と、
前記ボディ領域内の前記第１ソース領域と前記第２ソース領域との間に位置し、前記基板の前記上面から下方に延在する前記第２導電型のボディコンタクト領域であって、前記第１ソース領域、前記第２ソース領域及び前記ボディコンタクト領域は、前記基板の前記上面に沿って平行なストライプ状に延在する、ボディコンタクト領域と、
を備える、ＭＯＳＦＥＴデバイス。
第１導電型を有するシリコンカーバイドの基板と、
前記基板の上面から前記基板内に延在する第２導電型のボディ領域と、
前記基板の前記上面から前記ボディ領域内に延在する前記第１導電型の第１ソース領域と、
前記基板の前記上面から前記ボディ領域内に延在する前記第１導電型の第２ソース領域と、
前記ボディ領域内の前記第１ソース領域と前記第２ソース領域との間に位置し、前記基板の前記上面から下方に延在する前記第２導電型のボディコンタクト領域であって、前記第１ソース領域、前記第２ソース領域及び前記ボディコンタクト領域は、前記基板の前記上面に沿って平行なストライプ状に延在する、ボディコンタクト領域と、
を備える、ＭＯＳＦＥＴデバイス。
【請求項18】
前記ボディコンタクト領域は、前記第１ソース領域及び前記第２ソース領域に接する、請求項１７に記載のＭＯＳＦＥＴデバイス。
【請求項19】
前記ボディコンタクト領域は、前記第１ソース領域及び前記第２ソース領域より広い、請求項１７に記載のＭＯＳＦＥＴデバイス。
【請求項20】
前記ボディ領域は、第１ドーピングレベルを有し、前記ボディコンタクト領域は、前記第１ドーピングレベルより高い第２ドーピングレベルを有する、請求項１７に記載のＭＯＳＦＥＴデバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、改善された性能を有するシリコンカーバイドパワーＭＯＳＦＥＴデバイス及びその製造プロセスに関する。
【背景技術】
【0002】
関連技術の説明
知られているように、例えば１．１ｅＶより大きい広いバンドギャップ、低いオン状態抵抗、高い熱伝導率、高い動作周波数、及び高い電荷キャリア飽和速度を有する半導体材料は、具体的には、例えば６００Ｖ～１３００Ｖの電圧で、又は高温などの特定の動作条件で動作する電力用途のための、シリコン電子デバイスよりも良好な性能を有する電子デバイス、例えばダイオード及びトランジスタの製造を可能にする。
知られているように、例えば１．１ｅＶより大きい広いバンドギャップ、低いオン状態抵抗、高い熱伝導率、高い動作周波数、及び高い電荷キャリア飽和速度を有する半導体材料は、具体的には、例えば６００Ｖ～１３００Ｖの電圧で、又は高温などの特定の動作条件で動作する電力用途のための、シリコン電子デバイスよりも良好な性能を有する電子デバイス、例えばダイオード及びトランジスタの製造を可能にする。
【0003】
これらの電子デバイスは、ポリタイプの１つ、例えば、３Ｃ－ＳｉＣ、４Ｈ－ＳｉＣ及び６Ｈ－ＳｉＣのシリコンカーバイドウェハから形成することができ、これらは、上に列挙した特性により区別される。
【0004】
例えば、図１は、第１軸Ｘ、第２軸Ｙ及び第３軸Ｚを含む直交座標系ＸＹＺの平面ＸＺに沿った垂直導電型の既知のＭＯＳＦＥＴデバイス１の断面を示す。
【0005】
ＭＯＳＦＥＴデバイス１は、ソース端子Ｓ及びドレイン端子Ｄを共有する複数の基本セルによって形成される。図１及び図２において、基本セル（一部のみが示される）は、互いに等しく、同じダイにおいて平行に延在する。
【0006】
ＭＯＳＦＥＴデバイス１は、第１表面５Ａ及び第２表面５Ｂを有するシリコンカーバイドの基板５内に形成される。
【0007】
基板５には、ドレイン領域７（以下、ドリフト領域ともいう）と、複数のボディ領域１０と、複数のソース領域１５とが形成されている。
【0008】
ここではＮ型のドレイン領域７は、基板５の第１表面５Ａと第２表面５Ｂとの間に延在する。
【0009】
導電性材料、例えば金属又はシリサイドのドレインコンタクト領域９は、基板５の第２表面５Ｂ上に延在し、ドレイン領域７と直接電気的に接触し、ＭＯＳＦＥＴデバイス１のドレイン端子Ｄを形成する。
【0010】
ボディ領域１０は、ここではＰ型であり、第１表面５Ａから基板５内に延在する。
【0011】
一般に、ＭＯＳＦＥＴデバイス１は、図２から分かるように、第２軸Ｙに沿って平行に延在する複数のボディ領域１０（図１では２つが示されている）を有し、図２では、説明を明確にするために、基板５の第１表面５Ａの上方に延在する上部メタライゼーション（以下参照）は示されていない。
【0012】
隣接するボディ領域１０は、それらの間に、基板５の第１表面５Ａに面するドレイン領域７の表面部分６を画定する。
【0013】
図示されていない変形例において、ボディ領域１０は、上面図においてリング形状を有してもよい。
【0014】
ソース領域１５は、基板５の第１表面５Ａからそれぞれのボディ領域１０の内部に延在し、ここではＮ型である。
【0015】
各ソース領域１５は、それぞれのボディ領域１０の幅より小さい、第１軸Ｘに沿った幅と、それぞれのボディ領域１０の深さより小さい、第３軸Ｚに沿った深さとを有する。
【0016】
各ソース領域１５、及びドレイン領域７の各隣接する表面部分６は、それぞれのボディ領域１０内でチャネル領域２５を横方向に画定する。
【0017】
ＭＯＳＦＥＴデバイス１は、複数の絶縁ゲート領域２０をさらに含む。絶縁ゲート領域２０はそれぞれ、基板５の第１表面５Ａと接触するゲート絶縁層２１と、ゲート絶縁層２１上に直接重なるゲート導電層２２と、ゲート導電層２２を覆い、ゲート絶縁層２１とともにゲート導電層２２を封止するパッシベーション層２３と、によって形成される。
【0018】
絶縁ゲート領域２０のゲート導電層２２は、ここでは示されていない方法で電気的に並列に接続され、ＭＯＳＦＥＴデバイス１のゲート端子Ｇを形成する。
【0019】
ＭＯＳＦＥＴデバイス１は、複数のボディコンタクト領域３０及び前面メタライゼーション領域３３をさらに含む。
【0020】
ボディコンタクト領域３０は、それぞれのボディ領域１０とオーミックコンタクトを形成し、Ｐ＋型であり、基板５の第１表面５Ａから、それぞれのソース領域１５の内側に、それぞれのボディ領域１０と接触して延在するか、又は図１に示すように、ボディ領域１０内にわずかに突出している。
【0021】
具体的には、各ソース領域１５は、図２に示すように、第２軸Ｙに沿って相互に距離を置いて配置された複数のボディコンタクト領域３０を収容する。さらに、再び図２に見られるように、隣接するソース領域１５のボディコンタクト領域３０はオフセットされている。その結果、図１の断面では、１つのボディコンタクト領域３０のみが（右側に示されるソース領域１５において）見え、左側に示されるソース領域１５に配置されたボディコンタクト領域３０は見えない。
【0022】
例えば金属及び／又は金属シリサイドの前面メタライゼーション領域３３は、ＭＯＳＦＥＴデバイス１のソース端子Ｓを形成し、基板５の第１表面５Ａ上及び絶縁ゲート領域２０上に延在し、ソース領域１５及びボディコンタクト領域３０と直接電気的に接触している。
【0023】
ＭＯＳＦＥＴデバイス１の各基本セル（絶縁ゲート領域２０と、ボディ領域１０及びソース領域２５の隣接部分と、ドレイン領域７の下層部分とによって形成される）は、オン閾値電圧Ｖｔｈを有する。
【0024】
使用中、ゲート端子Ｇとソース端子Ｓとの間の電圧ＶＧＳが閾値電圧Ｖｔｈより大きい場合、ＭＯＳＦＥＴデバイス１はオン状態にあり、チャネル領域２５は導電性であり、電流は、ソース領域１５、チャネル領域２５及びドリフト領域７を通過する導電経路に沿って、ソース端子Ｓとドレイン端子Ｄとの間を流れることができる。
【0025】
具体的には、ＭＯＳＦＥＴデバイス１がブリッジ又はハーフブリッジスイッチング回路において使用されるとき、それらは、それらの閾値電圧Ｖｔｈより低い電圧ＶＧＳが印加されるときにオフになる。この工程において、ソース端子Ｓとドレイン端子Ｄとの間の電圧ＶＤＳが、ボディ領域１０とドレイン領域７によって形成されるＰＮ接合に印加される。したがって、再循環電流は、ドリフト領域７から前面メタライゼーション領域３３に向かって流れ、ボディ領域１０によって集められる。
【0026】
しかしながら、ボディコンタクト領域３０の存在は、ソースコンタクトの近傍における幾何学的不均一性及びフィールド不均一性の両方を必然的に伴い、これは特に、ユーザの要求に応じてＭＯＳＦＥＴデバイスのサイズが小さくなるにつれて、非理想的な動作を生じさせ得る。
【0027】
実際に、ボディコンタクト領域３０は、ソース領域２５を注入した後に、適切なマスクを使用して高エネルギーイオン注入によって形成される。しかしながら、ボディコンタクト領域３０を注入するためのマスクを得るためのエッチングは、先のソース注入に影響を及ぼす可能性があり、ボディコンタクト領域３０におけるチャネル領域２５の寸法を減少させる。その結果、チャネル領域２５の寸法は、ソース領域１０を形成するストリップに沿って不均一になる（エッチローディング効果）。
【0028】
さらに、ボディコンタクト領域３０の存在により、基本セルの様々な部分におけるターンオン均一性に影響を及ぼす電界不均一性が生じる。
【0029】
最後であるが重要なことは、ＭＯＳＦＥＴトランジスタ１のターンオフ中に、デバイスのいくつかの領域では、チャネル領域２５内に存在する電荷がソース領域に直接到達することができ、そこで再結合するが、他のポイントでは、ボディコンタクト領域３０をバイパスしなければならない。したがって、これらの他のポイントでは、電気的挙動に短い遅延を引き起こす、より抵抗性の高い経路が存在する。
【0030】
しかしながら、示されたタイプのＭＯＳＦＥＴトランジスタの実際のスイッチング挙動におけるこの不均一性及び不確実性は、特に高周波スイッチング動作の場合には望ましくない。
【発明の概要】
【0031】
本開示の実施形態は、従来の解決策の欠点を少なくとも部分的に克服するパワーＭＯＳＦＥＴデバイス及び製造プロセスを提供する。
【0032】
一実施形態では、垂直導電型のＭＯＳＦＥＴデバイスは、第１導電型及び主面を有するシリコンカーバイドの基板と、主面から基板内に延在する第２導電型のボディ領域とを含む。ボディ領域は、第１方向に沿った第１深さを有する。ＭＯＳＦＥＴデバイスは、主面からボディ領域内に互いに平行に延在する第１導電型の第１及び第２ソース領域を含む。第１及び第２ソース領域は、それぞれ、第１方向に沿って第１深さより小さい第２深さを有し、第１方向に垂直な第２方向にある距離だけ互いに離間している。第１及び第２ソース領域は、第１及び第２方向に局所的に垂直な延在方向に延在する。ＭＯＳＦＥＴデバイスは、ボディ領域内の第１ソース領域と第２ソース領域との間に延在する第２導電型のボディコンタクト領域を含む。ボディコンタクト領域は、第１方向に沿って第２深さ以上の第３深さを有する。ボディコンタクト領域は、第２方向における幅と、幅より大きい延在方向における長さとを有する。
【0033】
一実施形態では、ＭＯＳＦＥＴデバイスを製造するためのプロセスは、第１導電型及び主面を有するシリコンカーバイドの基板内に、主面から延在し、第１方向に沿って第１深さを有する第２導電型のボディ領域を形成することを含む。この製造プロセスは、ボディ領域内に、主面から互いに平行に延在する第１導電型の第１及び第２ソース領域を形成することを含む。第１及び第２ソース領域は、第１方向に沿って第１深さより小さい第２深さを有し、第１方向に垂直な第２方向に第１距離だけ互いに離間し、第１及び第２方向に局所的に垂直な延在方向に延在する。このプロセスは、ボディ領域内の第１ソース領域と第２ソース領域との間に、主面から延在する第２導電型のボディコンタクト領域を形成することを含む。ボディコンタクト領域は、第１方向に沿って第２深さ以上の第３深さを有する。ボディコンタクト領域は、第２方向における幅と、幅よりはるかに大きい延在方向における長さとを有する。
【0034】
一実施形態では、垂直導電型のＭＯＳＦＥＴデバイスは、第１導電型を有するシリコンカーバイドの基板と、基板の上面から基板内に延在する第２導電型のボディ領域と、基板の上面からボディ領域内に延在する第１導電型の第１ソース領域とを含む。ＭＯＳＦＥＴデバイスは、基板の上面からボディ領域内に延在する第１導電型の第２ソース領域と、ボディ領域内の第１ソース領域と第２ソース領域との間に位置し、基板の上面から延在する第２導電型のボディコンタクト領域とを含む。第１ソース領域、第２ソース領域及びボディコンタクト領域は、基板の上面に沿って平行なストライプとして延在する。
【図面の簡単な説明】
【0035】
本開示のより良い理解のために、実施形態が、純粋に非限定的な例として、添付の図面を参照してここで説明される。
【図4B】一実施形態による、さらなる部分を除去した別の上面図である。
【発明を実施するための形態】
【0036】
以下の説明は、図示された配置を参照する。したがって、「上」、「下」、「上部」、「底部」、「右」、「左」などの表現は、添付の図面に関するものであり、限定的に解釈されるべきではない。
【0037】
【0038】
ＭＯＳＦＥＴデバイス５０は、ソース端子Ｓ及びドレイン端子Ｄを共有する複数の基本セルによって形成される。図３及び図４Ａにおいて、基本セル（部分的にのみ示される）は、互いに等しく、同じダイにおいて並列に配置される。
【0039】
ＭＯＳＦＥＴデバイス５０は、第１表面５５Ａ及び第２表面５５Ｂを有するシリコンカーバイドの基板５５内に形成される。
【0040】
基板５５には、ドレイン領域５７（以下、ドリフト領域ともいう）と、複数のボディ領域６０と、複数のソース領域６５（ここでは、それぞれのボディ領域６０に対して２つのソース領域６５）と、複数のボディコンタクト領域８０（それぞれのボディ領域６０に対して１つのボディコンタクト領域８０）とが形成されている。
【0041】
ここではＮ型である第１導電型のドレイン領域５７は、基板５５の第１表面５５Ａと第２表面５５Ｂとの間に延在する。
【0042】
導電性材料、例えば金属又はシリサイドのドレインメタライゼーション領域５９は、基板５５の第２表面５５Ｂ上に延在し、ドレイン領域５７と直接電気的に接触し、ＭＯＳＦＥＴデバイス５０のドレイン端子Ｄを形成する。
【0043】
ボディ領域６０は、ここではＰ型である第２導電型を有し、第１表面５５Ａから基板５５内に延在する。各ボディ領域６０は、例えば、１・１０１７原子／ｃｍ３～１・１０２０原子／ｃｍ３のドーピングレベルと、０．３μｍ～２μｍの（第３軸Ｚに沿った）深さと、ピッチ（隣接するセル間の距離）に関連付けられた、例えば０．４～６μｍの（第１軸Ｘに沿った）幅とを有する。
【0044】
一般に、ＭＯＳＦＥＴデバイス５０は、図４Ａから分かるように、第２軸Ｙに沿って互いに平行に延在する複数のボディ領域６０（図３及び図４Ａには２つが示されている）を有し、図４Ａでは、説明を明確にするために、基板５５の第１表面５５Ａの上方に配置されたソースメタライゼーション（以下参照）は示されていない。
【0045】
隣接するボディ領域６０は、それらの間に、基板５５の第１表面５５Ａに面するドレイン領域５７の表面部分５６を画定する。
【0046】
図示されていない変形例において、ボディ領域６０は、上面図において円形又はリング形状を有してもよい。
【0047】
ソース領域６５はそれぞれ、基板５５の第１表面５５Ａからそれぞれのボディ領域６０の内部に延在し、第１導電型、ここではＮ型を有し、例えば、ドーピングレベルが１・１０１８原子／ｃｍ３～１・１０２０原子／ｃｍ３である。
【0048】
上述したように、ＭＯＳＦＥＴデバイス５０において、各ボディ領域６０は２つのソース領域６５を収容しており、これらのソース領域６５は別個であり、互いに距離を置いて並んで配置されている。
【0049】
例えば互いに等しいソース領域６５は、第３軸Ｚに沿って同じ深さを有し、この深さはそれぞれのボディ領域６０の深さより小さい。
【0050】
各ソース領域６５、及びドレイン領域５７の各隣接する表面部分５６は、それぞれのボディ領域６０内でチャネル領域７５を横方向に画定する。
【0051】
ＭＯＳＦＥＴデバイス５０では、同じボディ領域６０において、ボディコンタクト領域８０が２つの隣接するソース領域の間に延在する。
【0052】
各ボディコンタクト領域８０は、基板５５の第１表面５５Ａから、２つの各ソース領域６５の間に延在し、それぞれのボディ領域６０と電気的に接触しているか、又は図３に示すように、ボディ領域６０内にわずかに突出している。
【0053】
ボディコンタクト領域８０は、それぞれのボディ領域６０に対するオーミックコンタクトを形成し、第２導電型、ここではＰ型であり、ボディ領域６０に対してより高いドーピングレベルを有する。例えば、ボディコンタクト領域８０は、１・１０１８原子／ｃｍ３～１・１０２０原子／ｃｍ３のドーピングレベルを有する。したがって、図３では、ボディコンタクト領域８０はＰ＋型である。
【0054】
実際には、ボディコンタクト領域８０の第２方向Ｘに沿った幅は、ソース領域６５間の距離に等しい。
【0055】
加えて、ボディコンタクト領域８０は、第２軸Ｘに沿った幅よりはるかに大きい、第３軸Ｙに沿った長さを有する。例えば、ボディコンタクト領域８０は、幅の少なくとも１００倍、一般的には数百倍より大きい、第３軸Ｙに沿った長さを有する。
【0056】
ボディコンタクト領域８０は、ソース領域６５の形状と同様の形状を有し、図４Ｂを参照して以下に説明するように、ソース領域６５の延在部の全体又はほぼ全体にわたってソース領域６５内で途切れずに延在する。
【0057】
【0058】
ＭＯＳＦＥＴデバイス５０はまた、複数の絶縁ゲート領域７０を含む。絶縁ゲート領域７０はそれぞれ、基板５５の第１表面５５Ａに接するゲート絶縁層７１と、ゲート絶縁層７１上に直接重なるゲート導電層７２と、ゲート導電層７２を覆い、ゲート絶縁層７１とともにゲート導電層７２を封止するパッシベーション層７３と、によって形成される。
【0059】
詳細には、絶縁ゲート領域７０のゲート絶縁層７１は、ドレイン領域５７のそれぞれの表面部分５６上、それぞれの表面部分５６に隣接する２つのチャネル領域７５上、及びそれぞれのチャネル領域７５に隣接する２つのソース領域６５上に部分的に延在する。
【0060】
絶縁ゲート領域７０のゲート導電層７２は、ここでは示されていない方法で電気的に並列に接続され、ＭＯＳＦＥＴデバイス５０のゲート端子Ｇを形成する。
【0061】
ＭＯＳＦＥＴデバイス５０はまた、ソースメタライゼーション領域８３を含む。
【0062】
例えば金属及び／又は金属シリサイドのソースメタライゼーション領域８３は、ＭＯＳＦＥＴデバイス５０のソース端子Ｓを形成し、基板５５の第１表面５５Ａ上に延在し、ソース領域６５及びボディコンタクト領域８０と直接電気的に接触している。
【0063】
上述したように、ボディコンタクト領域８０は、ソース領域６５の内部でその延在範囲全体にわたって延在してもよい。これは図４Ｂに示されており、説明を明確にするために、ソースメタライゼーション８３及び絶縁ゲート領域７０は示されておらず、ボディコンタクト領域８０はソース領域６５よりさらに長い。
【0064】
【0065】
【0066】
図５Ａにおいて、ウェハ１００は、ドレイン領域５７の内側にボディ領域６０を形成するように処理される。具体的には、ドレイン領域５７の表面部分５６を覆う、例えば酸化ケイ素のボディマスク１０１を使用して、図５Ａにおいて矢印１０２によって概略的に表されるように、アルミニウム又はホウ素イオンなどのＰ型ドーピングイオンのマスク注入が実行される。注入の後、ドーピングイオンを活性化し、結晶格子内の欠陥を減少させるために、アニーリングが続いてもよい。
【0067】
注入（相対的アニーリングを伴う）は、図示されていない方法で、互いに等しいそれぞれのマスクを使用して、連続的なエピタキシャル成長も含む連続的な工程で行われてもよい。
【0068】
図５Ｂ及び図６Ｂにおいて、ソースマスク１０４は、例えば図５Ａのボディマスク１０１から始まり、ウェハ１００上に形成される。この場合、例えば、再び酸化物のマスキング層が堆積され、ボディ領域６０の中心でそれを覆うようにリソグラフィで画定され、次いで異方性エッチングされて、ボディ領域６０の上に、ボディマスク１０１の部分の側部に側部又はスペーサ１０５を有するソースマスク１０４と、ボディ領域６０の中心でそれに沿って延びるアイランド１０６とを形成する。ソースマスク１０４は、ドレイン領域７の表面部分５６も覆う。
【0069】
具体的には、図４Ｂに示される実施形態では、側部１０５及びアイランド１０６は、第２軸Ｙの方向にボディ領域６０の長さ全体にわたって延在し、その結果、それらを形成するためのエッチングは、それらに均一に影響を及ぼす。
【0070】
ソースマスク１０４を使用して、窒素又はリンイオンなどのＮ型ドーピングイオンがボディ領域６０内に注入され、ソース領域６５を形成する（矢印１０７）。
【0071】
ソース注入の後、ウェハ１００に、既知の方法でアニーリング工程を施してもよい。
【0072】
【0073】
詳細には、ソースマスク１０４を除去した後、ドレイン領域５７の表面部分５６を覆い、ボディ領域６０の上でソースマスク１０４に対して相補的な形状を有するボディコンタクトマスク１１０が形成される。
【0074】
具体的には、ボディコンタクトマスク１１０は、新たに注入されたソース領域６５を覆い、ボディコンタクト領域８０を形成することが望まれるボディ領域６０の部分のみを覆われないままにする。
【0075】
次に、ボディコンタクトマスク１１０を使用して、ボディコンタクト領域８０が注入される。注入は、高ドーズ量（例えば、１０１４～５．１０１５の間）及び適切なエネルギー（例えば、１０ｋｅＶ～３００ｋｅＶの間）で行われる。
【0076】
可能なアニーリング工程及びボディコンタクトマスク１１０の除去の後、ウェハ１００は既知の方法で処理され、ウェハ１００上に絶縁ゲート領域７０、ソースメタライゼーション領域８３及びドレインメタライゼーション領域５９を形成する。次いで、ウェハ１００をダイシングし、電気的接続を設けて、図３、図４Ａ及び図４Ｂのデバイス５０を得る。
【0077】
ここで説明されるＭＯＳＦＥＴデバイス５０及びその製造プロセスは、多くの利点を有する。
【0078】
具体的には、ボディコンタクト領域８０の連続性のおかげで、ＭＯＳＦＥＴデバイス５０は、同様の既知のデバイスに対して、ソース領域６５及びボディコンタクト領域８０とのコンタクトエリアにおいてより均一な電界分布を有する。
【0079】
さらに、上述のターンオフ（ダイオード動作）中にチャネル領域７５からボディコンタクト領域８０に向かって移動する電荷キャリア（再結合正孔）は、均一な経路を見出し、電荷キャリアの経路は、ボディストリップの延在に沿って（第２軸Ｙに沿って）実質的に均一な抵抗率を有する。
【0080】
さらに、ＭＯＳＦＥＴデバイス５０において、エッチングローディング効果は、ソースマスク１０４におけるアイランド及び不連続性のため、もはやプリセットされない。
【0081】
これにより、ＭＯＳＦＥＴデバイス５０の電気的特性が向上する。
【0082】
最後に、添付の特許請求の範囲において定義される本開示の範囲から逸脱することなく、本明細書において記載及び図示されるデバイス及び製造プロセスに対して修正及び変形が行われ得ることが明らかである。
【0083】
例えば、ボディ領域６及び／又はソース領域６５がリング形状を有する場合、上面図において、ボディコンタクト領域８０は、途切れることなく連続した環状形状を有してもよい。
【0084】
２つの別個のソース領域６５を形成し、図５Ｂの注入を遮蔽する代わりに、ソース注入は、ボディコンタクト領域８０のエリアにおいて実行されてもよく、ボディコンタクト領域８０の注入（図５Ｃ）は、より高いドーズ量で実行されてもよい。
【0085】
要約すると、垂直導電型のＭＯＳＦＥＴデバイスは、
第１導電型及び主面（５５Ａ）を有するシリコンカーバイドの基板（５５）と、
主面から基板内に延在し、第１方向（Ｚ）に沿って第１深さを有する第２導電型のボディ領域（６０）と、
主面から始まりボディ領域（６０）内に互いに平行に延在する第１導電型の第１及び第２ソース領域（６５）であって、第１方向（Ｚ）に沿って第１深さより小さい第２深さを有し、第１方向（Ｚ）に垂直な第２方向（Ｘ）にある距離だけ互いに離間し、第１及び第２方向（Ｚ、Ｘ）に局所的に垂直な延在方向（Ｙ）に延在する、第１及び第２ソース領域（６５）と、
ボディ領域（６０）内の第１ソース領域（６５）と第２ソース領域（６５）との間に延在し、第１方向に沿って第２深さ（Ｚ）以上の第３深さを有する、第２導電型のボディコンタクト領域（８０）と、を備え、
ボディコンタクト領域（８０）は、第２方向（Ｘ）における幅と、幅よりはるかに大きい延在方向（Ｙ）における長さとを有する。
第１導電型及び主面（５５Ａ）を有するシリコンカーバイドの基板（５５）と、
主面から基板内に延在し、第１方向（Ｚ）に沿って第１深さを有する第２導電型のボディ領域（６０）と、
主面から始まりボディ領域（６０）内に互いに平行に延在する第１導電型の第１及び第２ソース領域（６５）であって、第１方向（Ｚ）に沿って第１深さより小さい第２深さを有し、第１方向（Ｚ）に垂直な第２方向（Ｘ）にある距離だけ互いに離間し、第１及び第２方向（Ｚ、Ｘ）に局所的に垂直な延在方向（Ｙ）に延在する、第１及び第２ソース領域（６５）と、
ボディ領域（６０）内の第１ソース領域（６５）と第２ソース領域（６５）との間に延在し、第１方向に沿って第２深さ（Ｚ）以上の第３深さを有する、第２導電型のボディコンタクト領域（８０）と、を備え、
ボディコンタクト領域（８０）は、第２方向（Ｘ）における幅と、幅よりはるかに大きい延在方向（Ｙ）における長さとを有する。
【0086】
ボディ領域（６０）は、延在方向（Ｙ）において、幅の少なくとも１００倍の長さを有する。
【0087】
ボディコンタクト領域（８０）は、延伸方向に沿って連続的に延在する。
【0088】
ボディコンタクト領域（８０）は、ソース領域の長さ全体にわたって延在してもよい。
【0089】
ボディコンタクト領域（８０）は、単一のボディコンタクト領域（８０）であってもよい。
【0090】
第２方向（Ｘ）におけるボディコンタクト領域（８０）の幅は、ソース領域（６５）間の距離に等しくてもよい。
【0091】
ボディコンタクト領域（８０）は、ソース領域（６５）に隣接していてもよい。
【0092】
ボディ領域（６０）は第１ドーピングレベルを有してもよく、ボディコンタクト領域（８０）は、第１ドーピングレベルより高い第２ドーピングレベルを有してもよい。
【0093】
延在方向は直線的な長手方向であってもよく、第１、第２及び第３方向はデカルト軸であってもよい。
【0094】
第１導電型はＮであってもよく、第２導電型はＰであってもよい。
【0095】
ＭＯＳＦＥＴデバイスを製造するためのプロセスは、
第１導電型及び主面（５５Ａ）をするシリコンカーバイドの基板（５５）内に、主面から延在し、第１方向（Ｚ）に沿って第１深さを有する第２導電型のボディ領域（６０）を形成することと、
ボディ領域（６０）内に、主面から互いに平行に延在する第１導電型の第１及び第２ソース領域（６５）を形成することであって、ソース領域（６５）は、第１方向に沿って第１深さより小さい第２深さを有し、第１方向（Ｚ）に垂直な第２方向（Ｘ）に第１距離だけ互いに離間し、第１及び第２方向（Ｚ，Ｘ）に局所的に垂直な延在方向（Ｙ）に延在し、
ボディ領域（６０）内の第１ソース領域（６５）と第２ソース領域（６５）との間に、主面から始まり、第１方向に沿って第２深さ以上の第３深さを有する第２導電型のボディコンタクト領域（８０）を形成することと、を含み、
ボディコンタクト領域（８０）は、第２方向（Ｘ）における幅と、幅よりはるかに大きい延在方向（Ｙ）における長さとを有する。
第１導電型及び主面（５５Ａ）をするシリコンカーバイドの基板（５５）内に、主面から延在し、第１方向（Ｚ）に沿って第１深さを有する第２導電型のボディ領域（６０）を形成することと、
ボディ領域（６０）内に、主面から互いに平行に延在する第１導電型の第１及び第２ソース領域（６５）を形成することであって、ソース領域（６５）は、第１方向に沿って第１深さより小さい第２深さを有し、第１方向（Ｚ）に垂直な第２方向（Ｘ）に第１距離だけ互いに離間し、第１及び第２方向（Ｚ，Ｘ）に局所的に垂直な延在方向（Ｙ）に延在し、
ボディ領域（６０）内の第１ソース領域（６５）と第２ソース領域（６５）との間に、主面から始まり、第１方向に沿って第２深さ以上の第３深さを有する第２導電型のボディコンタクト領域（８０）を形成することと、を含み、
ボディコンタクト領域（８０）は、第２方向（Ｘ）における幅と、幅よりはるかに大きい延在方向（Ｙ）における長さとを有する。
【0096】
第１及び第２ソース領域（６５）を形成することは、第１マスク（１０４）を使用して、第１導電型を付与することができる第１ドーピングイオンを導入することを含んでもよく、ボディコンタクト領域（８０）を形成することは、第１距離に等しい第２距離まで延在し、第１及び第２ソース領域（６５）上に重なるマスキング部分を有する第２マスク（１１０）を使用して、第２導電型を付与することができる第２ドーピングイオンを導入することを含む。
【0097】
第２マスク（１１０）は、ボディ領域（６０）の上に、第１マスク（１０４）と相補的なマスキング部分を有してもよい。
【0098】
垂直導電型のＭＯＳＦＥＴデバイス（５０）は、第１導電型及び主面（５５Ａ）を有するシリコンカーバイドの基板（５５）と、主面から基板（５５）内に延在し、第１方向（Ｚ）に沿って第１深さを有する第２導電型のボディ領域（６０）と、ボディ領域（６０）内に、主面から互いに平行に延在する第１導電型の第１及び第２ソース領域（６５）であって、第１方向（Ｚ）に沿って第１深さより小さい第２深さを有し、第１方向（Ｚ）に垂直な第２方向（Ｘ）にある距離だけ互いに離間し、第１及び第２方向（Ｚ，Ｘ）に局所的に垂直な延在方向（Ｙ）に延在する、第１及び第２ソース領域（６５）と、ボディ領域（６０）内の第１ソース領域（６５）と第２ソース領域（６５）との間に延在し、第１方向に沿って第２深さ（Ｚ）以上の第３深さを有する第２導電型のボディコンタクト領域（８０）と、を備え、ボディコンタクト領域（８０）は、第２方向（Ｘ）における幅と、幅よりはるかに大きい延在方向（Ｙ）における長さとを有する、と要約することができる。
【0099】
ボディコンタクト領域（８０）は、延在方向（Ｙ）において、幅の少なくとも１００倍の長さを有してもよい。
【0100】
ボディコンタクト領域（８０）は、延伸方向に沿って連続的に延在してもよい。
【0101】
ボディコンタクト領域（８０）は、ソース領域（６５）の長さ全体にわたって延在してもよい。
【0102】
ボディコンタクト領域（８０）は、単一のボディコンタクト領域（８０）であってもよい。
【0103】
第２方向（Ｘ）におけるボディコンタクト領域（８０）の幅は、ソース領域（６５）間の距離に等しくてもよい。
【0104】
ボディコンタクト領域（８０）は、ソース領域（６５）に隣接していてもよい。
【0105】
ボディ領域（６０）は第１ドーピングレベルを有してもよく、ボディコンタクト領域（８０）は、第１ドーピングレベルより高い第２ドーピングレベルを有する。
【0106】
延在方向は直線的な長手方向であってもよく、第１、第２及び第３方向はデカルト軸である。
【0107】
第１導電型はＮであり、第２導電型はＰであってもよい。
【0108】
ＭＯＳＦＥＴデバイスを製造するためのプロセスは、第１導電型及び主面（５５Ａ）を有するシリコンカーバイドの基板（５５）内に、主面から延在し、第１方向（Ｚ）に沿って第１深さを有する第２導電型のボディ領域（６０）を形成することと、ボディ領域（６０）内に、主面から互いに平行に延在する第１導電型の第１及び第２ソース領域（６５）を形成することであって、ソース領域（６５）は、第１方向に沿って第１深さより小さい第２深さを有し、第１方向（Ｚ）に垂直な第２方向（Ｘ）に第１距離だけ互いに離間し、第１及び第２方向（Ｚ，Ｘ）に局所的に垂直な延在方向（Ｙ）に延在し、ボディ領域（６０）の内の第１ソース領域（６５）と第２ソース領域（６５）との間に、主面から、第１方向に沿って第２深さ以上の第３深さを有する第２導電型のボディコンタクト領域（８０）を形成することと、を含み、ボディコンタクト領域（８０）は、第２方向（Ｘ）における幅と、幅よりはるかに大きい延在方向（Ｙ）における長さとを有する、と要約することができる。
【0109】
第１及び第２ソース領域（６５）を形成することは、第１のマスク（１０４）を使用して、第１導電型を付与することができる第１のドーピングイオンを導入することを含んでもよく、ボディコンタクト領域（８０）を形成することは、第１の距離に等しい第２の距離まで延在し、第１及び第２ソース領域（６５）上に重なるマスキング部分を有する第２のマスク（１１０）を使用して、第２導電型を付与することができる第２のドーピングイオンを導入することを含んでもよい。
【0110】
第２マスク（１１０）は、ボディ領域（６０）の上に、第１マスク（１０４）と相補的なマスキング部分を有してもよい。
【0111】
これらの変更は、上記の詳細な説明に照らして実施形態に対して行うことができる。一般に、以下の特許請求の範囲において、使用される用語は、特許請求の範囲を本明細書及び特許請求の範囲に開示された特定の実施形態に限定するように解釈されるべきではなく、そのような特許請求の範囲が権利を与えられる均等物の全範囲とともに全ての可能な実施形態を含むように解釈されるべきである。したがって、特許請求の範囲は本開示によって限定されるものではない。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【外国語明細書】