特開 2024-109296 電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024109296

(43)【公開日】2024-08-14

(54)【発明の名称】電子部品

(51)【国際特許分類】

   H01P 1/203 20060101AFI20240806BHJP

【ＦＩ】

H01P1/203

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023014008

(22)【出願日】2023-02-01

(71)【出願人】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100124062

【弁理士】

【氏名又は名称】三上 敬史

(72)【発明者】

【氏名】戸田 慎一郎

【テーマコード（参考）】

5J006

【Ｆターム（参考）】

5J006HB01

5J006HB03

5J006HB15

5J006JA01

5J006JA02

5J006JA03

5J006JA04

5J006JA05

5J006JA22

5J006LA03

5J006LA21

(57)【要約】      （修正有）

【課題】周波数特性の向上を図る電子部品を提供する。
【解決手段】電子部品は、素体と、素体に配置されている入出力端子及びグラウンド端子と、素体内に配置されており、第一共振器を構成する第一インダクタパターン２０Ａ及び第二共振器を構成する第二インダクタパターン２１Ａと、第一端部及び第二端部を有すると共に第一端部及び第二端部の少なくとも一方がグラウンド端子に接続されているグラウンドパターン３１Ｄと、を備え、グラウンドパターン３１Ｄは、素体の平面視において、第一インダクタパターン２０Ａと第二インダクタパターン２１Ａとの間に配置されている。
【選択図】図３

【特許請求の範囲】

【請求項1】

素体と、
前記素体に配置されている入出力端子及びグラウンド端子と、
前記素体内に配置されており、第一共振器を構成する第一インダクタパターン及び第二共振器を構成する第二インダクタパターンと、
第一端部及び第二端部を有すると共に前記第一端部及び前記第二端部の少なくとも一方が前記グラウンド端子に電気的に接続されているグラウンドパターンと、を備え、
前記グラウンドパターンは、前記素体の平面視において、前記第一インダクタパターンと前記第二インダクタパターンとの間に配置されている、電子部品。

【請求項2】

前記グラウンドパターンの前記第一端部及び前記第二端部のそれぞれが、前記グラウンド端子に電気的に接続されている、請求項１に記載の電子部品。

【請求項3】

前記グラウンドパターンは、前記第一インダクタパターン及び前記第二インダクタパターンの少なくとも一方と同じ高さ位置に配置されている、請求項１又は２に記載の電子部品。

【請求項4】

前記グラウンドパターンは、前記第一インダクタパターン及び前記第二インダクタパターンの少なくとも一方と異なる高さ位置に配置されている、請求項１又は２に記載の電子部品。

【請求項5】

前記平面視において、前記第一インダクタパターンと前記グラウンドパターンとの間の距離と、前記第二インダクタパターンと前記グラウンドパターンとの間の距離とが異なる、請求項１又は２に記載の電子部品。

【請求項6】

前記第一インダクタパターンよりも、第二インダクタパターンのインダクタンスが大きく、
前記平面視において、前記第一インダクタパターンと前記グラウンドパターンとの間の距離が、前記第二インダクタパターンと前記グラウンドパターンとの間の距離と前記グラウンドパターンとの間の距離よりも短い、請求項５に記載の電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電子部品に関する。

【背景技術】

【0002】

特許文献１には、本体と、本体内に設けられた第一共振器及び第二共振器と、を備える電子部品が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００７－３２５０４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

近年、通信又は放送用途の分野において、電子部品の小型化、薄型化及び高特性化が要求されている。従来の電子部品のように、素体内に複数の共振器が配置されている構成では、電子部品が小型化すると、一方の共振器を構成するインダクタパターンと、他方の共振器を構成するインダクタパターンとが近接して配置される。この場合、二つのインダクタパターンの間に電磁界結合が生じ得る。二つのインダクタパターンの間の電磁界結合により、減衰特性などの周波数特性に影響が生じることがある。

【0005】

本開示では、周波数特性の向上が図れる電子部品が説明される。

【課題を解決するための手段】

【0006】

本開示の一側面に係る電子部品は、素体と、素体に配置されている入出力端子及びグラウンド端子と、素体内に配置されており、第一共振器を構成する第一インダクタパターン及び第二共振器を構成する第二インダクタパターンと、第一端部及び第二端部を有すると共に第一端部及び第二端部の少なくとも一方がグラウンド端子に電気的に接続されているグラウンドパターンと、を備え、グラウンドパターンは、素体の平面視において、第一インダクタパターンと第二インダクタパターンとの間に配置されている。

【発明の効果】

【0007】

本開示の各側面及び各実施形態によれば、周波数特性の向上が図れる。

【図面の簡単な説明】

【0008】

【図1】図１は、一実施形態に係る電子部品の斜視図である。

【図2】図２は、ＬＣフィルタ部を構成する導体パターンを示す図である。

【図3】図３は、ＬＣフィルタ部を構成する導体パターンを示す図である。

【図4】図４は、電子部品の等価回路図である。

【図5】図５は、電子部品の減衰特性を示す図である。

【発明を実施するための形態】

【0009】

［１］実施形態の概要
（１）本開示の一側面に係る電子部品は、素体と、素体に配置されている入出力端子及びグラウンド端子と、素体内に配置されており、第一共振器を構成する第一インダクタパターン及び第二共振器を構成する第二インダクタパターンと、第一端部及び第二端部を有すると共に第一端部及び第二端部の少なくとも一方がグラウンド端子に電気的に接続されているグラウンドパターンと、を備え、グラウンドパターンは、素体の平面視において、第一インダクタパターンと第二インダクタパターンとの間に配置されている。

【0010】

本開示の一側面に係る電子部品では、第一インダクタパターンと第二インダクタパターンとの間にグラウンドパターンが配置されている。グラウンドパターンの第一端部及び第二端部の少なくとも一方は、グラウンド端子に電気的に接続されている。これにより、電子部品では、グラウンドパターンによって、第一インダクタパターンと第二インダクタパターンとの間における電磁界結合を抑制できる（電磁界結合を弱めることができる）。そのため、電子部品では、第一インダクタパターンと第二インダクタパターンとの間において、たとえば信号の漏れが発生することを抑制できる。したがって、電子部品では、たとえば、減衰特性など、周波数特性の改善が図れる。

【0011】

（２）グラウンドパターンの第一端部及び第二端部のそれぞれが、グラウンド端子に電気的に接続されている、（１）に記載の電子部品。この構成では、第一インダクタパターンと第二インダクタパターンとの間における電磁界結合をより一層抑制できる。

【0012】

（３）グラウンドパターンは、第一インダクタパターン及び第二インダクタパターンの少なくとも一方と同じ高さ位置に配置されている、（１）又は（２）に記載の電子部品。この構成では、第一インダクタパターンと第二インダクタパターンとの間における電磁界結合をより効果的に抑制できる。

【0013】

（４）グラウンドパターンは、第一インダクタパターン及び第二インダクタパターンの少なくとも一方と異なる高さ位置に配置されている、（１）から（３）のいずれか一つに記載の電子部品。この構成では、グラウンドパターンの設計の自由度を高めつつ、第一インダクタパターンと第二インダクタパターンとの間において電磁界結合が生じることを抑制できる。

【0014】

（５）平面視において、第一インダクタパターンとグラウンドパターンとの間の距離と、第二インダクタパターンとグラウンドパターンとの間の距離とが異なる、（１）から（４）のいずれか一つに記載の電子部品。この構成では、たとえば、第一インダクタパターン及び第二インダクタパターンのそれぞれによって構成されるインダクタのＱ値に応じて、上記距離を異ならせることによって、第一インダクタパターンと第二インダクタパターンとの間の電磁界結合を効果的に抑制することができる。

【0015】

（６）第一インダクタパターンよりも、第二インダクタパターンのインダクタンスが大きく、平面視において、第一インダクタパターンとグラウンドパターンとの間の距離が、第二インダクタパターンとグラウンドパターンとの間の距離とグラウンドパターンとの間の距離よりも短い、（５）に記載の電子部品。

【0016】

［２］実施形態の例示
以下、図面を参照しながら本開示の実施形態が詳細に説明される。なお、図面の説明において同一要素には同一符号が付され、重複する説明は省略される。

【0017】

図１は、一実施形態に係る電子部品の斜視図である。図１に示される電子部品１は、ＬＣフィルタである。電子部品１は、いわゆる薄膜ＬＣフィルタである。ＬＣフィルタは、バンドパスフィルタであり得る。図１及び図２に示されるように、電子部品１は、基板２と、絶縁体（素体）３と、絶縁体３に配置された第一端子電極４、第二端子電極５、第三端子電極６、第四端子電極７、第五端子電極８及び第六端子電極９と、を備えている。

【0018】

基板２は、例えば、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれ得る。図１、図３及び図４に示されるように、基板２は、その外表面として、互いに対向している一対の端面２ａ，２ｂと、互いに対向している一対の主面２ｃ，２ｄと、互いに対向している一対の側面２ｅ，２ｆと、を有している。

【0019】

一対の端面２ａ，２ｂが対向している対向方向が第一方向Ｄ１である。一対の主面２ｃ，２ｄが対向している対向方向が第二方向Ｄ２である。一対の側面２ｅ，２ｆが対向している対向方向が第三方向Ｄ３である。本実施形態では、第一方向Ｄ１は、基板２の長手方向である。第二方向Ｄ２は、基板２の高さ方向であり、第一方向Ｄ１と直交している。第三方向Ｄ３は、基板２の幅方向であり、第一方向Ｄ１と第二方向Ｄ２とに直交している。本実施形態では、第二方向Ｄ２から見ることは、平面視に相当する。

【0020】

一対の端面２ａ，２ｂは、一対の主面２ｃ，２ｄの間を連結するように第二方向Ｄ２に延びている。一対の端面２ａ，２ｂは、第三方向Ｄ３にも延びている。一対の側面２ｅ，２ｆは、一対の主面２ｃ，２ｄの間を連結するように第二方向Ｄ２に延びている。一対の側面２ｅ，２ｆは、第一方向Ｄ１にも延びている。

【0021】

基板２は、化学的・熱的に安定で応力発生が少なく、表面の平滑性を保つことができる材料で形成することができる。当該材料としては、特に限定されるものではないが、シリコン単結晶、アルミナ、サファイア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ_３単結晶、表面酸化シリコン、ガラス、石英、フェライトなどを用いることができる。

【0022】

絶縁体３は、直方体形状を呈している。図１～図４に示されるように、絶縁体３は、その外表面として、互いに対向している一対の端面３ａ，３ｂと、互いに対向している一対の主面３ｃ，３ｄと、互いに対向している一対の側面３ｅ，３ｆと、を有している。一対の端面３ａ，３ｂは、第一方向Ｄ１において対向している。一対の主面３ｃ，３ｄは、第二方向Ｄ２において対向している。一対の側面３ｅ，３ｆは、第三方向Ｄ３において対向している。

【0023】

一対の端面３ａ，３ｂは、一対の主面３ｃ，３ｄの間を連結するように第二方向Ｄ２に延びている。一対の端面３ａ，３ｂは、第三方向Ｄ３にも延びている。一対の側面３ｅ，３ｆは、一対の主面３ｃ，３ｄの間を連結するように第二方向Ｄ２に延びている。一対の側面３ｅ，３ｆは、第一方向Ｄ１にも延びている。絶縁体３の第一方向Ｄ１の寸法は、基板２の第一方向Ｄ１の寸法と同等である。絶縁体３の第三方向Ｄ３の寸法は、基板２の第三方向Ｄ３の寸法と同等である。

【0024】

なお、本実施形態で「同等」とは、等しいことに加えて、予め設定した範囲での微差又は製造誤差などを含んだ値を同等としてもよい。たとえば、複数の値が、当該複数の値の平均値の±５％の範囲内に含まれているのであれば、当該複数の値は同等であると規定する。

【0025】

絶縁体３は、複数の絶縁体層が積層されることによって構成されている。絶縁体層は、ポリイミドなどの有機絶縁材料で構成されてもよい。絶縁体層は、第一方向Ｄ１に積層されている。すなわち、第一方向Ｄ１が積層方向である。実際の絶縁体３では、複数の絶縁体層は、その層間の境界が視認できない程度に一体化されている。

【0026】

基板２と絶縁体３とは、一体に設けられている。基板２と絶縁体３とは、主面２ｃと主面３ｄとが対向するように配置されている。基板２と絶縁体３との間には、平坦化層１０が配置されている。平坦化層１０は、基板２の主面２ｃと絶縁体３の主面３ｄとの間に配置されている。平坦化層１０としては、アルミナ、酸化シリコンなどを用いることができる。

【0027】

図１及び図２に示されるように、第一端子電極４、第二端子電極５、第三端子電極６、第四端子電極７、第五端子電極８及び第六端子電極９は、絶縁体３の主面３ｃに配置されている。第一端子電極４及び第二端子電極５、第五端子電極８及び第六端子電極９は、グラウンド端子であり得る。第三端子電極６及び第四端子電極７は、信号の入出力端子であり得る。

【0028】

第一端子電極４、第二端子電極５、第三端子電極６、第四端子電極７、第五端子電極８及び第六端子電極９は、平面視において、略長方形状を呈している。長方形状には、角部及び稜線部が面取りされている形状、及び、角部及び稜線部が丸められている形状が含まれ得る。第一端子電極４、第二端子電極５、第三端子電極６及び第四端子電極７のそれぞれは、絶縁体３の角部に配置されている。

【0029】

第一端子電極４は、端面３ａ寄りで且つ側面３ｅ寄りの位置に配置されている。第二端子電極５は、端面３ａと端面３ｂとの間で且つ側面３ｅ寄りの位置に配置されている。第三端子電極６は、端面３ｂ寄りで且つ側面３ｅ寄りの位置に配置されている。第四端子電極７は、端面３ａ寄りで且つ側面３ｆ寄りの位置に配置されている。第五端子電極８は、端面３ａと端面３ｂとの間で且つ側面３ｆ寄りの位置に配置されている。第六端子電極９は、端面３ｂ寄りで且つ側面３ｆ寄りの位置に配置されている。

【0030】

第一端子電極４、第二端子電極５及び第三端子電極６は、第一方向Ｄ１において所定の間隔をあけて配置されている。第四端子電極７、第五端子電極８及び第六端子電極９は、第一方向Ｄ１において所定の間隔をあけて配置されている。第一端子電極４と第四端子電極７とは、第三方向Ｄ３において所定の間隔をあけて配置されている。第二端子電極５と第五端子電極８とは、第三方向Ｄ３において所定の間隔をあけて配置されている。第三端子電極６と第六端子電極９とは、第三方向Ｄ３において所定の間隔をあけて配置されている。

【0031】

第一端子電極４、第二端子電極５、第三端子電極６、第四端子電極７、第五端子電極８及び第六端子電極９は、たとえば、金、ニッケル、銅、銀などで形成することができる。

【0032】

電子部品１は、絶縁体３内にＬＣフィルタ部１１が配置されている。図２は、図１に示す電子部品１が備えるＬＣフィルタ部１１を構成する導体パターンを示す図である。電子部品１では、基板２側（絶縁体３の主面３ｄ側）から、図２のレイヤーＥ、レイヤーＤ、レイヤーＣ、レイヤーＢ及びレイヤーＡに示される順に導体パターンが配置されている。導体パターンには、インダクタパターン、キャパシタパターン、スルーホールパターン及びビアパターンなどが含まれ得る。導体パターンは、たとえば、銅で形成することができる。

【0033】

図２のレイヤーＥに示されるように、ＬＣフィルタ部１１は、導体パターン２０、導体パターン２１、インダクタパターン２２、インダクタパターン２３、導体パターン２４、導体パターン２５、導体パターン２６、キャパシタパターン２７、導体パターン２８、キャパシタパターン２９、導体パターン３０、導体パターン３１及び接続パターン３２を有している。導体パターン２０、導体パターン２１、インダクタパターン２２、インダクタパターン２３、導体パターン２４、導体パターン２５、導体パターン２６、キャパシタパターン２７、導体パターン２８、キャパシタパターン２９、導体パターン３０、導体パターン３１及び接続パターン３２は、平坦化層１０上に配置されている。

【0034】

図３に示されるように、導体パターン２０は、インダクタパターン（第一インダクタパターン）２０Ａ、キャパシタパターン２０Ｂ及び接続パターン２０Ｃを含んでいる。導体パターン２１は、インダクタパターン（第二インダクタパターン）２１Ａ及びキャパシタパターン２１Ｂを含んでいる。導体パターン２４は、インダクタパターン２４Ａ及びキャパシタパターン２４Ｂを含んでいる。導体パターン２５は、インダクタパターン２５Ａ、キャパシタパターン２５Ｂ及び接続パターン２５Ｃを含んでいる。導体パターン３１は、接続パターン３１Ａ、接続パターン３１Ｂ、接続パターン３１Ｃ、グラウンドパターン３１Ｄ及びグラウンドパターン３１Ｅを含んでいる。

【0035】

グラウンドパターン３１Ｄは、第一端部３１Ｄａと、第二端部３１Ｄｂと、を有している。第一端部３１Ｄａは、接続パターン３１Ａに接続されている。これにより、グラウンドパターン３１Ｄは、第一端子電極４に電気的に接続される。第二端部３１Ｄｂは、接続パターン３１Ｃに接続されている。これにより、グラウンドパターン３１Ｄは、第五端子電極８に電気的に接続される。グラウンドパターン３１Ｅは、第一端部３１Ｅａと、第二端部３１Ｅｂと、を有している。第一端部３１Ｅａは、接続パターン３１Ｂに接続されている。これにより、グラウンドパターン３１Ｅは、第二端子電極５に電気的に接続される。第二端部３１Ｅｂは、接続パターン３１Ｃに接続されている。これにより、グラウンドパターン３１Ｅは、第五端子電極８に電気的に接続される。

【0036】

グラウンドパターン３１Ｄ及びグラウンドパターン３１Ｅのそれぞれは、線状を呈している。本実施形態では、グラウンドパターン３１Ｄ及びグラウンドパターン３１Ｅのそれぞれの幅Ｗ１は、他の導体パターンのうち、少なくとも一部の導体パターンの幅よりも小さい。具体的には、グラウンドパターン３１Ｄ及びグラウンドパターン３１Ｅのそれぞれの幅は、インダクタパターン２０Ａ及びインダクタパターン２１Ａの幅Ｗ２よりも小さい。

【0037】

図２のレイヤーＤに示されるように、ＬＣフィルタ部１１は、キャパシタパターン３３、キャパシタパターン３４、キャパシタパターン３５、キャパシタパターン３６、キャパシタパターン３７及びキャパシタパターン３８を有している。

【0038】

図２のレイヤーＣに示されるように、ＬＣフィルタ部１１は、インダクタパターン３９、インダクタパターン４０、導体パターン４１、キャパシタパターン４２、インダクタパターン４３、インダクタパターン４４、接続パターン４５、接続パターン４６、接続パターン４７、接続パターン４８、接続パターン４９及び接続パターン５０を有している。導体パターン４１は、インダクタパターン４１Ａ、キャパシタパターン４１Ｂ、キャパシタパターン４１Ｃ、キャパシタパターン４１Ｄ及びキャパシタパターン４１Ｅを含んでいる。

【0039】

図２のレイヤーＢに示されるように、ＬＣフィルタ部１１は、インダクタパターン５１、インダクタパターン５２、導体パターン５３、導体パターン５４、導体パターン５５、インダクタパターン５６、導体パターン５７、接続パターン５８、接続パターン５９及び接続パターン６０を有している。導体パターン５４は、インダクタパターン５４Ａを含んでいる。

【0040】

導体パターン５７は、接続パターン５７Ａ、接続パターン５７Ｂ、接続パターン５７Ｃ、グラウンドパターン５７Ｄ及びグラウンドパターン５７Ｅを含んでいる。グラウンドパターン５７Ｄは、第一端部５７Ｄａと、第二端部５７Ｄｂと、を有している。第一端部５７Ｄａは、接続パターン５７Ａに接続されている。これにより、グラウンドパターン５７Ｄは、第一端子電極４に電気的に接続される。第二端部５７Ｄｂは、接続パターン５７Ｃに接続されている。これにより、グラウンドパターン５７Ｄは、第五端子電極８に電気的に接続される。グラウンドパターン５７Ｅは、第一端部５７Ｅａと、第二端部５７Ｅｂと、を有している。第一端部５７Ｅａは、接続パターン５７Ｂに接続されている。これにより、グラウンドパターン５７Ｅは、第二端子電極５に電気的に接続される。第二端部５７Ｅｂは、接続パターン５７Ｃに接続されている。これにより、グラウンドパターン５７Ｅは、第五端子電極８に電気的に接続される。

【0041】

本実施形態では、グラウンドパターン５７Ｄ及びグラウンドパターン５７Ｅのそれぞれの幅は、他の導体パターンのうち、少なくとも一部の導体パターンの幅よりも小さい。具体的には、グラウンドパターン５７Ｄ及びグラウンドパターン５７Ｅのそれぞれの幅は、インダクタパターン２０Ａ及びインダクタパターン２１Ａの幅よりも小さい。

【0042】

図２のレイヤーＡに示されるように、ＬＣフィルタ部１１は、インダクタパターン６１、導体パターン６２、導体パターン６３、インダクタパターン６４、接続パターン６５、接続パターン６６、接続パターン６７及び接続パターン６８を有している。導体パターン６２は、インダクタパターン６２Ａ及び接続パターン６２Ｂを含んでいる。導体パターン６３は、インダクタパターン６３Ａ及び接続パターン６３Ｂを含んでいる。

【0043】

キャパシタパターン２０Ｂとキャパシタパターン３３とは、第二方向Ｄ２において重なる位置に配置されている。キャパシタパターン２０Ｂとキャパシタパターン３３は、第二方向Ｄ２において対向して配置されている。キャパシタパターン２０Ｂとキャパシタパターン３３との間には、誘電体層（図示省略）が配置されている。キャパシタパターン２１Ｂとキャパシタパターン３５とは、第二方向Ｄ２において重なる位置に配置されている。キャパシタパターン２１Ｂとキャパシタパターン３５とは、第二方向Ｄ２において対向して配置されている。キャパシタパターン２１Ｂとキャパシタパターン３５との間には、誘電体層（図示省略）が配置されている。

【0044】

キャパシタパターン２４Ｂとキャパシタパターン３７とは、第二方向Ｄ２において重なる位置に配置されている。キャパシタパターン２４Ｂとキャパシタパターン３７は、第二方向Ｄ２において対向して配置されている。キャパシタパターン２４Ｂとキャパシタパターン３７との間には、誘電体層（図示省略）が配置されている。キャパシタパターン２５Ｂとキャパシタパターン３８とは、第二方向Ｄ２において重なる位置に配置されている。キャパシタパターン２５Ｂとキャパシタパターン３８とは、第二方向Ｄ２において対向して配置されている。キャパシタパターン２５Ｂとキャパシタパターン３８との間には、誘電体層（図示省略）が配置されている。

【0045】

キャパシタパターン２７とキャパシタパターン３４とは、第二方向Ｄ２において重なる位置に配置されている。キャパシタパターン２７とキャパシタパターン３４は、第二方向Ｄ２において対向して配置されている。キャパシタパターン２７とキャパシタパターン３４との間には、誘電体層（図示省略）が配置されている。誘電体層は、たとえば、窒化シリコン、酸化シリコンなどの常誘電体材料、強誘電体材料などからなる無機絶縁材料で形成することができる。

【0046】

インダクタパターン２０Ａ、インダクタパターン３９、インダクタパターン５１及びインダクタパターン６１は、接続導体（図示省略）によって電気的に接続されている。インダクタパターン２１Ａ、インダクタパターン４０、インダクタパターン５２及びインダクタパターン６２Ａは、接続導体（図示省略）によって電気的に接続されている。インダクタパターン２２、インダクタパターン２３、インダクタパターン４１Ａ及びインダクタパターン５４Ａは、接続導体（図示省略）によって電気的に接続されている。インダクタパターン２４Ａ、インダクタパターン４３及びインダクタパターン５６は、接続導体（図示省略）によって電気的に接続されている。インダクタパターン２５Ａ、インダクタパターン４４、インダクタパターン５６及びインダクタパターン６４は、接続導体（図示省略）によって電気的に接続されている。導体パターン４１、導体パターン５３及びインダクタパターン６１は、接続導体（図示省略）によって電気的に接続されている。

【0047】

キャパシタパターン２７及び導体パターン４１は、接続導体（図示省略）によって電気的に接続されている。キャパシタパターン２９及び導体パターン４１は、接続導体（図示省略）によって電気的に接続されている。

【0048】

キャパシタパターン３３とキャパシタパターン４１Ｂとは、接続導体（図示省略）によって電気的に接続されている。キャパシタパターン３４とキャパシタパターン４２とは、接続導体（図示省略）によって電気的に接続されている。キャパシタパターン３５とキャパシタパターン４２とは、接続導体（図示省略）によって電気的に接続されている。キャパシタパターン３６とキャパシタパターン４１Ｃとは、接続導体（図示省略）によって電気的に接続されている。キャパシタパターン３７とキャパシタパターン４１Ｄとは、接続導体（図示省略）によって電気的に接続されている。キャパシタパターン３８とキャパシタパターン４１Ｅとは、接続導体（図示省略）によって電気的に接続されている。

【0049】

接続パターン３１Ａ、接続パターン４５、接続パターン５７Ａ、接続パターン６５及び第一端子電極４は、接続導体（図示省略）によって電気的に接続されている。接続パターン３１Ｂ、接続パターン４６、接続パターン５７Ｂ、接続パターン６２Ｂ及び第二端子電極５は、接続導体（図示省略）によって電気的に接続されている。接続パターン３２、接続パターン４７、接続パターン５８、接続パターン６３Ｂ及び第三端子電極６は、接続導体（図示省略）によって電気的に接続されている。

【0050】

接続パターン２０Ｃ、接続パターン４８、接続パターン５９、接続パターン６６及び第四端子電極７は、接続導体（図示省略）によって電気的に接続されている。接続パターン３１Ｃ、接続パターン４９、接続パターン５７Ｃ、接続パターン６７及び第五端子電極８は、接続導体（図示省略）によって電気的に接続されている。接続パターン２５Ｃ、接続パターン５０、接続パターン６０、接続パターン６８及び第六端子電極９は、接続導体（図示省略）によって電気的に接続されている。

【0051】

図３に示されるように、グラウンドパターン３１Ｄは、第二方向Ｄ２から見て、すなわち平面視において、インダクタパターン２０Ａとインダクタパターン２１Ａとの間に配置されている。グラウンドパターン３１Ｄは、第二方向Ｄ２において、インダクタパターン２０Ａ及びインダクタパターン２１Ａと同じ高さ位置（層）に配置されている。グラウンドパターン３１Ｄは、第二方向Ｄ２から見て、インダクタパターン６１（図２参照）とインダクタパターン６２Ａ（図２参照）との間に配置されている。グラウンドパターン３１Ｄは、第二方向Ｄ２において、インダクタパターン６１及びインダクタパターン６２Ａと異なる高さ位置に配置されている。

【0052】

グラウンドパターン３１Ｅは、第二方向Ｄ２から見て、インダクタパターン２１Ａ、インダクタパターン４０及びインダクタパターン６２Ａ（図３参照）と、インダクタパターン４１Ａ及びインダクタパターン５４Ａとの間に配置されている。グラウンドパターン３１Ｅは、第二方向Ｄ２において、インダクタパターン２１Ａと同じ高さ位置に配置されている。グラウンドパターン３１Ｅは、第二方向Ｄ２において、インダクタパターン４０、インダクタパターン４１Ａ及びインダクタパターン６２Ａと異なる高さ位置に配置されている。

【0053】

本実施形態では、グラウンドパターン３１Ｄとインダクタパターン２０Ａとの間の距離Ｋ１は、グラウンドパターン３１Ｄとインダクタパターン２１Ａとの間の距離Ｋ２よりも短い（Ｋ１＜Ｋ２）。距離Ｋ１及び距離Ｋ２としては、たとえば、グラウンドパターン３１Ｄと、インダクタパターンとの間の最短距離が用いられてもよい。最短距離である。本実施形態では、インダクタパターン２０Ａを含んで構成される第一インダクタＬ１（図４参照）よりも、インダクタパターン２１Ａを含んで構成される第二インダクタＬ２（図４参照）の方が、インダクタパターンが配置される領域が大きい（巻回部のサイズが大きい）ことから、Ｑ値（インダクタンス）が大きい。グラウンドパターン３１Ｄは、Ｑ値が大きいインダクタを構成するインダクタパターンと間隔をあけて配置されている。これにより、インダクタンスが大きい方のインダクタの特性に対して、グラウンドパターンが与える影響が調整されえる。

【0054】

図２に示されるように、グラウンドパターン５７Ｄは、第二方向Ｄ２から見て、インダクタパターン２０Ａ及びインダクタパターン６１と、インダクタパターン２１Ａ及びインダクタパターン６２Ａとの間に配置されている。グラウンドパターン５７Ｄは、第二方向Ｄ２において、インダクタパターン２０Ａ及びインダクタパターン６１と異なる高さ位置に配置されている。

【0055】

グラウンドパターン５７Ｅは、第二方向Ｄ２から見て、インダクタパターン２１Ａ、インダクタパターン４０及びインダクタパターン６２Ａと、インダクタパターン４１Ａ及びインダクタパターン５４Ａとの間に配置されている。グラウンドパターン５７Ｅは、第二方向Ｄ２において、インダクタパターン５４Ａと同じ高さ位置に配置されている。グラウンドパターン５７Ｅは、第二方向Ｄ２において、インダクタパターン２１Ａ、インダクタパターン４０、インダクタパターン４１Ａ及びインダクタパターン６２Ａと異なる高さ位置に配置されている。

【0056】

図４は、電子部品１の等価回路図である。図４に示されるように、電子部品１は、第一インダクタＬ１と、第二インダクタＬ２と、第三インダクタＬ３と、第四インダクタＬ４と、第五インダクタＬ５と、第一キャパシタＣ１と、第二キャパシタＣ２と、第三キャパシタＣ３と、第四キャパシタＣ４と、第五キャパシタＣ５と、第六キャパシタＣ６と、第七キャパシタＣ７と、を備えている。

【0057】

第一インダクタＬ１は、インダクタパターン２０Ａと、インダクタパターン３９と、インダクタパターン５１と、インダクタパターン６１と、を含んで構成されている。第二インダクタＬ２は、インダクタパターン２１Ａと、インダクタパターン４０と、インダクタパターン５２と、インダクタパターン６２Ａと、を含んで構成されている。

【0058】

第三インダクタＬ３は、インダクタパターン２２と、インダクタパターン２３と、インダクタパターン４１Ａと、インダクタパターン５４Ａと、を含んで構成されている。第四インダクタＬ４は、インダクタパターン２４Ａと、インダクタパターン４３と、インダクタパターン５６と、を含んで構成されている。第五インダクタＬ５は、インダクタパターン２５Ａと、インダクタパターン４４と、インダクタパターン５６と、インダクタパターン６４と、を含んで構成されている。

【0059】

第一キャパシタＣ１は、キャパシタパターン２０Ｂと、キャパシタパターン３３と、キャパシタパターン４１Ｂと、を含んで構成されている。第二キャパシタＣ２は、キャパシタパターン２１Ｂと、キャパシタパターン２７と、キャパシタパターン３４と、キャパシタパターン３５と、キャパシタパターン４２と、を含んで構成されている。

【0060】

第三キャパシタＣ３は、キャパシタパターン２９と、キャパシタパターン３６と、キャパシタパターン４１Ｃと、を含んで構成されている。第四キャパシタＣ４は、キャパシタパターン２４Ｂと、キャパシタパターン３７と、キャパシタパターン４１Ｄと、を含んで構成されている。第五キャパシタＣ５は、キャパシタパターン２５Ｂと、キャパシタパターン３８と、キャパシタパターン４１Ｅと、を含んで構成されている。

【0061】

第六キャパシタＣ６は、第二インダクタＬ２の浮遊容量である。第七キャパシタＣ７は、第四インダクタＬ４の浮遊容量である。

【0062】

第一インダクタＬ１及び第一キャパシタＣ１は、第一ＬＣ共振器を構成している。第二インダクタＬ２及び第二キャパシタＣ２は、第二ＬＣ共振器を構成している。第三インダクタＬ３及び第三キャパシタＣ３は、第一ＬＣ共振器を構成している。第四インダクタＬ４及び第四キャパシタＣ４は、第四ＬＣ共振器を構成している。第五インダクタＬ５及び第五キャパシタＣ５は、第五ＬＣ共振器を構成している。

【0063】

図５は、電子部品の減衰特性を示す図である。図５は、第四端子電極７から信号を入力して、第六端子電極９から信号を出力した場合の減衰特性を示している。図５では、横軸は周波数［ＧＨｚ］を示し、縦軸は減衰量［ｄＢ］を示している。図５では、電子部品１の特性を実線で示し、比較例に係る電子部品の特性を破線で示している。比較例に係る電子部品は、グラウンドパターンを有していない。図５に示されるように、本実施形態に係る電子部品１は、比較例に電子部品に比べて、減衰特性が向上している。なお、図５は、周波数特性のシミュレーション結果を示す図である。

【0064】

以上説明したように、本実施形態に係る電子部品１では、インダクタパターン２０Ａとインダクタパターン２１Ａとの間にグラウンドパターン３１Ｄが配置されている。グラウンドパターン３１Ｄの第一端部３１Ｄａ及び第二端部３１Ｄｂの少なくとも一方は、グラウンド端子に接続されている。これにより、電子部品１では、グラウンドパターン３１Ｄによって、インダクタパターン２０Ａとインダクタパターン２１Ａとの間における電磁界結合を抑制できる（電磁界結合を弱めることができる）。そのため、電子部品１では、たとえば、インダクタパターン２０Ａとインダクタパターン２１Ａとの間において信号の漏れが発生することを抑制できる。グラウンドパターン３１Ｅ、グラウンドパターン５７Ｄ，５７Ｅにおいても、同様の効果を得ることができる。したがって、電子部品１では、減衰特性の向上など、周波数特性の改善を図ることができる。

【0065】

本実施形態に係る電子部品１では、グラウンドパターン３１Ｄの第一端部３１Ｄａが第一端子電極４（グラウンド端子）に電気的に接続され、第二端部３１Ｄｂが第五端子電極８（グラウンド端子）に電気的に接続されている。グラウンドパターン３１Ｅの第一端部３１Ｅａが第二端子電極５（グラウンド端子）に電気的に接続され、第二端部３１Ｅｂが第五端子電極８（グラウンド端子）に電気的に接続されている。グラウンドパターン５７Ｄの第一端部５７Ｄａが第一端子電極４（グラウンド端子）に電気的に接続され、第二端部５７Ｄｂが第五端子電極８（グラウンド端子）に電気的に接続されている。グラウンドパターン５７Ｅの第一端部５７Ｅａが第二端子電極５（グラウンド端子）に電気的に接続され、第二端部５７Ｅｂが第五端子電極８（グラウンド端子）に電気的に接続されている。
に接続されている。この構成では、インダクタパターンの間における電磁界結合をより一層抑制できる。

【0066】

本実施形態に係る電子部品１では、グラウンドパターン３１Ｄは、インダクタパターン２０Ａ及びインダクタパターン２１Ａと同じ高さ位置に配置されている。この構成では、インダクタパターン２０Ａとインダクタパターン２１Ａとの間における電磁界結合をより効果的に抑制できる。

【0067】

本実施形態に係る電子部品１では、平面視において、インダクタパターン２０Ａとグラウンドパターン３１Ｄとの間の距離Ｋ１と、インダクタパターン２１Ａとグラウンドパターン３１Ｄとの間の距離Ｋ２とが異なる。この構成では、インダクタパターン２０Ａ及びインダクタパターン２１Ａのそれぞれによって構成されるインダクタのＱ値に応じて、インダクタパターンとグラウンドパターンとの間の距離Ｋ１，Ｋ２を適切に調整してよい。たとえば、距離Ｋ１と、距離Ｋ２とか異なるように、各インダクタパターン２０Ａ、２１Ａと、グラウンドパターン３１Ｄとを配置することで、インダクタパターン２０Ａとインダクタパターン２１Ａとの間の電磁界結合を効果的に抑制することができる。

【0068】

以上、本開示の実施形態について説明してきたが、本開示は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

【0069】

上記実施形態では、電子部品１がバンドパスフィルタである形態を一例に説明した。しかし、電子部品は、バンドストップフィルタ、ローパスフィルタ、ハイパスフィルタであってもよいし、これらを組み合わせたフィルタ（ダイプレクサ、デュプレクサ、トリプレクサなど）であってもよい。

【0070】

上記実施形態では、ＬＣフィルタ部１１が、グラウンドパターン３１Ｄ、グラウンドパターン３１Ｅ、グラウンドパターン５７Ｄ及びグラウンドパターン５７Ｅを有する形態を一例に説明した。しかし、グラウンドパターンは、少なくとも、二つのインダクタパターンの間に配置されていればよい。すなわち、グラウンドパターン３１Ｄ及びグラウンドパターン３１Ｅのみが配置されていてもよいし、グラウンドパターン５７Ｄ及びグラウンドパターン５７Ｅのみが配置されていてもよい。また、グラウンドパターン３１Ｄ、グラウンドパターン３１Ｅ、グラウンドパターン５７Ｄ及びグラウンドパターン５７Ｅの他に、更にグラウンドパターンが配置されていてもよい。

【0071】

上記実施形態では、グラウンドパターン３１Ｄが同じ高さ位置（同じ層）において延在しており、同じ高さ位置に配置されている接続パターン３１Ａ及び接続パターン３１Ｃに接続されている形態を一例に説明した。しかし、グラウンドパターン３１Ｄは、たとえば、複数のパターンを含み、複数のパターンが接続導体によって接続されることによって、各パターンが第二方向Ｄ２において異なる高さ位置に配置されていてもよい。この構成では、たとえば、グラウンドパターン３１Ｄの第一端部３１Ｄａが接続パターン３１Ａに接続され、第二端部３１Ｄｂが接続パターン４９などに接続されてもよい。グラウンドパターン３１Ｅ、グラウンドパターン５７Ｄ及びグラウンドパターン５７Ｅについても同様である。

【0072】

上記実施形態では、グラウンドパターン３１Ｄとインダクタパターン２０Ａとの間の距離Ｋ１が、グラウンドパターン３１Ｄとインダクタパターン２１Ａとの間の距離Ｋ２よりも短い（Ｋ１＜Ｋ２）形態を一例に説明した。なお、これに限定されず、距離Ｋ１，Ｋ２は、インダクタパターンの特性、インダクタパターンを含む回路において実現される周波数特性に応じて、適宜調整されてもよい。たとえば、距離Ｋ１及び距離Ｋ２は、場合によっては、同じであってもよいし（Ｋ１＝Ｋ２）、距離Ｋ１が距離Ｋ２よりも長くてもよい（Ｋ１＞Ｋ２）。

【0073】

上記実施形態では、グラウンドパターン３１Ｄの第一端部３１Ｄａが第一端子電極４（グラウンド端子）に電気的に接続され、第二端部３１Ｄｂが第五端子電極８に電気的に接続される形態を一例に説明した。しかし、グラウンドパターン３１Ｄの第一端部３１Ｄａ及び第二端部３１Ｄｂの少なくとも一方がグラウンド端子に接続されていればよい。グラウンドパターン３１Ｅ、グラウンドパターン５７Ｄ及びグラウンドパターン５７Ｅについても同様である。

【0074】

上記実施形態では、グラウンドパターン３１Ｄ及びグラウンドパターン３１Ｅのそれぞれの幅Ｗ１が、他の導体パターンの幅（インダクタパターン２０Ａ及びインダクタパターン２１Ａの幅Ｗ２）よりも小さい形態を一例に説明した。しかし、グラウンドパターン３１Ｄ及びグラウンドパターン３１Ｅのそれぞれの幅は、他の導体パターンの幅と同等であってもよいし、他の導体パターンの幅よりも大きくてもよい。また、グラウンドパターン３１Ｄと、グラウンドパターン３１Ｅの幅は、同等であってもよく、異なっていてもよい。

【0075】

上記実施形態では、絶縁体３内に五つの共振器が配置されている構成を一例に説明した。しかし、共振器は、少なくとも二つ配置されていればよい。

【符号の説明】

【0076】

１…電子部品、３…絶縁体（素体）、４…第一端子電極（グラウンド端子）、５…第二端子電極（グラウンド端子）、７…第四端子電極（入出力端子）、８…第五端子電極（グラウンド端子）、９…第六端子電極（入出力端子）、３１Ｄ，３１Ｅ，５７Ｄ，５７Ｅ…グラウンドパターン、３１Ｄａ，３１Ｅａ，５７Ｄａ，５７Ｅａ…第一端部、３１Ｄｂ，３１Ｅｂ，５７Ｄｂ，５７Ｅｂ…第二端部、Ｋ１，Ｋ２…距離。

【図1】

【図2】

【図3】

【図4】

【図5】