知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024110042
(43)【公開日】2024-08-15
(54)【発明の名称】半導体装置および半導体装置の製造方法
(51)【国際特許分類】
H01L 23/12 20060101AFI20240807BHJP
H05K 3/46 20060101ALI20240807BHJP
【ＦＩ】
H01L23/12 Q
H05K3/46 Q
H05K3/46 B
【審査請求】未請求
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2023014358
(22)【出願日】2023-02-02
(71)【出願人】
【識別番号】390022471
【氏名又は名称】アオイ電子株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】大西 憲貴
(72)【発明者】
【氏名】黒羽 淳史
(72)【発明者】
【氏名】富家 正博
(72)【発明者】
【氏名】高尾 勝大
【テーマコード（参考）】
5E316
【Ｆターム（参考）】
5E316AA02
5E316AA35
5E316AA43
5E316BB11
5E316CC02
5E316CC04
5E316CC08
5E316CC32
5E316CC55
5E316DD25
5E316EE33
5E316FF07
5E316FF15
5E316GG15
5E316GG17
5E316GG18
5E316GG22
5E316GG23
5E316HH40
5E316JJ12
5E316JJ26
(57)【要約】
【課題】半導体装置の性能を向上させる。
【解決手段】半導体装置４１は、絶縁層２と絶縁層２の上面２ａ上に形成された導体層３と絶縁層２の下面２ｂ上に形成された導体層４とを有するベース基板１と、絶縁層２の開口部１７内に配置された半導体チップ２１と、を備えている。導体層４により複数の端子１２が形成され、導体層３により複数の配線１１が形成されている。半導体チップ２１は、半導体チップ２１の複数の電極２２のそれぞれが複数の端子１２のうちのいずれかと対向するように、絶縁層２の開口部１７内に配置されている。半導体チップ２１の複数の電極２２は、それぞれ対向する端子１２と電気的に接続されている。導体層４の厚さは、導体層３の厚さよりも厚い。
【選択図】図１９
【解決手段】半導体装置４１は、絶縁層２と絶縁層２の上面２ａ上に形成された導体層３と絶縁層２の下面２ｂ上に形成された導体層４とを有するベース基板１と、絶縁層２の開口部１７内に配置された半導体チップ２１と、を備えている。導体層４により複数の端子１２が形成され、導体層３により複数の配線１１が形成されている。半導体チップ２１は、半導体チップ２１の複数の電極２２のそれぞれが複数の端子１２のうちのいずれかと対向するように、絶縁層２の開口部１７内に配置されている。半導体チップ２１の複数の電極２２は、それぞれ対向する端子１２と電気的に接続されている。導体層４の厚さは、導体層３の厚さよりも厚い。
【選択図】図１９
【特許請求の範囲】
【請求項1】
互いに反対側に位置する第１主面および第２主面を有する第１絶縁層と、前記第１絶縁層の前記第１主面上に形成された第１銅層と、前記第１絶縁層の前記第２主面上に形成された第２銅層と、を有する基板と、
前記第１絶縁層の第１開口部内に配置され、かつ、複数の表面電極を有する半導体チップと、
を備え、
前記第２銅層により複数の外部接続用端子が形成され、
前記第１銅層により複数の第１配線が形成され、
前記半導体チップは、前記半導体チップの前記複数の表面電極のそれぞれが前記複数の外部接続用端子のうちのいずれかと対向するように、前記第１絶縁層の前記第１開口部内に配置され、
前記半導体チップの前記複数の表面電極のそれぞれは、前記複数の外部接続用端子のうちのいずれかと電気的に接続され、
前記第２銅層の厚さは、前記第１銅層の厚さよりも厚い、半導体装置。
前記第１絶縁層の第１開口部内に配置され、かつ、複数の表面電極を有する半導体チップと、
を備え、
前記第２銅層により複数の外部接続用端子が形成され、
前記第１銅層により複数の第１配線が形成され、
前記半導体チップは、前記半導体チップの前記複数の表面電極のそれぞれが前記複数の外部接続用端子のうちのいずれかと対向するように、前記第１絶縁層の前記第１開口部内に配置され、
前記半導体チップの前記複数の表面電極のそれぞれは、前記複数の外部接続用端子のうちのいずれかと電気的に接続され、
前記第２銅層の厚さは、前記第１銅層の厚さよりも厚い、半導体装置。
【請求項2】
請求項１記載の半導体装置において、
前記第２銅層の厚さは、前記第１銅層の厚さの１．４倍以上である、半導体装置。
前記第２銅層の厚さは、前記第１銅層の厚さの１．４倍以上である、半導体装置。
【請求項3】
請求項１記載の半導体装置において、
前記第１銅層上には、第１めっき層が形成され、
前記第２銅層上には、第２めっき層が形成され、
前記複数の配線のそれぞれは、前記第１銅層と前記第１めっき層とにより形成され、
前記複数の外部接続用端子のそれぞれは、前記第２銅層と前記第２めっき層とにより形成され、
前記複数の外部接続用端子のそれぞれの厚さは、前記複数の第１配線のそれぞれの厚さよりも厚い、半導体装置。
前記第１銅層上には、第１めっき層が形成され、
前記第２銅層上には、第２めっき層が形成され、
前記複数の配線のそれぞれは、前記第１銅層と前記第１めっき層とにより形成され、
前記複数の外部接続用端子のそれぞれは、前記第２銅層と前記第２めっき層とにより形成され、
前記複数の外部接続用端子のそれぞれの厚さは、前記複数の第１配線のそれぞれの厚さよりも厚い、半導体装置。
【請求項4】
請求項３記載の半導体装置において、
前記第１めっき層および前記第２めっき層は、それぞれ銅めっき層である、半導体装置。
前記第１めっき層および前記第２めっき層は、それぞれ銅めっき層である、半導体装置。
【請求項5】
請求項４記載の半導体装置において、
前記第２銅層の厚さは、前記第１めっき層および前記第２めっき層のそれぞれの厚さよりも厚い、半導体装置。
前記第２銅層の厚さは、前記第１めっき層および前記第２めっき層のそれぞれの厚さよりも厚い、半導体装置。
【請求項6】
請求項４記載の半導体装置において、
前記第１絶縁層は、第２開口部を更に有し、
前記第２開口部内は、前記第１めっき層で充填され、
前記第２開口部内を充填する前記第１めっき層により、前記複数の外部接続用端子のうちのいずれかと前記複数の第１配線のうちのいずれかとを電気的に接続するプラグ部が形成されている、半導体装置。
前記第１絶縁層は、第２開口部を更に有し、
前記第２開口部内は、前記第１めっき層で充填され、
前記第２開口部内を充填する前記第１めっき層により、前記複数の外部接続用端子のうちのいずれかと前記複数の第１配線のうちのいずれかとを電気的に接続するプラグ部が形成されている、半導体装置。
【請求項7】
請求項３記載の半導体装置において、
前記半導体チップおよび前記複数の第１配線を覆い、かつ、前記第１絶縁層の前記第１開口部内を埋めるように、前記第１絶縁層上に形成された第２絶縁層を更に有する、半導体装置。
前記半導体チップおよび前記複数の第１配線を覆い、かつ、前記第１絶縁層の前記第１開口部内を埋めるように、前記第１絶縁層上に形成された第２絶縁層を更に有する、半導体装置。
【請求項8】
請求項７記載の半導体装置において、
前記第１絶縁層の前記第２主面上に、前記複数の外部接続用端子のそれぞれの少なくとも一部を覆うように形成された、第３絶縁層を更に有し、
前記第３絶縁層と前記第１絶縁層は、互いに異なる材料からなり、
前記第１絶縁層の前記第２主面側において、前記第１開口部内の前記第２絶縁層は、前記第２銅層および前記第３絶縁層で覆われている、半導体装置。
前記第１絶縁層の前記第２主面上に、前記複数の外部接続用端子のそれぞれの少なくとも一部を覆うように形成された、第３絶縁層を更に有し、
前記第３絶縁層と前記第１絶縁層は、互いに異なる材料からなり、
前記第１絶縁層の前記第２主面側において、前記第１開口部内の前記第２絶縁層は、前記第２銅層および前記第３絶縁層で覆われている、半導体装置。
【請求項9】
請求項８記載の半導体装置において、
前記第３絶縁層と前記第２絶縁層は、互いに異なる材料からなる、半導体装置。
前記第３絶縁層と前記第２絶縁層は、互いに異なる材料からなる、半導体装置。
【請求項10】
請求項８記載の半導体装置において、
前記複数の外部接続用端子のそれぞれの底面は、前記第３絶縁層で覆われておらず、その上に第３めっき層が形成されている、半導体装置。
前記複数の外部接続用端子のそれぞれの底面は、前記第３絶縁層で覆われておらず、その上に第３めっき層が形成されている、半導体装置。
【請求項11】
請求項１０記載の半導体装置において、
前記第３めっき層は、金めっき層である、半導体装置。
前記第３めっき層は、金めっき層である、半導体装置。
【請求項12】
請求項１０記載の半導体装置において、
前記複数の外部接続用端子のうちの第２端子は、その側面全体が前記第３絶縁層で覆われ、
前記複数の外部接続用端子のうちの第３端子は、その側面の一部上に前記第３めっき層が形成されている、半導体装置。
前記複数の外部接続用端子のうちの第２端子は、その側面全体が前記第３絶縁層で覆われ、
前記複数の外部接続用端子のうちの第３端子は、その側面の一部上に前記第３めっき層が形成されている、半導体装置。
【請求項13】
請求項７記載の半導体装置において、
前記第２絶縁層上に形成された複数の第２配線と、
前記複数の第２配線を覆うように、前記第２絶縁層上に形成された第４絶縁層と、
を更に有する、半導体装置。
前記第２絶縁層上に形成された複数の第２配線と、
前記複数の第２配線を覆うように、前記第２絶縁層上に形成された第４絶縁層と、
を更に有する、半導体装置。
【請求項14】
請求項３記載の半導体装置において、
前記第１絶縁層の前記第１開口部の側面上に前記第１めっき層が形成されている、半導体装置。
前記第１絶縁層の前記第１開口部の側面上に前記第１めっき層が形成されている、半導体装置。
【請求項15】
（ａ）互いに反対側に位置する第１主面および第２主面を有する第１絶縁層と、前記第１絶縁層の前記第１主面上に形成された第１銅層と、前記第１絶縁層の前記第２主面上に形成された第２銅層と、を有する基板を準備する工程、
（ｂ）前記第１銅層上に第１めっき層を形成し、前記第２銅層上に第２めっき層を形成する工程、
（ｃ）前記第１めっき層および前記第１銅層をパターニングして複数の第１配線を形成し、前記第２めっき層および前記第２銅層をパターニングして複数の外部接続用端子を形成する工程、
（ｄ）前記第１絶縁層の前記第２主面上に、前記複数の外部接続用端子のそれぞれの少なくとも一部を覆うように、第３絶縁層を形成する工程、
（ｅ）前記第１絶縁層に第１開口部を形成する工程、
（ｆ）複数の表面電極を有する半導体チップを、前記半導体チップの前記複数の表面電極のそれぞれが前記複数の外部接続用端子のうちのいずれかと対向するように、前記第１絶縁層の前記第１開口部内に配置する工程、
（ｇ）前記半導体チップおよび前記複数の第１配線を覆い、かつ、前記第１絶縁層の前記第１開口部内を埋めるように、前記第１絶縁層上に第２絶縁層を形成する工程、
を有し、
前記第２銅層の厚さは、前記第１銅層の厚さよりも厚い、半導体装置の製造方法。
（ｂ）前記第１銅層上に第１めっき層を形成し、前記第２銅層上に第２めっき層を形成する工程、
（ｃ）前記第１めっき層および前記第１銅層をパターニングして複数の第１配線を形成し、前記第２めっき層および前記第２銅層をパターニングして複数の外部接続用端子を形成する工程、
（ｄ）前記第１絶縁層の前記第２主面上に、前記複数の外部接続用端子のそれぞれの少なくとも一部を覆うように、第３絶縁層を形成する工程、
（ｅ）前記第１絶縁層に第１開口部を形成する工程、
（ｆ）複数の表面電極を有する半導体チップを、前記半導体チップの前記複数の表面電極のそれぞれが前記複数の外部接続用端子のうちのいずれかと対向するように、前記第１絶縁層の前記第１開口部内に配置する工程、
（ｇ）前記半導体チップおよび前記複数の第１配線を覆い、かつ、前記第１絶縁層の前記第１開口部内を埋めるように、前記第１絶縁層上に第２絶縁層を形成する工程、
を有し、
前記第２銅層の厚さは、前記第１銅層の厚さよりも厚い、半導体装置の製造方法。
【請求項16】
請求項１５記載の半導体装置の製造方法において、
前記（ａ）工程後で、前記（ｂ）工程前に、
（ａ１）前記第１銅層および前記第１絶縁層に第２開口部を形成する工程、
を更に有し、
前記（ｂ）工程では、前記第２開口部内を埋めるように、前記第１銅層上に前記第１めっき層が形成される、半導体装置の製造方法。
前記（ａ）工程後で、前記（ｂ）工程前に、
（ａ１）前記第１銅層および前記第１絶縁層に第２開口部を形成する工程、
を更に有し、
前記（ｂ）工程では、前記第２開口部内を埋めるように、前記第１銅層上に前記第１めっき層が形成される、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関し、例えば、基板に半導体チップを内蔵させた半導体装置およびその製造方法に好適に利用できるものである。
【背景技術】
【0002】
半導体装置の製造技術として、基板に半導体チップを埋め込む技術がある。
【0003】
特開２０１４－１８３１７９号公報（特許文献１）や特開２０１２－１０９６２１号公報（特許文献２）には、基板に半導体チップを埋め込む技術が記載されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１４－１８３１７９号公報
【特許文献2】特開２０１２－１０９６２１号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明者は、基板の開口部内に半導体チップを埋め込んだ構造を有する半導体装置について検討している。基板の下面に外部接続用端子を設け、基板の上面に配線を設けることができ、基板の開口部内に半導体チップを埋め込むことで、半導体装置の小型化を図ることができる。このような半導体装置において、性能を更に向上させることが望まれる。
【課題を解決するための手段】
【0006】
一実施の形態によれば、半導体装置は、第１絶縁層と前記第１絶縁層の第１主面上に形成された第１銅層と前記第１絶縁層の第２主面上に形成された第２銅層とを有する基板と、前記第１絶縁層の第１開口部内に配置された半導体チップと、を備えている。前記第２銅層により複数の外部接続用端子が形成され、前記第１銅層により複数の第１配線が形成されている。前記半導体チップは、前記半導体チップの複数の表面電極のそれぞれが前記複数の外部接続用端子のうちのいずれかと対向するように、前記第１絶縁層の前記第１開口部内に配置されている。前記半導体チップの前記複数の表面電極は、それぞれ対向する前記外部接続用端子と電気的に接続されている。前記第２銅層の厚さは、前記第１銅層の厚さよりも厚い。
【発明の効果】
【0007】
一実施の形態によれば、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0010】
＜半導体装置の構造と製造工程について＞
図１～図１９は、本実施の形態の半導体装置（半導体パッケージ）の製造工程を示す断面図である。また、各図面では１パッケージ分のみ図示しているが、面方向に複数のパッケージが連結した状態で、複数のパッケージを同時に製造することができる。
図１～図１９は、本実施の形態の半導体装置（半導体パッケージ）の製造工程を示す断面図である。また、各図面では１パッケージ分のみ図示しているが、面方向に複数のパッケージが連結した状態で、複数のパッケージを同時に製造することができる。
【0011】
まず、図１に示されるように、ベース基板１を準備する。ベース基板１は、絶縁層２と、絶縁層２の上面２ａ上に形成された導体層３と、絶縁層２の下面２ｂ上に形成された導体層４とを有している。絶縁層２の上面２ａと下面２ｂとは、互いに反対側に位置する主面である。絶縁層２は、絶縁性の基材層（ベース層）として機能する。
【0012】
絶縁層２は、例えば、樹脂材料が含侵されたガラス繊維などからなる。導体層３および導体層４は、それぞれ金属材料からなるが、好ましくは、銅（Ｃｕ）からなる。このため、導体層３および導体層４のそれぞれは、好ましくは銅層である。好ましくは、プリプレグ層を２枚の銅箔で挟んだものに対して加熱・加圧処理を施すことにより、ベース基板１を作製することができる。この場合、プリプレグ層が絶縁層２となり、一方の銅箔が導体層３となり、他方の銅箔が導体層４となる。導体層３および導体層４は、絶縁層２の両面にめっき法で形成されためっき膜ではなく、絶縁層２の両面に圧着された導体層であることが好ましい。
【0013】
導体層４の厚さＴ２は、導体層３の厚さＴ１よりも厚い（すなわちＴ２＞Ｔ１）。導体層４の厚さＴ２は、好ましくは７０μｍ以上であり、例えば７０～１００μｍ程度とすることができる。導体層３の厚さＴ１は、好ましくは５０μｍ以下であり、例えば１２～５０μｍ程度とすることができる。導体層４の厚さＴ２は、好ましくは、導体層３の厚さＴ１の１．４倍以上である。絶縁層２の厚さＴ３は、例えば７０～１００μｍ程度とすることができる。
【0014】
次に、図２に示されるように、ベース基板１の上方から導体層３とその下の絶縁層２に対してレーザー光等を照射することなどにより、絶縁層２および導体層３に開口部（孔部）５を形成する。開口部５は、導体層３および絶縁層２を貫通するが、導体層４は貫通せずに、開口部５の底部では、導体層４が残存する。
【0015】
次に、図３に示されるように、めっき層６およびめっき層７を形成する。例えば、触媒付与処理を施してから無電解めっき処理を行うことにより、シード層（好ましくは銅のシード層）を形成し、そのシード層上に電解めっき層を形成することにより、めっき層６およびめっき層７を形成することができる。この場合、めっき層６およびめっき層７のそれぞれは、シード層とその上の電解めっき層とからなる。シード層よりも電解めっき層の方が厚いため、めっき層６およびめっき層７は、主として電解めっき層からなる。めっき層６およびめっき層７は、同じ金属材料からなる。めっき層６およびめっき層７のそれぞれは、好ましくは、銅（Ｃｕ）めっき層である。めっき層６は、開口部５内を埋めるように、導体層３上に形成される。めっき層７は、導体層４上に形成される。めっき層６とめっき層７とは、一つの工程で同時に形成することができる。めっき層６の厚さとめっき層７の厚さは、ほぼ同じである。めっき層６およびめっき層７のそれぞれの厚さは、導体層４の厚さよりも薄く、例えば２０～３０μｍ程度とすることができる。
【0016】
次に、図４に示されるように、めっき層６上にレジストパターン８を形成し、めっき層７上にレジストパターン９を形成する。レジストパターン８は、例えば、フォトレジストフィルムをめっき層６上に貼り付けてから、そのフォトレジストフィルムを露光、現像することにより、形成することができる。同様に、レジストパターン９は、例えば、フォトレジストフィルムをめっき層７上に貼り付けてから、そのフォトレジストフィルムを露光、現像することにより、形成することができる。
【0017】
次に、図５に示されるように、レジストパターン８をエッチングマスクとして用いてめっき層６および導体層３をエッチングし、レジストパターン９をエッチングマスクとして用いてめっき層７および導体層４をエッチングする。これにより、導体層３とその上のめっき層６とからなる積層膜がパターニングされて配線１１が形成され、また、導体層４とその上のめっき層７とからなる積層膜がパターニングされて端子１２が形成される。その後、図６に示されるように、レジストパターン８とレジストパターン９は除去する。
【0018】
配線１１は、パターニングされた導体層３およびめっき層６からなり、絶縁層２の上面２ａ上に複数形成される。端子１２は、パターニングされた導体層４およびめっき層７からなり、絶縁層２の下面２ｂ上に複数形成される。端子１２は、製造する半導体装置４１の外部接続用の端子である。配線１１の厚さは、導体層３の厚さとめっき層６の厚さの合計に等しく、端子１２の厚さは、導体層４の厚さとめっき層７の厚さの合計に等しい。上述のように、導体層４の厚さは導体層３の厚さよりも厚く、かつ、めっき層６の厚さとめっき層７の厚さはほぼ同じである。このため、端子１２の厚さＴ５は、配線１１の厚さＴ４よりも厚い（すなわちＴ５＞Ｔ４）。
【0019】
また、絶縁層２の開口部５内に埋め込まれためっき層６により、導電性のプラグ部１３が形成される。このため、プラグ部１３は、配線１１と一体的に形成される。プラグ部１３の下面は、端子１２と接している。プラグ部１３は、配線１１と端子１２との間に位置して、その配線１１と端子１２とを電気的に接続する。
【0020】
ここで、端子１２において、絶縁層２の下面２ｂと接する（対向する）面を、以下では端子１２の上面と称し、絶縁層２の下面２ｂと接する（対向する）側とは反対側の面を、以下では、端子１２の下面または端子１２の底面と称する。また、絶縁層２の下面２ｂ上に設けられた複数の端子１２のうち、後述の図１０の工程で絶縁層２の開口部１７内に半導体チップ２１を配置したときに、半導体チップ２１の電極２２と対向する端子１２を、以下では端子１２ａと称する。また、絶縁層２の下面２ｂ上に設けられた複数の端子１２のうち、後述の図１８の工程でめっき層３８を形成したときに、その側面の一部にもめっき層３８が形成される端子１２を、以下では端子１２ｂと称する。
【0021】
次に、図７に示されるように、絶縁層２の下面２ｂ上に、端子１２を覆うように、絶縁層１５を形成する。絶縁層１５は、好ましくは、絶縁層２とは異なる材料からなる。絶縁層１５としては、ソルダレジスト層を好適に用いることができる。例えば、スプレー塗布法により形成したソルダレジスト層を用いることができる。図７の場合は、絶縁層１５は、端子１２の形状に対してコンフォーマルに塗布されている。他の形態として、隣り合う端子１２の間が絶縁層１５で満たされるように、絶縁層１５を形成することもでき、その場合、絶縁層１５として、ドライフィルムタイプのソルダレジスト層を好適に用いることができる。
【0022】
次に、図８に示されるように、各端子１２の一部が露出するように、絶縁層１５をパターニングする。例えば、絶縁層１５上にレジストパターン（図示せず）を上記レジストパターン９と同様の手法で形成してから、そのレジストパターンをエッチングマスクとして用いて絶縁層１５をエッチングすることにより、絶縁層１５をパターニングすることができる。このパターニング工程では、各端子１２の下面上の絶縁層１５が除去されることで、各端子１２の下面が露出される。各端子１２の側面上の絶縁層１５は残存する。但し、絶縁層２の下面２ｂ上に設けられた複数の端子１２のうちの一部の端子１２ｂについては、その端子１２ｂの側面の一部上の絶縁層１５は除去され、その端子１２ｂの側面の一部が露出される。また、絶縁層２の下面２ｂの外周部上の絶縁層１５は除去され得るが、絶縁層２の下面２ｂの外周部以外では、絶縁層２の下面２ｂ上の絶縁層１５は残存する。
【0023】
このため、図８の段階では、絶縁層２の下面２ｂ上に絶縁層１５が形成され、端子１２ｂの側面の一部と端子１２ｂ以外の端子１２の側面全体とが絶縁層１５で覆われた状態となる。端子１２ｂの側面の一部と、端子１２ｂの下面と、端子１２ｂ以外の端子１２の下面は、絶縁層１５で覆われずに露出している。
【0024】
次に、図９に示されるように、絶縁層２に開口部１７を形成する。開口部１７は、絶縁層２を貫通するように形成され、開口部１７の底部では、端子１２ａの上面と絶縁層１５の上面とが露出される。なお、開口部１７の底部で露出される端子１２ａの上面は、開口部１７を形成する直前まで絶縁層２と接していた面である。また、開口部１７の底部で露出される絶縁層１５の上面は、開口部１７を形成する直前まで絶縁層２と接していた面である。
【0025】
絶縁層２の開口部１７は、レーザー加工、ドリルによる加工、あるいはサンドブラストによる加工などにより形成することができる。
【0026】
次に、図１０に示されるように、絶縁層２の開口部１７内に半導体チップ２１を配置する。半導体チップ２１は、その表面に形成された複数の電極（パッド電極）２２と、その裏面に形成された裏面電極２３とを有している。半導体チップ２１において、電極２２と裏面電極２３とは、互いに反対側に位置している。電極２２は、半導体チップ２１の表面側に形成されているため、表面電極とみなすことができる。各電極２２は、半導体チップ２１の最上層保護膜の開口部から露出する導電膜からなる。半導体チップ２１の電極２２上には、予め金属層を形成しておくこともでき、その場合は、その金属層も電極２２の一部とみなすことができる。また、ここでは、半導体チップ２１が裏面電極２３を有する場合について図示および説明しているが、半導体チップ２１が裏面電極２３を有さない場合もあり得る。
【0027】
半導体チップ２１は、半導体チップ２１の裏面（裏面電極２３）が上を向き、半導体チップ２１の複数の電極２２が複数の端子１２ａとそれぞれ対向するように、絶縁層２の開口部１７内に配置される。すなわち、半導体チップ２１は、フェイスダウンで配置される。
【0028】
半導体チップ２１の各電極２２と各端子１２ａとは、上下方向（ベース基板１の厚さ方向）に対向しているが、半導体チップ２１の電極２２と端子１２ａとの間には、導電性の接合材２４（例えば半田）が介在する。半導体チップ２１の配置後、接合材２４を硬化させる処理を行う。接合材２４が半田の場合は、この処理は半田リフロー処理である。半導体チップ２１の各電極２２は、導電性の接合材２４を介して各端子１２ａと接合されて電気的に接続される。これにより、半導体チップ２１は、端子１２ａに固定される。接合材２４は、半田バンプなどのバンプ電極であってもよい。
【0029】
次に、図１１に示されるように、絶縁層２６を形成する。絶縁層２６は、半導体チップ２１および配線１１を覆い、かつ、開口部１７内を埋める（充填する）ように、絶縁層２の上面２ａ上に形成される。絶縁層２６は、好ましくは、絶縁層２とは異なる材料からなる。また、絶縁層２６は、好ましくは、絶縁層１５とは異なる材料からなる。絶縁層２６としては、モールド樹脂を好適に用いることができる。モールド樹脂は、熱硬化性樹脂などの絶縁性の樹脂材料からなる。絶縁層２６を形成すると、半導体チップ２１と配線１１は、絶縁層２６で覆われるため、露出されない状態となる。半導体チップ２１と絶縁層２の開口部１７の側壁との間の隙間は絶縁層２６で充填され、半導体チップ２１は絶縁層２６により封止される。
【0030】
次に、図１２に示されるように、絶縁層２６に開口部２７を形成する。開口部２７の底部では、配線１１の一部や、あるいは、半導体チップ２１の裏面電極２３が露出する。開口部２７は、例えばレーザー加工などにより形成することができる。
【0031】
次に、図１３に示されるように、絶縁層２６上に配線（配線層）２８を形成する。配線２８は、例えば、次のようにして形成することができる。すなわち、絶縁層２６上に無電解めっき法を用いてシード層を形成してから、そのシード層上にレジストパターンを形成する。それから、レジストパターンで覆われずに露出する部分のシード層上に、電解めっき層を形成する。その後、レジストパターンを除去してから、電解めっき層で覆われずに露出する部分のシード層を、エッチングなどにより除去する。これにより、シード層と電解めっき層とからなる配線２８が形成される。絶縁層２６の開口部２７内は、配線２８の一部により埋め込まれる。このため、配線２８は、絶縁層２６の開口部２７から露出される配線１１または裏面電極２３と電気的に接続される。配線２８の厚さは、例えば２０～３０μｍ程度とすることができる。
【0032】
次に、図１４に示されるように、絶縁層２６上に、配線２８を覆うように、絶縁層３１を形成する。例えば、絶縁フィルムを、配線２８を覆うように、絶縁層２６に貼り付けることにより、絶縁層３１を形成することができる。
【0033】
次に、図１５に示されるように、絶縁層３１に開口部３２を形成する。開口部３２の底部では、配線２８の一部が露出する。開口部３２は、例えばレーザー加工などにより形成することができる。
【0034】
次に、図１５に示されるように、絶縁層３１上に配線（配線層）３３を形成する。配線３３の形成法は、配線２８の形成法と基本的には同じであるので、ここではその繰り返しの説明は省略する。絶縁層３１の開口部３２内は、配線３３の一部により埋め込まれる。このため、配線３３は、絶縁層３１の開口部３２から露出される配線２８と電気的に接続される。配線３３の厚さは、例えば２０～３０μｍ程度とすることができる。
【0035】
次に、図１６に示されるように、配線３３上に電子部品３５を配置する。配置する電子部品３５の数は任意である。電子部品３５の電極は、半田などの導電性の接合材３６を介して、配線３３と電気的に接続される。これにより、電子部品３５を、配線１１，２８，３３などを経由して、半導体チップ２１が有するいずれかの電極や、あるいは端子１２と電気的に接続することができる。電子部品３５としては、例えばコイルやコンデンサなどを用いることができる。
【0036】
次に、図１７に示されるように、絶縁層３１上に、電子部品３５を覆うように、絶縁層３７を形成する。絶縁層３７としては、モールド樹脂を用いることができる。電子部品３５は、絶縁層３７により封止される。
【0037】
次に、図１８に示されるように、端子１２の表面（露出面）上に、めっき層３８を形成する。めっき層３８は、例えば金めっき層などからなる。めっき層３８は、端子１２の表面のうち、絶縁層１５で覆われずに露出する部分に形成される。端子１２の下面は絶縁層１５で覆われていないため、端子１２の下面上には、めっき層３８が形成される。また、めっき層３８を形成する際に、端子１２ｂは、その下面だけでなく、その側面の一部も、絶縁層１５で覆われずに露出していたため、端子１２ｂは、その下面上だけでなく、その側面の一部上にも、めっき層３８が形成される。端子１２ｂ以外の端子１２は、その側面全体が絶縁層１５で覆われている。このため、端子１２ｂ以外の端子１２は、その下面にはめっき層３８が形成されるが、その側面には、めっき層３８は形成されない。
【0038】
その後、隣り合う半導体パッケージ間をダイシングブレードなどにより切断することで、図１９に示される半導体装置（半導体パッケージ）４１を得ることができる。
【0039】
図１９に示される本実施の形態の半導体装置４１は、絶縁層２と絶縁層２の上面２ａ上に形成された導体層３と絶縁層２の下面２ｂ上に形成された導体層４とを有するベース基板１と、絶縁層２の開口部１７内に配置された半導体チップ２１と、を備えている。導体層３と導体層４は、具体的には、それぞれ銅層である。導体層４の厚さは、導体層３の厚さよりも厚い。半導体装置４１は、複数の端子１２を有しているが、それら複数の端子１２は、ベース基板１の導体層４により形成されている。端子１２は、半導体装置４１の外部接続用端子である。また、ベース基板１の導体層３により、絶縁層２の上面２ａ上に複数の配線１１が形成されている。半導体チップ２１は、複数の電極（表面電極）２２を有している。半導体チップ２１は、半導体チップ２１の複数の電極２２のそれぞれが、半導体装置４１が有する複数の端子１２のうちのいずれかと対向するように、絶縁層２の開口部１７内に配置されている。すなわち、半導体チップ２１の各電極２２は各端子１２ａと対向する。半導体チップ２１の複数の電極２２のそれぞれは、導電性の接合材２４を介して、その電極２２に対向する端子１２（１２ａ）と電気的に接続されている。
【0040】
より特定的には、導体層３上にはめっき層６が形成され、導体層４上にはめっき層７が形成されており、配線１１は、導体層３とめっき層６とにより形成され、端子１２は、導体層４とめっき層７とにより形成されている。めっき層６とめっき層７は、具体的には、それぞれ銅めっき層である。導体層４が導体層３よりも厚いことを反映して、端子１２の厚さは、配線１１の厚さよりも厚い。
【0041】
半導体装置４１は、半導体チップ２１および複数の配線１１を覆い、かつ、絶縁層２の開口部１７内を埋めるように絶縁層２上に形成された絶縁層２６を更に有している。また、半導体装置４１は、絶縁層２６上に形成された複数の配線２８と、それら複数の配線２８を覆うように絶縁層２６上に形成された絶縁層３１とを、更に有している。
【0042】
半導体装置４１の絶縁層２は、開口部５を更に有し、開口部５内はめっき層６で充填されている。開口部５内を充填するめっき層６により、導電性のプラグ部１３が形成されている。半導体装置４１は、プラグ部１３を１つ以上有しており、好ましくはプラグ部１３を複数有している。各プラグ部１３は、半導体装置４１が有する複数の端子１２のうちのいずれかと、絶縁層２上に形成された複数の配線１１のうちのいずれかとを、電気的に接続している。
【0043】
半導体装置４１は、絶縁層２の下面２ｂ上に、各端子１２の少なくとも一部を覆うように形成された絶縁層１５を、更に有している。絶縁層２と絶縁層１５とは、互いに異なる材料からなり、絶縁層２の下面２ｂ側において、開口部１７内の絶縁層２６は、導体層４および絶縁層１５で覆われている。また、絶縁層２６と絶縁層１５とは、互いに異なる材料からなる。絶縁層１５は、絶縁層２６を形成する前に、形成されている。
【0044】
各端子１２の下面（底面）は、絶縁層１５で覆われておらず、その上にめっき層３８が形成されている。めっき層３８は、好ましくは金めっき層である。半導体装置４１が有する複数の端子１２のうちの一部の端子１２ｂは、その側面の一部上にめっき層３８が形成されており、端子１２ｂ以外の端子１２は、その側面全体が絶縁層１５で覆われている。端子１２ｂは、例えば、半導体装置４１が有する複数の端子１２のうち、絶縁層２の下面２ｂの外周付近に位置する端子１２である。
【0045】
本実施の形態の半導体装置４１では、ベース基板１の上面２ａ上に形成された配線構造が含んでいる配線層は３層（配線１１と配線２８と配線３３の３層）であるが、少なくとも１層以上であればよく、４層以上であってもよい。
【0046】
また、半導体装置４１が電子部品３５を含んでいない場合もあり得る。その場合は、絶縁層３７の形成を省略することができ、また、配線３３の形成を省略することができる。なお、半導体装置４１が電子部品３５を含んでいる場合は、半導体装置を実装する実装基板などにおいて、その電子部品を搭載するのに必要なスペースが不要となる。
【0047】
＜主要な特徴と効果について＞
本実施の形態の半導体装置４１は、絶縁層２と絶縁層２の上面２ａ上に形成された導体層３と絶縁層２の下面２ｂ上に形成された導体層４とを有するベース基板１と、絶縁層２の開口部１７内に配置された半導体チップ２１と、を備えている。ベース基板１の導体層４により、半導体装置４１の外部接続用端子である複数の端子１２が形成されている。また、ベース基板１の導体層３により、絶縁層２の上面２ａ上に複数の配線１１が形成されている。半導体チップ２１は、半導体チップ２１の複数の電極２２のそれぞれが半導体装置４１が有する複数の端子１２のうちのいずれかと対向するように、絶縁層２の開口部１７内に配置されており、半導体チップ２１の各電極２２は、その電極２２に対向する端子１２と電気的に接続されている。絶縁層２の開口部１７内に半導体チップ２１が配置されていることで、半導体装置の小型化を図ることができる。
本実施の形態の半導体装置４１は、絶縁層２と絶縁層２の上面２ａ上に形成された導体層３と絶縁層２の下面２ｂ上に形成された導体層４とを有するベース基板１と、絶縁層２の開口部１７内に配置された半導体チップ２１と、を備えている。ベース基板１の導体層４により、半導体装置４１の外部接続用端子である複数の端子１２が形成されている。また、ベース基板１の導体層３により、絶縁層２の上面２ａ上に複数の配線１１が形成されている。半導体チップ２１は、半導体チップ２１の複数の電極２２のそれぞれが半導体装置４１が有する複数の端子１２のうちのいずれかと対向するように、絶縁層２の開口部１７内に配置されており、半導体チップ２１の各電極２２は、その電極２２に対向する端子１２と電気的に接続されている。絶縁層２の開口部１７内に半導体チップ２１が配置されていることで、半導体装置の小型化を図ることができる。
【0048】
本実施の形態の主要な特徴のうちの一つは、導体層４の厚さが導体層３の厚さよりも厚いことである。導体層４の厚さは、好ましくは、導体層３の厚さの１．４倍以上である。具体的には、導体層４の厚さは７０μｍ以上であることが好ましく、また、導体層４の厚さは５０μｍ以下であることが好ましい。
【0049】
半導体装置の外部接続用端子は、半導体装置の外部の種々の回路と半導体装置が内蔵する半導体チップ内の種々の回路との間の入出力経路として機能するため、外部接続用端子の電気抵抗をできるだけ抑制することが、半導体装置の性能の向上につながる。本実施の形態では、導体層４の厚さを厚くすることで、導体層４により形成される端子１２の厚さを厚くすることができ、それによって、端子１２の電気抵抗を抑制することができる。これにより、外部接続用端子としての端子１２を有する半導体装置４１の性能を向上させることができる。
【0050】
例えば、半導体チップ２１がパワートランジスタを有する電力用の半導体チップの場合には、もしも端子１２の電気抵抗が大きければ、半導体チップ２１からの出力電力に対して端子１２での電力損失が増大してしまい、要求される電気的特性が得られない可能性がある。それに対して、本実施の形態では、導体層４の厚さを厚くすることで、端子１２の厚さを厚くし、それによって端子１２の電気抵抗を抑制することができるため、半導体チップ２１がパワートランジスタを有する電力用の半導体チップの場合には、半導体チップ２１からの出力電力に対する端子１２での電力損失を抑制することができる。
【0051】
また、本実施の形態では、導体層４の厚さを厚くすることで、端子１２の厚さを厚くし、それによって端子１２の熱抵抗を抑制することができる。これにより、半導体チップ２１で生じた熱を、端子１２を通じて半導体装置４１の外部に放熱しやすくなるため、半導体装置４１の放熱特性を向上させことができる。
【0052】
また、絶縁層２の上面２ａ上に形成されるのは、半導体装置４１の外部接続用端子ではなく、半導体装置４１の内部配線である配線１１である。半導体装置の外部接続用端子と内部配線は、いずれも低抵抗であることが望ましいが、電気抵抗を低減することの重要さは、半導体装置の内部配線よりも、半導体装置の外部接続用端子の方が大きい。言い換えると、半導体装置の性能向上のためには、半導体装置の外部接続用端子の電気抵抗を抑制することは、極めて重要であるが、それに比べると、半導体装置の内部配線の電気抵抗をそれほど小さくしない場合も許容できる。また、半導体装置の外部接続用端子の熱抵抗を抑制することは、半導体装置の放熱特性を向上させる上で重要であるが、半導体装置の内部配線は、半導体装置の放熱特性にあまり影響しない。このため、導体層４の厚さを厚くすることで、半導体装置４１の放熱特性を向上させることができるが、導体層３を厚くしなくとも、半導体装置４１の放熱特性にはほとんど影響しない。
【0053】
一方、導体層３を厚くすることは、半導体装置４１の厚さの増加につながる。このため、半導体装置４１の小型化（厚さの抑制）の観点では、導体層３の厚さを抑制することが望ましい。
【0054】
本実施の形態とは異なり、導体層３の厚さと導体層４の厚さが同じ場合には、導体層４の厚さを厚くすると、必然的に導体層３の厚さも厚くなる。この場合、導体層４の厚さを厚くして端子１２の電気抵抗を抑制すると、必然的に導体層３の厚さも厚くなり、半導体装置４１の厚さが増大してしまう。
【0055】
本実施の形態では、導体層４の厚さは、導体層３の厚さよりも厚い。このため、配線１１の厚さは端子１２の厚さよりも薄くなるが、導体層３の厚さを薄くしたことで、半導体装置４１の厚さを抑制することができ、半導体装置４１の小型化を図ることができる。
【0056】
本実施の形態では、電気抵抗や熱抵抗を低減することの重要さは、半導体装置の内部配線よりも、半導体装置の外部接続用端子の方が大きいことを考慮し、導体層４の厚さと導体層３の厚さとを同じにするのではなく、導体層４の厚さを導体層３の厚さよりも厚くしている。これにより、導体層４の厚さを厚くして端子１２の電気抵抗や熱抵抗を抑制することと、導体層３を薄くして半導体装置４１の厚さを抑制することとを、両立させることができる。その結果、端子１２の電気抵抗や熱抵抗の抑制による半導体装置４１の性能向上と、半導体装置４１の厚さの抑制による半導体装置４１の小型化とを、両立させることができる。
【0057】
また、本実施の形態の半導体装置４１においては、導体層３上にはめっき層６が形成され、導体層４上にはめっき層７が形成されており、配線１１は、導体層３とめっき層６とにより形成され、端子１２は、導体層４とめっき層７とにより形成されている。めっき層６とめっき層７は、具体的には、それぞれ銅めっき層である。
【0058】
本実施の形態とは異なり、導体層３の厚さと導体層４の厚さとを同じにし、かつ、導体層４上に厚いめっき層を形成して、外部接続用端子の厚さを厚くする場合を仮定する。この場合、厚いめっき層を形成することは生産効率の低下を招くため、半導体装置の製造コストの増加を招いてしまう。また、この場合、導体層３上のめっき層と、導体層４上のめっき層とを一つの工程で同時に形成すると、導体層４上のめっき層とを厚くすることは、必然的に導体層３上のめっき層を厚くすることにつながるため、半導体装置の厚さの増加を招いてしまう。一方、導体層３上のめっき層と、導体層４上のめっき層とを、別工程で形成すると、半導体装置の製造コストの増加を招いてしまう。
【0059】
それに対して、本実施の形態では、導体層４の厚さは、導体層３の厚さよりも厚く、好ましくは、７０μｍ以上の厚さを有している。導体層４の厚さを厚くした分、導体層４上のめっき層７の厚さをそれほど厚くしなくとも、端子１２の厚さを厚くすることができるため、端子１２の電気抵抗や熱抵抗の抑制と、半導体装置の生産効率の向上とを、両立することができる。めっき層６およびめっき層７のそれぞれの厚さは、好ましくは、導体層４の厚さよりも薄く、これにより、半導体装置の生産効率を向上させることができる。
【0060】
また、導体層３上のめっき層６と導体層４上のめっき層７とは、一つの工程で同時に形成することが好ましく、それにより、半導体装置の製造工程数を低減することができる。この場合、導体層３上のめっき層６と導体層４上のめっき層７とは、ほぼ同じ厚さとなるが、本実施の形態では、導体層４の厚さを厚くした分、導体層４上のめっき層７の厚さを抑制でき、それを反映して、導体層３上のめっき層６の厚さも抑制することができる。このため、導体層３上のめっき層６と導体層４上のめっき層７とを一つの工程で同時に形成しても、端子１２の厚さを厚くして端子１２の電気抵抗や熱抵抗を抑制することと、配線１１を薄くして半導体装置４１の厚さを抑制することとを、両立させることができる。その結果、端子１２の電気抵抗や熱抵抗の抑制による半導体装置４１の性能向上と、半導体装置４１の厚さの抑制による半導体装置４１の小型化とを、両立させることができる。
【0061】
また、本実施の形態とは異なり、リードフレームを用いて半導体装置を製造する場合は、リードフレームの平面寸法を大きくすることは、容易ではない。なぜなら、平面寸法が大きなリードフレームは、搬送時などに変形やすいからである。
【0062】
それに対して、本実施の形態では、リードフレームではなく、絶縁層の両面に導体層が形成されたベース基板（上記ベース基板１に対応）を用いて半導体装置を製造している。このため、平面寸法が大きなベース基板を用いて半導体装置を製造することもできるため、一枚のベース基板から製造され得る半導体装置の数を多くすることができる。このため、半導体装置の生産効率を向上させることができる。
【0063】
また、本実施の形態の半導体装置４１は、絶縁層２の開口部１７内を充填し、かつ、半導体チップ２１および複数の配線１１を覆うように絶縁層２上に形成された絶縁層２６を、更に有している。これにより、半導体チップ２１を絶縁層２６で封止して保護することができる。
【0064】
また、本実施の形態の半導体装置４１は、各端子１２の少なくとも一部を覆うように、絶縁層２の下面２ｂ上に形成された絶縁層１５を、更に有している。絶縁層２の下面２ｂ側において、開口部１７内の絶縁層２６は、導体層４および絶縁層１５で覆われている。これにより、絶縁層１５が形成された状態で、すなわち、絶縁層２の開口部１７の底部を絶縁層１５と導体層４とで覆った状態で、絶縁層２６を形成することができるため、絶縁層２６を形成しやすくなる。絶縁層２と絶縁層１５と絶縁層２６とは、好ましくは、互いに異なる材料からなる。
【0065】
また、本実施の形態の半導体装置４１において、各端子１２の下面（底面）は、絶縁層１５で覆われておらず、各端子１２の下面上には、めっき層３８が形成されている。めっき層３８は、好ましくは金めっき層である。これにより、半導体装置４１を実装基板などに実装する際に、半導体装置４１の各端子１２を実装基板などの端子に、半田などの導電性接合材を介して的確に接続することができる。
【0066】
また、本実施の形態の半導体装置４１が有する複数の端子１２のうちの一部の端子１２ｂは、その側面の一部上にめっき層３８が形成されており、端子１２ｂ以外の端子１２は、その側面全体が絶縁層１５で覆われている。これにより、半導体装置４１を実装基板などに半田を用いて実装する際に、半導体装置４１の端子１２と実装基板などの端子との半田を介した接続状態を確認することができる。
【0067】
すなわち、半導体装置４１を実装基板に実装する際には、半導体装置４１の端子１２が実装基板に対向する向きで半導体装置４１を実装基板に搭載し、半導体装置４１の外部接続用端子である端子１２（具体的には端子１２の表面のめっき層３８）を実装基板の端子に、導電性接合材（ここでは半田）を介して接続する。この際、半導体装置４１の端子１２ｂの側面の一部にめっき層３８が形成されていることで、半田は端子１２ｂの側面上に這い上がり、フィレットが形成される。端子１２ｂの側面に形成されたフィレットが、ベース基板１の側面よりも外に濡れ拡がることで、半導体装置４１の端子１２と実装基板の端子との半田接続の状態を、上面から、つまりはベース基板１の端子１２が形成されている側とは反対の側から、容易に確認することができる。具体的には、外観検査において上面からフィレットが確認できる場合は、半導体装置４１の端子１２と実装基板の端子との半田接続が良好であると判断することができる。一方、上面からフィレットが確認できない場合は、半導体装置４１の端子１２と実装基板の端子との半田接続が良好ではないと判断することができる。
【0068】
また、本実施の形態の半導体装置４１においては、絶縁層２は半導体チップ２１を配置するための開口部１７以外に、開口部５を更に有している。絶縁層２の開口部５内はめっき層６で充填されており、開口部５内を充填するめっき層６により、配線１１と端子１２とを電気的に接続する導電性のプラグ部１３が形成されている。プラグ部１３を設けたことにより、半導体装置４１の端子１２と絶縁層２の上面２ａ上の配線１１とをプラグ部１３を介して電気的に接続することができる。
【0069】
絶縁層２の開口部１７は、レーザー加工、ドリルによる加工、あるいはサンドブラストによる加工などにより形成することができる。
【0070】
図２０および図２１は、本実施の形態の半導体装置の製造工程中の断面図である。図２０には、上記図９と同じ工程（開口部１７形成工程）が示され、図２１には、上記図１０と同じ工程（半導体チップ２１配置工程）が示されている。
【0071】
レーザー加工により開口部１７を形成した場合には、図２０にも示されるように、開口部１７の底部で露出する絶縁層１５がレーザー照射により除去されてしまい、開口部１７の底部で絶縁層１５に開口部（貫通孔）５１が形成されてしまう場合がある。この絶縁層１５の開口部５１は、絶縁層２の開口部１７と連通する。この場合、図２１に示されるように、絶縁層２の開口部１７内に半導体チップ２１を配置すると、開口部１７の底部において、絶縁層１５に開口部５１が形成された状態は維持される。この状態で、絶縁層２の開口部１７内を充填する上記絶縁層２６を形成しようとすると、絶縁層２６を形成するための樹脂材料が、絶縁層１５の開口部５１から漏れ出てしまい、上記絶縁層２６を的確に形成することが難しくなる。このため、絶縁層１５に開口部５１が形成される場合には、樹脂漏れ防止用のテープ部材を用いて、絶縁層２６を形成するための樹脂材料が絶縁層１５の開口部５１から漏れ出るのを防ぐか、または、ＹＡＧ（Yttrium Aluminum Garnet）レーザーを用いるとともに、絶縁層１５としてＹＡＧレーザーが透過可能な透明な樹脂材料を用いることにより、絶縁層２の開口部１７をＹＡＧレーザーを用いて形成する際に、開口部１７の底部で絶縁層１５に開口部が形成されるのを防ぐことが好ましい。
【0072】
＜第１変形例＞
本実施の形態の第１変形例は、絶縁層１５形成工程の変形例である。図２２～図２４は、第１変形例の半導体装置の製造工程中の断面図である。以下、図２２～図２４を参照して、第１変形例の製造工程について説明する。
本実施の形態の第１変形例は、絶縁層１５形成工程の変形例である。図２２～図２４は、第１変形例の半導体装置の製造工程中の断面図である。以下、図２２～図２４を参照して、第１変形例の製造工程について説明する。
【0073】
上述のようにして上記図６の構造を得た後、図２２に示されるように、絶縁層２の下面２ｂ上に絶縁層１５ａを形成する。絶縁層１５ａは、液状樹脂からなる。絶縁層１５ａの厚さは、端子１２の厚さよりも薄く、例えば端子１２の厚さの半分程度である。このため、絶縁層１５ａを形成すると、各端子１２の一部が絶縁層１５ａから突出した状態となる。
【0074】
次に、絶縁層１５ａ上に、各端子１２を覆うように、絶縁層１５ｂを形成してから、各端子１２の一部が露出するように絶縁層１５ｂおよび絶縁層１５ａをパターニングすることにより、図２３の構造が得られる。第１変形例の場合は、絶縁層１５は、絶縁層１５ａと絶縁層１５ａ上の絶縁層１５ｂとの積層膜からなる。絶縁層１５ｂとしては、例えばソルダレジスト層を好適に用いることができる。図２３に示されるように、絶縁層２の下面２ｂ上に、絶縁層１５ａと絶縁層１５ａ上の絶縁層１５ｂとの積層膜からなる絶縁層１５が形成され、端子１２ｂの側面の一部と端子１２ｂ以外の端子１２の側面全体とが絶縁層１５で覆われた状態となる。端子１２ｂの側面の一部と、端子１２ｂの下面と、端子１２ｂ以外の端子１２の下面とは、絶縁層１５で覆われずに露出している。
【0075】
次に、図２４に示されるように、絶縁層２に開口部１７を形成する。開口部１７の形成法は、上述した通りである。開口部１７は、絶縁層２を貫通するように形成され、開口部１７の底部では、端子１２ａの上面と絶縁層１５の上面とが露出される。なお、開口部１７の底部で露出される端子１２ａの上面は、開口部１７を形成する直前まで絶縁層２と接していた面である。また、開口部１７の底部で露出される絶縁層１５の上面は、開口部１７を形成する直前まで絶縁層２と接していた絶縁層１５ａの上面である。
【0076】
【0077】
＜第２変形例＞
本実施の形態の第２変形例は、半導体装置の製造工程の変形例である。図２５～図３６は、第２変形例の半導体装置の製造工程中の断面図である。以下、図２５～図３６を参照して、第２変形例の製造工程について説明する。
本実施の形態の第２変形例は、半導体装置の製造工程の変形例である。図２５～図３６は、第２変形例の半導体装置の製造工程中の断面図である。以下、図２５～図３６を参照して、第２変形例の製造工程について説明する。
【0078】
上記図１に示されるように、絶縁層２と絶縁層２の上面２ａ上の導体層３と絶縁層２の下面２ｂ上の導体層４とを有するベース基板１を準備した後、図２５に示されるように、ベース基板１の上方から導体層３とその下の絶縁層２に対しレーザー光等を照射することなどにより、絶縁層２および導体層３に開口部５および開口部１７を形成する。開口部５および開口部１７は、導体層３および絶縁層２を貫通するが、導体層４は貫通せずに、開口部５および開口部１７のそれぞれの底部では、導体層４が残存する。
【0079】
次に、図２６に示されるように、めっき層６およびめっき層７を形成する。めっき層６およびめっき層７の形成法については、上記図３を参照して説明したものと同様である。めっき層６およびめっき層７は、同じ金属材料からなり、好ましくは、それぞれ銅（Ｃｕ）めっき層である。
【0080】
めっき層６は、開口部５内を埋めるように、導体層３上に形成される。開口部１７の平面寸法（平面積）は開口部５の平面寸法よりも大きい。このため、開口部５内はめっき層６で充填されるが、開口部１７内はめっき層６で完全には埋まらずに、絶縁層２の上面２ａ上のめっき層６とほぼ同じ厚さのめっき層６が、開口部１７の側面（側壁）上と、開口部１７の底部で露出する導体層４上とに、形成される。めっき層７は、導体層４上に形成される。めっき層６とめっき層７とは、一つの工程で同時に形成することができ、めっき層６の厚さとめっき層７の厚さは、ほぼ同じである。めっき層６およびめっき層７のそれぞれの厚さは、導体層４の厚さよりも薄く、例えば、２０～３０μｍ程度とすることができる。
【0081】
次に、図２７に示されるように、めっき層６上にレジストパターン６１を形成する。レジストパターン６１は、例えば、フォトレジストフィルムをめっき層６上に貼り付けてから、そのフォトレジストフィルムを露光、現像することにより、形成することができる。
【0082】
次に、図２８に示されるように、レジストパターン６１をエッチングマスクとして用いてめっき層６および導体層３をエッチングする。これにより、導体層３とその上のめっき層６とからなる積層膜がパターニングされて配線１１が形成される。その後、図２９に示されるように、レジストパターン６１を除去する。開口部１７の側面上のめっき層６と開口部１７の底部で露出する導体層４上のめっき層６は、除去されずに残存している。また、めっき層７も残存している。配線１１は、パターニングされた導体層３およびめっき層６からなり、絶縁層２の上面２ａ上に複数形成される。また、絶縁層２の開口部５内に埋め込まれためっき層６により、導電性のプラグ部１３が形成される。このため、プラグ部１３は、配線１１と一体的に形成される。
【0083】
次に、図３０に示されるように、絶縁層２の上面２ａ上に、配線１１およびめっき層６を覆うように、かつ、開口部１７内を埋めるように、レジスト層６３を形成する。また、めっき層７上にレジストパターン６２を形成する。レジスト層６３およびレジストパターン６２は、液状のフォトレジストを用いて形成することができる。レジストパターン６２は、塗布後に露光、現像されることで、パターニングされている。
【0084】
次に、図３１に示されるように、レジストパターン６２をエッチングマスクとして用いてめっき層７および導体層４をエッチングする。これにより、導体層４とその上のめっき層７とからなる積層膜がパターニングされて端子１２が形成される。
【0085】
端子１２は、パターニングされた導体層４およびめっき層７からなり、絶縁層２の下面２ｂ側に複数形成される。上述のように、導体層４の厚さは導体層３の厚さよりも厚く、かつ、めっき層６の厚さとめっき層７の厚さはほぼ同じである。このため、端子１２の厚さＴ５は、配線１１の厚さＴ４よりも厚い（すなわちＴ５＞Ｔ４）。プラグ部１３は、配線１１と端子１２との間に位置して、その配線１１と端子１２とを電気的に接続する。
【0086】
また、図３１のエッチング工程で、開口部１７の底部のめっき層６のうち、端子１２ａ上に位置しない部分のめっき層６は、エッチングされて除去される。一方、端子１２ａの上面上に位置する部分のめっき層６は、エッチングされずに残存する。このため、端子１２ａの上面上には、めっき層６が存在している。
【0087】
次に、図３２に示されるように、絶縁層２の下面２ｂ上に絶縁層１５を形成する。絶縁層１５は、絶縁層２とは異なる材料からなり、レジスト層を好適に用いることができる。例えば、液状の樹脂を絶縁層２の下面２ｂ上に、端子１２を覆うように塗布した後、露光、現像を行いパターニングすることにより、絶縁層１５を形成することができる。その後、図３３に示されるように、レジストパターン６２とレジスト層６３を除去する。図３３に示されるように、絶縁層２の下面２ｂ上に絶縁層１５が形成され、端子１２ｂの側面の一部と端子１２ｂ以外の端子１２の側面全体とが絶縁層１５で覆われた状態となる。端子１２ｂの側面の一部と、端子１２ｂの下面と、端子１２ｂ以外の端子１２の下面とは、絶縁層１５で覆われずに露出している。また、絶縁層２の下面２ｂ側において、開口部１７の底部は、絶縁層１５と端子１２ａとで塞がれている。
【0088】
また、絶縁層２の下面２ｂ上に、ドライフィルムレジストを貼り付けてからパターニングすることにより、図３４に示されるように絶縁層１５上にレジスト層６４をさらに形成しても良い。この場合、液状の樹脂による絶縁層１５の形成が不十分で、端子１２間の絶縁層１５による封止が不十分であったとしても、絶縁層１５上のレジスト層６４がそれを補い、端子１２のめっき層３８を形成する領域を、正確に露出させることができる。また、めっき層３８を形成する領域が最小限となるよう、端子１２の一部までレジスト層６４で覆うことで、端子１２におけるめっき層３８を形成する領域を減少させ、めっきに用いる金属を削減することができる。
【0089】
次に、図３５に示されるように、絶縁層２の開口部１７内に半導体チップ２１を配置する。半導体チップ２１は、半導体チップ２１の裏面が上を向き、半導体チップ２１の複数の電極２２が複数の端子１２ａとそれぞれ対向するように、絶縁層２の開口部１７内に配置される。
【0090】
なお、図３５～図３７は、絶縁層１５上にレジスト層６４を形成しなかった場合について図示しているが、図３４のように絶縁層１５上にレジスト層６４を形成した場合には、図３５～図３７においても、図３４と同様に絶縁層１５上にレジスト層６４が形成された状態となる。
【0091】
半導体チップ２１の各電極２２と各端子１２ａとは、上下方向（ベース基板１の厚さ方向）に対向しているが、半導体チップ２１の電極２２と端子１２ａとの間には、導電性の接合材２４（例えば半田）とめっき層６とが介在する。この場合、導電性の接合材２４は、半導体チップ２１の電極２２と端子１２ａ上のめっき層６との間に介在する。半導体チップ２１の配置後、接合材２４を硬化させる処理（例えば半田リフロー処理）を行う。半導体チップ２１の各電極２２は、導電性の接合材２４およびめっき層６を介して各端子１２ａと電気的に接続される。
【0092】
また、半導体チップ２１の電極２２を、めっき層６を介して絶縁層２の上面２ａ上の配線１１ａと電気的に接続することができる。具体的には、半導体チップ２１の電極２２を、導電性の接合材２４と、端子１２ａ上のめっき層６と、開口部１７の側面上のめっき層６とを介して、絶縁層２の上面２ａ上の配線１１ａと電気的に接続することができる。ここで、配線１１ａは、絶縁層２の上面２ａ上に形成された複数の配線１１のうち、半導体チップ２１の電極２２と電気的に接続すべき配線１１である。
【0093】
次に、図３５に示されるように、絶縁層２６を形成する。絶縁層２６は、半導体チップ２１、配線１１および開口部１７内のめっき層６を覆い、かつ、開口部１７内を埋めるように、絶縁層２の上面２ａ上に形成される。半導体チップ２１は絶縁層２６により封止される。
【0094】
その後の工程は、上記図１２～図１９の工程と同様であるので、ここではその繰り返しの説明は省略する。図３５に示されるように絶縁層２６を形成した後、上記図１２～図１９の工程と同様の工程を行うことにより、図３６に示される半導体装置４１ａが製造される。ここで、第２変形例の半導体装置４１を半導体装置４１ａと称する。
【0095】
【0096】
すなわち、第２変形例の半導体装置４１ａにおいては、絶縁層２の開口部１７の側面上にめっき層６が形成されている。また、開口部１７の底部において、端子１２ａの上面上にめっき層６が形成されている。半導体チップ２１の電極２２は、半導体チップ２１の電極２２と端子１２ａとの間に介在する導電性の接合材２４とめっき層６とを介して、端子１２ａと電気的に接続されている。
【0097】
また、第２変形例の半導体装置４１ａにおいては、半導体チップ２１の電極２２を、めっき層６を介して絶縁層２の上面２ａ上の配線１１ａと電気的に接続することができる。具体的には、半導体チップ２１の電極２２を、導電性の接合材２４と、端子１２ａの上面上のめっき層６と、開口部１７の側面上のめっき層６とを介して、絶縁層２の上面２ａ上の配線１１ａと電気的に接続することができる。
【0098】
このため、第２変形例の場合は、半導体チップ２１の電極２２を導電性の接合材２４と端子１２ａとプラグ部１３とを介して絶縁層２の上面２ａ上の配線１１ａと電気的に接続する場合に比べて、半導体チップ２１の電極２２と絶縁層２の上面２ａ上の配線１１ａとの間の接続抵抗を低減することできる。これにより、半導体装置の性能を更に向上させることができる。
【0099】
また、第２変形例の場合は、半導体チップ２１の電極２２は、導電性の接合材２４を介して端子１２ａ上のめっき層６と接続され、そのめっき層６を介して端子１２ａと接続される。端子１２ａの表面は、開口部１７を形成するまで絶縁層２の下面２ｂと接していた導体層４の表面であるため、表面粗さが大きい（粗い）状態になっている。端子１２ａの表面に比べると、端子１２ａ上のめっき層６の表面は、表面粗さが小さい。第２変形例の場合は、半導体チップ２１の電極２２は、表面粗さが大きい端子１２ａの表面ではなく、表面粗さが小さいめっき層６の表面に対して、導電性の接合材２４を介して接続されるため、半導体チップ２１の電極２２と端子１２ａ上のめっき層６との接続抵抗を低減することができる。その結果、半導体チップ２１の電極２２と端子１２ａとの接続抵抗を低減することができる。
【0100】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【0101】
１ ベース基板
２ 絶縁層
２ａ 上面
２ｂ 下面
３，４ 導体層
５ 開口部
６，７ めっき層
８，９ レジストパターン
１１，１１ａ 配線
１２，１２ａ，１２ｂ 端子
１３ プラグ部
１５，１５ａ，１５ｂ 絶縁層
１７ 開口部
２１ 半導体チップ
２２ 電極
２３ 裏面電極
２４ 接合材
２６ 絶縁層
２７ 開口部
２８ 配線
３１ 絶縁層
３２ 開口部
３３ 配線
３５ 電子部品
３６ 接合材
３７ 絶縁層
３８ めっき層
４１，４１ａ 半導体装置
５１ 開口部
６１，６２ レジストパターン
６３，６４ レジスト層
２ 絶縁層
２ａ 上面
２ｂ 下面
３，４ 導体層
５ 開口部
６，７ めっき層
８，９ レジストパターン
１１，１１ａ 配線
１２，１２ａ，１２ｂ 端子
１３ プラグ部
１５，１５ａ，１５ｂ 絶縁層
１７ 開口部
２１ 半導体チップ
２２ 電極
２３ 裏面電極
２４ 接合材
２６ 絶縁層
２７ 開口部
２８ 配線
３１ 絶縁層
３２ 開口部
３３ 配線
３５ 電子部品
３６ 接合材
３７ 絶縁層
３８ めっき層
４１，４１ａ 半導体装置
５１ 開口部
６１，６２ レジストパターン
６３，６４ レジスト層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】