ホーム > 特許ランキング > 住友電気工業株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024110243
(43)【公開日】2024-08-15
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 23/50 20060101AFI20240807BHJP
H01L 25/00 20060101ALI20240807BHJP
【ＦＩ】
H01L23/50 F
H01L25/00 B
H01L23/50 R
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023014719
(22)【出願日】2023-02-02
(71)【出願人】
【識別番号】000002130
【氏名又は名称】住友電気工業株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】須田 規仁
【テーマコード（参考）】
5F067
【Ｆターム（参考）】
5F067AA01
5F067AA03
5F067AB04
5F067BC13
5F067BE04
5F067BE08
5F067CA03
(57)【要約】
【課題】ベース部からリードを介した外部への熱の伝導を抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置１００は、半導体チップ３０と、前記半導体チップ３０が搭載されたベース部１２と、前記ベース部１２と分離され前記半導体チップ３０と電気的に接続された第１リード１３ａ、１３ｂと、前記ベース部１２と分離された第２リード１４と、を備えるリードフレーム１０と、前記ベース部１２と前記第２リード１４とを電気的に接続するボンディングワイヤ４４と、を備える。
【選択図】図１
【解決手段】半導体装置１００は、半導体チップ３０と、前記半導体チップ３０が搭載されたベース部１２と、前記ベース部１２と分離され前記半導体チップ３０と電気的に接続された第１リード１３ａ、１３ｂと、前記ベース部１２と分離された第２リード１４と、を備えるリードフレーム１０と、前記ベース部１２と前記第２リード１４とを電気的に接続するボンディングワイヤ４４と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
半導体チップと、
前記半導体チップが搭載されたベース部と、前記ベース部と分離され前記半導体チップと電気的に接続された第１リードと、前記ベース部と分離された第２リードと、を備えるリードフレームと、
前記ベース部と前記第２リードとを電気的に接続するボンディングワイヤと、
を備える半導体装置。
前記半導体チップが搭載されたベース部と、前記ベース部と分離され前記半導体チップと電気的に接続された第１リードと、前記ベース部と分離された第２リードと、を備えるリードフレームと、
前記ベース部と前記第２リードとを電気的に接続するボンディングワイヤと、
を備える半導体装置。
【請求項2】
前記リードフレームは、前記ベース部と接続された第３リードを備える請求項１に記載の半導体装置。
【請求項3】
前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の最短距離は、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の最短距離より長い請求項２に記載の半導体装置。
【請求項4】
前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の少なくとも一部に少なくとも一部が設けられ、受動素子を有し能動素子を有さない受動チップを備え、
前記半導体チップは、能動素子を備え、
前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間に前記受動チップは搭載されていない請求項２に記載の半導体装置。
前記半導体チップは、能動素子を備え、
前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間に前記受動チップは搭載されていない請求項２に記載の半導体装置。
【請求項5】
前記ベース部に搭載された受動チップを備え、
前記半導体チップはトランジスタを備え、
前記受動チップは、前記トランジスタと入力端子または出力端子とのインピーダンスを整合させる整合回路の少なくとも一部を備え、
前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続され、
前記受動チップの少なくとも一部は、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の少なくとも一部に設けられ、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間には搭載されていない請求項２に記載の半導体装置。
前記半導体チップはトランジスタを備え、
前記受動チップは、前記トランジスタと入力端子または出力端子とのインピーダンスを整合させる整合回路の少なくとも一部を備え、
前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続され、
前記受動チップの少なくとも一部は、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の少なくとも一部に設けられ、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間には搭載されていない請求項２に記載の半導体装置。
【請求項6】
前記リードフレームと、前記半導体チップを封止する封止部を備え、
前記第１リードは、高周波信号が入力する入力リードと、高周波信号が出力する出力リードと、を含み、
前記入力リードおよび前記出力リードは、前記封止部の対向する一対の第１辺にそれぞれ設けられ、
前記第３リードは、前記一対の第１辺の少なくとも一方に設けられ、前記封止部の別の対向する一対の第２辺には設けられておらず、
前記第２リードは、前記一対の第２辺の少なくとも一方に設けられている請求項５に記載の半導体装置。
前記第１リードは、高周波信号が入力する入力リードと、高周波信号が出力する出力リードと、を含み、
前記入力リードおよび前記出力リードは、前記封止部の対向する一対の第１辺にそれぞれ設けられ、
前記第３リードは、前記一対の第１辺の少なくとも一方に設けられ、前記封止部の別の対向する一対の第２辺には設けられておらず、
前記第２リードは、前記一対の第２辺の少なくとも一方に設けられている請求項５に記載の半導体装置。
【請求項7】
前記ベース部に搭載された受動チップを備え、
前記半導体チップはトランジスタを備え、
前記受動チップは、前記トランジスタと入力端子または出力端子とのインピーダンスを整合させる整合回路の少なくとも一部を備え、
前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続された請求項１から請求項４のいずれか一項に記載の半導体装置。
前記半導体チップはトランジスタを備え、
前記受動チップは、前記トランジスタと入力端子または出力端子とのインピーダンスを整合させる整合回路の少なくとも一部を備え、
前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続された請求項１から請求項４のいずれか一項に記載の半導体装置。
【請求項8】
前記リードフレームと、前記半導体チップを封止し、互いに対向する第１面および第２面を有する封止部を備え、
前記第１リードの端部および前記第２リードの端部は前記第１面から露出し、
前記ベース部の前記半導体チップが搭載された面と反対の面は前記第２面から露出する請求項１から請求項５のいずれか一項に記載の半導体装置。
前記第１リードの端部および前記第２リードの端部は前記第１面から露出し、
前記ベース部の前記半導体チップが搭載された面と反対の面は前記第２面から露出する請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項9】
前記第１リードにおける前記第１面から露出した端部および前記第２リードにおける前記第１面から露出した端部は、接合部材を用い回路基板に接合される請求項８に記載の半導体装置。
【請求項10】
前記第２面から露出した前記ベース部の前記反対の面は、放熱部材に接合される請求項９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
半導体チップをリードフレームに搭載した半導体装置が知られている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開平１０－０５０８９１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
リードフレームのベース部には、ベース部に接続されたリードを介しグランド電位等の基準電位が供給される。ベース部に搭載された半導体チップが発熱すると、リードを介して熱が外部の基板等に伝導してしまう。これにより、外部の基板または外部の基板と半導体装置との接合部に不具合が生じることがある。
【0005】
本開示は、上記課題に鑑みなされたものであり、ベース部からリードを介した外部への熱の伝導を抑制することを目的とする。
【課題を解決するための手段】
【0006】
本開示の一実施形態は、半導体チップと、前記半導体チップが搭載されたベース部と、前記ベース部と分離され前記半導体チップと電気的に接続された第１リードと、前記ベース部と分離された第２リードと、を備えるリードフレームと、前記ベース部と前記第２リードとを電気的に接続するボンディングワイヤと、を備える半導体装置である。
【発明の効果】
【0007】
本開示によれば、ベース部からリードを介した外部への熱の伝導を抑制することができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、半導体チップと、前記半導体チップが搭載されたベース部と、前記ベース部と分離され前記半導体チップと電気的に接続された第１リードと、前記ベース部と分離された第２リードと、を備えるリードフレームと、前記ベース部と前記第２リードとを電気的に接続するボンディングワイヤと、を備える半導体装置である。これにより、ベース部からリードを介した外部への熱の伝導を抑制できる。
（２）上記（１）において、前記リードフレームは、前記ベース部と接続された第３リードを備えてもよい。これにより、ベース部と第１リードおよび第２リードとの分離を抑制できる。
（３）上記（２）において、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の最短距離は、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の最短距離より長くしてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（４）上記（２）において、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の少なくとも一部に少なくとも一部が設けられ、受動素子を有し能動素子を有さない受動チップを備え、前記半導体チップは、能動素子を備え、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間に前記受動チップは搭載されていなくてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（５）上記（２）において、前記ベース部に搭載された受動チップを備え、前記半導体チップはトランジスタを備え、前記受動チップは、前記トランジスタと入力端子または出力端子とのインピーダンスを整合させる整合回路の少なくとも一部を備え、前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続され、前記受動チップの少なくとも一部は、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の少なくとも一部に設けられ、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間には搭載されていなくてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（６）上記（５）において、前記リードフレームと、前記半導体チップを封止する封止部を備え、前記第１リードは、高周波信号が入力する入力リードと、高周波信号が出力する出力リードと、を含み、前記入力リードおよび前記出力リードは、前記封止部の対向する一対の第１辺にそれぞれ設けられ、前記第３リードは、前記一対の第１辺の少なくとも一方に設けられ、前記封止部の別の対向する一対の第２辺には設けられておらず、前記第２リードは、前記一対の第２辺の少なくとも一方に設けられていてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（７）上記（１）から（４）のいずれかにおいて、前記ベース部に搭載された受動チップを備え、前記半導体チップはトランジスタを備え、前記受動チップは、前記トランジスタと入力端子または出力端子とのインピーダンスを整合させる整合回路の少なくとも一部を備え、前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続されていてもよい。これにより、トランジスタにおいて発生した熱のリードを介した外部への伝導を抑制できる。
（８）上記（１）から（５）のいずれかにおいて、前記リードフレームと、前記半導体チップを封止し、互いに対向する第１面および第２面を有する封止部を備え、前記第１リードの端部および前記第２リードの端部は前記第１面から露出し、前記ベース部の前記半導体チップが搭載された面と反対の面は前記第２面から露出してもよい。これにより、半導体チップへの電気的な接続は第１面から行い、半導体チップの熱の放出は第２面から行うことができる。
（９）上記（８）において、前記第１リードにおける前記第１面から露出した端部および前記第２リードにおける前記第１面から露出した端部は、接合部材を用い回路基板に接合されていてもよい。これにより、接合部材の劣化を抑制できる。
（１０）上記（９）において、前記第２面から露出した前記ベース部の前記反対の面は、放熱部材に接合されていてもよい。これにより、半導体チップにおいて発生した熱を主に放熱部材から放出できる。
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、半導体チップと、前記半導体チップが搭載されたベース部と、前記ベース部と分離され前記半導体チップと電気的に接続された第１リードと、前記ベース部と分離された第２リードと、を備えるリードフレームと、前記ベース部と前記第２リードとを電気的に接続するボンディングワイヤと、を備える半導体装置である。これにより、ベース部からリードを介した外部への熱の伝導を抑制できる。
（２）上記（１）において、前記リードフレームは、前記ベース部と接続された第３リードを備えてもよい。これにより、ベース部と第１リードおよび第２リードとの分離を抑制できる。
（３）上記（２）において、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の最短距離は、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の最短距離より長くしてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（４）上記（２）において、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の少なくとも一部に少なくとも一部が設けられ、受動素子を有し能動素子を有さない受動チップを備え、前記半導体チップは、能動素子を備え、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間に前記受動チップは搭載されていなくてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（５）上記（２）において、前記ベース部に搭載された受動チップを備え、前記半導体チップはトランジスタを備え、前記受動チップは、前記トランジスタと入力端子または出力端子とのインピーダンスを整合させる整合回路の少なくとも一部を備え、前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続され、前記受動チップの少なくとも一部は、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の少なくとも一部に設けられ、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間には搭載されていなくてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（６）上記（５）において、前記リードフレームと、前記半導体チップを封止する封止部を備え、前記第１リードは、高周波信号が入力する入力リードと、高周波信号が出力する出力リードと、を含み、前記入力リードおよび前記出力リードは、前記封止部の対向する一対の第１辺にそれぞれ設けられ、前記第３リードは、前記一対の第１辺の少なくとも一方に設けられ、前記封止部の別の対向する一対の第２辺には設けられておらず、前記第２リードは、前記一対の第２辺の少なくとも一方に設けられていてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（７）上記（１）から（４）のいずれかにおいて、前記ベース部に搭載された受動チップを備え、前記半導体チップはトランジスタを備え、前記受動チップは、前記トランジスタと入力端子または出力端子とのインピーダンスを整合させる整合回路の少なくとも一部を備え、前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続されていてもよい。これにより、トランジスタにおいて発生した熱のリードを介した外部への伝導を抑制できる。
（８）上記（１）から（５）のいずれかにおいて、前記リードフレームと、前記半導体チップを封止し、互いに対向する第１面および第２面を有する封止部を備え、前記第１リードの端部および前記第２リードの端部は前記第１面から露出し、前記ベース部の前記半導体チップが搭載された面と反対の面は前記第２面から露出してもよい。これにより、半導体チップへの電気的な接続は第１面から行い、半導体チップの熱の放出は第２面から行うことができる。
（９）上記（８）において、前記第１リードにおける前記第１面から露出した端部および前記第２リードにおける前記第１面から露出した端部は、接合部材を用い回路基板に接合されていてもよい。これにより、接合部材の劣化を抑制できる。
（１０）上記（９）において、前記第２面から露出した前記ベース部の前記反対の面は、放熱部材に接合されていてもよい。これにより、半導体チップにおいて発生した熱を主に放熱部材から放出できる。
【0010】
［本開示の実施形態の詳細］
本開示の実施形態にかかる半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本開示の実施形態にかかる半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0011】
［実施例１］
図１は、実施例１に係る半導体装置の平面図である。図２は、図１のＡ－Ａ断面図である。図３は、図１のＢ－Ｂ断面図である。図１では、封止部１８を透過して示している。封止部１８の厚さ方向をＺ方向、封止部１８の平面形状における辺の延伸方向をＸ方向およびＹ方向とする。
図１は、実施例１に係る半導体装置の平面図である。図２は、図１のＡ－Ａ断面図である。図３は、図１のＢ－Ｂ断面図である。図１では、封止部１８を透過して示している。封止部１８の厚さ方向をＺ方向、封止部１８の平面形状における辺の延伸方向をＸ方向およびＹ方向とする。
【0012】
図１から図３に示すように、実施例１の半導体装置１００では、リードフレーム１０は、ベース部１２、リード１３ａ、１３ｂおよび１４を備えている。リード１３ａ、１３ｂおよび１４は、ベース部１２から分離されている。リード１３ａおよび１３ｂは、Ｘ方向においてベース部１２を挟むように設けられ、リード１４は、Ｙ方向においてベース部１２を挟みように設けられている。
【0013】
ベース部１２の上面には、接合材３８を介し半導体チップ３０が搭載されている。ベース部１２の上にはボンディングワイヤ４４が接続するパッド１６が設けられている。リード１３ａ、１３ｂおよび１４は、ボンディングワイヤ４１、４２および４４が接合するパッド部２０と、封止部１８から露出する端部２２と、パッド部２０と端部２２とを接続する接続部２１と、を各々有している。
【0014】
半導体チップ３０は、上面に入力パッド３１と出力パッド３２とを有している。リード１３ａのパッド部２０と入力パッド３１とはボンディングワイヤ４１により電気的に接続され、短絡されている。リード１３ｂのパッド部２０と出力パッド３２とはボンディングワイヤ４２により電気的に接続され、短絡されている。リード１４のパッド部２０とパッド１６とはボンディングワイヤ４４により電気的に接続され、短絡されている。
【0015】
リードフレーム１０および半導体チップ３０は、封止部１８に封止されている。リード１３ａ、１３ｂおよび１４の端部２２は、封止部１８の第１面１８ａから露出し、ベース部１２の下面は封止部１８の第２面１８ｂから露出する。半導体チップ３０は、例えばトランジスタ３４を有する。トランジスタ３４は、例えばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｏｓｔｏｒ）である。断面図では、トランジスタ３４の図示を省略している。
【0016】
リードフレーム１０は、例えば銅を主成分とする金属板である。半導体チップ３０は、例えばＧａＮ系半導体チップ、シリコン系半導体チップ、ＧａＡｓ系半導体チップであり、一例として、ＧａＮ ＨＥＭＴ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を備えている。パッド１６およびパッド部２０の上面には、例えば金を主成分とする金属膜が形成されている。金属膜は、ボンディングワイヤ４１、４２および４４との密着性を向上させる膜である。金属膜は設けられていなくてもよい。ボンディングワイヤ４１、４２および４４は、例えば金ワイヤまたはアルミニウムワイヤである。接合材３８は導電性であり、例えば半田等のろう材または銀ペースト等の金属ペーストである。封止部１８は例えばエポキシ樹脂等の樹脂を主成分とする有機絶縁体である。
【0017】
図４は、実施例１に係る半導体装置が回路基板に実装された断面図である。図４は、図１のＢ－Ｂ断面に対応する。図４では、半導体装置１００の上下が図３とは反転されている。回路基板５０上にランド５１が設けられている。第１面１８ａから露出するリード１４の端部２２は、はんだ等の接合部材５２によりランド５１に接合されている。第２面１８ｂから露出するベース部１２はヒートシンク等の放熱部材５４に接合されている。
【0018】
回路基板５０は、例えばＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）である。ランド５１は、例えば銅層または金層等の金属層である。放熱部材５４は例えば銅等の熱伝導率の高い材料である。
【0019】
回路基板５０からランド５１および接合部材５２を通過し、リード１３ａの端部２２に入力した信号（例えば高周波信号）は、リード１３ａ、ボンディングワイヤ４１、入力パッド３１を通過し、トランジスタ３４に入力する。トランジスタ３４から出力された信号（例えば高周波信号）は、出力パッド３２、ボンディングワイヤ４２、リード１３ｂを通過しリード１３ｂの端部２２、接合部材５２およびランド５１を通過し回路基板５０に出力される。トランジスタ３４の接地パッド（例えば半導体チップ３０の下面）には、リード１４、ボンディングワイヤ４４、パッド１６、ベース部１２および接合材３８を介し、グランド電位等の基準電位が供給される。半導体チップ３０から放出される熱は接合材３８およびベース部１２を介し放熱部材５４に伝導する。
【0020】
［比較例１］
図５は、比較例１に係る半導体装置の平面図である。図５では、封止部１８を透過して示している。図５に示すように、比較例１の半導体装置１１０では、リード１４の代わりにリード１５が設けられている。リード１５は、Ｙ方向においてベース部１２を挟むように設けられ、ベース部１２に接続されている。パッド１６およびボンディングワイヤ４４は設けられていない。ベース部１２にはリード１５を介して基準電位が供給される。その他の構成は実施例１と同じである。
図５は、比較例１に係る半導体装置の平面図である。図５では、封止部１８を透過して示している。図５に示すように、比較例１の半導体装置１１０では、リード１４の代わりにリード１５が設けられている。リード１５は、Ｙ方向においてベース部１２を挟むように設けられ、ベース部１２に接続されている。パッド１６およびボンディングワイヤ４４は設けられていない。ベース部１２にはリード１５を介して基準電位が供給される。その他の構成は実施例１と同じである。
【0021】
図６は、比較例１に係る半導体装置が回路基板に実装された断面図である。図６は、図５のＢ－Ｂ断面に対応する。図６に示すように、比較例１では、ソースには、リード１５、ベース部１２および接合材３８を介し、グランド電位等の基準電位が供給される。このように、比較例１でも実施例１と同様に、ベース部１２に基準電位を供給できる。しかし、半導体チップ３０から放出される熱はリード１５を介し接合部材５２に伝導する。このため接合部材５２の温度が上昇する。これにより、接合部材５２が劣化する可能性がある。また、熱が回路基板５０に伝わると、回路基板５０の温度が上昇する可能性がある。これにより、回路基板５０または回路基板５０に実装された電子部品が劣化する可能性がある。
【0022】
［実施例１の説明］
一方、実施例１では、リード１３ａおよび１３ｂ（第１リード）は、ベース部１２と分離され半導体チップ３０と電気的に接続されている。リード１４（第２リード）は、半導体チップ３０が搭載されたベース部１２と分離されている。このため、半導体チップ３０において発生した熱がリード１４に伝導することを抑制できる。ボンディングワイヤ４４は、ベース部１２とリード１４とを電気的に接続する。これにより、ベース部１２に基準電位を供給できる。ボンディングワイヤ４４の熱抵抗はリード１５の熱抵抗より高い。このため、ベース部１２に基準電位を供給でき、かつリード１４に熱が伝導することを抑制できる。よって、接合部材５２の劣化および回路基板５０の劣化等を抑制できる。
一方、実施例１では、リード１３ａおよび１３ｂ（第１リード）は、ベース部１２と分離され半導体チップ３０と電気的に接続されている。リード１４（第２リード）は、半導体チップ３０が搭載されたベース部１２と分離されている。このため、半導体チップ３０において発生した熱がリード１４に伝導することを抑制できる。ボンディングワイヤ４４は、ベース部１２とリード１４とを電気的に接続する。これにより、ベース部１２に基準電位を供給できる。ボンディングワイヤ４４の熱抵抗はリード１５の熱抵抗より高い。このため、ベース部１２に基準電位を供給でき、かつリード１４に熱が伝導することを抑制できる。よって、接合部材５２の劣化および回路基板５０の劣化等を抑制できる。
【0023】
封止部１８は、リードフレーム１０と半導体チップ３０を封止する。封止部１８は、互いに対向する第１面１８ａおよび第２面１８ｂを有している。リード１３ａ、１３ｂおよび１４の端部２２は封止部１８の第１面１８ａから露出する。ベース部１２の半導体チップ３０が搭載された面と反対の面は第２面１８ｂから露出する。これにより、半導体チップ３０への電気的な接続は第１面１８ａから行い、半導体チップ３０の熱の放出は第１面１８ａとは反対の第２面１８ｂから行うことができる。
【0024】
リード１３ａ、１３ｂおよび１４における第１面１８ａから露出した端部２２は、接合部材５２を用い回路基板５０に接合される。これにより、回路基板５０からベース部１２に基準電位を供給できる。また、回路基板５０から半導体チップ３０に信号を供給できる。さらに、ベース部１２から接合部材５２に熱が伝導することを抑制できるため、接合部材５２の劣化を抑制できる。
【0025】
第２面１８ｂから露出したベース部１２の面は、放熱部材５４に接合される。ベース部１２に放熱部材５４を接合することで、ボンディングワイヤ４４の熱抵抗に比べベース部１２から放熱部材５４への熱抵抗を低くできる。よって、半導体チップ３０において発生した熱は主に放熱部材５４から放出できる。
【0026】
［実施例２］
実施例２は、増幅回路の例である。図７は、実施例２に係る半導体装置のブロック図である。図７に示すように、半導体装置１０２は、増幅器５５、整合回路５６および５８を備えている。増幅器５５は、トランジスタ３４を備えている。トランジスタ３４は、例えばＦＥＴであり、ソースＳ、ゲートＧおよびドレインＤを備えている。ソースＳは接地されている。入力端子Ｔｉｎから入力した高周波信号は整合回路５６を通過しゲートＧに入力する。トランジスタ３４が増幅した高周波信号はドレインＤから整合回路５８を通過し出力端子Ｔｏｕｔに出力される。整合回路５６は、入力端子Ｔｉｎから整合回路５６を見たインピーダンスと、整合回路５６からゲートＧを見たインピーダンスとを整合させる。整合回路５８は、ドレインＤから整合回路５８を見たインピーダンスと、整合回路５８から出力端子Ｔｏｕｔを見たインピーダンスとを整合させる。高周波信号は、例えばマイクロ波（３００ＭＨｚから３０ＧＨｚ）またはミリ波（３０ＧＨｚから３００ＧＨｚ）である。
実施例２は、増幅回路の例である。図７は、実施例２に係る半導体装置のブロック図である。図７に示すように、半導体装置１０２は、増幅器５５、整合回路５６および５８を備えている。増幅器５５は、トランジスタ３４を備えている。トランジスタ３４は、例えばＦＥＴであり、ソースＳ、ゲートＧおよびドレインＤを備えている。ソースＳは接地されている。入力端子Ｔｉｎから入力した高周波信号は整合回路５６を通過しゲートＧに入力する。トランジスタ３４が増幅した高周波信号はドレインＤから整合回路５８を通過し出力端子Ｔｏｕｔに出力される。整合回路５６は、入力端子Ｔｉｎから整合回路５６を見たインピーダンスと、整合回路５６からゲートＧを見たインピーダンスとを整合させる。整合回路５８は、ドレインＤから整合回路５８を見たインピーダンスと、整合回路５８から出力端子Ｔｏｕｔを見たインピーダンスとを整合させる。高周波信号は、例えばマイクロ波（３００ＭＨｚから３０ＧＨｚ）またはミリ波（３０ＧＨｚから３００ＧＨｚ）である。
【0027】
図８は、実施例２に係る半導体装置の平面図である。図９は、図８のＡ－Ａ断面図である。図８および図９に示すように、実施例２の半導体装置１０２では、リードフレーム１０は、ベース部１２、リード１３ａ、１３ｂ、１４および１５を備えている。リード１５はベース部１２に接続されている。リード１３ａおよび１３ｂは、Ｘ方向においてベース部１２を挟むように設けられ、リード１５は、Ｘ方向においてベース部１２を挟みように設けられている。リード１４は、Ｙ方向においてベース部１２を挟むように設けられている。
【0028】
ベース部１２の上面には、接合材３８を介し半導体チップ３０、受動チップ３５ａおよび３５ｂが搭載されている。ベース部１２の上にはボンディングワイヤ４４が接続するパッド１６が設けられている。受動チップ３５ａおよび３５ｂは、上面に入力パッド３６と出力パッド３７とを各々有している。リード１３ａのパッド部２０と受動チップ３５ａの入力パッド３６とはボンディングワイヤ４５により電気的に接続され、短絡されている。受動チップ３５ａの出力パッド３７と半導体チップ３０の入力パッド３１とはボンディングワイヤ４１により電気的に接続され、短絡されている。半導体チップ３０の出力パッド３２と受動チップ３５ｂの入力パッド３６とはボンディングワイヤ４２により電気的に接続され、短絡されている。受動チップ３５ｂの出力パッド３７とリード１３ｂのパッド部２０とはボンディングワイヤ４６により電気的に接続され、短絡されている。リード１４のパッド部２０とパッド１６とはボンディングワイヤ４４により電気的に接続され、短絡されている。
【0029】
リード１３ａおよび１３ｂは、図７の入力端子Ｔｉｎおよび出力端子Ｔｏｕｔにそれぞれ対応する。半導体チップ３０は、図７の増幅器５５に対応する。受動チップ３５ａ、ボンディングワイヤ４５および４１は、図７の整合回路５６に対応する。受動チップ３５ｂ、ボンディングワイヤ４２および４６は、図７の整合回路５８に対応する。
【0030】
実施例１では、ベース部１２に接続されるリード１５が設けられていない。この場合、半導体装置１００を組み立てるときに、ベース部１２とリード１３ａ、１３ｂおよび１４が分離してしまう可能性がある。そこで、実施例２では、リードフレーム１０は、ベース部１２と接続されたリード１５（第３リード）を備える。これにより、ベース部１２とリード１３ａ，１３ｂおよび１４との分離を抑制できる。
【0031】
リード１５を設ける場合、リード１５がパッド１６より半導体チップ３０に近いと、半導体チップ３０において発生した熱がリード１５を伝導してしまう。一方、リード１４、ボンディングワイヤ４４およびパッド１６を設けないと半導体チップ３０の近くに基準電位を供給できない。これにより、半導体チップ３０のグランドレベルが不安定となる。そこで、距離Ｌ２を距離Ｌ１より長くする。ここで、距離Ｌ２は、ベース部１２における半導体チップ３０が搭載された第１箇所と、ベース部１２にリード１５が接続された第２箇所と、の最短距離である。距離Ｌ１は、ベース部１２における半導体チップ３０が搭載された第１箇所と、ベース部１２にボンディングワイヤ４４が接合された第３箇所と、の最短距離である。これにより、リード１５が半導体チップ３０から遠いため、半導体チップ３０において発生した熱がリード１５に伝導することを抑制できる。パッド１６を半導体チップ３０の近くに設けることで、半導体チップ３０のグランドレベルを安定とすることができる。
【0032】
以上の観点から、距離Ｌ２は、距離Ｌ１の１．５倍以上とすることができ、２倍以上とすることができ、３倍以上とすることができる。距離Ｌ２は、例えば距離Ｌ１の１００倍以下である。
【0033】
半導体チップ３０は、トランジスタ３４およびダイオード等の能動素子を有している。受動チップ３５ａおよび３５ｂは、キャパシタ、インダクタおよび抵抗等の受動素子を有し、能動素子を有していない。このため、半導体チップ３０は発熱するが、受動チップ３５ａおよび３５ｂはほとんど発熱しない。そこで、受動チップ３５ａおよび３５ｂを、ベース部１２における半導体チップ３０が搭載された第１箇所と、ベース部１２にリード１５が接続された第２箇所と、の間に搭載する。ベース部１２における半導体チップ３０が搭載された第１箇所と、ベース部１２にボンディングワイヤ４４が接合された第３箇所と、の間に受動チップを搭載しない。これにより、半導体チップ３０とリード１５との間に受動チップ３５ａおよび３５ｂが搭載されるため、半導体チップ３０において発生した熱がリード１５に伝導することを抑制できる。半導体チップ３０とパッド１６との間に受動チップ３５ａおよび３５ｂを搭載しないため、半導体チップ３０のグランドレベルを安定とすることができる。
【0034】
なお、受動チップ３５ａ（または３５ｂ）の少なくとも一部が、第１箇所と第２箇所との間の少なくとも一部に設けられていればよい。すなわち、半導体チップ３０が搭載された第１箇所からリード１５が接続された第２箇所に至る直線のうち少なくとも１つの直線を受動チップ３５ａ（または３５ｂ）が遮ればよい。図８では、半導体チップ３０が搭載された第１箇所からリード１５が接続された第２箇所に至る直線の全てが受動チップ３５ａ（または３５ｂ）により遮られる。これにより、半導体チップ３０において発生した熱がリード１５に伝導することをより抑制できる。
【0035】
受動チップ３５ａは、トランジスタ３４と入力端子Ｔｉｎとのインピーダンスを整合させる整合回路５６の少なくとも一部を備え、受動チップ３５ｂは、トランジスタ３４と出力端子Ｔｏｕｔとのインピーダンスを整合させる整合回路５８の少なくとも一部を備える。このような構成では、トランジスタ３４が発熱する。よって、リード１４、ボンディングワイヤ４４を設けることができる。トランジスタ３４がパワーアンプ用のトランジスタの場合、特に半導体チップ３０が発熱する。よって、リード１４、ボンディングワイヤ４４を設けることができる。なお、整合回路５６および５８の少なくとも一方が設けられていればよい。
【0036】
整合回路５６および５８は、ほとんど発熱しない。よって、半導体チップ３０とリード１５との間に受動チップ３５ａおよび３５ｂを搭載し、半導体チップ３０とパッド１６との間に受動チップ３５ａおよび３５ｂを搭載しないことができる。
【0037】
リード１３ａは、高周波信号が入力する入力リードであり、リード１３ｂは、高周波信号が出力する出力リードである。この場合、リード１３ａおよび１３ｂは、封止部１８の対向する一対の辺１９ａおよび１９ｂ（第１辺）にそれぞれ設けられる。これは、入力信号と出力信号との干渉を抑制するためである。リード１５は、辺１９ａおよび１９ｂに設けられ、封止部１８の別の対向する一対の辺１９ｃおよび１９ｄ（第２辺）には設けられていない。リード１４は、辺１９ｃおよび１９ｄに設けられている。このような配置にすることで、半導体チップ３０とリード１５との間に受動チップ３５ａおよび３５ｂを搭載し、半導体チップ３０とパッド１６との間に受動チップ３５ａおよび３５ｂを搭載しないようにできる。このため、半導体チップ３０において発生した熱がリード１５に伝導することを抑制でき、かつ半導体チップ３０のグランドレベルを安定とすることができる。
【0038】
なお、リード１５は、辺１９ａおよび１９ｂの少なくとも一方に設けられていればよく、リード１４は、辺１９ｃおよび１９ｄの少なくとも一方に設けられていればよい。
【0039】
［実施例３］
実施例３は、移動体通信の基地局に用いられるドハティ増幅器を有する増幅装置の例である。図１０は、実施例３に係る半導体装置のブロック図である。図１０に示すように、半導体装置１０４では、半導体装置１０４は、増幅器６１、６３ａおよび６３ｂ並びに整合回路６０、６２ａ、６２ｂ、６４ａおよび６４ｂを備えている。半導体装置１０４は２段の増幅装置である。入力端子Ｔｉｎから入力された高周波信号は増幅器６１により増幅され、さらに増幅器６３ａおよび６３ｂにより増幅され出力端子Ｔｏｕｔから出力される。整合回路６０は受動チップ３５ａに搭載され、整合回路６２ａおよび６２ｂは受動チップ３５ｂに搭載され、整合回路６４ａおよび６４ｂは受動チップ３５ｃに搭載されている。増幅器６１、６３ａおよび６３ｂは例えばトランジスタであり例えばＦＥＴであり、それぞれ半導体チップ３０ａから３０ｃに搭載されている。増幅器６１は、ドライバアンプである。増幅器６３ａおよび６３ｂはパワーアンプであり、ドハティ増幅器である。
実施例３は、移動体通信の基地局に用いられるドハティ増幅器を有する増幅装置の例である。図１０は、実施例３に係る半導体装置のブロック図である。図１０に示すように、半導体装置１０４では、半導体装置１０４は、増幅器６１、６３ａおよび６３ｂ並びに整合回路６０、６２ａ、６２ｂ、６４ａおよび６４ｂを備えている。半導体装置１０４は２段の増幅装置である。入力端子Ｔｉｎから入力された高周波信号は増幅器６１により増幅され、さらに増幅器６３ａおよび６３ｂにより増幅され出力端子Ｔｏｕｔから出力される。整合回路６０は受動チップ３５ａに搭載され、整合回路６２ａおよび６２ｂは受動チップ３５ｂに搭載され、整合回路６４ａおよび６４ｂは受動チップ３５ｃに搭載されている。増幅器６１、６３ａおよび６３ｂは例えばトランジスタであり例えばＦＥＴであり、それぞれ半導体チップ３０ａから３０ｃに搭載されている。増幅器６１は、ドライバアンプである。増幅器６３ａおよび６３ｂはパワーアンプであり、ドハティ増幅器である。
【0040】
入力端子Ｔｉｎは整合回路６０を介し増幅器６１に接続されている。整合回路６０は、入力端子Ｔｉｎから整合回路６０を見たインピーダンスと整合回路６０から増幅器６１を見たインピーダンスとを整合させる。整合回路６０はバイアス端子Ｔｇ１から増幅器６１にゲートバイアスを供給する。増幅器６１の出力は整合回路６２ｃを介しノードＮｍに接続されている。整合回路６２ｃは、増幅器６１から整合回路６２ｃを見たインピーダンスと整合回路６２ｃからノードＮｍを見たインピーダンスとを整合させる。整合回路６２ｃはバイアス端子Ｔｄ１から増幅器６１にドレインバイアスを供給する。増幅器６１の出力はノードＮｍにおいて分岐され、整合回路６２ａおよび６２ｂを介し増幅器６３ａおよび６３ｂにそれぞれ接続されている。
【0041】
整合回路６２ａは、ノードＮｍから整合回路６２ａをみたインピーダンスと整合回路６２ａから増幅器６３ａを見たインピーダンスとを整合させる。整合回路６２ａはバイアス端子Ｔｇ２ａから増幅器６３ａにゲートバイアスを供給する。整合回路６２ｂは、ノードＮｍから整合回路６２ｂを見たインピーダンスと整合回路６２ｂから増幅器６３ｂを見たインピーダンスとを整合させる。整合回路６２ｂはバイアス端子Ｔｇ２ｂから増幅器６３ｂにゲートバイアスを供給する。増幅器６３ａおよび６３ｂの出力は整合回路６４ａおよび６４ｂをそれぞれ介し合成され出力端子Ｔｏｕｔに接続されている。整合回路６４ａは、増幅器６３ａから整合回路６４ａを見たインピーダンスと整合回路６４ａから出力端子Ｔｏｕｔを見たインピーダンスとを整合させる。整合回路６４ｂは、増幅器６３ｂから整合回路６４ｂを見たインピーダンスと整合回路６４ｂから出力端子Ｔｏｕｔを見たインピーダンスとを整合させる。整合回路６４ｂはバイアス端子Ｔｄ２から増幅器６３ａおよび６３ｂにドレインバイアスを供給する。
【0042】
図１１は、実施例３に係る半導体装置の平面図である。図１２は、実施例３に係る半導体装置の斜視図である。図１１では、封止部１８を透過して示している。図１１および図１２に示すように、半導体装置１０４では、ベース部１２上に、半導体チップ３０ａから３０ｃおよび受動チップ３５ａから３５ｃが搭載されている。封止部１８の辺１９ａにリード１３ａおよび１５が設けられ、辺１９ｂにリード１３ｂおよび１５が設けられている、辺１９ｃおよび１９ｄにリード１３および１４が各々設けられている。
【0043】
ボンディングワイヤ４５は、リード１３ａと受動チップ３５ａとを電気的に接続し、ボンディングワイヤ４１ａは受動チップ３５ａと半導体チップ３０ａとを電気的に接続し、ボンディングワイヤ４２ａは半導体チップ３０ａと受動チップ３５ｂとを電気的に接続する。ボンディングワイヤ４１ｂは、受動チップ３５ｂと半導体チップ３０ｂとを電気的に接続し、ボンディングワイヤ４１ｃは、受動チップ３５ｂと半導体チップ３０ｃとを電気的に接続する。ボンディングワイヤ４２ｂは、半導体チップ３０ｂと受動チップ３５ｃとを電気的に接続し、ボンディングワイヤ４２ｃは、半導体チップ３０ｃと受動チップ３５ｃとを電気的に接続し、ボンディングワイヤ４６は、受動チップ３５ｃとリード１３ｂとを電気的に接続する。ボンディングワイヤ４７は、リード１３と受動チップ３５ａから３５ｃを電気的に接続する。
【0044】
【0045】
リード１５のうち半導体チップ３０ａ、３０ｂおよび３０ｃに最も近いリードは、それぞれリード１５ａ、１５ｂおよび１５ｃである。パッド１６のうち半導体チップ３０ａ、３０ｂおよび３０ｃに最も近いパッドは、それぞれパッド１６ａ、１６ｂおよび１６ｃである。近いリード１５ａから１５ｃがベース部１２に接続する箇所は、パッド１６ａから１６ｃより、それぞれ半導体チップ３０ａから３０ｃから遠ければよい。これにより、半導体チップ３０ａから３０ｃにおいて発生した熱がリード１５ａから１５ｃにそれぞれ伝導することを抑制できる。半導体チップ３０ａから３０ｃのグランドレベルを安定とすることができる。
【0046】
また、リード１５ａから１５ｃがベース部１２に接続する箇所と半導体チップ３０ａから３０ｃの間の少なくとも一部に受動チップ３５ａおよび３５ｃの少なくとも一部がそれぞれ設けられていればよい。これにより、半導体チップ３０ａから３０ｃおいて発生した熱がリード１５ａから１５ｃにそれぞれ伝導することを抑制できる。また、パッド１６ａから１６ｃと半導体チップ３０ａから３０ｃとの間に受動チップ３５ａから３５ｃがそれぞれ設けられていなければよい。これにより、半導体チップ３０ａから３０ｃのグランドレベルを安定とすることができる。増幅装置として２段増幅装置を例に説明したが１段増幅装置または３段以上の増幅装置でもよい。
【0047】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0048】
１０ リードフレーム
１２ ベース部
１３、１３ａ、１３ｂ、１４、１５、１５ａ，１５ｂ，１５ｃ リード
１６、１６ａ、１６ｃ パッド
１８ 封止部
１８ａ 第１面
１８ｂ 第２面
１９ａ，１９ｂ，１９ｃ、１９ｄ 辺
２０ パッド部
２１ 接続部
２２ 端部
３０、３０ａ、３０ｂ、３０ｃ 半導体チップ
３１、３６ 入力パッド
３２、３７ 出力パッド
３４ トランジスタ
３５ａ、３５ｂ、３５ｃ 受動チップ
３８ 接合材
４１、４１ａ、４１ｂ、４１ｃ、４２、４２ａ、４２ｂ、４２ｃ、４４、４５、４６、４７ ボンディングワイヤ
５０ 回路基板
５１ ランド
５２ 接合部材
５４ 放熱部材
５５、６１、６３ａ、６３ｂ 増幅器
５６、５８、６０、６２ａ、６２ｂ、６２ｃ、６４ａ、６４ｂ 整合回路
１００、１０２、１０４、１１０ 半導体装置
１２ ベース部
１３、１３ａ、１３ｂ、１４、１５、１５ａ，１５ｂ，１５ｃ リード
１６、１６ａ、１６ｃ パッド
１８ 封止部
１８ａ 第１面
１８ｂ 第２面
１９ａ，１９ｂ，１９ｃ、１９ｄ 辺
２０ パッド部
２１ 接続部
２２ 端部
３０、３０ａ、３０ｂ、３０ｃ 半導体チップ
３１、３６ 入力パッド
３２、３７ 出力パッド
３４ トランジスタ
３５ａ、３５ｂ、３５ｃ 受動チップ
３８ 接合材
４１、４１ａ、４１ｂ、４１ｃ、４２、４２ａ、４２ｂ、４２ｃ、４４、４５、４６、４７ ボンディングワイヤ
５０ 回路基板
５１ ランド
５２ 接合部材
５４ 放熱部材
５５、６１、６３ａ、６３ｂ 増幅器
５６、５８、６０、６２ａ、６２ｂ、６２ｃ、６４ａ、６４ｂ 整合回路
１００、１０２、１０４、１１０ 半導体装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【手続補正書】
【提出日】2024-02-20
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
半導体チップと、
リードフレームと、
ボンディングワイヤと、
を備え、
前記リードフレームは、前記半導体チップが搭載されたベース部と、前記ベース部と分離され前記半導体チップと電気的に接続された第１リードと、前記ベース部と分離された第２リードと、を備え、
前記ボンディングワイヤは、前記ベース部と前記第２リードとを電気的に接続する
半導体装置。
リードフレームと、
ボンディングワイヤと、
を備え、
前記リードフレームは、前記半導体チップが搭載されたベース部と、前記ベース部と分離され前記半導体チップと電気的に接続された第１リードと、前記ベース部と分離された第２リードと、を備え、
前記ボンディングワイヤは、前記ベース部と前記第２リードとを電気的に接続する
半導体装置。
【請求項2】
前記リードフレームは、前記ベース部と接続された第３リードを備える請求項１に記載の半導体装置。
【請求項3】
前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の第１最短距離は、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の第２最短距離より長い請求項２に記載の半導体装置。
【請求項4】
前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の領域の少なくとも一部に少なくとも一部が設けられ、受動素子を有し能動素子を有さない受動チップを備え、
前記半導体チップは、能動素子を備え、
前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間に前記受動チップは搭載されていない請求項２に記載の半導体装置。
前記半導体チップは、能動素子を備え、
前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間に前記受動チップは搭載されていない請求項２に記載の半導体装置。
【請求項5】
前記ベース部に搭載された受動チップを備え、
前記半導体チップはトランジスタを備え、
前記受動チップは、前記トランジスタと、前記第１リードである入力端子または出力端子と、のインピーダンスを整合させる整合回路の少なくとも一部を備え、
前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続され、
前記受動チップの少なくとも一部は、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の領域の少なくとも一部に設けられ、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間には搭載されていない請求項２に記載の半導体装置。
前記半導体チップはトランジスタを備え、
前記受動チップは、前記トランジスタと、前記第１リードである入力端子または出力端子と、のインピーダンスを整合させる整合回路の少なくとも一部を備え、
前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続され、
前記受動チップの少なくとも一部は、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の領域の少なくとも一部に設けられ、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間には搭載されていない請求項２に記載の半導体装置。
【請求項6】
前記リードフレームと、前記半導体チップを封止する封止部を備え、
前記第１リードは、高周波信号が入力する入力リードと、高周波信号が出力する出力リードと、を含み、
前記入力リードおよび前記出力リードは、前記封止部の対向する一対の第１辺にそれぞれ設けられ、
前記第３リードは、前記一対の第１辺の少なくとも一方に設けられ、前記封止部の別の対向する一対の第２辺には設けられておらず、
前記第２リードは、前記一対の第２辺の少なくとも一方に設けられている請求項５に記載の半導体装置。
前記第１リードは、高周波信号が入力する入力リードと、高周波信号が出力する出力リードと、を含み、
前記入力リードおよび前記出力リードは、前記封止部の対向する一対の第１辺にそれぞれ設けられ、
前記第３リードは、前記一対の第１辺の少なくとも一方に設けられ、前記封止部の別の対向する一対の第２辺には設けられておらず、
前記第２リードは、前記一対の第２辺の少なくとも一方に設けられている請求項５に記載の半導体装置。
【請求項7】
前記ベース部に搭載された受動チップを備え、
前記半導体チップはトランジスタを備え、
前記受動チップは、前記トランジスタと、前記第１リードである入力端子または出力端子と、のインピーダンスを整合させる整合回路の少なくとも一部を備え、
前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続された請求項１から請求項４のいずれか一項に記載の半導体装置。
前記半導体チップはトランジスタを備え、
前記受動チップは、前記トランジスタと、前記第１リードである入力端子または出力端子と、のインピーダンスを整合させる整合回路の少なくとも一部を備え、
前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続された請求項１から請求項４のいずれか一項に記載の半導体装置。
【請求項8】
前記リードフレームと、前記半導体チップを封止し、互いに対向する第１面および第２面を有する封止部を備え、
前記第１リードの端部および前記第２リードの端部は前記封止部の前記第１面から露出し、
前記ベース部の前記半導体チップが搭載された第２の面と反対の第１の面は前記封止部の前記第２面から露出する請求項１から請求項５のいずれか一項に記載の半導体装置。
前記第１リードの端部および前記第２リードの端部は前記封止部の前記第１面から露出し、
前記ベース部の前記半導体チップが搭載された第２の面と反対の第１の面は前記封止部の前記第２面から露出する請求項１から請求項５のいずれか一項に記載の半導体装置。
【請求項9】
前記第１リードにおける前記封止部の前記第１面から露出した端部および前記第２リードにおける前記封止部の前記第１面から露出した端部は、接合部材を用い回路基板に接合される請求項８に記載の半導体装置。
【請求項10】
前記封止部の前記第２面から露出した前記ベース部の前記第１の面は、放熱部材に接合される請求項９に記載の半導体装置。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【0006】
本開示の一実施形態は、半導体チップと、リードフレームと、ボンディングワイヤと、を備え、前記リードフレームは、前記半導体チップが搭載されたベース部と、前記ベース部と分離され前記半導体チップと電気的に接続された第１リードと、前記ベース部と分離された第２リードと、を備え、前記ボンディングワイヤは、前記ベース部と前記第２リードとを電気的に接続する半導体装置である。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【0009】
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、半導体チップと、リードフレームと、ボンディングワイヤと、を備え、前記リードフレームは、前記半導体チップが搭載されたベース部と、前記ベース部と分離され前記半導体チップと電気的に接続された第１リードと、前記ベース部と分離された第２リードと、を備え、前記ボンディングワイヤは、前記ベース部と前記第２リードとを電気的に接続する半導体装置である。これにより、ベース部からリードを介した外部への熱の伝導を抑制できる。
（２）上記（１）において、前記リードフレームは、前記ベース部と接続された第３リードを備えてもよい。これにより、ベース部と第１リードおよび第２リードとの分離を抑制できる。
（３）上記（２）において、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の第１最短距離は、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の第２最短距離より長くしてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（４）上記（２）において、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の領域の少なくとも一部に少なくとも一部が設けられ、受動素子を有し能動素子を有さない受動チップを備え、前記半導体チップは、能動素子を備え、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間に前記受動チップは搭載されていなくてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（５）上記（２）において、前記ベース部に搭載された受動チップを備え、前記半導体チップはトランジスタを備え、前記受動チップは、前記トランジスタと、前記第１リードである入力端子または出力端子と、のインピーダンスを整合させる整合回路の少なくとも一部を備え、前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続され、前記受動チップの少なくとも一部は、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の領域の少なくとも一部に設けられ、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間には搭載されていなくてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（６）上記（５）において、前記リードフレームと、前記半導体チップを封止する封止部を備え、前記第１リードは、高周波信号が入力する入力リードと、高周波信号が出力する出力リードと、を含み、前記入力リードおよび前記出力リードは、前記封止部の対向する一対の第１辺にそれぞれ設けられ、前記第３リードは、前記一対の第１辺の少なくとも一方に設けられ、前記封止部の別の対向する一対の第２辺には設けられておらず、前記第２リードは、前記一対の第２辺の少なくとも一方に設けられていてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（７）上記（１）から（４）のいずれかにおいて、前記ベース部に搭載された受動チップを備え、前記半導体チップはトランジスタを備え、前記受動チップは、前記トランジスタと、前記第１リードである入力端子または出力端子と、のインピーダンスを整合させる整合回路の少なくとも一部を備え、前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続されていてもよい。これにより、トランジスタにおいて発生した熱のリードを介した外部への伝導を抑制できる。
（８）上記（１）から（５）のいずれかにおいて、前記リードフレームと、前記半導体チップを封止し、互いに対向する第１面および第２面を有する封止部を備え、前記第１リードの端部および前記第２リードの端部は前記封止部の前記第１面から露出し、前記ベース部の前記半導体チップが搭載された第２の面と反対の第１の面は前記封止部の前記第２面から露出してもよい。これにより、半導体チップへの電気的な接続は前記封止部の第１面から行い、半導体チップの熱の放出は前記封止部の第２面から行うことができる。
（９）上記（８）において、前記第１リードにおける前記封止部の前記第１面から露出した端部および前記第２リードにおける前記封止部の前記第１面から露出した端部は、接合部材を用い回路基板に接合されていてもよい。これにより、接合部材の劣化を抑制できる。
（１０）上記（９）において、前記封止部の前記第２面から露出した前記ベース部の前記第１の面は、放熱部材に接合されていてもよい。これにより、半導体チップにおいて発生した熱を主に放熱部材から放出できる。
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、半導体チップと、リードフレームと、ボンディングワイヤと、を備え、前記リードフレームは、前記半導体チップが搭載されたベース部と、前記ベース部と分離され前記半導体チップと電気的に接続された第１リードと、前記ベース部と分離された第２リードと、を備え、前記ボンディングワイヤは、前記ベース部と前記第２リードとを電気的に接続する半導体装置である。これにより、ベース部からリードを介した外部への熱の伝導を抑制できる。
（２）上記（１）において、前記リードフレームは、前記ベース部と接続された第３リードを備えてもよい。これにより、ベース部と第１リードおよび第２リードとの分離を抑制できる。
（３）上記（２）において、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の第１最短距離は、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の第２最短距離より長くしてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（４）上記（２）において、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の領域の少なくとも一部に少なくとも一部が設けられ、受動素子を有し能動素子を有さない受動チップを備え、前記半導体チップは、能動素子を備え、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間に前記受動チップは搭載されていなくてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（５）上記（２）において、前記ベース部に搭載された受動チップを備え、前記半導体チップはトランジスタを備え、前記受動チップは、前記トランジスタと、前記第１リードである入力端子または出力端子と、のインピーダンスを整合させる整合回路の少なくとも一部を備え、前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続され、前記受動チップの少なくとも一部は、前記ベース部における前記半導体チップが搭載された第１箇所と、前記ベース部に前記第３リードが接続された第２箇所と、の間の領域の少なくとも一部に設けられ、前記第１箇所と、前記ベース部に前記ボンディングワイヤが接合された第３箇所と、の間には搭載されていなくてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（６）上記（５）において、前記リードフレームと、前記半導体チップを封止する封止部を備え、前記第１リードは、高周波信号が入力する入力リードと、高周波信号が出力する出力リードと、を含み、前記入力リードおよび前記出力リードは、前記封止部の対向する一対の第１辺にそれぞれ設けられ、前記第３リードは、前記一対の第１辺の少なくとも一方に設けられ、前記封止部の別の対向する一対の第２辺には設けられておらず、前記第２リードは、前記一対の第２辺の少なくとも一方に設けられていてもよい。これにより、第３リードへの熱の伝導を抑制できる。
（７）上記（１）から（４）のいずれかにおいて、前記ベース部に搭載された受動チップを備え、前記半導体チップはトランジスタを備え、前記受動チップは、前記トランジスタと、前記第１リードである入力端子または出力端子と、のインピーダンスを整合させる整合回路の少なくとも一部を備え、前記第１リードは、前記整合回路を通して前記トランジスタに電気的に接続されていてもよい。これにより、トランジスタにおいて発生した熱のリードを介した外部への伝導を抑制できる。
（８）上記（１）から（５）のいずれかにおいて、前記リードフレームと、前記半導体チップを封止し、互いに対向する第１面および第２面を有する封止部を備え、前記第１リードの端部および前記第２リードの端部は前記封止部の前記第１面から露出し、前記ベース部の前記半導体チップが搭載された第２の面と反対の第１の面は前記封止部の前記第２面から露出してもよい。これにより、半導体チップへの電気的な接続は前記封止部の第１面から行い、半導体チップの熱の放出は前記封止部の第２面から行うことができる。
（９）上記（８）において、前記第１リードにおける前記封止部の前記第１面から露出した端部および前記第２リードにおける前記封止部の前記第１面から露出した端部は、接合部材を用い回路基板に接合されていてもよい。これにより、接合部材の劣化を抑制できる。
（１０）上記（９）において、前記封止部の前記第２面から露出した前記ベース部の前記第１の面は、放熱部材に接合されていてもよい。これにより、半導体チップにおいて発生した熱を主に放熱部材から放出できる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【0022】
［実施例１の説明］
一方、実施例１では、リード１３ａおよび１３ｂ（第１リード）は、ベース部１２と分離され半導体チップ３０と電気的に接続されている。リード１４（第２リード）は、半導体チップ３０が搭載されたベース部１２と分離されている。このため、半導体チップ３０において発生した熱がリード１４に伝導することを抑制できる。ボンディングワイヤ４４は、ベース部１２とリード１４とを電気的に接続する。これにより、ベース部１２に基準電位を供給できる。ボンディングワイヤ４４の熱抵抗はリード１４の熱抵抗より高い。このため、ベース部１２に基準電位を供給でき、かつリード１４に熱が伝導することを抑制できる。よって、接合部材５２の劣化および回路基板５０の劣化等を抑制できる。
一方、実施例１では、リード１３ａおよび１３ｂ（第１リード）は、ベース部１２と分離され半導体チップ３０と電気的に接続されている。リード１４（第２リード）は、半導体チップ３０が搭載されたベース部１２と分離されている。このため、半導体チップ３０において発生した熱がリード１４に伝導することを抑制できる。ボンディングワイヤ４４は、ベース部１２とリード１４とを電気的に接続する。これにより、ベース部１２に基準電位を供給できる。ボンディングワイヤ４４の熱抵抗はリード１４の熱抵抗より高い。このため、ベース部１２に基準電位を供給でき、かつリード１４に熱が伝導することを抑制できる。よって、接合部材５２の劣化および回路基板５０の劣化等を抑制できる。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【0034】
なお、受動チップ３５ａ（または３５ｂ）の少なくとも一部が、第１箇所と第２箇所との間の領域の少なくとも一部に設けられていればよい。すなわち、ベース部１２に半導体チップ３０が搭載された第１箇所からベース部１２にリード１５が接続された第２箇所に至る直線のうち少なくとも１つの直線を受動チップ３５ａ（または３５ｂ）が遮ればよい。図８では、ベース部１２に半導体チップ３０が搭載された第１箇所からベース部１２にリード１５が接続された第２箇所に至る直線の全てが受動チップ３５ａ（または３５ｂ）により遮られる。これにより、半導体チップ３０において発生した熱がリード１５に伝導することをより抑制できる。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【0039】
［実施例３］
実施例３は、移動体通信の基地局に用いられるドハティ増幅器を有する増幅装置の例である。図１０は、実施例３に係る半導体装置のブロック図である。図１０に示すように、半導体装置１０４では、半導体装置１０４は、増幅器６１、６３ａおよび６３ｂ並びに整合回路６０、６２ａ、６２ｂ、６２ｃ、６４ａおよび６４ｂを備えている。半導体装置１０４は２段の増幅装置である。入力端子Ｔｉｎから入力された高周波信号は増幅器６１により増幅され、さらに増幅器６３ａおよび６３ｂにより増幅され出力端子Ｔｏｕｔから出力される。整合回路６０は受動チップ３５ａに搭載され、整合回路６２ａおよび６２ｂは受動チップ３５ｂに搭載され、整合回路６４ａおよび６４ｂは受動チップ３５ｃに搭載されている。増幅器６１、６３ａおよび６３ｂは例えばトランジスタであり例えばＦＥＴであり、それぞれ半導体チップ３０ａから３０ｃに搭載されている。増幅器６１は、ドライバアンプである。増幅器６３ａおよび６３ｂはパワーアンプであり、ドハティ増幅器である。
実施例３は、移動体通信の基地局に用いられるドハティ増幅器を有する増幅装置の例である。図１０は、実施例３に係る半導体装置のブロック図である。図１０に示すように、半導体装置１０４では、半導体装置１０４は、増幅器６１、６３ａおよび６３ｂ並びに整合回路６０、６２ａ、６２ｂ、６２ｃ、６４ａおよび６４ｂを備えている。半導体装置１０４は２段の増幅装置である。入力端子Ｔｉｎから入力された高周波信号は増幅器６１により増幅され、さらに増幅器６３ａおよび６３ｂにより増幅され出力端子Ｔｏｕｔから出力される。整合回路６０は受動チップ３５ａに搭載され、整合回路６２ａおよび６２ｂは受動チップ３５ｂに搭載され、整合回路６４ａおよび６４ｂは受動チップ３５ｃに搭載されている。増幅器６１、６３ａおよび６３ｂは例えばトランジスタであり例えばＦＥＴであり、それぞれ半導体チップ３０ａから３０ｃに搭載されている。増幅器６１は、ドライバアンプである。増幅器６３ａおよび６３ｂはパワーアンプであり、ドハティ増幅器である。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【0045】
リード１５のうち半導体チップ３０ａ、３０ｂおよび３０ｃに最も近いリードは、それぞれリード１５ａ、１５ｂおよび１５ｃである。パッド１６のうち半導体チップ３０ａ、３０ｂおよび３０ｃに最も近いパッドは、それぞれパッド１６ａ、１６ｂおよび１６ｃである。リード１５ａから１５ｃがベース部１２に接続する箇所は、パッド１６ａから１６ｃより、それぞれ半導体チップ３０ａから３０ｃから遠ければよい。これにより、半導体チップ３０ａから３０ｃにおいて発生した熱がリード１５ａから１５ｃにそれぞれ伝導することを抑制できる。半導体チップ３０ａから３０ｃのグランドレベルを安定とすることができる。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【0046】
また、リード１５ａから１５ｃがベース部１２に接続する箇所と半導体チップ３０ａから３０ｃの間の領域の少なくとも一部に受動チップ３５ａから３５ｃの少なくとも一部がそれぞれ設けられていればよい。これにより、半導体チップ３０ａから３０ｃおいて発生した熱がリード１５ａから１５ｃにそれぞれ伝導することを抑制できる。また、パッド１６ａから１６ｃと半導体チップ３０ａから３０ｃとの間に受動チップ３５ａから３５ｃがそれぞれ設けられていなければよい。これにより、半導体チップ３０ａから３０ｃのグランドレベルを安定とすることができる。増幅装置として２段増幅装置を例に説明したが１段増幅装置または３段以上の増幅装置でもよい。
【手続補正9】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図8】